WO2019207938A1 - 発光装置、およびコンデンサ - Google Patents

発光装置、およびコンデンサ Download PDF

Info

Publication number
WO2019207938A1
WO2019207938A1 PCT/JP2019/007021 JP2019007021W WO2019207938A1 WO 2019207938 A1 WO2019207938 A1 WO 2019207938A1 JP 2019007021 W JP2019007021 W JP 2019007021W WO 2019207938 A1 WO2019207938 A1 WO 2019207938A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
light emitting
emitting device
electrode
solid
Prior art date
Application number
PCT/JP2019/007021
Other languages
English (en)
French (fr)
Inventor
直美 滝本
高広 松岡
貴仁 串間
達也 大原
翔太 安藤
中野　浩之
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2020516066A priority Critical patent/JP6912000B2/ja
Priority to DE112019002158.3T priority patent/DE112019002158T5/de
Priority to CN201980015812.4A priority patent/CN111771289B/zh
Publication of WO2019207938A1 publication Critical patent/WO2019207938A1/ja
Priority to US17/071,347 priority patent/US11652092B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits

Definitions

  • the present invention relates to a light emitting device including one or more solid light emitting elements, and a capacitor on which one or more solid light emitting elements can be mounted.
  • LiDAR Light Detection and Ranging
  • the LiDAR includes a light emitting device including a laser diode, a semiconductor switch, a clamping diode, and a power supply capacitor as described in Non-Patent Document 1.
  • the driving method of the light emitting device includes a capacitive discharge method and a switch control method.
  • a light emitting device employing a capacitive discharge method light having a pulse width is generated from a laser diode by resonance between a parasitic inductance and a power supply capacitor.
  • a switch control system on / off of a semiconductor switch is controlled to control on / off of a laser diode to generate light having a pulse width.
  • the laser diode is driven by the resonance frequency determined by the parasitic inductance and the capacitance of the power supply capacitor. Since the width is fixed, it is difficult to output light having a free pulse width.
  • the pulse width of the output light has a certain degree of freedom, but the rise rate of the laser diode current is limited by the parasitic inductance.
  • the parasitic inductance there is a problem that it takes a certain amount of time to flow a necessary current value.
  • a light emitting device that employs a switch control method can output only light having a pulse width of a certain value or more, and cannot realize light shortening.
  • the conventional light emitting device has a configuration in which components such as a laser diode, a semiconductor switch, a clamping diode, and a power supply capacitor are arranged on one surface of a printed circuit board or the like. Yes. Since the distance between the arranged components is on the order of several hundred ⁇ m, the parasitic inductance of the current loop including the laser diode when the circuit is operated is on the order of several nH. Therefore, there is a problem that the on-time width for outputting light from the light emitting device is limited to a value larger than several ns, and the distance resolution cannot be sufficiently secured.
  • an object of the present invention is to provide a light emitting device capable of realizing a short pulse of output light, and a capacitor capable of realizing a short pulse of light output from a mounted solid state light emitting element.
  • a light-emitting device includes a dielectric layer, a first internal electrode and a second internal electrode provided with the dielectric layer interposed therebetween, and a first external electrode electrically connected to the first internal electrode.
  • a capacitor including an electrode and a second external electrode electrically connected to the second internal electrode, one or more solid-state light emitting elements that emit light when power is supplied from the capacitor, and power supply from the capacitor to the solid-state light emitting element And a switching element that controls the solid-state light-emitting element. And a switching element for connecting in series.
  • a capacitor according to one embodiment of the present invention is a capacitor including a dielectric layer, and a first internal electrode and a second internal electrode provided with the dielectric layer interposed therebetween, and emits light when power is supplied from the capacitor.
  • the parasitic inductance can be reduced by placing the solid light emitting element and the switching element in series on the outer surface of the capacitor, and the light output from the solid light emitting element is made into a short pulse. You can also.
  • Embodiment 1 is a circuit diagram of a light emitting device according to Embodiment 1 of the present invention. It is the schematic for demonstrating the structure of the light-emitting device which concerns on Embodiment 2 of this invention. It is the schematic for demonstrating the structure of the light-emitting device which concerns on Embodiment 3 of this invention. It is a circuit diagram of the light-emitting device which concerns on Embodiment 3 of this invention. It is the schematic for demonstrating the structure of the light-emitting device which concerns on Embodiment 4 of this invention.
  • FIG. 1 is a schematic diagram for explaining a configuration of a light-emitting device 100 according to Embodiment 1 of the present invention.
  • 1A is a plan view of the light emitting device 100 viewed from the outer surface of the capacitor 10 on which the solid light emitting element 20 is placed
  • FIG. 1B is a cross-sectional view taken along the II plane of the light emitting device 100. Each figure is shown.
  • a light emitting device 100 shown in FIG. 1 includes a capacitor 10, a solid light emitting element 20 mounted on the outer surface of the capacitor 10, and a semiconductor switch 30.
  • the capacitor 10 is a power supply capacitor and is formed of a multilayer ceramic capacitor. Therefore, the capacitor 10 has a plurality of internal electrodes 14 and 15 for obtaining capacitance and dielectric ceramic layers 13 that are alternately stacked. That is, the internal electrode 14 (first internal electrode) and the internal electrode 15 (second internal electrode) are alternately stacked with the dielectric ceramic layer 13 interposed therebetween to form a stacked body.
  • the laminated internal electrodes 14 and 15 are alternately drawn out at one end and the other end of the capacitor 10.
  • the internal electrodes 14 and 15 drawn out at the respective end portions are connected to external electrodes 11 and 12 provided at the respective end portions of the capacitor 10. That is, the external electrode 11 (first external electrode) is formed at one end of the multilayer body, and the external electrode 12 (second external electrode) is formed at the other end of the multilayer body facing one end. Is formed.
  • the capacitor 10 is formed, for example, by laminating a plurality of barium titanate ceramic green sheets (dielectric ceramic layers 13) formed by printing a conductive paste (Ni paste) by a screen printing method to form an electrode pattern. can do.
  • the capacitor 10 has external electrodes 11 and 12 formed on the outer surface on which the solid state light emitting element 20 and the semiconductor switch 30 are placed. Specifically, in the capacitor 10 shown in FIG. 1, the external electrode 11 is formed on the left side of the outer surface of the paper, and the external electrode 12 is formed on the right side of the outer surface of the paper. Furthermore, a gate lead electrode 31 and a connection electrode 32 are formed on the outer surface of the capacitor 10 between the external electrodes 11 and 12.
  • the solid light emitting element 20 is a light emitting element that emits light by flowing electricity through a solid substance, and includes a light emitting diode (LED), a laser diode (LD), an electroluminescent element (EL), and the like.
  • the solid state light emitting device 20 includes a light emitting unit 22 that emits light in a direction parallel to the outer surface of the capacitor 10. Therefore, the light emitting device 100 can output light in a direction parallel to the outer surface of the capacitor 10.
  • the solid state light emitting device 20 has one electrode (for example, an anode) connected to the external electrode 11 and the other electrode (for example, a cathode) electrically connected to the wiring 21.
  • the wiring 21 is for electrically connecting the solid-state light emitting element 20 and the connection electrode 32.
  • a material such as Au, Al, or Cu is used as the material of the wiring 21.
  • the wiring 21 has a shape such as a wire, a ribbon, or a clip.
  • the semiconductor switch 30 is a switching element, and for example, a silicon MOSFET or a GaNFET is used.
  • one electrode for example, drain electrode
  • the other electrode for example, source electrode
  • the gate electrode of the semiconductor switch 30 is electrically connected to the gate lead electrode 31 formed on the outer surface of the capacitor 10.
  • the wiring 33 is for electrically connecting the semiconductor switch 30 and the external electrode 12.
  • a material such as Au, Al, or Cu is used.
  • the wiring 21 has a shape such as a wire, a ribbon, or a clip.
  • FIG. 2 is a circuit diagram of the light emitting device 100 according to Embodiment 1 of the present invention.
  • one electrode of the capacitor 10 and one electrode (for example, anode) of the solid state light emitting element 20 are connected, and the other electrode (for example, cathode) of the solid state light emitting element 20 and the semiconductor switch 30 are connected. And are connected.
  • one electrode for example, drain electrode
  • the other electrode for example, source electrode
  • the solid light emitting element 20 and the semiconductor switch 30 are placed on the outer surface of the capacitor 10, and the external electrodes 11, 12, the wiring 21, the connection electrode 32, and the wiring 33 are used as shown in FIG. 10, the solid state light emitting device 20 and the semiconductor switch 30 are connected in series.
  • the wiring 21 and the connection electrode 32 are conductive portions for connecting the solid state light emitting element 20 and the semiconductor switch 30 in series. Note that the conductive portion shown in FIG. 1 is an example, and the configuration of wirings, electrodes, and the like included in the circuit configuration and manufacture may be changed.
  • the capacitor 10 has an outer surface of the capacitor 10 as a mounting portion on which the solid light emitting element 20 is mounted, and as a conductive portion for connecting the capacitor 10 and the semiconductor switch 30 in series on the outer surface of the capacitor 10.
  • a connection electrode 32 is provided.
  • the light emitting device 100 mounts the solid state light emitting element 20 and the semiconductor switch 30 on the outer surface of the capacitor 10, so that the distance between the capacitor 10 and the solid state light emitting element 20, and the distance between the capacitor 10 and the semiconductor switch 30 can be changed. It can be shortened compared with the case where it connects with. That is, the light emitting device 100 can reduce the current loop a flowing through the capacitor 10, the solid state light emitting element 20, and the semiconductor switch 30, as shown in FIGS.
  • the direction of the current flowing through the current loop a is as shown in FIG. 1B.
  • the direction of the current flowing through the external electrodes 11 and 12 and the connection electrode 32 (solid arrow) and the current flowing through the internal electrodes 14 and 15 are as follows. Is opposite to the direction (broken arrow). Further, the direction of the current flowing through the external electrodes 11 and 12 and the connection electrode 32 (solid arrow) and the direction of the current flowing through the internal electrodes 14 and 15 (broken arrow) are opposed by a distance h of the outer thickness of the capacitor 10. is doing. That is, the current loop a can shorten the distance between the currents that flow in opposite directions to the distance h.
  • the capacitor 10 the solid state light emitting element 20, and the semiconductor switch 30 are connected by wiring as in the prior art, the distance between the currents that flow in opposite directions is longer than the distance h.
  • the effect of canceling out magnetic fluxes is increased by shortening the distance between the currents that flow in opposite directions, and as a result, the parasitic inductance of the current loop a can be reduced. . Therefore, when the light emitting device 100 adopts the capacitive discharge method, since the parasitic inductance of the current loop a is small, the power supply voltage can be lowered, and the cost and size of the light emitting device 100 can be reduced. Further, when the light emitting device 100 adopts the switch control method, the parasitic inductance of the current loop a is small, so that the pulse width of the current can be shortened, and the light output from the solid state light emitting element can be shortened. .
  • the light emitting device 100 includes the dielectric ceramic layer 13, the internal electrode 14 (first internal electrode) and the internal electrode 15 (first electrode) provided with the dielectric ceramic layer 13 interposed therebetween. 2 internal electrode), an external electrode 11 (first external electrode) electrically connected to the internal electrode 14, and an external electrode 12 (second external electrode) electrically connected to the internal electrode 15 10 is provided. Furthermore, the light emitting device 100 includes one or more solid state light emitting elements 20 that emit light by being fed from the capacitor 10 and a semiconductor switch 30 (switching element) that controls power feeding from the capacitor 10 to the solid state light emitting element 20. ing.
  • the capacitor 10 has the solid light emitting element 20 mounted on the outer surface, and the semiconductor switch 30 is mounted on the outer surface or provided inside, and the solid light emitting element 20 and the semiconductor switch 30 are interposed between the external electrode 11 and the external electrode 12.
  • condenser 10 is shown as an electroconductive part.
  • the capacitor 10 includes one or more solid-state light emitting elements 20 that emit light by being fed from the capacitor 10 and a semiconductor switch 30 (switching element) that controls power feeding from the capacitor 10 to the solid-state light emitting elements 20. And a connection electrode 32 (conductive portion) provided on the outer surface of the capacitor 10 and connecting the capacitor 10 and the semiconductor switch 30 in series. Therefore, by placing the solid-state light emitting element 20 and the semiconductor switch 30 on the outer surface of the capacitor 10, the distance between the currents that flow in opposite directions is shortened to a distance h, and the parasitic inductance of the current loop a is reduced. The light output from the solid state light emitting device 20 can be made into a short pulse.
  • Embodiment 2 In the light emitting device 100 according to the first embodiment, as shown in FIG. 1B, the external electrodes 11 and 12 are formed at the respective end portions of the laminate, and the size of the current loop a is the outer shape of the capacitor 10. There are size constraints. Therefore, Embodiment 2 of the present invention employs a configuration in which the external electrode and the internal electrode are electrically connected using a via conductor for the capacitor.
  • FIG. 3 is a schematic diagram for explaining the configuration of the light emitting device 100a according to Embodiment 2 of the present invention.
  • 3A is a plan view of the light emitting device 100a viewed from the outer surface of the capacitor 10a on which the solid light emitting element 20 is mounted, and FIG.
  • FIG. 3B is a cross-sectional view taken along the II plane of the light emitting device 100a.
  • FIG. 3 (c) shows a cross-sectional view of the light emitting device 100a on the II-II plane.
  • the same components as those of the light emitting device 100 shown in FIG. 1 are denoted by the same reference numerals and detailed description thereof will not be repeated.
  • the light emitting device 100a shown in FIG. 3 includes a capacitor 10a, a solid light emitting element 20 mounted on the outer surface of the capacitor 10a, and a semiconductor switch 30a.
  • the capacitor 10a is a power supply capacitor and is formed of a multilayer ceramic capacitor. Therefore, the capacitor 10a constitutes a laminated body in which a plurality of internal electrodes 14 and 15 for obtaining capacitance and dielectric ceramic layers 13 are alternately laminated.
  • the capacitor 10a has via conductors 16 and 17 penetrating the laminated body.
  • the via conductor 16 electrically connects the external electrode 11 formed on the outer surface of the capacitor 10a and the internal electrode 14 to be laminated.
  • the internal electrode 14 is electrically connected to the via conductor 16, but not electrically connected to the via conductor 17.
  • the via conductor 17 electrically connects the external electrode 12 formed on the outer surface of the capacitor 10a and the internal electrode 15 to be laminated.
  • the internal electrode 15 is electrically connected to the via conductor 17, but is not electrically connected to the via conductor 16.
  • one electrode for example, drain electrode
  • the other electrode for example, source electrode
  • the via conductor 16 and the via conductor 17 1 becomes shorter than the distance between the external electrode 11 and the external electrode 12 formed on the end face of the capacitor 10 as shown in FIG. Therefore, the current loop of the light emitting device 100a is smaller than the current loop a of the light emitting device 100, and the parasitic inductance of the light emitting device 100a can be further reduced.
  • the via conductors 16 and 17 are formed inside the capacitor 10a, but are preferably formed below the position where the solid light emitting element 20 and the semiconductor switch 30a are placed. Specifically, the via conductor 16 is provided in the vicinity of one electrode (for example, the anode) of the solid state light emitting element 20, and the via conductor 17 is provided in the vicinity of the other electrode (for example, the source electrode) of the semiconductor switch 30a. Thereby, the connection distance from the solid light emitting element 20 to the capacitor 10a and the connection distance from the semiconductor switch 30a to the capacitor 10a can be shortened, respectively, and the current loop of the light emitting device 100a can be further reduced.
  • one electrode for example, the anode
  • the via conductor 17 is provided in the vicinity of the other electrode (for example, the source electrode) of the semiconductor switch 30a.
  • the capacitor 10a includes the via conductor 16 (first via conductor) in which the internal electrode 14 and the solid light emitting element 20 are electrically connected, and the internal electrode 15. And a via conductor 17 (second via conductor) electrically connected to the semiconductor switch 30a. Furthermore, the via conductors 16 and 17 are electrically connected to the external electrodes 11 and 12 of the capacitor 10a.
  • the light emitting device 100a can connect the solid state light emitting element 20 and the semiconductor switch 30a to the internal electrodes 14 and 15 of the capacitor 10a inside the outer size of the capacitor 10a by forming the via conductors 16 and 17.
  • the current loop can be made smaller, and the parasitic inductance can be further reduced.
  • condenser 10a which is a multilayer ceramic capacitor until now was demonstrated
  • condenser of another kind (an example is a semiconductor capacitor) demonstrated below. It may be adopted.
  • the via conductor 16 (first via conductor) is provided at a position connected to one end (for example, an anode) of the solid state light emitting device 20 placed on the outer surface of the capacitor 10a, and the via conductor 17 (second via conductor) is You may provide in the position connected with the end (for example, source electrode) of the semiconductor switch 30a mounted in the outer surface of the capacitor
  • the light emitting device 100a can reduce the current loop by reducing the connection distance between the solid light emitting element 20 and the semiconductor switch 30a and the capacitor 10a, and can further reduce the parasitic inductance.
  • Embodiment 3 In the light emitting device 100 according to Embodiment 1, the configuration including the capacitor 10, the solid state light emitting element 20 placed on the outer surface of the capacitor 10, and the semiconductor switch 30 has been described. However, the elements placed on the outer surface of the capacitor are not limited to solid light emitting elements and semiconductor switches. Therefore, in Embodiment 3 of the present invention, a configuration in which elements other than the solid-state light emitting element and the semiconductor switch are mounted on the outer surface of the capacitor will be described.
  • FIG. 4 is a schematic diagram for explaining the configuration of the light emitting device 100b according to Embodiment 3 of the present invention.
  • 4A is a plan view of the light emitting device 100b viewed from the outer surface of the capacitor 10a on which the solid light emitting element 20 is mounted
  • FIG. 4B is a cross-sectional view taken along the II plane of the light emitting device 100b
  • FIG. 4C shows a cross-sectional view of the light emitting device 100b on the II-II plane. 4
  • the same components as those of the light emitting device 100 illustrated in FIG. 1 and the light emitting device 100 a illustrated in FIG. 2 are denoted by the same reference numerals, and detailed description thereof will not be repeated.
  • the light emitting device 100b shown in FIG. 4 includes a capacitor 10a, a solid state light emitting device 20, a semiconductor switch 30a, and a clamp diode 40 that are placed on the outer surface of the capacitor 10a.
  • the capacitor 10a is a power supply capacitor and is formed of a multilayer ceramic capacitor. Therefore, the capacitor 10a constitutes a laminated body in which a plurality of internal electrodes 14 and 15 for obtaining capacitance and dielectric ceramic layers 13 are alternately laminated.
  • the capacitor 10a forms via conductors 16 and 17 penetrating the laminated body.
  • the via conductor 16 electrically connects the external electrode 11 formed on the outer surface of the capacitor 10a and the internal electrode 14 to be laminated.
  • the via conductor 17 electrically connects the external electrode 12 formed on the outer surface of the capacitor 10a and the internal electrode 15 to be laminated.
  • the solid state light emitting device 20 has one electrode (for example, cathode) connected to the external electrode 11 and the other electrode (for example, anode) electrically connected to the wiring 21.
  • the wiring 21 is for electrically connecting the solid-state light emitting element 20 and the connection electrode 32.
  • a material such as Au, Al, or Cu is used as the material of the wiring 21.
  • the wiring 21 has a shape such as a wire, a ribbon, or a clip.
  • one electrode (for example, an anode) of the clamp diode 40 is electrically connected to the external electrode 11.
  • the clamp diode 40 is connected in parallel to the solid state light emitting device 20, and the other electrode (for example, cathode) is electrically connected to the wiring 41.
  • the wiring 41 is for electrically connecting the clamp diode 40 and the connection electrode 32.
  • a material such as Au, Al, or Cu is used.
  • one electrode for example, a source electrode
  • the other electrode for example, a drain electrode
  • one electrode for example, source electrode
  • the other electrode for example, drain electrode
  • FIG. 5 is a circuit diagram of the light emitting device 100b according to Embodiment 3 of the present invention.
  • one electrode (cathode) of the solid state light emitting device 20 and one electrode (anode) of the clamp diode 40 are connected to one electrode of the capacitor 10a.
  • the other electrode of the capacitor 10a is connected to one electrode (drain electrode) of the semiconductor switch 30a.
  • the other electrode (anode) of the solid state light emitting element 20, the other electrode (cathode) of the clamp diode 40, and the other electrode (source electrode) of the semiconductor switch 30a are connected to the GND wiring.
  • the semiconductor switch 30a used in the light emitting device 100b is shared with the semiconductor switch used in the booster circuit 200. Therefore, the booster circuit 200 is configured to include the semiconductor switch 30a of the light emitting device 100b in addition to the DC power supply 201, the inductor 202, and the diode 203. That is, the light emitting device 100b has a configuration in which the semiconductor switch used for the booster circuit 200 is also placed on the outer surface of the capacitor 10a.
  • the clamp diode 40 is connected in parallel with the solid state light emitting element 20 and placed on the outer surface of the capacitor 10a. It is also possible to make the light output from the solid state light emitting device 20 into a short pulse by reducing the inductance.
  • the light emitting device 100b that employs the capacitor 10a that is a multilayer ceramic capacitor has been described so far, the same configuration may be adopted for other types of capacitors (for example, semiconductor capacitors) described below. Good.
  • FIG. 6 is a schematic diagram for explaining the configuration of the light emitting device 100c according to Embodiment 4 of the present invention.
  • the plan view shown in FIG. 6 is a plan view of the light emitting device 100c as seen from the outer surface of the capacitor 10a on which the solid light emitting element 20 is placed.
  • the same components as those of the light emitting device 100b illustrated in FIG. 4 are denoted by the same reference numerals and detailed description thereof will not be repeated.
  • the solid state light emitting device 20 has a light emitting portion 22 that emits light in a direction parallel to the outer surface of the capacitor 10a, and is an edge light emitting type light emitting device. Therefore, the light emitting device 100c can output light in a direction parallel to the outer surface of the capacitor 10a. However, it is necessary to arrange the light emitted from the light emitting unit 22 so as not to be blocked by another element (for example, a semiconductor switch or a clamp diode).
  • another element for example, a semiconductor switch or a clamp diode
  • a light emitting device 100c shown in FIG. 6 includes a capacitor 10a, a solid state light emitting device 20, a semiconductor switch 30a, and a clamp diode 40 placed on the outer surface of the capacitor 10a. Furthermore, the light emitting device 100c employs an arrangement in which the position of the clamp diode 40 is shifted to the right side of the drawing as compared to the light emitting device 100b shown in FIG. Therefore, no other element exists at a position that blocks the optical path L of the light emitted from the light emitting unit 22.
  • the light emitting device has a configuration in which the presence or absence of light emission is detected by a light receiving element such as a photodiode, it is necessary to secure a place for placing the light receiving element on the optical path L of the light.
  • the light emitting device 100c shown in FIG. 6 since the clamp diode 40 and the semiconductor switch 30a are shifted to the right side of the drawing, for example, the light receiving element 50 is placed on the external electrode 11 at a position that blocks the light path L of light. can do.
  • the light emitting device even if the light receiving element does not detect the presence or absence of light emission, if there is another element at a position blocking the optical path L, the emitted light is reflected by the other element.
  • the resonance operation in the solid state light emitting device 20 is adversely affected. Therefore, in order to avoid this adverse effect, it is desirable to configure so that no other element exists on the optical path L.
  • the other elements are shifted in the horizontal direction with respect to the solid light emitting element 20 on the outer surface of the capacitor as in the light emitting device 100c shown in FIG.
  • a method of arranging in the vertical direction is also conceivable.
  • FIG. 7 is a schematic diagram for explaining the configuration of another light emitting device 100d according to Embodiment 4 of the present invention.
  • 7A is a plan view of the light-emitting device 100d viewed from the outer surface of the capacitor 10a on which the solid-state light-emitting element 20 is mounted
  • FIG. 7B is a cross-sectional view taken along the II plane of the light-emitting device 100d. Each figure is shown.
  • the same components as those of the light emitting device 100b shown in FIG. 4 and the light emitting device 100c shown in FIG. 6 are denoted by the same reference numerals and detailed description thereof will not be repeated.
  • the solid state light emitting device 20 has a light emitting portion 22 that emits light in a direction parallel to the outer surface of the capacitor 10a, and is an edge light emitting type light emitting device. Therefore, the light emitting device 100d can output light in a direction parallel to the outer surface of the capacitor 10a. However, it is necessary to arrange the light emitted from the light emitting unit 22 so as not to be blocked by another element (for example, a semiconductor switch or a clamp diode). Therefore, in the light emitting device 100d, the metal plate 23 is placed on the external electrode 11, and the solid light emitting element 20 is placed on the metal plate 23. That is, the mounting surface of the solid state light emitting device 20 is lifted in a direction perpendicular to the mounting surfaces of other devices. Therefore, as shown in FIG. 7B, there is no other element at a position that blocks the optical path L of the light emitted from the light emitting unit 22.
  • another element for example, a semiconductor switch or a clamp diode
  • the metal plate 23 may be a joining member that can electrically connect the external electrode 11 and one electrode (for example, cathode) of the solid light emitting element 20.
  • the thickness of the metal plate 23 only needs to be high enough that other elements do not block the optical path L of the light emitted from the solid state light emitting element 20.
  • the solid light emitting element 20 can emit light in a direction horizontal to the outer surface of the capacitor 10a, and is mounted on the capacitor 10a. Light can be emitted without being blocked by other components placed. That is, other components placed on the outer surface of the capacitor 10a are placed on the outer surface of the capacitor while avoiding the optical path L of the light emitted from the solid light emitting element 20. Examples of other components placed on the outer surface of the capacitor 10a include a semiconductor switch 30a and a clamp diode 40.
  • the semiconductor switch 30a is arranged so as to be shifted in the horizontal direction with respect to the solid-state light emitting element 20 on the outer surface of the capacitor 10a as shown in FIG. Further, the semiconductor switch 30a is arranged so as to be shifted in the vertical direction with respect to the solid state light emitting element 20 on the outer surface of the capacitor 10a as shown in FIG. In this way, by disposing other elements (for example, semiconductor switches, clamp diodes, etc.) on the optical path L of the solid state light emitting element 20, it is possible to arrange light receiving elements such as photodiodes. Is possible.
  • the light emitting devices 100c and 100d may further include a light receiving element 50 that receives the light from the solid light emitting element 20 on the optical path L of the light emitted from the solid light emitting element 20.
  • a light receiving element 50 that receives the light from the solid light emitting element 20 on the optical path L of the light emitted from the solid light emitting element 20.
  • the light receiving element 50 is arranged in front of other elements, it is necessary to route the connection wiring, and the parasitic inductance of the current loop increases. Further, in order to reflect light and detect it by the light receiving element 50, it is necessary to newly provide components such as a mirror, which increases the cost of the light emitting device and increases the size.
  • the light receiving element 50 may not be placed on the outer surface of the capacitor 10a.
  • the light emitting devices 100c and 100d employing the multilayer ceramic capacitor 10a have been described so far, but the same configuration is adopted for other types of capacitors described below (for example, semiconductor capacitors). Also good.
  • the capacitor 10 is formed of a multilayer ceramic capacitor as shown in FIG. Therefore, in the fifth embodiment of the present invention, a case where a type other than the multilayer ceramic capacitor is employed as the capacitor will be described. Below, although the case where a semiconductor capacitor is employ
  • FIG. 8 is a schematic diagram for explaining a configuration of a light emitting device 100e according to Embodiment 5 of the present invention.
  • 8A is a plan view of the light emitting device 100e viewed from the outer surface of the capacitor 10b on which the solid light emitting element 20 is placed
  • FIG. 8B is a cross-sectional view of the light emitting device 100e taken along the II plane. Each figure is shown. Also, in the light emitting device 100e shown in FIG. 8, the same components as those of the light emitting device 100 shown in FIG. 1 and the light emitting device 100a shown in FIG.
  • a light emitting device 100e shown in FIG. 8 includes a capacitor 10b, a solid state light emitting element 20 mounted on the outer surface of the capacitor 10b, and a semiconductor switch 30a.
  • the capacitor 10b is a power supply capacitor and is formed of a semiconductor capacitor.
  • the capacitor 10b is formed by a semiconductor process and is formed by implanting n-type impurity ions into the silicon substrate 18.
  • the capacitor 10b is formed on the surface thereof by, for example, a CVD (Chemical Vapor Deposition) method, for example, silicon oxide, nitridation, or the like.
  • the dielectric layer 13a is made of an inorganic material such as silicon, hafnium oxide, hafnium silicate, alumina, or barium titanate, and a conductive polysilicon layer 14a formed on the surface of the dielectric layer 13a by a CVD method.
  • condenser 10b was demonstrated that it was the silicon substrate 18, board
  • the N + layer 15a has a low resistance formed by forming a plurality of trenches or a plurality of pillars in the silicon substrate 18 to form an uneven shape, and implanting n-type impurity ions at a high concentration into the formed uneven surface. Is a layer. This is to increase the capacitance of the capacitor by increasing the area of the dielectric layer 13a sandwiched between the N + layer 15a and the polysilicon layer 14a. Therefore, the number and size of trenches or pillars formed in the silicon substrate 18 are designed according to the size of the capacitance required for the capacitor 10b.
  • the configuration of the capacitor 10b is an example, and is not limited to the above configuration. Further, although the dielectric layer 13a has been described as a single layer in FIG.
  • a plurality of layers may be formed using the same material or different materials.
  • the capacitor 10b an example in which n-type impurity ions are implanted into the silicon substrate 18 to form the N + layer 15a has been described.
  • p-type impurity ions are implanted into the silicon substrate 18 in accordance with the circuit configuration and manufacture, and P + A layer may be formed.
  • the polysilicon layer 14a is used as one electrode (first internal electrode) that forms the capacitance of the capacitor 10b.
  • first internal electrode By forming a metal layer 14b on the polysilicon layer 14a, the resistivity of one electrode formed of the polysilicon layer 14a is lowered. Note that the metal layer 14b need not be formed if the required resistivity can be obtained only by the polysilicon layer 14a.
  • the polysilicon layer 14a having the metal layer 14b formed thereon is electrically connected to the external electrode 11a through the via conductor 16a. Further, although one electrode (first internal electrode) forming the capacitance of the capacitor 10b is formed by the polysilicon layer 14a, the electrode may be formed by a metal layer or the like.
  • the N + layer 15a is used as the other electrode (second internal electrode) that forms the capacitance of the capacitor 10b.
  • the N + layer 15a is electrically connected to the external electrode 12a through the via conductor 17a.
  • External electrodes 11a and 12a are electrodes on which the solid state light emitting element 20 and the semiconductor switch 30a are placed on the outer surface of the capacitor 10b. Specifically, in the capacitor 10b shown in FIG. 8, the external electrode 11a is formed on the left side of the outer surface of the paper, and the external electrode 12a is formed on the right side of the outer surface of the paper. Further, on the outer surface of the capacitor 10b, a gate lead electrode 31 and a connection electrode 32 are formed between the external electrodes 11a and 12a.
  • the solid light emitting element 20 has one electrode (for example, an anode) connected to the external electrode 11 a and the other electrode (for example, a cathode) electrically connected to the wiring 21.
  • the wiring 21 is for electrically connecting the solid-state light emitting element 20 and the connection electrode 32.
  • one electrode for example, drain electrode
  • the other electrode for example, source electrode
  • an insulating film 19 having a thickness of 100 ⁇ m or less such as silicon oxide or silicon nitride is formed on the metal layer 14b, and then the external electrodes 11a and 12a, the connection electrode 32, and the via conductors 16a and 16a are formed by a semiconductor process. 17a is formed. Therefore, in the light emitting device 100e, the distance between the capacitor 10b and the external electrodes 11a and 12a can be further reduced by fine processing, and compared with the case where the solid light emitting element 20 and the semiconductor switch 30a are mounted on the outer surface of the multilayer ceramic capacitor. Thus, the current loop can be made smaller.
  • the outer surface of the capacitor 10b is connected to the solid light emitting element 20 and the external electrode 11a, connected to the semiconductor switch 30a and the external electrode 12a, and connected electrode 32.
  • a passivation layer is formed as a protective film in a portion other than the portion where the wiring 21 is connected.
  • the insulating film 19 described in FIG. 8B has been described as using an inorganic material such as silicon oxide or silicon nitride. However, as will be described later, an insulating film or a wiring layer is not formed in a semiconductor pre-process. Alternatively, the insulating film and the wiring layer may be formed in combination with the insulating film using an organic material such as polyimide or resin shown in FIG.
  • the insulating film 19 has a dielectric constant lower than that of the dielectric layer 13a.
  • the capacitor 10b is disposed on the silicon substrate 18 (semiconductor substrate) via the dielectric layer 13a and the dielectric layer 13a (first layer).
  • the semiconductor capacitor has an insulating film 19 of 100 ⁇ m or less on the outer surface, and has a connection electrode 32 (conductive portion) provided on the outer surface of the capacitor 10b via the insulating film 19.
  • the light emitting device 100e can make the current loop smaller than the case where the element is mounted on the outer surface of the multilayer ceramic capacitor, the parasitic inductance of the current loop is made smaller, and the light output from the solid state light emitting element 20 Can be a short pulse.
  • the dielectric layer 13a is formed in a direction perpendicular to the outer surface of the capacitor 10b on which the solid-state light emitting element 20 and the semiconductor switch 30a are placed. That is, in the semiconductor capacitor, a plurality of trenches or a plurality of pillars are formed in the silicon substrate 18, and n-type impurity ions are implanted at a high concentration into the formed trenches or the plurality of pillars to form a low resistance layer.
  • the dielectric layer 13a is formed on the surface and sandwiched between the polysilicon layer 14a (first internal electrode) and the N + layer 15a (second internal electrode).
  • the capacitor 10b which is a semiconductor capacitor, secures the capacitance value of the capacitor 10b by providing the uneven portion as shown in FIG. 8B.
  • the capacitor 10b is formed of a semiconductor capacitor as shown in FIG. 8B.
  • the uneven portion forming the capacitance is provided on the entire surface including the back surface of the solid light emitting element 20 and the semiconductor switch 30a.
  • a metal layer, a polysilicon layer, a silicon substrate, or the like is disposed without providing an uneven portion that forms the capacitance of the capacitor at a position to be the back surface of the solid state light emitting device 20 or the semiconductor switch 30a.
  • the configuration to be performed will be described. Below, although the case where a semiconductor capacitor is employ
  • FIG. 9 is a schematic diagram for explaining a configuration of a light emitting device 100f according to Embodiment 6 of the present invention.
  • 9A is a plan view of the light emitting device 100f viewed from the outer surface of the capacitor 10c on which the solid light emitting element 20 is placed
  • FIG. 9B is a cross-sectional view taken along the II plane of the light emitting device 100f.
  • FIG. 9 the same components as those of the light-emitting device 100 illustrated in FIG. 1, the light-emitting device 100 a illustrated in FIG. 3, and the light-emitting device 100 e illustrated in FIG. Do not repeat.
  • a light emitting device 100f shown in FIG. 9 includes a capacitor 10c, a solid state light emitting element 20 mounted on the outer surface of the capacitor 10c, and a semiconductor switch 30a.
  • the capacitor 10c is a power supply capacitor and is formed of a semiconductor capacitor.
  • the capacitor 10c has the same structure as the capacitor 10b shown in FIG. 8, but as shown in FIG. 9B, an uneven shape that forms the capacitance of the capacitor at the back surface of the solid-state light emitting element 20 or the semiconductor switch 30a. This is different in that only the metal layer 14b, the polysilicon layer 14a, and the silicon substrate 18 are disposed.
  • the dielectric layer 13a has a lower thermal conductivity than the metal layer 14b, the polysilicon layer 14a (first internal electrode) and the silicon substrate 18.
  • the dielectric layer 13a is always provided in the uneven portion forming the capacitance, it is difficult to release heat from the solid-state light emitting element 20 and the semiconductor switch 30a serving as a heat source.
  • the concave and convex portions that form the capacitance of the capacitor 10c are not provided at the position to be the back surface of the solid light emitting element 20 or the semiconductor switch 30a, and the dielectric, insulating film, and air are not disposed. Yes. Instead, in the capacitor 10c, a polysilicon layer 14a (first internal electrode) provided between the dielectric layer 13a and the dielectric layer 13a immediately below the position where the solid light emitting element 20 and the semiconductor switch 30a are placed. And a convex portion of the silicon substrate 18 located on the side of the capacitance forming portion composed of the P + layer 15b (second internal electrode).
  • the relationship of thermal conductivity is that of metal> silicon / polysilicon> dielectric> insulating film> air.
  • increasing the width of the via conductor 17 connected to the P + layer 15b and the external electrode 12a also improves heat dissipation.
  • the polarity of the silicon substrate 18 needs to be opposite to the polarity of the second internal electrode.
  • the second internal electrode of the capacitor 10c is configured as the P + layer 15b so that a reverse bias is applied to the parasitic diode.
  • the dielectric layer 13a and the dielectric layer 13a are directly below the position where the semiconductor capacitor of the capacitor 10c mounts the solid light emitting element 20 and the semiconductor switch 30a. Having a convex portion of a silicon substrate 18 (semiconductor substrate) located on the side of a capacitance forming portion comprising a polysilicon layer 14a (first internal electrode) and a P + layer 15b (second internal electrode) provided across the substrate .
  • the light emitting device 100f does not include a convex / concave portion including the dielectric layer 13a having a thermal conductivity lower than that of the polysilicon layer 14a but arranges a convex portion of the silicon substrate 18 having a higher thermal conductivity than the dielectric layer 13a. By doing so, it is easier to release heat to the back surface of the silicon substrate 18 than when the dielectric layer 13a is on the back surface of the solid state light emitting device 20 and the semiconductor switch 30a.
  • the dielectric layer 13a is formed in a portion where the capacitance of the capacitor is formed immediately below the position where the solid light emitting element 20 and the semiconductor switch 30a are placed.
  • the configuration may be such that only the uneven portion of the polysilicon layer 14a is provided on the silicon substrate 18 without providing it.
  • FIG. 10 is a schematic diagram for explaining a configuration of a light emitting device 100g according to a modification of the sixth embodiment of the present invention.
  • 10A is a plan view of the light emitting device 100g viewed from the outer surface of the capacitor 10d on which the solid light emitting element 20 is mounted
  • FIG. 10B is a cross-sectional view taken along the II plane of the light emitting device 100g. Each figure is shown.
  • the same components as those of the light emitting device 100 shown in FIG. 1, the light emitting device 100a shown in FIG. 3, and the light emitting device 100e shown in FIG. Do not repeat.
  • a light emitting device 100g shown in FIG. 10 includes a capacitor 10d, a solid light emitting element 20 mounted on the outer surface of the capacitor 10d, and a semiconductor switch 30a.
  • the capacitor 10d is a power supply capacitor and is constituted by a semiconductor capacitor.
  • the capacitor 10d has the same structure as the capacitor 10b shown in FIG. 8, but without providing the dielectric layer 13a at the position to be the back surface of the solid state light emitting device 20 or the semiconductor switch 30a as shown in FIG. 10B.
  • the difference lies in that the polysilicon layer 14a has a portion provided with only an uneven shape. That is, at the position which becomes the back surface of the solid state light emitting device 20 and the semiconductor switch 30a, there is a portion where only the polysilicon layer 14a and the silicon substrate 18 are provided.
  • the semiconductor capacitor of the capacitor 10d does not provide the dielectric layer 13a immediately below the position where the solid light emitting element 20 and the semiconductor switch 30a are placed. And a portion where only the polysilicon layer 14a, the metal layer 14b and the silicon substrate 18 are provided. For this reason, the light emitting device 100g has a concave and convex portion where the dielectric layer 13a having a lower thermal conductivity than the polysilicon layer 14a is not provided, so that the dielectric layer 13a is provided on the back surface of the solid state light emitting element 20 and the semiconductor switch 30a. It is easier to release heat to the back surface of the silicon substrate 18 than when there is.
  • FIG. 11 is a schematic diagram for explaining a configuration of a light-emitting device 100h according to Embodiment 7 of the present invention.
  • 11A is a plan view of the light emitting device 100h viewed from the outer surface of the capacitor 10e on which the solid light emitting element 20 is mounted
  • FIG. 11B is a cross-sectional view taken along the II plane of the light emitting device 100h. Each figure is shown. Further, in the light emitting device 100h shown in FIG. 11, the same components as those of the light emitting device 100 shown in FIG. 1, the light emitting device 100a shown in FIG. 3, and the light emitting device 100f shown in FIG. Do not repeat.
  • a light-emitting device 100h shown in FIG. 11 includes a capacitor 10e, a solid-state light-emitting element 20 mounted on the outer surface of the capacitor 10e, and a semiconductor switch 30a.
  • the capacitor 10e is a power supply capacitor and is formed of a semiconductor capacitor.
  • the capacitor 10e has the same structure as the capacitor 10c shown in FIG. 9, but via conductors 16b and 17b are provided at positions on the back of the solid state light emitting device 20 and the semiconductor switch 30a as shown in FIG. 11B. It is different in point.
  • the via conductor 16b has an insulating film 16d formed around it in order to ensure insulation from the N + layer 15a serving as the second internal electrode of the capacitor 10e and the silicon substrate 18.
  • the via conductor 17b is formed with an insulating film 17d around the capacitor 10e in order to ensure insulation from the silicon substrate 18.
  • the insulating films 16d and 17d are formed to insulate the two electrodes of the capacitor 10e.
  • the N + layer and the P + layer may be formed. It is also possible to insulate between the two electrodes of the capacitor by forming it around the via conductors 16b and 17b.
  • via conductors 16b and 17b are provided to further improve heat dissipation.
  • Via conductors 16b and 17b are provided from the external electrodes 11a and 12a connected to the heat source such as the solid state light emitting device 20 and the semiconductor switch 30a toward the back surface of the silicon substrate 18. That is, the via conductors 16b and 17b are a via conductor 16a (first via conductor) electrically connected to the external electrode 11a and a via conductor 17a (second via conductor) electrically connected to the external electrode 12a. ) Is a third via conductor connected to each.
  • the via conductors 16b and 17b are formed up to the surface opposite to the outer surface of the semiconductor capacitor on which the solid-state light emitting element 20 and the semiconductor switch 30a are mounted (the back surface of the silicon substrate 18), and have thermal conductivity as compared with the silicon substrate 18. Made of high material. Therefore, the light emitting device 100h can easily release the heat of the solid state light emitting element 20 and the semiconductor switch 30a through the via conductors 16b and 17b, as compared with the case where only the silicon substrate 18 is used.
  • the light emitting device 100h is connected to the external electrodes 11a and 12a from the back side of the silicon substrate 18 by providing external electrodes 16c and 17c that are electrically connected to the via conductors 16b and 17b on the back side of the silicon substrate 18. It becomes possible.
  • the via conductors 16a and 17a have surfaces opposite to the outer surface of the semiconductor capacitor on which the solid light emitting element 20 and the semiconductor switch 30a are mounted (on the silicon substrate 18).
  • the via conductors 16b and 17b reaching the back surface are electrically connected to each other. Therefore, the light emitting device 100h can conduct heat from the solid light emitting element 20 and the semiconductor switch 30a to the via conductors 16b and 17b, so that the heat of the solid light emitting element 20 and the semiconductor switch 30a can be easily released.
  • the via conductors 16b and 17b are preferably made of a material having higher thermal conductivity than silicon.
  • the capacitor 10b according to the fifth embodiment has been described as a semiconductor capacitor having an uneven shape.
  • the present invention is not limited to this, and in the semiconductor capacitor, the internal electrode and the dielectric layer sandwiched between the internal electrodes may be formed of parallel plates.
  • FIG. 12 is a schematic diagram for explaining a configuration of a light-emitting device according to Modification (1) of the present invention.
  • 12A is a plan view of the light-emitting device 100i viewed from the outer surface of the capacitor 10f on which the solid-state light-emitting element 20 is placed
  • FIG. 12B is a cross-sectional view taken along the II plane of the light-emitting device 100i. Each figure is shown.
  • the same components as those of the light emitting device 100 shown in FIG. 1, the light emitting device 100a shown in FIG. 3, and the light emitting device 100e shown in FIG. Do not repeat.
  • a light emitting device 100i shown in FIG. 12 includes a capacitor 10f, a solid state light emitting element 20 mounted on the outer surface of the capacitor 10f, and a semiconductor switch 30a.
  • the capacitor 10f is a power supply capacitor and is constituted by a semiconductor capacitor.
  • Capacitor 10f is formed by a semiconductor process, and has a flat N + layer 15c formed by implanting n-type impurity ions at a high concentration in silicon substrate 18, and a flat dielectric layer 13c formed by CVD on the surface thereof.
  • the dielectric layer 13c is composed of a planar polysilicon layer 14c formed by the CVD method on the surface.
  • n-type impurity ions are implanted into the silicon substrate 18 to form the N + layer 15a.
  • p-type impurity ions are implanted into the silicon substrate 18 in accordance with the circuit configuration and manufacture, and P + A layer may be formed.
  • the configuration of the capacitor 10f is an example, and is not limited to the above configuration.
  • the N + layer 15c, the dielectric layer 13c, and the polysilicon layer 14c may be stacked in a plural number instead of one each.
  • connection electrode 32 connected to one electrode of the semiconductor switch 30 is connected to the outer surface of the capacitor 10 for conducting the solid state light emitting device 20 and the semiconductor switch 30 in series. It explained that it formed as a part. However, the present invention is not limited to this, and a configuration in which the connection electrode 32 is not provided may be used.
  • FIG. 13 is a schematic diagram for explaining a configuration of a light emitting device according to a modification (2) of the present invention.
  • 13A is a plan view of the light emitting device 100j viewed from the outer surface of the capacitor 10 on which the solid light emitting element 20 is placed
  • FIG. 13B is a cross-sectional view taken along the II plane of the light emitting device 100j. Each figure is shown. Further, in the light emitting device 100j shown in FIG. 13, the same components as those of the light emitting device 100 shown in FIG. 1 are denoted by the same reference numerals and detailed description thereof will not be repeated.
  • a light emitting device 100j shown in FIG. 13 includes a capacitor 10, a solid state light emitting element 20 mounted on the outer surface of the capacitor 10, and a semiconductor switch 30.
  • the capacitor 10 has external electrodes 11 and 12 formed on the outer surface on which the solid light emitting element 20 and the semiconductor switch 30 are placed. Specifically, in the capacitor 10 shown in FIG. 13, the external electrode 11 is formed on the left side of the outer surface of the paper, and the external electrode 12 is formed on the right side of the outer surface of the paper.
  • the solid light emitting element 20 has one electrode (for example, anode) connected to the external electrode 11 and the other electrode (for example, cathode) electrically connected to the wiring 21a.
  • the semiconductor switch 30 For example, a silicon MOSFET or a GaNFET is used as the semiconductor switch 30, one electrode (for example, drain electrode) is connected to the wiring 21 a, and the other electrode (for example, source electrode) is electrically connected to the external electrode 12. is doing.
  • the gate electrode of the semiconductor switch 30 is electrically connected to the gate lead electrode 31 formed on the outer surface of the capacitor 10.
  • the wiring 21a is an inter-element connection electrode composed of a single metal plate that connects the solid state light emitting element 20 and the semiconductor switch 30 in series.
  • the wiring 21 a is a conductive part for connecting the solid state light emitting element 20 and the semiconductor switch 30 in series.
  • the shape of the wiring 21a that connects them is a flat metal plate.
  • the current flowing through the wiring 21a (solid arrow) and the direction of the current flowing through the internal electrodes 14 and 15 (broken arrows) are opposite to each other.
  • the current flowing through the wiring 21a (solid arrow) and the direction of the current flowing through the internal electrodes 14 and 15 (broken arrows) are the distance h of the outer thickness of the capacitor 10, the thickness m of the external electrode, the solid state light emitting device 20 or
  • the semiconductor switches 30 face each other at a sum distance with the element thickness n.
  • the thickness of the external electrode is about several tens of ⁇ m, and the thickness of the element of the solid light emitting element 20 or the semiconductor switch 30 is also 200 ⁇ m or less.
  • the distance between the current flowing through the wiring 21a (solid line arrow) and the direction of the current flowing through the internal electrodes 14 and 15 (broken line arrow) is also shorter than in the case of connecting with the conventional wiring, and the parasitic inductance of the current loop a1. Can be reduced.
  • the shape of the wiring 21a is a flat metal plate.
  • the present invention is not limited to this, and the shape of the wiring 21a may be other than the shape of a flat metal plate.
  • FIG. 14 is a schematic diagram for explaining a configuration of a light-emitting device according to Modification (3) of the present invention.
  • 14A shows a cross-sectional view taken along the II plane of the light emitting device 100k
  • FIG. 14B shows a cross sectional view taken along the II plane of the light emitting device 100l.
  • the plan views of the light emitting device 100k and the light emitting device 100l are the same as the plan view of the light emitting device 100j shown in FIG.
  • the wiring 21b shown in FIG. 14 (a) is an inter-element connection electrode composed of one metal plate that connects the solid-state light emitting element 20 and the semiconductor switch 30 in series. This is a case where the thickness of the semiconductor switch 30 is thicker than the thickness of the solid state light emitting device 20, and as shown in FIG. 14 (a), the cross-sectional shape of the wiring 21b connecting the two becomes a key shape or a step shape.
  • a portion connected to the solid light emitting element 20 and connected to the horizontal direction with respect to the outer surface of the capacitor 10 and a portion connected to the semiconductor switch 30 and connected to the horizontal direction with respect to the outer surface of the capacitor 10 are It does not necessarily have to be perpendicular to the outer surface.
  • the wiring 21c shown in FIG. 14 (b) is an inter-element connection electrode composed of a single metal plate that connects the solid-state light emitting element 20 and the semiconductor switch 30 in series. Even when the solid state light emitting element 20 and the semiconductor switch 30 have the same thickness, as shown in FIG. 14B, the shape of the wiring 21c connecting them is not a flat metal plate, but a T-shaped cross section. It becomes.
  • the wiring 21c is not limited to a T-shaped cross section, and may be any shape that fills the space between the solid light emitting element 20 and the semiconductor switch 30 as shown in FIG.
  • the current flowing between the solid state light emitting element 20 and the semiconductor switch 30 is the current flowing through the internal electrodes 14 and 15 as compared with the current flowing at the corresponding position in FIG. 13B and FIG. 14A. Can be approached. Therefore, the parasitic inductance of the current loop a3 can be made smaller than the parasitic inductances of the current loops a1 and a2.
  • the solid light emitting element 20 and the semiconductor switch 30a are mounted on the outer surface of the capacitor 10b.
  • the present invention is not limited to this, and when a semiconductor capacitor is employed as the capacitor, the semiconductor switch 30a may be integrated with the semiconductor capacitor.
  • FIG. 15 is a schematic diagram for explaining a configuration of a light-emitting device according to Modification (4) of the present invention.
  • 15A is a plan view of the light-emitting device 100m viewed from the outer surface of the capacitor 10g on which the solid-state light-emitting element 20 is placed
  • FIG. 15B is a cross-sectional view taken along the II plane of the light-emitting device 100m.
  • FIG. 15 (c) shows a cross-sectional view of the light emitting device 100m on the II-II plane.
  • the same components as those of the light emitting device 100 shown in FIG. 1, the light emitting device 100a shown in FIG. 3, and the light emitting device 100e shown in FIG. Do not repeat.
  • a light emitting device 100m shown in FIG. 15 includes a capacitor 10g and a solid light emitting element 20 placed on the outer surface of the capacitor 10g.
  • the capacitor 10g has a plurality of trenches or a plurality of pillars formed in the silicon substrate 18 to form an uneven shape, and p-type impurity ions are implanted at a high concentration into the formed uneven shape.
  • a low resistance P + layer 15b is formed, and further a dielectric layer 13a is formed and sandwiched between polysilicon layers 14a.
  • the semiconductor switch 30b includes a P + layer 15c formed by implanting p-type impurity ions at a high concentration in the silicon substrate 18, and an N + layer serving as a drain electrode formed by implanting n-type impurity ions at a high concentration in the P + layer 15c. 15d and an N + layer 15e serving as a source electrode. Further, the semiconductor switch 30b includes a gate oxide film 15f formed between the N + layer 15d and the N + layer 15e, and a metal film 31b, a via conductor 31a, and a gate lead electrode 31 formed on the gate oxide film 15f. Yes.
  • the P + layer 15b and the P + layer 15c are formed on the silicon substrate 18, and the N + layer 15d serving as the drain electrode and the N + layer 15e serving as the source electrode are formed on the P + layer 15c.
  • the semiconductor switch 30b is not an element placed on the capacitor 10g but is provided inside the silicon substrate 18 forming the capacitor 10g of the semiconductor capacitor.
  • the semiconductor switch 30 a when the semiconductor switch 30 a is placed on the outer surface of the capacitor b, the current flowing through the semiconductor switch 30 a flows on the outer surface of the silicon substrate 18.
  • the current flowing through the semiconductor switch 30b flows through the silicon substrate 18, and therefore the capacitor 10g, the solid state light emitting device 20, and the semiconductor switch.
  • the current loop flowing through 30b can be reduced, and the parasitic inductance of the current loop can be reduced.
  • the light emitting device 100m does not have to be mounted with a component such as a semiconductor switch on the outer surface of the capacitor 10g.
  • a component such as a semiconductor switch on the outer surface of the capacitor 10g.
  • an opening is provided in a part of the passivation layer 60 where the external electrode 12a is provided.
  • the solid light emitting element 20 and the semiconductor switch 30 are mounted on the insulating film 19 using an inorganic material such as silicon oxide or silicon nitride on the outer surface of the capacitor 10b. It explained that the wiring of this was formed. However, the present invention is not limited to this, and wiring for mounting the solid-state light emitting element 20 and the semiconductor switch 30 may be formed in a rewiring process.
  • FIG. 16 is a schematic diagram for explaining a configuration of a light-emitting device according to Modification (5) of the present invention.
  • 16A is a plan view of the light-emitting device 100n viewed from the outer surface of the capacitor 10h on which the solid-state light-emitting element 20 is placed
  • FIG. 16B is a cross-sectional view taken along the II plane of the light-emitting device 100n. Each figure is shown.
  • the same components as those of the light emitting device 100 shown in FIG. 1, the light emitting device 100a shown in FIG. 3, and the light emitting device 100e shown in FIG. Do not repeat.
  • the light emitting device 100n shown in FIG. 16 includes a capacitor 10h, a solid state light emitting element 20 mounted on the outer surface of the capacitor 10h, and a semiconductor switch 30a.
  • the capacitor 10h is formed by combining an insulating film 19 using an inorganic material such as silicon oxide or silicon nitride on the outer surface, and an insulating film 60a using an organic material such as polyimide or resin on the insulating film 19. Yes. Therefore, in the capacitor 10h, a wiring layer or the like for mounting the solid light emitting element 20 and the semiconductor switch 30a is not formed in the semiconductor pre-process, but a wiring layer or the like is formed on the insulating film 60a in the re-wiring process. can do.
  • the elements placed on the outer surface of the capacitor are the solid-state light-emitting element 20, the semiconductor switches 30, 30a, and the clamp diode 40.
  • the present invention is not limited to this. Any element may be used as long as it is an element mounted on the capacitor.
  • the solid-state light-emitting element 20 and the semiconductor switches 30 and 30a are mounted on the outer surface of the same capacitor.
  • the surface on which the semiconductor switch 30 or 30a is placed may be different from the surface on which the semiconductor switch 30 or 30a is placed.
  • the solid-state light-emitting element 20 has been described as having the light-emitting unit 22 that emits light in a direction parallel to the outer surface of the capacitor. You may have the light emission part 22 which radiate
  • FIG. 17 is a circuit diagram of a light emitting device 100p including a driving element 300 that drives the semiconductor switch 30a.
  • a driving element 300 and a capacitor 10i-2 for supplying power to the driving element 300 are added to the configuration of the light emitting device 100 shown in FIG.
  • one electrode of the capacitor 10 i-1 corresponding to the capacitor 10 in FIG. 2 and one electrode (for example, an anode) of the solid light emitting element 20 are connected, and the other of the solid light emitting elements 20 is connected.
  • An electrode (for example, a cathode) and the semiconductor switch 30a are connected.
  • one electrode for example, drain electrode
  • the other electrode for example, source electrode
  • the drive element 300 includes a semiconductor switch 305 made of, for example, a MOSFET or a GaNFET, and one electrode (for example, drain electrode) is electrically connected to the capacitor 10i-2, and the other electrode (for example, source electrode) is connected.
  • the semiconductor switch 30a is electrically connected to the gate electrode.
  • the semiconductor switch 305 is controlled according to a control signal given to a control electrode (for example, a gate electrode), and drives the semiconductor switch 30a.
  • the driving element 300 of the semiconductor switch 30a for driving the solid state light emitting element 20 is placed on the outer surface of the capacitor for supplying power to the solid state light emitting element 20.
  • the path length of the gate-driven current loop b can be shortened as compared with the case where the drive element is provided outside, so that the parasitic inductor can be reduced.
  • the path length of the current loop b can be further shortened by forming the capacitor 10i-2 for supplying power to the driving element 300 in the capacitor on which the solid state light emitting element 20 or the like is mounted.
  • FIG. 18 is a schematic diagram for explaining a configuration of a light emitting device 100p according to Modification (10) of the present invention.
  • 18A is a plan view of the light-emitting device 100p viewed from the outer surface of the capacitor 10i on which the solid-state light-emitting element 20 is placed
  • FIG. 18B is a cross-sectional view of the light-emitting device 100p taken along the II plane.
  • FIG. 18C shows a cross-sectional view of the light-emitting device 100p on the II-II plane
  • FIG. 18D shows a cross-sectional view of the light-emitting device 100p on the III-III plane.
  • FIG. 19 is a side view of the light emitting device 100p.
  • FIG. 19 is a side view of the light emitting device 100p.
  • FIG. 19A is a side view seen from the direction of the arrow AR1 in FIG. 18A
  • FIG. 19B is a side view seen from the direction of the arrow AR2 in FIG.
  • the same components as those of the light emitting device 100 shown in FIG. 1 are denoted by the same reference numerals and detailed description thereof will not be repeated.
  • a light emitting device 100p shown in FIGS. 18 and 19 includes a capacitor 10i, a solid state light emitting element 20 mounted on the outer surface of the capacitor 10i, a semiconductor switch 30a, and a driving element 300.
  • the driving element 300 is electrically connected to the external electrode 320 for power supply, the external electrode 310 for control signal, and the external electrode 312 connected to the GND wiring on the outer surface of the capacitor 10i.
  • the drive element 300 is electrically connected to the semiconductor switch 30a through the gate lead electrode 31.
  • the external electrodes 310, 312, and 320 are also formed on the side surface of the capacitor 10i as shown in FIGS. 19 (a) and 19 (b).
  • the capacitor 10i is a power supply capacitor and is formed of a multilayer ceramic capacitor. As described in FIG. 17, in the light emitting device 100p shown in FIG. 18, the capacitor 10i-1 for supplying power to the solid state light emitting element 20 and the capacitor 10i-2 for supplying power to the driving element 300 are provided. Is formed. Capacitor 10i-1 is formed in region RG1 in FIG. 18 (a). As shown in FIG. 18 (d), a plurality of internal electrodes 14, 15 for obtaining capacitance, and a dielectric A laminated body in which the ceramic layers 13 are alternately laminated is configured.
  • the capacitor 10i-2 is formed in the region RG2 in FIG. 18A, and as shown in FIG. 18B, a plurality of internal electrodes 321 and 322 for acquiring capacitance, A laminated body in which the dielectric ceramic layers 13 are alternately laminated is configured.
  • the internal electrode 321 (third internal electrode) and the internal electrode 322 (fourth internal electrode) are alternately stacked with the dielectric ceramic layer 13 interposed therebetween to form a stacked body.
  • the internal electrode 321 is drawn out to an end portion on the external electrode 11 side, and is electrically connected to an external electrode 320 (third external electrode) provided at the end portion.
  • the internal electrode 322 is drawn to the end opposite to the internal electrode 321 and is electrically connected to the external electrode 312 (fourth external electrode) connected to the GND wiring.
  • no internal electrode is disposed between the region RG1 where the capacitor 10i-1 is formed and the region RG2 where the capacitor 10i-2 is formed.
  • the internal electrode 14 (first internal electrode) and the internal electrode 321 (third internal electrode) corresponding to the side electrode are insulated from each other.
  • the external electrode 12 and the external electrode 312 are connected to a common GND wiring outside the light emitting device 100p.
  • the internal electrode 15 and the internal electrode 322, or the external electrode 12 and the external electrode 312 may be directly connected.
  • the current loop b flowing through the drive element 300 is, as shown in FIGS. 18A and 18B, the internal electrode 321, the external electrode 320, and the drive element of the capacitor 10i-2. 300, a gate extraction electrode 31, a semiconductor switch 30 a, an external electrode 12, an external electrode 312, and an internal electrode 322. That is, since the current loop b is formed in the substrate on which the light emitting device 100p is formed, the current loop b can be shortened compared to the case where the drive element 300 is provided outside the substrate. Furthermore, as shown in FIG.
  • the direction of the current loop b is such that the direction of the current flowing through the external electrode 320 and the driving element 300 is opposite to the direction of the current flowing through the internal electrodes 321 and 322. They face each other and face each other at a distance h of the outer thickness of the capacitor 10i.
  • the parasitic inductance of the current loop b of the current flowing through the driving element 300 is reduced in addition to the current loop a of the driving current of the solid state light emitting element 20, so that the current pulse width is shortened.
  • the light output from the solid state light emitting device 20 can be made into a short pulse.
  • the light emitting device 100p includes the drive element 300 that is mounted on the outer surface of the capacitor 10i and drives the semiconductor switch 30a (switching element).
  • the capacitor 10 i includes an internal electrode 321 (third internal electrode) and an internal electrode 322 (fourth internal electrode) provided with the dielectric ceramic layer 13 interposed therebetween, and an external electrode 320 electrically connected to the internal electrode 321. (Third external electrode) and an external electrode 312 (fourth external electrode) electrically connected to the internal electrode 322.
  • the internal electrode 321 is insulated from the internal electrode 14 (first internal electrode), and the external electrode 312 is electrically connected to the external electrode 12 (second external electrode).
  • the drive element 300 is connected between the external electrode 312 and the external electrode 320. Therefore, since the parasitic inductance of the current loop b of the current flowing through the drive element 300 can be reduced, the light output from the solid state light emitting element 20 can be made into a short pulse.
  • the capacitor 10i is formed of a multilayer ceramic capacitor has been described.
  • the configuration of the capacitor is not limited to this, and it is possible to employ a capacitor other than the multilayer ceramic capacitor. It is.
  • FIG. 20 is a schematic diagram for explaining another example of the configuration of the light emitting device according to the modification (10) of the present invention.
  • the configuration adopts a semiconductor capacitor as a capacitor.
  • 20A is a plan view of the light emitting device 100q viewed from the outer surface of the capacitor 10j on which the solid light emitting element 20 is mounted
  • FIG. 20B is a cross-sectional view of the light emitting device 100q taken along the II plane
  • 20C is a cross-sectional view of the light emitting device 100q taken along the II-II plane
  • FIG. 20D is a cross sectional view of the light emitting device 100q taken along the III-III plane.
  • the same components as those of light emitting device 100e shown in FIG. 8 of the fifth embodiment are denoted by the same reference numerals and detailed description thereof will not be repeated.
  • a light emitting device 100q shown in FIG. 20 includes a capacitor 10j, a solid state light emitting element 20 mounted on the outer surface of the capacitor 10j, a semiconductor switch 30a, and a driving element 300.
  • the driving element 300 is electrically connected to the external electrode 320a for power supply, the external electrode 310a for control signals, and the external electrode 312a connected to the GND wiring on the outer surface of the capacitor 10j.
  • the drive element 300 is electrically connected to the semiconductor switch 30a through the gate lead electrode 31.
  • Capacitor 10j is a power supply capacitor and is composed of a semiconductor capacitor.
  • a capacitor 10j-1 for supplying power to the solid state light emitting element 20 and a capacitor 10j-2 for supplying power to the driving element 300 are formed.
  • Capacitor 10j-1 is formed in region RG1a in FIG. 20 (a)
  • capacitor 10j-2 is formed in region RG2a in FIG. 20 (a).
  • Capacitor 10j-1 is formed by a semiconductor process as described in FIG.
  • Capacitor 10j-1 includes an N + layer 15a formed by implanting n-type impurity ions at a high concentration in silicon substrate 18, and a dielectric layer 13a made of an inorganic material formed by, for example, a CVD method on its surface, a dielectric layer It is composed of a conductive polysilicon layer 14a formed by CVD on the surface 13a (FIG. 20C).
  • the capacitor 10j-2 is also formed by a semiconductor process.
  • An N + layer 315 formed by implanting n-type impurity ions into the silicon substrate 18 and a dielectric made of an inorganic material formed on the surface thereof by a CVD method or the like.
  • the body layer 313 and the dielectric layer 313 are composed of a conductive polysilicon layer 314 formed by CVD (FIG. 20B).
  • condenser 10j was demonstrated that it was the silicon substrate 18, board
  • Capacitor 10j-1 and capacitor 10j-2 may be formed using p-type impurity ions instead of n-type impurity ions.
  • the N + layer 315 of the capacitor 10j-2 is formed with a plurality of trenches or a plurality of pillars in the silicon substrate 18 to form an uneven shape, and n-type impurity ions are implanted at a high concentration into the formed uneven surface. This is a formed low resistance layer.
  • the capacitance of the capacitor is increased by increasing the area of the dielectric layer sandwiched between the N + layer and the polysilicon layer.
  • the polysilicon layer 314 is used as one electrode (third internal electrode) that forms the capacitance of the capacitor 10j-2.
  • the metal layer 317 is not necessarily formed if the required resistivity can be obtained only by the polysilicon layer 314.
  • the polysilicon layer 314 having the metal layer 317 formed thereon is electrically connected to the external electrode 320a through the via conductor 316.
  • one electrode (third internal electrode) forming the capacitance of the capacitor 10j-2 is formed of the polysilicon layer 314, the electrode may be formed of a metal layer or the like.
  • the N + layer 315 is used as the other electrode (fourth internal electrode) that forms the capacitance of the capacitor 10j-2.
  • the N + layer 315 is electrically connected to the external electrode 312a via the via conductor 318.
  • no semiconductor capacitor is formed between the region RG1a where the capacitor 10j-1 is formed and the region RG2a where the capacitor 10j-2 is formed, and the silicon substrate There is a region where only 18 are formed. That is, the polysilicon layer 14a and the polysilicon layer 314 are not directly connected, and the N + layer 15a and the N + layer 315 are not directly connected. That is, in the light emitting device 100q of FIG.
  • the N + layer 15a and the N + layer 315 corresponding to the electrode on the negative electrode side of the capacitor are insulated from each other, and the polysilicon layer 14a (the first layer corresponding to the electrode on the positive electrode side of the capacitor) 1 internal electrode) and the polysilicon layer 314 (third internal electrode) are insulated from each other.
  • the negative external electrode 12a and the external electrode 312a are connected to a common GND wiring outside the light emitting device 100q. In the light emitting device 100q, the N + layer 15a and the N + layer 315, or the external electrode 12a and the external electrode 312a may be directly connected.
  • the current loop b that flows through the drive element 300 includes a polysilicon layer 314, a metal layer 317, a via conductor 316, an external portion of the capacitor 10j-2, as shown in FIG. This is a path for the electrode 320a, the drive element 300, the gate lead electrode 31, the semiconductor switch 30a, the external electrode 12a, the external electrode 312a, the via conductor 318, and the N + layer 315.
  • an insulating film 19 of, for example, silicon oxide, silicon nitride or the like having a thickness of 100 ⁇ m or less is formed on the metal layer 14b and the metal layer 317, and then the external electrodes 11a, 12a, 310a, 312a, 320a, connection electrode 32, and via conductors 16a, 17a, 316, 318 are formed. Therefore, in the light emitting device 100q, the distance between the capacitor 10j-1 and the external electrodes 11a and 12a and the distance between the capacitor 10j-2 and the external electrodes 320a and 312a can be shortened by fine processing, and the current loop can be further reduced. can do.
  • the parasitic inductance of the current loop b of the current flowing through the driving element 300 is reduced in addition to the current loop a of the driving current of the solid state light emitting element 20, so that the current pulse width can be shortened.
  • the light output from the solid state light emitting device 20 can be made into a short pulse.
  • the circuit configuration of the light emitting device is not limited to that shown in FIG.
  • the modification (11) of the present invention similarly to the modification (10), in the configuration in which the solid light emitting element, the semiconductor switch, and the driving element are mounted on the outer surface of the capacitor, A configuration in which the capacitor for supplying power to the drive element does not share electrodes with each other will be described.
  • FIG. 21 is a circuit diagram of a light emitting device 100r according to a modification of the present invention.
  • one electrode of the capacitor 10k-1 that supplies power to the solid light emitting element 20 is connected to the power supply wiring, and the other electrode is one electrode (eg, cathode) of the solid light emitting element 20. Connected to.
  • the other electrode (for example, anode) of the solid state light emitting device 20 is connected to the GND wiring.
  • one electrode for example, drain electrode
  • the other electrode for example, source electrode
  • the circuit for driving the semiconductor switch 30a is the same as that shown in FIG.
  • the power from the capacitor 10k-2 is supplied to the gate electrode of the semiconductor switch 30a through the semiconductor switch 305 in the driving element 300, whereby the semiconductor switch 30a is driven.
  • a current loop a extends from the positive electrode of the capacitor 10k-1 to the positive electrode of the capacitor 10k-1 through the semiconductor switch 30a and the solid state light emitting element 20.
  • the solid light emitting element 20 emits light.
  • the capacitor 10k-1 and the capacitor 10k-2 do not share electrodes.
  • the driving element 300 of the semiconductor switch 30a that drives the solid-state light emitting element 20 is mounted on the outer surface of the capacitor for supplying power to the solid-state light emitting element 20. Since the path length of the gate-driven current loop b can be shortened as compared with the case where it is provided outside, the parasitic inductor can be reduced. Furthermore, the path length of the current loop b can be further shortened by forming the capacitor 10k-2 for supplying power to the driving element 300 in the capacitor on which the solid state light emitting element 20 or the like is mounted.
  • FIG. 22 is a schematic diagram for explaining the configuration of the light emitting device 100r according to the modification (11) of the present invention.
  • 22A is a plan view of the light-emitting device 100r viewed from the outer surface of the capacitor 10k on which the solid-state light-emitting element 20 is placed
  • FIG. 22B is a cross-sectional view of the light-emitting device 100r taken along the II plane.
  • FIG. 22C shows a cross-sectional view of the light emitting device 100r on the II-II plane
  • FIG. 22D shows a cross sectional view of the light emitting device 100r on the III-III plane.
  • FIG. 23 is a side view of the light emitting device 100r.
  • FIG. 23A is a side view seen from the direction of the arrow AR1a in FIG. 22A
  • FIG. 23B is a side view seen from the direction of the arrow AR2a in FIG.
  • a light emitting device 100r shown in FIGS. 22 and 23 includes a capacitor 10k, a solid state light emitting element 20 mounted on the outer surface of the capacitor 10k, a semiconductor switch 30a, and a driving element 300. External electrodes 11b, 12b, 32b, 310b, and 320b are formed on the outer surface of the capacitor 10k.
  • the capacitor 10k is a power supply capacitor, and is composed of a multilayer ceramic capacitor.
  • a capacitor 10k-1 for supplying power to the solid state light emitting element 20 and a capacitor 10k-2 for supplying power to the driving element 300 are formed.
  • Capacitor 10k-1 is formed in region RG1b in FIG. 22A, and is a laminate in which a plurality of internal electrodes 14c and 15c for obtaining capacitance and dielectric ceramic layers 13 are alternately laminated. Make up body.
  • the internal electrode 14c (first internal electrode) is drawn out to one end of the capacitor 10k, and is connected to an external electrode 32b (first external electrode) formed at the end.
  • the internal electrode 15c (second internal electrode) is drawn out to the other end of the capacitor 10k, and is connected to the external electrode 11b (second external electrode) connected to the power supply wiring (FIG. 22D). ).
  • the capacitor 10k-2 is formed in the region RG2b in FIG. 22A, and a plurality of internal electrodes 321b and 322b for acquiring capacitance and the dielectric ceramic layers 13 are alternately laminated.
  • the laminated body is comprised.
  • the internal electrode 321b (third internal electrode) is drawn out to the end on the external electrode 32b side, and is connected to the external electrode 12b (third external electrode) connected to the GND wiring.
  • the internal electrode 322b (fourth internal electrode) is drawn out to the end on the external electrode 11b side, and is connected to the external electrode 320b (fourth external electrode) formed on the end (FIG. 22B). )).
  • the external electrode 12b third external electrode
  • the external electrode 12b extends from the vicinity of the center of the region RG1b to the left end of the region RG2b.
  • no internal electrode is disposed between the region RG1b where the capacitor 10k-1 is formed and the region RG2b where the capacitor 10k-2 is formed.
  • the solid light emitting element 20 is placed on the external electrode (connection electrode) 32b of the capacitor 10k. Further, the solid state light emitting device 20 is connected to the external electrode 12 b by a wiring 21.
  • the semiconductor switch 30a is connected to the external electrode 11b and the external electrode 12b. As a result, a current loop a having a path from the external electrode 11b (internal electrode 15c) connected to the power supply wiring to the semiconductor switch 30a, the external electrode 12b, the wiring 21, the solid light emitting element 20, the external electrode 32b, and the internal electrode 14c is formed It is formed.
  • the solid state light emitting device 20 and the semiconductor switch 30a are connected in series by the external electrode 12b and the wiring 21, and the external electrode 12b and the wiring 21 correspond to a conductive portion.
  • the driving element 300 is electrically connected to the external electrode 320b for power supply, the external electrode 310b for control signal, and the external electrode 12b connected to the GND wiring on the outer surface of the capacitor 10k.
  • the drive element 300 is electrically connected to the semiconductor switch 30a through the gate lead electrode 31.
  • the current loop b flowing through the drive element 300 includes an internal electrode 322b, an external electrode 320b, a drive element 300, a gate lead electrode 31, and a semiconductor switch 30a of the capacitor 10k-2. This is a path for the external electrode 12b and the internal electrode 321b.
  • the current loop b is formed in the substrate on which the light emitting device 100r is formed as in the modification (10), the current loop b is compared with the case where the driving element 300 is provided outside the substrate. Can be shortened. Also in the present modification (11), the current loop b flows in the direction of the current flowing from the external electrode 320b through the driving element 300 to the external electrode 12b and the direction of the current flowing in the internal electrodes 321b and 322b. Are opposed to each other in the opposite direction, and are opposed at a distance h of the outer thickness of the capacitor 10k. As a result, the effect of canceling out the magnetic fluxes generated by the current (cancellation effect) increases, so that the parasitic inductance of the current loop b can be reduced.
  • the parasitic inductance of the current loop b of the current flowing through the drive element 300 is reduced in addition to the current loop a of the drive current of the solid state light emitting element 20, so that the current pulse width is shortened.
  • the light output from the solid state light emitting device 20 can be made into a short pulse.
  • the light emitting device 100r includes the drive element 300 that is mounted on the outer surface of the capacitor 10k and drives the semiconductor switch 30a (switching element).
  • the capacitor 10k includes an internal electrode 321b (third internal electrode) and an internal electrode 322b (fourth internal electrode) provided with the dielectric ceramic layer 13 interposed therebetween, and an external electrode 12b electrically connected to the internal electrode 321b. (Third external electrode) and an external electrode 320b (fourth external electrode) electrically connected to the internal electrode 322b.
  • the internal electrode 321b is insulated from the internal electrode 14c (first internal electrode).
  • the drive element 300 is connected between the external electrode 320b (fourth external electrode) and the external electrode 12b (third external electrode). Therefore, since the parasitic inductance of the current loop b of the current flowing through the drive element 300 can be reduced, the light output from the solid state light emitting element 20 can be made into a short pulse.
  • FIG. 24 is a schematic diagram for explaining an example of another configuration of the light-emitting device according to the modification (11) of the present invention.
  • a semiconductor capacitor is employed as the capacitor. It has become the composition.
  • 24A is a plan view of the light emitting device 100s viewed from the outer surface of the capacitor 10m on which the solid light emitting element 20 is mounted
  • FIG. 24B is a cross-sectional view taken along the II plane of the light emitting device 100s.
  • FIG. 24C is a cross-sectional view of the light emitting device 100s taken along the II-II plane
  • FIG. 24D is a cross sectional view of the light emitting device 100s taken along the III-III plane.
  • a light emitting device 100s shown in FIG. 22 includes a capacitor 10m, a solid state light emitting element 20 mounted on the outer surface of the capacitor 10m, a semiconductor switch 30a, and a driving element 300.
  • the capacitor 10m is a power supply capacitor and is composed of a semiconductor capacitor.
  • a capacitor 10m-1 for supplying power to the solid state light emitting element 20 and a capacitor 10m-2 for supplying power to the driving element 300 are formed.
  • the capacitor 10m-1 is formed in the region RG1c in FIG. 24A
  • the capacitor 10m-2 is formed in the region RG2c in FIG.
  • the capacitor 10m-1 is formed by a semiconductor process as in FIG.
  • the capacitor 10m-1 includes an N + layer 15d formed by implanting n-type impurity ions at a high concentration in the silicon substrate 18, a dielectric layer 13c made of an inorganic material formed by, for example, a CVD method on the surface, and a dielectric layer This is composed of a conductive polysilicon layer 14d formed on the surface 13c by the CVD method (FIG. 24C).
  • the resistivity of one electrode formed of the polysilicon layer 14d is lowered by forming the metal layer 14e on the polysilicon layer 14d. Note that the metal layer 14e need not be formed if the required resistivity can be obtained only by the polysilicon layer 14d.
  • the polysilicon layer 14d having the metal layer 14e formed thereon is electrically connected to the external electrode 32c through the via conductor 16c.
  • the N + layer 15d is electrically connected to the external electrode 11c connected to the power supply wiring via the via conductor 17c.
  • the capacitor 10m-2 is also formed by a semiconductor process.
  • An N + layer 315c formed by implanting n-type impurity ions into the silicon substrate 18, and a dielectric made of an inorganic material formed on the surface thereof by a CVD method or the like.
  • the body layer 313c and the dielectric layer 313 are composed of a conductive polysilicon layer 314c formed by the CVD method (FIG. 24B).
  • Capacitor 10m-1 and capacitor 10m-2 may be formed using p-type impurity ions instead of n-type impurity ions.
  • the N + layer 315c of the capacitor 10m-2 is formed with a plurality of trenches or a plurality of pillars in the silicon substrate 18 to form an uneven shape, and n-type impurity ions are implanted at a high concentration into the formed uneven surface. This is a formed low resistance layer.
  • the polysilicon layer 314c is used as one electrode (third internal electrode) that forms the capacitance of the capacitor 10m-2.
  • a metal layer 317c is formed on the polysilicon layer 314c, the resistivity of one electrode formed of the polysilicon layer 314c is lowered. Note that the metal layer 317c is not necessarily formed if the required resistivity can be obtained only by the polysilicon layer 314c.
  • the polysilicon layer 314c having the metal layer 317c formed thereon is electrically connected to the external electrode 12c connected to the GND wiring through the via conductor 318c (FIG. 24D).
  • one electrode (third internal electrode) forming the capacitance of the capacitor 10m-2 is formed of the polysilicon layer 314c, the electrode may be formed of a metal layer or the like.
  • the N + layer 315c is used as the other electrode (fourth internal electrode) that forms the capacitance of the capacitor 10m-2.
  • the N + layer 315c is electrically connected to the external electrode 320c through the via conductor 316c.
  • the solid light emitting element 20 is mounted on the external electrode 32c.
  • one electrode for example, cathode
  • the other electrode for example, anode
  • one electrode for example, drain electrode
  • the other electrode for example, source electrode
  • the driving element 300 is electrically connected to the external electrode 320c for power supply, the external electrode 310c for control signal, and the external electrode 12c connected to the GND wiring on the outer surface of the capacitor 10m.
  • the drive element 300 is electrically connected to the semiconductor switch 30a through the gate lead electrode 31.
  • the current loop b flowing through the driving element 300 includes the N + layer 315c of the capacitor 10m-2, the via conductor 316c, the external electrode 320c, the driving element 300, the gate, as shown in FIG. This is a path of the extraction electrode 31, the semiconductor switch 30a, the external electrode 12c, the via conductor 318c, the metal layer 317c, and the polysilicon layer 314c.
  • the current loop b can be reduced. Accordingly, since the parasitic inductance of the current loop b of the current flowing through the driving element 300 is also reduced, the current pulse width can be shortened, and the light output from the solid state light emitting element 20 can be made into a short pulse.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本発明は、出力する光の短パルス化を実現できる発光装置を提供する。本発明の発光装置（１００）は、コンデンサ（１０）と、コンデンサ（１０）から給電されることで発光する１つ以上の固体発光素子（２０）と、コンデンサ（１０）から固体発光素子（２０）への給電を制御する半導体スイッチ（３０）とを備えている。さらに、コンデンサ（１０）は、固体発光素子（２０）を外面に載置し、半導体スイッチ（３０）を外面に載置または内部に設け、外部電極（１１），（１２）の間に固体発光素子（２０）と半導体スイッチ（３０）とを直列接続するための接続電極（３２）を有している。

Description

発光装置、およびコンデンサ
　本発明は、１つ以上の固体発光素子を備える発光装置、および１つ以上の固体発光素子を載置することができるコンデンサに関する。
　近年、自動車システムや気象観測システムなどにＬｉＤＡＲ（Ｌｉｇｈｔ　Ｄｅｔｅｃｔｉｏｎ　ａｎｄ　Ｒａｎｇｉｎｇ）が用いられることがある。ＬｉＤＡＲは、非特許文献１に記載されているようなレーザーダイオード、半導体スイッチ、クランプ用ダイオード、および電力供給用コンデンサなどからなる発光装置を含んでいる。
　発光装置の駆動方式には、容量放電方式とスイッチ制御方式とがある。容量放電方式を採用した発光装置では、寄生インダクタンスと電力供給用コンデンサとの共振によって、レーザーダイオードからパルス幅を持つ光を発生させている。一方、スイッチ制御方式を採用した発光装置では、半導体スイッチのオン／オフをコントロールすることでレーザーダイオードのオン／オフを制御してパルス幅を持つ光を発生させている。
John　Glaser,　"How　GaN　Power　Transistors　Drive　High-Performance　Lidar:　Generating　ultrafast　pulsed　power　with　GaN　FETs",　IEEE　Power　Electronics　Magazine,　US,　March　2017,p.25-35
　しかし、非特許文献１に記載されているような容量放電方式を採用した発光装置では、寄生インダクタンスと電力供給用コンデンサの容量とで決まる共振周波数によりレーザーダイオードを駆動するため、出力する光のパルス幅が固定化してしまい、自由なパルス幅の光を出力することが困難であった。
　一方、非特許文献１に記載されているようなスイッチ制御方式を採用した発光装置では、出力する光のパルス幅にある程度の自由度があるが、寄生インダクタンスによりレーザーダイオードの電流の立ち上り速度が制限されて、必要な電流値を流す際に一定以上の時間がかかる問題があった。つまり、スイッチ制御方式を採用した発光装置であっても、一定以上のパルス幅の光しか出力することができず光の短パルス化を実現できない。
　自動車システムにおいて自動運転を実現するためには数ｃｍの距離分解能が必要であるといわれている。しかし、自動車システムにＬｉＤＡＲを採用し、従来の発光装置は、レーザーダイオード、半導体スイッチ、クランプ用ダイオード、および電力供給用コンデンサなどの部品をプリント基板等の一つの面上に配置した構成となっている。配置された部品間の距離は数百μｍのオーダとなるため、回路が動作したときのレーザーダイオードを含む電流ループの寄生インダクタンスは数ｎＨのオーダとなる。そのため、発光装置から光を出力するオン時間幅が数ｎｓより大きい値に制限され、距離分解能を十分に確保できない問題があった。
　そこで、本発明の目的は、出力する光の短パルス化を実現できる発光装置、および載置する固体発光素子が出力する光の短パルス化を実現できるコンデンサを提供する。
　本発明の一形態に係る発光装置は、誘電体層と、誘電体層を挟んで設けられた第１内部電極および第２内部電極と、第１内部電極に電気的に接続された第１外部電極と、第２内部電極に電気的に接続された第２外部電極とを含むコンデンサと、コンデンサから給電されることで発光する１つ以上の固体発光素子と、コンデンサから固体発光素子への給電を制御するスイッチング素子とを備え、コンデンサは、固体発光素子を外面に載置し、スイッチング素子を外面に載置または内部に設け、第１外部電極と第２外部電極との間に固体発光素子とスイッチング素子とを直列接続するための導電部を有する。
　本発明の一形態に係るコンデンサは、誘電体層と、誘電体層を挟んで設けられた第１内部電極および第２内部電極とを含むコンデンサであって、コンデンサから給電されることで発光する１つ以上の固体発光素子、およびコンデンサから固体発光素子への給電を制御するスイッチング素子を載置する載置部と、載置部に設けられ、コンデンサとスイッチング素子とを直列接続する導電部と、を有する。
　本発明によれば、コンデンサの外面に固体発光素子とスイッチング素子とを直列接続して載置することで、寄生インダクタンスを小さくすることができ、固体発光素子から出力する光を短いパルスにすることもできる。
本発明の実施の形態１に係る発光装置の構成を説明するための概略図である。 本発明の実施の形態１に係る発光装置の回路図である。 本発明の実施の形態２に係る発光装置の構成を説明するための概略図である。 本発明の実施の形態３に係る発光装置の構成を説明するための概略図である。 本発明の実施の形態３に係る発光装置の回路図である。 本発明の実施の形態４に係る発光装置の構成を説明するための概略図である。 本発明の実施の形態４に係る別の発光装置の構成を説明するための概略図である。 本発明の実施の形態５に係る発光装置の構成を説明するための概略図である。 本発明の実施の形態６に係る発光装置の構成を説明するための概略図である。 本発明の実施の形態６の変形例に係る発光装置の構成を説明するための概略図である。 本発明の実施の形態７に係る発光装置の構成を説明するための概略図である。 本発明の変形例（１）に係る発光装置の構成を説明するための概略図である。 本発明の変形例（２）に係る発光装置の構成を説明するための概略図である。 本発明の変形例（３）に係る発光装置の構成を説明するための概略図である。 本発明の変形例（４）に係る発光装置の構成を説明するための概略図である。 本発明の変形例（５）に係る発光装置の構成を説明するための概略図である。 半導体スイッチを駆動する駆動素子を含んだ発光装置の回路図である。 本発明の変形例（１０）に係る発光装置の構成を説明するための概略図である。 本発明の変形例（１０）に係る発光装置の側面図である。 本発明の変形例（１０）に係る発光装置の他の構成の例を説明するための概略図である。 本発明の変形例（１１）に係る発光装置の回路図である。 本発明の変形例（１１）に係る発光装置の構成を説明するための概略図である。 本発明の変形例（１１）に係る発光装置の側面図である。 本発明の変形例（１１）に係る発光装置の他の構成の例を説明するための概略図である。
　以下に、本発明の実施の形態に係る発光装置について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
　（実施の形態１）
　以下に、本発明の実施の形態１に係る発光装置について図面を参照しながら説明する。図１は、本発明の実施の形態１に係る発光装置１００の構成を説明するための概略図である。なお、図１（ａ）は、固体発光素子２０を載置するコンデンサ１０の外面から見た発光装置１００の平面図を、図１（ｂ）は、発光装置１００のＩ－Ｉ面での断面図をそれぞれ示している。
　図１に示す発光装置１００は、コンデンサ１０、コンデンサ１０の外面に載置する固体発光素子２０および半導体スイッチ３０を備えている。コンデンサ１０は、電力供給用コンデンサであり積層セラミックコンデンサで構成している。そのため、コンデンサ１０は、静電容量を取得するための複数の内部電極１４，１５と、誘電体セラミック層１３が交互に積層されている。つまり、誘電体セラミック層１３を挟んで内部電極１４（第１内部電極）と内部電極１５（第２内部電極）とが交互に積層することで積層体を構成している。積層する内部電極１４，１５は、コンデンサ１０の一方の端部と他方の端部とで交互に引き出されている。それぞれの端部に引き出された内部電極１４，１５は、コンデンサ１０のそれぞれの端部に設けられた外部電極１１，１２に接続されている。つまり、外部電極１１（第１外部電極）は、積層体の一方の端部に形成され、外部電極１２（第２外部電極）は、一方の端部に対向する積層体の他方の端部に形成されている。
　なお、コンデンサ１０は、例えば、導電性ペースト（Ｎｉペースト）をスクリーン印刷法により印刷して電極パターンを形成したチタン酸バリウム系のセラミックグリーンシート（誘電体セラミック層１３）を複数積層することで形成することができる。
　さらに、コンデンサ１０は、固体発光素子２０および半導体スイッチ３０を載置する外面にも外部電極１１，１２を形成している。具体的に、図１に示すコンデンサ１０では、外面の紙面左側に外部電極１１が、外面の紙面右側に外部電極１２がそれぞれ形成されている。さらに、コンデンサ１０の外面には、外部電極１１，１２の間にゲート引出し電極３１および接続電極３２が形成されている。
　固体発光素子２０は、固体の物質に電気を流すことで、物質自体が発光する発光素子であり、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）、電界発光素子（ＥＬ）などが含まれる。固体発光素子２０は、コンデンサ１０の外面と平行な方向に光を出射する発光部２２を有している。そのため、発光装置１００は、コンデンサ１０の外面と平行な方向に光を出力することができる。固体発光素子２０は、一方の電極（例えば、アノード）を外部電極１１に接続し、他方の電極（例えば、カソード）を配線２１と電気的に接続する。配線２１は、固体発光素子２０と接続電極３２とを電気的に接続するものである。配線２１の材料として、ＡｕやＡｌ、Ｃｕなどの材料が用いられる。また、配線２１は、ワイヤ、リボン、クリップなどの形状が用いられる。
　半導体スイッチ３０は、スイッチング素子であり、例えば、シリコンＭＯＳＦＥＴやＧａＮＦＥＴなどが用いられる。半導体スイッチ３０は、一方の電極（例えば、ドレイン電極）を接続電極３２に接続し、他方の電極（例えば、ソース電極）を配線３３と電気的に接続している。なお、半導体スイッチ３０のゲート電極は、コンデンサ１０の外面に形成されたゲート引出し電極３１と電気的に接続されている。配線３３は、半導体スイッチ３０と外部電極１２とを電気的に接続するものである。配線３３の材料として、ＡｕやＡｌ、Ｃｕなどの材料が用いられる。また、配線２１は、ワイヤ、リボン、クリップなどの形状が用いられる。
　図２は、本発明の実施の形態１に係る発光装置１００の回路図である。図２に示す回路図では、コンデンサ１０の一方の電極と固体発光素子２０の一方の電極（例えば、アノード）とが接続され、固体発光素子２０の他方の電極（例えば、カソード）と半導体スイッチ３０とが接続されている。半導体スイッチ３０は、一方の電極（例えば、ドレイン電極）が固体発光素子２０と接続され、他方の電極（例えば、ソース電極）がコンデンサ１０の他方の電極およびＧＮＤ配線と接続されている。
　発光装置１００では、コンデンサ１０の外面に固体発光素子２０と半導体スイッチ３０とを載置し、外部電極１１，１２、配線２１、接続電極３２および配線３３を用いて、図２に示すようにコンデンサ１０、固体発光素子２０および半導体スイッチ３０を直列に接続している。ここで、配線２１および接続電極３２が、固体発光素子２０と半導体スイッチ３０とを直列接続するための導電部である。なお、図１に示す導電部は、一例であって回路構成や製造にあわせて含まれる配線や電極などの構成を変更してもよい。
　また、コンデンサ１０は、固体発光素子２０を載置する載置部としてコンデンサ１０の外面を有しており、当該コンデンサ１０の外面にコンデンサ１０と半導体スイッチ３０とを直列接続するための導電部として接続電極３２を設けている。
　発光装置１００は、コンデンサ１０の外面に固体発光素子２０と半導体スイッチ３０とを実装することで、コンデンサ１０と固体発光素子２０との距離、コンデンサ１０と半導体スイッチ３０との距離を、従来の配線で接続する場合に比べて短くすることができる。つまり、発光装置１００は、図１（ｂ）および図２に示すように、コンデンサ１０、固体発光素子２０、半導体スイッチ３０を流れる電流ループａを小さくすることができる。
　また、電流ループａに流れる電流の向きは、図１（ｂ）に示すように、外部電極１１，１２および接続電極３２を流れる電流の向き（実線の矢印）と内部電極１４，１５を流れる電流の向き（破線の矢印）とが逆向きで対向している。さらに、外部電極１１，１２および接続電極３２を流れる電流の向き（実線の矢印）と内部電極１４，１５を流れる電流の向き（破線の矢印）とは、コンデンサ１０の外装厚の距離ｈで対向している。つまり、電流ループａは、対向して逆向きに流れる電流間の距離を距離ｈまで短くすることができる。一方、従来のようにコンデンサ１０、固体発光素子２０、半導体スイッチ３０を配線で接続した場合、対向して逆向きに流れる電流間の距離が距離ｈより長くなる。
　発光装置１００は、対向して逆向きに流れる電流間の距離を短くすることで磁束の互いに打ち消し合う効果（相殺効果）が大きくなり、結果として、電流ループａの寄生インダクタンスを小さくすることができる。そのため、発光装置１００が容量放電方式を採用した場合、電流ループａの寄生インダクタンスが小さいため、電源電圧を下げることができ、発光装置１００のコストダウンと小型化が可能となる。また、発光装置１００がスイッチ制御方式を採用した場合、電流ループａの寄生インダクタンスが小さいため、電流のパルス幅を短くすることができ、固体発光素子から出力する光を短いパルスにすることもできる。
　以上のように、本実施の形態１に係る発光装置１００は、誘電体セラミック層１３と、誘電体セラミック層１３を挟んで設けられた内部電極１４（第１内部電極），内部電極１５（第２内部電極）と、内部電極１４に電気的に接続された外部電極１１（第１外部電極）と、内部電極１５に電気的に接続された外部電極１２（第２外部電極）とを含むコンデンサ１０を備えている。さらに、発光装置１００は、コンデンサ１０から給電されることで発光する１つ以上の固体発光素子２０と、コンデンサ１０から固体発光素子２０への給電を制御する半導体スイッチ３０（スイッチング素子）とを備えている。また、コンデンサ１０は、固体発光素子２０を外面に載置し、半導体スイッチ３０を外面に載置または内部に設け、外部電極１１と外部電極１２との間に固体発光素子２０と半導体スイッチ３０とを直列接続するための導電部を有している。そのため、発光装置１００は、対向して逆向きに流れる電流間の距離を距離ｈまで短くすることで電流ループａの寄生インダクタンスを小さくして、固体発光素子２０から出力する光を短いパルスにすることができる。なお、本実施の形態１に係る発光装置１００では、導電部として、コンデンサ１０の外面に設けられた接続電極３２を有している構成を示している。
　コンデンサ１０は、コンデンサ１０から給電されることで発光する１つ以上の固体発光素子２０、およびコンデンサ１０から固体発光素子２０への給電を制御する半導体スイッチ３０（スイッチング素子）を載置するコンデンサ１０の外面（載置部）と、コンデンサ１０の外面に設けられ、コンデンサ１０と半導体スイッチ３０とを直列接続する接続電極３２（導電部）とを有する。そのため、コンデンサ１０の外面に固体発光素子２０および半導体スイッチ３０を載置することで、対向して逆向きに流れる電流間の距離を距離ｈまで短くして、電流ループａの寄生インダクタンスを小さくすることができ、固体発光素子２０から出力する光を短いパルスにすることができる。
　（実施の形態２）
　実施の形態１に係る発光装置１００では、図１（ｂ）に示すように外部電極１１，１２が積層体のそれぞれの端部に形成されており、電流ループａの大きさがコンデンサ１０の外形サイズの制約を受けている。そこで、本発明の実施の形態２では、コンデンサにビア導体を用いて外部電極と内部電極とを電気的に接続する構成を採用する。図３は、本発明の実施の形態２に係る発光装置１００ａの構成を説明するための概略図である。なお、図３（ａ）は、固体発光素子２０を載置するコンデンサ１０ａの外面から見た発光装置１００ａの平面図を、図３（ｂ）は、発光装置１００ａのＩ－Ｉ面での断面図を、図３（ｃ）は、発光装置１００ａのＩＩ－ＩＩ面での断面図をそれぞれ示している。また、図３に示す発光装置１００ａのうち、図１に示す発光装置１００と同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図３に示す発光装置１００ａは、コンデンサ１０ａ、コンデンサ１０ａの外面に載置する固体発光素子２０および半導体スイッチ３０ａを備えている。コンデンサ１０ａは、電力供給用コンデンサであり積層セラミックコンデンサで構成している。そのため、コンデンサ１０ａは、静電容量を取得するための複数の内部電極１４，１５と、誘電体セラミック層１３が交互に積層された積層体を構成している。
　コンデンサ１０ａは、図３（ｂ）に示すように、積層体を貫くビア導体１６，１７を形成している。ビア導体１６は、コンデンサ１０ａの外面に形成した外部電極１１と積層する内部電極１４とを電気的に接続している。図３（ｃ）に示すように、内部電極１４は、ビア導体１６とは電気的に接続されているが、ビア導体１７とは電気的に接続されていない。ビア導体１７は、コンデンサ１０ａの外面に形成した外部電極１２と積層する内部電極１５とを電気的に接続している。図示していないが、内部電極１５は、ビア導体１７とは電気的に接続されているが、ビア導体１６とは電気的に接続されていない。
　半導体スイッチ３０ａは、一方の電極（例えば、ドレイン電極）と他方の電極（例えば、ソース電極）とが同じ面に形成されている。そのため、半導体スイッチ３０ａは、一方の電極（例えば、ドレイン電極）を接続電極３２に接続し、他方の電極（例えば、ソース電極）を外部電極１２と電気的に接続している。
　外部電極１１と内部電極１４とを積層体を貫くビア導体１６で接続し、外部電極１２と内部電極１５とを積層体を貫くビア導体１７で接続することによって、ビア導体１６とビア導体１７との間の距離が、図１（ｂ）に示すようにコンデンサ１０の端面に形成した外部電極１１と外部電極１２との距離よりも短くなる。そのため、発光装置１００ａの電流ループは、発光装置１００の電流ループａよりも小さくなり、発光装置１００ａの寄生インダクタンスをさらに低減することができる。
　ビア導体１６，１７は、コンデンサ１０ａの内部に形成されているが、固体発光素子２０および半導体スイッチ３０ａを載置する位置の下方に形成されるのが望ましい。具体的に、ビア導体１６は、固体発光素子２０の一方の電極（例えば、アノード）付近に設けられ、ビア導体１７は、半導体スイッチ３０ａの他方の電極（例えば、ソース電極）付近に設けられる。これにより、固体発光素子２０からコンデンサ１０ａまでの接続距離、半導体スイッチ３０ａからコンデンサ１０ａまでの接続距離をそれぞれ短縮することができ、発光装置１００ａの電流ループをより小さくすることができる。
　以上のように、本実施の形態２に係る発光装置１００ａは、コンデンサ１０ａが、内部電極１４および固体発光素子２０と電気的に接続されたビア導体１６（第１ビア導体）と、内部電極１５および半導体スイッチ３０ａと電気的に接続されたビア導体１７（第２ビア導体）とを含む。さらに、ビア導体１６，１７は、コンデンサ１０ａの外部電極１１，１２と電気的に接続される。
　そのため、発光装置１００ａは、ビア導体１６，１７を形成することでコンデンサ１０ａの外形サイズよりも内側で固体発光素子２０および半導体スイッチ３０ａとコンデンサ１０ａの内部電極１４，１５とを接続することができ、電流ループをより小さくすることが可能となり、寄生インダクタンスをより低減することができる。なお、これまで積層セラミックコンデンサであるコンデンサ１０ａにビア導体を形成する構成について説明したが、以下に説明する他の種類のコンデンサ（一例として、半導体キャパシタ）に対してもビア導体を形成する構成を採用してもよい。
　また、ビア導体１６（第１ビア導体）は、コンデンサ１０ａの外面に載置した固体発光素子２０の一端（例えば、アノード）と接続する位置に設け、ビア導体１７（第２ビア導体）は、コンデンサ１０ａの外面に載置した半導体スイッチ３０ａの一端（例えば、ソース電極）と接続する位置に設けてもよい。これにより、発光装置１００ａは、固体発光素子２０および半導体スイッチ３０ａとコンデンサ１０ａまでの接続距離を短縮することで、電流ループをより小さくすることが可能となり寄生インダクタンスをより低減することができる。
　（実施の形態３）
　実施の形態１に係る発光装置１００では、コンデンサ１０、コンデンサ１０の外面に載置する固体発光素子２０および半導体スイッチ３０を備える構成について説明した。しかし、コンデンサの外面に載置する素子は、固体発光素子および半導体スイッチに限定されない。そこで、本発明の実施の形態３では、固体発光素子および半導体スイッチ以外の素子をコンデンサの外面に載置する構成について説明する。
　図４は、本発明の実施の形態３に係る発光装置１００ｂの構成を説明するための概略図である。なお、図４（ａ）は、固体発光素子２０を載置するコンデンサ１０ａの外面から見た発光装置１００ｂの平面図を、図４（ｂ）は、発光装置１００ｂのＩ－Ｉ面での断面図を、図４（ｃ）は、発光装置１００ｂのＩＩ－ＩＩ面での断面図をそれぞれ示している。また、図４に示す発光装置１００ｂのうち、図１に示す発光装置１００および図２に示す発光装置１００ａと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図４に示す発光装置１００ｂは、コンデンサ１０ａ、コンデンサ１０ａの外面に載置する固体発光素子２０、半導体スイッチ３０ａ、およびクランプダイオード４０を備えている。コンデンサ１０ａは、電力供給用コンデンサであり積層セラミックコンデンサで構成している。そのため、コンデンサ１０ａは、静電容量を取得するための複数の内部電極１４，１５と、誘電体セラミック層１３が交互に積層された積層体を構成している。
　コンデンサ１０ａは、図４（ｂ）および図４（ｃ）に示すように、積層体を貫くビア導体１６，１７を形成している。ビア導体１６は、コンデンサ１０ａの外面に形成した外部電極１１と積層する内部電極１４とを電気的に接続している。ビア導体１７は、コンデンサ１０ａの外面に形成した外部電極１２と積層する内部電極１５とを電気的に接続している。
　固体発光素子２０は、一方の電極（例えば、カソード）を外部電極１１に接続し、他方の電極（例えば、アノード）を配線２１と電気的に接続している。配線２１は、固体発光素子２０と接続電極３２とを電気的に接続するものである。配線２１の材料として、ＡｕやＡｌ、Ｃｕなどの材料が用いられる。また、配線２１は、ワイヤ、リボン、クリップなどの形状が用いられる。
　外部電極１１には、固体発光素子２０以外にクランプダイオード４０の一方の電極（例えば、アノード）が電気的に接続されている。クランプダイオード４０は、固体発光素子２０と並列に接続され、他方の電極（例えば、カソード）を配線４１と電気的に接続してある。配線４１は、クランプダイオード４０と接続電極３２とを電気的に接続するものである。配線４１の材料として、ＡｕやＡｌ、Ｃｕなどの材料が用いられる。
　半導体スイッチ３０ａは、一方の電極（例えば、ソース電極）と他方の電極（例えば、ドレイン電極）とが同じ面に形成されている。そのため、半導体スイッチ３０ａは、一方の電極（例えば、ソース電極）を接続電極３２に接続し、他方の電極（例えば、ドレイン電極）を外部電極１２と電気的に接続している。
　図５は、本発明の実施の形態３に係る発光装置１００ｂの回路図である。図５に示す回路図では、コンデンサ１０ａの一方の電極に固体発光素子２０の一方の電極（カソード）とクランプダイオード４０の一方の電極（アノード）が接続されている。コンデンサ１０ａの他方の電極は、半導体スイッチ３０ａの一方の電極（ドレイン電極）と接続されている。固体発光素子２０の他方の電極（アノード）、クランプダイオード４０の他方の電極（カソード）、および半導体スイッチ３０ａ他方の電極（ソース電極）は、ＧＮＤ配線と接続されている。
　発光装置１００ｂに用いる半導体スイッチ３０ａは、昇圧回路２００に用いる半導体スイッチと共用している。そのため、昇圧回路２００は、直流電源２０１、インダクタ２０２、およびダイオード２０３以外に、発光装置１００ｂの半導体スイッチ３０ａを含めて構成されている。つまり、発光装置１００ｂは、昇圧回路２００に用いる半導体スイッチもコンデンサ１０ａの外面に載置した構成である。
　以上のように、本実施の形態３に係る発光装置１００ｂは、クランプダイオード４０を固体発光素子２０と並列に接続して、コンデンサ１０ａの外面に載置するので、電流ループを小さくすることで寄生インダクタンスを小さくして、固体発光素子２０から出力する光を短いパルスにすることもできる。なお、これまで積層セラミックコンデンサであるコンデンサ１０ａを採用する発光装置１００ｂについて説明したが、以下に説明する他の種類のコンデンサ（一例として、半導体キャパシタ）に対しても同様の構成を採用してもよい。
　（実施の形態４）
　実施の形態３に係る発光装置１００ｂでは、図４（ａ）に示すようにクランプダイオード４０側の固体発光素子２０の発光部２２は、光路上にクランプダイオード４０が存在するため出射した光が当該クランプダイオード４０によって遮られる可能性がある。そこで、本発明の実施の形態４では、固体発光素子２０の発光部２２から出る光の光路を遮らない素子の配置について説明する。
　図６は、本発明の実施の形態４に係る発光装置１００ｃの構成を説明するための概略図である。なお、図６に示す平面図は、固体発光素子２０を載置するコンデンサ１０ａの外面から見た発光装置１００ｃの平面図である。また、図６に示す発光装置１００ｃのうち、図４に示す発光装置１００ｂと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　固体発光素子２０は、コンデンサ１０ａの外面と平行な方向に光を出射する発光部２２を有しておりエッジ発光型の発光素子である。そのため、発光装置１００ｃは、コンデンサ１０ａの外面と平行な方向に光を出力することができる。しかし、発光部２２から出る光を他の素子（例えば、半導体スイッチやクランプダイオードなど）で遮らないように配置する必要がある。
　図６に示す発光装置１００ｃは、コンデンサ１０ａ、コンデンサ１０ａの外面に載置する固体発光素子２０、半導体スイッチ３０ａ、およびクランプダイオード４０を備えている。さらに、発光装置１００ｃでは、クランプダイオード４０の位置を、図４に示す発光装置１００ｂに比べて紙面右側にずらした配置を採用している。そのため、発光部２２から出る光の光路Ｌを遮る位置に他の素子が存在していない。
　特に、発光装置において、光の出射の有無をフォトダイオードなどの受光素子で検出する構成を有している場合、光の光路Ｌ上に受光素子を載置する場所を確保する必要がある。図６に示す発光装置１００ｃでは、クランプダイオード４０および半導体スイッチ３０ａを紙面右側にずらして配置してあるので、例えば、外部電極１１の上で光の光路Ｌを遮る位置に受光素子５０を載置することができる。また、発光装置において、光の出射の有無を受光素子で検出しない構成であっても、光路Ｌを遮る位置に他の素子が存在していると、出射した光が他の素子で反射されて固体発光素子２０に戻り、固体発光素子２０内での共振動作に悪影響を及ぼすことが考えられる。そのため、この悪影響を避けるためにも光路Ｌ上に他の素子が存在しないように構成することが望ましい。
　発光部２２から出る光を他の素子で遮らないように配置する方法として、図６に示す発光装置１００ｃのように、他の素子をコンデンサの外面において固体発光素子２０に対して水平方向にずらす配置以外に、垂直方向にずらす配置する方法も考えられる。
　図７は、本発明の実施の形態４に係る別の発光装置１００ｄの構成を説明するための概略図である。なお、図７（ａ）は、固体発光素子２０を載置するコンデンサ１０ａの外面から見た発光装置１００ｄの平面図を、図７（ｂ）は、発光装置１００ｄのＩ－Ｉ面での断面図をそれぞれ示している。また、図７に示す発光装置１００ｄのうち、図４に示す発光装置１００ｂおよび図６に示す発光装置１００ｃと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　固体発光素子２０は、コンデンサ１０ａの外面と平行な方向に光を出射する発光部２２を有しておりエッジ発光型の発光素子である。そのため、発光装置１００ｄは、コンデンサ１０ａの外面と平行な方向に光を出力することができる。しかし、発光部２２から出る光を他の素子（例えば、半導体スイッチやクランプダイオードなど）で遮らないように配置する必要がある。そこで、発光装置１００ｄでは、外部電極１１上に金属板２３を載せ、その金属板２３の上に固体発光素子２０を載置してある。つまり、固体発光素子２０の実装面を、他の素子の実装面に対して垂直方向に持ち上げている。そのため、図７（ｂ）に示すように発光部２２から出る光の光路Ｌを遮る位置に他の素子が存在していない。
　金属板２３は、外部電極１１と固体発光素子２０の一方の電極（例えば、カソード）とを電気的に接続することができる接合部材であればよい。また、金属板２３の厚さは、固体発光素子２０からの出る光の光路Ｌを他の素子が遮らない程度の十分な高さがあればよい。
　以上のように、本実施の形態４に係る発光装置１００ｃ，１００ｄは、固体発光素子２０が、コンデンサ１０aの外面に対して水平な方向に光を出射することが可能であり、コンデンサ１０ａに載置される他の部品に遮られることなく光を出射することができる。つまり、コンデンサ１０ａの外面に載置される他の部品は、固体発光素子２０が出射する光の光路Ｌ上を避けて前記コンデンサの外面に載置してある。コンデンサ１０ａの外面に載置される他の部品として、例えば、半導体スイッチ３０ａやクランプダイオード４０などがある。
　例えば、半導体スイッチ３０ａは、図６に示すようにコンデンサ１０ａの外面において固体発光素子２０に対して水平方向にずらして配置する。また、半導体スイッチ３０ａは、図７に示すようにコンデンサ１０ａの外面において固体発光素子２０に対して垂直方向にずらして配置する。このように、配置することで、固体発光素子２０の光路Ｌ上に他の素子（例えば、半導体スイッチやクランプダイオードなど）を配置しないようにすることで、フォトダイオードなどの受光素子を配置することが可能となる。
　発光装置１００ｃ，１００ｄでは、固体発光素子２０が出射する光の光路Ｌ上に、固体発光素子２０からの光を受光する受光素子５０をさらに備えてもよい。固体発光素子２０の光路Ｌ上に他の素子がある場合、他の素子の手前に受光素子５０を配置するか、光を反射させて受光素子５０で検知させる必要がある。他の素子の手前に受光素子５０を配置すると、接続配線を引き回す必要が生じ、電流ループの寄生インダクタンスが増加する。また、光を反射させて受光素子５０で検知させるためにはミラーなどの部品を新たに設ける必要があり、発光装置のコストがアップし、サイズが大型化する。受光素子５０は、コンデンサ１０ａの外面に載置しなくてもよい。なお、これまで積層セラミックコンデンサのコンデンサ１０ａを採用する発光装置１００ｃ，１００ｄについて説明したが、以下に説明する他の種類のコンデンサ（一例として、半導体キャパシタ）に対しても同様の構成を採用してもよい。
　（実施の形態５）
　実施の形態１に係る発光装置１００では、図１（ｂ）に示すようにコンデンサ１０が積層セラミックコンデンサで構成されている。そこで、本発明の実施の形態５では、コンデンサに積層セラミックコンデンサ以外の種類を採用する場合について説明する。以下では、一例として半導体キャパシタを採用する場合について説明するが、コンデンサの種類はこれに限定されない。
　図８は、本発明の実施の形態５に係る発光装置１００ｅの構成を説明するための概略図である。なお、図８（ａ）は、固体発光素子２０を載置するコンデンサ１０ｂの外面から見た発光装置１００ｅの平面図を、図８（ｂ）は、発光装置１００ｅのＩ－Ｉ面での断面図をそれぞれ示している。また、図８に示す発光装置１００ｅのうち、図１に示す発光装置１００および図３に示す発光装置１００ａと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図８に示す発光装置１００ｅは、コンデンサ１０ｂ、コンデンサ１０ｂの外面に載置する固体発光素子２０および半導体スイッチ３０ａを備えている。コンデンサ１０ｂは、電力供給用コンデンサであり半導体キャパシタで構成している。コンデンサ１０ｂは、半導体プロセスにより形成され、シリコン基板１８にｎ型不純物イオンを注入して形成したＮ＋層１５ａ、その表面に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などで形成した、例えば酸化シリコン、窒化シリコン、酸化ハフニウム、ハフニウムシリケート、アルミナ、チタン酸バリウムなどの無機材料からなる誘電体層１３ａ、誘電体層１３ａの表面にＣＶＤ法で形成した導電体のポリシリコン層１４ａで構成されている。なお、コンデンサ１０ｂを形成する基板は、シリコン基板１８であると説明したが、他にサファイヤ基板やＧａＡｓ基板などの基板であってもよい。
　Ｎ＋層１５ａは、シリコン基板１８に複数のトレンチまたは複数のピラーを形成して凸凹形状を形成し、形成された凸凹形状の表面にｎ型不純物イオンを高濃度に注入して形成された低抵抗層である。これは、Ｎ＋層１５ａとポリシリコン層１４ａとで挟む誘電体層１３ａの面積を広くしてコンデンサの容量を大きくするためである。そのため、コンデンサ１０ｂに必要な容量の大きさに応じて、シリコン基板１８に形成するトレンチまたはピラーの数や大きさを設計している。なお、コンデンサ１０ｂの構成は一例であって、上記の構成に限定されるものではない。また、誘電体層１３ａは、図８（ｂ）において一層として説明したが、同じ材料または異なる材料で複数層としてもよい。さらに、コンデンサ１０ｂでは、シリコン基板１８にｎ型不純物イオンを注入してＮ＋層１５ａを形成する例を説明したが、回路構成や製造にあわせてシリコン基板１８にｐ型不純物イオンを注入してＰ＋層を形成してもよい。
　ポリシリコン層１４ａは、コンデンサ１０ｂの容量を形成する一方の電極（第１内部電極）として用いている。ポリシリコン層１４ａの上層には、金属層１４ｂを形成することで、ポリシリコン層１４ａで形成された一方の電極の抵抗率を下げている。なお、ポリシリコン層１４ａのみで必要な抵抗率が得られるのであれば、金属層１４ｂを形成しなくてもよい。金属層１４ｂを上層に形成したポリシリコン層１４ａは、ビア導体１６ａを介して外部電極１１ａに電気的に接続されている。また、コンデンサ１０ｂの容量を形成する一方の電極（第１内部電極）をポリシリコン層１４ａで形成したが、当該電極を金属層などで形成してもよい。
　Ｎ＋層１５ａは、コンデンサ１０ｂの容量を形成する他方の電極（第２内部電極）として用いている。Ｎ＋層１５ａは、ビア導体１７ａを介して外部電極１２ａに電気的に接続されている。
　外部電極１１ａ，１２ａは、固体発光素子２０および半導体スイッチ３０ａをコンデンサ１０ｂの外面に載置する電極である。具体的に、図８に示すコンデンサ１０ｂでは、外面の紙面左側に外部電極１１ａが、外面の紙面右側に外部電極１２ａがそれぞれ形成されている。さらに、コンデンサ１０ｂの外面には、外部電極１１ａ，１２ａの間にゲート引出し電極３１および接続電極３２が形成されている。
　固体発光素子２０は、一方の電極（例えば、アノード）を外部電極１１ａに接続し、他方の電極（例えば、カソード）を配線２１と電気的に接続してある。配線２１は、固体発光素子２０と接続電極３２とを電気的に接続するものである。
　半導体スイッチ３０ａは、一方の電極（例えば、ドレイン電極）を接続電極３２に接続し、他方の電極（例えば、ソース電極）を外部電極１２ａと電気的に接続してある。なお、発光装置１００ｅの回路構成は、図２に示した回路構成であるが、上記で説明した半導体キャパシタの構成を図５に示した回路構成に適用してもよい。
　発光装置１００ｅでは、金属層１４ｂ上に、例えば、酸化シリコン、窒化シリコンなどの厚さ１００μｍ以下の絶縁膜１９を成膜後、半導体プロセスにより外部電極１１ａ，１２ａ、接続電極３２およびビア導体１６ａ，１７ａを形成している。そのため、発光装置１００ｅでは、微細加工によりコンデンサ１０ｂと外部電極１１ａ，１２ａとの距離をより短くすることができ、積層セラミックコンデンサの外面に固体発光素子２０と半導体スイッチ３０ａとを実装する場合に比べて、電流ループをより小さくすることができる。なお、図示していないが、コンデンサ１０ｂの外面であって、固体発光素子２０と外部電極１１ａとが接続されている箇所、半導体スイッチ３０ａと外部電極１２ａとが接続されている箇所、接続電極３２と配線２１とが接続されている箇所以外の部分には、保護膜としてパッシベーション層を形成している。また、図８（ｂ）で説明した絶縁膜１９は、酸化シリコン、窒化シリコンなどの無機材料を用いると説明したが、後述するように半導体の前工程で絶縁膜や配線層を形成するのではなく、再配線工程で絶縁膜や配線層を形成することができるように、図１６（ｂ）で示すポリイミドや樹脂などの有機材料を用いた絶縁膜と組み合わせて形成してもよい。さらに、絶縁膜１９を設けることで金属層１４ｂと接続電極３２との間に寄生容量が生じるため、絶縁膜１９の誘電率が誘電体層１３ａの誘電率よりも低くなるように絶縁膜１９の材料を選択することで、当該寄生容量による固体発光素子２０の駆動への影響を抑えることができる。
　以上のように、本実施の形態５に係る発光装置１００ｅは、コンデンサ１０ｂがシリコン基板１８（半導体基板）に誘電体層１３ａと誘電体層１３ａを介して配置されるポリシリコン層１４ａ（第１内部電極）およびＮ＋層１５ａ（第２内部電極）とを含む半導体キャパシタである。また、半導体キャパシタは、１００μｍ以下の絶縁膜１９を外面に有し、絶縁膜１９を介してコンデンサ１０ｂの外面に設けられた接続電極３２（導電部）を有する。そのため、発光装置１００ｅは、積層セラミックコンデンサの外面に素子を実装する場合に比べて、電流ループを小さくすることができ、電流ループの寄生インダクタンスをより小さくして、固体発光素子２０から出力する光を短いパルスにすることもできる。
　また、半導体キャパシタは、誘電体層１３ａが、固体発光素子２０および半導体スイッチ３０ａを載置するコンデンサ１０ｂの外面に対して垂直方向に形成されている。つまり、半導体キャパシタは、シリコン基板１８に複数のトレンチまたは複数のピラーを形成し、形成した複数のトレンチまたは複数のピラーに対して高濃度にｎ型不純物イオンを注入して低抵抗層を形成し、その表面に誘電体層１３aを形成してポリシリコン層１４ａ（第１内部電極）およびＮ＋層１５ａ（第２内部電極）で挟む構造である。このように、半導体キャパシタであるコンデンサ１０ｂは、図８（ｂ）のように凸凹形状の部分を設けることで、コンデンサ１０ｂの容量値を確保している。
　（実施の形態６）
　実施の形態５に係る発光装置１００ｅでは、図８（ｂ）に示すようにコンデンサ１０ｂが半導体キャパシタで構成されている。コンデンサ１０ｂでは、容量を形成する凸凹形状の部分が、固体発光素子２０や半導体スイッチ３０ａの背面を含む全面に設けられている。本発明の実施の形態６では、固体発光素子２０や半導体スイッチ３０ａの背面となる位置に、コンデンサの容量を形成する凸凹形状の部分を設けず、金属層、ポリシリコン層やシリコン基板などが配置される構成について説明する。以下では、一例として半導体キャパシタを採用する場合について説明するが、コンデンサの種類はこれに限定されない。
　図９は、本発明の実施の形態６に係る発光装置１００ｆの構成を説明するための概略図である。なお、図９（ａ）は、固体発光素子２０を載置するコンデンサ１０ｃの外面から見た発光装置１００ｆの平面図を、図９（ｂ）は、発光装置１００ｆのＩ－Ｉ面での断面図をそれぞれ示している。また、図９に示す発光装置１００ｆのうち、図１に示す発光装置１００、図３に示す発光装置１００ａ、および図８に示す発光装置１００ｅと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図９に示す発光装置１００ｆは、コンデンサ１０ｃ、コンデンサ１０ｃの外面に載置する固体発光素子２０および半導体スイッチ３０ａを備えている。コンデンサ１０ｃは、電力供給用コンデンサであり半導体キャパシタで構成している。コンデンサ１０ｃは、図８に示したコンデンサ１０ｂと同じ構造であるが、図９（ｂ）に示すように固体発光素子２０や半導体スイッチ３０ａの背面となる位置に、コンデンサの容量を形成する凸凹形状の部分を設けず、金属層１４ｂ、ポリシリコン層１４ａやシリコン基板１８のみ配置される点で異なる。
　誘電体層１３ａは、金属層１４ｂ、ポリシリコン層１４ａ（第１内部電極）やシリコン基板１８に比べて熱伝導率が低い。図８に示したコンデンサ１０ｂでは、容量を形成する凸凹形状の部分に必ず誘電体層１３ａが設けられるため、発熱源となる固体発光素子２０および半導体スイッチ３０ａからの熱を逃がし難かった。
　そこで、発光装置１００ｆでは、固体発光素子２０や半導体スイッチ３０ａの背面となる位置に、コンデンサ１０ｃの容量を形成する凸凹形状の部分を設けず、誘電体、絶縁膜や空気を配置しないようにしている。その代わりに、コンデンサ１０ｃでは、固体発光素子２０および半導体スイッチ３０ａを載置する位置の直下で、誘電体層１３ａと誘電体層１３ａを挟んで設けられたポリシリコン層１４ａ（第１内部電極）およびＰ＋層１５ｂ（第２内部電極）とからなる容量形成部の側方に位置するシリコン基板１８の凸部分を有している。ここで、熱伝導率の関係は、金属＞シリコン・ポリシリコン＞誘電体＞絶縁膜＞空気の関係にある。なお、Ｐ＋層１５ｂおよび外部電極１２ａと接続するビア導体１７の幅を大きくすることでも放熱性が上がる。なお、シリコン基板１８とコンデンサ１０ｃの第２内部電極との間の絶縁を確保するためには、シリコン基板１８の極性を第２内部電極の極性と反対にしておく必要がある。その際に生じる寄生ダイオードに電流が流れるのを防ぐためには、逆バイアスを与えるような回路構成にしなければならない。本実施の形態６では、上述した回路構成に合わせて、コンデンサ１０ｃの第２内部電極をＰ＋層１５ｂにすることで寄生ダイオードに逆バイアスを与えるような構成としている。
　以上のように、本実施の形態６に係る発光装置１００ｆは、コンデンサ１０ｃの半導体キャパシタが、固体発光素子２０および半導体スイッチ３０ａを載置する位置の直下で、誘電体層１３ａと誘電体層１３ａを挟んで設けられたポリシリコン層１４ａ（第１内部電極）およびＰ＋層１５ｂ（第２内部電極）とからなる容量形成部の側方に位置するシリコン基板１８（半導体基板）の凸部分を有する。そのため、発光装置１００ｆは、ポリシリコン層１４ａに比べ熱伝導率が低い誘電体層１３ａを含む凸凹形状の部分を設けず、誘電体層１３ａより熱伝導率が高いシリコン基板１８の凸部分を配置することで、固体発光素子２０および半導体スイッチ３０ａの背面に誘電体層１３ａがあるときに比べで、シリコン基板１８の背面に熱を逃がし易い。
　（変形例）
　ポリシリコン層１４ａは、誘電体層１３ａに比べ熱伝導率が高いことから、固体発光素子２０および半導体スイッチ３０ａを載置する位置の直下において、コンデンサの容量を形成する部分に誘電体層１３ａを設けず、シリコン基板１８にポリシリコン層１４ａの凸凹形状の部分だけを設けた構成であってもよい。
　図１０は、本発明の実施の形態６の変形例に係る発光装置１００ｇの構成を説明するための概略図である。なお、図１０（ａ）は、固体発光素子２０を載置するコンデンサ１０ｄの外面から見た発光装置１００ｇの平面図を、図１０（ｂ）は、発光装置１００ｇのＩ－Ｉ面での断面図をそれぞれ示している。また、図１０に示す発光装置１００ｇのうち、図１に示す発光装置１００、図３に示す発光装置１００ａ、および図８に示す発光装置１００ｅと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図１０に示す発光装置１００ｇは、コンデンサ１０ｄ、コンデンサ１０ｄの外面に載置する固体発光素子２０および半導体スイッチ３０ａを備えている。コンデンサ１０ｄは、電力供給用コンデンサであり半導体キャパシタで構成している。コンデンサ１０ｄは、図８に示したコンデンサ１０ｂと同じ構造であるが、図１０（ｂ）に示すように固体発光素子２０や半導体スイッチ３０ａの背面となる位置に、誘電体層１３ａを設けずにポリシリコン層１４ａの凸凹形状のみを設けた部分を有している点で異なる。つまり、固体発光素子２０や半導体スイッチ３０ａの背面となる位置には、ポリシリコン層１４ａ、およびシリコン基板１８のみが設けられた部分を有している。
　以上のように、本実施の形態６の変形例に係る発光装置１００ｇは、コンデンサ１０ｄの半導体キャパシタが、固体発光素子２０および半導体スイッチ３０ａを載置する位置の直下に誘電体層１３ａを設けず、ポリシリコン層１４ａ、金属層１４ｂおよびシリコン基板１８のみを設けた部分を有している。そのため、発光装置１００ｇは、ポリシリコン層１４ａに比べ熱伝導率が低い誘電体層１３ａを設けていない凸凹形状の部分を有することで、固体発光素子２０および半導体スイッチ３０ａの背面に誘電体層１３ａがあるときに比べで、シリコン基板１８の背面に熱を逃がし易い。
　（実施の形態７）
　実施の形態６に係る発光装置１００ｆでは、図９（ｂ）に示すように固体発光素子２０や半導体スイッチ３０ａの背面となる位置に、コンデンサ１０ｃの容量を形成する凸凹形状の部分を設けず、シリコン基板１８の凸部分を配置している。本発明の実施の形態７では、固体発光素子２０や半導体スイッチ３０ａの背面となる位置に、さらにビア導体を設ける構成について説明する。以下では、一例として半導体キャパシタを採用する場合について説明するが、コンデンサの種類はこれに限定されない。
　図１１は、本発明の実施の形態７に係る発光装置１００ｈの構成を説明するための概略図である。なお、図１１（ａ）は、固体発光素子２０を載置するコンデンサ１０ｅの外面から見た発光装置１００ｈの平面図を、図１１（ｂ）は、発光装置１００ｈのＩ－Ｉ面での断面図をそれぞれ示している。また、図１１に示す発光装置１００ｈのうち、図１に示す発光装置１００、図３に示す発光装置１００ａ、および図９に示す発光装置１００ｆと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図１１に示す発光装置１００ｈは、コンデンサ１０ｅ、コンデンサ１０ｅの外面に載置する固体発光素子２０および半導体スイッチ３０ａを備えている。コンデンサ１０ｅは、電力供給用コンデンサであり半導体キャパシタで構成している。コンデンサ１０ｅは、図９に示したコンデンサ１０ｃと同じ構造であるが、図１１（ｂ）に示すように固体発光素子２０や半導体スイッチ３０ａの背面となる位置にビア導体１６ｂ，１７ｂを設けてある点で異なる。さらに、ビア導体１６ｂは、コンデンサ１０ｅの第２内部電極となるＮ＋層１５ａおよびシリコン基板１８との絶縁を確保するため、周囲に絶縁膜１６ｄを形成している。また、ビア導体１７ｂは、コンデンサ１０ｅのシリコン基板１８との絶縁を確保するため、周囲に絶縁膜１７ｄを形成している。図１１（ｂ）では、絶縁膜１６ｄ、１７ｄを形成してコンデンサ１０ｅの２つの電極間を絶縁しているが、形成する回路構成や部品配置、半導体キャパシタの構成によって、Ｎ＋層やＰ＋層をビア導体１６ｂ、１７ｂの周囲に形成することでコンデンサの２つの電極間を絶縁することも可能である。
　発光装置１００ｈでは、さらに放熱性を上げるためビア導体１６ｂ，１７ｂを設けてある。固体発光素子２０や半導体スイッチ３０ａなどの発熱源に接続される外部電極１１ａ，１２ａからシリコン基板１８の背面へ向かって、ビア導体１６ｂ，１７ｂを設ける。つまり、ビア導体１６ｂ，１７ｂは、外部電極１１ａに電気的に接続されているビア導体１６ａ（第１ビア導体）、および外部電極１２ａに電気的に接続されているビア導体１７ａ（第２ビア導体）のそれぞれに接続される第３ビア導体である。
　ビア導体１６ｂ，１７ｂは、固体発光素子２０や半導体スイッチ３０ａを載置する半導体キャパシタの外面の反対側の面（シリコン基板１８の背面）に至るまで形成され、シリコン基板１８に比べ熱伝導率が高い材料で構成されている。そのため、発光装置１００ｈは、シリコン基板１８のみの場合に比べて、ビア導体１６ｂ，１７ｂを介して固体発光素子２０および半導体スイッチ３０ａの熱を逃がし易い。なお、発光装置１００ｈは、シリコン基板１８の背面にビア導体１６ｂ，１７ｂと電気的に接続される外部電極１６ｃ，１７ｃを設けることで、シリコン基板１８の背面側から外部電極１１ａ，１２ａに接続することが可能となる。
　以上のように、本実施の形態７に係る発光装置１００ｈは、ビア導体１６ａ，１７ａが、固体発光素子２０や半導体スイッチ３０ａを載置する半導体キャパシタの外面の反対側の面（シリコン基板１８の背面）に至るビア導体１６ｂ，１７ｂとそれぞれ電気的に接続されている。そのため、発光装置１００ｈは、固体発光素子２０および半導体スイッチ３０ａからビア導体１６ｂ，１７ｂへの熱伝導が可能となるので、固体発光素子２０および半導体スイッチ３０ａの熱を逃がし易くなる。
　なお、ビア導体１６ｂ，１７ｂは、シリコンよりも熱伝導性が高い材料で構成されるのが望ましい。
　（その他の変形例）
　（１）実施の形態５に係るコンデンサ１０ｂでは、凸凹形状を有する半導体キャパシタであると説明した。しかし、これに限定されず、半導体キャパシタは、内部電極と、内部電極の間に挟まれる誘電体層は平行平板で構成してもよい。
　図１２は、本発明の変形例（１）に係る発光装置の構成を説明するための概略図である。なお、図１２（ａ）は、固体発光素子２０を載置するコンデンサ１０ｆの外面から見た発光装置１００ｉの平面図を、図１２（ｂ）は、発光装置１００ｉのＩ－Ｉ面での断面図をそれぞれ示している。また、図１２に示す発光装置１００ｉのうち、図１に示す発光装置１００、図３に示す発光装置１００ａ、および図８に示す発光装置１００ｅと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図１２に示す発光装置１００ｉは、コンデンサ１０ｆ、コンデンサ１０ｆの外面に載置する固体発光素子２０および半導体スイッチ３０ａを備えている。コンデンサ１０ｆは、電力供給用コンデンサであり半導体キャパシタで構成している。コンデンサ１０ｆは、半導体プロセスにより形成され、シリコン基板１８にｎ型不純物イオンを高濃度に注入して形成した平板状のＮ＋層１５ｃ、その表面にＣＶＤ法で形成した平板状の誘電体層１３ｃ、誘電体層１３ｃの表面にＣＶＤ法で形成した平板状のポリシリコン層１４ｃで構成されている。なお、コンデンサ１０ｆでは、シリコン基板１８にｎ型不純物イオンを注入してＮ＋層１５ａを形成する例を説明したが、回路構成や製造にあわせてシリコン基板１８にｐ型不純物イオンを注入してＰ＋層を形成してもよい。
　また、コンデンサ１０ｆの構成は一例であって、上記の構成に限定されるものではない。Ｎ＋層１５ｃ、誘電体層１３ｃ、およびポリシリコン層１４ｃはそれぞれ１層ずつではなく、複数積層してもよい。
　（２）実施の形態１に係る発光装置１００では、コンデンサ１０の外面に半導体スイッチ３０の一方の電極と接続する接続電極３２を、固体発光素子２０と半導体スイッチ３０とを直列接続するための導電部として形成すると説明した。しかし、これに限定されず、接続電極３２を設けない構成でもよい。
　図１３は、本発明の変形例（２）に係る発光装置の構成を説明するための概略図である。なお、図１３（ａ）は、固体発光素子２０を載置するコンデンサ１０の外面から見た発光装置１００ｊの平面図を、図１３（ｂ）は、発光装置１００ｊのＩ－Ｉ面での断面図をそれぞれ示している。また、図１３に示す発光装置１００ｊのうち、図１に示す発光装置１００と同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図１３に示す発光装置１００ｊは、コンデンサ１０、コンデンサ１０の外面に載置する固体発光素子２０および半導体スイッチ３０を備えている。コンデンサ１０は、固体発光素子２０および半導体スイッチ３０を載置する外面に外部電極１１，１２を形成している。具体的に、図１３に示すコンデンサ１０では、外面の紙面左側に外部電極１１が、外面の紙面右側に外部電極１２がそれぞれ形成されている。
　固体発光素子２０は、一方の電極（例えば、アノード）を外部電極１１に接続し、他方の電極（例えば、カソード）を配線２１ａと電気的に接続する。半導体スイッチ３０は、例えば、シリコンＭＯＳＦＥＴやＧａＮＦＥＴなどが用いられ、一方の電極（例えば、ドレイン電極）を配線２１ａに接続し、他方の電極（例えば、ソース電極）を外部電極１２と電気的に接続している。なお、半導体スイッチ３０のゲート電極は、コンデンサ１０の外面に形成されたゲート引出し電極３１と電気的に接続されている。
　配線２１ａは、固体発光素子２０と半導体スイッチ３０とを直列に接続する１枚の金属板で構成された素子間接続電極である。ここで、配線２１ａが、固体発光素子２０と半導体スイッチ３０とを直列接続するための導電部である。固体発光素子２０と半導体スイッチ３０とが同じ厚みの場合、図１３（ｂ）に示すように、両者を接続する配線２１ａの形状が平らな金属板の形状となる。配線２１ａで固体発光素子２０と半導体スイッチ３０とを直列に接続することで、コンデンサ１０、固体発光素子２０、半導体スイッチ３０を流れる電流ループａ１を、図１（ｂ）に示す電流ループａと同様に小さくすることができる。
　電流ループａ１のうち配線２１ａを流れる電流（実線の矢印）と内部電極１４，１５を流れる電流の向き（破線の矢印）とも逆向きで対向している。配線２１ａを流れる電流（実線の矢印）と内部電極１４，１５を流れる電流の向き（破線の矢印）とは、コンデンサ１０の外装厚の距離ｈ、外部電極の厚さｍ、固体発光素子２０または半導体スイッチ３０の素子の厚さｎとの和の距離で対向している。ここで、外部電極の厚さは数１０μｍ程度、固体発光素子２０または半導体スイッチ３０の素子の厚さも２００μｍ以下である。そのため、配線２１ａを流れる電流（実線の矢印）と内部電極１４，１５を流れる電流の向き（破線の矢印）との距離も従来の配線で接続する場合に比べて短く、電流ループａ１の寄生インダクタンスを小さくすることができる。
　（３）上記の変形例（２）では、配線２１ａの形状が平らな金属板の形状であると説明した。しかし、これに限定されず、配線２１ａの形状は、平らな金属板の形状以外の形状でもよい。
　図１４は、本発明の変形例（３）に係る発光装置の構成を説明するための概略図である。なお、図１４（ａ）は、発光装置１００ｋのＩ－Ｉ面での断面図を、図１４（ｂ）は、発光装置１００ｌのＩ－Ｉ面での断面図をそれぞれ示している。なお、発光装置１００ｋおよび発光装置１００ｌの平面図は、図１３（ａ）に示す発光装置１００ｊの平面図と同じとなる。また、図１４に示す発光装置１００ｋ，１００ｌのうち、図１に示す発光装置１００および図１３に示す発光装置１００ｊと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図１４（ａ）に示す配線２１ｂは、固体発光素子２０と半導体スイッチ３０とを直列に接続する１枚の金属板で構成された素子間接続電極である。固体発光素子２０の厚みに比べて、半導体スイッチ３０の厚みが厚い場合であり、図１４（ａ）に示すように、両者を接続する配線２１ｂの断面形状が鍵型または階段形状となる。配線２１ｂで固体発光素子２０と半導体スイッチ３０とを直列に接続することで、コンデンサ１０、固体発光素子２０、半導体スイッチ３０を流れる電流ループａ２を、図１（ｂ）に示す電流ループａと同様に小さくすることができる。
　配線２１ｂにおいて、固体発光素子２０と接続されコンデンサ１０の外面に対して水平方向の部分と、半導体スイッチ３０と接続されコンデンサ１０の外面に対して水平方向の部分とを繋ぐ部分は、コンデンサ１０の外面に対して必ずしも垂直でなくてもよい。
　図１４（ｂ）に示す配線２１ｃは、固体発光素子２０と半導体スイッチ３０とを直列に接続する１枚の金属板で構成された素子間接続電極である。固体発光素子２０と半導体スイッチ３０とが同じ厚みの場合でも、図１４（ｂ）に示すように、両者を接続する配線２１ｃの形状が平らな金属板の形状でなく、断面形状がＴ字形状となる。配線２１ｃで固体発光素子２０と半導体スイッチ３０とを直列に接続することで、図１（ｂ）に示す接続電極３２を設けた場合の電流ループａに比べて、コンデンサ１０、固体発光素子２０、半導体スイッチ３０を流れる電流ループａ３を小さくすることができる。
　配線２１ｃは、断面形状がＴ字形状に限定されず、図１４（ｂ）に示すように固体発光素子２０と半導体スイッチ３０との間の空間を埋めるような形状であればよい。配線２１ｃにおいて、固体発光素子２０と半導体スイッチ３０との間を流れる電流は、図１３（ｂ）や図１４（ａ）において対応する位置で流れる電流に比べて、内部電極１４，１５を流れる電流に近づけることができる。そのため、電流ループａ３の寄生インダクタンスは、電流ループａ１，ａ２の寄生インダクタンスに比べて小さくすることができる。
　（４）実施の形態５に係る発光装置１００ｅでは、コンデンサ１０ｂの外面に固体発光素子２０および半導体スイッチ３０ａを載置すると説明した。しかし、これに限定されず、コンデンサに半導体キャパシタを採用する場合、半導体スイッチ３０ａを半導体キャパシタに一体化してもよい。
　図１５は、本発明の変形例（４）に係る発光装置の構成を説明するための概略図である。なお、図１５（ａ）は、固体発光素子２０を載置するコンデンサ１０ｇの外面から見た発光装置１００ｍの平面図を、図１５（ｂ）は、発光装置１００ｍのＩ－Ｉ面での断面図を、図１５（ｃ）は、発光装置１００ｍのＩＩ－ＩＩ面での断面図をそれぞれ示している。また、図１５に示す発光装置１００ｍのうち、図１に示す発光装置１００、図３に示す発光装置１００ａ、および図８に示す発光装置１００ｅと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図１５に示す発光装置１００ｍは、コンデンサ１０ｇ、コンデンサ１０ｇの外面に載置する固体発光素子２０を備えている。コンデンサ１０ｇは、図１５（ｃ）に示すようにシリコン基板１８に複数のトレンチまたは複数のピラーを形成して凸凹形状にし、形成した凸凹形状に対してｐ型不純物イオンを高濃度に注入して低抵抗層のＰ＋層１５ｂを形成し、さらに誘電体層１３ａを形成してポリシリコン層１４ａで挟む構成である。
　さらに、シリコン基板１８には、図１５（ｂ）に示すようにコンデンサ１０ｇだけでなく、半導体スイッチ３０ｂが形成されている。半導体スイッチ３０ｂは、シリコン基板１８にｐ型不純物イオンを高濃度に注入して形成したＰ＋層１５ｃと、Ｐ＋層１５ｃにｎ型不純物イオンを高濃度に注入して形成したドレイン電極となるＮ＋層１５ｄおよびソース電極となるＮ＋層１５ｅとを有している。さらに、半導体スイッチ３０ｂは、Ｎ＋層１５ｄとＮ＋層１５ｅとの間にゲート酸化膜１５ｆを形成し、当該ゲート酸化膜１５ｆの上に金属膜３１ｂ、ビア導体３１ａおよびゲート引出し電極３１を形成している。なお、コンデンサ１０ｇでは、シリコン基板１８にＰ＋層１５ｂ、Ｐ＋層１５ｃを形成し、Ｐ＋層１５ｃにドレイン電極となるＮ＋層１５ｄおよびソース電極となるＮ＋層１５ｅを形成する例を説明したが、回路構成や製造にあわせて形成するＰ＋層とＮ＋層とを変更してもよい。
　つまり、半導体スイッチ３０ｂは、コンデンサ１０ｇに載置される素子ではなく、半導体キャパシタのコンデンサ１０ｇを形成しているシリコン基板１８の内部に設けられている。図８に示すように、半導体スイッチ３０ａをコンデンサｂの外面に載置する場合、半導体スイッチ３０ａに流れる電流はシリコン基板１８の外面を流れる。しかし、図１５（ｂ）に示す半導体スイッチ３０ｂのようにシリコン基板１８に一体化すれば、半導体スイッチ３０ｂに流れる電流はシリコン基板１８の内部を流れるため、コンデンサ１０ｇ、固体発光素子２０、半導体スイッチ３０ｂを流れる電流ループを小さくすることができ、当該電流ループの寄生インダクタンスを小さくできる。
　なお、図１５（ａ）に示すように、発光装置１００ｍは、コンデンサ１０ｇの外面に半導体スイッチなどの部品を搭載する必要はないが、例えば、図２で示した回路図のようにＧＮＤ電圧を外部から得る必要があるため、外部電極１２ａを設けた部分のパッシベーション層６０の一部に開口部を設けている。
　（５）実施の形態５に係る発光装置１００ｅでは、コンデンサ１０ｂの外面に酸化シリコン、窒化シリコンなどの無機材料を用いた絶縁膜１９の上に固体発光素子２０および半導体スイッチ３０を載置するための配線を形成すると説明した。しかし、これに限定されず、固体発光素子２０および半導体スイッチ３０を載置するための配線を再配線工程で形成してもよい。
　図１６は、本発明の変形例（５）に係る発光装置の構成を説明するための概略図である。なお、図１６（ａ）は、固体発光素子２０を載置するコンデンサ１０ｈの外面から見た発光装置１００ｎの平面図を、図１６（ｂ）は、発光装置１００ｎのＩ－Ｉ面での断面図をそれぞれ示している。また、図１６に示す発光装置１００ｎのうち、図１に示す発光装置１００、図３に示す発光装置１００ａ、および図８に示す発光装置１００ｅと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図１６に示す発光装置１００ｎは、コンデンサ１０ｈ、コンデンサ１０ｈの外面に載置する固体発光素子２０および半導体スイッチ３０ａを備えている。コンデンサ１０ｈは、外面に酸化シリコン、窒化シリコンなどの無機材料を用いた絶縁膜１９が形成され、絶縁膜１９の上にポリイミドや樹脂などの有機材料を用いた絶縁膜６０ａと組み合わせて形成されている。そのため、コンデンサ１０ｈでは、半導体の前工程で固体発光素子２０および半導体スイッチ３０ａを載置するための配線層などを形成するのではなく、再配線工程で絶縁膜６０ａの上に配線層などを形成することができる。
　（６）前述の実施の形態に係る発光装置では、コンデンサの外面に載置する素子が固体発光素子２０、半導体スイッチ３０，３０ａ、およびクランプダイオード４０であると説明したが、これに限定されず、コンデンサに実装される素子であれば何れの素子であってもよい。
　（７）前述の実施の形態に係る発光装置では、固体発光素子２０、および半導体スイッチ３０，３０ａを同じコンデンサの外面に載置すると説明したが、これに限定されず、固体発光素子２０を載置する面と、半導体スイッチ３０，３０ａを載置する面とが異なってもよい。
　（８）前述の実施の形態に係る発光装置では、固体発光素子２０が１つコンデンサの外面に載置すると説明したが、これに限定されず、複数の固体発光素子をコンデンサの外面に載置してもよい。
　（９）前述の実施の形態に係る発光装置では、固体発光素子２０がコンデンサの外面と平行な方向に光を出射する発光部２２を有していると説明したが、これに限定されず、コンデンサの外面に対して垂直な方向に光を出射する発光部２２を有していてもよい。
　（１０）前述の実施の形態に係る発光装置においては、コンデンサの外面に固体発光素子が載置されるとともに、コンデンサの外面または内部に半導体スイッチが設けられる構成について説明した。これらの発光装置においては、一般的に、半導体スイッチを駆動するための駆動素子（ゲートドライバ素子）が必要となる。本発明の変形例（１０）においては、上記の固体発光素子および半導体スイッチに加えて、半導体スイッチを駆動するための駆動素子をコンデンサの外面に載置する構成について説明する。
　図１７は、半導体スイッチ３０ａを駆動する駆動素子３００を含んだ発光装置１００ｐの回路図である。図１７の発光装置１００ｐにおいては、図２に示す発光装置１００の構成に、駆動素子３００および駆動素子３００に電力を供給するためのコンデンサ１０ｉ－２が追加されたものとなっている。図１７の発光装置１００ｐにおいて、図２に示す発光装置１００と同じ構成については同じ符号を付して詳しい説明は繰返さない。
　図１７に示す回路図では、図２のコンデンサ１０に対応するコンデンサ１０ｉ－１の一方の電極と固体発光素子２０の一方の電極（例えば、アノード）とが接続され、固体発光素子２０の他方の電極（例えば、カソード）と半導体スイッチ３０ａとが接続されている。半導体スイッチ３０ａは、一方の電極（例えば、ドレイン電極）が固体発光素子２０と接続され、他方の電極（例えば、ソース電極）がコンデンサ１０ｉ－１の他方の電極およびＧＮＤ配線と接続されている。
　コンデンサ１０ｉ－２の一方の電極はＧＮＤ配線に接続され、他方の電極は駆動素子３００に接続されている。駆動素子３００は、例えば、ＭＯＳＦＥＴやＧａＮＦＥＴなどからなる半導体スイッチ３０５を含んでおり、一方の電極（例えばドレイン電極）がコンデンサ１０ｉ－２に電気的に接続され、他方の電極（例えばソース電極）が半導体スイッチ３０ａのゲート電極に電気的に接続されている。半導体スイッチ３０５は、制御電極（例えばゲート電極）に与えられる制御信号に従って制御され、半導体スイッチ３０ａを駆動する。
　半導体スイッチ３０ａが非導通状態から導通状態へ駆動される場合、コンデンサ１０ｉ－２から駆動素子３００内の半導体スイッチ３０５を介して、固体発光素子２０を駆動するための半導体スイッチ３０ａのゲート電極に電流が供給され、さらに半導体スイッチ３０ａの寄生容量とＧＮＤ配線を介してコンデンサ１０ｉ－２へ戻る電流ループｂ（図１７の破線矢印）が形成される。この電流ループｂによる寄生インダクタンスが大きいと、半導体スイッチ３０ａのゲート電極に供給される電流が制限されてしまうため、非導通状態から導通状態への遷移時間が長くなり、半導体スイッチ３０ａに短時間に大電流を供給することができなくなる。そうすると、固体発光素子２０の電流の立上り速度も制限され、発光に必要となる電流値に到達するまでに一定以上の時間を要することとなり、短パルスの光の出力が困難となり得る。
　本発明の変形例（１０）においては、固体発光素子２０を駆動する半導体スイッチ３０ａの駆動素子３００を、固体発光素子２０への電力供給用のコンデンサの外面に載置する。これにより、当該駆動素子を外部に設ける場合に比べてゲート駆動の電流ループｂの経路長を短くすることができるので、寄生インダクタを低減することができる。さらに、駆動素子３００に電力供給を行なうためのコンデンサ１０ｉ－２を、固体発光素子２０等が載置されるコンデンサ内に形成することにより、電流ループｂの経路長をさらに短くすることができる。
　図１８は、本発明の変形例（１０）に係る発光装置１００ｐの構成を説明するための概略図である。なお、図１８（ａ）は、固体発光素子２０を載置するコンデンサ１０iの外面から見た発光装置１００ｐの平面図を、図１８（ｂ）は、発光装置１００ｐのＩ－Ｉ面での断面図を、図１８（ｃ）は、発光装置１００ｐのＩＩ－ＩＩ面での断面図を、図１８（ｄ）は、発光装置１００ｐのＩＩＩ－ＩＩＩ面での断面図をそれぞれ示している。また、図１９は発光装置１００ｐの側面図である。図１９（ａ）は、図１８（ａ）の矢印ＡＲ１方向から見た側面図であり、図１９（ｂ）は、図１８（ａ）の矢印ＡＲ２方向から見た側面図である。なお、図１８および図１９に示す発光装置１００ｐのうち、図１に示す発光装置１００と同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図１８および図１９に示す発光装置１００ｐは、コンデンサ１０ｉ、コンデンサ１０ｉの外面に載置する固体発光素子２０、半導体スイッチ３０ａ、および駆動素子３００を備えている。駆動素子３００は、コンデンサ１０ｉの外面において、電力供給用の外部電極３２０、制御信号用の外部電極３１０、およびＧＮＤ配線に接続される外部電極３１２に電気的に接続されている。また、駆動素子３００は、ゲート引出し電極３１を介して、半導体スイッチ３０ａと電気的に接続されている。外部電極３１０，３１２，３２０は、図１９（ａ），（ｂ）に示されるように、コンデンサ１０ｉの側面にも形成されている。
　コンデンサ１０ｉは、電力供給用コンデンサであり積層セラミックコンデンサで構成している。図１７で説明したように、図１８に示す発光装置１００ｐにおいては、固体発光素子２０へ電力を供給するためのコンデンサ１０ｉ－１と、駆動素子３００へ電力を供給するためのコンデンサ１０ｉ－２が形成されている。コンデンサ１０ｉ－１は、図１８（ａ）における領域ＲＧ１に形成されており、図１８（ｄ）に示されるように、静電容量を取得するための複数の内部電極１４，１５と、誘電体セラミック層１３が交互に積層された積層体を構成している。
　一方、コンデンサ１０ｉ－２は、図１８（ａ）における領域ＲＧ２に形成されており、図１８（ｂ）に示されるように、静電容量を取得するための複数の内部電極３２１，３２２と、誘電体セラミック層１３が交互に積層された積層体を構成している。つまり、誘電体セラミック層１３を挟んで内部電極３２１（第３内部電極）と内部電極３２２（第４内部電極）とが交互に積層することで積層体を構成している。内部電極３２１は、外部電極１１側の端部に引出されており、その端部に設けられた外部電極３２０（第３外部電極）に電気的に接続されている。内部電極３２２は、内部電極３２１とは反対の端部に引出されており、ＧＮＤ配線に接続される外部電極３１２（第４外部電極）に電気的に接続されている。
　なお、図１８（ｃ）に示されるように、コンデンサ１０ｉ－１が形成される領域ＲＧ１とコンデンサ１０ｉ－２が形成される領域ＲＧ２との間においては、内部電極が配置されておらず誘電体セラミック層１３のみの領域が存在する。つまり、内部電極１４，１５と、内部電極３２１，３２２とは直接接続されない状態となっている。すなわち、図１８の発光装置１００ｐにおいては、コンデンサの負極側の電極に対応する内部電極１５（第２内部電極）と内部電極３２２（第４内部電極）とは互いに絶縁されており、コンデンサの正極側の電極に対応する内部電極１４（第１内部電極）と内部電極３２１（第３内部電極）とは互いに絶縁されている。なお、図１８および図１９には示されていないが、外部電極１２および外部電極３１２は、発光装置１００ｐの外部において共通のＧＮＤ配線に接続されている。また、発光装置１００ｐにおいて、内部電極１５と内部電極３２２、あるいは、外部電極１２と外部電極３１２とが直接接続されていてもよい。
　図１８に示す発光装置１００ｐにおいては、駆動素子３００を流れる電流ループｂは、図１８（ａ），（ｂ）に示されるように、コンデンサ１０ｉ－２の内部電極３２１、外部電極３２０、駆動素子３００、ゲート引出し電極３１、半導体スイッチ３０ａ、外部電極１２、外部電極３１２、内部電極３２２の経路となる。つまり、電流ループｂは、発光装置１００ｐが形成される基板内に形成されることになるため、駆動素子３００を基板外部に設ける場合に比べて、電流ループｂを短くすることができる。さらに、電流ループｂの流れる向きは、図１８（ｂ）に示されるように、外部電極３２０および駆動素子３００を流れる電流の向きと、内部電極３２１，３２２を流れる電流の向きとが逆向きで対向しており、かつ、コンデンサ１０ｉの外装厚の距離ｈで対向している。これにより、電流によって発生する磁束を互いに打ち消し合う効果（相殺効果）が大きくなるため、電流ループｂの寄生インダクタンスを小さくすることができる。
　このように、発光装置１００ｐにおいては、固体発光素子２０の駆動電流の電流ループａに加えて、駆動素子３００に流れる電流の電流ループｂの寄生インダクタンスも小さくなるため、電流パルス幅を短くすることができ、固体発光素子２０から出力する光を短いパルスにすることができる。
　以上のように、本発明の変形例（１０）に係る発光装置１００ｐは、コンデンサ１０ｉの外面に載置され、半導体スイッチ３０ａ（スイッチング素子）を駆動するための駆動素子３００を備えている。また、コンデンサ１０ｉは、誘電体セラミック層１３を挟んで設けられる内部電極３２１（第３内部電極）および内部電極３２２（第４内部電極）と、内部電極３２１に電気的に接続された外部電極３２０（第３外部電極）と、内部電極３２２に電気的に接続された外部電極３１２（第４外部電極）とを含んでいる。そして、内部電極３２１は内部電極１４（第１内部電極）と絶縁されており、外部電極３１２は外部電極１２（第２外部電極）に電気的に接続されている。駆動素子３００は、外部電極３１２と外部電極３２０との間に接続されている。そのため、駆動素子３００に流れる電流の電流ループｂの寄生インダクタンスを小さくすることができるので、固体発光素子２０から出力する光を短いパルスにすることができる。
　なお、図１８および図１９においては、コンデンサ１０ｉが、積層セラミックコンデンサで構成される例について説明したが、コンデンサの構成はこれに限られず、積層セラミックコンデンサ以外の種類のコンデンサを採用することも可能である。
　図２０は、本発明の変形例（１０）に係る発光装置の他の構成の例を説明するための概略図であり、実施の形態５と同様に、コンデンサとして半導体キャパシタを採用した構成となっている。なお、図２０（ａ）は、固体発光素子２０を載置するコンデンサ１０jの外面から見た発光装置１００ｑの平面図を、図２０（ｂ）は、発光装置１００ｑのＩ－Ｉ面での断面図を、図２０（ｃ）は、発光装置１００ｑのＩＩ－ＩＩ面での断面図を、図２０（ｄ）は、発光装置１００ｑのＩＩＩ－ＩＩＩ面での断面図をそれぞれ示している。図２０に示す発光装置１００ｑにおいて、実施の形態５の図８に示す発光装置１００ｅと同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図２０に示す発光装置１００ｑは、コンデンサ１０ｊ、コンデンサ１０ｊの外面に載置する固体発光素子２０、半導体スイッチ３０ａ、および駆動素子３００を備えている。駆動素子３００は、コンデンサ１０ｊの外面において、電力供給用の外部電極３２０ａ、制御信号用の外部電極３１０ａ、およびＧＮＤ配線に接続される外部電極３１２ａに電気的に接続されている。また、駆動素子３００は、ゲート引出し電極３１を介して、半導体スイッチ３０ａと電気的に接続されている。
　コンデンサ１０ｊは、電力供給用コンデンサであり半導体キャパシタで構成している。図２０に示す発光装置１００ｑにおいては、固体発光素子２０へ電力を供給するためのコンデンサ１０ｊ－１と、駆動素子３００へ電力を供給するためのコンデンサ１０ｊ－２が形成されている。コンデンサ１０ｊ－１は、図２０（ａ）における領域ＲＧ１ａに形成されており、コンデンサ１０ｊ－２は、図２０（ａ）における領域ＲＧ２ａに形成されている。
　コンデンサ１０ｊ－１は、図８で説明したように、半導体プロセスにより形成されている。コンデンサ１０ｊ－１は、シリコン基板１８にｎ型不純物イオンを高濃度に注入して形成したＮ＋層１５ａ、その表面に、例えばＣＶＤ法などで形成した無機材料からなる誘電体層１３ａ、誘電体層１３ａの表面にＣＶＤ法で形成した導電体のポリシリコン層１４ａで構成されている（図２０（ｃ））。
　コンデンサ１０ｊ－２についても同様に、半導体プロセスにより形成されており、シリコン基板１８にｎ型不純物イオンを注入して形成したＮ＋層３１５、その表面に、ＣＶＤ法などで形成した無機材料からなる誘電体層３１３、誘電体層３１３の表面にＣＶＤ法で形成した導電体のポリシリコン層３１４で構成されている（図２０（ｂ））。なお、コンデンサ１０ｊを形成する基板は、シリコン基板１８であると説明したが、他にサファイヤ基板やＧａＡｓ基板などの基板であってもよい。なお、コンデンサ１０ｊ－１およびコンデンサ１０ｊ－２は、ｎ型不純物イオンに代えてｐ型不純物イオンを用いて形成してもよい。
　コンデンサ１０ｊ－２のＮ＋層３１５は、シリコン基板１８に複数のトレンチまたは複数のピラーを形成して凸凹形状を形成し、形成された凸凹形状の表面にｎ型不純物イオンを高濃度に注入して形成された低抵抗層である。このように、Ｎ＋層とポリシリコン層とで挟む誘電体層の面積を広くすることによって、コンデンサの容量を大きくしている。
　ポリシリコン層３１４は、コンデンサ１０ｊ－２の容量を形成する一方の電極（第３内部電極）として用いられている。ポリシリコン層３１４の上層に金属層３１７を形成することで、ポリシリコン層３１４で形成された一方の電極の抵抗率を下げている。なお、ポリシリコン層３１４のみで必要な抵抗率が得られるのであれば、金属層３１７を形成しなくてもよい。金属層３１７を上層に形成したポリシリコン層３１４は、ビア導体３１６を介して外部電極３２０ａに電気的に接続されている。また、コンデンサ１０ｊ－２の容量を形成する一方の電極（第３内部電極）をポリシリコン層３１４で形成したが、当該電極を金属層などで形成してもよい。Ｎ＋層３１５は、コンデンサ１０ｊ－２の容量を形成する他方の電極（第４内部電極）として用いている。Ｎ＋層３１５は、ビア導体３１８を介して外部電極３１２ａに電気的に接続されている。
　なお、図２０（ｄ）に示されるように、コンデンサ１０ｊ－１が形成される領域ＲＧ１ａとコンデンサ１０ｊ－２が形成される領域ＲＧ２ａの間においては、半導体キャパシタが形成されておらず、シリコン基板１８のみが形成される領域が存在する。つまり、ポリシリコン層１４ａとポリシリコン層３１４とは直接接続されておらず、Ｎ＋層１５ａとＮ＋層３１５とは直接接続されていない。すなわち、図２０の発光装置１００ｑにおいては、コンデンサの負極側の電極に対応するＮ＋層１５ａとＮ＋層３１５とは互いに絶縁されており、コンデンサの正極側の電極に対応するポリシリコン層１４ａ（第１内部電極）とポリシリコン層３１４（第３内部電極）とは互いに絶縁されている。なお、図２０には示されていないが、負極側の外部電極１２ａおよび外部電極３１２ａは、発光装置１００ｑの外部において共通のＧＮＤ配線に接続されている。また、発光装置１００ｑにおいて、Ｎ＋層１５ａとＮ＋層３１５、あるいは、外部電極１２ａと外部電極３１２ａとが直接接続されていてもよい。
　図２０に示す発光装置１００ｑにおいては、駆動素子３００を流れる電流ループｂは、図２０（ａ）に示されるように、コンデンサ１０ｊ－２のポリシリコン層３１４、金属層３１７、ビア導体３１６、外部電極３２０ａ、駆動素子３００、ゲート引出し電極３１、半導体スイッチ３０ａ、外部電極１２ａ、外部電極３１２ａ、ビア導体３１８、Ｎ＋層３１５の経路となる。発光装置１００ｑでは、金属層１４ｂおよび金属層３１７上に、例えば、酸化シリコン、窒化シリコンなどの厚さ１００μｍ以下の絶縁膜１９を成膜後、半導体プロセスにより外部電極１１ａ，１２ａ，３１０ａ，３１２ａ，３２０ａ、接続電極３２およびビア導体１６ａ，１７ａ，３１６，３１８を形成している。そのため、発光装置１００ｑでは、微細加工によりコンデンサ１０ｊ－１と外部電極１１ａ，１２ａとの距離およびコンデンサ１０ｊ－２と外部電極３２０ａ，３１２ａとの距離をより短くすることができ、電流ループをより小さくすることができる。したがって、発光装置１００ｑにおいては、固体発光素子２０の駆動電流の電流ループａに加えて、駆動素子３００に流れる電流の電流ループｂの寄生インダクタンスも小さくなるため、電流パルス幅を短くすることができ、固体発光素子２０から出力する光を短いパルスにすることができる。
　（１１）上記の変形例（１０）においては、図１７に示されるように、各コンデンサの一方の電極が共にＧＮＤ配線に接続される構成について説明した。そのため、変形例（１０）においては、図１８における内部電極１５と内部電極３２２、あるいは、外部電極１２と外部電極３１２、図１９におけるＮ＋層１５ａとＮ＋層３１５、あるいは、外部電極１２ａと外部電極３１２ａについては、互いに共用することが可能であった。
　しかしながら、発光装置の回路構成は図１７に示すものには限られない。本発明の変形例（１１）においては、変形例（１０）と同様に、固体発光素子、半導体スイッチおよび駆動素子をコンデンサの外面に載置する構成において、固体発光素子に電力を供給するコンデンサと、駆動素子に電力を供給するためのコンデンサとが、互いに電極を共有しない構成について説明する。
　図２１は、本発明の変形例に係る発光装置１００ｒの回路図である。図２１の発光装置１００ｒにおいては、固体発光素子２０に電力を供給するコンデンサ１０ｋ－１の一方の電極は電源配線に接続され、他方の電極は固体発光素子２０の一方の電極（例えば、カソード）に接続される。固体発光素子２０の他方の電極（例えば、アノード）はＧＮＤ配線に接続される。半導体スイッチ３０ａは、一方の電極（例えば、ドレイン電極）が電源配線に接続され、他方の電極（例えば、ソース電極）がＧＮＤ配線に接続される。
　半導体スイッチ３０ａを駆動するための回路は、図１７と同様である。コンデンサ１０ｋ－２からの電力が駆動素子３００内の半導体スイッチ３０５を通して半導体スイッチ３０ａのゲート電極に供給されることによって、半導体スイッチ３０ａが駆動される。半導体スイッチ３０ａが駆動されて導通状態となると、コンデンサ１０ｋ－１の正極側の電極から、半導体スイッチ３０ａおよび固体発光素子２０を介してコンデンサ１０ｋ－１の正極側の電極に至る電流ループａ（図２１の実線矢印）が形成され、固体発光素子２０が発光する。
　このように、図２１の回路構成においては、コンデンサ１０ｋ－１とコンデンサ１０ｋ－２とは、互いに電極が共用されていない。このような構成においても、固体発光素子２０を駆動する半導体スイッチ３０ａの駆動素子３００が、固体発光素子２０への電力供給用のコンデンサの外面に載置されており、これにより、当該駆動素子を外部に設ける場合に比べてゲート駆動の電流ループｂの経路長を短くすることができるので、寄生インダクタを低減することができる。さらに、駆動素子３００に電力供給を行なうためのコンデンサ１０ｋ－２を、固体発光素子２０等が載置されるコンデンサ内に形成することにより、電流ループｂの経路長をさらに短くすることができる。
　図２２は、本発明の変形例（１１）に係る発光装置１００ｒの構成を説明するための概略図である。図２２（ａ）は、固体発光素子２０を載置するコンデンサ１０ｋの外面から見た発光装置１００ｒの平面図を、図２２（ｂ）は、発光装置１００ｒのＩ－Ｉ面での断面図を、図２２（ｃ）は、発光装置１００ｒのＩＩ－ＩＩ面での断面図を、図２２（ｄ）は、発光装置１００ｒのＩＩＩ－ＩＩＩ面での断面図をそれぞれ示している。また、図２３は発光装置１００ｒの側面図である。図２３（ａ）は、図２２（ａ）の矢印ＡＲ１ａ方向から見た側面図であり、図２３（ｂ）は、図２２（ａ）の矢印ＡＲ２ａ方向から見た側面図である。なお、図２２および図２３に示す発光装置１００ｒにおいて、図１および図１８に示す発光装置と同じ構成については同じ符号を付して詳しい説明を繰返さない。
　図２２および図２３に示す発光装置１００ｒは、コンデンサ１０ｋ、コンデンサ１０ｋの外面に載置する固体発光素子２０、半導体スイッチ３０ａ、および駆動素子３００を備えている。コンデンサ１０ｋの外面には、外部電極１１ｂ，１２ｂ，３２ｂ，３１０ｂ，３２０ｂが形成されている。
　コンデンサ１０ｋは、電力供給用コンデンサであり積層セラミックコンデンサで構成している。図２２の発光装置１００ｒにおいては、固体発光素子２０へ電力を供給するためのコンデンサ１０ｋ－１と、駆動素子３００へ電力を供給するためのコンデンサ１０ｋ－２とが形成されている。コンデンサ１０ｋ－１は、図２２（ａ）における領域ＲＧ１ｂに形成されており、静電容量を取得するための複数の内部電極１４ｃ，１５ｃと、誘電体セラミック層１３とが交互に積層された積層体を構成している。内部電極１４ｃ（第１内部電極）は、コンデンサ１０ｋの一方の端部に引出されており、その端部に形成された外部電極３２ｂ（第１外部電極）に接続されている。内部電極１５ｃ（第２内部電極）は、コンデンサ１０ｋの他方の端部に引出されており、電源配線に接続される外部電極１１ｂ（第２外部電極）に接続されている（図２２（ｄ））。
　一方、コンデンサ１０ｋ－２は、図２２（ａ）における領域ＲＧ２ｂに形成されており、静電容量を取得するための複数の内部電極３２１ｂ、３２２ｂと、誘電体セラミック層１３とが交互に積層された積層体を構成している。内部電極３２１ｂ（第３内部電極）は、外部電極３２ｂ側の端部に引出されており、ＧＮＤ配線に接続される外部電極１２ｂ（第３外部電極）に接続されている。内部電極３２２ｂ（第４内部電極）は、外部電極１１ｂ側の端部に引出されており、その端部に形成された外部電極３２０ｂ（第４外部電極）に接続されている（図２２（ｂ））。図２２（ａ）に示されるように、外部電極１２ｂ（第３外部電極）は、領域ＲＧ１ｂの中央付近から、領域ＲＧ２ｂの左端部まで延在している。
　なお、図２２（ｃ）に示されるように、コンデンサ１０ｋ－１が形成される領域ＲＧ１ｂとコンデンサ１０ｋ－２が形成される領域ＲＧ２ｂの間においては、内部電極が配置されておらず誘電体セラミック層１３のみの領域が存在する。つまり、内部電極１４ｃ，１５ｃと、内部電極３２１ｂ，３２２ｂとは直接接続されず、共有されない状態となっている。
　固体発光素子２０は、コンデンサ１０ｋの外部電極（接続電極）３２ｂに載置されている。また、固体発光素子２０は、配線２１により、外部電極１２ｂに接続されている。半導体スイッチ３０ａは、外部電極１１ｂと外部電極１２ｂとに接続されている。これにより、電源配線に接続された外部電極１１ｂ（内部電極１５ｃ）から、半導体スイッチ３０ａ、外部電極１２ｂ、配線２１、固体発光素子２０、外部電極３２ｂ、内部電極１４ｃを経路とする電流ループａが形成される。本変形例（１１）においては、外部電極１２ｂおよび配線２１によって、固体発光素子２０と半導体スイッチ３０ａとが直列接続されており、外部電極１２ｂおよび配線２１が導電部に相当する。
　駆動素子３００は、コンデンサ１０ｋの外面において、電力供給用の外部電極３２０ｂ、制御信号用の外部電極３１０ｂ、およびＧＮＤ配線に接続される外部電極１２ｂに電気的に接続されている。また、駆動素子３００は、ゲート引出し電極３１を介して、半導体スイッチ３０ａと電気的に接続されている。駆動素子３００を流れる電流ループｂは、図２２（ａ），（ｂ）に示されるように、コンデンサ１０ｋ－２の内部電極３２２ｂ、外部電極３２０ｂ，駆動素子３００、ゲート引出し電極３１、半導体スイッチ３０ａ、外部電極１２ｂ、内部電極３２１ｂの経路となる。つまり、電流ループｂは、変形例（１０）と同様に発光装置１００ｒが形成される基板内に形成されることになるため、駆動素子３００を基板外部に設ける場合に比べて、電流ループｂを短くすることができる。本変形例（１１）においても、電流ループｂの流れる向きは、外部電極３２０ｂから駆動素子３００を経由して外部電極１２ｂへと流れる電流の向きと、内部電極３２１ｂ，３２２ｂを流れる電流の向きとが逆向きで対向しており、かつ、コンデンサ１０ｋの外装厚の距離ｈで対向している。これにより、電流によって発生する磁束を互いに打ち消し合う効果（相殺効果）が大きくなるため、電流ループｂの寄生インダクタンスを小さくすることができる。
　このように、発光装置１００ｒの構成においても、固体発光素子２０の駆動電流の電流ループａに加えて、駆動素子３００に流れる電流の電流ループｂの寄生インダクタンスも小さくなるため、電流パルス幅を短くすることができ、固体発光素子２０から出力する光を短いパルスにすることができる。
　以上のように、本発明の変形例（１１）に係る発光装置１００ｒは、コンデンサ１０ｋの外面に載置され、半導体スイッチ３０ａ（スイッチング素子）を駆動するための駆動素子３００を備えている。また、コンデンサ１０ｋは、誘電体セラミック層１３を挟んで設けられる内部電極３２１ｂ（第３内部電極）および内部電極３２２ｂ（第４内部電極）と、内部電極３２１ｂに電気的に接続された外部電極１２ｂ（第３外部電極）と、内部電極３２２ｂに電気的に接続された外部電極３２０ｂ（第４外部電極）とを含んでいる。そして、内部電極３２１ｂは内部電極１４ｃ（第１内部電極）と絶縁されている。駆動素子３００は、外部電極３２０ｂ（第４外部電極）と外部電極１２ｂ（第３外部電極）との間に接続されている。そのため、駆動素子３００に流れる電流の電流ループｂの寄生インダクタンスを小さくすることができるので、固体発光素子２０から出力する光を短いパルスにすることができる。
　図２４は、本発明の変形例（１１）に係る発光装置の他の構成の例を説明するための概略図であり、変形例（１０）の図２０と同様に、コンデンサとして半導体キャパシタを採用した構成となっている。なお、図２４（ａ）は、固体発光素子２０を載置するコンデンサ１０ｍの外面から見た発光装置１００ｓの平面図を、図２４（ｂ）は、発光装置１００ｓのＩ－Ｉ面での断面図を、図２４（ｃ）は、発光装置１００ｓのＩＩ－ＩＩ面での断面図を、図２４（ｄ）は、発光装置１００ｓのＩＩＩ－ＩＩＩ面での断面図をそれぞれ示している。図２２に示す発光装置１００ｓは、コンデンサ１０ｍ、コンデンサ１０ｍの外面に載置する固体発光素子２０、半導体スイッチ３０ａ、および駆動素子３００を備えている。
　コンデンサ１０ｍは、電力供給用コンデンサであり半導体キャパシタで構成されている。図２４に示す発光装置１００ｓにおいては、固体発光素子２０へ電力を供給するためのコンデンサ１０ｍ－１と、駆動素子３００へ電力を供給するためのコンデンサ１０ｍ－２が形成されている。コンデンサ１０ｍ－１は、図２４（ａ）における領域ＲＧ１ｃに形成されており、コンデンサ１０ｍ－２は、図２４（ａ）における領域ＲＧ２ｃに形成されている。
　コンデンサ１０ｍ－１は、図２０と同様に、半導体プロセスにより形成されている。コンデンサ１０ｍ－１は、シリコン基板１８にｎ型不純物イオンを高濃度に注入して形成したＮ＋層１５ｄ、その表面に、例えばＣＶＤ法などで形成した無機材料からなる誘電体層１３ｃ、誘電体層１３ｃの表面にＣＶＤ法で形成した導電体のポリシリコン層１４ｄで構成されている（図２４（ｃ））。
　ポリシリコン層１４ｄの上層には、金属層１４ｅを形成することで、ポリシリコン層１４ｄで形成された一方の電極の抵抗率を下げている。なお、ポリシリコン層１４ｄのみで必要な抵抗率が得られるのであれば、金属層１４ｅを形成しなくてもよい。金属層１４ｅを上層に形成したポリシリコン層１４ｄは、ビア導体１６ｃを介して外部電極３２ｃに電気的に接続されている。Ｎ＋層１５ｄは、ビア導体１７ｃを介して、電源配線に接続される外部電極１１ｃに電気的に接続されている。
　コンデンサ１０ｍ－２についても同様に、半導体プロセスにより形成されており、シリコン基板１８にｎ型不純物イオンを注入して形成したＮ＋層３１５ｃ、その表面に、ＣＶＤ法などで形成した無機材料からなる誘電体層３１３ｃ、誘電体層３１３の表面にＣＶＤ法で形成した導電体のポリシリコン層３１４ｃで構成されている（図２４（ｂ））。なお、コンデンサ１０ｍ－１およびコンデンサ１０ｍ－２は、ｎ型不純物イオンに代えてｐ型不純物イオンを用いて形成してもよい。
　コンデンサ１０ｍ－２のＮ＋層３１５ｃは、シリコン基板１８に複数のトレンチまたは複数のピラーを形成して凸凹形状を形成し、形成された凸凹形状の表面にｎ型不純物イオンを高濃度に注入して形成された低抵抗層である。
　ポリシリコン層３１４ｃは、コンデンサ１０ｍ－２の容量を形成する一方の電極（第３内部電極）として用いている。ポリシリコン層３１４ｃの上層には、金属層３１７ｃを形成することで、ポリシリコン層３１４ｃで形成された一方の電極の抵抗率を下げている。なお、ポリシリコン層３１４ｃのみで必要な抵抗率が得られるのであれば、金属層３１７ｃを形成しなくてもよい。金属層３１７ｃを上層に形成したポリシリコン層３１４ｃは、ビア導体３１８ｃを介して、ＧＮＤ配線に接続される外部電極１２ｃに電気的に接続されている（図２４（ｄ））。
　また、コンデンサ１０ｍ－２の容量を形成する一方の電極（第３内部電極）をポリシリコン層３１４ｃで形成したが、当該電極を金属層などで形成してもよい。Ｎ＋層３１５ｃは、コンデンサ１０ｍ－２の容量を形成する他方の電極（第４内部電極）として用いている。Ｎ＋層３１５ｃは、ビア導体３１６ｃを介して外部電極３２０ｃに電気的に接続されている。
　固体発光素子２０は、外部電極３２ｃに載置される。固体発光素子２０においては、一方の電極（例えば、カソード）が外部電極３２ｃに接続され、他方の電極（例えば、アノード）が配線２１を介して外部電極１２ｃに接続される。
　半導体スイッチ３０ａにおいては、一方の電極（例えば、ドレイン電極）が外部電極１１ｃに接続され、他方の電極（例えば、ソース電極）が外部電極１２ｃに接続されている。
　駆動素子３００は、コンデンサ１０ｍの外面において、電力供給用の外部電極３２０ｃ、制御信号用の外部電極３１０ｃ、およびＧＮＤ配線に接続される外部電極１２ｃに電気的に接続されている。また、駆動素子３００は、ゲート引出し電極３１を介して、半導体スイッチ３０ａと電気的に接続されている。
　図２４に示す発光装置１００ｓにおいては、駆動素子３００を流れる電流ループｂは、図２４に示されるように、コンデンサ１０ｍ－２のＮ＋層３１５ｃ、ビア導体３１６ｃ、外部電極３２０ｃ、駆動素子３００、ゲート引出し電極３１、半導体スイッチ３０ａ、外部電極１２ｃ、ビア導体３１８ｃ、金属層３１７ｃ、ポリシリコン層３１４ｃの経路となる。発光装置１００ｓにおいては、電流ループｂを小さくすることができる。したがって、駆動素子３００に流れる電流の電流ループｂの寄生インダクタンスも小さくなるため、電流パルス幅を短くすることができ、固体発光素子２０から出力する光を短いパルスにすることができる。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０　コンデンサ、１１，１２，３１０，３１２，３２０　外部電極、１３　誘電体セラミック層、１３ａ，１３ｃ，３１３　誘電体層、１４，１５，３２１，３２２　内部電極、１４ａ，１４ｃ，３１４　ポリシリコン層、１４ｂ，３１７　金属層、１５ａ，１５ｃ，３１５　Ｎ＋層、１６，１７，３１６，３１８　ビア導体、１８　シリコン基板、１９　酸化膜、２０　固体発光素子、２１，３３，４１　配線、２２　発光部、２３　金属板、３０，３０ａ，３０５　半導体スイッチ、３１　ゲート引出し電極、３２　接続電極、４０　クランプダイオード、５０　受光素子、６０　パッシベーション層、１００　発光装置、３００　駆動素子。

Claims (19)

  1. 　誘電体層と、前記誘電体層を挟んで設けられた第１内部電極および第２内部電極と、前記第１内部電極に電気的に接続された第１外部電極と、前記第２内部電極に電気的に接続された第２外部電極とを含むコンデンサと、
    　前記コンデンサから給電されることで発光する１つ以上の固体発光素子と、
    　前記コンデンサから前記固体発光素子への給電を制御するスイッチング素子とを備え、
    　前記コンデンサは、前記固体発光素子を外面に載置し、前記スイッチング素子を外面に載置または内部に設け、前記第１外部電極と前記第２外部電極との間に前記固体発光素子と前記スイッチング素子とを直列接続するための導電部を有する、発光装置。
  2. 　前記導電部は、前記コンデンサの外面に設けられた接続電極を有する、請求項１に記載の発光装置。
  3. 　前記コンデンサは、半導体基板に前記誘電体層と前記誘電体層を介して配置される前記第１内部電極および前記第２内部電極とを含む半導体キャパシタである、請求項１または請求項２に記載の発光装置。
  4. 　前記半導体キャパシタは、１０μｍ以下の絶縁膜を外面に有し、前記絶縁膜を介して前記コンデンサの外面に設けられた接続電極を有する、請求項３に記載の発光装置。
  5. 　前記コンデンサは、
    　　前記第１内部電極および前記固体発光素子と電気的に接続された第１ビア導体と、
    　　前記第２内部電極および前記スイッチング素子と電気的に接続された第２ビア導体とを含み、
    　前記第１ビア導体および前記第２ビア導体が前記コンデンサの外部電極と電気的に接続される、請求項１～請求項４のいずれか１項に記載の発光装置。
  6. 　前記第１ビア導体は、前記コンデンサの外面に載置した前記固体発光素子の一端と接続する位置に設け、
    　前記第２ビア導体は、前記コンデンサの外面に載置した前記スイッチング素子の一端と接続する位置に設ける、請求項５に記載の発光装置。
  7. 　前記固体発光素子は、前記コンデンサの外面に対して水平な方向に光を出射することが可能であり、
    　前記スイッチング素子は、前記固体発光素子が出射する光の光路上を避けて前記コンデンサの外面に載置してある、請求項１～請求項６のいずれか１項に記載の発光装置。
  8. 　前記スイッチング素子は、前記コンデンサの外面において前記固体発光素子に対して水平方向にずらして配置してある、請求項７に記載の発光装置。
  9. 　前記スイッチング素子は、前記コンデンサの外面において前記固体発光素子に対して垂直方向にずらして配置してある、請求項７に記載の発光装置。
  10. 　前記固体発光素子が出射する光の光路上に設けられ、前記固体発光素子からの光を受光する受光素子をさらに備える、請求項７～請求項９のいずれか１項に記載の発光装置。
  11. 　前記半導体キャパシタは、
    　　前記誘電体層が、前記固体発光素子および前記スイッチング素子を載置する前記コンデンサの外面に対して垂直方向に形成された、請求項３または請求項４に記載の発光装置。
  12. 　前記半導体キャパシタは、前記固体発光素子および前記スイッチング素子を載置する位置の直下で、前記誘電体層と前記誘電体層を挟んで設けられた前記第１内部電極および前記第２内部電極とからなる容量形成部の側方に位置する前記半導体基板の凸部分を有する、請求項１１に記載の発光装置。
  13. 　前記半導体キャパシタは、
    　　前記第１内部電極および前記固体発光素子と電気的に接続された第１ビア導体と、
    　　前記第２内部電極および前記スイッチング素子と電気的に接続された第２ビア導体とを含む、請求項１１に記載の発光装置。
  14. 　前記第１ビア導体および前記第２ビア導体は、前記固体発光素子および前記スイッチング素子を載置する前記半導体キャパシタの外面の反対側の面に至る第３ビア導体とそれぞれ電気的に接続されている、請求項１３に記載の発光装置。
  15. 　前記第３ビア導体は、前記半導体基板よりも熱伝導性が高い材料で構成される、請求項１４に記載の発光装置。
  16. 　前記半導体基板は、シリコンである、請求項３または請求項４に記載の発光装置。
  17. 　誘電体層と、前記誘電体層を挟んで設けられた第１内部電極および第２内部電極とを含むコンデンサであって、
    　前記コンデンサから給電されることで発光する１つ以上の固体発光素子、および前記コンデンサから前記固体発光素子への給電を制御するスイッチング素子を載置する載置部と、
    　前記載置部に設けられ、前記コンデンサと前記スイッチング素子とを直列接続する導電部と、を有するコンデンサ。
  18. 　前記コンデンサの外面に載置され、前記スイッチング素子を駆動するように構成された駆動素子をさらに備え、
    　前記コンデンサは、
    　前記誘電体層を挟んで設けられる第３内部電極および第４内部電極と、
    　前記第３内部電極に電気的に接続された第３外部電極と、
    　前記第４内部電極に電気的に接続された第４外部電極とをさらに含み、
    　前記第３内部電極は、前記第１内部電極とは絶縁されており、
    　前記駆動素子は、前記第３外部電極と前記第４外部電極との間に接続されている、請求項１に記載の発光装置。
  19. 　前記第４外部電極は、前記第２外部電極に電気的に接続されている、請求項１８に記載の発光装置。
PCT/JP2019/007021 2018-04-26 2019-02-25 発光装置、およびコンデンサ WO2019207938A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020516066A JP6912000B2 (ja) 2018-04-26 2019-02-25 発光装置、およびコンデンサ
DE112019002158.3T DE112019002158T5 (de) 2018-04-26 2019-02-25 Lichtemittierende Vorrichtung und Kondensator
CN201980015812.4A CN111771289B (zh) 2018-04-26 2019-02-25 发光装置以及电容器
US17/071,347 US11652092B2 (en) 2018-04-26 2020-10-15 Light-emitting device and capacitor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018084615 2018-04-26
JP2018-084615 2018-04-26
JP2018122000 2018-06-27
JP2018-122000 2018-06-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/071,347 Continuation US11652092B2 (en) 2018-04-26 2020-10-15 Light-emitting device and capacitor

Publications (1)

Publication Number Publication Date
WO2019207938A1 true WO2019207938A1 (ja) 2019-10-31

Family

ID=68294479

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/007021 WO2019207938A1 (ja) 2018-04-26 2019-02-25 発光装置、およびコンデンサ

Country Status (5)

Country Link
US (1) US11652092B2 (ja)
JP (1) JP6912000B2 (ja)
CN (1) CN111771289B (ja)
DE (1) DE112019002158T5 (ja)
WO (1) WO2019207938A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210217A1 (ja) * 2020-04-15 2021-10-21 株式会社村田製作所 レーザダイオード駆動回路
WO2023032504A1 (ja) * 2021-08-31 2023-03-09 株式会社デンソー レーザ発光装置および光測距装置
JP7496921B2 (ja) 2018-12-05 2024-06-07 ローム株式会社 半導体レーザ装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3062518B1 (fr) * 2017-01-31 2019-04-19 Supergrid Institute Module electronique de puissance comportant un support dielectrique
JP6912000B2 (ja) * 2018-04-26 2021-07-28 株式会社村田製作所 発光装置、およびコンデンサ
US10826269B2 (en) * 2018-12-24 2020-11-03 Beijing Voyager Technology Co., Ltd. Multi-pulse generation for pulsed laser diodes using low-side drivers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170870A (ja) * 2007-12-20 2009-07-30 Denso Corp レーザアレイ駆動回路
JP2012054263A (ja) * 2010-08-31 2012-03-15 Tdk Corp Ｌｅｄ装置
JP2016009697A (ja) * 2014-06-23 2016-01-18 株式会社デンソー スイッチングモジュール

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW365071B (en) * 1996-09-09 1999-07-21 Toshiba Corp Semiconductor light emitting diode and method for manufacturing the same
TWI223900B (en) * 2003-07-31 2004-11-11 United Epitaxy Co Ltd ESD protection configuration and method for light emitting diodes
JP4954725B2 (ja) * 2007-01-23 2012-06-20 三菱電機株式会社 発光素子駆動装置およびそれを用いた表示装置
DE102008062544B4 (de) 2007-12-20 2017-11-09 Denso Corporation Laser-Array-Schaltung
WO2011111943A2 (ko) * 2010-03-08 2011-09-15 경기대학교 산학협력단 나노 와이어를 갖는 발광 표시 장치
JP2011238822A (ja) * 2010-05-12 2011-11-24 Canon Inc 半導体発光素子駆動装置
JP2014239207A (ja) * 2013-05-10 2014-12-18 株式会社村田製作所 コンデンサ素子の実装構造体およびコンデンサ素子の実装方法
US9082685B2 (en) * 2013-06-25 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Optical-coupling semiconductor device
US9653671B2 (en) * 2014-02-13 2017-05-16 Infineon Technologies Ag Light emitting device and method for operating a plurality of light emitting arrangements
US20150264763A1 (en) * 2014-03-11 2015-09-17 International Business Machines Corporation Integrating into a capacitor device an indicator of the capacitor operating outside of specification
KR101607020B1 (ko) * 2014-10-23 2016-04-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6569236B2 (ja) * 2015-02-18 2019-09-04 株式会社豊田中央研究所 レーザダイオード駆動回路及びレーザレーダ装置
KR20180050004A (ko) * 2016-11-04 2018-05-14 삼성전기주식회사 적층 세라믹 커패시터
JP6732633B2 (ja) * 2016-11-07 2020-07-29 株式会社ジャパンディスプレイ 電子機器及び表示装置
US10962586B2 (en) * 2017-01-23 2021-03-30 Apple Inc. Light emitting diode (LED) test apparatus and method of manufacture
US10574026B2 (en) * 2017-03-23 2020-02-25 Infineon Technologies Ag Circuit and method for driving a laser diode
DE102017108050B4 (de) * 2017-04-13 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterstrahlungsquelle
KR102427926B1 (ko) * 2017-05-29 2022-08-02 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
JP6912000B2 (ja) * 2018-04-26 2021-07-28 株式会社村田製作所 発光装置、およびコンデンサ
JP7339807B2 (ja) * 2019-08-06 2023-09-06 日本ルメンタム株式会社 半導体発光装置
JP7404930B2 (ja) * 2020-02-26 2023-12-26 富士フイルムビジネスイノベーション株式会社 発光装置、光学装置及び計測装置
JP2022109724A (ja) * 2021-01-15 2022-07-28 ローム株式会社 半導体発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170870A (ja) * 2007-12-20 2009-07-30 Denso Corp レーザアレイ駆動回路
JP2012054263A (ja) * 2010-08-31 2012-03-15 Tdk Corp Ｌｅｄ装置
JP2016009697A (ja) * 2014-06-23 2016-01-18 株式会社デンソー スイッチングモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7496921B2 (ja) 2018-12-05 2024-06-07 ローム株式会社 半導体レーザ装置
WO2021210217A1 (ja) * 2020-04-15 2021-10-21 株式会社村田製作所 レーザダイオード駆動回路
JP7396470B2 (ja) 2020-04-15 2023-12-12 株式会社村田製作所 レーザダイオード駆動回路
WO2023032504A1 (ja) * 2021-08-31 2023-03-09 株式会社デンソー レーザ発光装置および光測距装置

Also Published As

Publication number Publication date
DE112019002158T5 (de) 2021-01-14
CN111771289A (zh) 2020-10-13
JP6912000B2 (ja) 2021-07-28
US20210028158A1 (en) 2021-01-28
JPWO2019207938A1 (ja) 2021-02-12
US11652092B2 (en) 2023-05-16
CN111771289B (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
JP6912000B2 (ja) 発光装置、およびコンデンサ
JP4139422B2 (ja) モジュール
US11070025B2 (en) Semiconductor radiation source
US10720378B2 (en) Component structure, power module and power module assembly structure
US9627356B2 (en) Semiconductor module, semiconductor module arrangement and method for operating a semiconductor module
US9006973B2 (en) Light emitting device
WO2017163612A1 (ja) パワー半導体モジュール
US10325895B2 (en) Semiconductor module
JP2019511128A (ja) 電気デバイスを備えるアセンブリ
US10916531B2 (en) Semiconductor module
JP7226550B2 (ja) 光学装置、およびその製造方法
KR100973865B1 (ko) 반도체장치 및 서스틴회로
US9653671B2 (en) Light emitting device and method for operating a plurality of light emitting arrangements
TW202110289A (zh) 功率模組
JP2007053371A (ja) ライン要素を備えたパワー半導体モジュール
US20190080992A1 (en) Power module for an electric motor
US11527456B2 (en) Power module with organic layers
US11784640B2 (en) High-power switching module for the direct pulse energy feeding of a consumer
JP2002204018A (ja) 発光素子、及び発光素子モジュール
JP2004214632A (ja) 半導体装置及びサステイン回路
JP2006073775A (ja) 半導体装置及びそれを用いたモジュール
US20230238375A1 (en) Power semiconductor module with reversed diode
CN107785353B (zh) 包括改进的电气互连装置的电气开关设备
JP6755212B2 (ja) スイッチ回路
JP2018530152A (ja) 電子回路を備えるｌｅｄ光源

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19791550

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020516066

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19791550

Country of ref document: EP

Kind code of ref document: A1