JP2022109724A - 半導体発光装置 - Google Patents

Abstract

【課題】インダクタンスを低減しつつ発光素子とスイッチング素子とコンデンサとを電気的に接続すること。【解決手段】半導体発光装置１０は、基板主面２０ｓに形成された第１導電層３０および基材裏面２０Ａｒに形成された第２導電層４０を有する多層基板２０と、第１導電層３０によって互いに電気的に接続された発光素子９０、スイッチング素子８０、およびコンデンサ７０と、を備えている。発光素子９０およびコンデンサ７０はｙ方向に配列されており、発光素子９０およびスイッチング素子８０はｘ方向に配列されている。第２導電層４０は、ｚ方向から視て、発光素子９０、スイッチング素子８０、およびコンデンサ７０を流れる第１電流経路に対して、ｚ方向から視て第１電流経路と重なり、第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている。【選択図】図４

Description

本開示は、半導体発光装置に関する。

たとえば特許文献１に示すように、半導体発光素子を光源として備えた半導体発光装置が広く知られている。特許文献１に記載の半導体発光装置は、半導体発光素子と、半導体発光素子が搭載された基板と、を備えている。

特開２０１３－４１８６６号公報

ところで、半導体発光装置を、たとえば半導体発光素子を動作させるスイッチング素子およびキャパシタとともに用いるときには、半導体発光装置とは別にスイッチング素子およびキャパシタを配置し、配線等を用いて半導体発光素子とスイッチング素子およびキャパシタとを電気的に接続する。このような構成では、配線等に起因するインダクタンスが懸念される。

上記課題を解決する半導体発光装置は、表面と、前記表面とは反対側を向く裏面と、前記表面に形成された第１配線パターンと、前記第１配線パターンに対して前記裏面の側に形成された第２配線パターンと、を有する基板と、前記両配線パターンによって互いに電気的に接続された発光素子、スイッチング素子、およびコンデンサと、を備え、前記発光素子、前記スイッチング素子、および前記コンデンサのうち第１特定素子および第２特定素子は、前記基板の厚さ方向から視て、第１方向に配列されており、前記発光素子、前記スイッチング素子、および前記コンデンサのうち前記第２特定素子および第３特定素子は、前記基板の厚さ方向から視て、前記第１方向と交差する第２方向に配列されており、前記第２配線パターンは、前記表面における前記発光素子、前記スイッチング素子、および前記コンデンサを流れる電流の第１電流経路に対して、前記基板の厚さ方向から視て前記第１電流経路と重なり、前記第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている。

上記課題を解決する半導体発光装置は、表面と、前記表面とは反対側を向く裏面と、前記表面に形成された第１配線パターンと、前記第１配線パターンに対して前記裏面の側に形成された第２配線パターンと、を有する基板と、前記両配線パターンによって互いに電気的に接続された発光素子、スイッチング素子、およびコンデンサと、を備え、前記発光素子、前記スイッチング素子、および前記コンデンサのうち第１特定素子は、前記基板の厚さ方向から視て、長手方向および短手方向を有する形状であり、前記第１特定素子と、前記発光素子、前記スイッチング素子、および前記コンデンサのうちの他の素子とは、前記基板の厚さ方向から視て、前記長手方向と交差する第１方向に配列されており、前記第２配線パターンは、前記表面における前記発光素子、前記スイッチング素子、および前記コンデンサを流れる電流の第１電流経路に対して、前記基板の厚さ方向から視て前記第１電流経路と重なり、前記第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている。

上記半導体発光装置によれば、インダクタンスを低減しつつ発光素子とスイッチング素子とコンデンサとを電気的に接続できる。

図１は、第１実施形態の半導体発光装置の斜視図。 図２は、図１の半導体発光装置の分解斜視図。 図３は、図１の半導体発光装置の内部構造を示す平面図。 図４は、図３の半導体発光装置の４－４線の断面図。 図５は、図１の半導体発光装置の多層基板の基板主面を構成する第１基材の基材裏面側の配線パターンを示す透視図。 図６は、多層基板の基板裏面を構成する第３基材の平面図。 図７は、第３基材の基材裏面側の配線パターンを示す透視図。 図８は、図１の半導体発光装置を備えたレーザシステムの模式的な回路図。 図９は、半導体発光装置の第１電流経路および第２電流経路を示す平面図。 図１０は、半導体発光装置の発光素子に流れる電流の推移を示すグラフ。 図１１は、第２実施形態の半導体発光装置の内部構造を示す平面図。 図１２は、図１１の半導体発光装置の多層基板の基板主面を構成する第１基材の基材裏面側の配線パターンを示す透視図。 図１３は、第３実施形態の半導体発光装置の内部構造を示す平面図。 図１４は、図１３の半導体発光装置を備えたレーザシステムの模式的な回路図。 図１５は、第４実施形態の半導体発光装置の内部構造を示す平面図。 図１６は、図１５の半導体発光装置の多層基板の基板主面を構成する第１基材の基材裏面側の配線パターンを示す透視図。 図１７は、第５実施形態の半導体発光装置の内部構造を示す平面図。 図１８は、図１７の半導体発光装置の多層基板の基板主面を構成する第１基材の基材裏面側の配線パターンを示す透視図。 図１９は、多層基板の基板裏面を構成する第３基材の平面図。 図２０は、第３基材の基材裏面側の配線パターンを示す透視図。 図２１は、図１７の半導体発光装置の２１－２１線の断面構造の一部を示す断面図。

以下、半導体発光装置の実施形態について図面を参照して説明する。以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材料、構造、配置、寸法等を下記のものに限定するものではない。

［第１実施形態］
図１～図１０を参照して、第１実施形態の半導体発光装置１０について説明する。なお、図５～図７は、後述する多層基板２０の各導電層の位置関係を理解しやすくするため、透視図で示している。また、図３では、便宜上、後述する導電性接合材を省略して示している。

図１に示す半導体発光装置１０は、たとえばパルス状のレーザを対象物に向けて照射し、対象物から反射した散乱光を測定することによって半導体発光装置１０と対象物との間の距離を測定するレーザシステムに用いることができる。つまり、半導体発光装置１０は、３次元距離計測の一例であるＬｉＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）としてのレーザシステムに用いることができる。なお、半導体発光装置１０は、２次元距離計測用のレーザシステムに用いられてもよい。

図１に示すように、半導体発光装置１０は、たとえば矩形平板状に形成されている。半導体発光装置１０の平面視において、一辺に沿う方向をｘ方向とし、ｘ方向と直交する方向をｙ方向とする。またｘ方向およびｙ方向の双方と直交する方向をｚ方向とする。ｚ方向は、半導体発光装置１０の高さ方向であるともいえる。本実施形態では、半導体発光装置１０のｘ方向のサイズは５．６５ｍｍ程度であり、ｙ方向のサイズは５．３５ｍｍ程度である。なお、半導体発光装置１０の平面視とは、半導体発光装置１０をｚ方向から視ている。このため、以下の説明において、「ｚ方向から視て」とは、平面視を意味している。

図１および図２に示すように、半導体発光装置１０は、多層基板２０と、多層基板２０に搭載される電子部品としてのコンデンサ７０、スイッチング素子８０、および発光素子９０と、ケース１００と、を備えている。

多層基板２０は、ｚ方向から視て、長辺および短辺を有する矩形状である。本実施形態では、多層基板２０は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となるように配置されている。多層基板２０は、ｚ方向において互いに反対側を向く基板主面２０ｓおよび基板裏面２０ｒを有している。コンデンサ７０、スイッチング素子８０、および発光素子９０は、基板主面２０ｓに搭載されている。

多層基板２０は、基板主面２０ｓおよび基板裏面２０ｒの双方と交差する基板側面２１～２４を有している。本実施形態では、基板側面２１～２４は、基板主面２０ｓおよび基板裏面２０ｒの双方と直交している。ｚ方向から視て、基板側面２１，２２はｘ方向に沿って延びており、基板側面２３，２４はｙ方向に沿って帯びている。

ケース１００は、コンデンサ７０、スイッチング素子８０、および発光素子９０を収容するものである。ケース１００は、多層基板２０に取り付けられている。ケース１００内は、たとえば中空である。ただし、これに限られず、ケース１００内に何らかの部材（たとえば封止樹脂）が充填されていてもよい。

ケース１００は、ｚ方向の両側を開口する枠状の側壁１０１と、側壁１０１上に設けられた透光板１０２と、を有している。側壁１０１は、たとえば遮光性を有する材料からなり、たとえば有色樹脂からなる。発光素子９０からの光は、側壁１０１によって遮られる。側壁１０１は、ｚ方向から視て、多層基板２０よりも一回り小さい矩形状に形成されている。

側壁１０１は、ｙ方向の両側壁を構成する第１側壁１０１Ａおよび第２側壁１０１Ｂと、ｘ方向の両側壁を構成する第３側壁１０１Ｃおよび第４側壁１０１Ｄと、を有している。ｚ方向から視て、第１側壁１０１Ａは多層基板２０の基板側面２１とｙ方向に隣り合う位置に配置されており、第２側壁１０１Ｂは基板側面２２とｙ方向に隣り合う位置に配置されている。第３側壁１０１Ｃは多層基板２０の基板側面２３とｘ方向に隣り合う位置に配置されており、第４側壁１０１Ｄは基板側面２４とｘ方向に隣り合う位置に配置されている。ｚ方向から視て、第１側壁１０１Ａおよび第２側壁１０１Ｂはｘ方向に延びる側壁であり、第３側壁１０１Ｃおよび第４側壁１０１Ｄはｙ方向に延びる側壁である。

透光板１０２は、ｚ方向から視て、側壁１０１よりも一回り小さい矩形平板状に形成されている。透光板１０２は、たとえば透明な材料からなり、たとえばガラスで形成されている。透光板１０２は、発光素子９０からの光を透過させる。

図３は、半導体発光装置１０から透光板１０２が省略された状態の平面図である。図３に示すように、枠状の側壁１０１は、コンデンサ７０、スイッチング素子８０、および発光素子９０を囲んでいる。

コンデンサ７０は、半導体発光装置１０の外部電源からの電力を蓄電し、スイッチング素子８０を介して発光素子９０に電力を供給するものである。コンデンサ７０は、たとえばセラミックコンデンサまたはＳｉ（シリコン）キャパシタが用いられている。本実施形態では、コンデンサ７０としてセラミックコンデンサが用いられている。

ｚ方向から視て、コンデンサ７０は、多層基板２０のｙ方向の中央と基板側面２２との間に配置されている。コンデンサ７０は、多層基板２０のｙ方向の中央よりも基板側面２２の近くに配置されている。コンデンサ７０は、第２側壁１０１Ｂとｙ方向に隣り合う位置に配置されている。

図１および図２に示すように、コンデンサ７０は、略直方体状に形成されている。図３に示すように、ｚ方向から視て、コンデンサ７０は、長手方向および短手方向を有する形状である。本実施形態では、ｚ方向から視たコンデンサ７０の形状は、長辺および短辺を有する略矩形状である。本実施形態では、コンデンサ７０は、その長手方向がｘ方向に沿い、その短手方向がｙ方向に沿うように配置されている。

コンデンサ７０のｘ方向のサイズは、たとえば、多層基板２０のｘ方向のサイズの１／２以上である。本実施形態では、コンデンサ７０のｘ方向のサイズは、多層基板２０のｘ方向のサイズの１／２よりも大きく、多層基板２０のｘ方向のサイズの２／３程度である。なお、コンデンサ７０と多層基板２０とのサイズ関係は任意に変更可能である。一例では、コンデンサ７０のｘ方向のサイズは、多層基板２０のｘ方向のサイズの１／２未満であってもよい。

コンデンサ７０は、第１電極７１および第２電極７２を有している。第１電極７１および第２電極７２は、コンデンサ７０の長手方向において互いに離間して配列されている。第１電極７１および第２電極７２は、コンデンサ７０の長手方向の両端部に分散して設けられている。つまり、本実施形態では、第１電極７１および第２電極７２は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配置されている。第１電極７１は、第２電極７２よりも第４側壁１０１Ｄの近くに配置されている。このため、第１電極７１は、多層基板２０のｘ方向の中央よりも第４側壁１０１Ｄの近くに配置されている。第２電極７２は、多層基板２０のｘ方向の中央よりも第３側壁１０１Ｃの近くに配置されている。本実施形態では、コンデンサ７０は、第４側壁１０１Ｄよりも第３側壁１０１Ｃ寄りに配置されている。つまり、第２電極７２と第３側壁１０１Ｃとの間の距離は、第１電極７１と第４側壁１０１Ｄとのｘ方向の間の距離よりも小さい。

スイッチング素子８０は、オンオフすることによって発光素子９０を駆動させる素子であり、たとえばＭＯＳＦＥＴやＩＧＢＴによって構成されている。本実施形態では、スイッチング素子８０は、ｎ型のＭＯＳＦＥＴが用いられている。

スイッチング素子８０は、平板状に形成されている。
ｚ方向から視て、スイッチング素子８０は、長手方向および短手方向を有する形状を有している。本実施形態では、ｚ方向から視たスイッチング素子８０の形状は、長辺および短辺を有する矩形状である。スイッチング素子８０は、長手方向がｘ方向に沿い、短手方向がｙ方向に沿うように配置されている。本実施形態では、スイッチング素子８０は、そのスイッチング素子８０のｘ方向のサイズはコンデンサ７０のｘ方向のサイズよりも小さく、スイッチング素子８０のｙ方向のサイズはコンデンサ７０のｙ方向のサイズよりも小さい。スイッチング素子８０のｘ方向のサイズは、たとえばコンデンサ７０のｘ方向のサイズの１／２以下である。本実施形態では、スイッチング素子８０のｘ方向のサイズは、コンデンサ７０のｘ方向のサイズの１／３以下である。また、スイッチング素子８０のｙ方向のサイズは、コンデンサ７０のｙ方向のサイズの１／２程度である。なお、スイッチング素子８０のｘ方向のサイズは、コンデンサ７０のｘ方向のサイズの１／２よりも大きくてもよい。また、スイッチング素子８０のｙ方向のサイズは、コンデンサ７０のｙ方向のサイズの１／２よりも大きくてもよい。

図４に示すように、スイッチング素子８０は、ｚ方向において互いに反対側を向くスイッチング素子主面８０ｓおよびスイッチング素子裏面８０ｒを有している。スイッチング素子８０は、スイッチング素子主面８０ｓが多層基板２０の基板主面２０ｓと同じ側を向くように配置されている。

図３および図４に示すように、スイッチング素子８０は、ドレイン電極８１、ソース電極８２、およびゲート電極８３を有している。ドレイン電極８１はスイッチング素子裏面８０ｒに形成されており、ソース電極８２およびゲート電極８３の双方はスイッチング素子主面８０ｓに形成されている。ドレイン電極８１は、スイッチング素子裏面８０ｒの全面にわたり形成されている。ソース電極８２は、スイッチング素子主面８０ｓの大部分にわたり形成されている。ゲート電極８３は、スイッチング素子主面８０ｓの四隅のうち１つに形成されている。

ｚ方向から視て、スイッチング素子８０は、ｙ方向においてコンデンサ７０から離間して配置されている。ｚ方向から視て、コンデンサ７０およびスイッチング素子８０は、ｙ方向に配列されているともいえる。本実施形態では、コンデンサ７０とスイッチング素子８０とのｙ方向の間の距離は、０．１５ｍｍ程度である。スイッチング素子８０は、ｙ方向においてコンデンサ７０よりも第１側壁１０１Ａの近くに配置されている。本実施形態では、スイッチング素子８０は、多層基板２０のｙ方向の中央に配置されている。

図３に示すように、スイッチング素子８０は、多層基板２０のｘ方向の中央と基板側面２３との間に配置されている。スイッチング素子８０は、多層基板２０のｙ方向の中央よりも基板側面２３の近くに配置されている。スイッチング素子８０は、第３側壁１０１Ｃとｘ方向に隣り合う位置に配置されている。

コンデンサ７０およびスイッチング素子８０は、ｙ方向から視て、少なくとも一部が互いに重なる位置に配置されている。つまり、ｙ方向から視て、コンデンサ７０およびスイッチング素子８０が少なくとも一部が互いに重なる場合、コンデンサ７０およびスイッチング素子８０は、第１方向に配列されているといえる。このように、本実施形態では、ｘ方向が「第１方向」に対応している。また、コンデンサ７０が「第１特定素子」に対応し、スイッチング素子８０が「第２特定素子」に対応している。

本実施形態では、スイッチング素子８０は、ｙ方向から視て、コンデンサ７０の第２電極７２と重なる位置に配置されている。ｙ方向から視て、スイッチング素子８０の一部は、コンデンサ７０からｘ方向にはみ出している。より詳細には、スイッチング素子８０のｙ方向の両端部のうち第３側壁１０１Ｃに近い方の端部は、ｙ方向から視て、コンデンサ７０の第２電極７２から第３側壁１０１Ｃに向けてはみ出している。このように、本実施形態では、コンデンサ７０およびスイッチング素子８０は、ｙ方向から視て、一部が互いに重なる位置に配置されている。

なお、スイッチング素子８０およびコンデンサ７０の位置関係は、これに限られず、ｙ方向から視て、スイッチング素子８０の全体がコンデンサ７０と重なるように配置されていてもよい。すなわち、スイッチング素子８０は、そのｙ方向の両端部のうち第３側壁１０１Ｃに近い方の端部が、ｙ方向から視て、コンデンサ７０の第２電極７２から第３側壁１０１Ｃに向けてはみ出さないように配置されていてもよい。一例では、スイッチング素子８０のｙ方向の両端部のうち第３側壁１０１Ｃに近い方の端部とコンデンサ７０の第２電極７２とは、ｘ方向において互いに揃った位置に配置されていてもよい。

発光素子９０は、半導体発光装置１０における光源であり、コンデンサ７０からの電力によって所定の波長帯の光を発する。発光素子９０の具体的な構成は特に限定されず、半導体レーザ素子やＬＥＤ素子等の半導体発光素子である。このように、発光素子９０として、発光ダイオードが用いられている。本実施形態においては、発光素子は、半導体レーザ素子であり、特にＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER）素子が採用されている。発光素子９０からの光は、透光板１０２（図４参照）を通過して外部に出射される。

図３および図４に示すように、発光素子９０は、矩形板状に形成されている。図４に示すように、発光素子９０は、ｚ方向において互いに反対側を向く発光素子主面９０ｓおよび発光素子裏面９０ｒを有している。発光素子９０は、発光素子主面９０ｓが多層基板２０の基板主面２０ｓと同じ側を向くように配置されている。

図３に示すように、ｚ方向から視て、発光素子９０は、長手方向および短手方向を有する形状である。本実施形態では、ｚ方向から視た発光素子９０の形状は、長辺および短辺を有する略矩形状である。本実施形態では、発光素子９０は、その長手方向がｘ方向に沿い、その短手方向がｙ方向に沿うように配置されている。

発光素子９０のｘ方向のサイズはコンデンサ７０のｘ方向のサイズよりも小さく、発光素子９０のｙ方向のサイズはコンデンサ７０のｙ方向のサイズよりも小さい。一方、発光素子９０のｘ方向のサイズはスイッチング素子８０のｘ方向のサイズよりも大きく、発光素子９０のｙ方向のサイズはスイッチング素子８０のｙ方向のサイズよりも大きい。発光素子９０のｘ方向のサイズは、コンデンサ７０のｘ方向のサイズの１／２以下である。本実施形態では、発光素子９０のｘ方向のサイズは、コンデンサ７０のｘ方向のサイズの１／３程度である。発光素子９０のｙ方向のサイズは、スイッチング素子８０のｙ方向のサイズよりも僅かに大きいため、コンデンサ７０のｙ方向のサイズの１／２よりも僅かに大きい。

図４に示すように、発光素子９０は、アノード電極９１およびカソード電極９２を有している。アノード電極９１は、発光素子主面９０ｓに形成されている。より詳細には、アノード電極９１は、発光素子主面９０ｓのｘ方向の両端部のうち一方の端部に形成されている。カソード電極９２は、発光素子裏面９０ｒに形成されている。より詳細には、カソード電極９２は、発光素子裏面９０ｒの全面にわたり形成されている。

図３に示すように、発光素子９０は、光を発する発光部９３を有している。発光部９３は、ｚ方向において透光板１０２に向けて光を発する。発光部９３は、発光素子主面９０ｓに形成されている。アノード電極９１および発光部９３は、ｘ方向において互いに離間して配列されている。発光部９３は、発光素子主面９０ｓの大部分にわたり形成されている。

ｚ方向から視て、発光素子９０は、ｙ方向においてコンデンサ７０から離間して配置されている。ｚ方向から視て、コンデンサ７０および発光素子９０は、ｙ方向に配列されているともいえる。本実施形態では、コンデンサ７０と発光素子９０とのｙ方向の間の距離は、０．１５ｍｍ程度である。つまり、本実施形態では、コンデンサ７０と発光素子９０との間のｙ方向の距離と、コンデンサ７０とスイッチング素子８０との間のｙ方向の距離とは互いに等しい。ここで、コンデンサ７０と発光素子９０との間のｙ方向の距離と、コンデンサ７０とスイッチング素子８０との間のｙ方向の距離との差がたとえばコンデンサ７０と発光素子９０との間のｙ方向の距離の２０％以下であれば、コンデンサ７０と発光素子９０との間のｙ方向の距離と、コンデンサ７０とスイッチング素子８０との間のｙ方向の距離とが互いに等しいといえる。

コンデンサ７０および発光素子９０は、ｙ方向から視て、互いに重なる位置に配置されている。本実施形態では、ｙ方向から視て、発光素子９０は、その全体がコンデンサ７０と重なるように配置されている。発光素子９０は、コンデンサ７０の第１電極７１よりも第３側壁１０１Ｃの近く、かつコンデンサ７０の第２電極７２よりも第４側壁１０１Ｄの近くに配置されている。つまり、発光素子９０は、ｙ方向から視て、コンデンサ７０の第１電極７１と第２電極７２との間に配置されているともいえる。本実施形態では、発光素子９０は、ｘ方向において、コンデンサ７０の第１電極７１よりも第２電極７２寄りに配置されている。

発光素子９０は、ｙ方向においてコンデンサ７０よりも第１側壁１０１Ａの近く配置されている。つまり、発光素子９０は、ｙ方向においてコンデンサ７０に対してスイッチング素子８０が配置される側と同じ側に配置されている。本実施形態では、発光素子９０は、多層基板２０のｙ方向の中央に配置されている。

スイッチング素子８０および発光素子９０は、ｘ方向から視て、少なくとも一部が重なる位置に配置されている。本実施形態では、スイッチング素子８０は、ｘ方向から視て、その全体が発光素子９０と重なる位置に配置されている。このため、スイッチング素子８０および発光素子９０は、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されているともいえる。発光素子９０は、ｘ方向においてスイッチング素子８０と隣り合う位置に配置されている。発光素子９０は、スイッチング素子８０よりも第４側壁１０１Ｄの近くに配置されている。つまり、ｚ方向から視て、発光素子９０は、多層基板２０の中央付近に配置されている。本実施形態では、発光素子９０は、そのｘ方向の中央が多層基板２０のｘ方向の中央よりも第３側壁１０１Ｃの近くとなるように配置されている。より詳細には、発光素子９０は、そのｘ方向の両端部のうち第４側壁１０１Ｄに近い方の端部が多層基板２０のｘ方向の中央に位置するように配置されている。

ここで、ｘ方向から視て、スイッチング素子８０および発光素子９０のそれぞれの少なくとも一部が互いに重なる場合、スイッチング素子８０および発光素子９０は、第２方向に配列されているといえる。このように、本実施形態では、ｙ方向が「第２方向」に対応している。また、発光素子９０が「第３特定素子」に対応している。

なお、本実施形態では、ｙ方向が「第２方向」と対応することによって、ｘ方向に対応する第１方向と第２方向とが互いに直交していたが、これに限られない。第１方向と第２方向とは交差していればよい。ｙ方向から視て、コンデンサ７０とスイッチング素子８０とが、少なくとも一部が互いに重なった状態で配置され、ｘ方向から視て、スイッチング素子８０と発光素子９０とが、少なくとも一部が互いに重なった状態で配置されていれば、コンデンサ７０とスイッチング素子８０との配列方向である第１方向と、スイッチング素子８０と発光素子９０との配列方向である第２方向とが交差しているといえる。

なお、スイッチング素子８０および発光素子９０の位置関係は、図３に示される位置関係に限られない。たとえば、ｘ方向から視て、スイッチング素子８０は、その一部が発光素子９０からはみ出すように配置されていてもよい。

図４に示すように、多層基板２０は、複数の基材および複数の導電層を有しており、基材および導電層が交互に積層された多層基板である。本実施形態では、多層基板２０は、複数の基材として第１基材２０Ａ、第２基材２０Ｂ、および第３基材２０Ｃと、複数の導電層として第１導電層３０、第２導電層４０、第３導電層５０、および第４導電層６０と、を有している。各基材２０Ａ～２０Ｃは、電気絶縁性を有する材料からなり、たとえばエポキシ樹脂からなる。本実施形態では、各基材２０Ａ～２０Ｃの厚さは互いに等しく、各基材２０Ａ～２０Ｃの厚さ寸法は、０．１ｍｍ程度である。つまり、本実施形態では、第１基材２０Ａの厚さ寸法は、コンデンサ７０とスイッチング素子８０とのｙ方向の間の距離とコンデンサ７０と発光素子９０とのｙ方向の間の距離との双方よりも小さい。各導電層３０，４０，５０，６０は、導電材料からなり、たとえばＣｕ（銅）、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ａｕ（金）等が適宜選択される。

なお、各基材２０Ａ～２０Ｃの厚さは任意に変更可能である。一例では、各基材２０Ａ～２０Ｃの厚さは互いに異なっていてもよい。また一例では、第２基材２０Ｂの厚さが第１基材２０Ａおよび第３基材２０Ｃの厚さよりも厚くてもよい。

第３基材２０Ｃ、第２基材２０Ｂ、および第１基材２０Ａは、この順でｚ方向に積層されている。第１基材２０Ａ上には第１導電層３０が形成されており、第１基材２０Ａと第２基材２０Ｂとの間には第２導電層４０が形成されており、第２基材２０Ｂと第３基材２０Ｃとの間には第３導電層５０が形成されており、第３基材２０Ｃに対してｚ方向において第３導電層５０との反対側には第４導電層６０が形成されている。

第１基材２０Ａは、ｚ方向において互いに反対側を向く基材主面２０Ａｓおよび基材裏面２０Ａｒを有している。基材主面２０Ａｓは、多層基板２０の基板主面２０ｓを構成している。ここで、本実施形態では、基材主面２０Ａｓ（基板主面２０ｓ）は「基板の表面」に対応している。

図３に示すように、第１導電層３０は、基材主面２０Ａｓに形成された配線パターンである。換言すると、第１導電層３０は、多層基板２０の基板主面２０ｓに形成された配線パターンである。ここで、第１導電層３０は、「第１配線パターン」に対応している。

第１導電層３０は、第１配線３１、第２配線３２、第３配線３３、第４配線３４、および第５配線３５を有している。第１～第５配線３１～３５は、互いに離間して配置されている。ここで、第１配線３１は「第１表面側配線」に対応し、第２配線３２は「第２表面側配線」に対応し、第３配線３３は「第３表面側配線」に対応している。

第１配線３１は、コンデンサ７０の第１電極７１が実装される配線であり、基板主面２０ｓのうち基板側面２２かつ基板側面２４の近くに形成されている。コンデンサ７０の第１電極７１は、はんだやＡｇ（銀）ペースト等の導電性接合材によって第１配線３１に接合されている。これにより、コンデンサ７０の第１電極７１と第１配線３１とが電気的に接続されている。

第１配線３１は、第２側壁１０１Ｂおよび第４側壁１０１Ｄの双方と隣り合う位置に配置されている。第１配線３１は、ｘ方向においてコンデンサ７０の第１電極７１よりも第４側壁１０１Ｄに向けて延びる延長配線３１ａを有している。

ｚ方向から視た第１配線３１の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる略矩形状である。第１配線３１は、ｘ方向に延びているともいえる。第１配線３１の幅寸法（第１配線３１のｙ方向の寸法）は、コンデンサ７０の第１電極７１のｙ方向の寸法と概ね等しい。より詳細には、コンデンサ７０の第１電極７１の第１配線３１への実装位置のばらつきを考慮して、第１配線３１の幅寸法は、コンデンサ７０の第１電極７１のｙ方向の寸法よりも僅かに大きくなるように設定されている。

第２配線３２は、コンデンサ７０の第２電極７２およびスイッチング素子８０が実装される配線である。コンデンサ７０の第２電極７２は、導電性接合材によって第２配線３２に接合されている。またスイッチング素子８０のスイッチング素子裏面８０ｒ（図４参照）は、導電性接合材によって第２配線３２に接合されている。これにより、コンデンサ７０の第２電極７２およびスイッチング素子８０のドレイン電極８１（図４参照）の双方と、第２配線３２とが電気的に接続されている。

第２配線３２は、基板主面２０ｓのうち基板側面２２かつ基板側面２３の近くに形成されている。第２配線３２は、第２側壁１０１Ｂおよび第３側壁１０１Ｃの双方と隣り合う位置に形成されている。

ｚ方向から視た第２配線３２の形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる略矩形状である。第２配線３２は、ｙ方向に延びているともいえる。第２配線３２は、ｙ方向においてスイッチング素子８０よりも第１側壁１０１Ａに向けて延びる延長配線３２ａを有している。延長配線３２ａは、多層基板２０のｙ方向の中央よりも第１側壁１０１Ａの近くに配置されている。ｘ方向から視て、第２配線３２は、第１配線３１、第３配線３３、および第５配線３５と重なるようにｙ方向に延びている。本実施形態では、ｘ方向から視て、第２配線３２は、第１配線３１の全体、第３配線３３の全体、および第５配線３５のｙ方向の一部と重なるようにｙ方向に延びている。

第２配線３２の幅寸法（第２配線３２のｘ方向の寸法）は、スイッチング素子８０のｘ方向の寸法と概ね等しい。より詳細には、スイッチング素子８０の第２配線３２への実装位置のばらつきを考慮して、第２配線３２の幅寸法は、スイッチング素子８０のｘ方向の寸法よりも僅かに大きくなるように設定されている。

第３配線３３は、発光素子９０が実装される配線である。発光素子９０の発光素子裏面９０ｒ（図４参照）は、導電性接合材によって第３配線３３に接合されている。これにより、発光素子９０のカソード電極９２（図４参照）と第３配線３３とが電気的に接続されている。また、発光素子９０のアノード電極９１は、ワイヤＷによってスイッチング素子８０のソース電極８２に接続されている。これにより、アノード電極９１とソース電極８２とが電気的に接続されている。なお、ワイヤＷは、導電材料からなるボンディングワイヤである。導電材料としては、Ｃｕ、Ａｌ、Ａｕ等が適宜選択される。

第３配線３３は、基板主面２０ｓのｙ方向の中央かつｘ方向において基板側面２４の近くに形成されている。第３配線３３は、第４側壁１０１Ｄと隣り合う位置に配置されている。第３配線３３は、ｘ方向において第２配線３２から離間して配置されている。ｙ方向において、第３配線３３は、スイッチング素子８０と揃った位置に配置されているともいえる。第３配線３３は、ｙ方向において第１配線３１から離間して配置されている。ｙ方向から視て、第３配線３３は、第１配線３１と重なる部分を有している。

ｚ方向から視た第３配線３３の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる略矩形状である。第３配線３３は、ｘ方向に延びているともいえる。第３配線３３は、ｙ方向において発光素子９０よりも第４側壁１０１Ｄに向けて延びる延長配線３３ａを有している。換言すると、発光素子９０は、第３配線３３のｘ方向の両端部のうち第２配線３２に近い方の端部に配置されている。第３配線３３のｘ方向の寸法は、発光素子９０のｘ方向の寸法よりも大きい。ｘ方向において、延長配線３３ａは、コンデンサ７０の第１電極７１よりも第４側壁１０１Ｄの近くまで延びている。延長配線３３ａは、その先端が第１配線３１の延長配線３１ａの先端とｘ方向において互いに揃った位置となるように形成されている。

第３配線３３の幅寸法（第３配線３３のｙ方向の寸法）は、発光素子９０のｙ方向の寸法と概ね等しい。より詳細には、発光素子９０の第３配線３３への実装位置のばらつきを考慮して、第３配線３３の幅寸法は、発光素子９０のｙ方向の寸法よりも僅かに大きくなるように設定されている。

第４配線３４は、スイッチング素子８０のゲート電極８３と電気的に接続される配線である。スイッチング素子８０のゲート電極８３は、ワイヤＷによって第４配線３４に接続されている。これにより、ゲート電極８３と第４配線３４とが電気的に接続されている。

第４配線３４は、基板主面２０ｓのうち基板側面２１かつ基板側面２３の近くに形成されている。第４配線３４は、第１側壁１０１Ａおよび第３側壁１０１Ｃの双方と隣り合う位置に形成されている。第４配線３４は、ｘ方向において第２配線３２と揃った状態でｙ方向において第４配線３４から離間して配列されている。第４配線３４は、ｙ方向において第２配線３２と第１側壁１０１Ａとの間に配置されているともいえる。ｚ方向から視た第４配線３４の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる略矩形状である。第４配線３４のｘ方向の寸法は、第２配線３２のうちスイッチング素子８０が実装されている部分の幅寸法（ｘ方向の寸法）と等しい。

第５配線３５は、グランドに接続される配線である。スイッチング素子８０のソース電極８２は、ワイヤＷによって第５配線３５に接続されている。これにより、ソース電極８２と第５配線３５とが電気的に接続されている。

第５配線３５は、基板主面２０ｓのうち基板側面２１かつ基板側面２４の近くに形成されている。第５配線３５は、第１側壁１０１Ａおよび第４側壁１０１Ｄの双方と隣り合う位置に配置されている。第５配線３５は、ｘ方向において第３配線３３と揃った状態でｙ方向において第３配線３３から離間して配置されている。ｙ方向から視て、第５配線３５は、第１配線３１および第３配線３３の双方と重なる位置に配置されている。ｘ方向から視て、第５配線３５は、第４配線３４と重なる位置に配置されている。

ｚ方向から視た第５配線３５の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる略矩形状である。第５配線３５は、ｘ方向に延びているともいえる。第５配線３５のｘ方向の寸法は、第３配線３３のｘ方向の寸法と等しい。第５配線３５の幅寸法（第５配線３５のｙ方向の寸法）は、第３配線３３の幅寸法よりも大きい。

多層基板２０の基板主面２０ｓにおいては、第１導電層３０と、発光素子９０、スイッチング素子８０、およびコンデンサ７０とによって、発光素子９０、スイッチング素子８０、およびコンデンサ７０を流れる電流の第１電流経路が形成される。第１電流経路は、たとえば、コンデンサ７０の第１電極７１、第２電極７２、スイッチング素子８０のドレイン電極８１、ソース電極８２、ワイヤＷ、発光素子９０のアノード電極９１、カソード電極９２の順に電流が流れる経路である。

図５に示すように、第２導電層４０は、多層基板２０内に形成された内層パターンである。本実施形態では、第２導電層４０は、「第２配線パターン」に対応している。つまり、両導電層３０，４０によって、発光素子９０、スイッチング素子８０、およびコンデンサ７０は互いに電気的に接続されている。

第２導電層４０は、第１基材２０Ａの基材裏面２０Ａｒ（図４参照）に形成されている。つまり、第２導電層４０は、多層基板２０において第１導電層３０に対して基板裏面２０ｒの側に形成されているともいえる。ｚ方向から視て、第２導電層４０は、第１導電層３０（図３参照）と重なる位置に設けられている。つまり、第２導電層４０は、ｚ方向から視て、第１電流経路と重なるように形成されている。また、第２導電層４０は、第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている。

第２導電層４０は、第１配線４１、第２配線４２、第３配線４３、および第４配線４４を有している。第１～第４配線４１～４４は、互いに離間して配置されている。本実施形態では、第１配線４１は、「裏面側配線」に対応している。

図３および図５に示すように、第１配線４１は、第１電流経路に流れる電流の向きとは反対方向に流れる電流の第２電流経路を構成する配線である。また、第１配線４１は、第１電流経路と接続される配線である。

第１配線４１は、ｚ方向から視て、コンデンサ７０の第１電極７１および第２電極７２の双方と重なる位置に形成された第１配線部４１ａと、ｚ方向から視て、発光素子９０およびスイッチング素子８０の双方と重なる位置に形成された第２配線部４１ｂと、ｙ方向において第１配線部４１ａと第２配線部４１ｂとを繋ぐ第３配線部４１ｃと、を有している。

第１配線部４１ａは、ｘ方向に延びている。ｚ方向から視て、第１配線部４１ａは、第１導電層３０の第１配線３１と、第２配線３２のうちｘ方向から視て第１配線３１と重なる部分との双方と重なるように形成されている。第１配線部４１ａの幅寸法（第１配線部４１ａのｙ方向の寸法）は、第１導電層３０の第１配線３１のｙ方向の寸法と等しい。このため、第１配線部４１ａの幅寸法は、コンデンサ７０のｙ方向の寸法と等しい。より詳細には、コンデンサ７０の実装位置のずれを考慮して第１配線部４１ａの幅寸法がコンデンサ７０のｙ方向の寸法よりも僅かに大きい。第１配線部４１ａの幅寸法とコンデンサ７０のｙ方向の寸法との差がたとえば第１配線部４１ａの幅寸法の１０％以内であれば、第１配線部４１ａの幅寸法がコンデンサ７０のｙ方向の寸法と等しいといえる。

ｚ方向から視て、第１配線部４１ａのｘ方向の両端部は、コンデンサ７０からはみ出している。つまり、第１配線部４１ａのｘ方向の長さは、コンデンサ７０のｘ方向の長さよりも長い。

第２配線部４１ｂは、ｘ方向に延びている。第２配線部４１ｂは、ｙ方向において第１配線部４１ａから離間して配置されている。第２配線部４１ｂの幅寸法（第２配線部４１ｂのｙ方向の寸法）は、第１導電層３０の第３配線３３の幅寸法（第３配線３３のｙ方向の寸法）と等しい。このため、第２配線部４１ｂの幅寸法は、発光素子９０のｙ方向の寸法と等しい。より詳細には、発光素子９０の実装位置のずれを考慮して第２配線部４１ｂの幅寸法が発光素子９０のｙ方向の寸法よりも僅かに大きい。第２配線部４１ｂの幅寸法と発光素子９０のｙ方向の寸法との差がたとえば第２配線部４１ｂの幅寸法の１０％以内であれば、第２配線部４１ｂの幅寸法が発光素子９０のｙ方向の寸法と等しいといえる。

本実施形態では、第１配線部４１ａと第２配線部４１ｂとのｙ方向の間の距離は、０．１ｍｍよりも大きく０．１５ｍｍよりも小さい。つまり、第１配線部４１ａと第２配線部４１ｂとのｙ方向の間の距離は、第１配線部４１ａと第２配線部４１ｂとのｙ方向の間の距離は、コンデンサ７０とスイッチング素子８０とのｙ方向の間の距離、および、コンデンサ７０と発光素子９０とのｙ方向の間の距離の双方よりも小さい。本実施形態では、発光素子９０のｙ方向の寸法がコンデンサ７０のｙ方向の寸法よりも小さいため、第２配線部４１ｂの幅寸法は、第１配線部４１ａの幅寸法よりも小さい。なお、第１配線部４１ａの幅寸法はコンデンサ７０のｙ方向の寸法に応じて設定され、第２配線部４１ｂの幅寸法は発光素子９０のｙ方向の寸法に応じて設定されるため、発光素子９０のｙ方向の寸法がコンデンサ７０のｙ方向の寸法よりも大きくなる場合、第２配線部４１ｂの幅寸法は第１配線部４１ａの幅寸法よりも大きくなる。

なお、第１配線部４１ａと第２配線部４１ｂとのｙ方向の間の距離は任意に変更可能である。一例では、第１配線部４１ａと第２配線部４１ｂとのｙ方向の間の距離は、０．１５ｍｍよりも大きくてもよい。つまり、第１配線部４１ａと第２配線部４１ｂとのｙ方向の間の距離は、コンデンサ７０とスイッチング素子８０とのｙ方向の間の距離、および、コンデンサ７０と発光素子９０とのｙ方向の間の距離の双方よりも大きくてもよい。

第２配線部４１ｂのｘ方向の寸法は、第１配線部４１ａのｘ方向の寸法と等しい。第２配線部４１ｂの先端と第１配線４１の先端とは、ｘ方向において互いに揃った位置となるように形成されている。

第３配線部４１ｃは、第１配線部４１ａと第２配線部４１ｂとのｙ方向の間に配置されている。ｙ方向から視て、第３配線部４１ｃは、第１配線部４１ａのｘ方向の両端部のうち基板側面２３に近い方の端部および第２配線部４１ｂのｘ方向の両端部のうち基板側面２３に近い方の端部の双方と重なる位置に配置されている。

図３および図５に示すように、ｚ方向から視て、第２配線４２は、第１導電層３０の第２配線３２における延長配線３２ａと重なる位置に配置されている。つまり、ｚ方向から視て、第３配線４３は、スイッチング素子８０よりも第１側壁１０１Ａ（基板側面２１）の近くに配置されている。一方、第３配線４３は、第４配線４４よりも基板側面２３の近くに配置されている。第２配線４２は、ｙ方向から視て、第１配線４１のｘ方向の両端部のうち基板側面２３に近い方の端部と重なる位置に配置されている。

ｚ方向から視て、第３配線４３は、第１導電層３０の第４配線３４と重なる位置に配置されている。ｚ方向から視た第３配線４３の形状およびサイズは、ｚ方向から視た第４配線３４の形状およびサイズと同じである。ｙ方向から視て、第３配線４３は、第２配線４２と重なる位置に配置されている。

ｚ方向から視て、第４配線４４は、第１導電層３０の第５配線３５と重なる位置に配置されている。ｚ方向から視た第４配線４４の形状およびサイズは、ｚ方向から視た第５配線３５の形状およびサイズと同じである。ｘ方向から視て、第４配線４４は、第２配線４２および第３配線４３の双方と重なる位置に配置されている。

図６に示すように、第３導電層５０および第４導電層６０の双方は、第３基材２０Ｃに形成された配線パターンである。第３基材２０Ｃは、ｚ方向において互いに反対側を向く基材主面２０Ｃｓおよび基材裏面２０Ｃｒ（図４参照）を有している。基材裏面２０Ｃｒは、多層基板２０の基板裏面２０ｒを構成している。ここで、基材裏面２０Ｃｒ（基板裏面２０ｒ）は「基板の裏面」に対応している。

図４に示すように、第３導電層５０は、第３基材２０Ｃの基材主面２０Ｃｓに形成されている。第４導電層６０は、第３基材２０Ｃの基材裏面２０Ｃｒに形成されている。第３導電層５０は、多層基板２０内に形成された内層パターンであるともいえる。

図６に示すように、第３導電層５０は、第１配線５１、第２配線５２、第３配線５３、および第４配線５４を有している。第１配線５１～第４配線５４は、互いに離間して配置されている。

図５および図６に示すように、ｚ方向から視て、第１配線５１は、第２導電層４０の第１配線４１と重なる位置であって、第２配線４２、第３配線４３、および第４配線４４と重ならない位置に配置されている。またｚ方向から視て、第１配線５１は、第１配線４１の第３配線部４１ｃと重ならない位置に配置されている。第１配線５１は、基材主面２０Ｃｓのうち基板側面２２かつ基板側面２４の近くに配置されている。ｚ方向から視て、第１配線５１は、発光素子９０（図３参照）よりも基板側面２４の近くに配置されている。ｚ方向から視て、第１配線５１は、コンデンサ７０の第１電極７１（図３参照）と重なる位置に配置されている。

ｚ方向から視た第１配線５１の形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる略矩形状である。第１配線５１のｘ方向の両端部のうち基板側面２３に近い方の端部は、ｚ方向から視て、コンデンサ７０の第１電極７１よりも基板側面２３の近くに位置している。

ｚ方向から視て、第２配線５２は、第２導電層４０の第１配線４１および第２配線４２と重なる位置であって、第３配線４３および第４配線４４と重ならない位置に配置されている。第２配線５２は、基材主面２０Ｃｓのうち基板側面２２かつ基板側面２３の近くに配置されている。ｚ方向から視て、第２配線５２は、コンデンサ７０の第２電極７２、スイッチング素子８０、および発光素子９０（ともに図３参照）と重なる位置に配置されている。一方、ｚ方向から視て、第２配線５２は、コンデンサ７０の第１電極７１と重ならない位置に配置されている。

ｚ方向から視た第２配線５２の形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となり、窪み部５２ａを有する略矩形状である。窪み部５２ａは、第２配線５２のｘ方向の両端部のうち基板側面２１に近い方の端部に設けられ、基板側面２４から基板側面２３に向けて窪んでいる。

図５および図６に示すように、ｚ方向から視て、第３配線５３は、第２導電層４０の第３配線４３と重なる位置に配置されている。ｚ方向から視た第３配線５３の形状は、ｚ方向から視た第３配線４３の形状と同じである。

図５および図６に示すように、ｚ方向から視て、第４配線５４は、第２導電層４０の第４配線４４と重なる位置に配置されている。ｚ方向から視た第４配線５４の形状は、ｚ方向から視た第４配線４４の形状と同じである。ｘ方向から視て、第４配線５４の一部は、第２配線５２の窪み部５２ａに入り込んでいる。

図７に示すように、第４導電層６０は、第１配線６１、第２配線６２、第３配線６３、および第４配線６４を有している。図６および図７に示すように、ｚ方向から視て、第１配線６１は、第３導電層５０の第１配線５１と重なる位置に配置されており、第１配線５１の形状と同じ形状を有している。ｚ方向から視て、第２配線６２は、第３導電層５０の第２配線５２と重なる位置に配置されており、第２配線５２の形状と同じ形状を有している。ｚ方向から視て、第３配線６３は、第３導電層５０の第３配線５３と重なる位置に配置されており、第３配線５３の形状と同じ形状を有している。ｚ方向から視て、第４配線６４は、第３導電層５０の第４配線５４と重なる位置に配置されており、第４配線５４の形状と同じ形状を有している。第４導電層６０の各配線６１～６４は、多層基板２０の外部に露出しており、外部と接続する複数の外部端子として構成されている。このように、半導体発光装置１０は、表面実装型のパッケージ構造となる。

図３～図７に示すように、多層基板２０は、１つの基材または複数の基材をその厚さ方向に貫通する貫通配線を有している。本実施形態では、第１貫通配線２５Ｓ，２５Ｒ、第２貫通配線２６、第３貫通配線２７Ｓ，２７Ｒ、第４貫通配線２８、および第５貫通配線２９を有している。第１貫通配線２５Ｓおよび第３貫通配線２７Ｓの双方は、第１基材２０Ａをｚ方向に貫通する配線である。第１貫通配線２５Ｓおよび第３貫通配線２７Ｓは、たとえば、第１基材２０Ａをｚ方向に貫通する貫通孔に導電体を埋め込むことによって形成されたビアからなる。第１貫通配線２５Ｒおよび第３貫通配線２７Ｒの双方は、第３基材２０Ｃをｚ方向に貫通するたとえば貫通孔に導電体を埋め込むことによって形成されたビアからなる。各貫通配線２６，２８，２９は、たとえば第１～第３基材２０Ａ～２０Ｃを貫通する配線である。各貫通配線２６，２８，２９は、たとえば、第１基材２０Ａをｚ方向に貫通する貫通孔に導電体を埋め込むことによって形成されたビアからなる。各貫通配線２５Ｓ，２５Ｒ，２６，２７Ｓ，２７Ｒ，２８，２９は、Ｃｕ、Ａｌ等の導電材料からなる。なお、各貫通配線２５Ｓ，２５Ｒ，２６，２７Ｓ，２７Ｒ，２８，２９は、スルーホールによって形成されていてもよい。

図３および図５に示すように、第１貫通配線２５Ｓおよび第３貫通配線２７Ｓの双方は、第１導電層３０の第１配線３１および第３配線３３と第２導電層４０の第１配線４１とを接続する配線である。つまり、第１配線３１および第３配線３３と第１配線４１とは、第１貫通配線２５Ｓおよび第３貫通配線２７Ｓによって電気的に接続されている。換言すると、第１貫通配線２５Ｓおよび第３貫通配線２７Ｓを介して第１電流経路と第２電流経路とが電気的に接続されている。

図３および図５に示すように、第１貫通配線２５Ｓは、第１配線３１と第１配線４１の第１配線部４１ａとを接続する配線である。図３に示すように、ｚ方向から視て、第１貫通配線２５Ｓは、第１配線３１の延長配線３１ａと重なる位置に配置されている。つまり、ｚ方向から視て、第１貫通配線２５Ｓは、コンデンサ７０の第１電極７１よりも第４側壁１０１Ｄの近くに配置されている。図５に示すように、ｚ方向から視て、第１貫通配線２５Ｓは、第１配線４１の第１配線部４１ａの先端部と重なる位置に配置されている。第１貫通配線２５Ｓは、複数（本実施形態では２個）設けられている。２個の第１貫通配線２５Ｓは、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。

図３および図５に示すように、第３貫通配線２７Ｓは、第３配線３３と第１配線４１の第２配線部４１ｂとを接続する配線である。図３に示すように、ｚ方向から視て、第３貫通配線２７Ｓは、第３配線３３の延長配線３３ａと重なる位置に配置されている。つまり、ｚ方向から視て、第３貫通配線２７Ｓは、発光素子９０よりも第４側壁１０１Ｄの近くに配置されている。図５に示すように、ｚ方向から視て、第３貫通配線２７Ｓは、第１配線４１の第２配線部４１ｂの先端部と重なる位置に配置されている。第３貫通配線２７Ｓは、複数（本実施形態では３個）設けられている。３個の第３貫通配線２７Ｓは、ｘ方向において互いに離間して配列されている。

図６および図７に示すように、第１貫通配線２５Ｒおよび第３貫通配線２７Ｒの双方は、第３導電層５０の第１配線５１および第４導電層６０の第１配線６１を接続する配線である。つまり、第１配線５１と第１配線６１とは、第１貫通配線２５Ｒおよび第３貫通配線２７Ｒによって電気的に接続されている。

本実施形態では、第１貫通配線２５Ｒの配置位置および形状は、第１貫通配線２５Ｓと同様である。第３貫通配線２７Ｒの配置位置および形状は、第３貫通配線２７Ｒと同様である。なお、第１貫通配線２５Ｒおよび第３貫通配線２７Ｒの双方の配置位置、形状、および個数は、ｚ方向から視て、第１配線５１と第１配線６１との双方と重なる位置にあれば、任意に変更可能である。一例では、第１貫通配線２５Ｒの配置位置、形状、および個数の少なくとも１つは、第１貫通配線２５Ｓと異なっていてもよい。第３貫通配線２７Ｒの配置位置、形状、および個数の少なくとも１つは、第３貫通配線２７Ｓと異なっていてもよい。

図３～図７に示すように、第２貫通配線２６は、第１導電層３０の第２配線３２、第２導電層４０の第２配線４２、第３導電層５０の第２配線５２、および第４導電層６０の第２配線６２を接続する配線である。ｚ方向から視て、第２貫通配線２６は、第２配線３２の延長配線３２ａと重なる位置に配置されている。つまり、ｚ方向から視て、第２貫通配線２６は、スイッチング素子８０よりも基板側面２１の近くに配置されている。

図３～図７に示すように、第４貫通配線２８は、第１導電層３０の第４配線３４、第２導電層４０の第３配線４３、第３導電層５０の第３配線５３、および第４導電層６０の第３配線６３を接続する配線である。

図３～図７に示すように、第５貫通配線２９は、第１導電層３０の第５配線３５、第２導電層４０の第４配線４４、第３導電層５０の第４配線５４、および第４導電層６０の第４配線６４を接続する配線である。第５貫通配線２９は、複数（本実施形態では１０個）設けられている。複数の第５貫通配線２９においては、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列された５個の第５貫通配線２９の列が、ｙ方向において互いに離間して２列設けられている。

第２貫通配線２６を介して第１導電層３０の第２配線３２と第４導電層６０の第２配線６２とが接続されているため、第２配線６２は、外部電極に接続するための電源端子を構成している。

第４貫通配線２８を介して第１導電層３０の第４配線３４と第４導電層６０の第３配線６３とが接続されており、スイッチング素子８０のゲート電極８３がワイヤＷを介して第４配線３４に接続されているため、第３配線６３は、スイッチング素子８０を制御するための制御端子を構成している。

第５貫通配線２９を介して第１導電層３０の第５配線３５と第４導電層６０の第４配線６４とが接続されているため、第４配線６４は、グランド端子を構成している。スイッチング素子８０のソース電極８２がワイヤＷによって第５配線３５に接続されているため、第４配線６４は、スイッチング素子８０のソース電極８２と接続するソース端子であるともいえる。

このような構成の半導体発光装置１０の回路構成について、図８を用いて説明する。図８は、半導体発光装置１０を備えたレーザシステムＬＳの一例を示している。このようなレーザシステムＬＳの一例は、ＬＩＤＡＲである。

図８に示すように、半導体発光装置１０は、直流電源である外部電源ＶＳに接続されている。外部電源ＶＳのプラス端子はスイッチング素子８０のドレイン電極８１およびコンデンサ７０の第２電極７２に電気的に接続され、マイナス端子はスイッチング素子８０のソース電極８２に接続されている。つまり、外部電源ＶＳのプラス端子は、電源端子となる第２配線６２に電気的に接続されている。外部電源ＶＳのマイナス端子は、グランド端子となる第４配線６４に電気的に接続されている。

ソース電極８２は、発光素子９０のアノード電極９１と電気的に接続されている。発光素子９０のカソード電極９２は、コンデンサ７０の第１電極７１に電気的に接続されている。

スイッチング素子８０のゲート電極８３には、ゲートドライバ回路ＧＤが電気的に接続されている。ゲートドライバ回路ＧＤは、スイッチング素子８０のゲート電極８３にゲート電圧を印加することによってスイッチング素子８０のオンオフを制御する回路である。

発光素子９０には、保護ダイオードＤＰが逆並列に接続されている。つまり、発光素子９０のアノード電極９１には保護ダイオードＤＰのカソード電極が接続され、発光素子９０のカソード電極９２には保護ダイオードＤＰのアノード電極が接続されている。保護ダイオードＤＰは、半導体発光装置１０の外部に設けられた保護素子である。

半導体発光装置１０においては、ゲートドライバ回路ＧＤによってスイッチング素子８０がオフ状態にされると、外部電源ＶＳによってコンデンサ７０が蓄電される。そしてゲートドライバ回路ＧＤによってスイッチング素子８０がオン状態にされると、コンデンサ７０が放電することによってスイッチング素子８０に電流が流れる。これにより、発光素子９０はレーザ光を出射する。

（作用）
本実施形態の半導体発光装置１０の作用について説明する。なお、図９では、便宜上、第２導電層４０の第１配線４１を破線で示している。また第１配線４１を見えやすくするため、第１配線４１の実際の幅寸法よりも若干大きくして第１導電層３０と重ならないように示している。また、図９において、電流の流れる向きを示す実線の矢印は第１電流経路を示し、破線の矢印は第２電流経路を示している。

図９に示すように、スイッチング素子８０がオンしたとき、コンデンサ７０の第１電極７１、第２電極７２、第１導電層３０の第２配線３２、スイッチング素子８０のドレイン電極８１（図４参照）、ソース電極８２、ワイヤＷ、発光素子９０のアノード電極９１、カソード電極９２（図４参照）、および第３配線３３の順に電流が流れる第１電流経路が形成される。そして、電流は、第３貫通配線２７Ｓ、第２導電層４０の第１配線４１の第２配線部４１ｂ、第３配線部４１ｃ、および第１配線部４１ａの順に流れる。つまり、第１基材２０Ａの基材主面２０Ａｓ側において第１電流経路に沿って電流が流れるとき、第１基材２０Ａの基材裏面２０Ａｒ側では、第１電流経路とは反対方向に電流が流れる。換言すると、第２電流経路に電流が流れる。このため、第１電流経路に沿って流れる電流に起因する磁束と、第２電流経路に流れる電流に起因する磁束とが打ち消し合う。これにより、コンデンサ７０、スイッチング素子８０、および発光素子９０を流れる電流のループにおけるインダクタンスが低減される。

図１０のグラフは、実験例１における発光素子が発光するときに流れる電流の推移と、実験例２における発光素子が発光するときに流れる電流の推移とを示している。実線のグラフは実験例１に対応し、破線のグラフは実験例２に対応している。実験例１としては、本実施形態の半導体発光装置１０の構成であり、実験例２としては、多層基板２０の基板主面２０ｓにおいてコンデンサ７０、スイッチング素子８０、および発光素子９０を流れる電流のループが形成される半導体発光装置の構成である。

実験例１では、基板主面２０ｓ側の第１電流経路における電流の流れと、基材裏面２０Ａｒの第２電流経路における電流の流れとが互いに反対方向となるため、コンデンサ７０、スイッチング素子８０、および発光素子９０を流れる電流のループが第１電流経路と第２電流経路と第１貫通配線２５Ｓと第３貫通配線２７Ｓとの合計となる。

実験例２では、基板主面２０ｓにおいて上記の電流のループが形成されるため、このループは、第１電流経路に、発光素子９０とコンデンサ７０の第１電極７１との間の距離との合計に概ね等しくなる。

このように、実験例１における上記ループの長さは、実験例２における上記ループの長さよりも長くなる。
しかし、図１０に示すように、実験例１において発光素子９０に電流が供給されてから発光素子９０に供給される電流の大きさが閾値ＴＸに達するまでの時間は、実験例２において発光素子９０に電流が供給されてから発光素子９０に供給される電流の大きさが閾値ＴＸに達するまでの時間よりも短くなる。つまり、半導体発光装置におけるインダクタンスの低減には、コンデンサ７０、スイッチング素子８０、および発光素子９０を流れる電流のループの長さを短くするよりも、ループにおいて発生する磁束を低減することのほうが効果が高いことが分かる。

この結果から半導体発光装置１０がＬＩＤＡＲに適用された場合に、ＬＩＤＡＲの出力波形の立ち上がり速度が速くなり、出力波形を矩形波に近づけることができる。したがって、ＬＩＤＡＲによる対象物までの距離の測定精度を向上させることができる。

（効果）
本実施形態の半導体発光装置１０によれば、以下の効果が得られる。
（１－１）半導体発光装置１０は、基板主面２０ｓと、基板主面２０ｓとは反対側を向く基板裏面２０ｒと、基板主面２０ｓに形成された第１導電層３０と、第１導電層３０に対して基板裏面２０ｒの側に形成された第２導電層４０と、を有する多層基板２０と、第１導電層３０によって互いに電気的に接続された発光素子９０、スイッチング素子８０、およびコンデンサ７０と、を備えている。ｚ方向から視て、コンデンサ７０およびスイッチング素子８０はｙ方向に配列されており、スイッチング素子８０および発光素子９０はｘ方向に配列されている。第１配線４１は、ｚ方向から視て、基板主面２０ｓにおける発光素子９０、スイッチング素子８０、およびコンデンサ７０を流れる電流の第１電流経路に対して、ｚ方向から視て第１電流経路と重なり、第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている。

この構成によれば、第１電流経路を流れる電流によって発生する磁束と、第２電流経路を流れる電流によって発生する磁束とが互いに打ち消し合うため、コンデンサ７０、スイッチング素子８０、および発光素子９０を流れる電流のループに起因するインダクタンスを低減できる。

（１－２）ｚ方向から視て、第２導電層４０の第１配線４１の第１配線部４１ａは、コンデンサ７０の全体と重なるように形成されており、第２配線部４１ｂは、スイッチング素子８０および発光素子９０の双方の全体と重なるように形成されている。

この構成によれば、ｚ方向から視て、コンデンサ７０の一部が第１配線部４１ａからずれて配置される構成と、スイッチング素子８０および発光素子９０の双方の一部が第２配線部４１ｂからずれて配置される構成との少なくとも一方と比較して、第１電流経路を流れる電流によって発生する磁束と、第１電流経路とは反対方向に流れる電流の第２電流経路を流れる電流によって発生する磁束とがｚ方向において対向する領域が増加する。このため、第１電流経路を流れる電流によって発生する磁束と、第２電流経路を流れる電流によって発生する磁束とが互いに打ち消し合う効果を高めることができる。したがって、コンデンサ７０、スイッチング素子８０、および発光素子９０を流れる電流のループに起因するインダクタンスを一層低減できる。

（１－３）ｚ方向から視て、第２導電層４０の第１配線４１の第２配線部４１ｂのｙ方向の寸法は、第１導電層３０の第３配線３３のｙ方向の寸法と等しく、第１配線４１の第１配線部４１ａのｙ方向の寸法は、コンデンサ７０のｙ方向の寸法と等しい。

この構成によれば、たとえば第２配線部４１ｂのｙ方向の寸法が第３配線３３のｙ方向の寸法と異なる構成と、第１配線部４１ａのｙ方向の寸法がコンデンサ７０のｙ方向の寸法と異なる構成との少なくとも一方と比較して、第１電流経路を流れる電流によって発生する磁束と、第１電流経路とは反対方向に流れる電流の第２電流経路を流れる電流によって発生する磁束とがｚ方向において重ならない領域が減少する。このため、第１電流経路を流れる電流によって発生する磁束と、第２電流経路を流れる電流によって発生する磁束とのうち互いに打ち消し合わない磁束を低減できる。したがって、コンデンサ７０、スイッチング素子８０、および発光素子９０を流れる電流のループに起因するインダクタンスを一層低減できる。

（１－４）多層基板２０は、第１～第３基材２０Ａ～２０Ｃと、第１～第４導電層３０，４０，５０，６０とを有している。多層基板２０の基板主面２０ｓを構成する第１基材２０Ａは、基板主面２０ｓを構成する基材主面２０Ａｓと、基材主面２０Ａｓとは反対側を向く基材裏面２０Ａｒと、を有している。配線パターンを構成する第２導電層４０の第１配線４１は、基材裏面２０Ａｒに形成されている。

この構成によれば、ｚ方向において、第１電流経路を流れる電流と第１電流経路とは反対方向に流れる電流の第２電流経路を流れる電流とを近づけることができる。これにより、第１電流経路を流れる電流によって発生する磁束と、第２電流経路を流れる電流によって発生する磁束とが互いに打ち消し合う効果を高めることができる。したがって、コンデンサ７０、スイッチング素子８０、および発光素子９０を流れる電流のループに起因するインダクタンスを一層低減できる。

（１－５）半導体発光装置１０は、コンデンサ７０、スイッチング素子８０、および発光素子９０を囲う側壁１０１と、側壁１０１上に設けられ、ｚ方向から視て発光素子９０と重なる位置に配置された透光板１０２と、を有するケース１００を備えている。発光素子９０は、ｚ方向において多層基板２０から離れるにつれて広がるように光を放射する。ｚ方向から視て、透光板１０２と多層基板２０との間の発光領域が側壁１０１よりも内方に形成されるように、発光素子９０が多層基板２０に実装されている。

この構成によれば、発光素子９０から透光板１０２に向けて出射する光が側壁１０１に干渉しないため、発光素子９０から透光板１０２に向けて出射する光の全てが透光板１０２を通過する。したがって、ｚ方向から視て、発光素子９０の発光領域が狭くなることを抑制できる。

（１－６）スイッチング素子８０および発光素子９０は、ｙ方向において互いに離間して配列されている。発光素子９０は、スイッチング素子８０に対して多層基板２０のｘ方向の中央寄りに配置されている。

この構成によれば、発光素子９０から透光板１０２に向けて出射する光が側壁１０１により確実に干渉しなくなる。したがって、ｚ方向から視て、発光素子９０の発光領域が狭くなることを抑制できる。

（１－７）コンデンサ７０のｘ方向の寸法は、スイッチング素子８０のｘ方向の寸法と発光素子９０のｘ方向の寸法との合計よりも大きい。スイッチング素子８０および発光素子９０は、ｙ方向において互いに離間して配列されており、コンデンサ７０に対してｘ方向において離間して配列されている。

この構成によれば、ｙ方向において、コンデンサ７０、スイッチング素子８０、および発光素子９０が一列に並べて配置された構成と比較して、多層基板２０の小型化を図ることができる。

［第２実施形態］
図１１および図１２を参照して、第２実施形態の半導体発光装置１０について説明する。本実施形態の半導体発光装置１０は、第１実施形態の半導体発光装置１０と比較して、スイッチング素子８０および発光素子９０の配置位置と、多層基板２０の複数の導電層の形状とが異なる。以降の説明においては、第１実施形態の半導体発光装置１０と共通する構成要素には共通の符号を付し、その説明を省略する場合がある。また、多層基板２０の複数の導電層を第１導電層３０Ａ、第２導電層４０Ａ、第３導電層５０、および第４導電層６０として説明する。

図１１に示すように、コンデンサ７０、スイッチング素子８０、および発光素子９０は、ｙ方向に配列されている。ここで、本実施形態においてもｙ方向が「第１方向」に対応している。

コンデンサ７０、スイッチング素子８０、および発光素子９０は、ｙ方向から視て、少なくとも一部が互いに重なる位置に配置されている。つまり、コンデンサ７０、スイッチング素子８０、および発光素子９０が、ｙ方向から視て、少なくとも一部が互いに重なる位置に配置されていれば、コンデンサ７０、スイッチング素子８０、および発光素子９０がｙ方向に配列されているといえる。本実施形態では、ｙ方向から視て、発光素子９０の一部およびスイッチング素子８０の一部はそれぞれ、コンデンサ７０からｘ方向にはみ出している。ｙ方向から視て、スイッチング素子８０は、その全体が発光素子９０と重なる位置に配置されている。

なお、ｙ方向から視て、スイッチング素子８０は、その一部が発光素子９０からはみ出すように配置されていてもよい。つまり、スイッチング素子８０と発光素子９０との双方が、ｙ方向から視て、少なくとも一部が互いに重なる位置に配置されていればよい。

コンデンサ７０は、第１実施形態と同様に配置されている。すなわち、ｚ方向から視て、コンデンサ７０は、その長手方向がｘ方向に沿い、その短手方向がｙ方向に沿うように配置されている。コンデンサ７０の第１電極７１および第２電極７２は、ｘ方向において互いに離間して配列されている。本実施形態では、コンデンサ７０の第１電極７１が第３側壁１０１Ｃとｘ方向に隣り合い、第２電極７２が第４側壁１０１Ｄとｘ方向に隣り合うように配置されている。

発光素子９０は、ｙ方向において、スイッチング素子８０よりもコンデンサ７０の近くに配置されている。つまり、発光素子９０は、コンデンサ７０とスイッチング素子８０とのｙ方向の間に配置されている。ｙ方向から視て、発光素子９０は、コンデンサ７０の第１電極７１と重なる位置に配置されている。

ｚ方向から視て、発光素子９０は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となるように配置されている。発光素子９０の発光素子主面９０ｓに形成されたアノード電極９１は、発光素子主面９０ｓのｘ方向の両端部のうち第３側壁１０１Ｃに近い方の端部に設けられている。本実施形態では、アノード電極９１は、コンデンサ７０の第１電極７１よりも第３側壁１０１Ｃの近くに配置されている。

スイッチング素子８０は、ｘ方向において発光素子９０に対して第３側壁１０１Ｃ寄りに配置されている。より詳細には、スイッチング素子８０は、そのｘ方向の中心が発光素子９０のｘ方向の中心よりも第３側壁１０１Ｃの近くとなるように配置されている。本実施形態では、スイッチング素子８０のｘ方向の両端部のうち第３側壁１０１Ｃに近い方の端部と、発光素子９０のｘ方向の両端部のうち第３側壁１０１Ｃに近い方の端部とが、互いに揃った位置に配置されている。

図１１および図１２に示すように、本実施形態の多層基板２０は、第１実施形態の多層基板２０と比較して、第１導電層および第２導電層の構成が異なる。以下の説明においては、第１導電層を「第１導電層３０Ａ」とし、第２導電層を「第２導電層４０Ａ」として説明する。なお、第３導電層５０および第４導電層６０については、第１実施形態から各配線の形状の変更はあるものの、第１実施形態の構成と概ね同じであるため、その説明を省略する。

図１１に示すように、多層基板２０の第１導電層３０Ａは、第１配線３１Ａ、第２配線３２Ａ、第３配線３３Ａ、第４配線３４Ａ、および第５配線３５Ａを有している。ここで、本実施形態では、第１導電層３０Ａは「第１配線パターン」に対応している。また、第１配線３１Ａは「第１表面側配線」に対応し、第２配線３２Ａは「第２表面側配線」に対応し、第３配線３３Ａは「第３表面側配線」に対応している。

第１配線３１Ａは、コンデンサ７０の第２電極７２が実装される配線である。第２電極７２は、導電性接合材によって第１配線３１Ａに接合されている。これにより、第２電極７２と第１配線３１Ａとが電気的に接続されている。ｚ方向から視て、第１配線３１Ａの配置位置および形状は、第１実施形態の第１配線３１と同様である。つまり、第１配線３１Ａは、延長配線３１Ａａを有している。

第２配線３２Ａは、コンデンサ７０の第１電極７１および発光素子９０の双方が実装される配線である。コンデンサ７０の第１電極７１および発光素子９０の発光素子裏面９０ｒ（図１１では図示略）はそれぞれ、導電性接合材によって第２配線３２Ａに接合されている。これにより、コンデンサ７０の第１電極７１および発光素子９０のカソード電極９２（図１１では図示略）の双方と第２配線３２Ａとが電気的に接続されている。

ｚ方向から視た第２配線３２Ａの形状は、略Ｌ字状である。第２配線３２Ａのｙ方向の両端部のうち第２側壁１０１Ｂに近い方の端部にはコンデンサ７０の第１電極７１が実装されており、第１側壁１０１Ａに近い方の端部には発光素子９０が実装されている。第２配線３２Ａのｙ方向の両端部のうち第１側壁１０１Ａに近い方の端部のｘ方向の寸法は、第２側壁１０１Ｂに近い方の端部のｘ方向の寸法よりも大きい。つまり、第２配線３２Ａのｙ方向の両端部のうち第１側壁１０１Ａに近い方の端部のｘ方向の寸法は、発光素子９０を実装するための第２配線３２Ａの他の部分のｘ方向の寸法よりも大きい。本実施形態では、多層基板２０は、第２貫通配線２６を有していない。

第３配線３３Ａは、スイッチング素子８０が実装される配線である。スイッチング素子８０のスイッチング素子裏面８０ｒは、導電性接合材によって第３配線３３Ａに接合されている。これにより、スイッチング素子８０のドレイン電極８１と第３配線３３Ａとが電気的に接続されている。

第３配線３３Ａは、第２配線３２Ａよりも第１側壁１０１Ａの近くに配置されている。第３配線３３Ａは、ｙ方向において第２配線３２Ａと第４配線３４Ａとの間に配置されている。

ｚ方向から視た第３配線３３Ａの形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる略矩形状である。第３配線３３Ａは、ｘ方向に延びているともいえる。スイッチング素子８０は、第３配線３３Ａのｘ方向の両端部のうち第３側壁１０１Ｃに近い方の端部に配置されている。換言すると、第３配線３３Ａは、ｚ方向から視て、スイッチング素子８０から第４側壁１０１Ｄに向けてｘ方向に沿って延びる延長配線３３Ａａを有している。ｙ方向から視て、延長配線３３Ａａは、ｘ方向において発光素子９０と揃うように形成されている。第３貫通配線２７は、ｚ方向から視て、延長配線３３Ａａと重なる位置に配置されている。

第４配線３４Ａは、スイッチング素子８０のゲート電極８３と電気的に接続される配線である。スイッチング素子８０のゲート電極８３は、ワイヤＷによって第４配線３４Ａに接続されている。これにより、ゲート電極８３と第４配線３４Ａとが電気的に接続されている。ｚ方向から視て、第４配線３４Ａの配置位置および形状は、第１実施形態の第４配線３４と同様である。第１実施形態と同様に、第４貫通配線２８は、ｚ方向から視て、第４配線３４Ａと重なる位置に配置されている。

第５配線３５Ａは、グランドに接続される配線である。スイッチング素子８０のソース電極８２は、ワイヤＷによって第５配線３５Ａに接続されている。これにより、ソース電極８２と第５配線３５Ａとが電気的に接続されている。

第５配線３５Ａは、基板主面２０ｓのうち基板側面２１かつ基板側面２４の近くに形成されている。第５配線３５Ａは、第１側壁１０１Ａおよび第４側壁１０１Ｄの双方と隣り合う位置に配置されている。ｙ方向から視て、第５配線３５Ａは、第１配線３１Ａ、第２配線３２Ａおよび第３配線３３Ａと重なる位置に配置されている。ｘ方向から視て、第５配線３５Ａは、第３配線３３Ａおよび第４配線３４Ａの双方と重なる位置に配置されている。

ｚ方向から視た第５配線３５Ａの形状は、窪み部３５Ａａを有し、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる略矩形状である。窪み部３５Ａａは、第５配線３５Ａのｘ方向の両端部のうち第３側壁１０１Ｃに近い方の端部に形成されている。第３配線３３Ａは、窪み部３５Ａａに入り込んでいる。第５配線３５Ａのｘ方向の寸法は、第３配線３３Ａのｘ方向の寸法よりも大きい。第５配線３５Ａの幅寸法（第５配線３５Ａのｙ方向の寸法）は、第３配線３３Ａの幅寸法（第３配線３３Ａのｙ方向の寸法）よりも大きい。第１実施形態と同様に、複数の第５貫通配線２９は、ｚ方向から視て、第５配線３５Ａと重なる位置に配置されている。

多層基板２０の基板主面２０ｓにおいては、第１導電層３０Ａと、発光素子９０、スイッチング素子８０、およびコンデンサ７０とによって、発光素子９０、スイッチング素子８０、およびコンデンサ７０を流れる第１電流経路が形成される。第１電流経路は、たとえば、コンデンサ７０の第１電極７１、第２配線３２Ａ、スイッチング素子８０のドレイン電極８１、ソース電極８２、ワイヤＷ、発光素子９０のアノード電極９１、カソード電極９２、および第３配線３３Ａの順に電流が流れる経路である。

図１２に示すように、第２導電層４０Ａは、多層基板２０内に形成された内層パターンである。ここで、本実施形態では、第２導電層４０Ａは、「第２配線パターン」に対応している。つまり、両導電層３０Ａ，４０Ａによって、発光素子９０、スイッチング素子８０、およびコンデンサ７０は互いに電気的に接続されている。

第２導電層４０Ａは、第１基材２０Ａの基材裏面２０Ａｒに形成されている。ｚ方向から視て、第２導電層４０Ａは、第１電流経路と重なり、第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている。

第２導電層４０Ａは、第１配線４１Ａ、第２配線４２Ａ、および第３配線４３Ａを有している。第１～第３配線４１Ａ～４３Ａは、互いに離間して配置されている。第１配線４１Ａは、「裏面側配線」に対応している。

ｚ方向から視て、第１配線４１Ａは、第１電流経路と重なる位置に設けられた配線であり、第１導電層３０Ａの第１配線３１Ａおよび第３配線３３Ａの双方と電気的に接続されている。第１配線４１Ａは、第２電流経路を形成する配線である。第１配線４１Ａは、第１貫通配線２５Ｓによって第１配線３１Ａと接続され、第３貫通配線２７によって第３配線３３Ａと接続されている。ここで、第３貫通配線２７は、多層基板２０をｚ方向に貫通する配線である。つまり、第３貫通配線２７は、第１導電層３０Ａの第３配線３３、第２導電層４０Ａの第１配線４１Ａ、第３導電層５０の第２配線５２、および第４導電層６０の第２配線６２に接続されている。

図１１および図１２に示すとおり、ｚ方向から視て、第１配線４１Ａは、第１導電層３０Ａの第１配線３１Ａ、第２配線３２Ａ、および第３配線３３Ａと重なる位置に設けられている。なお、第１配線３１Ａ、第２配線３２Ａ、および第３配線３３Ａは、第１導電層３０Ａのうち第１電流経路を構成する配線である。

第１配線４１Ａは、ｚ方向から視て、コンデンサ７０の第１電極７１および第２電極７２の双方と重なる第１配線部４１Ａａと、ｚ方向から視て、発光素子９０およびスイッチング素子８０の双方と重なる第２配線部４１Ａｂと、を有している。

第１配線部４１Ａａは、ｘ方向に延びている。第１配線部４１Ａａの幅寸法（第１配線部４１Ａａのｙ方向の寸法）は、第１導電層３０Ａの第１配線３１Ａの幅寸法（第１配線３１Ａのｙ方向の寸法）と等しい。また、第１配線部４１Ａａの幅寸法は、コンデンサ７０のｙ方向の寸法と等しい。第１実施形態と同様に、コンデンサ７０の実装位置のずれを考慮して第１配線部４１Ａａの幅寸法をコンデンサ７０のｙ方向の寸法よりも僅かに大きくした場合も第１配線部４１Ａａの幅寸法（第１配線部４１Ａａのｙ方向の寸法）がコンデンサ７０のｙ方向の寸法と等しいといえる。

ｚ方向から視て、第１配線部４１Ａａのｘ方向の両端部は、コンデンサ７０からはみ出している。つまり、第１配線部４１Ａａのｘ方向の長さは、コンデンサ７０のｘ方向の長さよりも長い。第１配線部４１Ａａは、ｚ方向から視て、第１配線３１Ａと重なる位置まで延びている。第１配線部４１Ａａのうちｚ方向から視て第１配線３１Ａと重なる部分は、第１貫通配線２５Ｓを介して第１配線３１Ａと接続されている。

第２配線部４１Ａｂは、第１配線部４１Ａａのｘ方向の両端部のうち基板側面２３に近い方の端部からｙ方向に延びている。第２配線部４１Ａｂは、第１配線部４１Ａａから基板側面２１に向けて延びている。第２配線部４１Ａｂは、第３貫通配線２７が接続されている。つまり、第２配線部４１Ａｂは、第３貫通配線２７を介して第１導電層３０Ａの第３配線３３Ａと接続されている。本実施形態では、第３貫通配線２７は、多層基板２０をｚ方向に貫通した配線である。第３貫通配線２７は、たとえば多層基板２０をｚ方向に貫通した貫通孔に導電体を埋め込んで形成されたビアからなる。なお、第３貫通配線２７は、スルーホールによって形成されていてもよい。

第３貫通配線２７は、第１導電層３０の第３配線３３、第２導電層４０の第１配線４１、第３導電層５０の第２配線５２、および第４導電層６０の第２配線６２と接続されている。これにより、第３配線３３、第１配線４１、第２配線５２、および第２配線６２が電気的に接続されている。

ｚ方向から視て、スイッチング素子８０と重ならない位置に第３貫通配線２７を設けるため、第２配線部４１Ａｂのｙ方向の両端部のうち基板側面２１に近い方の端部のｘ方向の寸法は、第２配線部４１Ａｂの他の部分のｘ方向の寸法よりも大きい。第２配線部４１Ａｂの他の部分のｘ方向の寸法は、スイッチング素子８０のｘ方向の寸法と概ね等しい。

ｚ方向から視て、第２配線４２Ａは、第１導電層３０Ａの第４配線３４Ａと重なる位置に配置されている。ｚ方向から視た第２配線４２Ａの形状およびサイズは、ｚ方向から視た第４配線３４Ａの形状およびサイズと同じである。第２配線４２Ａは、第４貫通配線２８によって第４配線３４Ａと接続されている。

第４貫通配線２８は、多層基板２０をｚ方向に貫通しているため、第１導電層３０Ａの第４配線３４Ａ、第２導電層４０Ａの第２配線４２Ａ、第３導電層５０の第３配線５３、および第４導電層６０の第３配線６３を接続する配線である。これにより、第４配線３４Ａ、第２配線４２Ａ、第３配線５３、および第３配線６３が電気的に接続されている。

ｚ方向から視て、第３配線４３Ａは、第１導電層３０Ａの第５配線３５Ａと重なる位置に配置されている。ｚ方向から視た第３配線４３Ａの形状およびサイズは、ｚ方向から視た第５配線３５Ａの形状およびサイズと同じである。

第５貫通配線２９は、多層基板２０をｚ方向に貫通しているため、第１導電層３０Ａの第５配線３５Ａ、第２導電層４０Ａの第３配線４３Ａ、第３導電層５０の第４配線５４、および第４導電層６０の第４配線６４を接続する配線である。これにより、第５配線３５Ａ、第３配線４３Ａ、第４配線５４、および第４配線６４が電気的に接続されている。

このような構成の半導体発光装置１０によれば、スイッチング素子８０がオンしたとき、コンデンサ７０の第１電極７１、第１導電層３０Ａの第２配線３２Ａ、スイッチング素子８０のドレイン電極８１（図示略）、ソース電極８２、ワイヤＷ、発光素子９０のアノード電極９１、カソード電極９２（図示略）、および第３配線３３Ａの順に電流が流れる第１電流経路を形成する。そして、第１電流経路を流れた電流は、第３貫通配線２７、第２導電層４０Ａの第１配線４１Ａの第２配線部４１Ａｂおよび第１配線部４１Ａａの順に流れる。つまり、第１電流経路に電流が流れるとき、同様の経路であって反対方向を向く電流の第２電流経路に電流が流れる。このため、第１電流経路に流れる電流に起因する磁束と、第２電流経路に流れる電流に起因する磁束とが打ち消し合う。これにより、コンデンサ７０、スイッチング素子８０、および発光素子９０を流れる電流のループにおけるインダクタンスが低減される。

（効果）
本実施形態の半導体発光装置１０によれば、第１実施形態の（１－２）～（１－５）の効果に加え、以下の効果が得られる。

（２－１）半導体発光装置１０は、基板主面２０ｓと、基板主面２０ｓとは反対側を向く基板裏面２０ｒと、基板主面２０ｓに形成された第１導電層３０Ａと、第１導電層３０Ａに対して基板裏面２０ｒの側に形成された第２導電層４０Ａと、を有する多層基板２０と、第１導電層３０Ａによって互いに電気的に接続された発光素子９０、スイッチング素子８０、およびコンデンサ７０と、を備えている。ｚ方向から視て、コンデンサ７０は、長手方向および短手方向を有する形状である。コンデンサ７０、スイッチング素子８０、および発光素子９０は、ｚ方向から視て、長手方向と直交する第１方向であるｙ方向に配列されている。第２導電層４０Ａは、基板主面２０ｓにおける発光素子９０、スイッチング素子８０、およびコンデンサ７０を流れる第１電流経路に対して、ｚ方向から視て第１電流経路と重なり、第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている。

この構成によれば、第１電流経路を流れる電流によって発生する磁束と、第２電流経路を流れる電流によって発生する磁束とが互いに打ち消し合うため、コンデンサ７０、スイッチング素子８０、および発光素子９０を流れる電流のループに起因するインダクタンスを低減できる。

（２－２）発光素子９０は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となるように配置されている。
この構成によれば、コンデンサ７０からスイッチング素子８０までの部品配置領域のｙ方向のサイズを小さくできる。一方、発光素子９０のｘ方向の寸法は、コンデンサ７０のｘ方向の寸法よりも小さいため、ｘ方向にはデッドスペースが形成されてしまう。このデッドスペースのｙ方向のサイズを小さくすることによって、多層基板２０の大型化を抑制できる。

［第３実施形態］
図１３および図１４を参照して、第３実施形態の半導体発光装置１０について説明する。本実施形態の半導体発光装置１０は、第１実施形態の半導体発光装置１０と比較して、保護ダイオード１１０が追加された点が異なる。以降の説明においては、第１実施形態の半導体発光装置１０と共通する構成要素には共通の符号を付し、その説明を省略する場合がある。

保護ダイオード１１０は、第１実施形態の保護ダイオードＤＰ（図８参照）に対応する素子であり、半導体発光装置１０に内蔵されている。より詳細には、図１３に示すように、保護ダイオード１１０は、多層基板２０の基板主面２０ｓに搭載されている。保護ダイオード１１０は、たとえばファーストリカバリーダイオードであり、チップ部品として構成されている。保護ダイオード１１０は、矩形平板状に形成されている。保護ダイオード１１０は、ｚ方向において互いに反対側を向くダイオード主面１１０ｓおよびダイオード裏面（図示略）を有している。保護ダイオード１１０は、ダイオード主面１１０ｓが多層基板２０の基板主面２０ｓと同じ側を向くように基板主面２０ｓに実装されている。

保護ダイオード１１０は、アノード電極１１１およびカソード電極１１２（図１４参照）を備えている。アノード電極１１１はダイオード主面１１０ｓに形成されており、カソード電極１１２はダイオード裏面に形成されている。

ｚ方向から視て、保護ダイオード１１０は、第５配線３５に実装されている。保護ダイオード１１０のダイオード裏面は、導電性接合材によって第５配線３５に接合されている。これにより、保護ダイオード１１０のカソード電極１１２と第５配線３５とが電気的に接続されている。

アノード電極１１１は、ワイヤＷによって第３配線３３に接続されている。これにより、アノード電極１１１と第３配線３３とが電気的に接続されている。
保護ダイオード１１０は、ｘ方向において、発光素子９０よりも第４側壁１０１Ｄの近くに配置され、ｙ方向において、発光素子９０よりも第１側壁１０１Ａの近くに配置されている。ｙ方向から視て、保護ダイオード１１０は、その一部がコンデンサ７０の第１電極７１と重なる位置に配置されている。本実施形態では、保護ダイオード１１０のｘ方向の一部は、コンデンサ７０の第１電極７１に対して第４側壁１０１Ｄに向けてはみ出している。

図１４に示すように、保護ダイオード１１０は、発光素子９０に対して逆並列に接続されている。保護ダイオード１１０のカソード電極１１２は、スイッチング素子８０のソース電極８２と電気的に接続されている。保護ダイオード１１０のアノード電極１１１は、コンデンサ７０の第１電極７１と電気的に接続されている。

（効果）
本実施形態の半導体発光装置１０によれば、第１実施形態の効果に加え、以下の効果が得られる。

（３－１）半導体発光装置１０は、保護ダイオード１１０を備えている。保護ダイオード１１０は、発光素子９０に対して逆並列に接続されている。
この構成によれば、発光素子９０に対して過大な逆方向電圧が印加されることを抑制できる。

［第４実施形態］
図１５および図１６を参照して、第４実施形態の半導体発光装置１０について説明する。本実施形態の半導体発光装置１０は、第２実施形態の半導体発光装置１０と比較して、スイッチング素子８０および発光素子９０の配置位置と、多層基板２０の複数の導電層の形状とが異なる。以降の説明においては、第２実施形態の半導体発光装置１０と共通する構成要素には共通の符号を付し、その説明を省略する場合がある。

図１５に示すように、スイッチング素子８０および発光素子９０は、ｘ方向においてコンデンサ７０の第１電極７１よりも第２電極７２寄りに配置されている。本実施形態では、スイッチング素子８０および発光素子９０の双方は、コンデンサ７０の第１電極７１と第２電極７２とのｘ方向の間に配置されている。本実施形態では、ｙ方向から視て、スイッチング素子８０は、その全体が発光素子９０と重なるように配置されている。

発光素子９０は、第２実施形態と同様に、ｙ方向においてスイッチング素子８０よりもコンデンサ７０の近くに配置されている。換言すると、発光素子９０は、コンデンサ７０とスイッチング素子８０とのｙ方向の間に配置されている。

図１５および図１６に示すように、多層基板２０は、第１実施形態の多層基板２０と比較して、第１導電層および第２導電層の構成が異なる。以下の説明においては、第１導電層を「第１導電層３０Ｂ」とし、第２導電層を「第２導電層４０Ｂ」として説明する。なお、第３導電層５０および第４導電層６０については、第１実施形態と同様であるため、その説明を省略する。

図１５に示すように、第１導電層３０Ｂは、第１配線３１Ｂ、第２配線３２Ｂ、第３配線３３Ｂ、第４配線３４Ｂ、および第５配線３５Ｂを有する。第１配線３１Ｂおよび第４配線３４Ｂは、第２実施形態の第１配線３１Ａおよび第４配線３４Ａと同様である。ここで、本実施形態では、第１導電層３０Ｂは「第１配線パターン」に対応している。また、第１配線３１Ｂは「第１表面側配線」に対応し、第２配線３２Ｂは「第２表面側配線」に対応し、第３配線３３Ｂは「第３表面側配線」に対応している。

本実施形態では、第２実施形態と比較して、スイッチング素子８０および発光素子９０の双方がｘ方向において第４側壁１０１Ｄに向けて移動したことにともない、第１導電層３０の第２配線３２Ｂおよび第４配線３４Ｂの形状が第２実施形態の第２配線３２Ａおよび第４配線３４Ａと異なる。また、第４配線３４Ｂの形状が変更されたことにともない、第５配線３５Ｂの形状が第２実施形態の第５配線３５Ａの形状と異なる。

より詳細には、第２配線３２Ｂのｙ方向の両端部のうち第３配線３３Ｂに近い方の端部のｘ方向の寸法は、第２実施形態の第２配線３２Ａのｙ方向の両端部のうち第３配線３３Ａに近い方の端部のｘ方向の寸法よりも大きい。

第３配線３３Ｂのｘ方向の寸法は、第２実施形態の第３配線３３Ａのｘ方向の寸法よりも大きい。
第５配線３５Ｂは、窪み部３５Ｂａを有している。窪み部３５Ｂａのｘ方向の寸法は、第２実施形態の第５配線３５Ａの窪み部３５Ａａのｘ方向の寸法よりも大きい。第２実施形態と同様に、窪み部３５Ｂａには、第３配線３３Ｂが入り込んでいる。また、ｚ方向から視て、窪み部３５Ｂａ内には、スイッチング素子８０が配置されている。

図１６に示すように、第２導電層４０Ｂは、第１配線４１Ｂ、第２配線４２Ｂ、および第３配線４３Ｂを有する。第２配線４２Ｂは、第２実施形態の第２配線４２Ａと同様である。ここで、第２導電層４０Ｂは「第２配線パターン」に対応し、第１配線４１Ｂは「裏面側配線」に対応している。つまり、両導電層３０Ｂ，４０Ｂによって、発光素子９０、スイッチング素子８０、およびコンデンサ７０は互いに電気的に接続されている。

第１配線４１Ｂは、ｚ方向から視て、コンデンサ７０、スイッチング素子８０、及び発光素子９０と重なるように形成されている。つまり、第１配線４１Ｂは、ｚ方向から視て、第１電流経路と重なる位置に設けられている。

第１配線４１Ｂは、第１配線部４１Ｂａ、第２配線部４１Ｂｂ、および第３配線部４１Ｂｃを有する。
図１５および図１６に示すように、第１配線部４１Ｂａは、ｚ方向から視て、第１導電層３０Ｂの第１配線３１Ｂと、コンデンサ７０と、第２配線３２Ｂのうちコンデンサ７０の第１電極７１が実装される部分との双方と重なるように形成されている。

第１配線部４１Ｂａは、ｘ方向に延びている。第１配線部４１Ｂａの幅寸法（第１配線部４１Ｂａのｙ方向の寸法）は、第１導電層３０Ｂの第１配線３１Ｂの幅寸法（第１配線３１Ｂのｙ方向の寸法）と等しい。また、第１配線部４１Ｂａの幅寸法は、コンデンサ７０のｙ方向の寸法と等しい。第１実施形態と同様に、コンデンサ７０の実装位置のずれを考慮して第１配線部４１Ｂａの幅寸法をコンデンサ７０のｙ方向の寸法よりも僅かに大きくした場合も第１配線部４１Ｂａの幅寸法（第１配線部４１Ｂａのｙ方向の寸法）がコンデンサ７０のｙ方向の寸法と等しいといえる。

ｚ方向から視て、第１配線部４１Ｂａのｘ方向の両端部は、コンデンサ７０からはみ出している。つまり、第１配線部４１Ｂａのｘ方向の長さは、コンデンサ７０のｘ方向の長さよりも長い。第１配線部４１Ｂａは、ｚ方向から視て、第１配線３１Ｂと重なる位置まで延びている。第１配線部４１Ｂａのうちｚ方向から視て第１配線３１Ｂと重なる部分は、第１貫通配線２５Ｓを介して第１配線３１Ａと接続されている。

第２配線部４１Ｂｂは、ｚ方向から視て、第１導電層３０Ｂの第２配線３２Ｂおよび発光素子９０と重なるように形成されている。ｚ方向から視て、第２配線部４１Ｂｂは、発光素子９０と、第２配線３２Ｂのうち発光素子９０が実装される部分との双方と重なるように形成されている。本実施形態では、第２配線部４１Ｂｂの先端部は、発光素子９０のｘ方向の両端部のうち第４側壁１０１Ｄに近い方の端部よりも第３側壁１０１Ｃの近くに位置している。つまり、ｚ方向から視て、発光素子９０の一部は、第２配線部４１Ｂｂからｘ方向にはみ出している。

第３配線部４１Ｂｃは、ｚ方向から視て、スイッチング素子８０、および第３配線３３Ａのうちスイッチング素子８０が実装される部分と重なるように形成されている。ｚ方向から視て、第３配線部４１Ｂｃは、スイッチング素子８０および第３配線３３Ｂの双方と重なるように形成されている。本実施形態では、第３配線３３Ｂのうち第３貫通配線２７が形成される部分よりも第３側壁１０１Ｃの近くの部分は、ｚ方向から視て、第３配線部４１Ｂｃからはみ出している。

図１５および図１６に示すように、第２配線４２Ｂは、第１導電層３０Ｂの第４配線３４Ｂと重なる位置に配置されている。ｚ方向から視た第２配線４２Ｂの形状は、ｚ方向から視た第４配線３４Ｂの形状と同様である。第２配線４２Ｂは、第４貫通配線２８によって第３配線４３Ｂと接続されている。

第３配線４３Ｂは、ｚ方向において、第１導電層３０Ｂの第５配線３５Ｂと重なる位置に配置されている。ｚ方向から視た第３配線４３Ｂの形状は、ｚ方向から視た第５配線３５Ｂの形状と同様である。第３配線４３Ｂは、第５貫通配線２９によって第５配線３５Ｂと接続されている。

（効果）
本実施形態の半導体発光装置１０によれば、第２実施形態の効果に加え、以下の効果が得られる。

（４－１）発光素子９０は、多層基板２０のｘ方向およびｙ方向の中央寄りに配置されている。
この構成によれば、発光素子９０が側壁１０１に隣り合う位置に配置された場合と比較して、発光素子９０から透光板１０２に向けて出射する光が側壁１０１に干渉しなくなる。したがって、ｚ方向から視て、発光素子９０の発光領域が狭くなることを抑制できる。

［第５実施形態］
図１７～図２０を参照して、第５実施形態の半導体発光装置１０について説明する。本実施形態の半導体発光装置１０は、第４実施形態の半導体発光装置１０と比較して、多層基板２０の複数の導電層の形状が異なる。以降の説明においては、第１実施形態の半導体発光装置１０と共通する構成要素には共通の符号を付し、その説明を省略する場合がある。また、複数の導電層を、「第１導電層３０Ｃ」、「第２導電層４０Ｃ」、「第３導電層５０Ｃ」、および「第４導電層６０Ｃ」とする。

図１７に示すように、第１導電層３０Ｃは、第１実施形態の第１導電層３０に対応する導電層であり、第１配線３１Ｃ、第２配線３２Ｃ、第３配線３３Ｃ、第４配線３４Ｃ、および第５配線３５Ｃを有している。つまり、本実施形態では、第１導電層３０Ｃは「第１配線パターン」に対応している。また、第１配線３１Ｃは「第１表面側配線」に対応し、第２配線３２Ｃは「第２表面側配線」に対応し、第３配線３３Ｃは「第３表面側配線」に対応している。

第１配線３１Ｃの配置位置および形状は第１導電層３０の第１配線３１と同じである。第３配線３３Ｃの配置位置および形状は第１導電層３０の第３配線３３と同じである。また、第１配線３１Ｃおよび第２配線３２Ｃに対するコンデンサ７０の配置態様、第２配線３２Ｃに対するスイッチング素子８０の配置態様、および第３配線３３Ｃに対する発光素子９０の配置態様のそれぞれは、第１実施形態と同様である。

第２配線３２Ｃの配置位置は、第１導電層３０の第２配線３２の配置位置と同じである。第２配線３２Ｃのｙ方向の寸法は、第１導電層３０の第２配線３２のｙ方向の寸法よりも大きい。第２配線３２Ｃは、そのｙ方向の両端部は、第１側壁１０１Ａおよび第２側壁１０１Ｂに隣り合うように形成されている。

第４配線３４Ｃは、ｘ方向において第３側壁１０１Ｃから離間して配置されている。第４配線３４Ｃは、第２配線３２Ｃと第５配線３５Ｃとのｘ方向の間に配置されている。第４配線３４Ｃは、ｙ方向において第１側壁１０１Ａと隣り合う位置に配置されている。ｙ方向から視て、第４配線３４Ｃは、第３配線３３Ｃと重なる位置に配置されている。

第４配線３４Ｃは、第１実施形態と同様に、スイッチング素子８０のゲート電極８３がワイヤＷを介して接続されている。つまり、スイッチング素子８０のゲート電極８３と第４配線３４Ｃとが電気的に接続されている。

第５配線３５Ｃの配置位置は、第１導電層３０の第５配線３５の配置位置と同じである。一方、第５配線３５Ｃは、窪み部３５Ｃａを有している。窪み部３５Ｃａは、第５配線３５Ｃのｘ方向の両端部のうち第２配線３２Ｃに近い方の端部に形成されている。窪み部３５Ｃａには、第４配線３４Ｃが配置されている。第５配線３５Ｃのｘ方向の両端部のうち第２配線３２Ｃに近い方の端部は、第３配線３３Ｃと第４配線３４Ｃとの間に位置している。

第５配線３５Ｃは、第１実施形態と同様に、スイッチング素子８０のソース電極８２がワイヤＷを介して接続されている。ソース電極８２に接続されたワイヤＷは、第５配線３５Ｃのｘ方向の両端部のうち第２配線３２Ｃに近い方の端部に接続されている。つまり、スイッチング素子８０のソース電極８２と第５配線３５Ｃとが電気的に接続されている。

図１８に示すように、第２導電層４０Ｃは、第１実施形態の第２導電層４０に対応する導電層であり、第１配線４１Ｃ、第２配線４２Ｃ、第３配線４３Ｃ、および第４配線４４Ｃを有している。つまり、第２導電層４０Ｃは「第２配線パターン」に対応し、第１配線４１Ｃは「裏面側配線」に対応している。つまり、両導電層３０Ｃ，４０Ｃによって、発光素子９０、スイッチング素子８０、およびコンデンサ７０は互いに電気的に接続されている。

第１配線４１Ｃは、第１実施形態の第２導電層４０の第１配線４１と同様に、第１配線部４１Ｃａ、第２配線部４１Ｃｂ、および第３配線部４１Ｃｃを有している。第１配線部４１Ｃａおよび第３配線部４１Ｃｃの配置位置および形状は、第１実施形態の第１配線４１の第１配線部４１ａおよび第３配線部４１ｃと同様である。第２配線部４１Ｃｂの配置位置は第１実施形態の第１配線４１の第２配線部４１ｂの配置位置と同様である一方、第２配線部４１Ｃｂの形状は第１実施形態の第２配線部４１ｂの形状とは異なる。具体的には、第２配線部４１Ｃｂのｘ方向の寸法は、第１実施形態の第２配線部４１ｂのｘ方向の寸法よりも小さい。すなわち、第２配線部４１Ｃｂの先端部は、第４側壁１０１Ｄから離間した位置に形成されている。

第２配線４２Ｃは、第１基材２０Ａの基材裏面２０Ａｒのうち基板側面２１かつ基板側面２３の近くに配置されている。第２配線４２Ｃは、第１配線４１Ｃの第２配線部４１Ｃｂからｙ方向に離間して配置されている。図１７および図１８に示すように、ｚ方向から視て、第２配線４２Ｃは、第１導電層３０Ｃの第２配線３２Ｃのｙ方向の両端部のうち第１側壁１０１Ａに近い方の端部と重なる位置に配置されている。

第３配線４３Ｃは、第２配線４２Ｃと第４配線４４Ｃとのｘ方向の間に配置されている。第３配線４３Ｃは、ｙ方向において第２配線４２Ｃと互いに揃った状態でｘ方向において互いに離間して配列されている。図１７および図１８に示すように、ｚ方向から視て、第３配線４３Ｃは、第１導電層３０Ｃの第４配線３４Ｃと重なる位置に配置されている。

第４配線４４Ｃは、第１基材２０Ａの基材裏面２０Ａｒのうち基板側面２１かつ基板側面２４の近くに配置されている。第４配線４４Ｃは、ｘ方向において、第３配線４３Ｃと基板側面２４との間に配置されている。つまり、第４配線４４Ｃは、ｙ方向から視て、第３配線４３Ｃと重なる部分を有していない。図１７および図１８に示すように、ｚ方向から視て、第４配線４４Ｃは、第１導電層３０Ｃの第５配線３５Ｃと重なる位置に配置されている。

図１９に示すように、第３導電層５０Ｃは、第１実施形態の第３導電層５０に対応する導電層であり、第１配線５１Ｃ、第２配線５２Ｃ、および第３配線５３Ｃを有している。
第１配線５１Ｃは、第３基材２０Ｃの基材主面２０Ｃｓのうち基板側面２１かつ基板側面２３の近くに配置されている。図１８および図１９に示すように、ｚ方向から視て、第１配線５１Ｃは、第２導電層４０Ｃの第２配線４２Ｃと重なる位置に配置されている。

第２配線５２Ｃは、第１配線５１Ｃと第３配線５３Ｃとのｘ方向の間に配置されている。第２配線５２Ｃは、ｙ方向において第１配線５１Ｃと互いに揃った状態でｘ方向において互いに離間して配列されている。図１８および図１９に示すように、ｚ方向から視て、第２配線５２Ｃは、第２導電層４０Ｃの第３配線４３Ｃと重なる位置に配置されている。

第３配線５３Ｃは、第３基材２０Ｃの基材主面２０Ｃｓの大部分にわたり形成されている。図１７および図１９に示すように、ｚ方向から視て、第３配線５３Ｃは、コンデンサ７０、スイッチング素子８０、および発光素子９０を覆うように形成されている。つまり、第３配線５３Ｃは、ｚ方向から視て、第１電流経路を覆うように形成されている。また、図１８および図１９に示すように、ｚ方向から視て、第３配線５３Ｃは、第２導電層４０Ｃの第１配線４１Ｃを覆うように形成されている。つまり、第３配線５３Ｃは、第１電流経路に対して、ｚ方向から視て第１電流経路と重なり、第１電流経路とは反対方向に流れる電流の第２電流経路を覆うように形成されている。図１８および図１９に示すように、ｚ方向から視て、第３配線５３Ｃは、ｚ方向から視て、第２導電層４０Ｃの第４配線４４Ｃと重なる位置に配置されている。

図１９に示すように、第３配線５３Ｃには、凹部５３Ｃａが形成されている。凹部５３Ｃａは、第３配線５３Ｃのｘ方向の両端部のうち基板側面２４に近い方の端部かつその端部のｙ方向の中央に形成されている。

図２０に示すように、第４導電層６０Ｃは、第１実施形態の第４導電層６０に対応する導電層であり、第１配線６１Ｃ、第２配線６２Ｃ、第３配線６３Ｃ、第４配線６４Ｃ、第５配線６５Ｃ、および第６配線６６Ｃを有している。

第１配線６１Ｃは、第３基材２０Ｃの基材裏面２０Ｃｒのうち基板側面２１かつ基板側面２３の近くに配置されている。図１９および図２０に示すように、ｚ方向から視て、第１配線６１Ｃは、第３導電層５０Ｃの第１配線５１Ｃと重なる位置に配置されている。

第２配線６２Ｃは、第１配線６１Ｃと第３配線６３Ｃとのｘ方向の間に配置されている。第２配線６２Ｃは、ｙ方向において第１配線６１Ｃと互いに揃った状態でｘ方向において互いに離間して配列されている。図１９および図２０に示すように、ｚ方向から視て、第２配線６２Ｃは、第３導電層５０Ｃの第２配線５２Ｃと重なる位置に配置されている。

第３配線６３Ｃは、第３基材２０Ｃの基材裏面２０Ｃｒのうち基板側面２１かつ基板側面２４の近くに配置されている。ｚ方向から視た第３配線６３Ｃの形状は、第２導電層４０Ｃの第４配線６４Ｃ（図１８参照）のｚ方向から視た形状と同様である。図１９および図２０に示すように、ｚ方向から視て、第３配線６３Ｃは、第３導電層５０Ｃの第３配線５３Ｃと重なる位置に配置されている。

図１９に示すように、第４配線６４Ｃ、第５配線６５Ｃ、および第６配線６６Ｃはそれぞれ、ｙ方向において第１配線６１Ｃ、第２配線６２Ｃ、および第３配線６３Ｃよりも基板側面２２寄りに配置されている。第４配線６４Ｃ、第５配線６５Ｃ、および第６配線６６Ｃは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。第５配線６５Ｃは、第４配線６４Ｃと第６配線６６Ｃとのｘ方向の間に配置されている。第４配線６４Ｃは、第５配線６５Ｃに対して基板側面２３寄りに配置されている。第６配線６６Ｃは、第５配線６５Ｃに対して基板側面２４寄りに配置されている。

第４配線６４Ｃは、ｘ方向において第１配線６１Ｃと揃った状態でｙ方向において第１配線６１Ｃから離間して配置されている。ｚ方向から視た第４配線６４Ｃの形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる略矩形状である。第４配線６４Ｃは、ｙ方向に延びているともいえる。本実施形態では、第４配線６４Ｃの幅寸法（第４配線６４Ｃのｘ方向の寸法）は、第１配線６１Ｃのｘ方向の寸法と等しい。

第５配線６５Ｃは、ｙ方向から視て、第２配線６２Ｃと重なる位置に配置されている。ｙ方向から視て、第５配線６５Ｃは、第３配線６３Ｃのｘ方向の両端部のうち第２配線６２Ｃに近い方の端部と重なる位置に配置されている。

第５配線６５Ｃは、ｙ方向に延びている。第５配線６５Ｃには、窪み部６５Ｃａが形成されている。窪み部６５Ｃａは、第５配線６５Ｃのｙ方向の両端部のうち第２配線６２Ｃに近い方の端部に形成されている。窪み部６５Ｃａには、第３配線６３Ｃのｘ方向の両端部のうち第２配線６２Ｃに近い方の端部が入り込んでいる。

第６配線６６Ｃは、ｙ方向から視て、第３配線６３Ｃと重なる位置に配置されている。ｚ方向から視た第６配線６６Ｃの形状は、ｙ方向が長辺方向となり、ｘ方向が短辺方向となる矩形状である。第６配線６６Ｃは、ｙ方向に延びているともいえる。

図１７～図２０に示すように、多層基板２０は、第１実施形態と同様に、複数の貫通配線を有している。本実施形態では、多層基板２０は、第１貫通配線２５，第２貫通配線２６，第３貫通配線２７，第４貫通配線２８，第５貫通配線２９を有している。

第１貫通配線２５は、第１実施形態の第１貫通配線２５Ｓと同様に、第１導電層３０Ｃの第１配線３１Ｃと第２導電層４０Ｃの第１配線４１Ｃとを接続する配線である。第１貫通配線２５は、第１配線４１Ｃの第１配線部４１Ｃａのｘ方向の両端部のうち第４側壁１０１Ｄに近い方の端部に接続されている。

本実施形態では、第２貫通配線２６は、ｚ方向から視て、第１導電層３０Ｃの第２配線３２Ｃと重なる位置に設けられた配線である。図１７に示すとおり、第２貫通配線２６は、複数（本実施形態では２個）設けられている。これら第２貫通配線２６は、ｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されている。便宜上、２個の第２貫通配線２６のうち第１側壁１０１Ａ寄りの第２貫通配線２６を「第２貫通配線２６Ａ」とし、第２側壁１０１Ｂ寄りの第２貫通配線２６を「第２貫通配線２６Ｂ」とする。

第２貫通配線２６Ａは、第１実施形態の第２貫通配線２６と同様に、第１導電層３０Ｃの第２配線３２Ｃ、第２導電層４０Ｃの第２配線４２Ｃ、第３導電層５０Ｃの第１配線５１Ｃ、および第４導電層６０Ｃの第１配線６１Ｃを接続する配線である。この場合、第４導電層６０Ｃの第１配線６１Ｃは、スイッチング素子８０のドレイン電極８１が電気的に接続される端子（ドレイン端子）を構成している。

第２貫通配線２６Ｂは、第１導電層３０Ｃの第２配線３２Ｃと第４導電層６０Ｃの第４配線６４Ｃとを接続する配線である。つまり、第２貫通配線２６Ｂは、第２導電層４０Ｃおよび第３導電層５０Ｃに接続されていない。このように、第４導電層６０Ｃの第４配線６４Ｃは、第１導電層３０Ｃの第２配線３２Ｃを放熱させるための放熱用配線となる。

本実施形態では、第３貫通配線２７は、ｚ方向から視て、第１導電層３０Ｃの第３配線３３Ｃと重なる位置に設けられた配線である。図１７に示すとおり、第３貫通配線２７は、複数（本実施形態では２個）設けられている。これら第３貫通配線２７の配置態様においては、ｘ方向において互いに揃った状態でｙ方向において互いに離間した一対の第３貫通配線２７がｘ方向に離間して２列にわたり配列されている。便宜上、これら一対の第３貫通配線２７のうち第３側壁１０１Ｃに近い方の一対の第３貫通配線２７を「一対の貫通配線２７Ａ」とし、第４側壁１０１Ｄに近い方の一対の第３貫通配線２７を「一対の貫通配線２７Ｂ」とする。

図２１に示すように、一対の第３貫通配線２７Ａは、第１実施形態の第３貫通配線２７Ｓと同様に、第１導電層３０Ｃの第３配線３３Ｃと第２導電層４０Ｃの第１配線４１Ｃとを接続している。一対の第３貫通配線２７Ａは、第１配線４１Ｃの第２配線部４１Ｃｂのｘ方向の両端部のうち第４側壁１０１Ｄに近い方の端部、すなわち第２配線部４１Ｃｂの先端部に接続されている。

図２１に示すように、一対の第３貫通配線２７Ｂは、第１導電層３０Ｃの第３配線３３Ｃと第４導電層６０Ｃの第６配線６６Ｃとを接続する配線である。つまり、一対の第３貫通配線２７Ｂは、第２導電層４０Ｃおよび第３導電層５０Ｃに接続されていない。図１９に示すように、第３導電層５０Ｃの第３配線５３Ｃの凹部５３Ｃａは、一対の第３貫通配線２７Ｂを避けるように形成されている。このように、第４導電層６０Ｃの第６配線６６Ｃは、第１導電層３０Ｃの第３配線３３Ｃを放熱させるための放熱用配線となる。

図１７～図２０に示すように、第４貫通配線２８は、第１実施形態の第４貫通配線２８と同様に、第１導電層３０Ｃの第４配線３４Ｃ、第２導電層４０Ｃの第３配線４３Ｃ、第３導電層５０Ｃの第２配線５２Ｃ、および第４導電層６０Ｃの第２配線６２Ｃを接続する配線である。この場合、第４導電層６０Ｃの第２配線６２Ｃは、スイッチング素子８０のゲート電極８３が電気的に接続される端子（ゲート端子）を構成している。

本実施形態では、第５貫通配線２９は、ｚ方向から視て、第１導電層３０Ｃの第５配線３５Ｃと重なる位置に設けられた配線である。図１７に示すとおり、第５貫通配線２９は、複数（本実施形態では７個）設けられている。これら第５貫通配線２９の配置態様においては、ｙ方向において互いに揃った状態でｘ方向において互いに離間した一列の第５貫通配線２９がｙ方向に離間して２列にわたり配列されている。便宜上、複数の第５貫通配線２９のうち第５配線３５Ｃのｘ方向の両端部のうち第２配線３２Ｃに近い方の端部に設けられた第５貫通配線２９を「第５貫通配線２９Ｂ」とし、残りの第５貫通配線２９を「第５貫通配線２９Ａ」とする。

第５貫通配線２９Ｂは、第１導電層３０Ｃの第５配線３５Ｃと第４導電層６０Ｃの第５配線６５Ｃとを接続する配線である。つまり、第５貫通配線２９Ｂは、第２導電層４０Ｃおよび第３導電層５０Ｃに接続されていない。このように、第４導電層６０Ｃの第５配線６５Ｃは、第１導電層３０Ｃの第５配線３５Ｃを放熱させるための放熱用配線となる。

各第５貫通配線２９Ａは、第１実施形態の第５貫通配線２９と同様に、第１導電層３０Ｃの第５配線３５Ｃ、第２導電層４０Ｃの第４配線４４Ｃ、第３導電層５０Ｃの第３配線５３Ｃ、および第４導電層６０Ｃの第３配線６３Ｃを接続する配線である。この場合、第４導電層６０Ｃの第３配線６３Ｃは、グランド端子を構成している。

このような半導体発光装置１０によっても、第１電流経路を流れる電流と第１電流経路とは反対方向に流れる電流の第２電流経路を流れる電流との関係は、第１実施形態と同様となる。また第３配線６３Ｃに流れる一部の電流は、第３貫通配線２７を介して第６配線６６Ｃに流れる。

（効果）
本実施形態の半導体発光装置１０によれば、第１実施形態の効果に加え、以下の効果が得られる。

（５－１）第２貫通配線２６Ｂは、第２導電層４０Ｃおよび第３導電層５０Ｃを避けて第４導電層６０Ｃの第４配線６４Ｃと接続されている。
この構成によれば、半導体発光装置１０を駆動基板（図示略）に実装された状態で、半導体発光装置１０が駆動したときにスイッチング素子８０の熱は、第１導電層３０Ｃの第２配線３２Ｃから第２貫通配線２６Ｂを介して第４配線６４Ｃに移動する。つまり、スイッチング素子８０の熱が第２導電層４０Ｃおよび第３導電層５０Ｃよりも第４導電層６０Ｃの第４配線６４Ｃに伝わりやすくなるため、スイッチング素子８０の熱が駆動基板に移動しやすくなる。これにより、半導体発光装置１０の放熱性能を向上させることができる。

（５－２）第３貫通配線２７Ｂは、第２導電層４０Ｃおよび第３導電層５０Ｃを避けて第４導電層６０Ｃの第６配線６６Ｃと接続されている。
この構成によれば、半導体発光装置１０を駆動基板（図示略）に実装された状態で、半導体発光装置１０が駆動したときに発光素子９０の熱は、第１導電層３０Ｃの第３配線３３Ｃから第３貫通配線２７Ｂを介して第６配線６６Ｃに移動する。つまり、発光素子９０の熱が第２導電層４０Ｃおよび第３導電層５０Ｃよりも第４導電層６０Ｃの第６配線６６Ｃに伝わりやすくなるため、発光素子９０の熱が駆動基板に移動しやすくなる。これにより、半導体発光装置１０の放熱性能を向上させることができる。

（５－３）グランド電位となる第３配線５３Ｃが第１電流経路および第２電流経路の双方を覆っている。この構成によれば、第１電流経路に流れる電流および第２電流経路に流れる電流に起因するノイズが多層基板２０の外部に漏れることを抑制できる。

［変更例］
上記各実施形態は本開示に関する半導体発光装置が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する半導体発光装置は、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の一部を置換、変更、もしくは省略した形態、または上記各実施形態に新たな構成を付加した形態である。また、以下の各変更例は、技術的に矛盾しない限り、互いに組み合わせることができる。以下の各変更例において、上記各実施形態に共通する部分は、上記各実施形態と同一符号を付してその説明を省略する。

・第１実施形態において、コンデンサ７０の配置態様は任意に変更可能である。一例では、コンデンサ７０は、第１電極７１および第２電極７２がｘ方向において互いに揃った状態でｙ方向において互いに離間して配列されるように配置されていてもよい。この場合、たとえば、発光素子９０は、ｙ方向から視て、コンデンサ７０と重ならない位置に配置されていてもよい。また、たとえば、発光素子９０は、ｙ方向から視て、その一部がコンデンサ７０と重なる位置に配置されていてもよい。

・第２実施形態では、ｙ方向から視て、スイッチング素子８０および発光素子９０の双方がコンデンサ７０の第１電極７１と重なる位置に配置されていたが、これに限られない。たとえば、ｙ方向から視て、スイッチング素子８０および発光素子９０の双方がコンデンサ７０の第２電極７２と重なる位置に配置されていてもよい。この場合、たとえば、第１導電層３０の第４配線３４は、ｘ方向においてコンデンサ７０の第２電極７２と揃った位置に配置されていてもよい。

・第１および第４実施形態において、第２導電層４０，４０Ｃの第１配線４１，４１Ｃと、コンデンサ７０、スイッチング素子８０、および発光素子９０とのｚ方向から視た位置関係は任意に変更可能である。一例では、ｚ方向から視て、コンデンサ７０は、その一部が第１配線４１，４１Ｃの第１配線部４１ａ，４１Ｃａからはみ出すように配置されていてもよい。ｚ方向から視て、スイッチング素子８０は、その一部が第１配線４１，４１Ｃの第２配線部４１ｂ，４１Ｃｂからはみ出すように配置されていてもよい。ｚ方向から視て、発光素子９０は、その一部が第１配線４１，４１Ｃの第２配線部４１ｂ，４１Ｃｂからはみ出すように配置されていてもよい。要するに、ｚ方向から視て、コンデンサ７０は、その少なくとも一部が第１配線４１，４１Ｃの第１配線部４１ａ，４１Ｃａと重なるように配置されていればよい。スイッチング素子８０は、その少なくとも一部が第１配線４１，４１Ｃの第２配線部４１ｂ，４１Ｃｂと重なるように配置されていればよい。発光素子９０は、その少なくとも一部が第１配線４１，４１Ｃの第２配線部４１ｂ，４１Ｃｂと重なるように配置されていればよい。

・第１および第４実施形態において、第２導電層４０，４０Ｃの第１配線４１，４１Ｃと、第１導電層３０の第１配線３１、第２配線３２、および第３配線３３との位置関係は任意に変更可能である。一例では、ｚ方向から視て、第１配線４１，４１Ｃの第１配線部４１ａ，４１Ｃａは、その一部がｙ方向において第１配線３１からずれていてもよい。ｚ方向から視て、第１配線４１，４１Ｃの第２配線部４１ｂ，４１Ｃｂは、その一部がｙ方向において第３配線３３からずれていてもよい。

・第２および第４実施形態において、第２導電層４０Ａ，４０Ｂの第１配線４１Ａ，４１Ｂと、コンデンサ７０、スイッチング素子８０、および発光素子９０とのｚ方向から視た位置関係は任意に変更可能である。一例では、ｚ方向から視て、コンデンサ７０は、その一部が第１配線４１Ａ，４１Ｂの第１配線部４１Ａａ，４１Ｂａからはみ出すように配置されていてもよい。ｚ方向から視て、スイッチング素子８０は、その一部が第１配線４１Ａ，４１Ｂの第２配線部４１Ａｂ，４１Ｂｂからはみ出すように配置されていてもよい。ｚ方向から視て、発光素子９０は、その一部が第１配線４１Ａ，４１Ｂの第２配線部４１Ａｂ，４１Ｂｂからはみ出すように配置されていてもよい。要するに、ｚ方向から視て、コンデンサ７０は、その少なくとも一部が第１配線４１Ａ，４１Ｂの第１配線部４１Ａａ，４１Ｂａと重なるように配置されていればよい。スイッチング素子８０は、その少なくとも一部が第１配線４１Ａ，４１Ｂの第２配線部４１Ａｂ，４１Ｂｂと重なるように配置されていればよい。発光素子９０は、その少なくとも一部が第１配線４１Ａ，４１Ｂの第２配線部４１Ａｂ，４１Ｂｂと重なるように配置されていればよい。

・各実施形態では、コンデンサ７０のサイズがスイッチング素子８０および発光素子９０のサイズよりも大きかったが、コンデンサ７０、スイッチング素子８０、および発光素子９０のサイズの関係はこれに限られない。たとえば、発光素子９０のサイズがコンデンサ７０のサイズよりも大きくてもよい。またたとえば、スイッチング素子８０のサイズがコンデンサ７０のサイズよりも大きくてもよい。この場合、発光素子９０は「第１特定素子」に対応し、コンデンサ７０は「第２特定素子」または「第３特定素子」に対応している。

・各実施形態において、スイッチング素子８０の電極構成は任意に変更可能である。一例では、スイッチング素子８０は、スイッチング素子８０のスイッチング素子主面８０ｓに、ドレイン電極８１、ソース電極８２、およびゲート電極８３が形成された構成であってもよい。

・各実施形態において、発光素子９０の光の出射方向は、ｚ方向に限られず、任意に変更可能である。一例では、発光素子９０の光の出射方向は、ｚ方向と直交する方向であってもよい。この場合、ケース１００の側壁１０１のうち発光素子９０の光が通過する部分には、開口部が形成されている。この開口部には、透光板が設けられていてもよい。また、側壁１０１上には、透光板１０２に代えて、天壁が設けられていてもよい。つまり、ケース１００の形状は、多層基板２０に向けて開口する箱状であってもよい。

・各実施形態において、発光素子９０の電極構成は任意に変更可能である。一例では、発光素子９０は、アノード電極９１およびカソード電極９２の双方が発光素子主面９０ｓおよび発光素子裏面９０ｒの一方に形成された構成であってもよい。

・各実施形態において、ケース１００から透光板１０２を省略してもよい。
・各実施形態において、半導体発光装置１０からケース１００を省略してもよい。
・各実施形態において、半導体発光装置１０は、ケース１００に代えて、透光樹脂を備えていてもよい。透光樹脂は、光を透過し、電気絶縁性を有する材料からなり、コンデンサ７０、スイッチング素子８０、および発光素子９０を覆っている。透光樹脂は、多層基板２０の基板主面２０ｓの全体を覆う直方体状であってもよい。

・各実施形態において、多層基板２０の構成は任意に変更可能である。一例では、多層基板２０から第２基材２０Ｂおよび第３導電層５０を省略してもよい。
・各実施形態において、半導体発光装置１０は、多層基板２０に代えて、単層の基板を備えていてもよい。この一例について、第１実施形態の半導体発光装置１０を用いて説明する。基板の表面には第１導電層３０が形成されており、基板の裏面には配線パターンとなる第２導電層４０と、外部端子とが形成されている。外部端子としては、半導体発光装置１０に電力を供給する電源端子、グランドに接続されるグランド端子、およびスイッチング素子８０のゲート電極８３に電気的に接続される制御端子が挙げられる。これら外部端子は、たとえば配線パターンによって形成されている。この場合、第３導電層５０および第４導電層６０の双方は省略されている。半導体発光装置１０は、基板をその厚さ方向に貫通し、第１導電層３０と第４導電層６０とを接続する貫通配線を備えている。貫通配線は、第１配線３１と第１配線４１とを接続する第１貫通配線２５Ｓと、第２配線３２と第２配線６２とを接続する第２貫通配線２６と、第３配線３３と第１配線４１とを接続する第３貫通配線２７Ｓと、第４配線３４と第３配線６３とを接続する第４貫通配線２８と、第５配線３５と第４配線６４とを接続する第５貫通配線２９と、を有している。

・本開示では、コンデンサ７０、スイッチング素子８０、および発光素子９０を備える半導体発光装置１０としたが、これに限られず、互いに電気的に接続された第１素子、第２素子、および第３素子を備える電子部品であってもよい。

本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、「ＡがＢ上に形成される」という表現は、本実施形態ではＡがＢに接触してＢ上に直接配置され得るが、変更例として、ＡがＢに接触することなくＢの上方に配置され得ることが意図される。すなわち、「～上に」という用語は、ＡとＢとの間に他の部材が形成される構造を排除しない。

本開示で使用されるｚ方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造は、本明細書で説明されるｚ方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、ｘ方向が鉛直方向であってもよく、またはｙ方向が鉛直方向であってもよい。

［付記］
上記各実施形態および上記各変更例から把握できる技術的思想を以下に記載する。なお、各付記に記載された構成要素に対応する実施形態の構成要素の符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。

（付記Ａ１）
表面（２０ｓ）と、前記表面とは反対側を向く裏面（２０ｒ）と、前記表面（２０ｓ）に形成された第１配線パターン（３０／３０Ｃ）と、前記第１配線パターン（３０／３０Ｃ）に対して前記裏面（２０ｒ）の側に形成された第２配線パターン（４０／４０Ｃ）と、を有する基板と、
前記両配線パターン（３０／３０Ｃ，４０／４０Ｃ）によって互いに電気的に接続された発光素子（９０）、スイッチング素子（８０）、およびコンデンサ（７０）と、
を備え、
前記発光素子（９０）、前記スイッチング素子（８０）、および前記コンデンサ（７０）のうち第１特定素子（７０）および第２特定素子（８０）は、前記基板の厚さ方向（ｚ方向）から視て、第１方向（ｙ方向）に配列されており、
前記発光素子（９０）、前記スイッチング素子（８０）、および前記コンデンサ（７０）のうち前記第２特定素子（８０）および第３特定素子（９０）は、前記基板の厚さ方向（ｚ方向）から視て、前記第１方向（ｙ方向）と交差する第２方向（ｘ方向）に配列されており、
前記第２配線パターン（４０／４０Ｃ）は、前記表面（２０ｓ）における前記発光素子（９０）、前記スイッチング素子（８０）、および前記コンデンサ（７０）を流れる電流の第１電流経路に対して、前記基板の厚さ方向（ｚ方向）から視て前記第１電流経路と重なり、前記第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている
半導体発光装置（１０）。

（付記Ａ２）
前記第１特定素子（７０）と前記第２特定素子（８０）とは、前記第１方向（ｙ方向）から視て、少なくとも一部が重なる位置に配置されている
付記Ａ１に記載の半導体発光装置（１０）。

（付記Ａ３）
前記第２特定素子（８０）と前記第３特定素子（９０）とは、前記第２方向（ｘ方向）から視て、少なくとも一部が重なる位置に配置されている
付記Ａ１またはＡ２に記載の半導体発光装置（１０）。

（付記Ａ４）
前記第１特定素子（７０）は、前記基板の厚さ方向（ｚ方向）から視て、長手方向および短手方向を有する形状であり、前記短手方向が前記第１方向（ｙ方向）に沿い、前記長手方向が前記第２方向（ｘ方向）に沿うように配置されており、
前記第１特定素子（７０）の前記長手方向の長さは、前記第２特定素子（８０）の前記第２方向の長さおよび前記第３特定素子（９０）の前記第２方向の長さのそれぞれよりも長く、
前記第２特定素子（８０）と前記第３特定素子（９０）との双方は、前記第１方向（ｙ方向）から視て、少なくとも一部が前記第１特定素子（７０）と重なる位置に配置されている
付記Ａ１～Ａ３のいずれか１つに記載の半導体発光装置（１０）。

（付記Ａ５）
前記第２特定素子（８０）と前記第３特定素子（９０）との双方は、前記第１方向（ｙ方向）から視て、その全てが前記第１特定素子（７０）と重なる位置に配置されている
付記Ａ４に記載の半導体発光装置（１０）。

（付記Ａ６）
前記第１特定素子は、前記コンデンサ（７０）であり、
前記コンデンサ（７０）は、第１電極（７１）および第２電極（７２）を有し、
前記第１電極（７１）および前記第２電極（７２）は、前記長手方向（ｘ方向）において互いに離間して配置されている
付記Ａ４またはＡ５に記載の半導体発光装置（１０）。

（付記Ａ７）
前記第２特定素子は、前記スイッチング素子（８０）であり、
前記第３特定素子は、前記発光素子（９０）であり、
前記発光素子（９０）は、発光ダイオードであり、
前記スイッチング素子（８０）のドレイン電極（８１）は、前記コンデンサ（７０）の前記第２電極（７２）と電気的に接続されており、
前記スイッチング素子（８０）のソース電極（８２）は、前記発光ダイオード（９０）のアノード電極（９１）と電気的に接続されており、
前記発光ダイオード（９０）のカソード電極（９２）は、前記コンデンサ（７０）の前記第１電極（７１）と電気的に接続されており、
前記スイッチング素子（８０）は、前記第２方向（ｘ方向）において、前記発光ダイオード（９０）よりも前記第２電極（７２）の近くに配置されている
付記Ａ６に記載の半導体発光装置（１０）。

（付記Ａ８）
前記第１配線パターン（３０／３０Ｃ）は、
前記コンデンサ（７０）の前記第１電極（７１）が実装される第１表面側配線（３１／３１Ｃ）と、
前記コンデンサ（７０）の前記第２電極（７２）および前記スイッチング素子（８０）が実装される第２表面側配線（３２／３２Ｃ）と、
前記発光ダイオード（９０）が実装される第３表面側配線（３３／３３Ｃ）と、
を有し、
前記第２配線パターン（４０／４０Ｃ）は、前記基板の厚さ方向（ｚ方向）から視て、前記第３表面側配線（３３／３３Ｃ）と、前記第２表面側配線（３２／３２Ｃ）と、前記第１表面側配線（３１／３１Ｃ）の一部とのそれぞれと重なる位置に形成された裏面側配線（４１／４１Ｃ）を有し、
前記裏面側配線（４１／４１Ｃ）は、前記第３表面側配線（３３／３３Ｃ）と電気的に接続されている
付記Ａ７に記載の半導体発光装置（１０）。

（付記Ａ９）
前記裏面側配線（４１／４１Ｃ）は、
前記第２方向（ｘ方向）に沿って延び、前記基板の厚さ方向（ｚ方向）から視て、前記コンデンサ（７０）の前記第１電極（７１）および前記第２電極（７２）の双方と重なる第１配線部（４１ａ／４１Ｃａ）と、
前記第２方向（ｘ方向）に沿って延び、前記基板の厚さ方向（ｚ方向）から視て、前記発光ダイオード（９０）および前記スイッチング素子（８０）と重なる第２配線部（４１ｂ／４１Ｃｂ）と、
前記第１方向（ｙ方向）において前記第１配線部（４１ａ／４１Ｃａ）と前記第２配線部（４１ｂ／４１Ｃｂ）とを繋ぐ第３配線部（４１ｃ／４１Ｃｃ）と、
を有し、
前記第３配線部（４１ｃ／４１Ｃｃ）は、前記第１配線部（４１ａ／４１Ｃａ）の前記第２方向（ｘ方向）の両端部のうち前記スイッチング素子（８０）に近い方の端部と、前記第２配線部（４１ｂ／４１Ｃｂ）の前記第２方向（ｘ方向）の両端部のうち前記コンデンサ（７０）の前記第２電極（７２）に近い方の端部と、を接続している
付記Ａ８に記載の半導体発光装置（１０）。

（付記Ａ１０）
前記基板の厚さ方向（ｚ方向）から視て、
前記第１配線部（４１ａ／４１Ｃａ）は、前記コンデンサ（７０）の全体と重なるように形成されており、
前記第２配線部（４１ｂ／４１Ｃｂ）は、前記スイッチング素子（８０）および前記発光素子（９０）の双方の全体と重なるように形成されている
付記Ａ９に記載の半導体発光装置（１０）。

（付記Ａ１１）
前記基板の厚さ方向（ｚ方向）から視て、前記第２配線部（４１ｂ／４１Ｃｂ）の前記第１方向（ｙ方向）の寸法は、前記第３表面側配線（３３／３３Ｃ）の前記第１方向（ｙ方向）の寸法と等しく、
前記第１配線部（４１ａ／４１Ｃａ）の前記第１方向（ｙ方向）の寸法は、前記コンデンサ（７０）の前記第１方向（ｙ方向）の寸法と等しい
付記Ａ１０に記載の半導体発光装置（１０）。

（付記Ａ１２）
表面（２０ｓ）と、前記表面（２０ｓ）とは反対側を向く裏面（２０ｒ）と、前記表面（２０ｓ）に形成された第１配線パターン（３０Ａ／３０Ｂ）と、前記第１配線パターン（３０Ａ／３０Ｂ）に対して前記裏面（２０ｒ）の側に形成された第２配線パターン（４０Ａ／４０Ｂ）と、を有する基板と、
前記両配線パターン（３０Ａ／３０Ｂ，４０Ａ／４０Ｂ）によって互いに電気的に接続された発光素子（９０）、スイッチング素子（８０）、およびコンデンサ（７０）と、
を備え、
前記発光素子（９０）、前記スイッチング素子（８０）、および前記コンデンサ（７０）のうち第１特定素子（７０）は、前記基板の厚さ方向（ｚ方向）から視て、長手方向および短手方向を有する形状であり、
前記第１特定素子（７０）と、前記発光素子（９０）、前記スイッチング素子（８０）、および前記コンデンサ（７０）のうちの他の素子（８０，９０）とは、前記基板の厚さ方向（ｚ方向）から視て、前記長手方向と交差する第１方向（ｙ方向）に配列されており、
前記第２配線パターン（４０Ａ／４０Ｂ）は、前記表面（２０ｓ）における前記発光素子（９０）、前記スイッチング素子（８０）、および前記コンデンサ（７０）を流れる電流の第１電流経路に対して、前記基板の厚さ方向（ｚ方向）から視て前記第１電流経路と重なり、前記第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている
半導体発光装置（１０）。

（付記Ａ１３）
前記発光素子（９０）、前記スイッチング素子（８０）、および前記コンデンサ（７０）は、前記第１方向（ｙ方向）から視て、少なくとも一部が互いに重なる位置に配置されている
付記Ａ１２に記載の半導体発光装置（１０）。

（付記Ａ１４）
前記第１特定素子は、前記コンデンサ（７０）であり、
前記発光素子（９０）は、前記第１方向（ｙ方向）において、前記スイッチング素子（８０）よりも前記コンデンサ（７０）の近くに配置されている
付記Ａ１２またはＡ１３に記載の半導体発光装置（１０）。

（付記Ａ１５）
前記コンデンサ（７０）は、第１電極（７１）および第２電極（７２）を有し、
前記第１電極（７１）および前記第２電極（７２）は、前記長手方向において互いに離間して配置されており、
前記スイッチング素子（８０）および前記発光素子（９０）の双方は、前記第１方向（ｙ方向）から視て、前記コンデンサ（７０）の前記第１電極（７１）と重なる配置されており、
前記発光素子（９０）のカソード電極（９２）は、前記コンデンサ（７０）の前記第１電極（７１）と電気的に接続されている
付記Ａ１４に記載の半導体発光装置（１０）。

（付記Ａ１６）
前記発光素子（９０）は、発光ダイオードであり、
前記第１配線パターン（３０Ａ／３０Ｂ）は、
前記コンデンサ（７０）の前記第２電極（７２）が実装される第１表面側配線（３１Ａ／３１Ｂ）と、
前記コンデンサ（７０）の前記第１電極（７１）および前記発光ダイオード（９０）が実装される第２表面側配線（３２Ａ／３２Ｂ）と、
前記スイッチング素子（８０）が実装される第３表面側配線（３３Ａ／３３Ｂ）と、
を有し、
前記第２配線パターン（４０Ａ／４０Ｂ）は、前記基板の厚さ方向（ｚ方向）から視て、前記第３表面側配線（３３Ａ／３３Ｂ）と、前記第２表面側配線（３２Ａ／３２Ｂ）と、前記第１表面側配線（３１Ａ／３１Ｂ）の一部とのそれぞれと重なる位置に形成された裏面側配線（４１Ａ／４１Ｂ）を有し、
前記裏面側配線（４１Ａ／４１Ｂ）は、前記第３表面側配線（３３Ａ／３３Ｂ）と電気的に接続されている
付記Ａ１５に記載の半導体発光装置（１０）。

（付記Ａ１７）
前記裏面側配線（４１Ａ／４１Ｂ）は、
前記第１方向（ｙ方向）に延び、前記基板の厚さ方向（ｚ方向）から視て、前記スイッチング素子（８０）、前記発光ダイオード（９０）、および前記コンデンサ（７０）の前記第１電極（７１）と重なる第１配線部（４１Ａａ／４１Ｂａ）と、
前記第１配線（４１Ａａ／４１Ｂａ）から前記第２方向（ｘ方向）に向けて延び、前記基板の厚さ方向（ｚ方向）から視て、前記コンデンサ（７０）の前記第２電極（７２）と重なる第２配線部（４１Ａｂ／４１Ｂｂ）と、
を有している
付記Ａ１６に記載の半導体発光装置（１０）。

（付記Ａ１８）
前記基板（２０）は、絶縁性を有する複数の基材（２０Ａ～２０Ｃ）と、複数の導電層（３０，３０Ａ～３０Ｃ，４０，４０Ａ～４０Ｃ，５０，５０Ｃ，６０，６０Ｃ）と、を有する多層基板であり、
前記複数の基材（２０Ａ～２０Ｃ）のうち前記基板（２０）の前記表面（２０ｓ）を構成する表面側基材（２０Ａ）は、前記基板（２０）の前記表面（２０ｓ）を構成する基材表面（２０Ａｓ）と、前記基材表面（２０Ａｓ）とは反対側を向く基材裏面（２０Ａｒ）と、を有し、
前記第１配線パターン（３０，３０Ａ～３０Ｃ）は、前記複数の導電層（３０，３０Ａ～３０Ｃ，４０，４０Ａ～４０Ｃ，５０，５０Ｃ，６０，６０Ｃ）のうち前記基材表面（２０ｓ）に形成された導電層であり、
前記第２配線パターン（４０，４０Ａ～４０Ｃ）は、前記複数の導電層（３０，３０Ａ～３０Ｃ，４０，４０Ａ～４０Ｃ，５０，５０Ｃ，６０，６０Ｃ）のうち前記基材裏面（２０Ａｒ）に形成された導電層である
付記Ａ１～Ａ１７のいずれか１つに記載の半導体発光装置（１０）。

（付記Ａ１９）
前記基板（２０）の前記裏面（２０ｒ）には、外部と接続する複数の外部端子（６０，６０Ｃ）が形成されており、
前記複数の外部端子（６０，６０Ｃ）のうち一部の外部端子は、前記基板（２０）をその厚さ方向（ｚ方向）において貫通する貫通配線（２５，２５Ｓ，２５Ｒ，２６，２７Ｓ，２７Ｒ，２８，２９）によって前記スイッチング素子（８０）および前記発光素子（９０）の少なくとも一方と電気的に接続されている
付記Ａ１８に記載の半導体発光装置（１０）。

（付記Ａ２０）
前記貫通配線（２５，２５Ｓ，２５Ｒ，２６，２７Ｓ，２７Ｒ，２８，２９）は、前記複数の導電層（３０，３０Ａ～３０Ｃ，４０，４０Ａ～４０Ｃ，５０，５０Ｃ，６０，６０Ｃ）のうち前記複数の基材（２０Ａ～２０Ｃ）間に配置される導電層（４０，４０Ａ～４０Ｃ，５０，５０Ｃ）を避けて設けられている
付記Ａ１９に記載の半導体発光装置（１０）。

（付記Ａ２１）
前記基板（１０）上に設けられ、前記コンデンサ（７０）、前記スイッチング素子（８０）、および前記発光素子（９０）を囲う側壁（１０１）と、
前記側壁（１０１）上に設けられ、前記基板の厚さ方向（ｚ方向）から視て前記発光素子（９０）と重なる位置に配置された透光板（１０２）と、
を有するケース（１００）をさらに備え、
前記発光素子（９０）は、前記基板の厚さ方向（ｚ方向）において前記基板（２０）から離れるにつれて発光領域が広がるように光を放射し、
前記基板の厚さ方向（ｚ方向）から視て、前記透光板（１０２）と前記基板（２０）との間の前記発光領域が前記側壁（１０１）よりも内方に形成されるように前記発光素子（９０）が前記基板（２０）に実装されている
付記Ａ１～Ａ２０のいずれか１つに記載の半導体発光装置（１０）。

（付記Ａ２２）
前記発光素子（９０）を保護する保護ダイオード（１１０）をさらに備える
付記Ａ１～Ａ２１のいずれか１つに記載の半導体発光装置（１０）。

（付記Ｂ１）
表面と、前記表面とは反対側を向く裏面と、前記表面に形成された第１配線パターンと、前記第１配線パターンに対して前記裏面の側に形成された第２配線パターンと、を有する基板と、
前記両配線パターンによって互いに電気的に接続された第１素子、第２素子、および第３素子と、
を備え、
前記第１素子および前記第２素子は、前記基板の厚さ方向から視て、第１方向に配列されており、
前記第２素子および第３素子は、前記基板の厚さ方向から視て、前記第１方向と交差する第２方向に配列されており、
前記第２配線パターンは、前記表面における前記第１素子、前記第２素子、および前記第３素子を流れる電流の第１電流経路に対して、前記基板の厚さ方向から視て前記第１電流経路と重なり、前記第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている
電子部品。

（付記Ｂ２）
表面と、前記表面とは反対側を向く裏面と、前記表面に形成された第１配線パターンと、前記第１配線パターンに対して前記裏面の側に形成された第２配線パターンと、を有する基板と、
前記両配線パターンによって互いに電気的に接続された第１素子、第２素子、および第３素子と、
を備え、
前記第１素子は、前記基板の厚さ方向から視て、長手方向および短手方向を有する形状であり、
前記第１素子、前記第２素子、および前記第３素子は、前記長手方向と交差する第１方向に配列されており、
前記第２配線パターンは、前記表面における前記第１素子、前記第２素子、および前記第３素子を流れる電流の第１電流経路に対して、前記基板の厚さ方向から視て前記第１電流経路と重なり、前記第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている
電子部品。

１０…半導体発光装置
２０…多層基板（基板）
２０ｓ…基板主面（表面）
２０ｒ…基板裏面（裏面）
２０Ａ…第１基材（表面側基材）
２０Ａｓ…基材表面（表面）
２０Ａｒ…基材裏面
２０Ｂ…第２基材
２０Ｃ…第３基材
２０Ｃｒ…基材裏面（裏面）
２５，２５Ｒ，２５Ｓ…第１貫通配線
２６，２６Ａ，２６Ｂ…第２貫通配線
２７，２７Ｒ，２７Ｓ，２７Ａ，２７Ｂ…第３貫通配線
２８…第４貫通配線
２９，２９Ａ，２９Ｂ…第５貫通配線
３０，３０Ａ，３０Ｂ，３０Ｃ…第１導電層（表面側配線）
３１，３１Ａ，３１Ｂ，３１Ｃ…第１配線
３２，３２Ａ，３２Ｂ，３２Ｃ…第２配線
３３，３３Ａ，３３Ｂ，３３Ｃ…第３配線
３４，３４Ａ，３４Ｂ，３４Ｃ…第４配線
３５，３５Ａ，３５Ｂ，３５Ｃ…第５配線
４０…第２導電層（配線パターン）
４１，４１Ａ，４１Ｂ，４１Ｃ…第１配線（裏面側配線）
４１ａ，４１Ａａ，４１Ｂａ，４１Ｃａ…第１配線部
４１ｂ，４１Ａｂ，４１Ｂｂ，４１Ｃｂ…第２配線部
４１ｃ，４１Ａｃ，４１Ｂｃ，４１Ｃｃ…第３配線部
５０…第３導電層
５１…第１配線
５２…第２配線
５３…第３配線
５４…第４配線
６０…第４導電層
６１…第１配線（外部端子）
６２…第２配線（外部端子）
６３…第３配線（外部端子）
６４…第４配線（外部端子）
７０…コンデンサ
７１…第１電極
７２…第２電極
８０…スイッチング素子
８１…ドレイン電極
８２…ソース電極
９０…発光素子（発光ダイオード）
９１…アノード電極
９２…カソード電極
１００…ケース
１０１…側壁
１０１Ａ…第１側壁
１０１Ｂ…第２側壁
１０１Ｃ…第３側壁
１０１Ｄ…第４側壁
１０２…透光板
１１０…保護ダイオード

Claims (21)

1. 表面と、前記表面とは反対側を向く裏面と、前記表面に形成された第１配線パターンと、前記第１配線パターンに対して前記裏面の側に形成された第２配線パターンと、を有する基板と、
   前記両配線パターンによって互いに電気的に接続された発光素子、スイッチング素子、およびコンデンサと、
   を備え、
   前記発光素子、前記スイッチング素子、および前記コンデンサのうち第１特定素子および第２特定素子は、前記基板の厚さ方向から視て、第１方向に配列されており、
   前記発光素子、前記スイッチング素子、および前記コンデンサのうち前記第２特定素子および第３特定素子は、前記基板の厚さ方向から視て、前記第１方向と交差する第２方向に配列されており、
   前記第２配線パターンは、前記表面における前記発光素子、前記スイッチング素子、および前記コンデンサを流れる電流の第１電流経路に対して、前記基板の厚さ方向から視て前記第１電流経路と重なり、前記第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている
   半導体発光装置。
2. 前記第１特定素子と前記第２特定素子とは、前記第１方向から視て、少なくとも一部が重なる位置に配置されている
   請求項１に記載の半導体発光装置。
3. 前記第２特定素子と前記第３特定素子とは、前記第２方向から視て、少なくとも一部が重なる位置に配置されている
   請求項１または２に記載の半導体発光装置。
4. 前記第１特定素子は、前記基板の厚さ方向から視て、長手方向および短手方向を有する形状であり、前記短手方向が前記第１方向に沿い、前記長手方向が前記第２方向に沿うように配置されており、
   前記第１特定素子の前記長手方向の長さは、前記第２特定素子の前記第２方向の長さおよび前記第３特定素子の前記第２方向の長さのそれぞれよりも長く、
   前記第２特定素子と前記第３特定素子との双方は、前記第１方向から視て、少なくとも一部が前記第１特定素子と重なる位置に配置されている
   請求項１～３のいずれか一項に記載の半導体発光装置。
5. 前記第２特定素子と前記第３特定素子との双方は、前記第１方向から視て、その全てが前記第１特定素子と重なる位置に配置されている
   請求項４に記載の半導体発光装置。
6. 前記第１特定素子は、前記コンデンサであり、
   前記コンデンサは、第１電極および第２電極を有し、
   前記第１電極および前記第２電極は、前記長手方向において互いに離間して配置されている
   請求項４または５に記載の半導体発光装置。
7. 前記第２特定素子は、前記スイッチング素子であり、
   前記第３特定素子は、前記発光素子であり、
   前記発光素子は、発光ダイオードであり、
   前記スイッチング素子のドレイン電極は、前記コンデンサの前記第２電極と電気的に接続されており、
   前記スイッチング素子のソース電極は、前記発光ダイオードのアノード電極と電気的に接続されており、
   前記発光ダイオードのカソード電極は、前記コンデンサの前記第１電極と電気的に接続されており、
   前記スイッチング素子は、前記第２方向において、前記発光ダイオードよりも前記第２電極の近くに配置されている
   請求項６に記載の半導体発光装置。
8. 前記第１配線パターンは、
   前記コンデンサの前記第１電極が実装される第１表面側配線と、
   前記コンデンサの前記第２電極および前記スイッチング素子が実装される第２表面側配線と、
   前記発光ダイオードが実装される第３表面側配線と、
   を有し、
   前記第２配線パターンは、前記基板の厚さ方向から視て、前記第３表面側配線と、前記第２表面側配線と、前記第１表面側配線の一部とのそれぞれと重なる位置に形成された裏面側配線を有し、
   前記裏面側配線は、前記第３表面側配線と電気的に接続されている
   請求項７に記載の半導体発光装置。
9. 前記裏面側配線は、
   前記第２方向に沿って延び、前記基板の厚さ方向から視て、前記コンデンサの前記第１電極および前記第２電極の双方と重なる第１配線部と、
   前記第２方向に沿って延び、前記基板の厚さ方向から視て、前記発光ダイオードおよび前記スイッチング素子と重なる第２配線部と、
   前記第１方向において前記第１配線部と前記第２配線部とを繋ぐ第３配線部と、
   を有し、
   前記第３配線部は、前記第１配線部の前記第２方向の両端部のうち前記スイッチング素子に近い方の端部と、前記第２配線部の前記第２方向の両端部のうち前記コンデンサの前記第２電極に近い方の端部と、を接続している
   請求項８に記載の半導体発光装置。
10. 前記基板の厚さ方向から視て、
    前記第１配線部は、前記コンデンサの全体と重なるように形成されており、
    前記第２配線部は、前記スイッチング素子および前記発光素子の双方の全体と重なるように形成されている
    請求項９に記載の半導体発光装置。
11. 前記基板の厚さ方向から視て、前記第２配線部の前記第１方向の寸法は、前記第３表面側配線の前記第１方向の寸法と等しく、
    前記第１配線部の前記第１方向の寸法は、前記コンデンサの前記第１方向の寸法と等しい
    請求項１０に記載の半導体発光装置。
12. 表面と、前記表面とは反対側を向く裏面と、前記表面に形成された第１配線パターンと、前記第１配線パターンに対して前記裏面の側に形成された第２配線パターンと、を有する基板と、
    前記両配線パターンによって互いに電気的に接続された発光素子、スイッチング素子、およびコンデンサと、
    を備え、
    前記発光素子、前記スイッチング素子、および前記コンデンサのうち第１特定素子は、前記基板の厚さ方向から視て、長手方向および短手方向を有する形状であり、
    前記第１特定素子と、前記発光素子、前記スイッチング素子、および前記コンデンサのうちの他の素子とは、前記基板の厚さ方向から視て、前記長手方向と交差する第１方向に配列されており、
    前記第２配線パターンは、前記表面における前記発光素子、前記スイッチング素子、および前記コンデンサを流れる電流の第１電流経路に対して、前記基板の厚さ方向から視て前記第１電流経路と重なり、前記第１電流経路とは反対方向に流れる電流の第２電流経路を構成するように形成されている
    半導体発光装置。
13. 前記発光素子、前記スイッチング素子、および前記コンデンサは、前記第１方向から視て、少なくとも一部が互いに重なる位置に配置されている
    請求項１２に記載の半導体発光装置。
14. 前記第１特定素子は、前記コンデンサであり、
    前記発光素子は、前記第１方向において、前記スイッチング素子よりも前記コンデンサの近くに配置されている
    請求項１２または１３に記載の半導体発光装置。
15. 前記コンデンサは、第１電極および第２電極を有し、
    前記第１電極および前記第２電極は、前記長手方向において互いに離間して配置されており、
    前記スイッチング素子および前記発光素子の双方は、前記第１方向から視て、前記コンデンサの前記第１電極と重なる配置されており、
    前記発光素子のカソード電極は、前記コンデンサの前記第１電極と電気的に接続されている
    請求項１４に記載の半導体発光装置。
16. 前記発光素子は、発光ダイオードであり、
    前記第１配線パターンは、
    前記コンデンサの前記第２電極が実装される第１表面側配線と、
    前記コンデンサの前記第１電極および前記発光ダイオードが実装される第２表面側配線と、
    前記スイッチング素子が実装される第３表面側配線と、
    を有し、
    前記第２配線パターンは、前記基板の厚さ方向から視て、前記第３表面側配線と、前記第２表面側配線と、前記第１表面側配線の一部とのそれぞれと重なる位置に形成された裏面側配線を有し、
    前記裏面側配線は、前記第３表面側配線と電気的に接続されている
    請求項１５に記載の半導体発光装置。
17. 前記基板の厚さ方向から視て、前記第１方向と直交する方向を第２方向とすると、
    前記裏面側配線は、
    前記第１方向に延び、前記基板の厚さ方向から視て、前記スイッチング素子、前記発光ダイオード、および前記コンデンサの前記第１電極と重なる第１配線部と、
    前記第１配線部から前記第２方向に向けて延び、前記基板の厚さ方向から視て、前記コンデンサの前記第２電極と重なる第２配線部と、
    を有している
    請求項１６に記載の半導体発光装置。
18. 前記基板は、絶縁性を有する複数の基材と、複数の導電層と、を有する多層基板であり、
    前記複数の基材のうち前記基板の前記表面を構成する表面側基材は、前記基板の前記表面を構成する基材表面と、前記基材表面とは反対側を向く基材裏面と、を有し、
    前記第１配線パターンは、前記複数の導電層のうち前記基材表面に形成された導電層であり、
    前記第２配線パターンは、前記複数の導電層のうち前記基材裏面に形成された導電層である
    請求項１～１７のいずれか一項に記載の半導体発光装置。
19. 前記基板の前記裏面には、外部と接続する複数の外部端子が形成されており、
    前記複数の外部端子のうち一部の外部端子は、前記基板をその厚さ方向において貫通する貫通配線によって前記スイッチング素子および前記発光素子の少なくとも一方と電気的に接続されている
    請求項１８に記載の半導体発光装置。
20. 前記貫通配線は、前記複数の導電層のうち前記複数の基材間に配置される導電層を避けて設けられている
    請求項１９に記載の半導体発光装置。
21. 前記基板上に設けられ、前記コンデンサ、前記スイッチング素子、および前記発光素子を囲う側壁と、
    前記側壁上に設けられ、前記基板の厚さ方向から視て前記発光素子と重なる位置に配置された透光板と、
    を有するケースをさらに備え、
    前記発光素子は、前記基板の厚さ方向において前記基板から離れるにつれて発光領域が広がるように光を放射し、
    前記基板の厚さ方向から視て、前記透光板と前記基板との間の前記発光領域が前記側壁よりも内方に形成されるように前記発光素子が前記基板に実装されている
    請求項１～２０のいずれか一項に記載の半導体発光装置。

Images