JP2011238822A - 半導体発光素子駆動装置 - Google Patents

Abstract

【課題】半導体発光素子の高寿命化及び高速駆動を実現させる。
【解決手段】キャパシタ１７の第１の端子１７ａを制御信号線１１に電気的に接続し、キャパシタ１７の第２の端子１７ｂを半導体発光素子１のアノード端子１ａに電気的に接続する。そして、トランジスタ９にＬＯＷレベルのステップ信号を出力したことでトランジスタ９が非導通状態となったときに、半導体発光素子１に蓄積されている残留電荷が、トランジスタ９を迂回してキャパシタ１７を通過し、制御信号線１１に放出される。
【選択図】図１

Description

本発明は、半導体発光素子を発光させる半導体発光素子駆動装置に関するものである。

レーザビームプリンタ等の市場において、高解像度化、高速化が求められている。それらを実現するための重要な要素として、半導体発光素子の多ビーム化が挙げられる。近年この多ビーム化に対応すべく、半導体発光素子として従来の端面発光型レーザの代わりに垂直共振器面発光レーザ（ＶＣＳＥＬ：Ｖａｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）を採用しようとする動きが出始めてきている。ＶＣＳＥＬは、二次元アレイ状に多数の素子が集積可能など、端面発光型レーザに対して、多ビーム化に有利である。

ＶＣＳＥＬは、ＰＮ接合面積が小さいという構造上の理由から、内部抵抗は数百Ω〜数ｋΩ程度と、端面発光型レーザの内部抵抗（数Ω〜数十Ω）に対して非常に高い。また、ＶＣＳＥＬの寄生容量は、数十ｐＦ程度と、端面発光型レーザの寄生容量（５ｐＦ以下）に対して非常に大きい。したがって、端面発光型レーザで一般的に使われている電流駆動方式は、内部抵抗と寄生容量の影響を受けやすく、半導体発光素子としてＶＣＳＥＬに採用しようとすると、立ち上がり／立ち下がりが非常に遅くなり、半導体発光素子を高速駆動できない。これに対して、電圧駆動方式は、内部抵抗と寄生容量の影響を受けにくく、面発光型レーザに採用しても、立ち上がり／立ち下がりを速くし、半導体発光素子を高速駆動させることができる。

しかしながら、ＶＣＳＥＬは、内部抵抗が高く寄生容量が大きいため、立ち上がりが速いと、立ち上がり時にＶＣＳＥＬに流れる電流に、スパイクが発生しやすくなる。つまり、半導体発光素子を無駄に消耗させることになり、半導体発光素子の短寿命化を招くことになる。また、スパイクが発生すると、ＭＨｚ帯の高周波成分が多く含まれることになり、電源配線に重畳すると、プリント配線板あるいは電源供給用ケーブルなどがアンテナとなって、放射ノイズが発生する。

スパイクを抑制する手段として、ＲＣ回路を用いたものがある（特許文献１参照）。このＲＣ回路を有する半導体発光素子駆動装置の一例を図９に示す。スイッチ素子としてのトランジスタ１０２のコレクタ端子は、抵抗素子１０７と電源配線１０９を介して定電圧源１０６に接続されている。トランジスタ１０２のエミッタ端子は、半導体発光素子１０１のアノード端子に接続されている。トランジスタ１０２のベース端子は、抵抗素子１０４を介して、駆動制御部１０３の制御信号出力端子１０３ａに接続されている。容量性素子としてのキャパシタ１０５は、一端がトランジスタ１０２のベース端子と抵抗素子１０４の間の接続点Ａに接続され、他端がグラウンドに接続されている。つまり、抵抗素子１０４とキャパシタ１０５とでＲＣ回路が構成される。

この半導体発光素子駆動装置の基本動作について説明する。駆動制御部１０３は、制御信号出力端子１０３ａからトランジスタ１０２のベース端子へ、制御信号であるステップ信号を出力する。このステップ信号がＨＩＧＨレベルの時、トランジスタ１０２がオン、つまり、トランジスタ１０２が導通状態となり、電流が定電圧源１０６からトランジスタ１０２を介して半導体発光素子１０１に流れ、半導体発光素子１０１が点灯する。逆にステップ信号がＬＯＷレベルの時、トランジスタ１０２がオフ、つまり、トランジスタ１０２が非導通状態となり、半導体発光素子１０１が消灯する。ここで、抵抗素子１０４とキャパシタ１０５からなるＲＣ回路があるので、このＲＣ回路の時定数調整によって、ステップ信号の立ち上がりを緩やかにすることができ、スパイクを抑制することができる。

特開平７−２４５４４１号公報

しかしながら、半導体発光素子がＶＣＳＥＬのように内部抵抗が高く、かつ、寄生容量が大きい場合、スイッチ素子がオン（導通状態）からオフ（非導通状態）に切り換わったときに、半導体発光素子の寄生容量に蓄積された残留電荷が放電されにくい。よって、スイッチ素子のオフの期間でも、半導体発光素子において電流が流れ続けることになり、半導体発光素子を無駄に消耗させ、短寿命化を招く。また、ＲＣ回路により電流波形が鈍るため、半導体発光素子の応答速度が下がり、高速化の妨げとなっていた。

そこで、本発明は、半導体発光素子の高寿命化及び高速駆動を実現させる半導体発光素子駆動装置を提供することを目的とするものである。

本発明は、半導体発光素子を備え、前記半導体発光素子に電流を供給して前記半導体発光素子を発光させる半導体発光素子駆動装置において、前記半導体発光素子に電流を供給するための定電圧源と、前記半導体発光素子に直列接続され、前記定電圧源により前記半導体発光素子へ電流を供給する導通状態と前記半導体発光素子への電流の供給を停止する非導通状態とに切り換わるスイッチ素子と、制御信号線によって前記スイッチ素子に接続され、前記スイッチ素子の導通状態と非導通状態との切り換えを制御する制御信号を、前記制御信号線を介して前記スイッチ素子に出力する制御信号出力手段と、前記制御信号線に電気的に接続される第１の端子と前記半導体発光素子のアノード端子に電気的に接続される第２の端子とを有し、前記スイッチ素子が非導通状態のときに、前記半導体発光素子に蓄積されている残留電荷を、前記スイッチ素子を迂回して前記制御信号線に放出する電荷放出回路と、を備えたことを特徴とするものである。

本発明によれば、スイッチ素子の非通電状態の期間では半導体発光素子の寄生容量に蓄積された残留電荷が電荷放出回路を経て制御信号線に放出されるので、半導体発光素子の消耗を抑制することができ、半導体発光素子の寿命を延ばすことができる。また、半導体発光素子の応答速度が向上し、高速化を実現することができる。

本発明の第１実施形態に係る半導体発光素子駆動装置の概略構成を示す電気回路図であり、（ａ）は全体の回路図、（ｂ）は半導体発光素子の等価回路図である。 電荷放出回路の説明図であり、（ａ）は電荷放出回路がダイオードの場合を示す図であり、（ｂ）は電荷放出回路がキャパシタとダイオードとの並列回路の場合を示す図である。 本発明の第２実施形態に係る半導体発光素子駆動装置の概略構成を示す電気回路図である。 本発明の第３実施形態に係る半導体発光素子駆動装置の概略構成を示す電気回路図である。 本発明の第４実施形態に係る半導体発光素子駆動装置の概略構成を示す電気回路図である。 実施例において図１に示す回路の回路シミュレーションを行った結果を示す図であり、（ａ）は図１のトランジスタのベース端子―エミッタ端子間電圧を示す電圧波形図、（ｂ）は図１の半導体発光素子に印加される電圧を示す電圧波形図である。 実施例において図１に示す回路の回路シミュレーションを行った結果を示す図であり、（ａ）は図１の半導体発光素子に流れる電流を示す電流波形図、（ｂ）は図１の電源配線に流れる電流のスペクトラムである。 図１においてＲＣ回路なしとした場合の回路シミュレーションを行った結果を示す図であり、（ａ）は半導体発光素子に流れる電流を示す電流波形図、（ｂ）は電源配線に流れる電流のスペクトラムである。 従来の半導体発光素子駆動装置の概略構成を示す電気回路図である。 比較例において図９に示す回路の回路シミュレーションを行った結果を示す図であり、（ａ）は図９のトランジスタのベース端子―エミッタ端子間電圧を示す電圧波形図、（ｂ）は図９の半導体発光素子に印加される電圧を示す電圧波形図である。 比較例において図９に示す回路の回路シミュレーションを行った結果を示す図であり、（ａ）は図９の半導体発光素子に流れる電流を示す電流波形図、（ｂ）は図９の電源配線に流れる電流のスペクトラムである。

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。

［第１実施形態］
図１は、本発明の第１実施形態に係る半導体発光素子駆動装置の概略構成を示す電気回路図である。図１（ａ）に示す半導体発光素子駆動装置５０は、不図示のプリント配線板に搭載された半導体発光素子１を備えている。半導体発光素子１は半導体レーザ素子であり、本第１実施形態では、垂直共振器面発光レーザ（ＶＣＳＥＬ）素子である。半導体発光素子１は、アノード端子１ａとカソード端子１ｃとを備え、カソード端子１ｃが不図示のプリント配線板に形成されたグラウンド線Ｇに接続されている。

また、半導体発光素子駆動装置５０は、一定の直流電圧を発生し、半導体発光素子１に電流を供給するための定電圧源３と、定電圧源３と半導体発光素子１のアノード端子１ａとを接続する電源供給線５と、を備えている。この電源供給線５は、電源ケーブルである電源配線５ａと、不図示のプリント配線板に形成された電源ライン５ｂとからなる。電源ライン５ｂには、定電圧源３から半導体発光素子１に向かって抵抗素子７及びスイッチ素子としてのバイポーラトランジスタ（以下、単に「トランジスタ」という）９が順次配設されている。具体的に説明すると、トランジスタ９のコレクタ端子９ｃが抵抗素子７を介して定電圧源３に電気的に接続されている。トランジスタ９のエミッタ端子９ｅは、半導体発光素子１のアノード端子１ａに電気的に接続されている。つまり、定電圧源３に対してトランジスタ９と半導体発光素子１とが直列接続されている。トランジスタ９のベース端子９ｂは制御信号入力端子、コレクタ端子９ｃは電流入力端子、エミッタ端子９ｅは電流出力端子として機能する。なお、スイッチ素子として、バイポーラトランジスタの代わりにＦＥＴを使用してもよい。

また、半導体発光素子駆動装置５０は、制御信号線１１によってトランジスタ９に接続される制御信号出力手段として機能する駆動制御部１３を備えている。具体的には、トランジスタ９のベース端子９ｂが、制御信号線１１に配設された抵抗素子１５を介して駆動制御部１３の制御信号出力端子１３ａに電気的に接続されている。つまり、抵抗素子１５は、一対の端子１５ａ，１５ｂを有している。そして、抵抗素子１５の一方の端子１５ａとトランジスタ９のベース端子９ｂとが電気的に接続され、抵抗素子１５の他方の端子１５ｂと駆動制御部１３の制御信号出力端子１３ａとが電気的に接続されている。

さらに、半導体発光素子駆動装置５０は、電荷放出回路としての容量性素子である一対の端子１７ａ，１７ｂを有するキャパシタ１７を備えている。つまり、キャパシタ１７は、制御信号線１１に電気的に接続される第１の端子１７ａと、半導体発光素子１のアノード端子１ａに電気的に接続される第２の端子１７ｂとを有している。具体的には、キャパシタ１７の第１の端子１７ａは、制御信号線１１におけるトランジスタ９のベース端子９ｂと抵抗素子１５の一方の端子１５ａとの間にある接続点Ａに接続されて、抵抗素子１５の一方の端子１５ａに電気的に接続されている。また、キャパシタ１７の第２の端子１７ｂは、電源供給線５の電源ライン５ｂにおけるトランジスタ９のエミッタ端子９ｅと半導体発光素子１のアノード端子１ａとの間にある接続点Ｂに接続されて、アノード端子１ａに電気的に接続されている。なお、抵抗素子７の一方の端子に接続されるキャパシタ１９は、デカップリング用のものである。

次に、半導体発光素子駆動装置５０の基本動作について説明する。駆動制御部１３は、制御信号出力端子１３ａから制御信号線１１を介してトランジスタ９のベース端子９ｂへ、トランジスタ９の導通状態と非導通状態との切り換えを制御する制御信号であるステップ信号を出力する。

このステップ信号が閾値電圧より高いＨＩＧＨレベルの時、トランジスタ９がオン、即ち、トランジスタ９のコレクタ端子９ｃとエミッタ端子９ｅとの間が導通される導通状態となる。つまり、ステップ信号がＨＩＧＨレベルの時、トランジスタ９が導通状態となり、定電圧源３から半導体発光素子１へ電流が供給され、半導体発光素子１が点灯する。逆に、ステップ信号が閾値電圧より低いＬＯＷレベルの時、トランジスタ９がオフ、即ち、トランジスタ９のコレクタ端子９ｃとエミッタ端子９ｅとの間が非導通状態となる。つまり、ステップ信号がＬＯＷレベルの時、トランジスタ９が非導通状態となり、半導体発光素子１への電流の供給が停止され、半導体発光素子１が消灯する。

ここで、半導体発光素子１は面発光型レーザ素子であり、図１（ｂ）に示すように、等価回路が内部抵抗と寄生容量との並列回路で表される。この寄生容量は、数十ｐＦ程度（例えば２０ｐＦ）と、端面発光型レーザの寄生容量（５ｐＦ以下）に対して非常に大きい。また、内部抵抗は、数百Ω〜数ｋΩ程度（例えば１ｋΩ）と、端面発光型レーザの内部抵抗（数Ω〜数十Ω）に対して非常に高い。

従って、トランジスタ９がオン（導通状態）からオフ（非導通状態）に切り換わった際に、内部抵抗のみでは寄生容量に残留電荷を放出するのに時間を要する。これに対し、本第１実施形態では、トランジスタ９がオンからオフに切り換わった際に、半導体発光素子１に寄生容量によって蓄積されている残留電荷が、トランジスタ９を迂回し、キャパシタ１７を通じて制御信号線１１に放出される。具体的に説明すると、トランジスタ９がオフになったときには、半導体発光素子１には定電圧源３による電圧の印加が停止される。そして、ステップ信号はＬＯＷレベルであるので、制御信号線１１は、半導体発光素子１のアノード端子１ａの電位よりも低い電位である。また、キャパシタ１７は、高周波電流に対してトランジスタ９のエミッタ端子−ベース端子間のインピーダンスよりも低インピーダンスであり、瞬時電流が流れやすい。したがって、半導体発光素子１からは残留電荷による電流が瞬時にキャパシタ１７を通じて制御信号線１１に流れることとなる。この制御信号線１１に放出された電荷は、抵抗素子１５を介して駆動制御部１３の制御信号出力端子１３ａへ放電される。また、抵抗素子１５の抵抗値と駆動制御部１３の出力インピーダンス値との合成値は半導体発光素子１の内部抵抗の抵抗値と比較して低く設定されており、半導体発光素子１の残留電荷は制御信号線１１に流れやすくなっている。これにより、半導体発光素子１のオフの期間において、半導体発光素子１に残留している残留電荷がキャパシタ１７を経て制御信号線１１に放出され、半導体発光素子１を素早く消灯させることができる。したがって、ステップ信号の立ち下り時の半導体発光素子１の応答速度が向上し、高速化を実現することができる。また、半導体発光素子１の点灯時間が短くなるので、半導体発光素子１の消耗を抑制することができ、半導体発光素子１の寿命を延ばすことができる。

ここで、本第１実施形態では、電荷放出回路が容量性素子としてのキャパシタ１７である。つまり、駆動制御部１３からトランジスタ９側を見た場合に、トランジスタ９のベース端子９ｂの前に、抵抗素子１５とキャパシタ１７に加えて、半導体発光素子１の内部抵抗と寄生容量とを含むＲＣ回路が接続されていることと等価である。したがって、抵抗素子１５の抵抗値及びキャパシタの容量を調整することにより、時定数を調整することができる。これにより、ステップ信号の立ち上がりを緩やかにすることができ、それによって立ち上がり時に発生するスパイク電流を抑制させることができる。このことは、スパイクによる半導体発光素子１の無駄な消耗を抑制することになり、半導体発光素子１の長寿命化につながる。また、電源配線５ａや電源ライン５ｂにおけるスパイクによる放射ノイズも抑制することができる。

ところで、トランジスタ９がオフからオンに切り換わる際に、半導体発光素子１を点灯させるために、その寄生容量に電荷を充電させる必要がある。その時の充電経路は、トランジスタ９のエミッタ端子９ｅ経由だけでなく、キャパシタ１７経由もある。本第１実施形態では、電荷放出回路が容量性素子としてのキャパシタ１７であるので、ステップ信号がＬＯＷレベルからＨＩＧＨレベルとなったときに、キャパシタ１７を経由して半導体発光素子１が充電されるので、充電が早くなる。よって、ステップ信号の立ち上がり時の半導体発光素子１の応答速度が上がり、高速化が可能となる。そして、半導体発光素子駆動装置５０を電子写真式の画像形成装置に適用した場合には、高解像度化が可能となる。

なお、本第１実施形態では、電荷放出回路としてキャパシタ１７の場合について説明したが、これに限定するものではなく、キャパシタ１７の代わりに、図２（ａ）に示すように、電荷放出回路としてダイオード１７Ａであってもよい。この場合、ダイオード１７Ａのカソード端子が制御信号線１１に接続される第１の端子１７ａであり、アノード端子が半導体発光素子１のアノード端子１ａ第２の端子１７ｂである。電荷放出回路としてダイオード１７Ａとした場合も、トランジスタ９がオンからオフに切り換わった際に、半導体発光素子１に寄生容量によって蓄積されている残留電荷が、トランジスタ９を迂回し、ダイオード１７Ａを順方向に流れて制御信号線１１に放出される。この制御信号線１１に放出された電荷は、抵抗素子１５を介して駆動制御部１３の制御信号出力端子１３ａへ放電される。抵抗素子１５の抵抗値と駆動制御部１３の出力インピーダンス値との合成値は半導体発光素子１の内部抵抗の抵抗値と比較して低く設定されており、半導体発光素子１の残留電荷は制御信号線１１に流れやすくなっている。これにより、半導体発光素子１のオフの期間において、半導体発光素子１に残留している残留電荷がダイオード１７Ａを経て制御信号線１１に放出され、半導体発光素子１が素早く消灯する。したがって、ステップ信号の立ち下り時の半導体発光素子１の応答速度が向上し、高速化を実現することができる。また、半導体発光素子１の点灯時間が短くなるので、半導体発光素子１の消耗を抑制することができ、半導体発光素子１の寿命を延ばすことができる。

なお、このダイオード１７Ａは、通常のダイオードでもよいが、容量性を有するダイオード、例えば可変容量ダイオードであってもよい。容量性を有するダイオードの場合、駆動制御部１３からトランジスタ９側を見たときに、トランジスタ９のベース端子９ｂの前に、抵抗素子１５とダイオード１７Ａに加えて、半導体発光素子１の内部抵抗と寄生容量とを含むＲＣ回路が接続されていることとなる。したがって、抵抗素子１５の抵抗値及びダイオードの容量を調整することにより、時定数を調整することができる。これにより、ステップ信号の立ち上がりを緩やかにすることができ、それによって立ち上がり時に発生するスパイク電流を抑制させることができる。このことは、スパイクによる半導体発光素子１の無駄な消耗を抑制することになり、半導体発光素子１の長寿命化につながる。また、電源配線５ａや電源ライン５ｂにおけるスパイクによる放射ノイズも抑制することができる。また、ステップ信号がＬＯＷレベルからＨＩＧＨレベルとなったときに、ダイオード１７Ａを経由して半導体発光素子１が充電されるので、充電が早くなる。よって、半導体発光素子１の応答速度が上がり、高速化が可能となる。そして、半導体発光素子駆動装置を電子写真式の画像形成装置に適用した場合には、高解像度化が可能となる。

また、図２（ｂ）に示すように、電荷放出回路がキャパシタ１７とダイオード１７Ａとの並列回路で構成されていてもよい。この場合、キャパシタ１７の一方の端子とダイオード１７Ａのカソード端子とが接続されて第１の端子１７ａとなり、キャパシタ１７の他方の端子とダイオード１７Ａのアノード端子とが接続されて第２の端子１７ｂとなる。この場合も上記第１実施形態と同様の効果を奏するものである。また、図１、図２（ａ）、図２（ｂ）において、キャパシタ１７又はダイオード１７Ａの数は、１つに限らず、複数個並列接続されていてもよい。

［第２実施形態］
次に、本発明に係る第２実施形態の半導体発光素子駆動装置について説明する。図３は、本発明の第２実施形態に係る半導体発光素子駆動装置の概略構成を示す電気回路図である。なお、上記第１実施形態と同様の構成については、同一符号を付して説明を省略する。図３において、半導体発光素子駆動装置５０Ｂは、上記第１実施形態と同様に、電荷放出回路としての容量性素子であるキャパシタ１７を備えているが、キャパシタ１７の第１の端子１７ａの接続位置が上記第１実施形態と異なる。具体的には、キャパシタ１７の第１の端子１７ａは、制御信号線１１における抵抗素子１５の他方の端子１５ｂと駆動制御部１３の制御信号出力端子１３ａとの間にある接続点Ａ’に接続されて、抵抗素子１５の他方の端子１５ｂに電気的に接続されている。なお、キャパシタ１７の第２の端子１７ｂは、接続点Ｂに接続されている。

従って、本第２実施形態では、トランジスタ９がオンからオフに切り換わった際に、半導体発光素子１に寄生容量によって蓄積されている残留電荷が、トランジスタ９を迂回し、キャパシタ１７を通じて制御信号線１１に放出される。この制御信号線１１に放出された電荷は、抵抗素子１５を介さずに駆動制御部１３の制御信号出力端子１３ａへ放電される。これにより、半導体発光素子１のオフの期間において、半導体発光素子１に残留している残留電荷がキャパシタ１７を経て制御信号線１１に放出され、半導体発光素子１が素早く消灯する。したがって、ステップ信号の立ち下がり時の半導体発光素子１の応答速度が向上し、高速化を実現することができる。また、半導体発光素子１の点灯時間が短くなるので、半導体発光素子１の消耗を抑制することができ、半導体発光素子１の寿命を延ばすことができる。

また、本第２実施形態では、電荷放出回路が容量性素子であるキャパシタ１７であるので、ステップ信号がＬＯＷレベルからＨＩＧＨレベルとなったときに、キャパシタ１７を経由して半導体発光素子１が充電されるので、充電が早くなる。よって、ステップ信号の立ち上がり時の半導体発光素子１の応答速度が上がり、高速化が可能となる。そして、半導体発光素子駆動装置５０Ｂを電子写真式の画像形成装置に適用した場合には、高解像度化が可能となる。さらに、本第２実施形態では、抵抗素子１５を経由しないので、上記第１実施形態よりも、半導体発光素子１の充放電の速度を上げることができる。なお、本第２実施形態でも図２（ａ），図２（ｂ）と同様に、電荷放出回路がダイオードやキャパシタとダイオードとの並列回路であってもよく、キャパシタやダイオードの数も１つに限らず、複数個並列接続されていてもよい。

［第３実施形態］
次に、本発明の第３実施形態に係る半導体発光素子駆動装置について説明する。図４は、本発明の第３実施形態に係る半導体発光素子駆動装置の概略構成を示す電気回路図である。なお、上記第１実施形態と同様の構成については、同一符号を付して説明を省略する。図４において、半導体発光素子駆動装置５０Ｃは、上記第１実施形態の構成に加えて、更に、半導体発光素子１と等価なインピーダンス特性（インピーダンスの周波数特性）を有する補償回路２１を備えている。

この補償回路２１は、容量性素子であるキャパシタ２３と、抵抗素子２５との並列回路で構成されている。つまり、本第３実施形態では、補償回路２１の容量成分がキャパシタ２３である。キャパシタ２３は、半導体発光素子１の寄生容量と同じ容量値に設定されており、また、抵抗素子２５は、半導体発光素子１の内部抵抗と同じ抵抗値に設定さている。なお、補償回路２１として、キャパシタ２３と抵抗素子２５との並列回路の代わりに、半導体発光素子１と同等の面発光型レーザである別の半導体発光素子や半導体発光素子１と同一のインピーダンス特性の半導体素子であってもよい。この場合の補償回路の容量成分は、寄生容量となる。補償回路２１は、一方の端子２１ａが定電圧源３に不図示のプリント配線板に形成された補償回路用電源供給線２７を介して接続され、他方の端子２１ｂが不図示のプリント配線板に形成されたグラウンド線Ｇに接続されている。この補償回路用電源供給線２７は、電源供給線５から分岐するように抵抗素子７とトランジスタ９との間に接続され、定電圧源３に抵抗素子７を介して電気的に接続されている。

補償回路用電源供給線２７には、補償回路用スイッチ素子としてのバイポーラトランジスタ（以下、単に「トランジスタ」という）２９が配設されている。具体的に説明すると、トランジスタ２９のコレクタ端子２９ｃが抵抗素子７を介して定電圧源３に電気的に接続されている。トランジスタ２９のエミッタ端子２９ｅは、補償回路２１のスイッチ素子側の端子である一方の端子２１ａに電気的に接続されている。つまり、定電圧源３に対して、トランジスタ２９と補償回路２１とが直列接続されている。トランジスタ２９のベース端子２９ｂは相補信号入力端子、コレクタ端子２９ｃは電流入力端子、エミッタ端子２９ｅは電流出力端子として機能する。なお、補償回路用スイッチ素子として、バイポーラトランジスタの代わりにＦＥＴを使用してもよい。トランジスタ２９は、トランジスタ９と同一特性の素子である。

本第３実施形態では、駆動制御部１３Ｃが、上記第１実施形態の制御信号出力手段として機能するほか、相補信号線３１によってトランジスタ２９に接続される相補信号出力手段として機能する。具体的には、トランジスタ２９のベース端子２９ｂが、相補信号線３１に配設された相補信号線用抵抗素子３５（以下、抵抗素子３５という）を介して駆動制御部１３Ｃの相補信号出力端子１３ｂに電気的に接続されている。つまり、抵抗素子３５は一対の端子３５ａ，３５ｂを有している。そして、抵抗素子３５の一方の端子３５ａとトランジスタ２９のベース端子２９ｂとが電気的に接続され、抵抗素子３５の他方の端子３５ｂと駆動制御部１３Ｃの相補信号出力端子１３ｂとが電気的に接続されている。

さらに、半導体発光素子駆動装置５０Ｃは、補償回路用電荷放出回路としての容量性素子であるキャパシタ３７を備えている。キャパシタ３７は、相補信号線３１に電気的に接続される第３の端子３７ａと、補償回路２１のスイッチ素子側の端子である一方の端子２１ａに電気的に接続される第４の端子３７ｂとを有している。具体的には、キャパシタ３７の第３の端子３７ａは、相補信号線３１におけるトランジスタ２９のベース端子２９ｂと抵抗素子３５の一方の端子３５ａとの間にある接続点Ｃに接続されて、抵抗素子３５の一方の端子３５ａに電気的に接続されている。また、キャパシタ３７の第４の端子３７ｂは、補償回路用電源供給線２７におけるトランジスタ２９のエミッタ端子２９ｅと補償回路２１の一方の端子２１ａとの間にある接続点Ｄに接続されて、一方の端子２１ａに電気的に接続されている。なお、抵抗素子３５は、抵抗素子１５と同一の抵抗値であり、キャパシタ３７は、キャパシタ１７と同一の容量値である。

次に、本第３実施形態の半導体発光素子駆動装置５０Ｃの基本動作について、上記第１実施形態に対して追加した点を説明する。駆動制御部１３Ｃは、相補信号出力端子１３ｂから相補信号線３１を介してトランジスタ２９のベース端子２９ｂへ、制御信号と相補関係にある相補信号を出力する。この相補信号は、制御信号であるステップ信号がＨＩＧＨレベルのときは、ＬＯＷレベルのステップ信号であり、制御信号であるステップ信号がＬＯＷレベルのときは、ＨＩＧＨレベルのステップ信号である。これにより、トランジスタ９がオンしている導通状態のときはトランジスタ２９がオフする非導通状態となり、半導体発光素子１に定電圧源３から電流が供給され、補償回路２１への電流の供給は停止される。また、トランジスタ９がオフしている非導通状態のときはトランジスタ２９がオンする導通状態となり、補償回路２１に定電圧源３から電流が供給され、半導体発光素子１への電流の供給は停止される。つまり、トランジスタ９がオフしている期間に、トランジスタ２９をオンして補償回路２１に電流を供給している。

ここで、補償回路２１は、半導体発光素子１と等価のキャパシタ２３と抵抗素子２５との並列回路である。したがって、トランジスタ２９がオン（導通状態）からオフ（非導通状態）に切り換わった際に、半導体発光素子１と同様に、抵抗素子２５のみではキャパシタ２３に残留電荷を放出するのに時間を要する。これに対し、本第３実施形態では、トランジスタ２９がオンからオフに切り換わった際に、キャパシタ２３に蓄積されている残留電荷が、トランジスタ２９を迂回し、キャパシタ３７を通じて相補信号線３１に放出される。この相補信号線３１に放出された電荷は、抵抗素子３５を介して駆動制御部１３Ｃの相補信号出力端子１３ｂへ放電される。つまり、相補信号はＬＯＷレベルであるので、相補信号線３１は、補償回路２１の一方の端子２１ａの電位よりも低い電位である。そして、抵抗素子３５の抵抗値と駆動制御部１３Ｃの出力インピーダンス値との合成値は補償回路２１の抵抗素子２５の抵抗値と比較して低く設定されており、キャパシタ２３の残留電荷は相補信号線３１に流れやすくなっている。これにより、半導体発光素子１のオンの期間において、キャパシタ２３に残留している残留電荷がキャパシタ３７を経て相補信号線３１に放出される。ここで、電源配線５ａには、半導体発光素子１に流れる電流と、補償回路２１に流れる電流との和である電流が流れる。従って、半導体発光素子１に流れる電流の波形と補償回路２１に流れる電流の波形とが、位相が１８０度異なる相補関係となるので、定電圧源３から供給される電流を時間的に一定に近づけることができ、定電圧源３の電源電圧が変動するのを抑制することができる。

また、本第３実施形態では、補償回路用電荷放出回路が容量性素子としてのキャパシタ３７である。つまり、駆動制御部１３Ｃからトランジスタ２９側を見た場合に、トランジスタ２９のベース端子２９ｂの前に、抵抗素子３５とキャパシタ３７に加えて、キャパシタ２３と抵抗素子２５とを含むＲＣ回路が接続されていることとなる。したがって、抵抗素子３５の抵抗値及びキャパシタ３７の容量を調整することにより、時定数を調整することができる。本第３実施形態では、抵抗素子３５は、抵抗素子１５と同じ抵抗値に調整され、キャパシタ３７は、キャパシタ１７と同じ容量値に調整されている。これにより、ステップ信号の立ち上がりを緩やかにすることができ、それによって立ち上がり時に発生するスパイク電流を抑制させることができる。

なお、補償回路用電荷放出回路が容量性素子としてのキャパシタ３７の場合について説明したが、キャパシタ３７の代わりに第３の端子３７ａとなるカソード端子と、第４の端子３７ｂとなるアノード端子とを有するダイオードとしても同様の効果を奏する。また、本第３実施形態でも図２（ａ），図２（ｂ）と同様に、補償回路用電荷放出回路がダイオードやキャパシタとダイオードとの並列回路であってもよく、キャパシタやダイオードの数も１つに限らず、複数個並列接続されていてもよい。

［第４実施形態］
次に、本発明に係る第４実施形態の半導体発光素子駆動装置について説明する。図５は、本発明の第４実施形態に係る半導体発光素子駆動装置の概略構成を示す電気回路図である。なお、上記第３実施形態と同様の構成については、同一符号を付して説明を省略する。図５において、半導体発光素子駆動装置５０Ｄは、上記第３実施形態と同様に、補償回路用電荷放出回路としての容量性素子であるキャパシタ３７を備えているが、キャパシタ３７の第３の端子３７ａの接続位置が上記第３実施形態と異なる。なお、キャパシタ１７は、上記第２実施形態と同様の接続位置である。具体的には、キャパシタ１７の第１の端子１７ａは、制御信号線１１における抵抗素子１５の他方の端子１５ｂと駆動制御部１３Ｃの制御信号出力端子１３ａとの間にある接続点Ａ’に接続されて、抵抗素子１５の他方の端子１５ｂに電気的に接続されている。また、キャパシタ３７の第３の端子３７ａは、相補信号線３１における抵抗素子３５の他方の端子３５ｂと駆動制御部１３Ｃの相補信号出力端子１３ｂとの間にある接続点Ｃ’に接続されて、抵抗素子３５の他方の端子３５ｂに電気的に接続されている。キャパシタ１７の第２の端子１７ｂは、接続点Ｂに接続され、キャパシタ３７の第４の端子３７ｂは、接続点Ｄに接続されている。

本第４実施形態による半導体発光素子駆動装置５０Ｄによれば、上記第３実施形態と略同様の効果が得られる。しかも、キャパシタ１７，３７への充放電の速度を上記第３実施形態よりも早くなる。よって、制御信号の立ち上がり時の半導体発光素子１の応答速度が上がり、高速化が可能となり、また、相補信号の立ち上がり時に補償回路２１の応答速度が半導体発光素子１の応答速度に近づけられるので、安定した動作を確保することができる。そして、半導体発光素子駆動装置５０Ｄを電子写真式の画像形成装置に適用した場合には、高解像度化が可能となる。さらに、本第４実施形態では、抵抗素子１５，３５を経由しないので、上記第３実施形態よりも、半導体発光素子１及び補償回路２１のキャパシタ２３の充放電の速度を上げることができる。なお、本第４実施形態でも図２（ａ），図２（ｂ）と同様に、補償回路用電荷放出回路及び電荷放出回路がダイオードやキャパシタとダイオードとの並列回路であってもよく、キャパシタやダイオードの数も１つに限らず、複数個並列接続されていてもよい。

なお、上記第１〜第４実施形態では、半導体発光素子が垂直共振器面発光レーザ（ＶＣＳＥＬ）素子である場合について説明したが、これに限らず、寄生容量を有する半導体発光素子であれば、本発明は適用可能である。

図１に示した第１実施形態による構成を用いて、回路シミュレーションを行った結果を図６〜図８に示す。なお、図１（ａ）における半導体発光素子１は、図１（ｂ）に示すような等価回路に置き換えて計算した。つまり、面発光型レーザを想定して、内部抵抗値を１ｋΩ、寄生容量値を２０ｐＦとした。トランジスタ９を２ＳＣ１８１５（東芝セミコンダクター社製）とし、抵抗素子１５を１０Ω、キャパシタ１７を５０ｐＦ、抵抗素子７を１Ω、キャパシタ１９を０．１μＦとした。また、駆動制御部１３の制御信号出力端子１３ａからは制御信号としてステップ信号、定電圧源３はＤＣ信号の出力とした。ステップ信号は、ＨＩＧＨレベル：３Ｖ、ＬＯＷレベル：０Ｖ、立ち上がり時間：１ｎ秒、立ち下がり時間：１ｎ秒、パルス幅：３０ｎ秒、周期：１００ｎ秒とした。また、ＤＣ信号は、振幅：５Ｖとした。

図６（ａ）に図１におけるトランジスタ９のベース端子―エミッタ端子間電圧波形を示す。ＲＣ回路による時定数調整により、本来の立ち上がり時間：１ｎ秒のところが、１．５ｎ秒となり、傾きが緩やかになった。また、図６（ｂ）に図１における半導体発光素子１に印加される電圧波形を示す。まず、立ち下がりに着目すると、キャパシタ１７による放電経路の確保により、約２ｎ秒でＨＩＧＨレベルからＬＯＷレベルになっており、トランジスタ９がオフの期間において、半導体発光素子１にほとんど電圧が印加されない。つまり、オフの期間において、半導体発光素子１には電流がほとんど流れないということになる。また、立ち上がりに着目すると、立ち上がり時間が１．５ｎ秒と、図６（ａ）で示したベース端子―エミッタ端子間電圧と同じである。これは、キャパシタ１７が放電経路の確保と同時に充電経路の確保の役割を持っているためである。

次に、図７（ａ）に半導体発光素子１に流れる電流の電流波形、図７（ｂ）に電源配線５ａに流れる電流のスペクトラムを示す。なお、図８（ａ）に無対策時（ＲＣ回路なし）の場合に半導体発光素子に流れる電流の電流波形、図８（ｂ）に無対策時（ＲＣ回路なし）の場合に電源配線に流れる電流のスペクトラムを示す。図７（ａ）に示す立ち上がり時におけるスパイクが、図８（ａ）の無対策時（ＲＣ回路なし）に比べて、０．０７倍程度と大幅低減された。スパイクが大幅低減されたため、図７（ｂ）に示した電源配線５ａに流れる電流のスペクトラムを見ると、図８（ｂ）に示した無対策時（ＲＣ回路なし）と比べて、０〜１ＧＨｚにおいて全体的に小さい値となった。このことは、電源配線５ａからの放射ノイズを低減したということを意味する。

以上の実験結果から、本実施例の特徴について以下にまとめる。トランジスタ９のオン→オフ時において、半導体発光素子１の寄生容量に蓄積された電荷の放電経路を確保することで、残留電荷による半導体発光素子１の無駄な消耗の防止が可能になる。トランジスタ９のオフ→オン時において、半導体発光素子１の寄生容量への充電経路を新たに設けることで、半導体発光素子１の応答速度を向上できることにより、半導体発光素子駆動装置の高解像度化、高速化が可能になる。ＲＣ回路による時定数調整により、立ち上がり時のスパイクを大幅低減することができ、スパイクによる半導体発光素子１の無駄な消耗の防止、ならびに低ノイズ化が可能になる。

［比較例］
図９に示した従来例による構成を用いて、回路シミュレーションを行った結果を図１０及び図１１に示す。図９における半導体発光素子１０１を図１（ｂ）に示すような等価回路に置き換えて計算した。即ち、面発光型レーザを想定して、内部抵抗値を１ｋΩ、寄生容量値を２０ｐＦとした。トランジスタ１０２を２ＳＣ１８１５（東芝セミコンダクター社製）とし、抵抗素子１０４を１０Ω、キャパシタ１０５を２００ｐＦ、抵抗素子１０７を１Ω、容量性素子１０８を０．１μＦとした。また、駆動制御部１０３の制御信号出力端子１０３ａからはステップ信号、定電圧源１０６からはＤＣ信号を出力するとした。なお、上記ステップ信号及びＤＣ信号は、上記実施例と同じ条件とした。

図１０（ａ）に図９におけるトランジスタ１０２のベース端子―エミッタ端子間電圧波形を示す。また、図１０（ｂ）に図９における半導体発光素子１０１に印加される電圧波形を示す。図１０（ａ）に示すように、ＲＣ回路による時定数調整により、本来の立ち上がり時間：１ｎ秒のところが、２ｎ秒となり、傾きが緩やかになった。そのため、図１１（ａ）の半導体発光素子１０１に流れる電流波形に示すように、立ち上がり時におけるスパイクが、図８（ａ）の無対策時（ＲＣ回路なし）に比べて０．２倍程度と大幅低減された。スパイクが大幅低減されたため、図１１（ｂ）に示した電源配線１０９に流れる電流のスペクトラムを見ると、図８（ｂ）に示した無対策時（ＲＣ回路なし）と比べて、０〜１ＧＨｚにおいて全体的に小さい値となった。このことは、電源配線１０９からの放射ノイズを低減したということを意味する。

次に図１０（ｂ）に示す立ち下がりに着目すると、トランジスタ１０２がオフの期間内でＬＯＷレベルまで下がりきっていない。言い換えると、オフの期間においても、半導体発光素子１０１に電圧を印加し続けることになる。よって、半導体発光素子１０１に電流が流れ続けることになってしまう。また、立ち上がりに着目すると、立ち上がり時間が１２ｎ秒と、図１０（ａ）で示したベース端子―エミッタ端子間電圧と比べて６倍と遅い。

以上の実験結果から、従来例の特徴について以下にまとめる。ＲＣ回路による時定数調整により、立ち上がり時のスパイクを大幅低減することができ、スパイクによる半導体発光素子１０１の無駄な消耗の防止、ならびに低ノイズ化が可能になる。しかし、トランジスタ１０２のオン→オフ時において、半導体発光素子１０１の寄生容量に蓄積された電荷の放電経路を確保できていないので、残留電荷によって半導体発光素子１０１が無駄に消耗してしまう。また、トランジスタ１０２のオフ→オン時において、半導体発光素子１０１の寄生容量への充電経路は、トランジスタ１０２のエミッタ端子経由しかない。したがって、スパイク対策のための時定数調整による波形鈍りの影響を大きく受けてしまう。その結果、半導体発光素子１０１の応答速度が下がり、半導体発光素子駆動装置の高解像度化、高速化を実現できない。したがって、本実施例において、残留電荷による半導体発光素子１の無駄な消耗の防止が可能となり、半導体発光素子１の応答速度が向上することにより、半導体発光素子駆動装置の高解像度化、高速化が可能になることがわかる。

１ 半導体発光素子
５ 電源供給線
９ トランジスタ（スイッチング素子）
１１ 制御信号線
１３ 駆動制御部（制御信号出力手段，相補信号出力手段）
１５ 抵抗素子
１７ キャパシタ（電荷放出回路）
１７Ａ ダイオード（電荷放出回路）
１７ａ 第１の端子
１７ｂ 第２の端子
２１ 補償回路
２７ 補償回路用電源供給線
２９ トランジスタ（補償回路用スイッチング素子）
３１ 相補信号線
３５ 相補信号線用抵抗素子
３７ キャパシタ（補償回路用電荷放出回路）
３７ａ 第３の端子
３７ｂ 第４の端子
５０，５０Ｂ，５０Ｃ，５０Ｄ 半導体発光素子駆動装置

Claims (8)

1. 半導体発光素子を備え、前記半導体発光素子に電流を供給して前記半導体発光素子を発光させる半導体発光素子駆動装置において、
   前記半導体発光素子に電流を供給するための定電圧源と、
   前記半導体発光素子に直列接続され、前記定電圧源により前記半導体発光素子へ電流を供給する導通状態と前記半導体発光素子への電流の供給を停止する非導通状態とに切り換わるスイッチ素子と、
   制御信号線によって前記スイッチ素子に接続され、前記スイッチ素子の導通状態と非導通状態との切り換えを制御する制御信号を、前記制御信号線を介して前記スイッチ素子に出力する制御信号出力手段と、
   前記制御信号線に電気的に接続される第１の端子と前記半導体発光素子のアノード端子に電気的に接続される第２の端子とを有し、前記スイッチ素子が非導通状態のときに、前記半導体発光素子に蓄積されている残留電荷を、前記スイッチ素子を迂回して前記制御信号線に放出する電荷放出回路と、を備えたことを特徴とする半導体発光素子駆動装置。
2. 前記制御信号線に設けられた抵抗素子を備え、
   前記電荷放出回路の第１の端子が前記抵抗素子の一対の端子のうちいずれかの端子に電気的に接続されていることを特徴とする請求項１に記載の半導体発光素子駆動装置。
3. 前記電荷放出回路は、容量性素子を有していることを特徴とする請求項１又は２に記載の半導体発光素子駆動装置。
4. 前記電荷放出回路は、前記第１の端子となるカソード端子と、前記第２の端子となるアノード端子とを有するダイオードを備えていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体発光素子駆動装置。
5. 前記半導体発光素子と等価なインピーダンス特性を有する補償回路と、
   前記補償回路に直列接続され、前記定電圧源により前記補償回路へ電流を供給する導通状態と前記補償回路への電流の供給を停止する非導通状態とに切り換わる補償回路用スイッチ素子と、
   相補信号線によって前記補償回路用スイッチ素子に接続され、前記制御信号と相補関係にある相補信号を、前記相補信号線を介して前記補償回路用スイッチ素子に出力する相補信号出力手段と、
   前記相補信号線に電気的に接続される第３の端子と前記補償回路のスイッチ素子側の端子に電気的に接続される第４の端子とを有し、前記補償回路用スイッチ素子が非導通状態のときに、前記補償回路の容量成分に蓄積されている残留電荷を、前記補償回路用スイッチ素子を迂回して前記相補信号線に放出する補償回路用電荷放出回路と、を備えたことを特徴とする請求項１乃至４のいずれか１項に記載の半導体発光素子駆動装置。
6. 前記相補信号線に設けられた相補信号線用抵抗素子を備え、
   前記補償回路用電荷放出回路の第３の端子が前記相補信号線用抵抗素子の一対の端子のうちいずれかの端子に電気的に接続されていることを特徴とする請求項５に記載の半導体発光素子駆動装置。
7. 前記補償回路用電荷放出回路は、容量性素子を有していることを特徴とする請求項５又は６に記載の半導体発光素子駆動装置。
8. 前記補償回路用電荷放出回路は、前記第３の端子となるカソード端子と、前記第４の端子となるアノード端子とを有するダイオードを備えていることを特徴とする請求項５乃至７のいずれか１項に記載の半導体発光素子駆動装置。

Images