JP2012080456A - 保護回路 - Google Patents
保護回路 Download PDFInfo
- Publication number
- JP2012080456A JP2012080456A JP2010225909A JP2010225909A JP2012080456A JP 2012080456 A JP2012080456 A JP 2012080456A JP 2010225909 A JP2010225909 A JP 2010225909A JP 2010225909 A JP2010225909 A JP 2010225909A JP 2012080456 A JP2012080456 A JP 2012080456A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- value
- switch
- control
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供する。
【解決手段】第1の実施形態の保護回路2は、抵抗値可変スイッチ10,過電流検出部20,制御電圧印加部30,容量部40,制御端子電圧変更部50および外部端子11を備える。抵抗値可変スイッチ10は、制御端子10a,第1端子10bおよび第2端子10cを有する。制御端子電圧変更部50は、抵抗値可変スイッチ10の制御端子10aと基準電位端子との間に直列的に設けられたスイッチ51および抵抗器52を含む。
【選択図】図4
【解決手段】第1の実施形態の保護回路2は、抵抗値可変スイッチ10,過電流検出部20,制御電圧印加部30,容量部40,制御端子電圧変更部50および外部端子11を備える。抵抗値可変スイッチ10は、制御端子10a,第1端子10bおよび第2端子10cを有する。制御端子電圧変更部50は、抵抗値可変スイッチ10の制御端子10aと基準電位端子との間に直列的に設けられたスイッチ51および抵抗器52を含む。
【選択図】図4
Description
本発明は、保護回路に関するものである。
半導体回路等の電気回路の短絡に伴い、その電気回路に接続されている素子等に過大な電流が与えられる。この場合、素子に絶対最大定格を超える電流が流れ、素子が破壊される可能性がある。これを防止するために、過電流を検出して素子に流れる電流を低減する保護回路が知られている(特許文献1及び2)。しかし、素子に流れる電流を急に低減すると、寄生インダクタンスにより逆起電力が発生するため、素子の破壊が生じる問題がある。
この問題を解決することを意図して、特許文献1には、半導体素子に複数個の電流検出用抵抗と複数個の保護用半導体素子とが接続された短絡保護回路が記載されている。この短絡保護回路では半導体素子が接続している回路が短絡状態となった場合に、複数の保護用半導体素子を順次導通させて素子に流れる電流を段階的に低減する。これにより、逆起電力によって素子が破壊されることを回避しようとしている。
しかしながら、特許文献1の短絡保護回路では、複数の保護用半導体素子を順次導通させて素子に流れる電流を段階的に低減しているものの、各保護用半導体素子の導通は瞬時に行うため、電流が急激に変化していることに変わりはない。この結果、電流の急激な変化を打ち消すための逆起電力が発生するため、この逆起電力に因り半導体素子が破壊する問題は依然として残る。例えば、LEDディスプレイ、LEDバックライト又はアミューズメント機器(遊技機)などでは、機器の広範囲にLEDが配置されるため、負荷となるLEDとそれを駆動する駆動装置との配線距離が長くなり、これに伴い配線の寄生インダクタンスが大きくなるため、上記問題がより顕著になる。
そこで、本発明は、より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供することを目的としている。
本発明に係る保護回路は、制御端子,第1端子および第2端子を有し、制御端子に印加される制御電圧値V1〜V2の範囲において第1端子と第2端子との間の抵抗値が制御電圧値に対して単調に連続的に変化し、制御電圧値がV1であるときの抵抗値より制御電圧値がV2であるときの抵抗値が大きい抵抗値可変スイッチと、抵抗値可変スイッチの制御端子に一端が接続された容量部と、抵抗値可変スイッチの第1端子と第2端子との間に流れる電流が所定の閾値より大きくなると非有意値から有意値に転じる過電流検出信号を出力する過電流検出部と、過電流検出信号が非有意値であるとき制御電圧値を出力端から出力して抵抗値可変スイッチの制御端子に印加し、過電流検出信号が有意値になると出力端をハイインピーダンス状態にする制御電圧印加部と、過電流検出信号が有意値になると、容量部を放電又は充電することで抵抗値可変スイッチの制御端子の電圧値をV1からV2へ向けて連続的に変化させる制御端子電圧変更部と、を備えることを特徴とする。
この保護回路では、過電流検出信号が有意値になると、容量部を放電又は充電することで抵抗値可変スイッチの制御端子に印加される制御電圧値をV1からV2へ向けて連続的に変化させる。これにより、第1端子と第2端子との間の抵抗値が連続的に大きくなり、抵抗値可変スイッチの第1端子と第2端子との間に流れる電流が連続的に小さくなる。したがって、抵抗値可変スイッチの制御端子に印加される制御電圧を瞬時にオフした場合に比べ、より効果的に素子の破壊を防ぐことが可能な保護回路を提供することができる。なお、抵抗値可変スイッチとしては、例えばMOSトランジスタやバイポーラトランジスタが挙げられる。抵抗値可変スイッチがMOSトランジスタである場合、制御端子がゲート端子であり、第1端子および第2端子のうち一方はソース端子で他方はドレイン端子である。抵抗値可変スイッチがバイポーラトランジスタである場合、制御端子がベース端子であり、第1端子および第2端子のうち一方はコレクタ端子で他方はエミッタ端子に相当する。
第1端子と第2端子との間の抵抗値は、抵抗値可変スイッチの制御端子に印加される制御電圧値V1〜V2の範囲において当該制御電圧値に対して単調に連続的に変化し、制御電圧値がV1であるときの当該抵抗値R1より制御電圧値がV2のときの当該抵抗値R2が大きい。すなわち、第1端子と第2端子との間の抵抗値は、制御電圧値がV1からV2へ向けて連続的に変化するに伴い単調に増加する。なお、制御電圧値V1とV2との大小関係は、用いる抵抗値可変スイッチの特性によって決定される。また、容量部は、コンデンサなどで意図的に構成した素子および寄生容量を含む。例えば、抵抗値可変スイッチがMOSトランジスタである場合、ゲート容量が容量部となりうる。
より具体的には、制御端子電圧変更部が、抵抗値可変スイッチの制御端子と基準電位端子との間に直列的に設けられているスイッチおよび抵抗器を含み、過電流検出信号が有意値になると、スイッチをオンして、抵抗器の抵抗値および容量部の容量値に応じた速さで抵抗値可変スイッチの制御端子の電圧値を連続的に変化させるのが好適である。
またより具体的には、制御端子電圧変更部が、抵抗値可変スイッチの制御端子と基準電位端子との間に設けられているスイッチを含み、過電流検出信号が有意値になると、スイッチをオンして、スイッチのオン抵抗値および容量部の容量値に応じた速さで抵抗値可変スイッチの制御端子の電圧値を連続的に変化させるのが好適である。
またより具体的には、制御端子電圧変更部が、抵抗値可変スイッチの制御端子と基準電位端子との間に設けられている電流源を含み、過電流検出信号が有意値になると、電流源の動作を開始して、電流源の電流値および容量部の容量値に応じた速さで抵抗値可変スイッチの制御端子の電圧値を連続的に変化させるのが好適である。
本発明によれば、より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供することができる。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、初めに比較例について説明し、その後に本実施形態について説明する。
図1は、比較例の保護回路1の構成を示す図である。保護回路1は、抵抗値可変スイッチ10,過電流検出部20,制御電圧印加部30および外部端子11を備える。また、図1には外部端子11に接続される配線12,LED13,抵抗器14および一定電圧Vccを与える電源15も示されている。
抵抗値可変スイッチ10は、制御端子10a,第1端子10bおよび第2端子10cを有する。抵抗値可変スイッチ10の制御端子10aは制御電圧印加部30に接続され、第1端子10bは外部端子11および配線12を介してLED13に接続され、第2端子10cは接地されている。抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流値は、抵抗器14の抵抗値、LED13のフォワード電圧、抵抗値可変スイッチ10のオン抵抗値などにより決定される。抵抗値可変スイッチ10としては、具体的には、NMOSトランジスタが挙げられる。この場合、第1端子10bがドレイン端子、第2端子10cがソース端子、制御端子10aがゲート端子に相当する。以下、抵抗値可変スイッチ10がNMOSトランジスタであるとして説明する。
過電流検出部20は、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が過電流であるか否かを検出する。過電流検出部20は、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ithより大きくなると非有意値から有意値に転じる過電流検出信号を出力する。一方、当該電流が所定の閾値Ithよりも小さい場合、過電流検出信号を非有意値として制御電圧印加部30に出力する。なお、過電流検出信号は、デジタル信号であり、例えば、デジタル信号がハイレベルのとき有意値を表し、ローレベルのとき非有意値を表す。
制御電圧印加部30は、過電流検出部20から入力された過電流検出信号に基づいて、抵抗値可変スイッチ10の制御端子10aに制御電圧を印加する。制御電圧印加部30は、過電流検出部20から入力された過電流検出信号が非有意値であった場合、制御電圧値を出力端30aから出力して抵抗値可変スイッチ10の制御端子10aに後述する第1基準電位V1又は第2基準電位V2を印加する。制御端子10aに第1基準電位V1が印加された場合、第1端子10bと第2端子10cとの間に電流が流れ、LED13が発光する。一方、制御電圧印加部30は、過電流検出部20から入力された過電流検出信号が有意値に転じると、抵抗値可変スイッチ10の制御端子10aに制御電圧V2を印加する。制御端子10aに第1基準電位V2が印加される場合、第1端子10bと第2端子10cとの間の抵抗値が大きくなり、第1端子10bと第2端子10cとの間に電流がほとんどもしくは全く流れないため、LED13が発光しない。
ここで、制御電圧印加部30が抵抗値可変スイッチ10の制御端子10aに印加する制御電圧値について説明する。制御電圧印加部30は、例えば、PMOSトランジスタ31と、NMOSトランジスタ32と、PMOSトランジスタ31のゲート端子に与えられる第1入力信号L1を入力する第1入力端子33と、NMOSトランジスタ32のゲート端子に与えられる第2入力信号L2を入力する第2入力端子34とを含んで構成される。PMOSトランジスタ31は、第1基準電位V1が入力されるソース端子と、第1入力端子33に接続されたゲート端子と、抵抗値可変スイッチ10の制御端子10aに接続されたドレイン端子とを有する。NMOSトランジスタ32は、第2基準電位V2が入力されるソース端子と、第2入力端子34に接続されたゲート端子と、抵抗値可変スイッチ10の制御端子10aに接続されたドレイン端子を有する。
第1入力端子33は、第1入力信号L1を入力する。第2入力端子34は、第2入力信号L2を入力する。第1入力端子33に入力される第1入力信号L1がローレベルであって、第2入力端子34に入力される第2入力信号L2がローレベルであるとき、PMOSトランジスタ31がオン状態に、NMOSトランジスタ32がオフ状態となり、この結果、PMOSトランジスタ31から第1基準電位V1が抵抗値可変スイッチ10の制御端子10aに印加される。逆に、第1入力端子33に入力される第1入力信号L1がハイレベルであって、第2入力端子34に入力される第2入力信号L2がハイレベルであるとき、PMOSトランジスタ31がオフ状態に、NMOSトランジスタ32がオン状態となり、この結果、NMOSトランジスタ32から第2基準電位V2が抵抗値可変スイッチ10の制御端子10aに印加される。なお、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ithより大きくならずに過電流検出部20が出力する過電流検出信号が非有意値である(通常動作)期間は、抵抗値可変スイッチ10の制御端子10aには制御電圧V1またはV2が制御電圧印加部30によって印加される。
LED13は、そのアノードが抵抗器14を介して電源15と接続され、カソードが配線12および外部端子11を介して保護回路1と接続される。制御電圧印加部30が抵抗値可変スイッチ10の制御端子10aに第1基準電位V1を印加する場合、第1端子10bと第2端子10cとの間の抵抗値が小さくなって第1端子10bと第2端子10cとの間に流れる電流が増大し、LED13が発光する。一方、制御電圧印加部30が抵抗値可変スイッチ10の制御端子10aに第2基準電位V2を印加する場合、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間の抵抗値が大きくなって、第1端子10bと第2端子10cとの間に電流がほとんどもしくは全く流れないため、LED13が発光しない。
図2は、比較例の保護回路1における各ノードでの信号,電流または電圧の波形を説明する図である。同図(a)は、制御電圧印加部30によって抵抗値可変スイッチ10の制御端子10aに印加される制御電圧値の波形、(b)は、抵抗値可変スイッチ10に流れる電流の波形、(c)は、過電流検出部20によって出力される過電流検出信号の波形、(d)は、外部端子11の電圧の波形をそれぞれ示す。ただし、図2は、制御電圧印加部30に入力される過電流検出信号が非有意値である期間、すなわち、過電流検出部20によって抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ithより大きくならない通常動作の場合の当該波形を説明する図である。
図2(a)に示すように、抵抗値可変スイッチ10の制御端子10aには制御電圧V1またはV2が制御電圧印加部30によって印加される。制御端子10aに印加される制御電圧により、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が変化する。制御端子10aに制御電圧V1が印加される場合は当該電流の電流値が大きく、制御端子10aに制御電圧V2が印加される場合は当該電流の電流値が小さくなる(同図(b))。外部端子11の電圧も同様に制御端子10aに印加される制御電圧によって変化する。外部端子11の電圧は、制御端子10aに制御電圧V1が印加される場合、接地電位に近い値となる。一方、外部端子11の電圧は、制御端子10aに制御電圧V2が印加される場合、Vccに近い値となる(同図(d))。なお、上述したように過電流検出部20からは過電流検出信号が非有意値で出力される(同図(c))。
図3は、比較例の保護回路1の別の動作モードにおける各ノードでの信号,電流または電圧の波形を説明する図である。すなわち、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ithより大きくなり、過電流検出部20から出力される過電流検出信号が非有意値から有意値に転じる場合の当該波形を説明する図である。同図(a)は、制御電圧印加部30によって抵抗値可変スイッチ10の制御端子10aに印加される制御電圧値の波形、(b)は、抵抗値可変スイッチ10に流れる電流の波形、(c)は、過電流検出部20によって出力される過電流検出信号の波形、(d)は、外部端子11の電圧の波形をそれぞれ示す。LED13のカソードと電源15との間で短絡が生じると、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ithを越える。当該電流が所定の閾値を越えたのち、当該電流が所定の閾値Ithを越えたことが過電流検出部20によって検知され、過電流検出信号が非有意値から有意値に転じる(同図(c)の時刻T1)。過電流検出信号が非有意値から有意値に転じると、抵抗値可変スイッチ10の制御端子10aに制御電圧V2が印加される(同図(a))。それに伴って、第1端子10bと第2端子10cとの間に流れる電流が急に低減される(同図(b))。この瞬間、配線12のインダクタンス成分によって大きな逆起電圧V=L(di/dt)が発生し(同図(d))、この逆起電圧Vにより、保護回路1、抵抗値可変スイッチ10、または外部端子11に電気的に接続される素子(図示せず)が破壊される可能性がある。
なお、特許文献1に記載の短絡保護回路は、半導体素子(MOSトランジスタ)に流れる電流Iを段階的に低減しているものの、電流Iを急激に低減していることに変わりはない。このため、比較例と同様に逆起電圧Vが発生し、保護回路1又は抵抗値可変スイッチ10が破壊される。一方、以下に説明する本実施形態の保護回路は、過電流検出信号が非有意値から有意値に転じると、抵抗値可変スイッチ10の制御端子10aに印加される制御電圧値をV1からV2へ向けて連続的に変化させる。このため、第1端子10bと第2端子10cとの間の抵抗値が連続的に大きくなり、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が連続的に小さくなる。したがって、特許文献1に記載の短絡保護回路より効果的に素子の破壊を防ぐことが可能な保護回路2を提供することができる。
図4は、第1実施形態の保護回路2の構成を示す図である。図1に示された比較例の保護回路1と比較すると、図4に示される第1実施形態の保護回路2は、抵抗値可変スイッチ10,過電流検出部20および制御電圧印加部30の機能が相違する点に加えて、抵抗値可変スイッチ10の制御端子10aに一端が接続された容量部40を備える点、抵抗値可変スイッチ10の制御端子10aと基準電位端子との間に設けられる制御端子電圧変更部50を備える点で相違する。保護回路2のその他の構成(外部端子11)は、比較例の保護回路1と同一である。以下、比較例と異なる点を中心に、第1実施形態の保護回路2について説明する。
抵抗値可変スイッチ10は、制御端子10a,第1端子10bおよび第2端子10cを有する。制御端子10aは制御電圧印加部30と接続され、第1端子10bは外部端子11を介して配線12等と接続され、第2端子10cは接地されている。抵抗値可変スイッチ10は、制御端子10aに制御電圧印加部30から制御電圧値V1〜V2が印加されると、当該制御電圧値に応じて第1端子10bと第2端子10cとの間の抵抗値を変化させる。後述する制御端子電圧変更部50によって、抵抗値可変スイッチ10の制御端子10aの制御電圧値がV1からV2へ向けて連続的に変化すると、第1端子10bと第2端子10cとの間の抵抗値が連続的に変化する。この結果、抵抗値可変スイッチ10は、第1端子10bと第2端子10cとの間に流れる電流を連続的に変化させる。抵抗値可変スイッチ10は、具体的には、NMOSトランジスタであり、この場合、第1端子10bがドレイン端子、第2端子10cがソース端子、制御端子10aがゲート端子に相当する。以下、抵抗値可変スイッチ10がNMOSトランジスタであるとして説明する。
過電流検出部20は、比較例の過電流検出部20と構成は同一であるが、過電流検出信号の出力先が比較例と異なる。すなわち、過電流検出部20は、過電流検出信号を制御電圧印加部30に加え、後述する制御端子電圧変更部50にも出力する。
制御電圧印加部30は、過電流検出部20から入力された過電流検出信号に基づいて、抵抗値可変スイッチ10の制御端子10aに制御電圧V1〜V2を印加する。制御電圧印加部30は、過電流検出部20から入力された過電流検出信号が非有意値である場合、制御電圧値を出力端30aから出力して抵抗値可変スイッチ10の制御端子10aに制御電圧V1〜V2を印加する。一方、制御電圧印加部30は、過電流検出部20から入力された過電流検出信号が非有意値から有意値に転じると、出力端30aをハイインピーダンス状態にする。
容量部40は、制御電圧印加部30の電流駆動能力に応じた充放電量で充放電され、制御端子10aの電圧が変化する。また、容量部40は、制御電圧印加部30の出力端30aがハイインピーダンス状態になると、後述する制御端子電圧変更部50によって充放電される。なお、容量部40は、コンデンサなどで意図的に構成した素子および寄生容量を含む。抵抗値可変スイッチ10がMOSトランジスタである場合は、ゲート容量が容量部となりうる。
制御端子電圧変更部50は、抵抗値可変スイッチ10の制御端子10aと基準電位端子との間に直列的に設けられたスイッチ51および抵抗器52を含む。スイッチ51は、具体的にNMOSトランジスタであり、過電流検出部20と接続されたゲート端子と、抵抗器52に接続されたドレイン端子と、基準電位端子と接続(接地)されたソース端子を有する。スイッチ51は、過電流検出部20から入力される過電流検出信号によって制御され、過電流検出部20から入力された過電流検出信号が非有意値から有意値に転じるとオン状態になり、過電流検出部20から入力された過電流検出信号が非有意値になるとオフ状態になる。抵抗器52は、その一端が抵抗値可変スイッチ10の制御端子10aと接続され、他端がスイッチ51と接続されている。
制御端子電圧変更部50は、過電流検出部20から入力された過電流検出信号が非有意値から有意値に転じると、スイッチ51をオン状態にする。制御端子電圧変更部50は、スイッチ51がオン状態になると、抵抗器52を介し容量部40を充放電して抵抗値可変スイッチ10の制御端子10aに印加される電圧値をV1からV2へ向けて連続的に変化させる。これによって、第1端子10bと第2端子10cとの間の抵抗値が連続的に大きくなり、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が連続的に小さくなる。
次に、第1実施形態の保護回路2における各ノードでの信号,電流または電圧の波形を、第1動作モードと第2動作モードに分けて説明する。第1動作モード、第2動作モードとも、過電流検出部20から出力された過電流検出信号が非有意値から有意値に転じると、制御端子電圧変更部50によって抵抗値可変スイッチ10の制御端子10aの電圧値がV1からV2へ向けて連続的な変化を開始する。第1動作モードでは、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ith以下になっても、過電流検出信号の有意値を保持する。この結果、抵抗値可変スイッチ10の制御端子10aの電圧値がV1からV2へ向けて連続的に変化する。一方、第2動作モードでは、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ith以下まで低減されると、過電流検出信号が有意値から非有意値に戻る。この結果、抵抗値可変スイッチ10の制御端子10aの電圧値がV1からV2へ向けて連続的に変化する途中で、制御端子10aに制御電圧印加部30によって制御電圧V2が印加されると、電圧値が急激に低下する。
図5は、第1実施形態の保護回路2の第1動作モードにおける各ノードでの信号,電流または電圧の波形を説明する図である。同図(a)は、制御電圧印加部30によって抵抗値可変スイッチ10の制御端子10aに印加される制御電圧値の波形、(b)は、抵抗値可変スイッチ10に流れる電流の波形、(c)は、過電流検出部20によって出力される過電流検出信号の波形、(d)は、外部端子11の電圧の波形をそれぞれ示す。抵抗値可変スイッチ10の制御端子10aに制御電圧V1が印加されているときにLED13のカソードと電源15との間で短絡が生じると、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ithを越える。当該電流が所定の閾値Ithを越えたのち、当該電流が所定の閾値Ithを越えたことが過電流検出部20によって検知され、過電流検出信号が非有意値から有意値に転じる(同図(c)の時刻T1)。過電流検出信号が非有意値から有意値に転じると、制御電圧印加部30の出力端30aがハイインピーダンス状態になるとともに、制御端子電圧変更部50のスイッチ51がオン状態になる。スイッチ51がオン状態になると、抵抗器52を介し容量部40が充放電されて抵抗値可変スイッチ10の制御端子10aの電圧値がV1からV2へ向けて連続的に変化する(同図(a))。それに伴い、第1端子10bと第2端子10cとの間に流れる電流が連続的に低減する(同図(b))。その結果、配線12のインダクタンス成分によって大きな逆起電圧Vが発生しにくくなり(同図(d))、保護回路2、抵抗値可変スイッチ10、または外部端子11に電気的に接続される素子(図示せず)の破壊が抑えられる。なお、V1からV2への電圧値の変化は、抵抗器52の抵抗値および容量部40の容量値に応じた速さで生じる。
また、上述したように第1動作モードでは、第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ith以下になっても、過電流検出信号の有意値を保持する(図5(c))。過電流検出信号の有意値を保持は、例えば、過電流検出部20の中の記憶部(図示せず)によって実現されることが好ましい。この場合、過電流検出部20は、過電流検出信号が一瞬でも有意値になると、第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ith以下になっても、過電流検出部20は過電流検出信号の有意値を保持する。その後、図示しない制御部から過電流検出部20に有意値を解除する信号が入力されることによって、過電流検出信号の有意値の保持は解除される。有意値が解除され非有意値に戻った後に、再び制御端子10aの電圧に制御電圧印加部30によって制御電圧V1が印加され、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ithを越えると、再び過電流検出信号は非有意値から有意値に転じ(時刻T2)、制御端子電圧変更部50によって容量部40が充放電されて抵抗値可変スイッチ10の制御端子10aに印加される電圧値がV1からV2へ向けて連続的に変化する。保護回路2は、短絡がなくなるまでこの動作を繰り返す。
図6は、第1実施形態の保護回路2の第2動作モードにおける各ノードでの信号,電流または電圧の波形を説明する図である。同図(a)は、制御電圧印加部30によって抵抗値可変スイッチ10の制御端子10aに印加される制御電圧値の波形、(b)は、抵抗値可変スイッチ10に流れる電流の波形、(c)は、過電流検出部20によって出力される過電流検出信号の波形、(d)は、外部端子11の電圧の波形をそれぞれ示す。第2動作モードでは、まず、第1動作モードと同様に過電流検出信号が非有意値から有意値に転じる(同図(c)の時刻T1)と、制御電圧印加部30の出力端30aがハイインピーダンス状態になるとともに、制御端子電圧変更部50のスイッチ51がオン状態になる。これにより制御端子電圧変更部50によって抵抗値可変スイッチ10の制御端子10aの電圧値がV1からV2へ向けて連続的に変化し始める(同図(a))。このとき制御端子10aの電圧値がV1からV2へ向けて連続的に変化する途中で、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ith以下まで低減されると、過電流検出信号が有意値から非有意値に戻る(図6(c)の時刻T1′)。過電流検出信号が非有意値に戻り、制御端子10aの電圧に制御電圧印加部30によって制御電圧V2が印加されると、電圧値が急激に低下する。これにより、第1端子10bと第2端子10cとの間に流れる電流が急激に低減する(同図(b))。しかしながら、当該電流の変化は、所定の閾値Ith以下の範囲内での電流の変化であるため、配線12のインダクタンス成分によって大きな逆起電圧Vが発生しにくく(同図(d))、保護回路2、抵抗値可変スイッチ10、または外部端子11に電気的に接続される素子(図示せず)の破壊が抑えられる。
過電流検出信号が非有意値に戻った後に、再び制御端子10aの電圧に制御電圧印加部30によって制御電圧V1が印加され、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流が所定の閾値Ithを越えると、再び過電流検出信号は非有意値から有意値に転じ(時刻T2)、制御端子電圧変更部50によって容量部40が充放電されて抵抗値可変スイッチ10の制御端子10aに印加される電圧値がV1からV2へ向けて連続的に変化する。保護回路2は、短絡がなくなるまでこの動作を繰り返す。なお、過電流検出信号が非有意値に戻った後、制御端子10aの電圧に制御電圧印加部30によって制御電圧V2を印加し続けてもよい。この場合、抵抗値可変スイッチ10の第1端子10bと第2端子10cとの間に流れる電流を所定の閾値Ith以下に保持できる。
図7は、第2実施形態の保護回路3の構成を示す図である。図4に示された第1実施形態の保護回路2の構成と比較すると、図7に示される第2実施形態の保護回路3は、制御端子電圧変更部50に替えて制御端子電圧変更部60を備える点で相違する。制御端子電圧変更部60は、抵抗値可変スイッチ10の制御端子10aと基準電位端子との間に設けられるスイッチ61を含む。また、スイッチ61は、その一端が抵抗値可変スイッチ10の制御端子10aと接続され、他端が基準電位端子に接続(接地)されている。
すなわち、第2実施形態の保護回路3では、制御端子電圧変更部60は、抵抗値可変スイッチ10の制御端子10aと基準電位端子との間に設けられているスイッチ61を含む。スイッチ61は、具体的にNMOSトランジスタであり、過電流検出部20から入力される過電流検出信号によって制御される。制御端子電圧変更部60は、過電流検出部20と接続されたゲート端子と、抵抗値可変スイッチ10の制御端子10aと接続されたドレイン端子と、基準電位端子に接続(接地)されたソース端子を有する。スイッチ61は、過電流検出部20から入力される過電流検出信号が非有意値から有意値に転じるとオン状態になり、過電流検出信号が非有意値のときにオフ状態になる。
第2実施形態の保護回路3では、過電流検出部20から入力された過電流検出信号が非有意値から有意値に転じると、制御電圧印加部30によって出力端30aがハイインピーダンス状態にされるとともに、制御端子電圧変更部60によってスイッチ61がオン状態になる。これにより、スイッチ61のドレイン端子とソース端子との間に電流が流れる。当該電流値は、スイッチ61のオン抵抗値に応じた値となる。スイッチ61がオン状態になると、容量部40が充放電されて抵抗値可変スイッチ10の制御端子10aの電圧値がV1からV2へ向けて連続的に変化する。これによって、第1端子10bと第2端子10cとの間の抵抗値が連続的に大きくなり、第1端子10bと第2端子10cとの間に流れる電流が連続的に低減する。この結果、より効果的に素子の破壊を防ぐことが可能となる。なお、V1からV2への電圧値の変化は、スイッチ61のオン抵抗値および容量部40の容量値に応じた速さで生じる。すなわち、スイッチ61のオン抵抗値が大きいほど、スイッチ61のドレイン端子とソース端子との間に流す電流値は小さくなるので、V1からV2への電圧値の変化はゆっくり行われる。
図8は、第3実施形態の保護回路4の構成を示す図である。図4に示された第1実施形態の保護回路2の構成と比較すると、図8に示される第3実施形態の保護回路4は、保護回路2の制御端子電圧変更部50に替えて制御端子電圧変更部70を備える点で相違する。制御端子電圧変更部70は、電流源71を含み、その一端が抵抗値可変スイッチ10の制御端子10aと接続され、他端が基準電位端子に接続(接地)されている。
電流源71は、過電流検出部20から入力された過電流検出信号に基づいて、一定電流を発生する。電流源71は、過電流検出部20から入力された過電流検出信号が非有意値である場合、電流を発生しない。一方、電流源71は、過電流検出部20から入力された過電流検出信号が非有意値から有意値に転じると、一定電流を発生する。
第3実施形態の保護回路4では、過電流検出部20から入力された過電流検出信号が非有意値から有意値に転じると、制御電圧印加部30によって出力端30aがハイインピーダンス状態にされるとともに、制御端子電圧変更部70によって電流源71から一定電流が流れる。電流源71から一定電流が流れると、容量部40が充放電されて抵抗値可変スイッチ10の制御端子10aの電圧値がV1からV2へ向けて連続的に変化する。これにより、第1端子10bと第2端子10cとの間の抵抗値が連続的に大きくなり、第1端子10bと第2端子10cとの間に流れる電流が連続的に低減する。この結果、より効果的に素子の破壊を防ぐことが可能となる。なお、V1からV2への電圧値の変化は、電流源71の電流値および容量部40の容量値に応じた速さで生じる。
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
第1の実施形態,第2の実施形態および第3の実施形態では、抵抗値可変スイッチ10がNMOSトランジスタである場合の回路構成を例示したが、抵抗値可変スイッチ10がPMOSトランジスタである場合の回路構成であっても本発明が適用可能である。また、抵抗値可変スイッチ10は、バイポーラトランジスタを用いてもよい。バイポーラトランジスタとしては、NPN型バイポーラトランジスタおよびPNP型バイポーラトランジスタの両方を適用できる。
また、制御電圧印加部30の構成は、本実施形態に限られるものではない。本実施形態の制御電圧印加部30は、PMOSトランジスタ31とNMOSトランジスタ32とを含んで構成されるとしたが、例えば、PMOSトランジスタ31のみで構成されてもよい。
また、制御端子電圧変更部50の構成は、抵抗値可変スイッチの制御端子10aに印加される電圧値をV1からV2へ向けて連続的に変化できる構成であれば、本実施形態に限定されない。例えば、保護回路2のスイッチ51としてPMOSトランジスタを用いることも可能である。
また、外部端子11には、LED13に限られることなく、他の電気部品でも接続することができる。外部端子11と電気部品との配線12の距離が長く、配線12の寄生インダクタンスが大きい場合であっても、大きな逆起電圧Vが発生しにくくなるため効果的に保護回路2又は抵抗値可変スイッチ10の破壊を防ぐことが可能である。
1,2,3,4…保護回路、10…抵抗値可変スイッチ、11…外部端子、20…過電流検出部,30…制御電圧印加部、31…PMOSトランジスタ、32…NMOSトランジスタ、33…第1入力端子、34…第2入力端子、40…容量部、50…制御端子電圧変更部、51…スイッチ、52…抵抗器、60…制御端子電圧変更部、61…スイッチ、70…制御端子電圧変更部、71…電流源。
Claims (4)
- 制御端子,第1端子および第2端子を有し、前記制御端子に印加される制御電圧値V1〜V2の範囲において前記第1端子と前記第2端子との間の抵抗値が前記制御電圧値に対して単調に連続的に変化し、前記制御電圧値がV1であるときの前記抵抗値より前記制御電圧値がV2であるときの前記抵抗値が大きい抵抗値可変スイッチと、
前記抵抗値可変スイッチの前記制御端子に一端が接続された容量部と、
前記抵抗値可変スイッチの前記第1端子と前記第2端子との間に流れる電流が所定の閾値より大きくなると非有意値から有意値に転じる過電流検出信号を出力する過電流検出部と、
前記過電流検出信号が非有意値であるとき制御電圧値を出力端から出力して前記抵抗値可変スイッチの前記制御端子に印加し、前記過電流検出信号が有意値になると前記出力端をハイインピーダンス状態にする制御電圧印加部と、
前記過電流検出信号が有意値になると、前記容量部を放電又は充電することで前記抵抗値可変スイッチの前記制御端子の電圧値をV1からV2へ向けて連続的に変化させる制御端子電圧変更部と、
を備えることを特徴とする保護回路。 - 前記制御端子電圧変更部が、前記抵抗値可変スイッチの前記制御端子と基準電位端子との間に直列的に設けられているスイッチおよび抵抗器を含み、前記過電流検出信号が有意値になると、前記スイッチをオンして、前記抵抗器の抵抗値および前記容量部の容量値に応じた速さで前記抵抗値可変スイッチの前記制御端子の電圧値を連続的に変化させることを特徴とする請求項1に記載の保護回路。
- 前記制御端子電圧変更部が、前記抵抗値可変スイッチの前記制御端子と基準電位端子との間に設けられているスイッチを含み、前記過電流検出信号が有意値になると、前記スイッチをオンして、前記スイッチのオン抵抗値および前記容量部の容量値に応じた速さで前記抵抗値可変スイッチの前記制御端子の電圧値を連続的に変化させることを特徴とする請求項1に記載の保護回路。
- 前記制御端子電圧変更部が、前記抵抗値可変スイッチの前記制御端子と基準電位端子との間に設けられている電流源を含み、前記過電流検出信号が有意値になると、前記電流源の動作を開始して、前記電流源の電流値および前記容量部の容量値に応じた速さで前記抵抗値可変スイッチの前記制御端子の電圧値を連続的に変化させることを特徴とする請求項1に記載の保護回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010225909A JP2012080456A (ja) | 2010-10-05 | 2010-10-05 | 保護回路 |
US13/877,423 US20130188289A1 (en) | 2010-10-05 | 2011-08-31 | Protection circuit |
PCT/JP2011/069821 WO2012046525A1 (ja) | 2010-10-05 | 2011-08-31 | 保護回路 |
TW100134130A TW201230680A (en) | 2010-10-05 | 2011-09-22 | Protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010225909A JP2012080456A (ja) | 2010-10-05 | 2010-10-05 | 保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012080456A true JP2012080456A (ja) | 2012-04-19 |
Family
ID=45927522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010225909A Pending JP2012080456A (ja) | 2010-10-05 | 2010-10-05 | 保護回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20130188289A1 (ja) |
JP (1) | JP2012080456A (ja) |
TW (1) | TW201230680A (ja) |
WO (1) | WO2012046525A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017079061A (ja) * | 2015-10-19 | 2017-04-27 | 聚積科技股▲ふん▼有限公司 | 電圧制御装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007044483B4 (de) * | 2007-09-18 | 2019-11-14 | Infineon Technologies Austria Ag | Schutzschaltung zum Schutz einer Halbbrückenschaltung |
KR20170061752A (ko) * | 2015-11-26 | 2017-06-07 | 삼성전자주식회사 | 교정된 전류를 이용하여 생체 임피던스를 분석하는 전자 장치 |
TWI630793B (zh) | 2017-07-25 | 2018-07-21 | 偉詮電子股份有限公司 | 具動態準位調變閘極電壓之驅動控制器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0340517A (ja) * | 1989-07-06 | 1991-02-21 | Mitsubishi Electric Corp | パワーデバイスの駆動・保護回路 |
JP2001197724A (ja) * | 2000-01-14 | 2001-07-19 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
JP2005354586A (ja) * | 2004-06-14 | 2005-12-22 | Freescale Semiconductor Inc | プリドライバ回路 |
JP2007235280A (ja) * | 2006-02-28 | 2007-09-13 | Matsushita Electric Ind Co Ltd | ゲート駆動装置 |
JP2009081777A (ja) * | 2007-09-27 | 2009-04-16 | Toshiba Corp | パワートランジスタドライブ回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001352683A (ja) * | 2000-06-02 | 2001-12-21 | Seiko Instruments Inc | 充放電式電源装置 |
JP5667761B2 (ja) * | 2009-12-28 | 2015-02-12 | 株式会社東芝 | スイッチング電源 |
-
2010
- 2010-10-05 JP JP2010225909A patent/JP2012080456A/ja active Pending
-
2011
- 2011-08-31 US US13/877,423 patent/US20130188289A1/en not_active Abandoned
- 2011-08-31 WO PCT/JP2011/069821 patent/WO2012046525A1/ja active Application Filing
- 2011-09-22 TW TW100134130A patent/TW201230680A/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0340517A (ja) * | 1989-07-06 | 1991-02-21 | Mitsubishi Electric Corp | パワーデバイスの駆動・保護回路 |
JP2001197724A (ja) * | 2000-01-14 | 2001-07-19 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
JP2005354586A (ja) * | 2004-06-14 | 2005-12-22 | Freescale Semiconductor Inc | プリドライバ回路 |
JP2007235280A (ja) * | 2006-02-28 | 2007-09-13 | Matsushita Electric Ind Co Ltd | ゲート駆動装置 |
JP2009081777A (ja) * | 2007-09-27 | 2009-04-16 | Toshiba Corp | パワートランジスタドライブ回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017079061A (ja) * | 2015-10-19 | 2017-04-27 | 聚積科技股▲ふん▼有限公司 | 電圧制御装置 |
US9954460B2 (en) | 2015-10-19 | 2018-04-24 | Macroblock, Inc. | Voltage control device with gate capacitor charging and discharging |
Also Published As
Publication number | Publication date |
---|---|
TW201230680A (en) | 2012-07-16 |
US20130188289A1 (en) | 2013-07-25 |
WO2012046525A1 (ja) | 2012-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9991698B2 (en) | Electrostatic protection circuit and semiconductor integrated circuit apparatus | |
JP7069283B2 (ja) | 過電流保護装置 | |
JP5747445B2 (ja) | ゲート駆動装置 | |
US9263884B2 (en) | Electrostatic protection circuit | |
US20140307354A1 (en) | Esd protection circuit | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
JP6477442B2 (ja) | スイッチング回路及び電力変換回路 | |
US20140029144A1 (en) | Esd protective circuit | |
JP2014087082A (ja) | エネルギーハーベスタ装置およびエネルギーハーベスタシステム | |
JP2015002510A (ja) | 静電気保護回路 | |
JP2009130949A (ja) | 電力供給制御回路 | |
JP2010193034A (ja) | 過電流保護回路 | |
WO2012046525A1 (ja) | 保護回路 | |
JP2014143788A (ja) | 電子装置 | |
JP2016167516A (ja) | 静電気保護回路 | |
JP2005086940A (ja) | ゲート駆動回路 | |
WO2015033444A1 (ja) | バッファ回路 | |
US20140361730A1 (en) | Bi-directional switching regulator and control circuit thereof | |
CN102271300B (zh) | 一种集成的麦克风偏置电压控制方法和偏置电压生成电路 | |
JP2015103689A (ja) | 静電保護回路 | |
JP2010246294A (ja) | 電源回路および電子機器 | |
JP2010193033A (ja) | 過電流保護回路 | |
KR102209868B1 (ko) | 출력 회로 | |
WO2013161201A1 (ja) | 駆動装置 | |
JP4192650B2 (ja) | パワースイッチング素子の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131022 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |