WO2019187077A1

WO2019187077A1 - 表示デバイス

Info

Publication number: WO2019187077A1
Application number: PCT/JP2018/013828
Authority: WO
Inventors: 清志中川
Original assignee: シャープ株式会社
Priority date: 2018-03-30
Filing date: 2018-03-30
Publication date: 2019-10-03
Also published as: US11678541B2; US20210074800A1

Abstract

表示領域（１０１）と、表示領域（１０１）を挟んで対向する第１端子領域（１０３ａ）及び第２端子領域（１０３ｂ）と、表示領域（１０１）と第１端子領域（１０３ａ）との間に配置された第１高電源幹配線（１０４ａ）と、表示領域（１０１）と第２端子領域（１０３ｂ）との間に配置された第２高電源幹配線（１０４ｂ）と、表示領域（１０１）に配置され、第１高電源幹配線（１０４ａ）又は第２高電源幹配線（１０４ｂ）から分岐した枝配線である高電源電圧線（１０５）とを含む表示パネル（１００）を備え、第１高電源幹配線（１０４ａ）は、第１端子領域（１０３ａ）を介して、表示パネル（１００）の外部に設けられた高電源電圧源（７００）と接続し、第２高電源幹配線（１０４ｂ）は、第２端子領域（１０３ｂ）及び第２端子領域（１０３ｂ）に接続されたフレキシブルケーブル（４０２）を介して、高電源電圧源（７００）と接続する。

Description

表示デバイス

　本発明は表示デバイスに関する。

　特許文献１～４には、電源線を経由して表示領域の周囲から表示領域内へ電源を供給する技術が開示されている。

日本国公開特許公報「特開2007-128049号」日本国公開特許公報「特開2009-169373号」日本国公開特許公報「特開2009-169374号」日本国公開特許公報「特開2009-169376号」

　特許文献１～４に記載の技術では、電源線を経由する間に生じる電圧降下（Ｉｒ－Ｄｒｏｐ）を小さくするための構成が複雑になるという問題がある。

　本発明の一態様に係る表示デバイスは、表示領域と、前記表示領域を挟んで対向する第１端子領域及び第２端子領域と、前記表示領域と前記第１端子領域との間に配置された第１高電源幹配線と、前記表示領域と前記第２端子領域との間に配置された第２高電源幹配線と、前記表示領域に配置され、前記第１高電源幹配線又は前記第２高電源幹配線から分岐した枝配線である高電源電圧線とを含む表示パネルを備え、前記第１高電源幹配線は、前記第１端子領域を介して、前記表示パネルの外部に設けられた高電源電圧源と接続し、前記第２高電源幹配線は、前記第２端子領域及び前記第２端子領域に接続されたフレキシブルケーブルを介して、前記高電源電圧源と接続する。

　本発明の一態様によれば、簡単な構成であっても、ＩＲ－Ｄｒｏｐに起因して表示領域に生じる輝度傾斜を小さくすることができる。

表示デバイスの製造方法の一例を示すフローチャートである。表示デバイスの表示領域の構成例を示す断面図である。表示領域のサブ画素の構成例を示す回路図である。（ａ）は実施形態１に係る表示デバイスの構成の概略を模式的に説明する断面図、（ｂ）は実施形態１に係る表示デバイスの構成の概略を模式的に説明する平面図である。実施形態１に係る表示デバイスの構成の概略を示す平面図である。（ａ）は実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する断面図、（ｂ）は実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する平面図である。（ａ）は実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する断面図、（ｂ）は実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する平面図である。（ａ）は実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する断面図、（ｂ）は実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する平面図である。（ａ）は実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する断面図、（ｂ）は実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する平面図である。第１高電源電圧線及び第２高電源電圧線の配置構成の一例を模式的に説明する平面図である。第１高電源電圧線及び第２高電源電圧線の配置構成の他の一例を模式的に説明する平面図である。第１高電源電圧線及び第２高電源電圧線の配置構成の他の一例を模式的に説明する平面図である。第１高電源電圧線及び第２高電源電圧線の配置構成の他の一例を模式的に説明する平面図である。第１高電源電圧線及び第２高電源電圧線の配置構成の他の一例を模式的に説明する平面図である。第１高電源電圧線及び第２高電源電圧線の配置構成の他の一例を模式的に説明する平面図である。第１高電源電圧線及び第２高電源電圧線の配置構成の他の一例を模式的に説明する平面図である。第１高電源電圧線及び第２高電源電圧線の配置構成の他の一例を模式的に説明する平面図である。第１高電源電圧線及び第２高電源電圧線の配置構成の他の一例を模式的に説明する平面図である。（ａ）は実施形態２に係る表示デバイスの構成の概略を模式的に説明する断面図、（ｂ）は実施形態２に係る表示デバイスの構成の概略を模式的に説明する平面図である。（ａ）は実施形態２に係る表示デバイスの他の構成の概略を模式的に説明する断面図、（ｂ）は実施形態２に係る表示デバイスの他の構成の概略を模式的に説明する平面図である。（ａ）は実施形態２に係る表示デバイスの他の構成の概略を模式的に説明する断面図、（ｂ）は実施形態２に係る表示デバイスの他の構成の概略を模式的に説明する平面図である。（ａ）は実施形態３に係る表示デバイスの構成の概略を示す断面図、（ｂ）は実施形態２に係る表示デバイスの他の構成の概略を示す平面図である。実施形態１～２に係る表示デバイスの構成の概略を示す断面図である。

　以下においては、「同層」とは同一のプロセス（成膜工程）にて形成されていることを意味し、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。

　図１は表示デバイスの製造方法の一例を示すフローチャートである。図２は、表示デバイスの表示領域の構成を示す断面図である。

　フレキシブルな表示デバイスを製造する場合、図１及び図２に示すように、まず、透光性の支持基板（例えば、マザーガラス）上に樹脂層１２を形成する（ステップＳ１）。次いで、バリア層３を形成する（ステップＳ２）。次いで、ＴＦＴ層４を形成する（ステップＳ３）。次いで、トップエミッション型の発光素子層５を形成する（ステップＳ４）。次いで、封止層６を形成する（ステップＳ５）。次いで、封止層６上に上面フィルムを貼り付ける（ステップＳ６）。

　次いで、レーザ光の照射等によって支持基板を樹脂層１２から剥離する（ステップＳ７）。次いで、樹脂層１２の下面に下面フィルム１０を貼り付ける（ステップＳ８）。次いで、下面フィルム１０、樹脂層１２、バリア層３、ＴＦＴ層４、発光素子層５、封止層６を含む積層体を分断し、複数の個片を得る（ステップＳ９）。次いで、得られた個片に機能フィルム３９を貼り付ける（ステップＳ１０）。次いで、複数のサブ画素が形成された表示領域よりも外側（非表示領域、額縁）の一部（端子部）に電子回路基板（例えば、ＣＯＦ（Chip On Film）及び／又はＦＰＣ）をマウントする（ステップＳ１１）。なお、ステップＳ１～Ｓ１１は、表示デバイス製造装置（ステップＳ１～Ｓ５の各工程を行う成膜装置を含む）が行う。

　樹脂層１２の材料としては、例えばポリイミド等が挙げられる。樹脂層１２の部分を、二層の樹脂膜（例えば、ポリイミド膜）及びこれらに挟まれた無機絶縁膜で置き換えることもできる。

　バリア層３は、水、酸素等の異物がＴＦＴ層４及び発光素子層５に侵入することを防ぐ層であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、又はこれらの積層膜で構成することができる。

　ＴＦＴ層４は、半導体膜１５と、半導体膜１５よりも上層の無機絶縁膜１６（ゲート絶縁膜）と、無機絶縁膜１６よりも上層の、ゲート電極ＧＥ及びゲート配線ＧＨと、ゲート電極ＧＥ及びゲート配線ＧＨよりも上層の無機絶縁膜１８と、無機絶縁膜１８よりも上層の容量電極ＣＥと、容量電極ＣＥよりも上層の無機絶縁膜２０と、無機絶縁膜２０よりも上層のソース配線ＳＨと、ソース配線ＳＨよりも上層の平坦化膜２１（層間絶縁膜）とを含む。

　半導体膜１５は、例えば低温ポリシリコン（ＬＴＰＳ）あるいは酸化物半導体（例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体）で構成され、半導体膜１５及びゲート電極ＧＥを含むようにトランジスタ（ＴＦＴ）が構成される。図２では、トランジスタがトップゲート構造で示されているが、ボトムゲート構造でもよい。

　ゲート電極ＧＥ、ゲート配線ＧＨ、容量電極ＣＥ、及びソース配線ＳＨは、例えば、アルミニウム、タングステン、モリブデン、タンタル、クロム、チタン、銅の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成される。図２のＴＦＴ層４には、一層の半導体層及び三層の金属層が含まれる。

　無機絶縁膜１６・１８・２０は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜又はこれらの積層膜によって構成することができる。平坦化膜２１は、例えば、ポリイミド、アクリル等の塗布可能な有機材料によって構成することができる。

　発光素子層５は、平坦化膜２１よりも上層のアノード２２と、アノード２２のエッジを覆う絶縁性のエッジカバー２３と、エッジカバー２３よりも上層のＥＬ（エレクトロルミネッセンス）層２４と、ＥＬ層２４よりも上層のカソード２５とを含む。エッジカバー２３は、例えば、ポリイミド、アクリル等の有機材料を塗布した後にフォトリソグラフィよってパターニングすることで形成される。

　サブ画素ごとに、島状のアノード２２、ＥＬ層２４、及びカソード２５を含む発光素子ＥＳ（例えば、ＯＬＥＤ：有機発光ダイオード，ＱＬＥＤ：量子ドット発光ダイオード）が発光素子層５に形成され、発光素子ＥＳを制御するサブ画素回路がＴＦＴ層４に形成される。

　ＥＬ層２４は、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を積層することで構成される。発光層は、蒸着法あるいはインクジェット法によって、エッジカバー２３の開口（サブ画素ごと）に、島状に形成される。他の層は、島状あるいはベタ状（共通層）に形成する。また、正孔注入層、正孔輸送層、電子輸送層、電子注入層のうち１以上の層を形成しない構成も可能である。

　ＯＬＥＤの発光層を蒸着形成する場合は、ＦＭＭ（ファインメタルマスク）を用いる。ＦＭＭは多数の開口を有するシート（例えば、インバー材製）であり、１つの開口を通過した有機物質によって島状の発光層（１つのサブ画素に対応）が形成される。

　ＱＬＥＤの発光層は、例えば、量子ドットを拡散させた溶媒をインクジェット塗布することで、島状の発光層（１つのサブ画素に対応）を形成することができる。

　アノード（陽極）２２は、例えばＩＴＯ（Indium Tin Oxide）とＡｇ（銀）あるいはＡｇを含む合金との積層によって構成され、光反射性を有する。カソード（陰極）２５は、ＭｇＡｇ合金（極薄膜）、ＩＴＯ、ＩＺＯ（Indium zinc Oxide）等の透光性の導電材で構成することができる。

　発光素子ＥＳがＯＬＥＤである場合、アノード２２及びカソード２５間の駆動電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが基底状態に遷移する過程で光が放出される。カソード２５が透光性であり、アノード２２が光反射性であるため、ＥＬ層２４から放出された光は上方に向かい、トップエミッションとなる。

　発光素子ＥＳがＱＬＥＤである場合、アノード２２及びカソード２５間の駆動電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが、量子ドットの伝導帯準位（conduction band）から価電子帯準位（valence band）に遷移する過程で光（蛍光）が放出される。

　発光素子層５には、前記のＯＬＥＤ、ＱＬＥＤ以外の発光素子（無機発光ダイオード等）を形成してもよい。

　封止層６は透光性であり、カソード２５を覆う無機封止膜２６と、無機封止膜２６よりも上層の有機バッファ膜２７と、有機バッファ膜２７よりも上層の無機封止膜２８とを含む。発光素子層５を覆う封止層６は、水、酸素等の異物の発光素子層５への浸透を防いでいる。

　無機封止膜２６及び無機封止膜２８はそれぞれ無機絶縁膜であり、例えば、ＣＶＤ法により形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、又はこれらの積層膜で構成することができる。有機バッファ膜２７は、平坦化効果のある透光性有機膜であり、アクリル等の塗布可能な有機材料によって構成することができる。有機バッファ膜２７は例えばインクジェット塗布によって形成することができるが、液滴を止めるためのバンクを非表示領域に設けてもよい。

　下面フィルム１０は、支持基板を剥離した後に樹脂層１２の下面に貼り付けることで柔軟性に優れた表示デバイスを実現するための、例えばＰＥＴフィルムである。機能フィルム３９は、例えば、光学補償機能、タッチセンサ機能、保護機能の少なくとも１つを有する。

　以上にフレキシブルな表示デバイスについて説明したが、非フレキシブルな表示デバイスを製造する場合は、一般的に樹脂層の形成、基材の付け替え等が不要であるため、例えば、ガラス基板上にステップＳ２～Ｓ５の積層工程を行い、その後ステップＳ９に移行する。

　図３は、表示領域のサブ画素の構成例を示す回路図である。図２のＴＦＴ層４には、Ｘ軸の方向（行方向）に伸びる、走査信号線ＧＬ（ｎ－１）・ＧＬ（ｎ）及び発光信号線ＥＭ（ｎ）と、Ｙ軸の方向（列方向）に伸びるデータ線ＤＬとが設けられる。サブ画素ＳＰは、図２のＴＦＴ層４に形成される、駆動トランジスタＴａ、スイッチトランジスタＴｂ、電源供給制御トランジスタＴｃ、発光制御トランジスタＴｄ、閾値電圧補償トランジスタＴｅ、初期化トランジスタＴｆ、及び容量Ｃｐを含むサブ画素回路と、図２の発光素子層５に形成される発光素子ＥＳ（例えば、有機発光ダイオード）とを備え、スイッチトランジスタＴｂが走査信号線ＧＬ（ｎ）及びデータ線ＤＬに接続される。走査信号線ＧＬ（ｎ）がアクティブとなる期間に、データ線ＤＬからサブ画素ＳＰに表示階調データに応じた電位信号が供給され、発光信号線ＥＭ（ｎ）がアクティブとなる期間に発光素子ＥＳが表示階調データに応じた輝度にて発光する。

　〔実施形態１〕
　図４の（ａ）は本発明の実施形態１に係る表示デバイスの構成の概略を模式的に説明する断面図、図４の（ｂ）は上記表示デバイスの構成の概略を模式的に説明する平面図である。

　本実施形態に係る表示デバイスは、図４の（ａ）及び（ｂ）に示すように、表示パネル１００と、ソースドライバ３００が搭載されたＣＯＦ（Chip On Film）２００と、フレキシブル基板４０１及びフレキシブル基板４０１に設けられたフレキシブルケーブル４０２からなるＦＰＣ（Flexible Printed Circuit，フレキシブルプリント基板）４００と、を備えている。

　表示パネル１００には、図４の（ｂ）に示すように、上述した、表示領域１０１及び非表示領域（額縁）１０２、並びに、第１端子領域１０３ａ及び第２端子領域１０３ｂが設けられている。第１端子領域１０３ａには第１高電源幹配線１０４ａが接続されていると共に、第２端子領域１０３ｂには第２高電源幹配線１０４ｂが接続されている。第１高電源幹配線１０４ａ及び第２端子領域１０３ｂは、表示領域１０１に形成された複数のサブ画素の列方向（図４の（ｂ）中、Ｙ軸の方向）に沿って延伸している。なお、本実施形態では、第２端子領域１０３ｂは第２－１端子領域１０３ｂ－１及び第２－２端子領域１０３ｂ－２からなる領域である。

　表示パネル１００には、図４の（ｂ）に示すように、複数の第１高電源電圧線１０５ａ及び複数の第２高電源電圧線１０５ｂを含む高電源電圧線群１０５が設けられている。高電源電圧線群１０５に含まれる各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂ（図３の“ＥＬＶＤＤ”）は、図３に示したように、それぞれに接続される上述のサブ画素に高電源電圧を供給するための配線である。各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂは、表示領域１０１に形成された複数のサブ画素の行方向（図４の（ｂ）中、Ｘ軸の方向）に沿って延伸している。

　各第１高電源電圧線１０５ａは、一端が第１高電源幹配線１０４ａに接続される一方、他の一端が終端している。各第１高電源電圧線１０５ａは、第１高電源幹配線１０４ａから供給される高電源電圧をそれぞれに接続されたサブ画素に供給するために第１高電源幹配線１０４ａから分岐した枝配線である。各第２高電源電圧線１０５ｂは、一端が第２高電源幹配線１０４ｂに接続される一方、他の一端が終端している。各第２高電源電圧線１０５ｂは、第２高電源幹配線１０４ｂから供給される高電源電圧をそれぞれに接続されたサブ画素に供給するために第２高電源幹配線１０４ｂから分岐した枝配線である。

　第１高電源幹配線１０４ａ及び第２高電源幹配線１０４ｂの配線幅は、各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂの配線幅よりも広く、第１高電源幹配線１０４ａ及び第２高電源幹配線１０４ｂの配線抵抗は、各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂの配線抵抗よりも小さい。このため、第１高電源幹配線１０４ａ及び第２高電源幹配線１０４ｂに生じるＩｒ－Ｄｒｏｐは、各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂに生じるＩｒ－Ｄｒｏｐと比較すれば、無視できるレベルである。

　なお、図の見易さのため、図４の（ｂ）では、第１高電源幹配線１０４ａに接続される第１高電源電圧線１０５ａ及び、第２高電源幹配線１０４ｂに接続される第２高電源電圧線１０５ｂのそれぞれ３本を代表的に記載したに過ぎないものであり、本実施形態がそれらの本数に限られるものではないことに留意すべきである。第１高電源電圧線１０５ａ及び第２高電源電圧線１０５ｂの各々の本数は、後述するとおり、各種の本数をとり得るが、高電源電圧線群１０５に含まれる第１高電源電圧線１０５ａ及び第２高電源電圧線１０５ｂの各本数の合計は、表示領域１０１に形成されたサブ画素の行数（図４の（ｂ）中、Ｙ軸の方向に並ぶサブ画素の行数）に一致するものである。

　ここで注目すべきは、第１高電源幹配線１０４ａ及び第２高電源幹配線１０４ｂには、それぞれ、表示パネル１００の外側に配置された高電源電圧源７００から出力される高電源電圧が、互いに異なる経路Ｒ１及びＲ２（図４の（ａ）を参照）を経由して、供給される点である。

　各第１高電源電圧線１０５ａに注目すれば、各第１高電源電圧線１０５ａに供給された高電源電圧には各第１高電源電圧線１０５ａを経由する間にＩｒ－Ｄｒｏｐが生じるので、その電圧値は図４の（ｂ）のＸ軸の正の向きに沿って徐々に低下する。このため、各第１高電源電圧線１０５ａに接続されたサブ画素の行には図４の（ｂ）のＸ軸の正の向きに沿って徐々に輝度が低下する輝度傾斜が現れる。

　一方、各第２高電源電圧線１０５ｂに注目すれば、各第２高電源電圧線１０５ｂに供給された高電源電圧には各第２高電源電圧線１０５ｂを経由する間にＩｒ－Ｄｒｏｐが生じるので、その電圧値は図４の（ｂ）のＸ軸の正の向きに沿って徐々に低下する。このため、各第２高電源電圧線１０５ｂに接続されたサブ画素の行には図４の（ｂ）のＸ軸の正の向きに沿って徐々に輝度が低下する輝度傾斜が現れる。

　しかしながら、各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂに現れる各輝度傾斜は、上述のとおり、互いに逆向きに沿った傾斜となる。つまり、図４の（ｂ）のＸ軸の正の向きに注目すれば、各第１高電源電圧線１０５ａに接続されたサブ画素の行では徐々に輝度が低下する一方、各第２高電源電圧線１０５ｂに接続されたサブ画素の行では徐々に輝度が上昇する。このため、各第１高電源電圧線１０５ａに現れる輝度傾斜と各第２高電源電圧線１０５ｂに現れる輝度傾斜とがお互いに相殺されることになり、表示領域１０１全体としては輝度傾斜の発生が抑制されることになる。図４の（ｂ）のＸ軸の負の向きに注目すれば、上述とは逆の関係になることはいうまでもない。

　表示領域１０１全体として輝度傾斜の発生を抑制する上で、例えば、第１高電源電圧線１０５ａ及び第２高電源電圧線１０５ｂの各本数、及び／又は、図４の（ｂ）のＹ軸の方向における第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとの配置構成、を適宜調整する必要がある。後者については後述する。

　次に、高電源電圧源７００から出力される高電源電圧を第１高電源幹配線１０４ａ及び第２高電源幹配線１０４ｂに供給する経路Ｒ１及びＲ２について、図４の（ａ）及び（ｂ）並びに図５を用いて説明する。図５は、図４の（ｂ）に示した、本実施形態に係る表示デバイスの模式的な平面図をより詳細に説明する平面図である。なお、本実施形態に係る表示デバイスは、図５に示すように、非表示領域１０２に形成された、ゲートドライバモノリシック回路（Gate Driver Monolithic Circuit）１５０を備えている。ゲートドライバモノリシック回路１５０から表示領域１０１に向ってゲート信号が入力される。ゲートドライバモノリシック回路１５０を駆動するための信号は、ソースドライバ３００が搭載されたＣＯＦ２００から供給される。

　図４の（ａ）及び（ｂ）に示すように、高電源電圧源７００は、本実施形態に係る表示デバイスの外側にあるマザーボード６００に搭載されている。フレキシブル基板４０１は、一端がコネクタ５００を介してマザーボード６００と接続される一方、他の一端にＣＯＦ２００がマウントされている。ＣＯＦ２００は、表示パネル１００の第１端子領域１０３ａにマウントされている。ＣＯＦ２００と第１端子領域１０３ａとの接続は、具体的には、図５に示すように、ＣＯＦ２００に含まれる端子と第１端子領域１０３ａに設けられた２つの端子部ＴＭ１とが接続されることにより、実現される。一方の端子部ＴＭ１と第１高電源幹配線１０４ａの一端とは、非表示領域１０２に形成された配線を介して、接続されている。同様に、他方の端子部ＴＭ１と第１高電源幹配線１０４ａの他の一端とは、非表示領域１０２に形成された配線を介して、接続されている。なお、図５では、上述の端子部ＴＭ１の他にも複数の端子部が設けられているが、それら複数の端子部は、ＣＯＦ２００と表示パネル１００との間における各種の信号・データ信号のやり取りに用いられるものである。

　これにより、高電源電圧源７００から出力される高電源電圧は、コネクタ５００→フレキシブル基板４０１→ＣＯＦ２００→第１端子領域１０３ａを通る経路Ｒ１を経由して、第１高電源幹配線１０４ａに供給される。

　一方、フレキシブル基板４０１に設けられたフレキシブルケーブル４０２は、ＣＯＦ２００の背面側及び表示パネル１００の背面に沿って、図４の（ａ）及び（ｂ）のＸ軸の正の向きに、延伸すると共に、表示パネル１００の、ＣＯＦ２００がマウントされた端部側とは反対側の端部近傍において表示パネル１００の表面側に折り曲げられている。そして、フレキシブルケーブル４０２の先端部は、表示パネル１００の第２端子領域１０３ｂに接続されている。

　フレキシブルケーブル４０２は、第１フレキシブルケーブル４０２－１及び第２フレキシブルケーブル４０２－２を含み、第２端子領域１０３ｂは、第２－１端子領域１０３ｂ－１及び第２－２端子領域１０３ｂ－２からなる。第１フレキシブルケーブル４０２－１と第２－１端子領域１０３ｂ－１との接続は、具体的には、図５に示すように、第１フレキシブルケーブル４０２－１に含まれる端子と第２－１端子領域１０３ｂ－１に設けられた端子部ＴＭ２とが接続されることにより、実現される。同様に、第２フレキシブルケーブル４０２－２と第２－２端子領域１０３ｂ－２との接続は、第２フレキシブルケーブル４０２－２に含まれる端子と第２－２端子領域１０３ｂ－２に設けられた端子部ＴＭ２とが接続されることにより、実現される。第２－１端子領域１０３ｂ－１に設けられた端子部ＴＭ２と第２高電源幹配線１０４ｂの一端とは、非表示領域１０２に形成された配線を介して、接続されている。同様に、第２－２端子領域１０３ｂ－２に設けられた端子部ＴＭ２と第２高電源幹配線１０４ｂの他の一端とは、非表示領域１０２に形成された配線を介して、接続されている。

　これにより、高電源電圧源７００から出力される高電源電圧は、コネクタ５００→フレキシブル基板４０１→フレキシブルケーブル４０２→第２端子領域１０３ｂを通る経路Ｒ２を経由して、第２高電源幹配線１０４ｂに供給される。

　なお、図５に示すように、非表示領域１０２に形成された低電源電圧線１６０は、各端子部ＴＭ２及び第２高電源幹配線１０４ｂと同一の配線層から構成されており、このため、各端子部ＴＭ２と第２高電源幹配線１０４ｂとを接続する配線は、各端子部ＴＭ２、第２高電源幹配線１０４ｂ及び低電源電圧線１６０を構成する配線層とは異なる配線層から構成されることに留意すべきである。この配線構造については、後述する。

　（変形例１）
　図６の（ａ）は本発明の実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する断面図、図６の（ｂ）は上記表示デバイスの他の構成の概略を模式的に説明する平面図である。

　本変形例１に係る表示デバイスが上記実施形態１に係る表示デバイスと異なる点は、高電源電圧源７００がフレキシブル基板４０１に搭載されている点である。

　本変形例１に係る表示デバイスでは、高電源電圧源７００から出力される高電源電圧は、実施形態１に係る表示デバイスと同様、フレキシブル基板４０１から経路Ｒ１及びＲ２を経由して、第１高電源幹配線１０４ａ及び第２高電源幹配線１０４ｂに供給される。

　（変形例２）
　図７の（ａ）は本発明の実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する断面図、図７の（ｂ）は上記表示デバイスの他の構成の概略を模式的に説明する平面図である。

　本変形例２に係る表示デバイスが上記実施形態１に係る表示デバイスと異なる点は、フレキシブルケーブル４０２（第１フレキシブルケーブル４０２－１及び第２フレキシブルケーブル４０２－２）に代えて、フレキシブルケーブル４０２Ａをフレキシブル基板４０１に設けた点である。

　上記実施形態１に係る表示デバイスでは、図４の（ｂ）に示したように、フレキシブルケーブル４０２は、第１フレキシブルケーブル４０２－１及び第２フレキシブルケーブル４０２－２を含み、第１フレキシブルケーブル４０２－１は、表示パネル１００の、第２高電源幹配線１０４ｂの一端側の端部の背面に沿って延伸すると共に、第２フレキシブルケーブル４０２－２は、表示パネル１００の、第２高電源幹配線１０４ｂの他の一端側の端部の背面に沿って延伸するものであった。

　これに対し、本変形例２に係る表示デバイスでは、図７の（ｂ）に示すように、フレキシブルケーブル４０２Ａは、上記実施形態１とは異なり、表示パネル１００の両端部の背面に沿って延伸するものではない。本変形例２に係る表示デバイスでは、表示パネル１００の中央部の背面に沿って延伸している。そして、フレキシブルケーブル４０２Ａは、表示パネル１００の、ＣＯＦ２００がマウントされた端部側とは反対側の端部近傍において表示パネル１００の表面側に折り曲げられ、フレキシブルケーブル４０２Ａの先端部は、表示パネル１００の第２端子領域１０３ｂＡに接続されている。

　フレキシブルケーブル４０２Ａと第２端子領域１０３ｂＡとの接続は、フレキシブルケーブル４０２Ａに含まれる端子と第２端子領域１０３ｂＡに設けられた端子部とが接続されることにより、実現される。第２端子領域１０３ｂＡに設けられた端子部と第２高電源幹配線１０４ｂＡの中央部とは、非表示領域１０２に形成された配線を介して、接続されている。

　（変形例３）
　図８の（ａ）は本発明の実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する断面図、図８の（ｂ）は上記表示デバイスの他の構成の概略を模式的に説明する平面図である。

　本変形例３に係る表示デバイスが上記実施形態１に係る表示デバイスと異なる点は、第１高電源幹配線１０４ａと第２高電源幹配線１０４ｂとを接続する接続配線１０６を備える点である。具体的には、接続配線１０６は、第１接続配線１０６－１及び第２接続配線１０６－２を含み、図８の（ｂ）に示すように、第１高電源幹配線１０４ａの一端と第２高電源幹配線１０４ｂの一端とが第１接続配線１０６－１を介して接続されると共に、第１高電源幹配線１０４ａの他の一端と第２高電源幹配線１０４ｂの他の一端とが第２接続配線１０６－２を介して接続されている。

　第１接続配線１０６－１及び第２接続配線１０６－２の各配線幅は、第１高電源幹配線１０４ａ及び第２高電源幹配線１０４ｂの配線幅と略同一であり、それらの配線抵抗は略同一である。このため、第１接続配線１０６－１及び第２接続配線１０６－２に生じるＩｒ－Ｄｒｏｐは、各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂに生じるＩｒ－Ｄｒｏｐと比較すれば、無視できるレベルである。それゆえ、本変形例３に係る表示デバイスでは、第１接続配線１０６－１、第２接続配線１０６－２、第１高電源幹配線１０４ａ及び第２高電源幹配線１０４ｂが、表示領域１０１を囲むように非表示領域１０２に配置された、枠状の高電源幹配線を構成しているといえる。

　（変形例４）
　図９の（ａ）は本発明の実施形態１に係る表示デバイスの他の構成の概略を模式的に説明する断面図、図９の（ｂ）は上記表示デバイスの他の構成の概略を模式的に説明する平面図である。

　本変形例４に係る表示デバイスが上記実施形態１に係る表示デバイスと異なる点は、図９の（ｂ）のＹ軸の方向に延伸し、第１高電源電圧線１０５ａ及び第２高電源電圧線１０５ｂと交差する複数の第３高電源電圧線１０７を備えた点である。

　各第３高電源電圧線１０７は、各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂと交差する各交差箇所において、各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂと接続されている。

　各第３高電源電圧線１０７の配線幅は、各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂの配線幅と略同一であり、各第３高電源電圧線１０７の配線抵抗は、各第１高電源電圧線１０５ａ及び各第２高電源電圧線１０５ｂの配線抵抗と略同一である。それゆえ、本変形例４に係る表示デバイスでは、各第１高電源電圧線１０５ａ、各第２高電源電圧線１０５ｂ及び各第３高電源電圧線１０７が、表示領域１０１に配置された、格子状の高電源電圧線を構成しているといえる。

　（第１高電源電圧線と第２高電源電圧線との配置構成）
　以下、図１０～図１７を用いて、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとの配置構成について説明する。

　１．ＲＧＢ配列
　図１０は、ＲＧＢ配列された複数のサブ画素に対する、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとの配置構成の一例を模式的に説明する平面図である。なお、図１０～図１７においては、第ｎ列を構成するサブ画素の一部と第ｎ＋１列を構成するサブ画素の一部とが代表的に記載されている。

　図１０に示す例では、第１高電源電圧線１０５ａが奇数の行を構成するサブ画素に接続される一方、第２高電源電圧線１０５ｂが偶数行を構成するサブ画素に接続されている。

　なお、図１０に示す例では、サブ画素を列方向に沿って赤のサブ画素（Ｒ）→緑のサブ画素（Ｇ）→青のサブ画素（Ｂ）→赤のサブ画素（Ｒ）・・・の順序で配列しているが、この順序に限定されるものではない。

　また、図１０では、１行ごとに、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しているが、２行ごと、３行ごと、といった複数行ごとに第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しても良い。

　図１１は、ＲＧＢ配列された複数のサブ画素に対する、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとの配置構成の一例を模式的に説明する平面図である。

　図１１に示す例では、第１高電源電圧線１０５ａが奇数行を構成する画素に接続される一方、第２高電源電圧線１０５ｂが偶数行を構成する画素に接続されている。ここで、図１１では、「画素」とは、赤のサブ画素（Ｒ）、緑のサブ画素（Ｇ）及び青のサブ画素（Ｂ）から構成される画素（ピクセル）であり、「行」とは、複数の画素から構成される行であり、図１０で示した複数のサブ画素から構成される行とは異なる概念である。

　なお、図１１に示す例では、サブ画素を列方向に沿って赤のサブ画素（Ｒ）→緑のサブ画素（Ｇ）→青のサブ画素（Ｂ）→赤のサブ画素（Ｒ）・・・の順序で配列しているが、この順序に限定されるものではない。

　また、図１１に示す例では、１行ごとに、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しているが、２行ごと（図１２を参照）、３行ごと、といった複数行ごとに第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しても良い。

　２．Ｐｅｎｔｉｌｅ配列
　図１３は、Ｐｅｎｔｉｌｅ配列された複数のサブ画素に対する、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとの配置構成の一例を模式的に説明する平面図である。Ｐｅｎｔｉｌｅ配列では、図１０～図１２に示したＲＧＢ配列とは異なり、「画素」は、赤のサブ画素（Ｒ）及び緑のサブ画素（Ｇ）、又は、青のサブ画素（Ｂ）及び緑のサブ画素（Ｇ）、から構成される。Ｐｅｎｔｉｌｅ配列では、図１３に例示したように、サブ画素の行方向（図１３中、Ｘ軸の方向）に沿って、青のサブ画素（Ｂ）及び緑のサブ画素（Ｇ）から構成される画素と赤のサブ画素（Ｒ）及び緑のサブ画素（Ｇ）から構成される画素とが交互に配列される。言い換えれば、Ｐｅｎｔｉｌｅ配列では、サブ画素の列方向（図１３中、Ｙ軸の方向）に沿って、青のサブ画素（Ｂ）と赤のサブ画素（Ｒ）とが交互に並ぶ行と、緑のサブ画素（Ｇ）が連続して並ぶ行とが、交互に配置される。

　図１３に示す例では、第１高電源電圧線１０５ａが奇数行を構成する画素に接続される一方、第２高電源電圧線１０５ｂが偶数行を構成する画素に接続されている。

　なお、図１３に示す例では、サブ画素を列方向に沿って、青のサブ画素（Ｂ）→緑のサブ画素（Ｇ）→青のサブ画素（Ｂ）・・・、又は、赤のサブ画素（Ｒ）→緑のサブ画素（Ｇ）→赤のサブ画素（Ｒ）・・・、の順序で配列しているが、この順序に限定されるものではない。

　また、図１３に示す例では、１行ごとに、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しているが、２行ごと、３行ごと、といった複数行ごとに第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しても良い。

　３．ＲＧＢＷ配列
　図１４は、ＲＧＢＷ配列された複数のサブ画素に対する、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとの配置構成の一例を模式的に説明する平面図である。ＲＧＢＷ配列では、図１０～図１２に示したＲＧＢ配列及び図１３に示したＰｅｎｔｉｌｅ配列とは異なり、「画素」は、赤のサブ画素（Ｒ）、緑のサブ画素（Ｇ）、青のサブ画素（Ｂ）及び白のサブ画素（Ｗ）（カラーフィルタの配置無）から構成される。

　図１４に示す例では、第１高電源電圧線１０５ａが奇数行を構成する画素に接続される一方、第２高電源電圧線１０５ｂが偶数行を構成する画素に接続されている。

　なお、図１４に示す例では、サブ画素を列方向に沿って、赤のサブ画素（Ｒ）→緑のサブ画素（Ｇ）→青のサブ画素（Ｂ）→白のサブ画素（Ｗ）→赤のサブ画素（Ｒ）・・・の順序で配列しているが、この順序に限定されるものではない。

　また、図１４に示す例では、１行ごとに、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しているが、２行ごと、３行ごと、といった複数行ごとに第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しても良い。

　４．Ｄｅｌｔａ配列
　図１５は、Ｄｅｌｔａ配列された複数のサブ画素に対する、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとの配置構成の一例を模式的に説明する平面図である。Ｄｅｌｔａ配列では、図１５に例示したように、各行を構成するサブ画素に注目した場合、サブ画素の列方向（図１５中、Ｙ軸の方向）に沿って、互いに隣り合うサブ画素同士が０．５ｗ（ｗ：サブ画素幅）だけずれて配置される。

　図１５に示す例では、第１高電源電圧線１０５ａが奇数の行を構成するサブ画素に接続される一方、第２高電源電圧線１０５ｂが偶数行を構成するサブ画素に接続されている。

　なお、図１５に示す例では、サブ画素を列方向に沿って赤のサブ画素（Ｒ）→緑のサブ画素（Ｇ）→青のサブ画素（Ｂ）→赤のサブ画素（Ｒ）・・・の順序で配列しているが、この順序に限定されるものではない。

　また、図１５では、１行ごとに、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しているが、２行ごと、３行ごと、といった複数行ごとに第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しても良い。

　図１６は、Ｄｅｌｔａ配列された複数のサブ画素に対する、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとの配置構成の一例を模式的に説明する平面図である。

　図１６に示す例では、第１高電源電圧線１０５ａが奇数行を構成する画素に接続される一方、第２高電源電圧線１０５ｂが偶数行を構成する画素に接続されている。ここで、図１６では、「画素」とは、赤のサブ画素（Ｒ）、緑のサブ画素（Ｇ）及び青のサブ画素（Ｂ）から構成される画素（ピクセル）であり、「行」とは、複数の画素から構成される行であり、図１５で示した複数のサブ画素から構成される行とは異なる概念である。この場合であっても、各行を構成する画素に注目すれば、画素の列方向（図１６中、Ｙ軸の方向）に沿って、互いに隣り合う画素同士が０．５ｗだけずれて配置される。

　なお、図１６に示す例では、サブ画素を列方向に沿って赤のサブ画素（Ｒ）→緑のサブ画素（Ｇ）→青のサブ画素（Ｂ）→赤のサブ画素（Ｒ）・・・の順序で配列しているが、この順序に限定されるものではない。

　また、図１６に示す例では、１行ごとに、第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しているが、２行ごと（図１７を参照）、３行ごと、といった複数行ごとに第１高電源電圧線１０５ａと第２高電源電圧線１０５ｂとを交互に接続しても良い。

　〔実施形態２〕
　図１８の（ａ）は本発明の実施形態２に係る表示デバイスの構成の概略を模式的に説明する断面図、図１８の（ｂ）は上記表示デバイスの構成の概略を模式的に説明する平面図である。

　本実施形態２に係る表示デバイスが上記実施形態１に係る表示デバイスと異なる点は、複数の高電源電圧線１０５Ｂが第１高電源幹配線１０４ａＢ及び第２高電源幹配線１０４ｂＢのいずれにも接続されている点である。

　本実施形態２に係る表示デバイスでは、複数の高電源電圧線１０５Ｂは第１高電源幹配線１０４ａＢ及び第２高電源幹配線１０４ｂＢのいずれにも接続されているので、第１高電源幹配線１０４ａＢ及び第２高電源幹配線１０４ｂＢのいずれからも高電源電圧が供給される。

　（変形例１）
　図１９の（ａ）は本発明の実施形態２に係る表示デバイスの他の構成の概略を模式的に説明する断面図、図１９の（ｂ）は上記表示デバイスの他の構成の概略を模式的に説明する平面図である。

　本変形例１に係る表示デバイスが上記実施形態２に係る表示デバイスと異なる点は、高電源電圧源７００がフレキシブル基板４０１に搭載されている点である。

　本変形例１に係る表示デバイスでは、高電源電圧源７００から出力される高電源電圧は、実施形態２に係る表示デバイスと同様、フレキシブル基板４０１から経路Ｒ１及びＲ２を経由して、第１高電源幹配線１０４ａＢ及び第２高電源幹配線１０４ｂＢに供給される。

　（変形例２）
　図２０の（ａ）は本発明の実施形態２に係る表示デバイスの他の構成の概略を模式的に説明する断面図、図２０の（ｂ）は上記表示デバイスの他の構成の概略を模式的に説明する平面図である。

　本変形例２に係る表示デバイスが上記実施形態２に係る表示デバイスと異なる点は、フレキシブルケーブル４０２（第１フレキシブルケーブル４０２－１及び第２フレキシブルケーブル４０２－２）に代えて、フレキシブルケーブル４０２Ａをフレキシブル基板４０１に設けた点である。

　第２端子領域１０３ｂＡに設けられた端子部と第２高電源幹配線１０４ｂＣの中央部とは、非表示領域１０２に形成された配線を介して、接続されている。

　〔実施形態３〕
　図２１の（ａ）は本発明の実施形態３に係る表示デバイスの構成の概略を模式的に説明する断面図、図２１の（ｂ）は上記表示デバイスの構成の概略を模式的に説明する平面図である。なお、図２１の（ａ）は、後述する第１折り曲げ領域１７０ａ及び第２折り曲げ領域１７０ｂが折り曲げられた後の状態を説明する図であり、図２１の（ｂ）は、それらが折り曲げられる前の状態を説明する図である。

　本実施形態３に係る表示デバイスが上記実施形態１及び２に係る表示デバイスと異なる点は、表示領域１０１と第１端子領域１０３ａとの間における非表示領域１０２に設けられた第１折り曲げ領域１７０ａと、表示領域１０１と第２端子領域１０３ｂとの間における非表示領域１０２に設けられた第２折り曲げ領域１７０ｂと、を備えた点である。

　本実施形態３に係る表示デバイスでは、第１端子領域１０３ａ及び第２端子領域１０３ｂが表示デバイスの背面側に向くように、第１折り曲げ領域１７０ａ及び第２折り曲げ領域１７０ｂが折り曲げられている。

　フレキシブル基板４００Ｂに含まれる端子と端子部ＴＭ１及びＴＭ２とが接続されることにより、フレキシブル基板４００Ｂと第１端子領域１０３ａ及び第２端子領域１０３ｂとの接続が実現される。

　〔その他〕
　図２２は、上記実施形態１～３に係る表示デバイスにおける、各端子部ＴＭ２と第２高電源幹配線１０４ｂとを接続する配線を説明する断面図である。上述のように、非表示領域１０２に形成された低電源電圧線１６０は、各端子部ＴＭ２及び第２高電源幹配線１０４ｂと同一の配線層から構成されており、このため、各端子部ＴＭ２と第２高電源幹配線１０４ｂとを接続する配線は、各端子部ＴＭ２、第２高電源幹配線１０４ｂ及び低電源電圧線１６０を構成する配線層とは異なる配線層から構成される。

　具体的には、図２２に示すように、各端子部ＴＭ２は、無機絶縁膜１８及び無機絶縁膜２０を貫通するコンタクトホールを介して、配線層ＬＷの一端に接続されている。配線ＬＷは、低電源電圧線１６０（図２２中、“ＰＬ”と表記）よりも下層の配線層から構成されている。図２２では、配線ＬＷは、ゲート電極ＧＥ及びゲート配線ＧＨと同一の配線層から構成されている。そして、配線ＬＷの他の一端は、無機絶縁膜１８及び無機絶縁膜２０を貫通するコンタクトホールを介して、第２高電源幹配線１０４ｂに接続されている。

　なお、図２２には、表示デバイスの様々な部材が示されているが、本発明の各実施形態とは関係しない部材については説明を省略する。

　〔まとめ〕
　本実施形態にかかる表示デバイスが備える電気光学素子（電流によって輝度や透過率が制御される電気光学素子）は特に限定されるものではない。本実施形態にかかる表示デバイスとしては、例えば、電気光学素子としてＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を備えた有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）ディスプレイ、電気光学素子として無機発光ダイオードを備えた無機ＥＬディスプレイ、電気光学素子としてＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤディスプレイ等が挙げられる。

　〔態様１〕
　表示領域と、
　前記表示領域を挟んで対向する第１端子領域及び第２端子領域と、
　前記表示領域と前記第１端子領域との間に配置された第１高電源幹配線と、
　前記表示領域と前記第２端子領域との間に配置された第２高電源幹配線と、
　前記表示領域に配置され、前記第１高電源幹配線又は前記第２高電源幹配線から分岐した枝配線である高電源電圧線と
を含む表示パネルを備え、
　前記第１高電源幹配線は、前記第１端子領域を介して、前記表示パネルの外部に設けられた高電源電圧源と接続し、
　前記第２高電源幹配線は、前記第２端子領域、及び前記第２端子領域に接続されたフレキシブルケーブルを介して、前記高電源電圧源と接続することを特徴とする表示デバイス。

　〔態様２〕
　前記高電源電圧線は、一端が前記第１高電源幹配線に接続され、他の一端が前記第２高電源幹配線に接続されていることを特徴とする態様１に記載の表示デバイス。

　〔態様３〕
　前記表示パネルは、複数の前記高電源電圧線を含み、
　前記複数の高電源電圧線は、一端が前記第１高電源幹配線に接続され、他の一端が終端される第１高電源電圧線と、一端が前記第２高電源幹配線に接続され、他の一端が終端される第２高電源電圧線と、を含むことを特徴とする態様１に記載の表示デバイス。

　〔態様４〕
　前記表示領域には、複数のサブ画素がＲＧＢ配列されており、
　前記表示領域の同色のサブ画素と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、一方が前記第１高電源電圧線であり、他方が前記第２高電源電圧線であることを特徴とする態様３に記載の表示デバイス。

　〔態様５〕
　前記表示領域の異色のサブ画素と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、両方が前記第１高電源電圧線であり、又は、両方が前記第２高電源電圧線であることを特徴とする態様４に記載の表示デバイス。

　〔態様６〕
　前記表示領域には、複数のサブ画素がＲＧＢ配列されており、
　前記表示領域の同色のサブ画素と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、両方が前記第１高電源電圧線であり、又は、両方が前記第２高電源電圧線であり、
　前記表示領域の異色のサブ画素と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、両方が前記第１高電源電圧線であり、又は、両方が前記第２高電源電圧線であることを特徴とする態様３に記載の表示デバイス。

　〔態様７〕
　前記表示領域には、複数のサブ画素がＰｅｎｔｉｌｅ配列されており、
　異色のサブ画素から構成された画素の所定行ごとに、前記第１高電源電圧線と前記第２高電源電圧線とを交互に接続していることを特徴とする態様３に記載の表示デバイス。

　〔態様８〕
　前記表示領域には、互いに異なる２色のサブ画素が交互に並ぶ行と、前記２色のサブ画素とは異なる１色のサブ画素が連続して並ぶ行とが、交互に配置されていることを特徴とする態様７に記載の表示デバイス。

　〔態様９〕
　前記表示領域には、複数のサブ画素がＲＧＢＷ配列されており、
　前記表示領域の同色のサブ画素と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、一方が前記第１高電源電圧線であり、他方が前記第２高電源電圧線であることを特徴とする態様３に記載の表示デバイス。

　〔態様１０〕
　前記表示領域には、複数のサブ画素がＤｅｌｔａ配列されており、
　サブ画素の列方向に沿って、隣り合う互いに異なる色のサブ画素同士がサブ画素幅の半分だけずれて配置された、サブ画素の行と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、一方が前記第１高電源電圧線であり、他方が前記第２高電源電圧線であることを特徴とする態様３に記載の表示デバイス。

　〔態様１１〕
　前記表示領域には、複数のサブ画素がＤｅｌｔａ配列されており、
　サブ画素の列方向に沿って、隣り合う互いに異なる色のサブ画素同士がサブ画素幅の半分だけずれて配置された、サブ画素の所定行ごとに、前記第１高電源電圧線と前記第２高電源電圧線とを交互に接続していることを特徴とする態様３に記載の表示デバイス。

　〔態様１２〕
　前記所定行は、サブ画素から構成される画素の一行に相当することを特徴とする態様１１に記載の表示デバイス。

　〔態様１３〕
　前記所定行は、サブ画素から構成される画素の複数行に相当することを特徴とする態様１１に記載の表示デバイス。

　〔態様１４〕
　前記フレキシブルケーブルは、前記表示パネルの背面に沿って延伸していることを特徴とする態様１～１３のいずれか１項に記載の表示デバイス。

　〔態様１５〕
　前記フレキシブルケーブルは、前記フレキシブルケーブルを前記表示パネルの背面側から見たとき、前記表示領域の中央部を通ることを特徴とする態様１４に記載の表示デバイス。

　〔態様１６〕
　前記フレキシブルケーブルは、第１フレキシブルケーブル及び第２フレキシブルケーブルを含み、
　前記第１フレキシブルケーブルは、前記第１フレキシブルケーブルを前記表示パネルの背面側から見たとき、前記表示領域の一方の端部を通り、
　前記第２フレキシブルケーブルは、前記第２フレキシブルケーブルを前記表示パネルの背面側から見たとき、前記表示領域の他方の端部を通ることを特徴とする態様１４に記載の表示デバイス。

　〔態様１７〕
　前記第１端子領域は、前記第２端子領域よりも大きいことを特徴とする態様１～１６のいずれか１項に記載の表示デバイス。

　〔態様１８〕
　前記第１端子領域には、前記表示パネルとその外部との間においてやり取りされるデータ信号が入力されることを特徴とする態様１～１７のいずれか１項に記載の表示デバイス。

　〔態様１９〕
　前記表示パネルは、複数の前記第２端子領域を含むことを特徴とする態様１～１８のいずれか１項に記載の表示デバイス。

　〔態様２０〕
　前記高電源電圧源は、フレキシブル基板を介して、前記第１端子領域に接続されることを特徴とする態様１～１９のいずれか１項に記載の表示デバイス。

　〔態様２１〕
　表示領域と、
　前記表示領域を挟んで対向する第１端子領域及び第２端子領域と、
　前記表示領域と前記第１端子領域との間に配置された第１高電源幹配線と、
　前記表示領域と前記第２端子領域との間に配置された第２高電源幹配線と、
　前記表示領域に配置され、前記第１高電源幹配線又は前記第２高電源幹配線から分岐した枝配線である高電源電圧線と、
　前記表示領域と前記第１端子領域との間における非表示領域に設けられた第１折り曲げ領域と、
　前記表示領域と前記第２端子領域との間における非表示領域に設けられた第２折り曲げ領域と
を含む表示パネルを備え、
　前記第１高電源幹配線が、前記第１端子領域を介して、前記表示パネルの外部に設けられた高電源電圧源と接続し、及び／又は、
　前記第２高電源幹配線が、前記第２端子領域を介して、前記高電源電圧源と接続することを特徴とする表示デバイス。

１００　表示パネル
１０１　表示領域
１０２　非表示領域
１０３ａ　第１端子領域
１０３ｂ　第２端子領域
１０４ａ　第１高電源幹配線
１０４ｂ　第２高電源幹配線
１０５ａ　第１高電源電圧線
１０５ｂ　第２高電源電圧線
１０６　接続配線
１０７　第３高電源電圧線
１５０　ゲートドライバモノリシック回路
１６０　低電源電圧線
２００　ＣＯＦ
３００　ソースドライバ
４０１　フレキシブル基板
４０２　フレキシブルケーブル
５００　コネクタ
６００　マザーボード
７００　高電源電圧源

Claims

　表示領域と、
　前記表示領域を挟んで対向する第１端子領域及び第２端子領域と、
　前記表示領域と前記第１端子領域との間に配置された第１高電源幹配線と、
　前記表示領域と前記第２端子領域との間に配置された第２高電源幹配線と、
　前記表示領域に配置され、前記第１高電源幹配線又は前記第２高電源幹配線から分岐した枝配線である高電源電圧線と
を含む表示パネルを備え、
　前記第１高電源幹配線は、前記第１端子領域を介して、前記表示パネルの外部に設けられた高電源電圧源と接続し、
　前記第２高電源幹配線は、前記第２端子領域、及び前記第２端子領域に接続されたフレキシブルケーブルを介して、前記高電源電圧源と接続することを特徴とする表示デバイス。
　前記高電源電圧線は、一端が前記第１高電源幹配線に接続され、他の一端が前記第２高電源幹配線に接続されていることを特徴とする請求項１に記載の表示デバイス。
　前記表示パネルは、複数の前記高電源電圧線を含み、
　前記複数の高電源電圧線は、一端が前記第１高電源幹配線に接続され、他の一端が終端される第１高電源電圧線と、一端が前記第２高電源幹配線に接続され、他の一端が終端される第２高電源電圧線と、を含むことを特徴とする請求項１に記載の表示デバイス。
　前記表示領域には、複数のサブ画素がＲＧＢ配列されており、
　前記表示領域の同色のサブ画素と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、一方が前記第１高電源電圧線であり、他方が前記第２高電源電圧線であることを特徴とする請求項３に記載の表示デバイス。
　前記表示領域の異色のサブ画素と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、両方が前記第１高電源電圧線であり、又は、両方が前記第２高電源電圧線であることを特徴とする請求項４に記載の表示デバイス。
　前記表示領域には、複数のサブ画素がＲＧＢ配列されており、
　前記表示領域の同色のサブ画素と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、両方が前記第１高電源電圧線であり、又は、両方が前記第２高電源電圧線であり、
　前記表示領域の異色のサブ画素と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、両方が前記第１高電源電圧線であり、又は、両方が前記第２高電源電圧線であることを特徴とする請求項３に記載の表示デバイス。
　前記表示領域には、複数のサブ画素がＰｅｎｔｉｌｅ配列されており、
　異色のサブ画素から構成された画素の所定行ごとに、前記第１高電源電圧線と前記第２高電源電圧線とを交互に接続していることを特徴とする請求項３に記載の表示デバイス。
　前記表示領域には、互いに異なる２色のサブ画素が交互に並ぶ行と、前記２色のサブ画素とは異なる１色のサブ画素が連続して並ぶ行とが、交互に配置されていることを特徴とする請求項７に記載の表示デバイス。
　前記表示領域には、複数のサブ画素がＲＧＢＷ配列されており、
　前記表示領域の同色のサブ画素と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、一方が前記第１高電源電圧線であり、他方が前記第２高電源電圧線であることを特徴とする請求項３に記載の表示デバイス。
　前記表示領域には、複数のサブ画素がＤｅｌｔａ配列されており、
　サブ画素の列方向に沿って、隣り合う互いに異なる色のサブ画素同士がサブ画素幅の半分だけずれて配置された、サブ画素の行と電気的に接続し、且つ、隣り合う２つの高電源電圧線において、一方が前記第１高電源電圧線であり、他方が前記第２高電源電圧線であることを特徴とする請求項３に記載の表示デバイス。
　前記表示領域には、複数のサブ画素がＤｅｌｔａ配列されており、
　サブ画素の列方向に沿って、隣り合う互いに異なる色のサブ画素同士がサブ画素幅の半分だけずれて配置された、サブ画素の所定行ごとに、前記第１高電源電圧線と前記第２高電源電圧線とを交互に接続していることを特徴とする請求項３に記載の表示デバイス。
　前記所定行は、サブ画素から構成される画素の一行に相当することを特徴とする請求項１１に記載の表示デバイス。
　前記所定行は、サブ画素から構成される画素の複数行に相当することを特徴とする請求項１１に記載の表示デバイス。
　前記フレキシブルケーブルは、前記表示パネルの背面に沿って延伸していることを特徴とする請求項１～１３のいずれか１項に記載の表示デバイス。
　前記フレキシブルケーブルは、前記フレキシブルケーブルを前記表示パネルの背面側から見たとき、前記表示領域の中央部を通ることを特徴とする請求項１４に記載の表示デバイス。
　前記フレキシブルケーブルは、第１フレキシブルケーブル及び第２フレキシブルケーブルを含み、
　前記第１フレキシブルケーブルは、前記第１フレキシブルケーブルを前記表示パネルの背面側から見たとき、前記表示領域の一方の端部を通り、
　前記第２フレキシブルケーブルは、前記第２フレキシブルケーブルを前記表示パネルの背面側から見たとき、前記表示領域の他方の端部を通ることを特徴とする請求項１４に記載の表示デバイス。
　前記第１端子領域は、前記第２端子領域よりも大きいことを特徴とする請求項１～１６のいずれか１項に記載の表示デバイス。
　前記第１端子領域には、前記表示パネルとその外部との間においてやり取りされるデータ信号が入力されることを特徴とする請求項１～１７のいずれか１項に記載の表示デバイス。
　前記表示パネルは、複数の前記第２端子領域を含むことを特徴とする請求項１～１８のいずれか１項に記載の表示デバイス。
　前記高電源電圧源は、フレキシブル基板を介して、前記第１端子領域に接続されることを特徴とする請求項１～１９のいずれか１項に記載の表示デバイス。
　表示領域と、
　前記表示領域を挟んで対向する第１端子領域及び第２端子領域と、
　前記表示領域と前記第１端子領域との間に配置された第１高電源幹配線と、
　前記表示領域と前記第２端子領域との間に配置された第２高電源幹配線と、
　前記表示領域に配置され、前記第１高電源幹配線又は前記第２高電源幹配線から分岐した枝配線である高電源電圧線と、
　前記表示領域と前記第１端子領域との間における非表示領域に設けられた第１折り曲げ領域と、
　前記表示領域と前記第２端子領域との間における非表示領域に設けられた第２折り曲げ領域と
を含む表示パネルを備え、
　前記第１高電源幹配線が、前記第１端子領域を介して、前記表示パネルの外部に設けられた高電源電圧源と接続し、及び／又は、
　前記第２高電源幹配線が、前記第２端子領域を介して、前記高電源電圧源と接続することを特徴とする表示デバイス。