WO2019159237A1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2019159237A1
WO2019159237A1 PCT/JP2018/004921 JP2018004921W WO2019159237A1 WO 2019159237 A1 WO2019159237 A1 WO 2019159237A1 JP 2018004921 W JP2018004921 W JP 2018004921W WO 2019159237 A1 WO2019159237 A1 WO 2019159237A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
region
concentration
drift layer
conductivity type
Prior art date
Application number
PCT/JP2018/004921
Other languages
English (en)
French (fr)
Inventor
昭彦 渋川
雄介 前山
俊一 中村
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to JP2019571842A priority Critical patent/JP6918154B2/ja
Priority to PCT/JP2018/004921 priority patent/WO2019159237A1/ja
Priority to CN201880083604.3A priority patent/CN111727506B/zh
Priority to US16/963,751 priority patent/US11195907B2/en
Priority to EP18906006.4A priority patent/EP3742495A4/en
Publication of WO2019159237A1 publication Critical patent/WO2019159237A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • silicon carbide is a wide gap semiconductor having a dielectric breakdown electric field strength about 10 times that of silicon (Si), it is used as a material for a high voltage semiconductor device.
  • some semiconductor devices made of silicon carbide include a guard ring region (GR) in order to reduce the electric field concentration near the interface and increase the breakdown voltage (see, for example, Patent Document 1).
  • some semiconductor devices have a junction termination extension region (JTE) in order to increase the breakdown voltage.
  • GR guard ring region
  • JTE junction termination extension region
  • FIG. 7 is an example of a semiconductor device 500 having a JTE + GR structure.
  • FIG. 7 is a cross-sectional view of a semiconductor device 500 having a JTE + GR structure.
  • the JTE + GR structure is formed by ion-implanting p-type impurities (for example, aluminum (Al)) into an n-type drift layer 510b formed in an n-type semiconductor substrate 510a.
  • a low-concentration p-type impurity is ion-implanted into a predetermined region surrounding a junction region 515 where an electrode is formed on the surface of the drift layer 510b in plan view from the surface of the drift layer 510b.
  • a junction termination extension region 513 is formed.
  • ion implantation is performed so that the impurity concentration becomes a box-shaped concentration distribution that is substantially constant from the surface of the drift layer 510b to a predetermined depth.
  • high-concentration p-type impurities are ion-implanted into a plurality of ring-shaped regions surrounding the junction region 515 in plan view from the surface of the drift layer 510b in the junction termination extension region 513, so that the guard ring region 514 is formed.
  • a JTE + GR structure is formed.
  • the breakdown voltage of a semiconductor device having such a JTE + GR structure is determined by the dose amount of impurities, a semiconductor device having a desired breakdown voltage can be obtained with a relatively easy design and manufacturing method by controlling the dose amount.
  • the p-type impurity on the surface of the junction termination extension region is converted into the junction termination extension region after an activation annealing step or a thermal oxidation step performed after ion implantation. May diffuse outward (hereinafter referred to as “outward diffusion”).
  • the surface of the junction termination extension region 513 becomes n-type due to outward diffusion.
  • Reference numeral 518 in FIG. 8 indicates a region in which the surface of the junction termination extension region 513 is n-typed by outward diffusion in the semiconductor device 500 illustrated in FIG. 7.
  • the present invention has been made in view of such problems, and provides a semiconductor device and a manufacturing method thereof for providing a semiconductor device capable of stably obtaining a desired breakdown voltage as designed. is there.
  • a semiconductor device includes a first conductivity type drift layer made of silicon carbide, a junction region formed on one main surface of the drift layer, and the one main surface of the drift layer.
  • the junction termination extension region containing an impurity of the second conductivity type opposite to the first conductivity type formed outside the junction region and the one principal surface of the drift layer are planar
  • the concentration of the second conductivity type impurity in the depth direction from the one main surface increases from the one main surface until reaching the first depth
  • the concentration of the second conductivity type impurity is One is the in the second conductivity type of the impurity concentration of one-tenth or less in depth, and higher than the concentration of said first conductivity type impurity of the drift layer.
  • a method for manufacturing a semiconductor device comprising: preparing a semiconductor substrate including a first conductivity type drift layer made of silicon carbide; and a main surface of the drift layer.
  • the concentration of the second conductivity type impurity in the depth direction from the one main surface increases until reaching the first depth from the one main surface.
  • the concentration of the second conductivity type impurity in the one main surface is not more than one-tenth of the concentration of the second conductivity type impurity in the first depth, and the drift layer
  • the junction termination extension region is formed so as to be higher than the concentration of the first conductivity type impurity.
  • the concentration of the p-type impurity in the junction termination extension region rises to a certain depth from the surface instead of the box-shaped distribution, and the p-type impurity on the surface Is less than one tenth of the concentration at that depth. For this reason, the decrease in the number of p-type impurities due to outward diffusion can be suppressed. As a result, it is possible to obtain a desired breakdown voltage as designed in the actually manufactured semiconductor device.
  • the concentration of the p-type impurity on the surface is higher than the concentration of the n-type impurity in the drift layer. For this reason, carrier retention at the time of voltage application due to the surface becoming n-type by outward diffusion can be suppressed. As a result, a desired breakdown voltage can be stably obtained.
  • FIG. 1 is a plan view showing a configuration of a semiconductor device according to a first embodiment. It is a flowchart which shows the manufacturing method of the semiconductor device which concerns on 1st embodiment. It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on 1st embodiment. It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on 1st embodiment. It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on 1st embodiment. It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on 1st embodiment. It is sectional drawing which shows the semiconductor device provided with the conventional JTE + GR structure. It is sectional drawing which showed typically that the junction termination
  • FIG. 1 shows an AA cross section in FIG.
  • the semiconductor device according to this embodiment is a Schottky diode.
  • a plurality of semiconductor devices according to this embodiment are formed on a semiconductor substrate so as to be adjacent to each other in the vertical and horizontal directions, and then the semiconductor substrate is cut in the vertical and horizontal directions along a cutting line L. Is obtained.
  • the semiconductor device 1 includes a semiconductor substrate 10, a first insulating film 11, a p-type region 12, a junction termination extension region 13, a guard ring region 14, and a first electrode (junction region). 15, a second insulating film 16, and a second electrode 17.
  • the semiconductor substrate 10 includes a semiconductor substrate 10a and a drift layer 10b.
  • the semiconductor substrate 10a is made of silicon carbide (SiC), and an n-type (first conductivity type) impurity is introduced.
  • Semiconductor substrate 10a is an n + type silicon carbide single crystal substrate.
  • the semiconductor substrate 10a is, for example, a (0001) plane n-type 4H—SiC substrate.
  • the drift layer 10b is made of silicon carbide and is formed on one main surface of the semiconductor substrate 10a. An n-type impurity is introduced into the drift layer 10b at a lower concentration than the semiconductor substrate 10a.
  • the second electrode 17 is formed on the other main surface of the semiconductor substrate 10a.
  • the drift layer 10b and the second electrode 17 are ohmically connected via the semiconductor substrate 10a.
  • the second electrode 17 may be made of titanium nitride, for example.
  • the p-type region 12 is made of silicon carbide, and is formed on one main surface F1 on the opposite side of the drift layer 10b from the semiconductor substrate 10a.
  • the p-type region 12 is an annular region in a plan view (hereinafter sometimes simply referred to as “plan view”) as viewed from the main surface F1 side of the drift layer 10b.
  • the p-type region 12 is formed so as to overlap an edge portion of a first electrode (bonding region) 15 described later in plan view.
  • a p-type (second conductivity type) impurity is introduced into the p-type region 12.
  • the junction termination extension region 13 is made of silicon carbide, and is formed on one main surface F1 of the drift layer 10b.
  • the junction termination extension region 13 is an annular region formed outside and adjacent to the p-type region 12 in plan view. A p-type impurity having a concentration lower than that of the p-type region 12 is introduced into the junction termination extension region 13.
  • the guard ring region 14 is made of silicon carbide and is formed on one main surface F1 of the drift layer 10b.
  • the guard ring region 14 is a plurality of annular regions formed in a substantially concentric shape inside the junction termination extension region 13 in plan view. That is, the guard ring region 14 is formed at a position overlapping the junction termination extension region 13 in plan view.
  • the guard ring region 14 is formed not only at a position overlapping the junction termination extension region 13 but also at a position outside the junction termination extension region 13 in the radial direction of the junction termination extension region 13 (position not overlapping the junction termination extension region 13). May be.
  • the guard ring region 14 is doped with p-type impurities at a higher concentration than the junction termination extension region 13.
  • the first insulating film 11 is made of an insulator and is formed on one main surface F1 of the drift layer 10b.
  • the first insulating film 11 covers the junction termination extension region 13 and the guard ring region 14.
  • the first insulating film 11 has an opening. The opening is formed so that the n-type region of drift layer 10b surrounded by p-type region 12 is exposed in plan view.
  • the first electrode (junction region) 15 is formed so as to be in contact with the n-type region of the drift layer 10 b exposed at the opening of the first insulating film 11.
  • the first electrode 15 is formed so that the edge thereof covers the edge of the first insulating film 11.
  • the edge of the first electrode 15 is formed so as to overlap the p-type region 12 in plan view.
  • the first electrode 15 may be formed of titanium, for example.
  • the second insulating film 16 is made of an insulator.
  • the second insulating film 16 is laminated on the edge of the first insulating film 11 and the first electrode 15 so that the central part of the first electrode 15 is exposed.
  • the second insulating film 16 is formed so as to cover the p-type region 12 and the junction termination extension region 13 including the guard ring region 14 in plan view.
  • the concentration of the p-type impurity in the junction termination extension region 13 (hereinafter sometimes simply referred to as “impurity concentration”) has the following distribution in the depth direction z from one main surface F1.
  • the impurity concentration rises from one main surface F1 until it reaches the first depth 13b.
  • the impurity concentration once decreases and then increases until reaching a second depth 13a deeper than the first depth 13b.
  • the impurity concentration decreases.
  • the distribution of the impurity concentration in the depth direction z from the one main surface F1 has two peaks at the first depth 13b and the second depth 13a.
  • the difference in impurity concentration between the first depth 13b and the second depth 13a is preferably small. In this case, the impurity concentration distribution in the junction termination extension region 13 can be approximated to a box-shaped impurity concentration distribution.
  • the impurity concentration in one main surface F1 is 1/10 or less of the impurity concentration in the first depth 13b.
  • the impurity concentration in one main surface F1 is higher than the n-type impurity concentration in the drift layer 10b.
  • Silicon carbide is a relatively hard semiconductor. Therefore, p-type impurities are difficult to diffuse in the semiconductor substrate 10 made of silicon carbide, particularly in the drift layer 10b (bulk region). For this reason, even if the drift layer 10b is heated after the p-type impurity is introduced into the drift layer 10b, the impurity concentration is considered to be substantially maintained without being substantially reduced.
  • the number of adjacent atoms of the atoms constituting the drift layer 10b is reduced as compared with the inside (bulk region). For this reason, the vicinity of the surface of the drift layer 10b is considered to be less rigid than the inside (bulk region). For this reason, it is considered that the p-type impurity introduced near the surface is more easily diffused than the inside (bulk region). Therefore, when the p-type impurity is introduced, the impurity concentration is substantially constant from the surface of the drift layer 10b to a predetermined depth, so that a box-shaped distribution is obtained.
  • the drift layer 10b is heated in a subsequent process, It is considered that a larger percentage of impurities diffuse near the surface than the inside (bulk region) and move outward from the junction termination extension region 13 (that is, outward diffusion occurs).
  • the impurity concentration increases from the one main surface F1 to the first depth 13b as the depth increases from the one main surface F1. For this reason, while the drift layer 10b is heated after the introduction of impurities, even if a larger proportion of impurities diffuse near the main surface F1 (surface) than in the interior (bulk region), before the heating, The amount of the p-type impurity introduced in the vicinity of one main surface F1 (surface) is lower than the amount of the p-type impurity introduced into the first depth 13b, which is a deeper position. A decrease in the number of p-type impurities can be suppressed.
  • the inventors set the impurity concentration in one main surface F1 to be equal to or less than 1/10 of the impurity concentration in the first depth 13b. It has been found that the decrease in the number of p-type impurities due to side diffusion can be significantly suppressed. Thus, a desired breakdown voltage as designed can be obtained with an actually manufactured semiconductor device.
  • the impurity concentration in one main surface F1 is higher than the impurity concentration in the drift layer 10b. For this reason, carrier retention at the time of voltage application due to the surface region of the drift layer 10b becoming n-type due to outward diffusion can be suppressed. As a result, a desired breakdown voltage can be stably obtained.
  • the distribution of impurity concentration in the depth direction from one main surface F1 has two peaks at the first depth 13b and the second depth 13a. For this reason, by reducing the difference in impurity concentration between the first depth 13b and the second depth 13a, the impurity concentration distribution in the junction termination extension region 13 can be made closer to a box-like impurity concentration distribution. . As a result, as described above, it is possible to design a withstand voltage with the dose amount as a control variable while suppressing a decrease in the number of p-type impurities due to outward diffusion.
  • the semiconductor device manufacturing method includes a semiconductor substrate preparation step S1, an impurity ion implantation step S2, a first insulating film formation step S3, a second electrode formation step S4, It includes a junction region forming step S5 and a second insulating film forming step S6.
  • the impurity ion implantation step S2 includes a junction termination extension region formation step S21 and a guard ring region formation step S22.
  • FIGS. 4 to 6 show only one of these semiconductor devices.
  • semiconductor substrate preparation step S1 First, the semiconductor substrate preparation step S1 shown in FIG.
  • an n ⁇ type silicon carbide epitaxial layer is formed on the upper surface of the n + type silicon carbide single crystal substrate by chemical vapor deposition (CVD).
  • CVD chemical vapor deposition
  • semiconductor substrate 10 is formed in which n-type drift layer 10b made of an n ⁇ -type silicon carbide epitaxial layer is formed on one main surface of n-type semiconductor substrate 10a made of silicon carbide.
  • an impurity ion implantation step S2 is performed.
  • a junction termination extension region forming step S21 shown in FIG. 4B and a guard ring region forming step S22 shown in FIG. 4C are sequentially performed.
  • junction termination extension region forming step S21 In the junction termination extension region forming step S21, first, one main surface F1 of the drift layer 10b is cleaned. Next, an oxide film (not shown) made of silicon dioxide (SiO 2 ) is formed on one main surface F1 of the drift layer 10b. Next, the oxide film at the position where the p-type impurity ions are introduced is etched by reactive ion etching (RIE) to form a mask (not shown) having an opening in a portion corresponding to the junction termination extension region 13.
  • RIE reactive ion etching
  • relatively low concentration p-type impurity ions for example, aluminum ions
  • Ion implantation is performed in two steps. In the first ion implantation, ion implantation is performed with relatively high energy. Thereby, an impurity concentration distribution having a peak at the second depth 13a is formed. The second ion implantation is performed with lower energy than the first ion implantation. Thereby, an impurity concentration distribution having a peak at the first depth 13b is formed.
  • the impurity concentration in one main surface F1 is not more than one-tenth of the impurity concentration in the first depth 13b, and the concentration of the n-type impurity in the drift layer 10b. To be higher.
  • the mask After removing the p-type impurities, the mask is removed. Thereby, the p-type junction termination extension region 13 exposed on the surface of the drift layer 10b is formed.
  • guard ring region forming step S22 In the guard ring region forming step S22, first, an oxide film (not shown) made of silicon dioxide is formed on the surface of the drift layer 10b. Next, a mask (not shown) having openings in portions corresponding to the plurality of guard ring regions 14 and the p-type region 12 is etched by reactive ion etching (RIE) at a portion where p-type impurity ions are introduced. Are formed respectively.
  • RIE reactive ion etching
  • a relatively high concentration of p-type impurity ions is introduced into the drift layer 10b by ion implantation. Thereby, a plurality of guard ring regions 14 and p-type regions 12 are formed.
  • activation annealing is performed after introducing impurities by ion implantation.
  • the temperature is preferably 1600 ° C or higher.
  • the order of the two ion implantations may be reversed.
  • the guard ring region forming step S22 the plurality of guard ring regions 14 and the p-type region 12 may be formed separately, for example.
  • a first insulating film forming step S3 shown in FIG. 5 is performed.
  • the first insulating film formation step S3 first, as shown in FIG. 5A, an oxide film 110 is formed on the entire main surface F1 of the drift layer 10b by thermal oxidation.
  • an opening is formed in the oxide film 110 so that the n-type region of the drift layer 10b surrounded by the p-type region is exposed, whereby the first insulating film 11 is formed.
  • the second electrode forming step S4 is performed.
  • the second electrode 17 is formed on the entire surface (the other principal surface) F2 of the semiconductor substrate 10a by sputtering or the like.
  • a bonding region forming step S5 is performed.
  • a mask (not shown) having an opening in a portion corresponding to the first electrode 15 is formed on the first insulating film 11, and then the first electrode 15 is formed using sputtering or the like. Thereafter, the mask is removed.
  • a second insulating film forming step S6 is performed.
  • the second insulating film 16 made of silicon dioxide is stacked on the first insulating film 11 and the first electrode 15 by using, for example, plasma CVD.
  • the distribution of the impurity concentration in the depth direction from the main surface F1 is the first depth from the main surface F1.
  • the junction termination extension region 13 is formed so as to rise until it reaches 13b.
  • the inventors have manufactured the impurity concentration in one main surface F1 by setting it to 1/10 or less of the impurity concentration in the first depth 13b. It has been found that a decrease in the number of p-type impurities due to out-diffusion during time can be significantly suppressed. Thus, a desired breakdown voltage as designed can be obtained with an actually manufactured semiconductor device.
  • the junction termination extension region 13 is formed so that the impurity concentration in the one main surface F1 is higher than the concentration of the n-type impurity in the drift layer 10b. To do. Thereby, carrier retention at the time of voltage application resulting from the surface becoming n-type by outward diffusion can be suppressed. As a result, a desired breakdown voltage can be stably obtained.
  • the semiconductor device of this embodiment is a MOSFET.
  • an n-type source region is formed in a p-type region
  • a source electrode is formed in a junction region
  • a region surrounded by the p-type region in plan view is interposed via an insulating film.
  • the configuration is the same as that of the first embodiment except that a gate electrode is formed.
  • the semiconductor device of this embodiment has the same effect as that of the first embodiment.
  • the semiconductor device manufacturing method includes the same semiconductor substrate preparation step S1, impurity ion implantation step S2, first insulating film formation step S3, and second electrode formation step S4 as in the first embodiment.
  • the bonding region forming step S5 and the second insulating film forming step S6 are included.
  • the impurity ion implantation step S2 includes a junction termination extension region formation step S21 and a guard ring region formation step S22.
  • this embodiment is different from the first embodiment in that the source electrode and the gate electrode are formed in the junction region forming step S5.
  • the method for manufacturing a semiconductor device according to this embodiment has the same effects as those of the first embodiment.
  • the semiconductor device of this embodiment is an insulated gate bipolar transistor (IGBT).
  • the semiconductor device of this embodiment is configured in the same manner as in the second embodiment, except that the semiconductor substrate is p + type (second conductivity type).
  • the semiconductor device of this embodiment has the same effects as those of the first and second embodiments.
  • the semiconductor device manufacturing method includes the same semiconductor substrate preparation step S1, impurity ion implantation step S2, first insulating film formation step S3, and second electrode formation step S4 as in the first embodiment.
  • the bonding region forming step S5 and the second insulating film forming step S6 are included.
  • the impurity ion implantation step S2 includes a junction termination extension region formation step S21 and a guard ring region formation step S22.
  • this embodiment is different from the second embodiment in that the semiconductor substrate prepared in the semiconductor substrate preparation step S1 is p + type (second conductivity type).
  • the method for manufacturing a semiconductor device according to this embodiment has the same effects as those of the first and second embodiments.
  • FIG. 9 is a graph schematically showing the impurity concentration with respect to the depth from the surface (one main surface F1) of the drift layer 510b in the conventional semiconductor device (see FIGS. 7 and 8).
  • the impurity concentration is expressed in logarithm.
  • the solid line is the impurity concentration before the activation annealing process or the thermal oxidation process.
  • the broken line is the impurity concentration after the activation annealing process and the thermal oxidation process.
  • the impurity concentration is remarkably reduced in the vicinity of the surface of the drift layer 510b. That is, in the conventional semiconductor device, outward diffusion occurs after the activation annealing process and the thermal oxidation process.
  • FIG. 10 is a graph showing the impurity concentration with respect to the depth from the surface (one main surface F1) of the drift layer 10b in the semiconductor device according to the present invention (see FIG. 1).
  • the impurity concentration is expressed in logarithm.
  • the impurity concentration in one main surface F1 is set to 1/10 or less of the impurity concentration in the first depth 13b, thereby reducing the number of p-type impurities due to outward diffusion during manufacturing. It can be suppressed.
  • FIG. 11 is a graph showing the relationship between the dose amount of the p-type impurity in the junction termination extension region 513 and the breakdown voltage of the semiconductor device in the conventional semiconductor device (see FIGS. 7 and 8).
  • the withstand voltage curve designed by the simulation is greatly deviated from the withstand voltage curve of the actually manufactured device. For this reason, the conventional semiconductor device cannot obtain the withstand voltage as designed.
  • FIG. 12 is a graph showing the relationship between the dose of the p-type impurity in the junction termination extension region 13 and the breakdown voltage of the semiconductor device in the semiconductor device according to the present invention (see FIG. 1).
  • the deviation between the withstand voltage curve designed by the simulation and the withstand voltage curve of the actually manufactured device is smaller than the conventional one. Therefore, according to the present invention, a desired breakdown voltage as designed can be obtained in a semiconductor device actually manufactured.
  • SYMBOLS 1 Semiconductor device 10 ... Semiconductor base

Abstract

半導体装置は、炭化珪素からなる第一導電型のドリフト層と、ドリフト層の一の主面に形成された接合領域と、第二導電型の不純物を含む接合終端拡張領域と、接合終端拡張領域よりも高濃度の第二導電型の不純物を含むガードリング領域と、を備え、接合終端拡張領域において、第二導電型の不純物の一の主面からの深さ方向の濃度は、一の主面から第一の深さに達するまで上昇し、一の主面における第二導電型の不純物の濃度は、第一の深さにおける第二導電型の不純物の濃度の10分の1以下であり、かつ、ドリフト層の第一導電型の不純物の濃度よりも高い。

Description

半導体装置及び半導体装置の製造方法
　本発明は、半導体装置及び半導体装置の製造方法に関する。
　炭化珪素（ＳｉＣ）はシリコン（Ｓｉ）の約１０倍の絶縁破壊電界強度を有するワイドギャップ半導体であるため、高耐圧半導体装置の材料として用いられている。
　従来、炭化珪素からなる半導体装置には、界面付近の電界集中を緩和して高耐圧化を図るため、ガードリング領域（ＧＲ）を備えるものがある（例えば、特許文献１参照。）。また、同じく高耐圧化を図るため、接合終端拡張領域（Junction Termination Extension，ＪＴＥ）を備える半導体装置もある。
特開２００９－２２４６６１号公報
　ところで、更なる高耐圧化を図るため、接合終端拡張領域にガードリング領域を設けた終端構造（以下、「ＪＴＥ＋ＧＲ構造」と呼ぶ。）も考えられる。図７は、ＪＴＥ＋ＧＲ構造を備える半導体装置５００の例である。図７は、ＪＴＥ＋ＧＲ構造を備える半導体装置５００の断面図である。ＪＴＥ＋ＧＲ構造は、ｎ型の半導体基板５１０ａに形成されたｎ型のドリフト層５１０ｂに、ｐ型不純物（例えば、アルミニウム（Ａｌ））をイオン注入して形成される。具体的には、まず、ドリフト層５１０ｂの表面に電極が形成される接合領域５１５をドリフト層５１０ｂの表面からの平面視において囲む所定の領域に、低濃度のｐ型不純物をイオン注入して、接合終端拡張領域５１３を形成する。接合終端拡張領域５１３では、イオン注入後、不純物濃度がドリフト層５１０ｂの表面から所定の深さまで略一定となる、ボックス状の濃度分布になるように、イオン注入を行う。次いで、接合終端拡張領域５１３内に、接合領域５１５をドリフト層５１０ｂの表面からの平面視において囲む複数のリング状の領域に、高濃度のｐ型不純物をイオン注入して、ガードリング領域５１４を形成する。これにより、ＪＴＥ＋ＧＲ構造が形成される。
　このようなＪＴＥ＋ＧＲ構造を備える半導体装置の耐圧は不純物のドーズ量で決まるため、ドーズ量の制御による比較的容易な設計や製造方法で、所望の耐圧を有する半導体装置を得ることができる。
　上記のＪＴＥ＋ＧＲ構造の形成方法を含む半導体装置の製造方法では、イオン注入後に行われる、活性化アニール工程や熱酸化工程を経ると、接合終端拡張領域の表面のｐ型不純物が、接合終端拡張領域の外方に拡散することがある（以下、「外方拡散」と称する。）。
　外方拡散が生じると、実際のｐ型不純物数は、設計したドーズ量よりも減ってしまう。その結果、実際に製造された半導体装置で、設計どおりの耐圧が得られないという問題が生じる。この問題は、特に、活性化アニール工程や熱酸化工程が、1600℃以上で行われる場合に顕著である。
　更に、図８に示すように、外方拡散によって、接合終端拡張領域５１３の表面が、ｎ型化してしまう。図８における符号５１８は、図７に示した半導体装置５００において、外方拡散によって、接合終端拡張領域５１３の表面がｎ型化した領域を示す。
　このため、半導体装置５００に電圧を印加した時には、ガードリング領域５１４に挟まれた表面領域（ｎ型化した領域５１８）に、キャリアが滞留する。その結果、半導体装置の耐圧が不安定化するという問題が生じる。
　本発明は、このような問題に鑑みてなされたものであり、設計どおりの所望の耐圧を安定して得ることができる半導体装置を提供するための、半導体装置及びその製造方法を提供することにある。
　本発明の一態様に係る半導体装置は、炭化珪素からなる第一導電型のドリフト層と、前記ドリフト層の一の主面に形成された接合領域と、前記ドリフト層の、前記一の主面を平面視したとき前記接合領域の外側に形成された、前記第一導電型とは反対の第二導電型の不純物を含む接合終端拡張領域と、前記ドリフト層の、前記一の主面を平面視したとき前記接合終端拡張領域と重なる位置に形成された、前記接合終端拡張領域よりも高濃度の前記第二導電型の不純物を含むガードリング領域と、を備える半導体装置であって、前記接合終端拡張領域において、前記第二導電型の不純物の前記一の主面からの深さ方向の濃度は、前記一の主面から第一の深さに達するまで上昇し、前記一の主面における前記第二導電型の不純物の濃度は、前記第一の深さにおける前記第二導電型の不純物の濃度の10分の1以下であり、かつ、前記ドリフト層の前記第一導電型の不純物の濃度よりも高い。
　また、本発明の一態様に係る半導体装置の製造方法は、炭化珪素からなる第一導電型のドリフト層を備える半導体基体を準備する、半導体基体準備工程と、前記ドリフト層の一の主面に接合領域を形成する、接合領域形成工程と、前記ドリフト層に、前記一の主面の側から、前記第一導電型とは反対の第二導電型の不純物を導入して、前記一の主面を平面視したとき前記接合領域の外側に接合終端拡張領域を形成する、接合終端拡張領域形成工程と、前記ドリフト層に、前記一の主面の側から、前記接合終端拡張領域よりも高濃度の前記第二導電型の不純物を導入して、前記一の主面を平面視したとき前記接合終端拡張領域の一部と重なる位置にガードリング領域を形成する、ガードリング領域形成工程と、を含む半導体装置の製造方法であって、前記接合終端拡張領域形成工程において、前記第二導電型の不純物の前記一の主面からの深さ方向の濃度が、前記一の主面から第一の深さに達するまで上昇し、前記一の主面における前記第二導電型の不純物の濃度が、前記第一の深さにおける前記第二導電型の不純物の濃度の10分の1以下であり、かつ、前記ドリフト層の前記第一導電型の不純物の濃度よりも高くなるように、前記接合終端拡張領域を形成する。
　本発明の半導体装置及び半導体装置の製造方法によれば、接合終端拡張領域のｐ型不純物の濃度が、ボックス状の分布ではなく、表面からある深さに達するまで上昇し、表面のｐ型不純物の濃度がその深さでの濃度の10分の1以下である。このため、外方拡散によるｐ型不純物数の減少を抑制できる。その結果、実際に製造された半導体装置で、設計どおりの所望の耐圧を得ることができる。
　また、本発明の半導体装置及び半導体装置の製造方法によれば、表面のｐ型不純物の濃度がドリフト層のｎ型不純物の濃度よりも高い。このため、外方拡散によって表面がｎ型化することに起因する、電圧印加時のキャリア滞留を抑制できる。その結果、所望の耐圧を、安定して得ることができる。
第一の実施形態に係る半導体装置の構成を示す断面図である。 第一の実施形態に係る半導体装置の構成を示す平面図である。 第一の実施形態に係る半導体装置の製造方法を示すフロー図である。 第一の実施形態に係る半導体装置の製造方法を示す断面図である。 第一の実施形態に係る半導体装置の製造方法を示す断面図である。 第一の実施形態に係る半導体装置の製造方法を示す断面図である。 従来のＪＴＥ＋ＧＲ構造を備える半導体装置を示す断面図である。 従来の半導体装置で、接合終端拡張領域表面がｎ型化することを模式的に示した断面図である。 従来の半導体装置における、不純物濃度の深さ依存性を示すグラフである。 本発明の半導体装置における、不純物濃度の深さ依存性を示すグラフである。 従来の半導体装置における、耐圧のドーズ量依存性を示すグラフである。 本発明の半導体装置における、耐圧のドーズ量依存性を示すグラフである。
［第一の実施形態］
　以下、図１から図６を参照して、本発明の第一の実施形態について説明する。
　なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
（半導体装置の構成）
　以下、図１，２を参照して、本実施形態に係る半導体装置の構成について説明する。図１は、図２におけるＡ－Ａ断面を示す。本実施形態に係る半導体装置は、ショットキーダイオードである。
　図２に示すように、本実施形態に係る半導体装置は、半導体基板上に縦横に互いに隣接して配置されるように複数形成された後、半導体基板を縦横方向に切断ラインＬで切断することにより得られる。
　図１に示すように、半導体装置１は、半導体基体１０と、第一絶縁膜１１と、ｐ型領域１２と、接合終端拡張領域１３と、ガードリング領域１４と、第一電極（接合領域）１５と、第二絶縁膜１６と、第二電極１７と、を含む。半導体基体１０は、半導体基板１０ａと、ドリフト層１０ｂと、からなる。
　半導体基板１０ａは、炭化珪素（ＳｉＣ）からなり、ｎ型（第一導電型）の不純物が導入されている。半導体基板１０ａは、ｎ＋型の炭化珪素単結晶基板である。半導体基板１０ａは、例えば、（０００１）面のｎ型４Ｈ－ＳｉＣ基板である。
　ドリフト層１０ｂは、炭化珪素からなり、半導体基板１０ａの一方の主面に形成されている。ドリフト層１０ｂには、半導体基板１０ａよりも低濃度にｎ型不純物が導入されている。
　第二電極１７は、半導体基板１０ａの他方の主面に形成されている。ドリフト層１０ｂと第二電極１７とは、半導体基板１０ａを介して、オーミックに接続されている。第二電極１７は、例えば、窒化チタンで形成されてよい。
　ｐ型領域１２は、炭化珪素からなり、ドリフト層１０ｂの半導体基板１０ａとは反対側の、一の主面Ｆ１に形成されている。ｐ型領域１２は、ドリフト層１０ｂ一の主面Ｆ１側から見た平面視（以下、単に「平面視」ということがある。）において、環状の領域である。ｐ型領域１２は、平面視において、後述する第一電極（接合領域）１５の縁部と重なるように形成されている。ｐ型領域１２には、ｐ型（第二導電型）の不純物が導入されている。
　接合終端拡張領域１３は、炭化珪素からなり、ドリフト層１０ｂの一の主面Ｆ１に形成されている。接合終端拡張領域１３は、平面視において、ｐ型領域１２に隣接して外側に形成される、環状の領域である。接合終端拡張領域１３には、ｐ型領域１２よりも低濃度のｐ型の不純物が導入されている。
　ガードリング領域１４は、炭化珪素からなり、ドリフト層１０ｂの一の主面Ｆ１に形成されている。ガードリング領域１４は、平面視において、接合終端拡張領域１３の内側において、略同心円状に形成される複数の環状の領域である。すなわち、ガードリング領域１４は、平面視において、接合終端拡張領域１３と重なる位置に形成されている。ガードリング領域１４は、例えば接合終端拡張領域１３と重なる位置に加え、接合終端拡張領域１３の径方向において接合終端拡張領域１３の外側の位置（接合終端拡張領域１３と重ならない位置）にも形成されてよい。ガードリング領域１４には、接合終端拡張領域１３よりも高濃度のｐ型の不純物が導入されている。
　第一絶縁膜１１は、絶縁体からなり、ドリフト層１０ｂの一の主面Ｆ１に形成されている。第一絶縁膜１１は、接合終端拡張領域１３とガードリング領域１４とを覆う。第一絶縁膜１１は、開口部を有する。開口部は、平面視において、ｐ型領域１２で囲まれたドリフト層１０ｂのｎ型の領域が露出するように形成されている。
　第一電極（接合領域）１５は、第一絶縁膜１１の開口部において露出するドリフト層１０ｂのｎ型の領域に接触するように形成されている。第一電極１５は、その縁部が、第一絶縁膜１１の縁を覆うように形成されている。第一電極１５の縁部は、平面視において、ｐ型領域１２に重なるように形成されている。第一電極１５は、例えば、チタンで形成されてよい。
　第二絶縁膜１６は、絶縁体からなる。第二絶縁膜１６は、第一電極１５の中央部が露出するように、第一絶縁膜１１及び第一電極１５の縁部に積層されて形成されている。第二絶縁膜１６は、平面視において、ｐ型領域１２と、ガードリング領域１４を包含する接合終端拡張領域１３と、を覆うように形成されている。
　接合終端拡張領域１３における、ｐ型不純物の濃度（以下、単に「不純物濃度」ということがある。）は、一の主面Ｆ１からの深さ方向ｚにおいて、次に述べるような分布を示す。不純物濃度は、一の主面Ｆ１から第一の深さ１３ｂに達するまで上昇する。第一の深さ１３ｂを越えてより深くなると、不純物濃度は一旦減少した後、第一の深さ１３ｂよりも深い第二の深さ１３ａに達するまで増加する。第二の深さ１３ａを越えてより深くなると、不純物濃度は減少する。このように、一の主面Ｆ１からの深さ方向ｚにおける不純物濃度の分布は、第一の深さ１３ｂ及び第二の深さ１３ａにおいて、２つのピークを有している。第一の深さ１３ｂ及び第二の深さ１３ａにおける不純物濃度の差は、小さいことが好ましい。この場合、接合終端拡張領域１３における不純物濃度の分布を、ボックス状の不純物濃度分布に近づけることができる。
　一の主面Ｆ１における不純物濃度は、第一の深さ１３ｂにおける不純物濃度の10分の1以下である。一の主面Ｆ１における不純物濃度は、ドリフト層１０ｂのｎ型不純物の濃度よりも高い。
　２つのピークを有する不純物濃度分布を形成することにより、ボックス状の不純物濃度分布を形成する場合よりもイオン注入の回数が減少するため、半導体装置の製造コストを削減できる。
　炭化珪素は、比較的硬性の高い半導体である。このため、炭化珪素で形成された半導体基体１０、とりわけドリフト層１０ｂの内部（バルクの領域）においては、ｐ型不純物は拡散しづらい。このため、ｐ型不純物がドリフト層１０ｂに導入された後、ドリフト層１０ｂを加熱したとしても、不純物濃度はほぼ減少せず、概ね維持されると考えられる。
　他方、ドリフト層１０ｂの表面では、内部（バルクの領域）に比べると、ドリフト層１０ｂを構成する原子の隣接原子数が少なくなる。このため、ドリフト層１０ｂの表面付近は、内部（バルクの領域）に比べると、硬性が低くなっていると考えられる。このため、表面付近に導入されたｐ型不純物は、内部（バルクの領域）よりも拡散しやすいと考えられる。したがって、ｐ型不純物導入時に、不純物濃度が、ドリフト層１０ｂの表面から所定の深さまで略一定となる、ボックス状の分布をとるようにすると、その後の工程でドリフト層１０ｂが加熱されたとき、表面付近では内部（バルクの領域）に比べてより多くの割合の不純物が拡散し、接合終端拡張領域１３から外側に移動してしまう（すなわち、外方拡散が起きる）ものと考えられる。
　本実施形態に係る半導体装置では、接合終端拡張領域１３において、一の主面Ｆ１から第一の深さ１３ｂに至るまで、一の主面Ｆ１から深くなるにしたがって、不純物濃度が高くなる。このため、不純物導入後、ドリフト層１０ｂが加熱される間、一の主面Ｆ１（表面）付近では内部（バルクの領域）に比べてより多くの割合の不純物が拡散したとしても、加熱前に一の主面Ｆ１（表面）付近に導入されたｐ型不純物の量は、より深い位置である第一の深さ１３ｂに導入されたｐ型不純物の量に比べて低いため、外方拡散によるｐ型不純物数の減少を抑制できる。
　特に、本実施形態に係る半導体装置において、発明者らは、一の主面Ｆ１における不純物濃度を、第一の深さ１３ｂにおける不純物濃度の10分の1以下とすることで、製造時の外方拡散によるｐ型不純物数の減少を、有意に抑制できることを見出した。これにより、実際に製造された半導体装置で、設計どおりの所望の耐圧を得ることができる。
　また、本実施形態に係る半導体装置では、接合終端拡張領域１３において、一の主面Ｆ１における不純物濃度が、ドリフト層１０ｂにおける不純物濃度よりも高い。このため、外方拡散によってドリフト層１０ｂの表面領域がｎ型化することに起因する、電圧印加時のキャリア滞留を抑制できる。その結果、所望の耐圧を、安定して得ることができる。
　また、本実施形態に係る半導体装置では、一の主面Ｆ１からの深さ方向の不純物濃度の分布が、第一の深さ１３ｂ及び第二の深さ１３ａにおいて、２つのピークを有する。このため、第一の深さ１３ｂ及び第二の深さ１３ａにおける不純物濃度の差を小さくすることで、接合終端拡張領域１３における不純物濃度の分布を、ボックス状の不純物濃度分布に近づけることができる。その結果、上述のように外方拡散によるｐ型不純物数の減少を抑制しつつ、従来と同様、ドーズ量を制御変数とする耐圧の設計を行うことができる。
（半導体装置の製造方法）
　以下、図３から図６を参照して、本実施形態に係る半導体装置の製造方法について説明する。
　図３に示すように、本実施形態に係る半導体装置の製造方法は、半導体基体準備工程Ｓ１と、不純物イオン注入工程Ｓ２と、第一絶縁膜形成工程Ｓ３と、第二電極形成工程Ｓ４と、接合領域形成工程Ｓ５と、第二絶縁膜形成工程Ｓ６と、を含む。不純物イオン注入工程Ｓ２は、接合終端拡張領域形成工程Ｓ２１と、ガードリング領域形成工程Ｓ２２と、を含む。
　以下、図４から図６を用いて、本実施形態に係る半導体装置の製造方法の各工程を説明する。なお、本実施形態に係る製造方法では、複数の半導体装置が互いに隣接して配置されているが、図４から図６では、これら半導体装置のうち１つのみを示している。
（Ｓ１：半導体基体準備工程）
　まず、図４（ａ）に示す半導体基体準備工程Ｓ１を行う。半導体基体準備工程Ｓ１では、ｎ＋型炭化珪素単結晶基板の上面に、ｎ－型炭化珪素エピタキシャル層を、化学的気相成長法（ＣＶＤ）により形成する。これにより、炭化珪素からなるｎ型の半導体基板１０ａの一方の主面に、ｎ－型炭化珪素エピタキシャル層からなるｎ型のドリフト層１０ｂが形成された、半導体基体１０が形成される。
（Ｓ２：不純物イオン注入工程）
　次に、不純物イオン注入工程Ｓ２を行う。不純物イオン注入工程Ｓ２では、図４（ｂ）に示す接合終端拡張領域形成工程Ｓ２１と、図４（ｃ）に示すガードリング領域形成工程Ｓ２２を、順次行う。
（Ｓ２１：接合終端拡張領域形成工程）
　接合終端拡張領域形成工程Ｓ２１では、まず、ドリフト層１０ｂの一の主面Ｆ１を清浄化する。次いで、ドリフト層１０ｂの一の主面Ｆ１に、二酸化珪素（ＳｉＯ２）からなる酸化膜（不図示）を形成する。次いで、ｐ型不純物イオンを導入する箇所の酸化膜を反応性イオンエッチング（ＲＩＥ）によりエッチングして、接合終端拡張領域１３に対応する部分に開口を有するマスク（不図示）を形成する。
　この状態において、図４（ｂ）に示すように、ドリフト層１０ｂに、比較的低濃度のｐ型不純物イオン（例えば、アルミニウムイオン）を、イオン注入を用いて導入する。イオン注入は、２回に分けて行う。第１回目のイオン注入は、比較的高エネルギーでイオン注入を行う。これにより、第二の深さ１３ａにピークを有する不純物濃度の分布が形成される。第２回目のイオン注入は、第１回目よりも低エネルギーでイオン注入を行う。これにより、第一の深さ１３ｂにピークを有する不純物濃度の分布が形成される。
　第２回目のイオン注入では、不純物濃度が、一の主面Ｆ１から一の主面Ｆ１から第一の深さ１３ｂに達するまで上昇するように形成する。また、第２回目のイオン注入では、一の主面Ｆ１における不純物濃度が、第一の深さ１３ｂにおける不純物濃度の10分の1以下であり、かつ、ドリフト層１０ｂのｎ型不純物の濃度よりも高くなるようにする。
　ｐ型不純物導入後、マスクを除去する。これにより、ドリフト層１０ｂの表面に露出する、ｐ型の接合終端拡張領域１３が形成される。
（Ｓ２２：ガードリング領域形成工程）
　ガードリング領域形成工程Ｓ２２では、まず、ドリフト層１０ｂの表面に、二酸化珪素からなる酸化膜（不図示）を形成する。次いで、ｐ型不純物イオンを導入する箇所の酸化膜を反応性イオンエッチング（ＲＩＥ）によりエッチングして、複数のガードリング領域１４及びｐ型領域１２に対応する部分に開口を有するマスク（不図示）を各々形成する。
　この状態において、図４（ｃ）に示すように、ドリフト層１０ｂに、比較的高濃度のｐ型不純物イオンを、イオン注入を用いて導入する。これにより、複数のガードリング領域１４及びｐ型領域１２が形成される。
　接合終端拡張領域形成工程Ｓ２１やガードリング領域形成工程Ｓ２２において、イオン注入による不純物を導入した後には、活性化アニールを行う。温度は1600℃以上とするのが望ましい。
　接合終端拡張領域形成工程Ｓ２１において、２回のイオン注入の順序は逆でもよい。また、ガードリング領域形成工程Ｓ２２において、複数のガードリング領域１４とｐ型領域１２とは、例えば別個に形成されてよい。
（Ｓ３：第一絶縁膜形成工程）
　次に、図５に示す第一絶縁膜形成工程Ｓ３を行う。第一絶縁膜形成工程Ｓ３では、まず、図５（ａ）に示すように、ドリフト層１０ｂの一の主面Ｆ１全体に、熱酸化により、酸化膜１１０を形成する。次いで、図５（ｂ）に示すように、ｐ型領域で囲まれたドリフト層１０ｂのｎ型の領域が露出するように、酸化膜１１０に開口部を形成することで、第一絶縁膜１１を形成する。
（Ｓ４：第二電極形成工程）
　次に、第二電極形成工程Ｓ４を行う。第二電極形成工程Ｓ４では、図６（ａ）に示すように、半導体基板１０ａの表面（前述した他方の主面）Ｆ２全面に、スパッタリング等を用いて、第二電極１７を形成する。
（Ｓ５：接合領域形成工程）
　次に、図６（ａ）に示すように、接合領域形成工程Ｓ５を行う。接合領域形成工程Ｓ５では、第一絶縁膜１１に、第一電極１５に対応する部分に開口を有するマスク（不図示）を形成した後、スパッタリング等を用いて、第一電極１５を形成する。その後、マスクを除去する。
（Ｓ６：第二絶縁膜形成工程）
　最後に、図６（ｂ）に示すように、第二絶縁膜形成工程Ｓ６を行う。第二絶縁膜形成工程Ｓ６では、例えばプラズマＣＶＤを用いて、二酸化珪素からなる第二絶縁膜１６を、第一絶縁膜１１及び第一電極１５の上に積層して形成する。
　本実施形態に係る半導体装置の製造方法によれば、接合終端拡張領域形成工程Ｓ２１において、不純物濃度の一の主面Ｆ１からの深さ方向の分布が、一の主面Ｆ１から第一の深さ１３ｂに達するまで上昇するように、接合終端拡張領域１３を形成する。これにより、不純物導入後、ドリフト層１０ｂが加熱される間、一の主面Ｆ１（表面）付近では内部（バルクの領域）に比べてより多くの割合の不純物が拡散したとしても、加熱前に一の主面Ｆ１（表面）付近に導入されたｐ型不純物の量は、より深い位置である第一の深さ１３ｂに導入されたｐ型不純物の量に比べて低いため、外方拡散によるｐ型不純物数の減少を抑制できる。
　特に、本実施形態に係る半導体装置の製造方法において、発明者らは、一の主面Ｆ１における不純物濃度を、第一の深さ１３ｂにおける不純物濃度の10分の1以下とすることで、製造時の外方拡散によるｐ型不純物数の減少を、有意に抑制できることを見出した。これにより、実際に製造された半導体装置で、設計どおりの所望の耐圧を得ることができる。
　また、本実施形態に係る半導体装置の製造方法によれば、一の主面Ｆ１における不純物濃度が、ドリフト層１０ｂのｎ型の不純物の濃度よりも高くなるように、接合終端拡張領域１３を形成する。これにより、外方拡散によって表面がｎ型化することに起因する、電圧印加時のキャリア滞留を抑制できる。その結果、所望の耐圧を、安定して得ることができる。
［第二の実施形態］
　以下、本発明の第二の実施形態について説明する。第一の実施形態と共通する部分は、説明を省略する。
（半導体装置の構成）
　本実施形態の半導体装置は、ＭＯＳＦＥＴである。本実施形態の半導体装置は、ｐ型領域内にｎ型のソース領域が形成され、接合領域にソース電極が形成される点、ｐ型領域で平面視において囲まれる領域に、絶縁膜を介してゲート電極が形成される点を除き、第一の実施形態と同様に構成される。本実施形態の半導体装置は、第一の実施形態と同様の効果を奏する。
（半導体装置の製造方法）
　本実施形態に係る半導体装置の製造方法は、第一の実施形態と同様の半導体基体準備工程Ｓ１と、不純物イオン注入工程Ｓ２と、第一絶縁膜形成工程Ｓ３と、第二電極形成工程Ｓ４と、接合領域形成工程Ｓ５と、第二絶縁膜形成工程Ｓ６と、を含む。不純物イオン注入工程Ｓ２は、接合終端拡張領域形成工程Ｓ２１と、ガードリング領域形成工程Ｓ２２と、を含む。
　ただし、本実施形態では、接合領域形成工程Ｓ５で上記ソース電極、ゲート電極を形成する点が、第一実施形態と異なる。
　本実施形態に係る半導体装置の製造方法は、第一の実施形態と同様の効果を奏する。
［第三の実施形態］
　以下、本発明の第三の実施形態について説明する。第一，第二の実施形態と共通する部分は、説明を省略する。
（半導体装置の構成）
　本実施形態の半導体装置は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。本実施形態の半導体装置は、半導体基板が、ｐ＋型（第二の導電型）であることを除き、第二の実施形態と同様に構成される。本実施形態の半導体装置は、第一，第二の実施形態と同様の効果を奏する。
（半導体装置の製造方法）
　本実施形態に係る半導体装置の製造方法は、第一の実施形態と同様の半導体基体準備工程Ｓ１と、不純物イオン注入工程Ｓ２と、第一絶縁膜形成工程Ｓ３と、第二電極形成工程Ｓ４と、接合領域形成工程Ｓ５と、第二絶縁膜形成工程Ｓ６と、を含む。不純物イオン注入工程Ｓ２は、接合終端拡張領域形成工程Ｓ２１と、ガードリング領域形成工程Ｓ２２と、を含む。
　ただし、本実施形態では、半導体基体準備工程Ｓ１で準備する半導体基板が、ｐ＋型（第二の導電型）である点が、第二実施形態と異なる。
　本実施形態に係る半導体装置の製造方法は、第一，第二の実施形態と同様の効果を奏する。
［実施例］
　以下、図９～１２を用いて、本発明の実施例について、従来の半導体装置と比較して説明する。
　図９は、従来の半導体装置（図７，８参照）において、ドリフト層５１０ｂの表面（一の主面Ｆ１）からの深さに対する不純物濃度を模式的に示したグラフである。図９において不純物濃度は対数で表示している。実線は、活性化アニール工程や熱酸化工程を行う前の不純物濃度である。破線は、活性化アニール工程や熱酸化工程を行った後の不純物濃度である。活性化アニール工程や熱酸化工程を行った後、ドリフト層５１０ｂの表面付近において、不純物濃度が著しく減少している。すなわち、従来の半導体装置においては、活性化アニール工程や熱酸化工程の後に、外方拡散が生じる。
　図１０は、本発明に係る半導体装置（図１参照）において、ドリフト層１０ｂの表面（一の主面Ｆ１）からの深さに対する不純物濃度を示したグラフである。図１０において不純物濃度は対数で表示している。本発明によれば、一の主面Ｆ１における不純物濃度を、第一の深さ１３ｂにおける不純物濃度の10分の1以下とすることで、製造時の外方拡散によるｐ型不純物数の減少を抑制できている。
　図１１は、従来の半導体装置（図７，８参照）において、接合終端拡張領域５１３におけるｐ型不純物のドーズ量と、半導体装置の耐圧との関係を示したグラフである。シミュレーションにより設計した耐圧曲線は、実際に製造されたデバイスの耐圧曲線に対して大きくずれている。このため、従来の半導体装置では、設計どおりの耐圧が得られない。
　図１２は、本発明に係る半導体装置（図１参照）において、接合終端拡張領域１３におけるｐ型不純物のドーズ量と、半導体装置の耐圧との関係を示したグラフである。シミュレーションにより設計した耐圧曲線と、実際に製造されたデバイスの耐圧曲線とのずれが、従来と比較して小さくなっている。このため、本発明によれば、実際に製造された半導体装置において、設計どおりの所望の耐圧を得ることができる。
　以上、本発明の実施形態を説明したが、本発明は他の形態で実施することもできる。特許請求の範囲に記載された事項の範囲で、種々の設計変更を施すことが可能である。
１…半導体装置
１０…半導体基体
１０ａ…半導体基板
１０ｂ…ドリフト層
Ｆ１…一の主面
１３…接合終端拡張領域
１３ａ…第二の深さ
１３ｂ…第一の深さ
１４…ガードリング領域
１５…第一電極（接合領域）
Ｓ１…半導体基体準備工程
Ｓ２…不純物イオン注入工程
Ｓ２１…接合終端拡張領域形成工程
Ｓ２２…ガードリング領域形成工程
Ｓ３…第一絶縁膜形成工程
Ｓ４…第二電極形成工程
Ｓ５…接合領域形成工程
Ｓ６…第二絶縁膜形成工程

Claims (7)

  1. 　炭化珪素からなる第一導電型のドリフト層と、
    　前記ドリフト層の一の主面に形成された接合領域と、
    　前記ドリフト層の、前記一の主面を平面視したとき前記接合領域の外側に形成された、前記第一導電型とは反対の第二導電型の不純物を含む接合終端拡張領域と、
    　前記ドリフト層の、前記一の主面を平面視したとき前記接合終端拡張領域と重なる位置に形成された、前記接合終端拡張領域よりも高濃度の前記第二導電型の不純物を含むガードリング領域と、
    　を備える半導体装置であって、
    　前記接合終端拡張領域において、
    　前記第二導電型の不純物の前記一の主面からの深さ方向の濃度は、前記一の主面から第一の深さに達するまで上昇し、
    　前記一の主面における前記第二導電型の不純物の濃度は、前記第一の深さにおける前記第二導電型の不純物の濃度の10分の1以下であり、かつ、前記ドリフト層の前記第一導電型の不純物の濃度よりも高い、
    　半導体装置。
  2. 　前記第二導電型の不純物の前記一の主面からの深さ方向の濃度分布が、２つのピークを有する、
    　請求項１に記載の半導体装置。
  3. 　前記半導体装置は、ショットキーダイオードである、
    　請求項１又は２に記載の半導体装置。
  4. 　前記半導体装置は、ＭＯＳＦＥＴである、
    　請求項１又は２に記載の半導体装置。
  5. 　前記半導体装置は、ＩＧＢＴである、
    　請求項１又は２に記載の半導体装置。
  6. 　炭化珪素からなる第一導電型のドリフト層を備える半導体基体を準備する、半導体基体準備工程と、
    　前記ドリフト層の一の主面に接合領域を形成する、接合領域形成工程と、
    　前記ドリフト層に、前記一の主面の側から、前記第一導電型とは反対の第二導電型の不純物を導入して、前記一の主面を平面視したとき前記接合領域の外側に接合終端拡張領域を形成する、接合終端拡張領域形成工程と、
    　前記ドリフト層に、前記一の主面の側から、前記接合終端拡張領域よりも高濃度の前記第二導電型の不純物を導入して、前記一の主面を平面視したとき前記接合終端拡張領域の一部と重なる位置にガードリング領域を形成する、ガードリング領域形成工程と、
    　を含む半導体装置の製造方法であって、
    　前記接合終端拡張領域形成工程において、
    　前記第二導電型の不純物の前記一の主面からの深さ方向の濃度が、前記一の主面から第一の深さに達するまで上昇し、
    　前記一の主面における前記第二導電型の不純物の濃度が、前記第一の深さにおける前記第二導電型の不純物の濃度の10分の1以下であり、かつ、前記ドリフト層の前記第一導電型の不純物の濃度よりも高くなるように、前記接合終端拡張領域を形成する、
    　半導体装置の製造方法。
  7. 　前記ガードリング領域形成工程において、前記第二導電型の不純物はイオン注入によって前記ドリフト層へ導入される、
    　請求項６に記載の半導体装置の製造方法。
PCT/JP2018/004921 2018-02-13 2018-02-13 半導体装置及び半導体装置の製造方法 WO2019159237A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019571842A JP6918154B2 (ja) 2018-02-13 2018-02-13 半導体装置及び半導体装置の製造方法
PCT/JP2018/004921 WO2019159237A1 (ja) 2018-02-13 2018-02-13 半導体装置及び半導体装置の製造方法
CN201880083604.3A CN111727506B (zh) 2018-02-13 2018-02-13 半导体装置以及半导体装置的制造方法
US16/963,751 US11195907B2 (en) 2018-02-13 2018-02-13 Semiconductor device and semiconductor device manufacturing method
EP18906006.4A EP3742495A4 (en) 2018-02-13 2018-02-13 SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR COMPONENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/004921 WO2019159237A1 (ja) 2018-02-13 2018-02-13 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2019159237A1 true WO2019159237A1 (ja) 2019-08-22

Family

ID=67619221

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/004921 WO2019159237A1 (ja) 2018-02-13 2018-02-13 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11195907B2 (ja)
EP (1) EP3742495A4 (ja)
JP (1) JP6918154B2 (ja)
CN (1) CN111727506B (ja)
WO (1) WO2019159237A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111727506B (zh) * 2018-02-13 2023-05-16 新电元工业株式会社 半导体装置以及半导体装置的制造方法
US11817478B2 (en) 2020-12-23 2023-11-14 Semiconductor Components Industries, Llc Termination structures with reduced dynamic output capacitance loss

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224661A (ja) 2008-03-18 2009-10-01 Shindengen Electric Mfg Co Ltd 炭化珪素ショットキダイオード
WO2014184839A1 (ja) * 2013-05-13 2014-11-20 株式会社日立製作所 炭化珪素半導体装置
WO2015003346A1 (zh) * 2013-07-10 2015-01-15 香港大中贸易有限公司 新型多组分弹性纱线、纺织织物及其制备方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3873798B2 (ja) * 2002-04-11 2007-01-24 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子およびその製造方法
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
JP5544918B2 (ja) * 2010-02-16 2014-07-09 住友電気工業株式会社 炭化珪素絶縁ゲート型半導体素子およびその製造方法
JP5669712B2 (ja) 2011-11-11 2015-02-12 三菱電機株式会社 半導体装置の製造方法
US9525057B2 (en) * 2012-05-15 2016-12-20 Mitsubishi Electric Corporation Semiconductor device
WO2014087601A1 (ja) * 2012-12-03 2014-06-12 パナソニック株式会社 半導体装置およびその製造方法
JP6236456B2 (ja) 2013-09-09 2017-11-22 株式会社日立製作所 半導体装置およびその製造方法
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
CN111727506B (zh) * 2018-02-13 2023-05-16 新电元工业株式会社 半导体装置以及半导体装置的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224661A (ja) 2008-03-18 2009-10-01 Shindengen Electric Mfg Co Ltd 炭化珪素ショットキダイオード
WO2014184839A1 (ja) * 2013-05-13 2014-11-20 株式会社日立製作所 炭化珪素半導体装置
WO2015003346A1 (zh) * 2013-07-10 2015-01-15 香港大中贸易有限公司 新型多组分弹性纱线、纺织织物及其制备方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3742495A4

Also Published As

Publication number Publication date
EP3742495A4 (en) 2021-09-01
CN111727506B (zh) 2023-05-16
EP3742495A1 (en) 2020-11-25
JPWO2019159237A1 (ja) 2021-01-07
US11195907B2 (en) 2021-12-07
JP6918154B2 (ja) 2021-08-11
US20200357882A1 (en) 2020-11-12
CN111727506A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
CN105489653B (zh) 半导体器件及其制造方法
WO2013118203A1 (ja) 半導体装置及びその製造方法
JP2017162909A (ja) 半導体装置
JP2011060930A (ja) 半導体装置および半導体装置の製造方法
JP6457363B2 (ja) 半導体装置
JP7432071B2 (ja) 半導体装置およびその製造方法
WO2014207856A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2017112161A (ja) 半導体装置
JP6584857B2 (ja) 半導体装置
WO2012137412A1 (ja) 半導体装置およびその製造方法
TW201818457A (zh) 半導體裝置
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
KR20160018322A (ko) 반도체 장치의 제조 방법
WO2019159237A1 (ja) 半導体装置及び半導体装置の製造方法
JP2019041084A (ja) 炭化珪素半導体装置およびその製造方法
JP2013168549A (ja) 半導体装置およびその製造方法
JP2016035989A (ja) 半導体装置
US20150035015A1 (en) Method of manufacturing semiconductor device and semiconductor device
KR102056356B1 (ko) 전력 반도체 소자의 제조 방법 및 그에 따른 전력 반도체 소자
TW201611286A (zh) 半導體裝置及其製造方法
TW202230820A (zh) 齊納二極體及其製造方法
JP2012248760A (ja) トレンチゲートパワー半導体装置及びその製造方法
JP2011124325A (ja) 半導体装置、及びその製造方法
JP5412730B2 (ja) 半導体装置の製造方法
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18906006

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019571842

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2018906006

Country of ref document: EP