WO2019107183A1 - 配線基板、及び、配線基板の製造方法 - Google Patents

配線基板、及び、配線基板の製造方法 Download PDF

Info

Publication number
WO2019107183A1
WO2019107183A1 PCT/JP2018/042435 JP2018042435W WO2019107183A1 WO 2019107183 A1 WO2019107183 A1 WO 2019107183A1 JP 2018042435 W JP2018042435 W JP 2018042435W WO 2019107183 A1 WO2019107183 A1 WO 2019107183A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
substrate
group
wiring board
thickness
Prior art date
Application number
PCT/JP2018/042435
Other languages
English (en)
French (fr)
Inventor
大輔 淡路
Original Assignee
株式会社フジクラ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社フジクラ filed Critical 株式会社フジクラ
Publication of WO2019107183A1 publication Critical patent/WO2019107183A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/50Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Definitions

  • the present invention relates to a wiring board and a method of manufacturing the wiring board.
  • an antenna element group consisting of a plurality of antenna elements, a wiring group consisting of wiring connected to each antenna element, and an electrode group consisting of electrodes connected to each wiring are formed on the substrate surface
  • Wiring boards are widely used. Such wiring boards are often used with integrated circuits mounted. The mounting of the integrated circuit on the wiring substrate is usually performed by bonding the electrode group of the wiring substrate and the terminal group of the integrated circuit through a joint such as solder.
  • the board 41 may be warped. Then, the distances from the electrodes 42_1, 42_2,... Constituting the electrode group 42 of the wiring board 4 to the terminals 51_1, 51_2,. As a result, variations occur in the thickness of the joint portions 6_1, 6_2,... Where the electrode group 42 of the wiring board 4 and the terminal group 51 of the integrated circuit 5 are joined.
  • the same problem may occur when the substrate 41 has a recess as shown in FIG. 4 (b).
  • the substrate 41 is a multilayer substrate, such depressions of the substrate 41 tend to occur at locations where the internal wiring layer 41 c does not exist.
  • the substrate 41 illustrated in (b) of FIG. 4 is obtained by laminating the dielectric layer 41a, the adhesive layer 41b, the wiring layer 41c, and the dielectric layer 41d in this order.
  • the performance of the wiring board on which the integrated circuit is mounted is degraded.
  • the control performance in the maximum gain direction is degraded. This is because the electrical length from the terminal group of the integrated circuit to the antenna element group of the wiring substrate becomes nonuniform.
  • the present invention has been made in view of the above problems, and an object of the present invention is, in a wiring substrate on which an electrode group is formed, variations in the thickness of a bonding portion for bonding a terminal group of an integrated circuit to the electrode group.
  • An object of the present invention is to realize a wiring board which is hard to occur.
  • Another object of the present invention is to realize a manufacturing method capable of manufacturing such a wiring board.
  • a wiring board concerning one mode of the present invention is provided with a substrate which has thermoplasticity, and an electrode group which consists of a plurality of electrodes formed in the 1st principal surface of the above-mentioned substrate,
  • the height from the second main surface of the substrate to the top of each electrode included in the electrode group is the maximum value of the sum of the thickness of each electrode included in the electrode group and the thickness of the substrate around the electrode It is characterized by being smaller than.
  • a manufacturing method of a wiring board concerning one mode of the present invention provided an electrode group which consists of a substrate which has thermoplasticity, and a plurality of electrodes formed in the 1st principal surface of the above-mentioned substrate.
  • a method of manufacturing a wiring substrate comprising: a heating step of heating the wiring substrate; and sandwiching the heated wiring substrate between two flat surfaces parallel to each other, wherein a distance between the two flat surfaces is the electrode And a correction step of bringing the two flat surfaces close to each other until the thickness is smaller than the maximum value of the sum of the thickness of each electrode included in the group and the thickness of the substrate around the electrodes.
  • a wiring substrate in which an electrode group is formed it is possible to realize a wiring substrate in which variations in the thickness of a bonding portion for bonding a terminal group of an integrated circuit to the electrode group do not easily occur.
  • FIG. 1 is a top view which shows the structure by the side of the 1st main surface of a wiring board
  • (b) is a top view which shows the structure by the side of the 2nd main surface of a wiring board.
  • C is a cross-sectional view showing a preferable configuration of the wiring substrate
  • (d) is a cross-sectional view showing a further preferable configuration of the wiring substrate. It is a flowchart which shows the flow of the manufacturing method of the wiring board shown in FIG. It is a figure which shows one implementation example of the manufacturing method shown in FIG.
  • (A) is a schematic view showing how to carry out the heating step
  • (b) to (d) are schematic views showing how to carry out the correction step. It is a figure which shows the structure of the conventional wiring board.
  • (A) is a cross-sectional view of the wiring board having a warp in the substrate
  • (b) is a cross-sectional view of the wiring board having a recess in the substrate
  • (c) is a wiring board having a variation in the thickness of the electrode FIG.
  • FIG. 1 (Structure of wiring board) The configuration of the wiring board 1 according to an embodiment of the present invention will be described with reference to FIG.
  • (a) is a plan view showing the configuration of the first main surface side of the wiring substrate 1
  • (b) is a plan view showing the configuration of the second main surface side of the wiring substrate 1.
  • (C) is a cross-sectional view showing a preferable configuration of the wiring substrate 1
  • (d) is a cross-sectional view showing a further preferable configuration of the wiring substrate 1.
  • cross section of the wiring board 1 shown to (c) and (d) of FIG. 1 is a cross section when the wiring board 1 is cut
  • the dimensions of each part are appropriately adjusted.
  • integrated circuits 2 and the like mounted on the wiring board 1 are indicated by dotted lines, and wiring lines 13 and antenna elements 14 described later are illustrated. Is omitted.
  • the wiring substrate 1 includes a substrate 11, an electrode group 12, a wiring group 13, and an antenna element group 14.
  • the electrode group 12 is formed on the first main surface of the substrate 11 as shown in FIG.
  • the wiring group 13 and the antenna element group 14 are formed on the second main surface of the substrate 11, as shown in (b) of FIG.
  • the substrate 11 is a thermoplastic plate member made of a dielectric material.
  • the first main surface and the second main surface of the substrate 11 may be flat, or may have local irregularities such as depressions.
  • resin materials such as a fluorine resin and a liquid crystal polymer, are mentioned, for example.
  • the electrode group 12 is formed, for example, using a printed wiring technique.
  • the wiring group 13 is a set of a plurality of wirings 13_1, 13_2,.
  • a conductor material which comprises each wiring 13_i metal materials, such as copper, are mentioned, for example.
  • the wiring group 13 is formed, for example, using the printed wiring technology together with the electrode group 12.
  • each wire 13 _i is connected to the corresponding electrode 12 _i via a via that penetrates the substrate 11.
  • the wiring group 13 includes four wirings 13_1 to 13_4, and each wiring 13_i has four paths. Therefore, the wiring group 13 has a total of 16 paths. The lengths of these sixteen paths are all equal.
  • a wiring group configured by paths having equal lengths is referred to as "equal-length wiring group".
  • the configuration in which the wiring group 13 is formed on the second main surface of the substrate 11 is adopted, the configuration in which the wiring group 13 is formed on the first main surface of the substrate 11 is also adopted. I do not care.
  • the antenna element group 14 is a set of a plurality of antenna elements 14_1, 14_2,.
  • a conductor material which comprises each antenna element 14_i metal materials, such as copper, are mentioned, for example.
  • the antenna element group 14 is formed, for example, using the printed wiring technology together with the electrode group 12 and the wiring group 13.
  • each antenna element 14_i is configured of four rectangular conductors that function as planar antennas. The four rectangular conductors constituting each antenna element 14_i are connected to the corresponding electrodes 12_i via the four paths constituting the corresponding wires 13_i.
  • the antenna element group 14 is formed on the second main surface of the substrate 11, but the antenna element group 14 is formed on the first main surface of the substrate 11. It does not matter.
  • An integrated circuit 2 is mounted on the wiring board 1 as shown in (c) and (d) of FIG.
  • the integrated circuit 2 includes a terminal group 21.
  • the terminal group 21 is a set of a plurality of terminals 21_1, 21_2,.
  • the height Bi from the second main surface of the substrate 11 to the top of each electrode 12 _i is the thickness Bi of each electrode 12 _i included in the electrode group 12.
  • the thickness of the substrate 11 around the electrode is not constant for each electrode 12 — i, the average value of the thickness of the substrate 11 around the electrode can be regarded as the thickness Ai of the substrate 11 around the electrode.
  • the thickness Ai of the substrate 11 around the electrode can be rephrased as the thickness of the substrate 11 immediately below the electrode before the electrode is embedded in the substrate 11.
  • all the electrodes 12_1, 12_2,... are on the substrate 11 in the thickness variation of the bonding portions 3_1, 3_2,... In the wiring board 1 on which the integrated circuit 2 is mounted. It can be smaller than it is not embedded. As a result, it is possible to suppress the deterioration in performance due to the variation in the thickness of the bonding portions 3_1, 3_2,... Which can occur in the wiring substrate 1 on which the integrated circuit 2 is mounted.
  • the height from the second main surface of the substrate 11 to the top of each electrode 12_i is the thickness of each electrode 12_i included in the electrode group 12
  • the thickness of the bonding portions 3_1, 3_2,... In the wiring board 1 on which the integrated circuit 2 is mounted can be made uniform. As a result, it is possible to minimize the deterioration in performance due to the variation in the thickness of the bonding portions 3_1, 3_2,... Which can occur in the wiring substrate 1 on which the integrated circuit 2 is mounted.
  • the height from the second main surface of the substrate 11 to the top of each electrode 12_i is the same, the height from the second main surface of the substrate 11 to the top of each electrode 12_i Is smaller than the wiring length tolerance.
  • the tolerance of the wiring length in the wiring board 1 for processing high frequency signals in the millimeter wave band is about 100 ⁇ m. Therefore, if the variation in height from the second main surface of substrate 11 to the top of each electrode 12_i is 100 ⁇ m or less, the height from the second main surface of substrate 11 to the top of each electrode 12_i is uniform.
  • FIG. 2 is a flowchart showing the flow of the manufacturing method S1.
  • the manufacturing method S1 is a method of manufacturing the wiring board 1 having no warpage from the wiring board 1 having the warpage of the board 11 to the board 11. As shown in FIG. 2, the heating process S11, the correction process S12, and the cooling process And S13. It will be as follows if the content of heating process S11, correction process S12, and cooling process S13 is demonstrated.
  • Heating step S11 The wiring substrate 1 having a warp on the substrate 11 is heated. Since the substrate 11 has thermoplasticity, it becomes soft and deformable by heating.
  • Correction Step S12 The wiring substrate 1 heated in the heating step S11 is sandwiched between two flat surfaces P1 and P2 arranged in parallel with each other, and the two flat surfaces P1 and P2 are brought close to each other. Thereby, the warp of the substrate 11 is eliminated, and the first main surface and the second main surface of the substrate 11 become flat (if there is a recess, it becomes flat except for the recess).
  • Cooling step S13 The wiring board 1 in which the warp of the substrate 11 has been eliminated in the correction step S12 is cooled. Since the substrate 11 has thermoplasticity, it hardens upon cooling and becomes non-deformable. As a result, the wiring board 1 having no warpage on the substrate 11 can be obtained.
  • the lower end of the thickest electrode 12_1 is embedded in the substrate 11, and the height from the second main surface of the substrate 11 to the top of each electrode 12_i is made smaller than the above maximum value Smax. be able to.
  • the preferable wiring substrate 1 shown in FIG. 1C can be manufactured.
  • substrate 11 of this electrode periphery can be reworded as thickness of the board
  • the distance D between the two flat surfaces P1 and P2 is the sum Si of the thickness Bi of each electrode 12_i included in the electrode group 12 and the thickness Ai of the substrate 11 around the electrodes It is further preferable to bring the two flat surfaces P1 and P2 close to each other until the minimum value Smin of Ai + Bi is achieved.
  • the lower ends of the electrodes 12_1 to 12_3 other than the thinnest electrode 12_4 or the lower ends of all the electrodes 12_1 to 12_4 are embedded in the substrate 11, and the head of each electrode 12_i is taken from the second main surface of the substrate 11.
  • the height to the top can be made equal to or less than the above-mentioned minimum value Smin.
  • the more preferable wiring board 1 shown in (d) of FIG. 1 can be manufactured.
  • correction process S12 may be implemented after heating process S11, and may be implemented in parallel with heating process S11. That is, after the wiring substrate 1 is heated, it may be sandwiched by two flat surfaces P1 and P2 for pressurization, or the wiring substrate 1 may be sandwiched between the two flat surfaces P1 and P2 and pressurized while heating. It is also good.
  • it is preferable that the warpage of the substrate 11 is completely eliminated by performing the heating step S11, the correction step S12, and the cooling step S13, but this is not a limitation. That is, in order to obtain the effect of reducing the variation in the thickness of the bonding portions 3_1, 3_2, ...
  • the warp of the substrate 11 is smaller than the warp of the substrate 11 before performing the heating step S11, and it is necessary that the warp of the substrate 11 after performing the cooling step S13 be completely eliminated. I do not.
  • the method S1 of manufacturing the wiring substrate 1 may include an electrode forming step (not shown in FIG. 2) of forming the electrode group 12 on the surface of the substrate 11 as a pre-step performed before the heating step S11. Good.
  • the electrode formation step the wiring group 13 and the antenna element group 14 may be formed together with the electrode group 12 using a printed wiring technique.
  • the manufacturing method S1 of the wiring substrate 1 may include an integrated circuit mounting step (not shown in FIG. 2) of mounting the integrated circuit 2 on the wiring substrate 1 as a post-process performed after the cooling step S13. .
  • This integrated circuit mounting step can be realized, for example, by bonding each terminal 21 — i of the integrated circuit 2 to the corresponding electrode 12 — i of the wiring board 1.
  • FIG. 3 (a) is a schematic view showing how the heating step S11 is performed, and (b) to (d) are schematic views showing how the correction step S12 is performed.
  • the implementation shown in FIG. 3 implements the manufacturing method S1 using the stage 91, the pressing plate 92, and the moving mechanism 93.
  • the flat surface P1 described above is realized by the upper surface of the stage 91
  • the flat surface P2 described above is realized by the lower surface of the pressing plate 92.
  • the pressing plate 92 is disposed above the stage 91 so that the lower surface of the pressing plate 92 faces the upper surface of the stage 91 in parallel, and is held by the moving mechanism 93 so as to be movable in the direction orthogonal to the upper surface of the stage 91 It is done.
  • the stage 91 incorporates a heater for heating the wiring board 1 placed on the upper surface of the stage 91.
  • the wiring board 1 having a distortion is placed on the upper surface of the stage 91, and the heater incorporated in the stage 91 is operated.
  • the heating step S11 of heating the wiring substrate 1 having a warp on the substrate 11 is realized.
  • the pressing plate 92 is lowered.
  • the wiring board 1 heated in the heating step S11 is sandwiched between the upper surface of the stage 91 and the lower surface of the pressing plate 92, and a correction step S12 is realized which brings the upper surface of the stage 91 close to the lower surface of the pressing plate 92. .
  • the warp of the substrate 11 is eliminated, and the first main surface and the second main surface of the substrate 11 become flat (if there is a recess, it becomes flat except for the recess).
  • the lower end of the thickest electrode 12_1 is embedded in the substrate 11, and the height from the second main surface of the substrate 11 to the top of each electrode 12_i is made smaller than the above maximum value Smax. be able to.
  • the lower ends of the electrodes 12_1 to 12_3 other than the thinnest electrode 12_4 or the lower ends of all the electrodes 12_1 to 12_4 are embedded in the substrate 11, and the head of each electrode 12_i is taken from the second main surface of the substrate 11.
  • the height to the top can be made equal to or less than the above-mentioned minimum value Smin.
  • the application range of manufacturing method S1 which concerns on this embodiment is not limited to this . That is, according to the manufacturing method S1 of the present embodiment, the second main surface of the substrate 11 is formed of the wiring substrate 1 having local unevenness (depression or swelling) on the first main surface and / or the second main surface of the substrate 11.
  • the height from the second main surface of the substrate 11 to the top of each electrode 12_i is as (1) or (2), so the integrated circuit 2 Are made smaller than in the case where all the electrodes 12_1, 12_2,... Are not embedded in the substrate 11, or (1) 2) It can be minimized.
  • a wiring substrate (1) according to one aspect of the present invention is an electrode group (12) comprising a substrate (11) having thermoplasticity and a plurality of electrodes (12_i) formed on the first main surface of the substrate (11). And the height from the second main surface of the substrate (11) to the top of each electrode (12_i) included in the electrode group (12) is the height of each electrode included in the electrode group (12). It is characterized in that it is smaller than a maximum value of the sum of the thickness of the electrode (12_i) and the thickness of the substrate (11) around the electrode (12_i).
  • the variation in the thickness of the bonding portion for bonding the electrode group of the wiring board and the terminal group of the integrated circuit corresponds to the conventional wiring board. It can be smaller than in the case of mounting an integrated circuit.
  • the height from the second main surface of the substrate (11) to the top of each electrode (12_i) included in the electrode group (12) is the electrode Preferably, it is equal to or less than the minimum value of the sum of the thickness of each electrode (12_i) included in the group (12) and the thickness of the substrate (11) around the electrode (12_i).
  • a wiring board (1) according to one aspect of the present invention is a group of equal-length wiring formed of a plurality of wiring (13_i) of equal length formed on the first main surface or the second main surface of the substrate (11). It is preferable to further include (13), and each electrode (12_i) included in the electrode group (12) is connected to a wire (13_i) included in the equal-length wire group (13).
  • a bonding portion for bonding the electrode group of the wiring substrate and the terminal group of the integrated circuit when the integrated circuit is mounted on the wiring substrate, a bonding portion for bonding the electrode group of the wiring substrate and the terminal group of the integrated circuit.
  • the variation in the thickness of the above can be made smaller than in the case of mounting the integrated circuit on a conventional wiring substrate.
  • the wiring substrate (1) further includes an antenna element group (14) including a plurality of antenna elements (14_i) formed on the first main surface or the second main surface of the substrate (11).
  • Each of the electrodes (12_i) included in the electrode group (12) is an antenna element (14) included in the antenna element group (14) via a wire (13_i) included in the equal-length wire group (13). Preferably it is connected to 14_i).
  • the electrode group of the wiring substrate and the integration Variations in the thickness of the bonding portion for bonding with the terminal group of the circuit can be made smaller than in the case of mounting the integrated circuit on a conventional wiring substrate.
  • a wiring board (1) according to an aspect of the present invention further includes an integrated circuit (2) having a terminal group (21) including a plurality of terminals (21_i), and each electrode (12) included in the electrode group (12) 12_i) is preferably joined to the terminal (21_i) included in the terminal group (21) through the junction (3_i).
  • the variation in the thickness of the bonding portion for bonding the electrode group of the wiring substrate and the terminal group of the integrated circuit It can be smaller than if it were to be implemented.
  • a wiring board (1) according to an aspect of the present invention further includes an integrated circuit (2) having a terminal group (21) including a plurality of terminals (21_i), and each electrode (12) included in the electrode group (12) 12_i) is preferably joined to the terminal (21_i) included in the terminal group (21) through only solder or silver paste.
  • the variation in the thickness of the bonding portion for bonding the electrode group of the wiring substrate and the terminal group of the integrated circuit It can be smaller than if it were to be implemented.
  • the thickness of at least one of the plurality of electrodes (12_i) is preferably different from the thickness of the other electrodes.
  • the variation in the thickness of the bonding portion for bonding the electrode group of the wiring substrate and the terminal group of the integrated circuit It can be smaller than if it were to be implemented.
  • a method of manufacturing a wiring board (1) according to one aspect of the present invention is an electrode group comprising a substrate (11) having thermoplasticity and a plurality of electrodes (12_i) formed on the first main surface of the substrate (11).
  • (12) A method of manufacturing a wiring board (1) comprising: a heating step of heating the wiring board (1); and two flat surfaces parallel to each other of the heated wiring board (1).
  • it is a wiring board provided with an electrode group, and in the case of mounting an integrated circuit on the wiring board, a bonding portion for bonding the electrode group of the wiring board and the terminal group of the integrated circuit. It is possible to manufacture a wiring board whose thickness variation can be made smaller than in the case where the integrated circuit is mounted on a conventional wiring board.
  • the correcting step includes: sandwiching the heated wiring board (1) with two flat surfaces (P1, P2) parallel to each other;
  • the minimum of the sum of the thickness of each electrode (12_i) included in the electrode group (12) and the thickness of the substrate (11) around the electrode (12_i) is the distance between the flat surfaces (P1, P2) of the sheet It is preferable that it is the process of bringing the two flat surfaces (P1, P2) close to each other until the value becomes equal to or less than the value.
  • it is a wiring board provided with an electrode group, and in the case of mounting an integrated circuit on the wiring board, a bonding portion for bonding the electrode group of the wiring board and the terminal group of the integrated circuit. It is possible to manufacture a wiring substrate which can further reduce the variation in thickness.
  • the wiring board (1) has a terminal group (21) composed of a plurality of terminals (21_i), and in the wiring board (1), It is preferable that each electrode (12_i) contained in an electrode group (12) is joined to the terminal (21_i) contained in the said terminal group (21) through only solder or silver paste.
  • it is a wiring board provided with an electrode group, and in the case of mounting an integrated circuit on the wiring board, a bonding portion for bonding the electrode group of the wiring board and the terminal group of the integrated circuit. It is possible to manufacture a wiring substrate which can further reduce the variation in thickness.
  • the thickness of at least one of the plurality of electrodes (12_i) is different from the thickness of the other electrodes. .
  • it is a wiring board provided with an electrode group, and in the case of mounting an integrated circuit on the wiring board, a bonding portion for bonding the electrode group of the wiring board and the terminal group of the integrated circuit. It is possible to manufacture a wiring substrate which can further reduce the variation in thickness.

Abstract

電極群に集積回路の端子群を接合するための接合部の厚みにばらつきが生じ難い配線基板を実現すること。配線基板(1)は、基板(11)と、基板(11)の第1主面に形成された電極群(12)と、を備えている。基板(11)の第2主面は、平坦である。基板(11)の第2主面から各電極(12_i)の頭頂部までの高さは、各電極(12_i)の厚み(Bi)と該電極周辺の基板(11)の厚み(Ai)との和の最大値(Smax=A1+B1)よりも小さい。

Description

配線基板、及び、配線基板の製造方法
 本発明は、配線基板、及び、配線基板の製造方法に関する。
 無線通信機器においては、複数のアンテナ素子からなるアンテナ素子群と、各アンテナ素子に接続された配線からなる配線群と、各配線に接続された電極からなる電極群とが基板表面に形成された配線基板が広く用いられている。このような配線基板は、しばしば、集積回路を実装した状態で使用される。配線基板への集積回路の実装は、通常、配線基板の電極群と集積回路の端子群とを半田等の接合部を介して接合することによって行われる。
 このような配線基板においては、配線群を等長化する必要が生じることがある。例えば、アンテナ素子群をフェイズドアレイアンテナとして機能させる場合、配線群に含まれる経路の長さが異なると最大利得方向を所望の方向に制御することができなくなるため、配線群を等長化する必要が生じる。配線群が等長化された配線基板を開示した文献としては、例えば、特許文献1が挙げられる。
日本国特許公報「特許第5971566号公報」
 しかしながら、電極群が基板表面に形成された従来の配線基板においては、電極群に集積回路の端子群を接合するための接合部の厚みにばらつきが生じ易いという問題があった。
 例えば、従来の配線基板4においては、図4の(a)に示すように、基板41に反りが生じることがある。そうすると、配線基板4の電極群42を構成する電極42_1,42_2,…から集積回路5の端子群51を構成する端子51_1,51_2,…までの距離にばらつきが生じる。その結果、配線基板4の電極群42と集積回路5の端子群51との接合する接合部6_1,6_2,…の厚みにばらつきが生じる。
 なお、同様の問題は、図4の(b)に示すように、基板41に窪みがある場合にも生じ得る。このような基板41の窪みは、基板41が多層基板である場合に、内部の配線層41cが存在しない箇所において生じ易い。なお、図4の(b)に例示した基板41は、誘電体層41a、接着剤層41b、配線層41c、及び誘電体層41dを、この順に積層したものである。また、同様の問題は、図4の(c)に示すように、電極群42を構成する電極42_1,42_2,…の厚みにばらつきがある場合にも生じ得る。各電極42_i(i=1,2,…)を流れる電流は、その電極42_iの表面を流れるからである。
 配線基板の電極群と集積回路の端子群とを接合する接合部の厚みにばらつきが生じると、集積回路が実装された配線基板の性能が劣化する。例えば、特許文献1に記載の配線基板においては、配線基板の電極群と集積回路の端子群とを接合する接合部の厚みにばらつきが生じると、最大利得方向の制御性能が低下する。これは、集積回路の端子群から配線基板のアンテナ素子群までの電気長が不均一になるためである。
 本発明は、上記の問題に鑑みてなされたものであり、その目的は、電極群が形成された配線基板において、電極群に集積回路の端子群を接合するための接合部の厚みにばらつきが生じ難い配線基板を実現することにある。また、そのような配線基板を製造することが可能な製造方法を実現することにある。
 上記の課題を解決するために、本発明の一態様に係る配線基板は、熱可塑性を有する基板と、上記基板の第1主面に形成された複数の電極からなる電極群と、を備え、上記基板の第2主面から上記電極群に含まれる各電極の頭頂部までの高さは、上記電極群に含まれる各電極の厚みと該電極周辺の上記基板の厚みとの和の最大値よりも小さい、ことを特徴とする。
 上記課題を解決するために、本発明の一態様に係る配線基板の製造方法は、熱可塑性を有する基板と上記基板の第1主面に形成された複数の電極からなる電極群とを備えた配線基板の製造方法であって、上記配線基板を加熱する加熱工程と、加熱された上記配線基板を互いに平行な2枚の平坦面で挟み込み、上記2枚の平坦面の間の距離が上記電極群に含まれる各電極の厚みと該電極周辺の上記基板の厚みとの和の最大値よりも小さくなるまで、上記2枚の平坦面を近づける矯正工程と、を含んでいる、ことを特徴とする。
 本発明の一態様によれば、電極群が形成された配線基板において、電極群に集積回路の端子群を接合するための接合部の厚みにばらつきが生じ難い配線基板を実現することができる。
本発明の一実施形態に係る配線基板の構成を示す図である。(a)は、配線基板の第1主面側の構成を示す平面図であり、(b)は、配線基板の第2主面側の構成を示す平面図である。(c)は、配線基板の好ましい構成を示す断面図であり、(d)は、配線基板の更に好ましい構成を示す断面図である。 図1に示す配線基板の製造方法の流れを示すフローチャートである。 図2に示す製造方法の一実現例を示す図である。(a)は、加熱工程を実施する様子を示す模式図であり、(b)~(d)は、矯正工程を実施する様子を示す模式図である。 従来の配線基板の構成を示す図である。(a)は、基板に反りのある配線基板の断面図であり、(b)は、基板に窪みのある配線基板の断面図であり、(c)は、電極の厚みにばらつきのある配線基板の断面図である。
 (配線基板の構成)
 本発明の一実施形態に係る配線基板1の構成について、図1を参照して説明する。図1において、(a)は、配線基板1の第1主面側の構成を示す平面図であり、(b)は、配線基板1の第2主面側の構成を示す平面図である。(c)は、配線基板1の好ましい構成を示す断面図であり、(d)は、配線基板1の更に好ましい構成を示す断面図である。
 なお、図1の(c)及び(d)に示す配線基板1の断面は、図1の(a)及び(b)に示すαα’線で配線基板1を切断したときの断面である。ただし、配線基板1の特徴を分かり易く表現するために、各部の寸法は適宜調整されている。また、図1の(c)及び(d)においては、配線基板1に加えて、配線基板1に実装される集積回路2等を点線により示し、後述する配線群13及びアンテナ素子群14の図示は省略している。
 配線基板1は、基板11と、電極群12と、配線群13と、アンテナ素子群14と、を備えている。電極群12は、図1の(a)に示すように、基板11の第1主面に形成されている。配線群13及びアンテナ素子群14は、図1の(b)に示すように、基板11の第2主面に形成されている。
 基板11は、誘電体材料により構成された、熱可塑性を有する板状部材である。基板11の第1主面及び第2の主面は、平坦であってもよいし、窪み等の局所的な凹凸があってもよい。基板11を構成する誘電体材料としては、例えば、フッ素系樹脂や液晶ポリマーなどの樹脂材料が挙げられる。
 電極群12は、複数の電極12_1,12_2,…の集合である。各電極12_i(i=1,2,…)は、導体材料により構成されている。各電極12_iを構成する導体材料としては、例えば、銅などの金属材料が挙げられる。電極群12は、例えば、プリント配線技術を用いて形成される。
 配線群13は、複数の配線13_1,13_2,…の集合である。各配線13_i(i=1,2,…)は、導体材料により構成されている。各配線13_iを構成する導体材料としては、例えば、銅などの金属材料が挙げられる。配線群13は、例えば、電極群12と共にプリント配線技術を用いて形成される。本実施形態において、各配線13_iは、基板11を貫通するビアを介して、対応する電極12_iに接続されている。また、本実施形態において、配線群13は、4つの配線13_1~13_4を有しており、各配線13_iは、4つの経路を有している。したがって、配線群13は、計16個の経路を有している。これら16個の経路の長さは、全て等しい。このように、長さの等しい経路により構成される配線群のことを、「等長配線群」と呼ぶ。なお、本実施形態においては、配線群13を基板11の第2主面に形成する構成を採用しているが、配線群13を基板11の第1主面に形成する構成を採用しても構わない。
 アンテナ素子群14は、複数のアンテナ素子14_1,14_2,…の集合である。各アンテナ素子14_i(i=1,2,…)は、導体材料により構成されている。各アンテナ素子14_iを構成する導体材料としては、例えば、銅などの金属材料が挙げられる。アンテナ素子群14は、例えば、電極群12及び配線群13と共にプリント配線技術を用いて形成される。本実施形態において、各アンテナ素子14_iは、平面アンテナとして機能する4つの矩形導体により構成されている。各アンテナ素子14_iを構成する4つの矩形導体は、対応する配線13_iを構成する4つの経路を介して、対応する電極12_iに接続されている。なお、本実施形態においては、アンテナ素子群14を基板11の第2主面に形成する構成を採用しているが、アンテナ素子群14を基板11の第1主面に形成する構成を採用しても構わない。
 この配線基板1には、図1の(c)及び(d)に示すように、集積回路2が実装される。集積回路2は、端子群21を備えている。端子群21は、複数の端子21_1,21_2,…の集合である。配線基板1への集積回路2の実装は、集積回路2の各端子21_i(i=1,2,…)を、半田や銀ペーストなどの導体材料により構成された接合部3_i(i=1,2,…)を介して、対応する配線基板1の電極12_iに接合することにより実現される。
 配線基板1においては、図1の(c)に示すように、基板11の第2主面から各電極12_iの頭頂部までの高さが、電極群12に含まれる各電極12_iの厚みBi(i=1,2,…)と該電極周辺の基板11の厚みAi(i=1,2,…)との和Si=Ai+Biの最大値Smaxよりも小さいことが好ましい。なお、各電極12_iについて、該電極
周辺の基板11の厚みが一定でない場合、該電極周辺の基板11の厚みの平均値を、該電極周辺の基板11の厚みAiと見做すことができる。また、各電極12_iについて、該電極周辺の基板11の厚みAiは、該電極が基板11に埋め込まれる前の該電極直下の基板11の厚みと言い換えることができる。
 なお、図1の(c)においては、各電極12_iの厚みBiの間にB1>B2>B3>B4という関係が成り立ち、各電極12_i周辺の基板11の厚みAiの間にA1=A2=A3=A4という関係が成り立つ場合を例示している。この場合、電極群12に含まれる各電極12_iの厚みBiと該電極周辺の基板11の厚みAiとの和Si=Ai+Biの最大値Smaxは、最も厚い電極12_1の厚みB1とその電極周辺の基板11の厚みA1との和A1+B1になる。したがって、図1の(c)に示す例においては、基板11の第2主面から各電極12_iの頭頂部までの高さが、この最大値Smax=A1+B1よりも小さくなっている。このため、最も厚い電極12_1の下端が、基板11に埋め込まれている。
 以上のように構成された配線基板1によれば、集積回路2が実装された配線基板1における接合部3_1,3_2,…の厚みのばらつきを、全ての電極12_1,12_2,…が基板11に埋め込まれていない場合よりも小さくすることができる。その結果、集積回路2が実装された配線基板1において生じ得る、接合部3_1,3_2,…の厚みのばらつきに起因する性能の劣化を抑えることができる。
 また、配線基板1においては、図1の(d)に示すように、基板11の第2主面から各電極12_iの頭頂部までの高さが、電極群12に含まれる各電極12_iの厚みBiと該電極周辺の基板11の厚みAiとの和Si=Ai+Biの最小値Smax以下に揃っていることが好ましい。
 なお、図1の(d)においては、各電極12_iの厚みBiの間にB1>B2>B3>B4という関係が成り立ち、各電極12_i周辺の基板11の厚みAiの間にA1=A2=A3=A4という関係が成り立つ場合を例示している。この場合、電極群12に含まれる各電極12_iの厚みBiと該電極周辺の基板11の厚みAiとの和Si=Ai+Biの最小値Sminは、最も薄い電極12_4の厚みB4とその電極周辺の基板11の厚みA4との和A4+B4になる。したがって、図1の(d)に示す例においては、基板11の第2主面から各電極12_iの頭頂部までの高さが、この最小値Smin=A4+B4に揃っている。このため、最も薄い電極12_4以外の電極12_1~3の下端が、基板11に埋め込まれている。
 以上のように構成された配線基板1によれば、集積回路2が実装された配線基板1における接合部3_1,3_2,…の厚みを均一化することができる。その結果、集積回路2が実装された配線基板1において生じ得る、接合部3_1,3_2,…の厚みのばらつきに起因する性能の劣化を最小化することができる。
 なお、本明細書において、基板11の第2主面から各電極12_iの頭頂部までの高さが揃っているとは、基板11の第2主面から各電極12_iの頭頂部までの高さのばらつきが配線長の許容誤差よりも小さいことを指す。例えば、ミリ波帯の高周波信号を処理する配線基板1における配線長の許容誤差は、100μm程度である。したがって、基板11の第2主面から各電極12_iの頭頂部までの高さのばらつきが100μm以下であれば、基板11の第2主面から各電極12_iの頭頂部までの高さは揃っていると見做すことができる。
 (配線基板の製造方法)
 本発明の一実施形態に係る製造方法S1について、図2を参照して説明する。図2は、製造方法S1の流れを示すフローチャートである。
 製造方法S1は、基板11に反りのある配線基板1から基板11に反りのない配線基板1を製造する方法であり、図2に示すように、加熱工程S11と、矯正工程S12と、冷却工程S13と、を含んでいる。加熱工程S11、矯正工程S12、及び冷却工程S13の内容を説明すれば、以下のとおりである。
 加熱工程S11:基板11に反りのある配線基板1を加熱する。基板11は、熱可塑性を有するため、加熱により軟化して変形可能になる。
 矯正工程S12:加熱工程S11において加熱された配線基板1を互いに平行に配置された2枚の平坦面P1,P2により挟み込み、2枚の平坦面P1,P2を近づける。これにより、基板11の反りが解消され、基板11の第1主面及び第2主面が平坦になる(窪みがある場合は、窪みを除いて平坦になる)。
 冷却工程S13:矯正工程S12において基板11の反りが解消された配線基板1を冷却する。基板11は、熱可塑性を有するため、冷却により硬化して変形不可能になる。これにより、基板11に反りのない配線基板1が得られる。
 矯正工程S12においては、2枚の平坦面P1,P2の間の距離Dが、電極群12に含まれる各電極12_iの厚みBiと該電極周辺の基板11の厚みAiとの和Si=Ai+Biの最大値Smaxよりも小さくなるまで、2枚の平坦面P1,P2を近づけることが好ましい。これにより、矯正工程S12において、最も厚い電極12_1の下端を、基板11に埋め込み、基板11の第2主面から各電極12_iの頭頂部までの高さを、上記の最大値Smaxよりも小さくすることができる。この場合、図1の(c)に示す好ましい配線基板1を製造することができる。なお、各電極12_iについて、該電極周辺の基板11の厚みAiは、矯正工程S12を実施する前の該電極直下の基板11の厚みと言い換えることができる。
 また、矯正工程S12においては、2枚の平坦面P1,P2の間の距離Dが、電極群12に含まれる各電極12_iの厚みBiと該電極周辺の基板11の厚みAiとの和Si=Ai+Biの最小値Smin以下になるまで、2枚の平坦面P1,P2を近づけることが更に好ましい。これにより、矯正工程S12において、最も薄い電極12_4以外の電極12_1~12_3の下端、又は全ての電極12_1~12_4の下端を、基板11に埋め込み、基板11の第2主面から各電極12_iの頭頂部までの高さを、上記の最小値Smin以下に揃えることができる。この場合、図1の(d)に示す更に好ましい配線基板1を製造することができる。
 なお、矯正工程S12は、加熱工程S11の後に実施されてもよいし、加熱工程S11と並行して実施されてもよい。すなわち、配線基板1を加熱してから、2枚の平坦面P1,P2で挟み込んで加圧してもよいし、配線基板1を2枚の平坦面P1,P2で挟み込み、加熱しながら加圧してもよい。また、加熱工程S11、矯正工程S12、及び冷却工程S13を実施することにより、基板11の反りが完全に解消されることが好ましいが、これに限定されるものではない。すなわち、配線基板1の電極群12に集積回路2の端子群21を接合するための接合部3_1,3_2,…の厚みのばらつき小さくするという効果を得るためには、冷却工程S13を実施した後の基板11の反りが、加熱工程S11を実施する前の基板11の反りよりも小さければ十分であり、冷却工程S13を実施した後の基板11の反りが、完全に解消されていることを要さない。
 また、配線基板1の製造方法S1は、加熱工程S11の前に実施される前工程として、基板11の表面に電極群12を形成する電極形成工程(図2において不図示)を含んでいてもよい。この電極形成工程において、配線群13及びアンテナ素子群14を、電極群12と共にプリント配線技術を用いて形成しても構わない。また、配線基板1の製造方法S1は、冷却工程S13の後に実施される後工程として、集積回路2を配線基板1に実装する集積回路実装工程(図2において不図示)を含んでいてもよい。この集積回路実装工程は、例えば、集積回路2の各端子21_iを配線基板1の対応する電極12_iに接合することにより実現することができる。
 本実施形態に係る製造方法S1の一実現例について、図3を参照して説明する。図3において、(a)は、加熱工程S11を実施する様子を示す模式図であり、(b)~(d)は、矯正工程S12を実施する様子を示す模式図である。
 図3に示した実現例は、ステージ91と、押圧板92と、移動機構93と、を用いて製造方法S1を実現するものである。上述した平坦面P1は、ステージ91の上面によって実現され、上述した平坦面P2は、押圧板92の下面によって実現される。押圧板92は、その下面がステージ91の上面に対して平行に対向するように、ステージ91の上方に配置され、ステージ91の上面に直交する方向に移動可能なように、移動機構93によって保持されている。また、ステージ91には、ステージ91の上面に載置された配線基板1を加熱するためのヒータが内蔵されている。
 まず、図3の(a)に示すように、基板11に歪みのある配線基板1をステージ91の上面に載置し、ステージ91に内蔵されたヒータを作動させる。これにより、基板11に反りのある配線基板1を加熱する加熱工程S11が実現される。
 次に、図3の(b)に示すように、押圧板92を降下させる。これにより、加熱工程S11において加熱された配線基板1をステージ91の上面と押圧板92の下面との間に挟み込み、ステージ91の上面と押圧板92の下面とを近づける矯正工程S12が実現される。これにより、基板11の反りが解消され、基板11の第1主面及び第2主面が平坦になる(窪みがある場合は、窪みを除いて平坦になる)。
 なお、押圧板92の降下は、図3の(c)に示すように、ステージ91の上面と押圧板92の下面との間の距離Dが、電極群12に含まれる各電極12_iの厚みBiと該電極周辺の基板11の厚みAiとの和Si=Ai+Biの最大値Smaxよりも小さくなるまで行うことが好ましい。これにより、矯正工程S12において、最も厚い電極12_1の下端を、基板11に埋め込み、基板11の第2主面から各電極12_iの頭頂部までの高さを、上記の最大値Smaxよりも小さくすることができる。
 また、押圧板92の降下は、図3の(d)に示すように、ステージ91の上面と押圧板92の下面との間の距離Dが、電極群12に含まれる各電極12_iの厚みBiと該電極周辺の基板11の厚みAiとの和Si=Ai+Biの最小値Smin以下になるまで行うことが更に好ましい。これにより、矯正工程S12において、最も薄い電極12_4以外の電極12_1~12_3の下端、又は全ての電極12_1~12_4の下端を、基板11に埋め込み、基板11の第2主面から各電極12_iの頭頂部までの高さを、上記の最小値Smin以下に揃えることができる。
 次に、ステージ91に内蔵されたヒータを停止する。これにより、矯正工程S12において基板11の反りが解消された配線基板1を冷却(この場合、自然冷却)する冷却工程S13が実現される。
 なお、ここでは、基板11に反りのある配線基板1から基板11に反りのない配線基板1を製造する方法について説明したが、本実施形態に係る製造方法S1の適用範囲は、これに限定されない。すなわち、本実施形態に係る製造方法S1によれば、基板11の第1主面及び/又は第2主面に局所的な凹凸(窪み又は膨れ)のある配線基板1から、基板11の第2主面から各電極12_iの頭頂部までの高さが、(1)電極群12に含まれる各電極12_iの厚みBiと該電極周辺の基板11の厚みAiとの和Si=Ai+Biの最大値Smaxよりも小さいか、又は、(2)電極群12に含まれる各電極12_iの厚みBiと該電極周辺の基板11の厚みAiとの和Si=Ai+Biの最小値Smin以下に揃った配線基板1を製造することもできる。この場合、基板11の局所的な凹凸は解消されないものの、基板11の第2主面から各電極12_iの頭頂部までの高さが(1)又は(2)のようになるので、集積回路2が実装された配線基板1における接合部3_1,3_2,…の厚みのばらつきを、(1)全ての電極12_1,12_2,…が基板11に埋め込まれていない場合よりも小さくするか、又は、(2)最小化することができる。
 〔まとめ〕
 本発明の一態様に係る配線基板(1)は、熱可塑性を有する基板(11)と、上記基板(11)の第1主面に形成された複数の電極(12_i)からなる電極群(12)と、を備え、上記基板(11)の第2主面から上記電極群(12)に含まれる各電極(12_i)の頭頂部までの高さは、上記電極群(12)に含まれる各電極(12_i)の厚みと該電極(12_i)周辺の上記基板(11)の厚みとの和の最大値よりも小さい、ことを特徴とする。
 上記の構成によれば、当該配線基板に集積回路を実装する場合に、当該配線基板の電極群と当該集積回路の端子群とを接合する接合部の厚みのばらつきを、従来の配線基板に当該集積回路を実装する場合よりも小さくすることができる。
 本発明の一態様に係る配線基板(1)において、上記基板(11)の第2主面から上記電極群(12)に含まれる各電極(12_i)の頭頂部までの高さは、上記電極群(12)に含まれる各電極(12_i)の厚みと該電極(12_i)周辺の上記基板(11)の厚みとの和の最小値以下に揃っている、ことが好ましい。
 上記の構成によれば、当該配線基板に集積回路を実装する場合に、当該配線基板の電極群と当該集積回路の端子群とを接合する接合部の厚みのばらつきを、更に小さくすることができる。
 本発明の一態様に係る配線基板(1)は、上記基板(11)の第1主面又は第2主面に形成された、長さの等しい複数の配線(13_i)からなる等長配線群(13)を更に備え、上記電極群(12)に含まれる各電極(12_i)は、上記等長配線群(13)に含まれる配線(13_i)に接続されている、ことが好ましい。
 上記の構成によれば、配線群が等長化された配線基板において、当該配線基板に集積回路を実装する場合に、当該配線基板の電極群と当該集積回路の端子群とを接合する接合部の厚みのばらつきを、従来の配線基板に当該集積回路を実装する場合よりも小さくすることができる。
 本発明の一態様に係る配線基板(1)は、上記基板(11)の第1主面又は第2主面に形成された複数のアンテナ素子(14_i)からなるアンテナ素子群(14)を更に備え、上記電極群(12)に含まれる各電極(12_i)は、上記等長配線群(13)に含まれる配線(13_i)を介して、上記アンテナ素子群(14)に含まれるアンテナ素子(14_i)に接続されている、ことが好ましい。
 上記の構成によれば、アンテナ素子群と電極群とを接続する配線群が等長化された配線基板において、当該配線基板に集積回路を実装する場合に、当該配線基板の電極群と当該集積回路の端子群とを接合する接合部の厚みのばらつきを、従来の配線基板に当該集積回路を実装する場合よりも小さくすることができる。
 本発明の一態様に係る配線基板(1)は、複数の端子(21_i)からなる端子群(21)を有する集積回路(2)を更に備え、上記電極群(12)に含まれる各電極(12_i)は、接合部(3_i)を介して、上記端子群(21)に含まれる端子(21_i)に接合されている、ことが好ましい。
 上記の構成によれば、集積回路が実装された配線基板において、当該配線基板の電極群と上記集積回路の端子群とを接合する接合部の厚みのばらつきを、従来の配線基板に当該集積回路を実装する場合よりも小さくすることができる。
 本発明の一態様に係る配線基板(1)は、複数の端子(21_i)からなる端子群(21)を有する集積回路(2)を更に備え、上記電極群(12)に含まれる各電極(12_i)は、半田又は銀ペーストのみを介して、上記端子群(21)に含まれる端子(21_i)に接合されている、ことが好ましい。
 上記の構成によれば、集積回路が実装された配線基板において、当該配線基板の電極群と上記集積回路の端子群とを接合する接合部の厚みのばらつきを、従来の配線基板に当該集積回路を実装する場合よりも小さくすることができる。
 本発明の一態様に係る配線基板(1)は、上記複数の電極(12_i)のうち、少なくとも何れか1つの電極の厚みは、他の電極の厚みと異なっている、ことが好ましい。
 上記の構成によれば、集積回路が実装された配線基板において、当該配線基板の電極群と上記集積回路の端子群とを接合する接合部の厚みのばらつきを、従来の配線基板に当該集積回路を実装する場合よりも小さくすることができる。
 本発明の一態様に係る配線基板(1)の製造方法は、熱可塑性を有する基板(11)と上記基板(11)の第1主面に形成された複数の電極(12_i)からなる電極群(12)とを備えた配線基板(1)の製造方法であって、上記配線基板(1)を加熱する加熱工程と、加熱された上記配線基板(1)を互いに平行な2枚の平坦面(P1、P2)で挟み込み、上記2枚の平坦面(P1、P2)の間の距離が上記電極群(12)に含まれる各電極(12_i)の厚みと該電極(12_i)周辺の上記基板(11)の厚みとの和の最大値よりも小さくなるまで、上記2枚の平坦面(P1、P2)を近づける矯正工程と、を含んでいる、ことを特徴とする。
 上記の構成によれば、電極群を備えた配線基板であって、当該配線基板に集積回路を実装する場合に、当該配線基板の電極群と当該集積回路の端子群とを接合する接合部の厚みのばらつきを、従来の配線基板に当該集積回路を実装する場合よりも小さくすることが可能な配線基板を製造することができる。
 本発明の一態様に係る配線基板(1)の製造方法において、上記矯正工程は、加熱された上記配線基板(1)を互いに平行な2枚の平坦面(P1、P2)で挟み込み、上記2枚の平坦面(P1、P2)の間の距離が上記電極群(12)に含まれる各電極(12_i)の厚みと該電極(12_i)周辺の上記基板(11)の厚みとの和の最小値以下になるまで、上記2枚の平坦面(P1、P2)を近づける工程である、ことが好ましい。
 上記の構成によれば、電極群を備えた配線基板であって、当該配線基板に集積回路を実装する場合に、当該配線基板の電極群と当該集積回路の端子群とを接合する接合部の厚みのばらつきを、更に小さくすることが可能な配線基板を製造することができる。
 本発明の一態様に係る配線基板(1)の製造方法において、上記配線基板(1)は複数の端子(21_i)からなる端子群(21)を有し、上記配線基板(1)において、上記電極群(12)に含まれる各電極(12_i)は、半田又は銀ペーストのみを介して、上記端子群(21)に含まれる端子(21_i)に接合されている、ことが好ましい。
 上記の構成によれば、電極群を備えた配線基板であって、当該配線基板に集積回路を実装する場合に、当該配線基板の電極群と当該集積回路の端子群とを接合する接合部の厚みのばらつきを、更に小さくすることが可能な配線基板を製造することができる。
 本発明の一態様に係る配線基板(1)の製造方法において、上記複数の電極(12_i)のうち、少なくとも何れか1つの電極の厚みは、他の電極の厚みと異なっている、ことが好ましい。
 上記の構成によれば、電極群を備えた配線基板であって、当該配線基板に集積回路を実装する場合に、当該配線基板の電極群と当該集積回路の端子群とを接合する接合部の厚みのばらつきを、更に小さくすることが可能な配線基板を製造することができる。
 (付記事項)
 本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
 1  配線基板
 11  基板
 12  電極群
 12_1~12_4  電極
 13  配線群
 13_1~13_4  配線
 14  アンテナ素子群
 14_1~14_4  アンテナ素子
 2  集積回路
 21  端子群
 21_1~21_4  端子
 3_1~3_4  接合部
 91  ステージ
 92  押圧板
 93  移動機構
 P1、P2  平坦面
 S1 配線基板の製造方法
 S11 加熱工程
 S12 矯正工程
 S13 冷却工程

 

Claims (11)

  1.  熱可塑性を有する基板と、
     上記基板の第1主面に形成された複数の電極からなる電極群と、を備え、
     上記基板の第2主面から上記電極群に含まれる各電極の頭頂部までの高さは、上記電極群に含まれる各電極の厚みと該電極周辺の上記基板の厚みとの和の最大値よりも小さい、ことを特徴とする配線基板。
  2.  上記基板の第2主面から上記電極群に含まれる各電極の頭頂部までの高さは、上記電極群に含まれる各電極の厚みと該電極周辺の上記基板の厚みとの和の最小値以下に揃っている、
    ことを特徴とする請求項1に記載の配線基板。
  3.  上記基板の第1主面又は第2主面に形成された、複数の配線からなる等長配線群を更に備え、
     上記電極群に含まれる各電極は、上記等長配線群に含まれる配線に接続されている、
    ことを特徴とする請求項1又は2に記載の配線基板。
  4.  上記基板の第1主面又は第2主面に形成された複数のアンテナ素子からなるアンテナ素子群を更に備え、
     上記電極群に含まれる各電極は、上記等長配線群に含まれる配線を介して、上記アンテナ素子群に含まれるアンテナ素子に接続されている、
    ことを特徴とする請求項3に記載の配線基板。
  5.  複数の端子からなる端子群を有する集積回路を更に備え、
     上記電極群に含まれる各電極は、接合部を介して、上記端子群に含まれる端子に接合されている、
    ことを特徴とする請求項1~4の何れか1項に記載の配線基板。
  6.  複数の端子からなる端子群を有する集積回路を更に備え、
     上記電極群に含まれる各電極は、半田又は銀ペーストのみを介して、上記端子群に含まれる端子に接合されている、
    ことを特徴とする請求項1~5の何れか1項に記載の配線基板。
  7.  上記複数の電極のうち、少なくとも何れか1つの電極の厚みは、他の電極の厚みと異なっている、
    ことを特徴とする請求項1~6の何れか1項に記載の配線基板。
  8.  熱可塑性を有する基板と上記基板の第1主面に形成された複数の電極からなる電極群とを備えた配線基板の製造方法であって、
     上記配線基板を加熱する加熱工程と、
     加熱された上記配線基板を互いに平行な2枚の平坦面で挟み込み、上記2枚の平坦面の間の距離が上記電極群に含まれる各電極の厚みと該電極周辺の上記基板の厚みとの和の最大値よりも小さくなるまで、上記2枚の平坦面を近づける矯正工程と、を含んでいる、
    ことを特徴とする、配線基板の製造方法。
  9.  上記矯正工程は、加熱された上記配線基板を互いに平行な2枚の平坦面で挟み込み、上記2枚の平坦面の間の距離が上記電極群に含まれる各電極の厚みと該電極周辺の上記基板の厚みとの和の最小値以下になるまで、上記2枚の平坦面を近づける工程である、
    ことを特徴とする請求項8に記載の配線基板の製造方法。
  10.  上記配線基板は複数の端子からなる端子群を有し、
     上記配線基板において、上記電極群に含まれる各電極は、半田又は銀ペーストのみを介して、上記端子群に含まれる端子に接合されている、
    ことを特徴とする、請求項8又は9に記載の配線基板の製造方法。
  11.  上記複数の電極のうち、少なくとも何れか1つの電極の厚みは、他の電極の厚みと異なっている、
    ことを特徴とする請求項8~10の何れか1項に記載の配線基板の製造方法。

     
PCT/JP2018/042435 2017-11-29 2018-11-16 配線基板、及び、配線基板の製造方法 WO2019107183A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-229574 2017-11-29
JP2017229574A JP6474879B1 (ja) 2017-11-29 2017-11-29 配線基板、及び、配線基板の製造方法

Publications (1)

Publication Number Publication Date
WO2019107183A1 true WO2019107183A1 (ja) 2019-06-06

Family

ID=65516941

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/042435 WO2019107183A1 (ja) 2017-11-29 2018-11-16 配線基板、及び、配線基板の製造方法

Country Status (2)

Country Link
JP (1) JP6474879B1 (ja)
WO (1) WO2019107183A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311926A (ja) * 2002-10-07 2004-11-04 Sony Corp 多層プリント配線板、電子機器、多層プリント配線板の製造方法及びその製造装置
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
JP5971566B2 (ja) * 2011-12-07 2016-08-17 パナソニックIpマネジメント株式会社 無線モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311926A (ja) * 2002-10-07 2004-11-04 Sony Corp 多層プリント配線板、電子機器、多層プリント配線板の製造方法及びその製造装置
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
JP5971566B2 (ja) * 2011-12-07 2016-08-17 パナソニックIpマネジメント株式会社 無線モジュール

Also Published As

Publication number Publication date
JP6474879B1 (ja) 2019-02-27
JP2019102549A (ja) 2019-06-24

Similar Documents

Publication Publication Date Title
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
US6580316B2 (en) Power transistor module, power amplifier and methods in the fabrication thereof
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
US20210336342A1 (en) Antenna module, communication device in which antenna module is installed, and method of manufacturing antenna module
US6501159B2 (en) Power transistor module, power amplifier and method in the fabrication thereof
US20030092327A1 (en) Method for planarizing circuit board and method for manufacturing semiconductor device
US10285269B2 (en) Multilayer substrate and manufacturing method for the multilayer substrate
JP6380716B1 (ja) 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法
WO2019107183A1 (ja) 配線基板、及び、配線基板の製造方法
JP2008166413A (ja) フレキシブル基板とその製造方法
CN114126206A (zh) 印制电路板及其制作方法、板级架构和电子设备
JP2009099600A (ja) 受動素子シート、これを実装した回路配線基板及びその製造方法
JP2002084108A (ja) 伝送線路チップとその製造方法及びマルチチップモジュール
JP2004087717A (ja) 電子部品
US10978411B2 (en) RF power package having planar tuning lines
US20240107659A1 (en) Circuit board and electronic component
WO2021192364A1 (ja) 回路モジュール及びrfidタグ
WO2020230778A1 (ja) 樹脂多層基板及び電子部品
JP7234651B2 (ja) 多層基板の製造方法
KR101252530B1 (ko) 내장형 저항이 구비된 다층회로기판 및 그 제조방법
KR101097524B1 (ko) 다층 회로 기판의 제조 방법
JP2000151034A (ja) セラミック回路基板
JP2001024340A (ja) プリント配線基板の製造方法及びプリント配線基板
JP2022021041A (ja) 多層セラミックス回路基板および該セラミックス回路基板を用いたパワーモジュール
KR20180000813A (ko) 고집적 연성회로기판 Bonding Pad 누적 pitch 관리를 위한 설계구조

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18883562

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18883562

Country of ref document: EP

Kind code of ref document: A1