KR101097524B1 - 다층 회로 기판의 제조 방법 - Google Patents

다층 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR101097524B1
KR101097524B1 KR1020100087124A KR20100087124A KR101097524B1 KR 101097524 B1 KR101097524 B1 KR 101097524B1 KR 1020100087124 A KR1020100087124 A KR 1020100087124A KR 20100087124 A KR20100087124 A KR 20100087124A KR 101097524 B1 KR101097524 B1 KR 101097524B1
Authority
KR
South Korea
Prior art keywords
substrate
circuit board
region
metal plate
substrates
Prior art date
Application number
KR1020100087124A
Other languages
English (en)
Inventor
강호식
오수형
박종태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100087124A priority Critical patent/KR101097524B1/ko
Application granted granted Critical
Publication of KR101097524B1 publication Critical patent/KR101097524B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 회로 기판의 제조 방법을 공개한다. 상기 다층 회로 기판의 제조 방법은 기판에 형성된 회로 패턴을 고려하여 압착 시 상기 기판의 변형량을 미리 예측하는 (a)단계, 상기 기판에 직접 접촉되는 금속판의 영역별 두께를 상기 예측된 기판의 변형량에 따라 각각 설정하는 (b)단계, 상기 기판들 사이를 연결하는 비아 홀을 상기 예측된 기판의 변형량을 고려하여 스케일 조절하여 형성하는 (c)단계, 및 상기 적층된 기판들을 상기 프레스 장치에 수납하고, 상기 금속판들을 통해 고온과 고압을 가하여 압착하는 (d)단계를 포함한다. 상기 다층 회로 기판의 제조 방법은 다층 회로 기판에서 압축 공정 시 쉽게 층간 정합을 맞출 수 있도록 하여 공정 시간을 단축하고, 수율을 향상시킬 수 있다.

Description

다층 회로 기판의 제조 방법{MANUFACTURING METHOD OF MULTI-LAYER CIRCUIT BOARD}
본 발명은 다층 회로 기판의 제조 방법에 관한 것으로, 특히, 층간 정합을 용이하게 맞출 수 있는 다층 회로 기판의 제조 방법에 관한 것이다.
최근, 핸드폰, MP3 플레이어 등 전자 제품의 소형화 추세에 따라 내부에 들어가는 회로들의 패키징 밀도를 높이고 패키지 두께를 얇게 하기 위한 노력이 지속적으로 이루어지고 있다. 패키지 두께를 얇게 하기 위해서는 회로 기판의 박판화가 요구되며, 최근에는 회로 패턴이 형성된 기판을 여러 개 적층하여 하나의 PCB로 제조하는 다층 회로 기판이 많이 연구되고 있다.
통상, 다층 회로 기판은 회로 패턴이 형성된 기판과 절연층이 번갈아 적층된 후 고온, 고압 상태에서 압착되어 제조된다. 그런데, 고온, 고압 상태에서 압착되므로, 압착 후 기판의 일부 또는 모든 영역이 수축하여 뒤틀어지는 변형 현상이 많이 발생한다. 이와 같이 기판에 변형이 발생하면 층간 정합도가 맞지 않게 되어 기판들 사이를 전기적으로 연결하는 비아 홀의 위치가 어긋나 층간이 접속되지 않거나 인접한 배선들이 서로 단락되는 배선 연결 불량이 발생하고, 이에 따라 수율이 낮아지는 문제가 발생할 수 있다.
본 발명의 실시 예들은 다층 회로 기판에서 층간 정합을 쉽게 맞출 수 있는 수단을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 다층 회로 기판의 제조 방법은 기판에 형성된 회로 패턴을 고려하여 압착 시 상기 기판의 변형량을 미리 예측하는 (a)단계, 상기 기판에 직접 접촉되는 금속판의 영역별 두께를 상기 예측된 기판의 변형량에 따라 각각 설정하는 (b)단계, 상기 기판들 사이를 연결하는 비아 홀을 상기 예측된 기판의 변형량을 고려하여 스케일 조절하여 형성하는 (c)단계, 및 상기 적층된 기판들을 상기 프레스 장치에 수납하고, 상기 금속판들을 통해 고온과 고압을 가하여 압착하는 (d)단계를 포함하여 이루어진다.
본 발명의 실시 예는 압축 공정 시 기판의 수평 방향, 수직 방향 수축율을 동일하게 조절하여 층간 정합을 맞춤으로써, 층간 배선 연결 불량 문제를 해결할 수 있다.
또한, 본 발명의 실시 예는 다층 회로 기판에서 압축 공정 시 쉽게 층간 정합을 맞출 수 있도록 하여 공정 시간을 단축하고, 수율을 향상시킬 수 있다.
도1은 본 발명의 실시 예에 따른 다층 회로 기판의 제조에 사용되는 프레스 장치의 구성을 도시한 도면이다.
도2는 도1의 제2 금속판들 사이에 수납되는 적층된 기판들의 구조를 확대 도시한 도면이다.
도3은 압착 공정 후 발생하는 종래의 기판 변형(distortion)의 일 예를 보인 도면이다.
도4는 다층 회로 기판의 제조 방법을 순서대로 도시한 순서도이다.
도5는 기판에 인가되는 압력을 영역별로 다르게 했을 경우의 수축 현상의 일 예를 보인 도면이다.
도6은 각각 두께가 설정되는 복수의 영역을 포함하는 제2 금속판의 일 예를 도시한 평면도이다.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시 예들에 따른 다층 회로 기판의 제조 방법을 설명하면 다음과 같다.
도1은 본 발명의 실시 예에 따른 다층 회로 기판의 제조에 사용되는 프레스 장치의 구성을 도시한 도면이다.
프레스 장치(100)는 도1에 도시된 바와 같이, 상부 열판(102a) 및 하부 열판(102b)을 포함하며, 제1 금속판(106) 및 제2 금속판(108)은 캐리어 판(carrier plate)(104) 위에 적층되어 상부 열판(102a)과 하부 열판(102b) 사이에 수납된다. 도시하진 않았지만, 제2 금속판(108)들 각각의 사이에는 적층된 기판들이 수납된다. 적층된 기판들 사이에 제2 금속판(108)을 끼워 넣는 이유는 프레스 장치(100)의 고온, 고압에 의해 기판이 찌그러지는 현상을 방지하기 위함이다. 여기서, 제1 금속판(106)과 제2 금속판(108)은 모두 SUS(stainless steel)와 같은 재질로 된 금속판이며, 제1 금속판(106)의 두께는 제2 금속판(108)의 두께보다 크게 제작된다.
프레스 장치(100)는 상부 열판(102a) 및 하부 열판(102b)을 통해 상부 열판(102a) 및 하부 열판(102b) 사이에 수납되는 압착 대상물을 고온, 고압으로 압착한다. 이때, 프레스 장치(100)의 상부 열판(102a) 및 하부 열판(102b)을 통해 전달되는 고온, 고압은 제2 금속판(108)들을 통해 적층된 기판들에 직접 전달된다.
한편, 도2를 참조하여 제2 금속판(108)들 각각의 사이에 수납되는 적층된 기판들의 구조를 살펴보면 다음과 같다.
제2 금속판(108)들 사이에는 회로 패턴(210)이 형성된 기판(212)들이 적층되며, 이 기판(212)들 사이에는 절연 시트(214)가 적층된다. 즉, 기판(212)과 절연 시트(214)가 번갈아 적층된 구조를 갖는다. 여기서, 절연 시트(214)로는 프리프레그(prepreg)가 주로 사용되는데, 프리프레그는 부직포에 열강화성 에폭시(epoxy) 수지를 함침시킨 복합재를 가리킨다. 프레스 장치(100)의 상부 열판(102a) 및 하부 열판(102b)을 이용하여 프리프레그에 용융점 이상으로 열을 가하면, 프리프레그는 용융된 후 경화하면서 인접한 기판(212)들을 접착한다. 이에 따라, 기판(212)들은 절연 시트(214)에 의해 절연되고 결합된다.
한편, 본 발명에서는 적층된 기판(212)들을 프레스 장치(100)에 수납하여 압착하기 전에 기판(212)들의 정합을 맞추기 위한 여러 선행 과정을 제공한다. 만일, 적층된 기판(212)들을 그대로 프레스 장치(100)에 수납하여 압착할 경우 도3에 도시된 바와 같이, 기판(212)의 수직 방향 및 수평 방향의 수축율의 차이로 인해 기판(212)이 변형되는 문제가 발생할 수 있다. 도3은 기판이 수평 방향으로 변형된 경우를 도시하고 있다.
본 발명에서 제공하는 압착 공정 수행 전 선행 과정들을 도4를 참조하여 구체적으로 설명하면 다음과 같다.
우선, 기판을 압착할 경우 발생할 기판의 변형량을 미리 시뮬레이션하여 예측한다(S602). 여기서, 기판의 변형량은 수평 방향과 수직 방향으로의 수축율을 가리킨다. 보통, 기판의 수평 방향의 수축율과 수직 방향의 수축율이 일치하기는 어려우며, 기판의 수평 방향 수축율과 수직 방향 수축율 사이의 차이가 클수록 기판은 심하게 비틀어지게 된다. 이와 같이, 기판의 수평, 수직 방향의 수축율이 다르게 나타나는 이유는 기판에 형성된 회로 패턴들이 불균일하기 때문이다. 또한, 기판의 재질 불균일에도 기인한다. 본 발명에서는 층간 정합을 맞추기 위한 첫번째 단계로 압착 시 발생하게 될 기판의 변형량을 미리 예측하여 얻는다. 이때, 기판의 각 영역별 변형량을 예측하여 얻는다.
다음, 기판에 직접 접촉되어 기판에 고온과 고압을 가하는 제2 금속판(108)의 영역별 두께를 각각 설정한다(S604). 제2 금속판(108)은 기판(212)의 면에 직접 접촉되어 프레스 장치(100)의 열과 압력을 기판(212)에 직접 전달하기 때문에 제2 금속판(108) 면의 요철에 따라 기판(212)에 전해지는 압력의 크기가 달라질 수 있다. 도5를 보면 기판(212)에 가해지는 압력을 영역별로 다르게 했을 때 기판(212)의 수축율이 달라짐을 알 수 있다. 본 발명은 이러한 효과를 이용하기 위하여 도6에 도시된 바와 같이, 제2 금속판(108)을 여러 개의 영역(A∼D)으로 나누고, 각 영역(A∼D)들의 두께를 다르게 제작한다. 이에 따라, 압착 공정 시 제2 금속판(108)의 각 영역에 대응하는 기판(212)의 영역들에 가해지는 압력의 크기는 서로 달라지므로, 압착 공정 후 기판(212)의 영역별로 수축율도 다르게 나타난다. 도6에서는 제2 금속판(108)을 4개의 영역(A∼D)으로 나눈 것을 도시하고 있지만, 기판(212)의 영역별로 좀 더 정밀한 수축율 조절을 원하는 경우 제2 금속판(108)을 더 많은 영역으로 구분할 수도 있다. 여기서, 기판(212)에 가해지는 압력이 증가할수록 수축율은 저하되고, 가해지는 압력이 감소할수록 수축율은 커진다.
제2 금속판(108)의 각 영역들의 두께는 시뮬레이션을 통해 예측된 기판(212)의 변형량에 따라 각각 설정된다. 예를 들어, 기판(212)의 특정 영역의 변형량이 큰 경우 이 기판(212)의 영역에 접촉되는 제2 금속판(108)의 영역의 두께를 두껍게 제작하여 그 기판(212)의 영역에 가해지는 압력을 높인다. 반면, 기판(212)의 특정 영역의 변형량이 작은 경우 이 기판(212)의 영역에 접촉되는 제2 금속판(108)의 영역의 두께를 얇게 제작하여 그 기판(212)의 영역에 가해지는 압력을 낮춘다. 이와 같이 예측된 기판(212)의 변형량을 고려하여 영역별 두께가 다르게 제작된 제2 금속판(108)에 의해 기판(212)의 수직 방향 및 수평 방향의 수축율을 동일하게 조절할 수 있다.
다음, 예측된 기판(212)의 변형량을 고려하여 기판(212)의 비아 홀을 스케일 조절하여 형성한다(S606). 여기서, 비아 홀은 기판(212)의 양 면 또는 기판(212)들 전기적으로 연결하는 물리적 통로이다. 기판(212)의 수직 방향 수축율과 수평 방향 수축율이 다를 경우 기판(212)의 크기가 수평, 수직 방향으로 비대칭적으로 줄어들기 때문에 기판(212) 간의 정합이 어긋나고, 비아 홀의 형태도 찌그러질 수 있다. 그러나, 기판(212)의 수직 방향 수축율과 수평 방향 수축율이 동일할 경우에는 기판(212)이 일정한 비율로 크기만 줄어드는 것이므로, 이 비아 홀도 형상은 유지하면서 크기만 수축된다. 따라서, 기판(212)에 비아 홀 형성 시 비아 홀의 스케일을 조절하여 형성하면, 압축 공정 후 기판(212)이 변형되더라도 수직, 수평 방향으로 동일한 수축율로 변형되므로, 비아 홀도 동일한 형태를 유지하게 되어 기판(212)들 간 정합이 어긋나지 않게 된다.
다음, 영역별로 두께가 설정된 제2 금속판(108)들 각각 사이에 기판(212)들과 절연 시트(214)를 번갈아 적층하여 프레스 장치(100)의 상부 열판(102a) 및 하부 열판(102b) 사이에 수납하고, 프레스 장치(100)에 의해 적층된 기판(212)들을 압착하여 하나의 회로 기판을 제조한다(S608).
상기한 바와 같이, 본 발명에 따른 다층 회로 기판의 제조 방법은 압착 공정 전에 미리 기판의 변형량을 예측하여 그 예측된 변형량에 따라 기판의 비아 홀을 스케일 조절하여 형성함과 아울러, 기판에 압력을 직접 전달하는 금속판의 영역별 두께를 다르게 설정하여 기판의 영역별로 가해지는 압력의 크기를 다르게 조절한다. 이에 따라, 압축 공정 후 기판이 수평 방향과 수직 방향으로 동일한 수축율로 변형되도록 하여 층간 정합을 맞춘다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 프레스 장치 102a: 상부 열판
102b: 하부 열판 104: 캐리어 판
106: 제1 금속판 108: 제2 금속판
210: 회로 패턴 212: 기판
214: 절연 시트

Claims (8)

  1. 적층된 기판들을 압착하여 하나의 회로 기판으로 제조하는 프레스 장치를 이용한 다층 회로 기판의 제조 방법에 있어서,
    상기 기판에 형성된 회로 패턴을 고려하여 압착 시 상기 기판의 변형량을 미리 예측하는 (a)단계;
    상기 기판에 직접 접촉되는 금속판의 영역별 두께를 상기 예측된 기판의 변형량에 따라 각각 설정하는 (b)단계;
    상기 기판들 사이를 연결하는 비아 홀을 상기 예측된 기판의 변형량을 고려하여 스케일 조절하여 형성하는 (c)단계; 및
    상기 적층된 기판들을 상기 프레스 장치에 수납하고, 상기 금속판들을 통해 고온과 고압을 가하여 압착하는 (d)단계;
    를 포함하여 이루어지는 다층 회로 기판의 제조 방법.
  2. 제 1 항에 있어서, 상기 기판의 변형량은 상기 기판의 수직 방향 및 수평 방향의 수축율인, 다층 회로 기판의 제조 방법.
  3. 제 1 항에 있어서, 상기 (b)단계에서 상기 금속판의 각 영역의 두께는, 대응하는 상기 기판의 영역의 예측 변형량이 클수록 두껍게 설정되는, 다층 회로 기판의 제조 방법.
  4. 제 1 항에 있어서, 상기 (d)단계에서 상기 금속판의 영역별 두께에 따라 상기 기판의 영역별로 가해지는 압력이 각각 달라지는, 다층 회로 기판의 제조 방법.
  5. 제 4 항에 있어서, 상기 금속판의 각 영역의 두께가 두꺼워질수록 상기 기판의 해당 영역에 가해지는 압력의 크기는 증가하는, 다층 회로 기판의 제조 방법.
  6. 제 1 항에 있어서, 상기 금속판은 SUS인, 다층 회로 기판의 제조 방법.
  7. 제 1 항에 있어서, 상기 적층된 기판들 각각의 사이에는 절연 시트가 적층된, 다층 회로 기판의 제조 방법.
  8. 제 7 항에 있어서, 상기 절연 시트는 프리프레그(prepreg)인, 다층 회로 기판의 제조 방법.
KR1020100087124A 2010-09-06 2010-09-06 다층 회로 기판의 제조 방법 KR101097524B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100087124A KR101097524B1 (ko) 2010-09-06 2010-09-06 다층 회로 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100087124A KR101097524B1 (ko) 2010-09-06 2010-09-06 다층 회로 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR101097524B1 true KR101097524B1 (ko) 2011-12-22

Family

ID=45506785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100087124A KR101097524B1 (ko) 2010-09-06 2010-09-06 다층 회로 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR101097524B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520866A (ja) 1998-07-13 2002-07-09 ユニシス コーポレイシヨン 応力を減じるために少なくとも２種類の異なる弾性コンタクトを有する集積回路モジュール、およびそのモジュールのためのサブアセンブリ
JP2005019474A (ja) 2003-06-23 2005-01-20 Denso Corp 多層基板の製造方法及び多層基板
JP2008172030A (ja) 2007-01-11 2008-07-24 Denso Corp 多層回路基板の製造方法
JP2010165807A (ja) 2009-01-14 2010-07-29 Mitsubishi Materials Corp 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520866A (ja) 1998-07-13 2002-07-09 ユニシス コーポレイシヨン 応力を減じるために少なくとも２種類の異なる弾性コンタクトを有する集積回路モジュール、およびそのモジュールのためのサブアセンブリ
JP2005019474A (ja) 2003-06-23 2005-01-20 Denso Corp 多層基板の製造方法及び多層基板
JP2008172030A (ja) 2007-01-11 2008-07-24 Denso Corp 多層回路基板の製造方法
JP2010165807A (ja) 2009-01-14 2010-07-29 Mitsubishi Materials Corp 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板

Similar Documents

Publication Publication Date Title
CN101355857B (zh) 电子部件内置基板及其制造方法
US10477704B2 (en) Multilayer board and electronic device
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
TW201410097A (zh) 柔性多層電路板及其製作方法
TWI466610B (zh) 封裝結構及其製作方法
CN104427754A (zh) 刚柔性pcb以及制造刚柔性pcb的方法
CN107484323A (zh) 多层柔性电路板及其制作方法
US9288914B2 (en) Method of manufacturing a printed circuit board with circuit visible
US11523521B2 (en) Multilayer board and method of manufacturing the same
KR100440605B1 (ko) 양면구조의 연성 인쇄회로기판의 제조 방법
US20180141321A1 (en) Resin multilayer substrate and method of manufacturing the same
US11456108B2 (en) Multilayer board and manufacturing method thereof
KR101097524B1 (ko) 다층 회로 기판의 제조 방법
CN101699930A (zh) 线路板灌胶压合方法
US8586876B2 (en) Laminated circuit board and board producing method
KR101602725B1 (ko) 에이씨에프를 이용한 임베디드 연성회로기판의 제조방법
JP2009289936A (ja) 電子部品の製造方法と熱プレス装置
JP5194951B2 (ja) 回路基板の製造方法
CN106550540B (zh) 翅膀线圈及其制作方法
JP4973202B2 (ja) 多層回路基板の製造方法
CN102281711A (zh) 叠层电路基板以及基板制造方法
JP6268776B2 (ja) 多層基板の製造方法
KR20090062590A (ko) 열압착용 패드 및 그를 이용하여 커버레이어를인쇄회로기판에 열압착하는 방법
CN212436014U (zh) 集合基板
US20210076507A1 (en) Multilayer circuit board and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee