CN212436014U - 集合基板 - Google Patents
集合基板 Download PDFInfo
- Publication number
- CN212436014U CN212436014U CN202021140486.6U CN202021140486U CN212436014U CN 212436014 U CN212436014 U CN 212436014U CN 202021140486 U CN202021140486 U CN 202021140486U CN 212436014 U CN212436014 U CN 212436014U
- Authority
- CN
- China
- Prior art keywords
- interlayer connection
- region
- connection conductor
- layer
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
集合基板具备由热塑性树脂构成的多个多层基板,多个多层基板从厚度方向观察,被产品外形线包围的区域被单片化,多层基板具备:第一区域,厚度薄;第二区域,比第一区域厚;空穴部,由第一区域和第二区域的厚度的差形成,具有从多层基板的厚度方向观察被产品外形线包围的区域外的第一侧壁和区域内的第二侧壁;和第一层间连接导体,形成在第一区域并形成在最接近第二侧壁的位置,将从第二侧壁到第一层间连接导体的最短距离设为A,将连结第一层间连接导体和第一侧壁的最短距离的直线与产品外形线的交点设为第一交点,将从第一层间连接导体到第一交点的最短距离设为B,将从第一交点到第一侧壁的最短距离设为C时,满足A>B且A≤B+C的关系。
Description
技术领域
本实用新型涉及具有空穴的多个树脂多层基板排列成一块的集合基板。
背景技术
以往,已知在利用层叠了多个树脂层的多层基板来形成具有空穴(台阶)的集合基板的情况下,通过对该多层基板进行加热加压而将多个树脂层热压接的技术。此时,形成于多层基板的层间连接导体通过在过孔中填充导电性膏并加热加压而形成。
例如,在专利文献1中,示出了通过使树脂层的层叠数不同而形成台阶的多层基板。多层基板通过使用对应于台阶的形状的模具来加热加压而形成。
在先技术文献
专利文献
专利文献1:日本特开2019-16742号公报
然而,在专利文献1中所示的结构的情况下,考虑到多层基板的层叠误差、模具的推压位置误差等影响,在多层基板与模具之间设置有余量(间隔)。因此,存在不能向配置在多层基板的台阶部的附近的层间连接导体施加充分的压力的情况。因此,存在该层间连接导体的致密性降低而发生缺陷的担忧。
实用新型内容
实用新型要解决的课题
本实用新型的目的在于,提供一种能够充分地施加在加热加压时向层间连接导体的压力,层间连接导体的致密性(金属密度)高的多层基板。
用于解决课题的手段
本实用新型的集合基板具备由热塑性树脂构成的多个多层基板,多个多层基板从厚度方向观察,被产品外形线包围的区域被单片化。多层基板具备:第一区域,厚度薄;第二区域,比第一区域厚;空穴部,由第一区域与第二区域的厚度的差形成,并具有从多层基板的厚度方向观察被所述产品外形线包围的区域外的第一侧壁、和从多层基板的厚度方向观察被所述产品外形线包围的区域内的第二侧壁;和第一层间连接导体,形成于第一区域,并形成在最接近第二侧壁的位置。
在将从第二侧壁到第一层间连接导体的最短距离设为A,将连结第一层间连接导体与第一侧壁的最短距离的直线与产品外形线的交点设为第一交点,将从第一层间连接导体到第一交点的最短距离设为B,并将从第一交点到第一侧壁的最短距离设为C时,第一层间连接导体形成为满足A>B并且A≤B+C的关系。
在该结构中,即使是形成有空穴的多层基板,也能够充分地施加对形成于该多层基板的层间连接导体进行加热加压时的压力。由此,能够形成层间连接导体的致密性(金属密度)高的多层基板。
实用新型效果
根据本实用新型,能够提供一种能够充分地施加在加热加压时向层间连接导体的压力,层间连接导体的致密性(金属密度)高的多层基板。
附图说明
图1是第一实施方式涉及的集合基板10的俯视图。
图2是第一实施方式涉及的多层基板100的放大俯视图。
图3(A)是图2中的多层基板100的X-X线处的剖视概要图,图3(B)是示出图3(A)的以往结构的比较例。
图4是图2中的多层基板100的Y-Y线处的剖视概要图。
图5(A)-图5(C)是示出第一实施方式涉及的多层基板100的制造工序的剖视图。
图6(A)-图6(D)是示出第一实施方式涉及的多层基板100的制造工序的剖视图。
图7是第二实施方式涉及的多层基板100A的放大俯视图。
图8是第三实施方式涉及的多层基板100B的剖视图。
图9是第四实施方式涉及的多层基板100C的剖视图。
图10是第五实施方式涉及的多层基板100D的剖视图。
图11是第六实施方式涉及的多层基板100E剖视图。
附图标记说明
A、B、C、D:距离
CP1:第一交点
CV、CV2:空穴部
L11、L12:产品外形线
R11:第一区域
R12:第二区域
S10、S11:第一侧壁
S12:第二侧壁
S13:第三侧壁
10:集合基板
11:第一层
12:第二层
13:第三层
14:第四层
15:第五层
16、16a、16b:第六层
100、100A、100B、100C、100D、100E、101:多层基板
151、152、152A、155、161、161D、162、162D、171:层
间连接导体
201、202、203、204、211、211a、211b、212、213:导体
图案
501、502、503、504:模具。
具体实施方式
(第一实施方式)
图1是第一实施方式涉及的集合基板10的俯视图。图2是第一实施方式涉及的多层基板100的放大俯视图。图3(A)是图2中的多层基板100的X-X线处的剖视概要图,图3(B)是示出图3(A)的以往结构的比较例。图4是图2中的多层基板100的Y-Y线处的剖视概要图。图5(A)-图5(C)是示出第一实施方式涉及的多层基板100的制造工序的剖视图。图6(A)-图6(D)是示出第一实施方式涉及的多层基板100的制造工序的剖视图。此外,在图1、图2中,为了使集合基板10的结构容易理解,省略了部分附图标记、导体图案和部分层间连接导体。
使用图1、图2、图3(A)、图4,对集合基板10和多层基板100的结构进行说明。集合基板10具备多个多层基板100。多层基板100在集合基板10中,以获取数成为最佳的朝向、位置配置有多个,并根据产品外形线L11、产品外形线L12被单片化。多层基板100对应于电路基板、传输线路基板等使用于电子设备的产品。
多层基板100是多个树脂层层叠而形成的层叠体。多个树脂层分别是长度方向与X轴方向一致的大致矩形的树脂(热塑性树脂)平板。树脂层例如是液晶聚合物(LCP)。此外,树脂层可以是以如全氟烷氧基烷烃(PFA)、聚四氟乙烯(PTFE)等那样的氟树脂为主要成分的树脂片材。更具体地,氟树脂为聚四氟乙烯(PTFE)、全氟烷氧基烷烃(PFA)、乙烯四氟乙烯共聚物(ETFE)、全氟乙烯丙烯共聚物(FEP)。由此,耐药性、耐热性、电气特性提高。
如图1所示,产品外形线由产品外形线L11和产品外形线L12构成,并决定多层基板100的区域的内外。产品外形线L11在形成有后述的空穴部CV的位置,决定多层基板100的产品内外。产品外形线L12在未形成后述的空穴部CV的位置,决定多层基板100的产品内外。更具体地,被产品外形线L11和产品外形线L12包围的区域是产品内区域,未被产品外形线L11和产品外形线L12包围的区域是产品外区域。由此,形成多层基板100。
多层基板100具有第一区域R11、第二区域R12。第一区域R11是多层基板100的薄的部分。此外,第二区域R12相比较于第一区域R11,是多层基板100的厚的部分。第一区域R11的层叠数例如比第二区域R12的层叠数至少少1层以上。此外,第一区域R11只要是比第二区域R12薄的形状即可,对层叠数的差没有限定。
在第二区域R12例如形成有天线等。通过使用第二区域R12,能够遍及多个层而形成线圈图案。像这样,通过多层基板100具有第二区域R12,从而天线特性提高。
此外,通过第一区域R11和第二区域R12的厚度不同,从而第一区域R11可用作安装其他部件的区域。通过在厚度薄的第一区域R11安装其他部件,能够避免其他部件接触壳体(省略图示)、壳体内的其他部件(省略图示)。
集合基板10具有空穴部CV。空穴部CV由多层基板100的第一区域R11和第二区域R12的厚度的差形成。换言之,利用该厚度的差,形成空穴部CV。
如图1、图2、图3(A)所示,空穴部CV具有第一侧壁S11、第二侧壁S12。第一侧壁S11是多层基板100的产品外区域中的空穴部CV的侧壁。第二侧壁S12是多层基板100的产品内区域中的空穴部CV的侧壁。此外,图3(A)是穿过图2所示的层间连接导体151的X-X线处的剖视图。
对多层基板100的详细的结构进行说明。多层基板100具备层间连接导体151、多个层间连接导体152和层间连接导体161、162。
层间连接导体151、层间连接导体152、层间连接导体161、162例如是通过至少部分固化而形成的膏过孔(paste via)、电镀膏过孔等。更具体地,层间连接导体151、层间连接导体152、层间连接导体161、162通过使膏过孔等的导电性膏内的树脂固化,使金属粒子彼此接触而形成。此外,层间连接导体151、层间连接导体152、层间连接导体161、162也可以包含树脂、反应生成物。此外,层间连接导体151对应于本实用新型的“第一层间连接导体”,层间连接导体152对应于本实用新型的“第二层间连接导体”。层间连接导体161、162对应于本实用新型的“第三层间连接导体”。
多层基板100在Z轴方向上,按第一层11、第二层12、第三层13、第四层14、第五层15、第六层16的顺序层叠。多层基板100的第一区域R11是对从第一层11至第五层15进行了层叠的层叠体。此外,多层基板100的第二区域R12是对从第一层11到第六层16进行了层叠的层叠体。此外,Z轴方向相当于本实用新型的厚度方向。
(层间连接导体151和第一侧壁S11、第二侧壁S12的关系)
首先,使用图2、图3(A),对层间连接导体151和第一侧壁S11、第二侧壁S12的关系进行说明。在多层基板100的第一区域R11,层间连接导体151与导体图案201、202接合。导体图案201、202例如是Cu箔等导体图案。导体图案201形成在第一区域R11的第五层15。导体图案202形成在第一区域R11的第四层14。
层间连接导体151形成在第五层15,使得将导体图案201和导体图案202接合。更具体地,层间连接导体151通过在设置于第五层15的过孔中填充导电膏而形成。
在多层基板100的第二区域R12,层间连接导体161、层间连接导体162与导体图案211、212、213接合。导体图案211、212、213例如是Cu箔等导体图案。导体图案211形成在第二区域R12的第六层16。导体图案212形成在第二区域R12的第五层15。导体图案213形成在第二区域R12的第四层14。
层间连接导体161形成为将导体图案211和导体图案212接合。层间连接导体162形成为将导体图案212和导体图案213接合。
更具体地,层间连接导体161、层间连接导体162通过在设置在第五层15、第六层16的过孔中填充导电膏,并对其加压、使其固化而形成。
设层间连接导体151是在所有层间连接导体中最靠近第二侧壁S12的层间连接导体,定义为如下。将从第二侧壁S12到层间连接导体151的最短距离设为A。即,层间连接导体151形成于在多层基板100的空穴部CV形成的层间连接导体中最接近第二侧壁S12的位置。
将连结从层间连接导体151到第一侧壁S11的最短距离的直线与产品外形线L11的交点设为第一交点CP1。将从该第一交点CP1到层间连接导体151的最短距离设为B。将从该第一交点CP1到第一侧壁S11的最短距离设为C。
示出了层间连接导体151形成在第一区域R11的最表层即第五层15的例子。然而,层间连接导体151也可以形成在第一区域R11的内层(第一层11至第四层14)。
此时,距离A、距离B、距离C决定为满足以下的式1、式2。
A>B···(式1)
C≥A-B···(式2)
即,第1层间连接导体与第1侧壁相比更接近第2侧壁,与第2侧壁相比更接近产品外形线。在此,距离A例如设定为通过一并冲压(加热加压),在形成有层间连接导体151的部分施加充分的压力的值。而且,即使在因产品的外形的限制而距离B变小的情况下,通过将距离A、距离B、距离C决定为满足式1、式2,也能够设定为通过一并冲压对层间连接导体151施加充分的压力。
在此,对图3(A)和图3(B)的示出以往结构的多层基板101进行比较。此时,与图3(A)所示的多层基板100的第一侧壁S11相比较,图3(B)所示的多层基板101的第一侧壁S10形成在接近产品外形线L11和第二侧壁S12的位置。此外,图3(B)所示的层间连接导体171对应于图3(A)所示的层间连接导体151。
在图3(B)中,在使用模具来对多层基板101进行一并冲压时,不能获得在一并冲压中不产生问题的充分的距离(第一侧壁S10与层间连接导体171的距离)。因此,不能向图3(B)的层间连接导体171施加充分的压力,致密性降低。
因此,使用图3(A)的结构,构成为满足式1、式2的条件为宜。即,有意地使形成在产品外的第一侧壁S11从层间连接导体151分离。通过使用图3(A)的结构,在对使用了模具的多层基板100进行一并冲压时,能够向层间连接导体151施加充分的压力,能够形成致密性高的层间连接导体151。
(层间连接导体152和第一侧壁S11、第二侧壁S12的关系)
接下来,使用图2、图4,对层间连接导体152和第一侧壁S11、第二侧壁S12的关系进行说明。在多层基板100的第一区域R11,层间连接导体152与导体图案203、204接合。导体图案203、204例如是Cu箔等导体图案。导体图案203形成在第一区域R11的第五层15。导体图案204形成在第一区域R11的第四层14。
层间连接导体152形成在第五层15,使得将导体图案203和导体图案204接合。更具体地,层间连接导体152通过在设置于第五层15的过孔中填充导电膏而形成。
层间连接导体152形成为从第一侧壁S11、和第二侧壁S12离开距离A以上。此外,层间连接导体152形成为比层间连接导体151更远离第一侧壁S11、第二侧壁S12。
像这样,通过将层间连接导体152形成为从第一侧壁S11、和第二侧壁S12离开距离A以上,能够向层间连接导体152施加充分的压力。从而,能够形成致密性高的层间连接导体152。
示出了层间连接导体152形成在第一区域R11的最表层即第五层15的例子。然而,层间连接导体152也可以形成在第一区域R11的内层(第一层11至第四层14)。
(多层基板100的第一制造方法)
接下来,使用图5(A)-图5(C),示出多层基板100的制造工序。在图5(A)-图5(C)中,示出了在图3(A)的剖视图中示出的部位的制造工序。图5(A)-图5(C)以通过一并冲压来制造多层基板100的工序为例来示出。
如图5(A)所示,在第六层16形成导体图案211。在第五层15形成导体图案201、212。在第四层14形成导体图案202、213。
在第六层16形成用于形成层间连接导体161的过孔,并填充导电性膏。在第五层15形成用于形成层间连接导体151的过孔和用于形成层间连接导体162的过孔,并填充导电性膏。作为导电膏的填充方法,可以通过使用刮刀等的丝网印刷来实现。
在Z轴方向上,按第一层11、第二层12、第三层13、第四层14、第五层15、第六层16的顺序层叠。此时,因第六层16具有开口部,从而集合基板10是具有台阶的构造。此外,利用通过该台阶而形成的空穴部CV,形成上述第一区域R11和第二区域R12。
形成为与集合基板10的空穴部CV嵌合的模具501配置在与模具502对置的位置。即,将模具501配置在集合基板10的形成有第六层16的一侧,将模具502配置在集合基板10的形成有第一层11的一侧。由此,集合基板10被模具501和模具502夹着,集合基板10被一并冲压。
此时,通过使用在图1、图2、图3(A)、图4中示出的构造,能够向层间连接导体151、层间连接导体152施加充分的压力。因此,不需要不必要地扩大具有空穴部CV的多层基板100和集合基板10的外形尺寸,就能够充分地施加在一并冲压时向层间连接导体151、层间连接导体152的压力,能够提供层间连接导体151、层间连接导体152的致密性(金属密度)高的集合基板10。
通过执行图5(A)的工序,如图5(B)所示,第一层11、第二层12、第三层13、第四层14、第五层15、第六层16粘接。
如图5(C)所示,按照产品外形线L11、和产品外形线L12,切断集合基板10。由此,形成多层基板100。
(多层基板100的第二制造方法)
此外,加热加压处理不限于一并冲压。例如,也可以是多次进行加热加压的多级冲压。使用图6(A)-图6(D)说明进行多级冲压有例子。在图6(A)-图6(D)中,第二区域R12比第一区域R11层叠数多2层。
使用图6(A)-图6(D)示出多层基板100的制造工序。在图6(A)-图6(D)中,示出了在图3(A)的剖视图中示出的部位的制造工序。
如图6(A)所示,在第五层15形成导体图案201、212。在第四层14形成导体图案202、213。
在第五层15,形成用于形成层间连接导体151、层间连接导体152的过孔和用于形成层间连接导体162的过孔,并填充导电性膏。与图5(A)同样地,作为导电膏的填充方法,可以通过使用刮刀等的丝网印刷来实现。
在Z轴方向上,按第一层11、第二层12、第三层13、第四层14、第五层15的顺序层叠。在形成有第五层15的位置配置模具503,在形成有第一层11的位置配置模具504。用模具503和模具504夹着第一层11、第二层12、第三层13、第四层14、第五层15而预压接。
如图6(B)所示,第六层16a、第六层16b是具有开口的形状。在第六层16a形成导体图案211a。在第六层16b形成导体图案211b。在第六层16形成用于形成层间连接导体161的过孔,并填充导电性膏。与图6(A)同样地,作为导电膏的填充方法,可以通过使用刮刀等的丝网印刷来实现。通过用模具503和模具504夹着第六层16a、第六层16b而预压接。
如图6(C)所示,将层叠了在图6(A)中形成的第一层11至第五层15的层叠体和层叠了在图6(B)中形成的第六层16a和第六层16b的层叠体层叠。即,在Z轴方向上按第一层11、第二层12、第三层13、第四层14、第五层15、第六层16b、第六层16a的顺序层叠。此时,由于第六层16a、第六层16b具有开口部,从而集合基板10是具有台阶的构造。此外,利用通过该台阶而形成的空穴部CV,形成上述第一区域R11和第二区域R12。
形成为与集合基板10的空穴部CV嵌合的模具501配置在与模具502对置的位置。即,将模具501配置在集合基板10的形成有第六层16a的一侧,将模具502配置在多层基板100的形成有第一层11的一侧。多层基板100被模具501和模具502夹着,集合基板10被本压接。由此,第一层11、第二层12、第三层13、第四层14、第五层15、第六层16a、第六层16b粘接。
通过执行图6(A)、图6(B)、图6(C)的工序,形成集合基板10。此时,通过使用图1、图2、图3(A)、图4中示出的构造,能够向层间连接导体151、层间连接导体152施加充分的压力。因此,不需要增大具有空穴部CV的多层基板100和集合基板10的外形尺寸,就能够充分地施加在多级冲压时向层间连接导体151、层间连接导体152的压力,能够提供层间连接导体151的致密性(金属密度)高的多层基板100。
如图5(C)所示,对在图6(C)中形成的集合基板10按照产品外形线L11、和产品外形线L12,切断集合基板10。由此,形成多层基板100。
(第二实施方式)
参照图来对第二实施方式涉及的集合基板进行说明。图7是第二实施方式涉及的多层基板100A的剖视图。
本实施方式中的多层基板100A相对于第一实施方式涉及的多层基板100,在具备层间连接导体152A这一点、形成有空穴部CV2这一点上不同。多层基板100A的其他的结构与第一实施方式涉及的多层基板100相同,省略相同部位的说明。
层间连接导体152A从第一侧壁S11离开距离D而形成。距离D比距离A小。换言之,层间连接导体152A形成在比层间连接导体152更接近第一侧壁S11的位置。
此时,在多层基板100A形成空穴部CV2为宜。空穴部CV2具备第三侧壁S13。此外,空穴部CV2是与空穴部CV相连的形状。
即,在从层间连接导体152A起距离A以内存在第一侧壁S11的情况下,形成空穴部CV2。换言之,形成空穴部CV2,以使得从层间连接导体152A离开距离A以上的位置成为第三侧壁S13。
由此,从层间连接导体152A到第三侧壁S13的距离确保为距离A以上,在对使用了模具的多层基板100进行一并冲压时,能够向层间连接导体151、层间连接导体152、层间连接导体152A施加充分的压力。即,能够形成致密性高的层间连接导体151、层间连接导体152、层间连接导体152A。
进而,通过形成空穴部CV2,不需要限定形成层间连接导体152A的位置,因而设计的自由度提高。
(第三实施方式)
参照图对第三实施方式涉及的集合基板进行说明。图8是第三实施方式涉及的多层基板100B的剖视图。
本实施方式中的多层基板100B相对于第一实施方式涉及的多层基板100,在形成有层间连接导体155、导体图案203这一点上不同。多层基板100B的其他的结构与第一实施方式涉及的多层基板100相同,相同部位的说明省略。
层间连接导体155形成在多层基板100B的第一区域R11中的第四层14。在第三层13形成有导体图案203。层间连接导体155将导体图案202和导体图案203接合。
此时,层间连接导体155形成在Z轴方向(厚度方向)上俯视时与层间连接导体151重叠的位置。由此,能够获得第一区域R11中的形成有层间连接导体151、155的位置的厚度,能够向第一区域R11的层间连接导体151、155施加充分的压力。
在上述结构中,示出了在第四层14形成层间连接导体152的结构,但是形成导体图案204的位置并不限于第四层14。此外,也可以在多个层形成层间连接导体155。
(第四实施方式)
参照图对第四实施方式涉及的集合基板进行说明。图9是第四实施方式涉及的多层基板100C的剖视图。
本实施方式中的多层基板100C相对于第三实施方式涉及的多层基板100B,在形成有导体图案204这一点上不同。多层基板100C的其他的结构与第三实施方式涉及的多层基板100B相同,相同部位的说明省略。
导体图案204形成在多层基板100C的第一区域R11中的第二层12。导体图案204对应于本实用新型的“虚设(Dummy)导体图案”。所谓虚设导体图案,是自身不作为构成电路的要素(电路要素)发挥功能,而且与其他电路要素实质上未电连接的导体图案。由此,能够获得第一区域R11的形成有层间连接导体151、155的位置的厚度,能够向第一区域R11中的层间连接导体151、155施加充分的压力。
在上述结构中,示出了在第二层12形成导体图案204的结构,但形成导体图案204的位置并不限于第二层12。此外,导体图案204也可以形成在多个层。
(第五实施方式)
关于第五实施方式涉及的集合基板,参照图进行说明。图10是第五实施方式涉及的多层基板100D的剖视图。
本实施方式中的多层基板100D相对于第四实施方式涉及的多层基板100C,在形成有虚设层间连接导体这一点上不同。所谓虚设层间连接导体,是自身不作为构成电路的要素(电路要素)发挥功能,而且与其他电路要素实质上未电连接的层间连接导体。多层基板100D的其他的结构与第四实施方式涉及的多层基板100C相同,相同部位的说明省略。
作为虚设层间连接导体的层间连接导体156形成在第三层13,以使得将导体图案203和导体图案204接合。
即使是这样的结构,也能够获得第一区域R11的形成有层间连接导体151、155的位置的厚度,能够向第一区域R11中的层间连接导体151、155施加充分的压力。
此时,层间连接导体156优选为形成在Z轴方向(厚度方向)上与层间连接导体151、155重叠的位置。由此,能够高效地获得形成有层间连接导体151、155的位置的厚度。
在上述结构中,示出了在第三层13形成层间连接导体156的结构,但形成层间连接导体156的位置并不限于第三层13。此外,层间连接导体156也可以形成在多个层。
(第六实施方式)
关于第六实施方式涉及的集合基板,参照图来说明。图11是第六实施方式涉及的多层基板100E的剖视图。
本实施方式中的多层基板100E相对于第三实施方式涉及的多层基板100B,在使层间连接导体151、155的直径与层间连接导体161D、162D的直径不同这一点上不同。多层基板100D的其他的结构与第三实施方式涉及的多层基板100B相同,相同部位的说明省略。
层间连接导体151、155的直径(本实用新型中的第一直径)比层间连接导体161D、162D的直径(本实用新型中的第二直径)小。这里的“直径”是平均的直径。
通过形成为这样,在利用丝网印刷形成层间连接导体151、155、层间连接导体161D、162D时,在直径小的层间连接导体151、155处与层间连接导体161D、162D相比膏量残留得更多。因而,能够减轻层间连接导体151、155的凹陷。即,能够向多层基板100的第一区域R11的形成有层间连接导体151、155的位置施加充分的压力。
最后,上述实施方式的说明在所有方面均为例示,并不是限制性的。对本领域技术人员来说,能够适当变形和变更。本实用新型的范围,不是由上述实施方式示出,而是由权利要求书示出。进而,本实用新型的范围包括从与权利要求书内均等的范围内的实施方式的变更。
Claims (6)
1.一种集合基板,具备由热塑性树脂构成的多个多层基板,所述多个多层基板从厚度方向观察,被产品外形线包围的区域被单片化,所述集合基板的特征在于,
所述多层基板具备:
第一区域,厚度薄;
第二区域,比所述第一区域厚;
空穴部,由所述第一区域和所述第二区域的厚度的差形成,并具有从所述多层基板的厚度方向观察被所述产品外形线包围的区域外的第一侧壁、和从所述多层基板的厚度方向观察被所述产品外形线包围的区域内的第二侧壁;和
第一层间连接导体,形成在所述第一区域,并形成在最接近所述第二侧壁的位置,
在将从所述第二侧壁到所述第一层间连接导体的最短距离设为A,将连结所述第一层间连接导体和所述第一侧壁的最短距离的直线与所述产品外形线的交点设为第一交点,将从所述第一层间连接导体到所述第一交点的最短距离设为B,并将从所述第一交点到所述第一侧壁的最短距离设为C时,所述第一层间连接导体形成为满足A>B且A≤B+C的关系。
2.根据权利要求1所述的集合基板,其特征在于,
在所述第一区域具备与所述第一层间连接导体不同的第二层间连接导体,
所述第一侧壁和所述第二侧壁形成为从所述第二层间连接导体离开A以上。
3.根据权利要求1所述的集合基板,其特征在于,
形成在所述第一区域的所述第一层间连接导体有多个,且在俯视时重叠。
4.根据权利要求1所述的集合基板,其特征在于,
在所述第一区域形成有至少一个虚设导体图案。
5.根据权利要求1所述的集合基板,其特征在于,
在所述第一区域形成有至少一个虚设层间连接导体。
6.根据权利要求1所述的集合基板,其特征在于,
在所述第二区域形成有第三层间连接导体,
形成在所述第一区域的所述第一层间连接导体的第一直径比形成在所述第二区域的所述第三层间连接导体的第二直径小。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-122763 | 2019-07-01 | ||
JP2019122763A JP2021009912A (ja) | 2019-07-01 | 2019-07-01 | 集合基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212436014U true CN212436014U (zh) | 2021-01-29 |
Family
ID=74199671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021140486.6U Active CN212436014U (zh) | 2019-07-01 | 2020-06-18 | 集合基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2021009912A (zh) |
CN (1) | CN212436014U (zh) |
-
2019
- 2019-07-01 JP JP2019122763A patent/JP2021009912A/ja active Pending
-
2020
- 2020-06-18 CN CN202021140486.6U patent/CN212436014U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2021009912A (ja) | 2021-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9402307B2 (en) | Rigid-flexible substrate and method for manufacturing the same | |
US8484829B2 (en) | Methods for manufacturing magnetic components having low probile layered coil and cores | |
US10477704B2 (en) | Multilayer board and electronic device | |
TW201410097A (zh) | 柔性多層電路板及其製作方法 | |
US7488895B2 (en) | Method for manufacturing component built-in module, and component built-in module | |
CN104427754A (zh) | 刚柔性pcb以及制造刚柔性pcb的方法 | |
CN105474762A (zh) | 多层基板的制造方法及多层基板 | |
TWI455662B (zh) | A method for manufacturing a capacitor-type printed wiring board, and a method for manufacturing the capacitor-type printed wiring board | |
CN209449029U (zh) | 多层基板以及多层基板向电路基板的安装构造 | |
US20190394877A1 (en) | Printed wiring board | |
US10285269B2 (en) | Multilayer substrate and manufacturing method for the multilayer substrate | |
CN212436014U (zh) | 集合基板 | |
JP2015026833A (ja) | 平坦化カバー層構造体を有するフレキシブル回路板 | |
CN209914236U (zh) | 多层基板 | |
US11456108B2 (en) | Multilayer board and manufacturing method thereof | |
US11856693B2 (en) | Resin multilayer substrate and method for manufacturing resin multilayer substrate | |
US20150036303A1 (en) | High-frequency signal transmission line and electronic device | |
US11246214B2 (en) | Resin multilayer board | |
JP6268776B2 (ja) | 多層基板の製造方法 | |
US10231342B2 (en) | Component built-in substrate | |
CN109076708B (zh) | 树脂多层基板的制造方法 | |
JP2008172030A (ja) | 多層回路基板の製造方法 | |
CN217405406U (zh) | 多层基板 | |
CN106341945A (zh) | 一种柔性线路板及其制作方法 | |
CN213755117U (zh) | 一种多元件同槽封装的集成电路构件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |