CN100546433C - 布线板、多层布线板及其制作方法 - Google Patents
布线板、多层布线板及其制作方法 Download PDFInfo
- Publication number
- CN100546433C CN100546433C CNB2006100726095A CN200610072609A CN100546433C CN 100546433 C CN100546433 C CN 100546433C CN B2006100726095 A CNB2006100726095 A CN B2006100726095A CN 200610072609 A CN200610072609 A CN 200610072609A CN 100546433 C CN100546433 C CN 100546433C
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- insulating element
- particle
- wiring plate
- make
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10234—Metallic balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一种用于制作包括绝缘部件的布线板的方法,该方法包括:在绝缘部件中形成穿孔的穿孔形成过程;将导电连接粒子插到穿孔中的放置过程;连接粒子施压过程,该过程包括在绝缘部件的两个表面上放置导电层、将导电层压向穿孔中的连接粒子、并使连接粒子在施压方向上变形以获得连接部件;以及图案化导电层的图案化过程,其中,在连接粒子施压过程中,如此执行施压,使得在沿着绝缘部件表面的方向上的、连接部件的至少部分的横截面面积大于连接部件与导电层的接触面积。
Description
技术领域
本发明涉及布线板、多层布线板以及制作方法,在该布线板中导电层形成在绝缘部件的两个表面上,在该多层布线板中外层布线衬底被堆叠到布线板的至少一侧上。
本发明要求于2005年4月7日申请的日本专利申请No.2005-110653的优先权,其内容通过引用结合于此。
背景技术
图27示出了常规多层布线板的例子。在此图中所示的多层布线板中,外层布线衬底110形成在布线板100A的两侧上。
在布线板100A中,导电层102形成在具有穿孔(通孔)103的绝缘部件101的两侧上。开口形成在导电层102中与穿孔103对应的位置。导电层102通过导电层105连接在一起,导电层105形成在导电层102的表面上并形成在穿孔103的内表面上。
外层布线衬底110包括绝缘层107和导电层106,该绝缘层107在一侧与导电层105接触,该导电层106形成在绝缘层107的另一侧上。
如图28和图29中所示,为制作这种多层布线板,在使用激光加工、钻孔等在绝缘部件101中形成穿孔103之后,使用镀方法在导电层102的表面上和在穿孔103的内表面上形成导电层105,之后形成绝缘层107和导电层106。
图30示出常规多层布线板的另一个例子。图30中所示多层布线板具有形成在布线板100B的两个表面上的外层布线衬底110。
布线板100B具有形成在绝缘部件101的两个表面上的导电层102a和102b,绝缘部件101具有开口104(通路)。开口形成在导电层102与开口104对应的位置。导电层108形成在导电层102a上和在开口104的内表面上。形成在导电层102b上的导电层108位于开口104内,由此将导电层102a和102b连接。
如图31和32中所示,为制作这种多层布线板,在使用激光加工等在绝缘部件101中形成开口104后,使用镀方法以在导电层102a的表面上和在开口104的内表面上形成导电层108,然后形成绝缘层107和导电层106。
但是,因为在这种多层布线板中穿孔103和开口104保持打开,所以有可能在导电层106中对应这种穿孔103和开口104的部分产生凹陷。如果在导电层106中产生凹陷,在该部分安装电子元件等变得困难,并且降低了元件安装密度,从减小尺寸和厚度的观点这是不利的。
在布线板100B中,通过镀方法形成的导电层108除了在开口104的内表面之外也形成在导电层102a的表面上。结果,在布线板100B中,导电层是厚的,并且精细的布线图案的形成是困难的。
图33示出可在多层布线板中使用的布线板的例子。在这种布线板100C中,导电层109形成在导电层102a的表面上和在开口104中,通过导电层109连接导电层102a和102b。导电层109形成为充满开口104,因此表面是平坦的。
当通过镀方法形成导电层109时,可通过连续供应金属材料直到开口104完全充满来形成该层。
因为导电层109a的表面在使用这种布线板100C的多层布线板中是平坦的,所以有这种优势,即不在形成于顶部的外层布线衬底的导电层中产生凹陷。
但是,在这种多层布线板中,导电层109必须形成为充满开口104,由此对导电层109的厚度增加不可避免。结果,在导电层109中形成精细的图案是困难的。此外,导电层109是厚的并且总厚度增加,这对电气/电子装置的尺寸和厚度的减小是不利的。
涉及各种上述多层布线板的技术在Kiyoshi Takagi,Birudoappu TasouPurito Haisenban,Nikkan Kogyo Shimbunsha中进行了描述。
发明内容
基于上述情形构思了本发明,本发明的一个方面是提供一种布线板、使用这种布线板的多层布线板,和用于这些布线板的制作方法,其实现了在导电层中形成的较精细的布线图案,同时还提高了在导电层表面上电子元件的安装密度,由此实现了较大的薄度和紧密度。
根据本发明第一示例性而非限制性方面的用于制作布线板的方法是用于制作如下布线板的方法,该布线板具有:绝缘部件,该绝缘部件具有穿孔;以及形成在绝缘部件的两个表面上的导电层,并且将两个导电层连接在一起的导电连接部件提供在穿孔的内侧;该制作方法包括:在绝缘部件中形成穿孔的穿孔形成过程;将导电连接粒子插到穿孔中的放置过程;连接粒子施压过程,该过程包括在绝缘部件的两个表面上放置导电层、将导电层压向穿孔中的连接粒子、以及使连接粒子在施压方向上变形以获得连接部件;以及图案化导电层的图案化过程;并且,在连接粒子施压过程中,如此执行施压,使得在沿着绝缘部件表面的方向上的、连接部件的至少部分的横截面面积大于连接部件与导电层的接触面积。
根据本发明第二示例性而非限制性方面的用于制作布线板的方法是上述制作方法,在其中,在放置过程中,在绝缘部件厚度方向上的连接粒子的尺度大于绝缘部件的厚度。
根据本发明第三示例性而非限制性方面的用于制作布线板的方法是上述制作方法,在其中,在施压过程后,连接部件与导电层的接触面积大于在施压过程前连接粒子与导电层的接触面积。
根据本发明第四示例性而非限制性方面的用于制作布线板的方法是上述制作方法,在其中,在穿孔形成过程中,穿孔形成为使得在一端的内直径大于连接粒子的尺寸,在另一端的内直径小于连接粒子的尺寸。
根据本发明第五示例性而非限制性方面的用于制作多层布线板的方法是用于制作如下多层布线板的方法,在其中一个或多个外层布线衬底堆叠到布线板上,该布线板具有:绝缘部件,该绝缘部件具有穿孔;以及形成在绝缘部件的两个表面上的导电层,并且将两个导电层连接在一起的导电连接部件提供在穿孔中;该制作方法包括外层布线衬底施压过程,该过程是将外层布线衬底放置在通过上述制作方法中之一获得的布线板的至少一个表面上以及通过将外层布线衬底压向布线板来将外层布线衬底连接到布线板的过程;并且使外层布线衬底施压过程中的施压压力小于连接粒子施压过程中的施压压力。
根据本发明第六示例性而非限制性方面的用于制作多层布线板的方法是上述制作方法,在其中将外层布线衬底堆叠到布线板的两个表面上,并且提供在布线板的一个表面上的外层布线衬底的数目等于提供在另一个表面上的外层布线衬底的数目。
根据本发明第七示例性而非限制性方面的用于制作多层布线板的方法是上述制作方法,在其中外层布线衬底提供有在具有开口的绝缘层的一个表面上的铜箔外层侧导电层,并用导电浆充满开口以便于实现到外层侧导电层的连接。
根据本发明第八个方面的布线板具有形成在具有穿孔的绝缘部件的两侧上的导电层,其中导电连接部件提供在穿孔中以将导电层连接在一起,并且其中连接部件的至少部分具有在沿着绝缘部件表面的方向上的、大于与导电层的接触面积的横截面面积。
根据本发明第九个方面的多层布线板具有堆叠到上述布线板的至少一个表面上的外层布线衬底;外层布线衬底提供有在具有开口的绝缘层的一个表面上的铜箔外层侧导电层,并且开口用导电浆充满以便于连接到外层侧导电层。
在用于制作本发明的示例性而非限制性方面的布线板的方法中,通过对导电层施压将连接粒子变形为连接部件。这时,如此执行施压,使得连接部件的至少部分的横截面面积大于连接部件与导电层的接触面积。
这时,可将足够的施压压力施加到导电层,以便可以使表面平坦,从而可增加在导电层表面上的元件安装密度。此外,由于与使用镀方法来形成在开口中的导电层的情形相比,导电层可形成较薄,所以可形成较精细的布线图案。
因此,可增加在设计中的灵活度,并且可使采用这种布线板的电气/电子装置较薄、较紧密和重量较轻。
附图说明
图1是说明本发明的用于制作多层布线板的方法的第一非限制性示例实施例的制作过程的横截面图;
图2是说明在前一个图之后的制作过程的横截面图;
图3是说明在前一个图之后的制作过程的横截面图;
图4是说明在前一个图之后的制作过程的横截面图;
图5是说明在前一个图之后的制作过程的横截面图;
图6是说明在前一个图之后的制作过程的横截面图;
图7是说明在前一个图之后的制作过程的横截面图;
图8是说明在前一个图之后的制作过程的横截面图;
图9是说明在前一个图之后的制作过程的横截面图;
图10是说明在前一个图之后的制作过程的横截面图;
图11是说明在前一个图之后的制作过程的横截面图;
图12是说明在前一个图之后的制作过程的横截面图;
图13是说明在前一个图之后的制作过程的横截面图;
图14是说明本发明的用于制作多层布线板的方法的第二非限制性示例实施例的制作过程的横截面图;
图15是说明在前一个图之后的制作过程的横截面图;
图16是说明在前一个图之后的制作过程的横截面图;
图17是说明在前一个图之后的制作过程的横截面图;
图18是说明在前一个图之后的制作过程的横截面图;
图19是说明本发明的用于制作多层布线板的方法的第三非限制性示例实施例的制作过程的横截面图;
图20是说明在前一个图之后的制作过程的横截面图;
图21是说明在前一个图之后的制作过程的横截面图;
图22是说明在前一个图之后的制作过程的横截面图;
图23是说明在前一个图之后的制作过程的横截面图;
图24是说明本发明的用于制作多层布线板的方法的另一个非限制性示例实施例的制作过程的横截面图;
图25是示出在本发明的多层布线板中使用的外层布线衬底的另一个示例性而非限制性实施例的配置图;
图26是说明本发明的多层布线板的另一个示例性而非限制性实施例的示意性横截面图;
图27是说明常规多层布线板的一个例子的示意性横截面图;
图28是说明用于制作前一个图的多层布线板的方法的一个例子的制作过程的横截面图;
图29是说明在前一个图之后的制作过程的横截面图;
图30是说明常规多层布线板的另一个例子的示意性横截面图;
图31是说明用于制作前一个图的多层布线板的方法的一个例子的制作过程的横截面图;
图32是说明在前一个图之后的制作过程的横截面图;以及
图33是说明在常规多层布线板的进一步例子中使用的布线板的示意性横截面图。
具体实施方式
以下说明本发明的用于制作多层布线板的方法的第一非限制性示例实施例。
首先,说明用于制作布线板10的方法。
如图1中所示,提供绝缘部件1,其为板状并由绝缘材料形成。绝缘部件1可使用例如聚酰亚胺树脂、环氧树脂、LCP(液晶聚合物)树脂、玻璃环氧物、芳族聚酰胺纤维(aramid fiber)以及中的至少一种。然而,本领域的技术人员会认识到,可使用其它合适的绝缘材料。
通过激光加工、钻孔等手段,将穿孔(通孔)3形成在绝缘部件1中。CO2激光器、YAG激光器等可在激光加工中使用。
穿孔3可形成为在其一端的内直径(在绝缘部件1的一个表面1a处的内直径)大于连接粒子4的尺寸,并且在其另一端的内直径(在另一个表面1b处的内直径)小于连接粒子4的尺寸,使得可防止连接粒子4从穿孔3掉出。在所示的例子中,穿孔3形成为锥形,在其中内直径从一端到另一端逐渐变小。
在绝缘部件1中形成穿孔3的过程称作穿孔形成过程。
接着,如图2中所示,可将连接粒子4放置到穿孔3中。
对于连接粒子4,使用诸如铜、铝、铬、钛或另一种金属的导电金属的粒子。特别地,可使用铜或铜合金,使得增加具有内层侧导电层2的电导率。例如,连接粒子4由高纯铜形成;例如可使用纯度为99%或更高的铜。
在连接粒子4的形状上没有特别的限制,可使用如例如基本球形的形状、基本椭球的形状、基本柱形的形状、基本多面柱形的形状、基本圆锥的形状以及基本金字塔形的形状。但是,特别地,可使用这种形状,使得在下述的施压过程中,与内层侧导电层2的接触面积大于在施压前的接触面积。
这些形状中,可使用使得与内层侧导电层2建立点接触的形状,诸如例如基本球形的形状。通过采用这种形状,当连接粒子4变为连接部件5时,施压过程中的变形量大,并由此可减小在内层侧导电层2和连接部件5之间的电阻,并且可提高接合强度。
而且,在绝缘部件1的厚度方向上的连接粒子4的尺度可大于绝缘部件1的厚度。在所示例子中,连接粒子4的直径大于绝缘部件1的厚度,从而使连接粒子4的部分从绝缘部件1的表面突出。
对于连接粒子,也可使用在绝缘部件厚度方向上的尺度小于绝缘部件厚度的粒子。
此后,将连接粒子4放置到穿孔3中的过程被称作放置过程。
将每个由金属箔制成的内层侧导电层2放置在绝缘部件1的两个表面上。可将铜、铝、铬、钛或其它金属用于内层侧导电层2。在它们中,铜或铜的合金可能是有效的。
将内层侧导电层2压向穿孔3中的连接粒子4。即,内层侧导电层2在使它们彼此更为接近的方向(在绝缘部件1的厚度方向上)上被施压。
这时,30kgf/cm2或更高的施压压力是合适的。这里,1kgf相当于9.80665N。在施压期间的温度为200℃或更高是合适的。
如图3中所示,连接粒子4在施压方向上变形,并变为具有与绝缘部件1的厚度基本上相等的厚度的连接部件5,并且另外可与内层侧导电层2接合。
连接部件5直接接合到内层侧导电层2。即,通过金属接合等将连接部件5和内层侧导电层2牢固地接合,基本上不需要另外的部件。从而,在连接部件5和内层侧导电层2之间的连接的可靠性可得到提高。
连接部件5延伸到整个穿孔3中,并基本上采取充满穿孔3的形状。
认为在内层侧导电层2和连接部件5之间形成了牢固的接合,这是因为在其之间存在的氧化膜破裂,在这部分中内层侧导电层2和连接部件5可直接接合,而没有中间的氧化膜。
在此制作方法中,可如此执行施压,使得在沿着绝缘部件1的表面的方向(水平方向)上,连接部件5的至少部分的横截面面积大于连接部件5和内层侧导电层2之间的接触面积。
在图3中所示的非限制性示例实施例中,在绝缘部件1的厚度方向上的中心,沿着连接部件5的水平方向的横截面面积大于与内层侧导电层2的接触面积。
通过执行施压,使得连接部件5的横截面面积大于与内层侧导电层2的接触面积,足够的施压压力可施加到内层侧导电层2,从而可以使内层侧导电层2的表面平坦。因此,可增加在内层侧导电层2的表面上的元件安装密度。还可在内层侧导电层2中形成精细的布线图案。
此后,将连接粒子4变形为连接部件5的过程被称作连接粒子施压过程。
在连接部件5和内层侧导电层2之间施压后的接触面积大于在连接粒子4和内层侧导电层2之间施压前的接触面积。通过执行由此施压而使得接触面积增加,当连接粒子4变为连接部件5时的变形量可充分增加,并且在内层侧导电层2和连接部件5之间的电阻率可减小,而同时增加了接合强度。
如图4中所示,通过刻蚀或其它技术将内层侧导电层2图案化。
在图案化中,可采用例如减去方法(subtractive method)。更为具体地,形成抗蚀剂(resist)层,并在通过光刻技术将抗蚀剂形成为与布线图案一致的图案后,刻蚀内层侧导电层2。
此后,将图案化内层侧导电层2的过程称作图案化过程。
在上述一系列过程后,获得了布线板10,在其中形成在绝缘部件1的两个表面上的内层侧导电层2通过连接部件5连接在一起。
在布线板10中,内层侧导电层2由通过对连接粒子4施压并变形而获得的连接部件5连接;因此,在内层侧导电层2和连接部件5之间的电阻率降低,且内层侧导电层2之间的电导率可增加。
接着,根据一个非限制性示例实施例来说明用于制作外层布线衬底13的方法。
如图5中所示,提供覆金属堆叠衬底12(例如,覆铜堆叠衬底),在其中将外层侧导电层6形成在绝缘层7的一个表面(上表面)上。铜、铝、铬、钛或其它金属材料用在外层侧导电层6中。特别地,铜箔或其它金属箔是合适的。与在绝缘部件1中使用的相同材料可用在绝缘层7中。
接着,如图6中所示,通过刻蚀或其它技术将布线图案形成在外层侧导电层6中。
接着,如图7中所示,将粘合剂层8形成在绝缘层7的另一个表面(下表面)上。对于在粘合剂层8中使用的粘合剂,可使用环氧树脂、聚酰亚胺树脂、丙烯酸类树脂等。
接着,如图8中所示,从覆金属堆叠衬底12的下表面侧,将开口(通路)9形成在绝缘层7和粘合剂层8中。开口9形成为达到外层侧导电层6。
开口9可通过激光加工、钻孔等技术形成。在模制或模压中还可使用模子或模具来制造具有开口9的绝缘层7。
接着如图9中所示,可将开口9用导电浆充满以形成连接到外层侧导电层6的连接部分11。
对于导电浆,可使用导电材料和粘结剂树脂(binder resin)的混合物。
对于导电材料,可使用银、镍、碳和铜中的至少一种。导电材料可以为粒子的形式。对于粘结剂,可使用丙烯酸类树脂、醋酸乙烯树脂(vinylacetate resin)、环氧树脂和聚酯类树脂中的至少一种。相对于导电材料按重量的100份,所使用的粘结剂的量可以是按重量从0.2份到10份,并可使用按重量从0.5到5份。
可使用印刷方法或点注入方法将开口9用导电浆充满。
这时,获得了外层布线衬底13,在其中外层侧导电层6形成在绝缘层7的一个表面上,并且连接部分11提供在开口9中。
接着,根据一个非限制性示例实施例来说明使用布线板10和外层布线衬底13制作多层布线板的方法。
如图10和图11中所示,可将外层布线衬底13堆叠到布线板10的两个表面上,可将外层布线衬底13压向布线板10,并可通过粘合剂层8将外层布线衬底13接合到布线板10。可将外层布线衬底13的连接部分11连接到布线板10的内层侧导电层2。
这种将外层布线衬底13压向布线板10的过程称作外层布线衬底施压过程。
在外层布线衬底施压过程中的施压压力可低于在上述连接粒子施压过程中的施压压力。施压压力可低于30kgf/cm2。
通过将施压压力降低到连接粒子施压过程中的施压压力之下,可防止粘合剂层8的软化,并可防止外层布线衬底13位置的失准以及粘合剂的挤出。此外,可防止绝缘部件1的变形。
在外层布线衬底施压过程中的温度低于在连接粒子施压过程中的温度;例如可使用200℃以下的温度,并且亦可使用180℃以下的温度。通过将温度设置在此范围内,可防止粘合剂层8的软化,并可防止外层布线衬底13位置的失准以及粘合剂的挤出。
此时,获得了多层布线板15,布线板10和外层布线衬底13堆叠在其中。
如图12和图13中所示,可将另外的外层布线衬底13堆叠到多层布线板15上。
即,通过将外层布线衬底13堆叠到多层布线板15的两个表面上,和在厚度方向上执行施压,可借助于粘合剂层8将外层布线衬底13连接到多层布线板15。可使施压期间的施压压力、温度和其它条件与在将外层布线衬底13堆叠到布线板10上时使用的条件相同。
这时,获得了多层布线板16,在其中两个外层布线衬底13堆叠到布线板10的每个表面上。
在多层布线板16中,由于多个外层布线衬底13形成在布线板10的两个表面上,可增加布线密度。
在如图11和图13中所示的多层布线板15和16中,由于提供在布线板10的一个表面上的外层布线衬底13的数目和提供在另一个表面上的外层布线衬底13的数目相等,在加热等过程期间施加到布线板10的两个表面的力相等,由此翘曲不易于出现。
在用于制作上述多层布线板15和16的方法中,由于布线板10的连接部件5充满了穿孔3,在穿孔3中没有空隙剩余,并且在外层侧导电层6的表面上没有凹陷产生。从而,有可能防止在将其它元件(集成电路等)安装在多层布线板15或16上的过程中的问题。
因此,可提高元件安装密度,可增加在设计中的灵活度,并且可使电气/电子装较小、较薄和较轻。
在多层布线板15和16中,内层侧导电层2可以比在通过镀方法将导电层形成在开口内的情形中(图30和图33中所示)形成得薄。
因此,可在内层侧导电层2中形成较精细的图案。而且,由于布线板10可形成得较薄,可使多层布线板15和16较薄。
因此,可使电气/电子装置较小、较薄和重量较轻。
此外,因为可使内层侧导电层2较薄,可提高在布线板10中的灵活度,从而获得了更高的设计自由度。
根据上述的制作方法,由于外层侧导电层6和内层侧导电层2借助于由导电浆11形成在外层布线衬底13中的连接部分11连接,所以连接部分11紧密地粘合到内层侧导电层2,没有空隙,并可增加在它们之间的电导率。因此,可提高在外层侧导电层6和内层侧导电层2之间的连接的可靠性。
根据上述制作方法,采用这种一种方法,在其中在通过堆叠和施压将外层布线衬底13接合到布线板10后,另外的外层布线衬底13被堆叠并施压;但制作不限于这种方法,并且可采用这种方法,在其中将多个外层布线衬底13堆叠到布线板10上并一次全部施压。可使施压期间的施压压力、温度和其它条件与将外层布线衬底13堆叠到布线板10时的条件相同。
当采用这种方法时,可将多个外层布线衬底13一次接合到布线板10,可减少过程的数目,从制作成本的角度这是有利的。
在本发明中,也可能是这种配置,在其中一个或多个外层布线衬底只堆叠到布线板的一个表面上。此外,在多层布线板16中,虽然两个外层布线衬底13堆叠到布线板10的每个表面上,布线板的每个表面堆叠的外层布线衬底的数目可以是三个或更多。
接着,说明本发明的用于制作多层布线板的方法的第二非限制性示例实施例。
此实施例的制作方法与第一实施例的制作方法的不同在于,在先将其上还没有形成布线图案的外层布线衬底13堆叠到布线板10上后,将布线图案形成在外层侧导电层6中。以下是详细的说明。
如图14和15中所示,将其中还没有形成布线图案的外层侧导电层6中的外层布线衬底13堆叠到布线板10的两个表面上,并通过在厚度方向上执行施压,将外层布线衬底13和布线板10接合在一起。
接着,如图16中所示,将布线图案形成在外层侧布线衬底13的外层侧导电层6中,以获得多层布线板15。
如图17和图18中所示,可将其它的层加到多层布线板15。
即,将其中还没有形成布线图案的外层侧导电层6中的外层布线衬底13堆叠到多层布线板15上,并通过在厚度方向上执行施压,将外层布线衬底13接合到多层布线板;然后,将布线图案形成在外层侧导电层6中以获得多层布线板16。
根据上述第二实施例的制作方法,由于在将外层布线衬底13堆叠到布线板10后,将布线图案形成在外层侧导电层6中,可防止在布线上的施压处理的不利效果。因此,可使外层侧导电层6的布线较为精细。
接着,说明本发明的用于制作多层布线板的方法的第三非限制性示例实施例。
此实施例的制作方法与第一实施例的制作方法的不同在于,在先将其中还没有形成开口9和连接部分11的外层布线衬底13a堆叠到布线板10上后,形成开口9和连接部分11。以下是详细的说明。
如图19中所示,将外层布线衬底13a堆叠到布线板10的两个表面上,在该外层布线衬底13a中开口9和连接部分11还没有形成,并通过在厚度方向上执行施压,借助于粘合剂层8将外层布线衬底13接合到布线板10。
如图20和图21中所示,将开口9形成在外层侧导电层6、绝缘层7和粘合剂层8中,并通过用导电浆充满开口9,形成连接部分11。
如图22中所示,通过在外层侧导电层6中形成布线图案,获得多层布线板15。
如图23中所示,通过将外层布线衬底13a接合到多层布线板15,然后在外层布线衬底13a中形成开口9和连接部分11,可增加堆叠的外层布线衬底13的数目。
根据上述第三实施例的制作方法,在将外层布线衬底13a堆叠到布线板10后,形成开口9和连接部分11,从而使连接部分可以可靠地与导电层2和6达到接触,并可提高在它们之间的电导率。因此,可提高电连接的可靠性。
根据第一至第三实施例的制作方法,如图1至图4中所示,当制作布线板10时,将连接粒子4放置到穿孔3中,并通过在厚度方向上执行施压,将粒子变形为连接部件5。但是,布线板10还可通过以下描述的方法制作。
如图24中所示,使用印刷或其他手段来提供用于内层侧导电层2一个表面(下表面)上的连接18的突起。
用于连接18的突起可由铜或铜合金形成,并且用于连接18的突起的厚度可略大于绝缘部件1的厚度。
将内层侧导电层2堆叠到绝缘部件1上,使得用于连接18的突起被放置到穿孔19中,并在厚度方向上将二者压在一起。施压期间的温度、压力和其它条件可与在上述连接粒子施压过程中相同。
通过施压将用于连接18的突起在厚度方向上变形,变为连接部件5,并获得了图3中所示的布线板10。
如图25中所示,外层布线衬底13可在外层侧导电层6中相当于开口9的位置处提供有排气孔21,其内直径小于开口9。
通过这种配置,当开口9从粘合剂层8侧充满导电浆以形成连接部分11时,开口9中的空气可从排气口21排出。
因此,由于可防止在开口9中气泡的存留,并且可使导电浆充满开口9而没有空隙,可防止在连接部分11的形成中的缺陷。从而可提高电连接的可靠性。
当形成在外层侧导电层中的布线不需要精细时,还可在本发明的多层布线板中采用下列配置。
在图26中所示的多层布线板22中,将外层布线衬底23形成在布线板10的两个表面上。
在外层布线衬底23中,将外层侧导电层26形成在具有开口24的绝缘层25的一个表面上,并将外层侧导电层26形成为充满开口24。
当使用镀方法来形成外层侧导电层26时,金属材料的供给可连续进行,直到完全充满开口24,以形成导电层。
在一些情形中,可以将具有比其它部分高的氧浓度的氧化物层形成在导电层和连接部件之间的边界。这种氧化物层有具有高氧浓度的部分(高氧区域)和具有低氧浓度的部分(低氧区域)。
应相信,由于在形成连接部件的过程中的连接粒子的变形,低氧区域可例如通过在表面处氧化物膜的破坏来形成。在低氧区域中,导电层和连接部件通过金属接合等接合,电阻趋向于低,并且接合强度趋向于增加。
本发明的布线板可用作印刷布线板或其他电路板或半导体板,在其上安装显示器件或传感器件。
虽然以上已对本发明的非限制性示例实施例进行了描述和说明,应理解这些实施例是为了说明本发明而不能认为是限制。另外,在本发明的主旨和范围内,可进行添加、省略、代替和其他修改。从而,本发明不应受到以上描述的限制,而只受到所附权利要求的范围的限制。
Claims (12)
1.一种用于制作布线板的方法,该布线板包括绝缘部件,该方法包括:
在绝缘部件中形成穿孔;
将导电连接粒子插到所述穿孔中;
在所述绝缘部件的两个表面上放置导电层;
将所述导电层压向所述穿孔中的连接粒子以使所述连接粒子在施压方向上变形以获得连接部件;以及
图案化所述导电层;
其中如此执行施压,使得在沿着绝缘部件表面的方向上的、所述连接部件的至少部分的横截面面积大于所述连接部件与所述导电层的接触面积。
2.根据权利要求1的用于制作布线板的方法,其中所述连接粒子在所述绝缘部件的厚度方向上的尺度大于所述绝缘部件的厚度。
3.根据权利要求1的用于制作布线板的方法,其中,在施压过程后,所述连接部件与所述导电层的接触面积大于在所述施压过程前所述连接粒子与所述导电层的接触面积。
4.根据权利要求1的用于制作布线板的方法,其中所述穿孔如此形成,使得在一端的内直径大于所述连接粒子,并且在另一端的内直径小于所述连接粒子。
5.一种用于制作多层布线板的方法,所述方法包括:
通过如下方法制作布线板,该方法包括:
在绝缘部件中形成穿孔;
将导电连接粒子插到所述穿孔中;
在所述绝缘部件的两个表面上放置导电层;
将所述导电层压向所述穿孔中的连接粒子以使所述连接粒子在施压方向上变形以获得连接部件,其中将所述导电层压向所述连接粒子如此进行,使得在沿着所述绝缘部件表面的方向上的、所述连接部件的至少部分的横截面面积大于所述连接部件与所述导电层的接触面积;以及
图案化所述导电层;
将外层布线衬底放置在所制作的布线板的表面上;以及
将所述外层布线衬底压向所述布线板,
其中在对所述外层布线衬底施压中的施压压力小于在对所述连接粒子施压中的施压压力。
6.根据权利要求5的用于制作多层布线板的方法,进一步包括将另一个外层布线衬底放置在所制作的布线板的另一个表面上,其中对外层布线衬底施压包括将两个外层布线衬底压向所述布线板,其中所述连接粒子在所述绝缘部件的厚度方向上的尺度大于所述绝缘部件的厚度。
7.根据权利要求5的用于制作多层布线板的方法,其中所述外层布线衬底包括在具有开口的绝缘层的一个表面上的铜箔外层侧导电层,并用导电浆充满所述开口以便于实现到所述外层侧导电层的连接。
8.根据权利要求5的用于制作多层布线板的方法,其中,在施压过程后,所述连接部件与所述导电层的接触面积大于在所述施压过程前所述连接粒子与所述导电层的接触面积。
9.根据权利要求5的用于制作多层布线板的方法,其中所述穿孔如此形成,使得在一端的内直径大于所述连接粒子,并且在另一端的内直径小于所述连接粒子。
10.根据权利要求5的用于制作多层布线板的方法,进一步包括在将所述外层布线衬底压向所述布线板之前在所述外层布线衬底上图案化布线图案。
11.一种布线板,包括:
具有穿孔的绝缘部件;
导电层,形成在所述绝缘部件的顶表面和底表面上;以及
导电连接部件,提供在所述穿孔中以将所述导电层连接在一起;
其中所述连接部件的至少部分具有在沿着所述绝缘部件表面的方向上的、大于与至少一个所述导电层的接触面积的横截面面积。
12.一种多层布线板,包括:
堆叠到根据权利要求11的布线板的至少一个表面上的外层布线衬底,
其中所述外层布线衬底包括在具有开口的绝缘层的一个表面上的铜箔外层侧导电层,并且所述开口用导电浆充满以便于连接到所述外层侧导电层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005110653 | 2005-04-07 | ||
JP2005110653A JP2006294725A (ja) | 2005-04-07 | 2005-04-07 | 配線基板、多層配線基板およびそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1845655A CN1845655A (zh) | 2006-10-11 |
CN100546433C true CN100546433C (zh) | 2009-09-30 |
Family
ID=36809137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100726095A Expired - Fee Related CN100546433C (zh) | 2005-04-07 | 2006-04-05 | 布线板、多层布线板及其制作方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US20060249833A1 (zh) |
EP (1) | EP1711041A3 (zh) |
JP (1) | JP2006294725A (zh) |
KR (1) | KR100832469B1 (zh) |
CN (1) | CN100546433C (zh) |
TW (1) | TWI336225B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294725A (ja) * | 2005-04-07 | 2006-10-26 | Fujikura Ltd | 配線基板、多層配線基板およびそれらの製造方法 |
JP2008258358A (ja) * | 2007-04-04 | 2008-10-23 | Fujikura Ltd | リジッドフレキ基板とその製造方法 |
JP2009010282A (ja) * | 2007-06-29 | 2009-01-15 | Fujikura Ltd | プリント配線基板とその製造方法 |
JP2009038191A (ja) * | 2007-08-01 | 2009-02-19 | Fujikura Ltd | 多層配線基板とその製造方法 |
JP2009043833A (ja) * | 2007-08-07 | 2009-02-26 | Fujikura Ltd | 中空ヒンジ部を有する配線基板の製造方法 |
JP5284147B2 (ja) * | 2008-03-13 | 2013-09-11 | 日本特殊陶業株式会社 | 多層配線基板 |
KR100990576B1 (ko) * | 2008-05-26 | 2010-10-29 | 삼성전기주식회사 | 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법 |
KR101694575B1 (ko) * | 2010-04-30 | 2017-01-09 | 디디아이 글로벌 코퍼레이션 | 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법 |
JP5821389B2 (ja) * | 2011-04-20 | 2015-11-24 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法及びパワーモジュール用基板 |
JP5966275B2 (ja) * | 2011-08-10 | 2016-08-10 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
ITMI20112084A1 (it) * | 2011-11-17 | 2013-05-18 | St Microelectronics Srl | Saldatura ad onda su scheda a circuito stampato di dispositivi elettronici a montaggio superficiale |
JP6367640B2 (ja) * | 2014-07-30 | 2018-08-01 | 日本特殊陶業株式会社 | 配線基板 |
WO2020121813A1 (ja) * | 2018-12-13 | 2020-06-18 | 株式会社村田製作所 | 樹脂基板、電子機器、および樹脂基板の製造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3723236A1 (de) * | 1987-07-14 | 1989-01-26 | Hartmuth F Ing Grad Thaler | Verfahren zur herstellung einer schaltungsplatte |
JP3057924B2 (ja) * | 1992-09-22 | 2000-07-04 | 松下電器産業株式会社 | 両面プリント基板およびその製造方法 |
DE4318061C2 (de) * | 1993-06-01 | 1998-06-10 | Schulz Harder Juergen | Verfahren zum Herstellen eines Metall-Keramik-Substrates |
CN1044762C (zh) * | 1993-09-22 | 1999-08-18 | 松下电器产业株式会社 | 印刷电路板及其制造方法 |
TW398163B (en) * | 1996-10-09 | 2000-07-11 | Matsushita Electric Ind Co Ltd | The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof |
JP3493999B2 (ja) | 1998-03-17 | 2004-02-03 | 松下電器産業株式会社 | 半田バンプの形成方法および半田バンプの実装方法 |
US6139777A (en) * | 1998-05-08 | 2000-10-31 | Matsushita Electric Industrial Co., Ltd. | Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same |
US6671951B2 (en) * | 1999-02-10 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board, and method and apparatus for manufacturing the same |
JP2001077497A (ja) * | 1999-09-01 | 2001-03-23 | Denso Corp | プリント基板及びその製造方法 |
JP2001156415A (ja) * | 1999-11-29 | 2001-06-08 | Mitsubishi Electric Corp | プリント配線基板及びその製造方法並びに多層プリント配線基板の製造方法 |
JP2001257453A (ja) * | 2000-03-09 | 2001-09-21 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びそれらの製造方法 |
US6518514B2 (en) * | 2000-08-21 | 2003-02-11 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production of the same |
JP2002094200A (ja) * | 2000-09-18 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 回路基板用電気絶縁材と回路基板およびその製造方法 |
US20040050706A1 (en) * | 2000-10-10 | 2004-03-18 | Masaru Seita | Copper electroplating method using insoluble anode |
JP2002314245A (ja) | 2001-04-11 | 2002-10-25 | Ngk Insulators Ltd | コア基板の製造方法及びその製造方法により製造されたコア基板、そのコア基板を用いた複層コア基板の製造方法及び多層積層基板の製造方法 |
JP2003163458A (ja) * | 2001-11-29 | 2003-06-06 | Fujitsu Ltd | 多層配線基板及びその製造方法 |
JP4075673B2 (ja) * | 2003-04-22 | 2008-04-16 | 松下電工株式会社 | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 |
JP2004342686A (ja) * | 2003-05-13 | 2004-12-02 | Fujikura Ltd | 多層配線板、多層基板用基材およびその製造方法 |
JP4203435B2 (ja) * | 2003-05-16 | 2009-01-07 | 日本特殊陶業株式会社 | 多層樹脂配線基板 |
WO2004103039A1 (ja) * | 2003-05-19 | 2004-11-25 | Dai Nippon Printing Co., Ltd. | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 |
TW200505304A (en) * | 2003-05-20 | 2005-02-01 | Matsushita Electric Ind Co Ltd | Multilayer circuit board and method for manufacturing the same |
JP2006294725A (ja) | 2005-04-07 | 2006-10-26 | Fujikura Ltd | 配線基板、多層配線基板およびそれらの製造方法 |
-
2005
- 2005-04-07 JP JP2005110653A patent/JP2006294725A/ja active Pending
-
2006
- 2006-04-04 US US11/396,603 patent/US20060249833A1/en not_active Abandoned
- 2006-04-05 CN CNB2006100726095A patent/CN100546433C/zh not_active Expired - Fee Related
- 2006-04-05 KR KR1020060031056A patent/KR100832469B1/ko not_active IP Right Cessation
- 2006-04-05 EP EP06290551A patent/EP1711041A3/en not_active Withdrawn
- 2006-04-06 TW TW095112195A patent/TWI336225B/zh not_active IP Right Cessation
-
2007
- 2007-09-27 US US11/862,574 patent/US7926175B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006294725A (ja) | 2006-10-26 |
TW200704325A (en) | 2007-01-16 |
EP1711041A2 (en) | 2006-10-11 |
TWI336225B (en) | 2011-01-11 |
US20060249833A1 (en) | 2006-11-09 |
US7926175B2 (en) | 2011-04-19 |
US20080016685A1 (en) | 2008-01-24 |
KR100832469B1 (ko) | 2008-05-26 |
EP1711041A3 (en) | 2008-05-21 |
KR20060107353A (ko) | 2006-10-13 |
CN1845655A (zh) | 2006-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100546433C (zh) | 布线板、多层布线板及其制作方法 | |
US6010769A (en) | Multilayer wiring board and method for forming the same | |
US8178191B2 (en) | Multilayer wiring board and method of making the same | |
US8737085B2 (en) | Wiring board with a built-in component and method for manufacturing the same | |
JPWO2009031588A1 (ja) | 回路基板の製造方法 | |
US10477704B2 (en) | Multilayer board and electronic device | |
CN102342186A (zh) | 柔性基板 | |
EP0450470B1 (en) | Circuit board | |
US8794499B2 (en) | Method for manufacturing substrate | |
CN111698846B (zh) | 电路板及电路板的制作方法 | |
JP3953433B2 (ja) | 多層配線板の製造方法 | |
JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP2012169486A (ja) | 基材、配線板、基材の製造方法及び配線板の製造方法 | |
WO2014045721A1 (ja) | 配線基板、および、配線基板の製造方法 | |
JP4821276B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
JP4824972B2 (ja) | 回路配線基板及びその製造方法 | |
US20030118797A1 (en) | Structure for multi-layer conductive via and circuit and method for making same | |
JP2013098296A (ja) | 長尺フレキシブル配線板の製造方法 | |
US11910540B2 (en) | Circuit board with solder mask on internal copper pad | |
US20220338350A1 (en) | Board-to-board connection structure and method for manufacturing the same | |
JP2000133943A (ja) | 多層基板の製造方法 | |
JP2013165149A (ja) | 多層セラミック基板、およびその製造方法 | |
JP3816038B2 (ja) | 多層形フレキシブル配線板およびその製造方法 | |
JP2009054773A (ja) | 多層配線板及びその製造方法 | |
JP2009043917A (ja) | 多層配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1092320 Country of ref document: HK |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1092320 Country of ref document: HK |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090930 Termination date: 20120405 |