CN111698846B - 电路板及电路板的制作方法 - Google Patents
电路板及电路板的制作方法 Download PDFInfo
- Publication number
- CN111698846B CN111698846B CN202010579000.7A CN202010579000A CN111698846B CN 111698846 B CN111698846 B CN 111698846B CN 202010579000 A CN202010579000 A CN 202010579000A CN 111698846 B CN111698846 B CN 111698846B
- Authority
- CN
- China
- Prior art keywords
- core
- pattern
- positioning
- alignment
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种电路板及电路板的制作方法,涉及电路板技术领域,用于解决制作电路板时芯板之间的易出现相对偏移的技术问题。该电路板包括堆叠设置的至少两个芯板,在相邻的两个芯板中,位于下层的芯板的上表面设置有相互绝缘的导电图形和定位图形,位于上层的芯板的下表面设置有对准图形,且定位图形与对准图形相嵌合。通过位于下层的芯板的定位图形与位于上层的芯板的对准图形相嵌合,实现相邻芯板之间的对准,从而在压合各个芯板形成所需的电路板时,利用相嵌合的对准图形和定位图形,能够防止芯板之间发生相对偏移,进而提高制作电路板的合格率。此外,本发明还提供一种上述电路板的制作方法。
Description
技术领域
本发明涉及电路板技术领域,尤其涉及一种电路板及电路板的制作方法。
背景技术
电路板(Printed Circuit Board,简称为PCB)作为各种电子产品中的重要部件之一,是电子产品内电子元器件的支撑体和电气连接的载体,对电子产品的性能具有很大影响。
随着电子产品小型化、高度集成化发展,对电路板的性能要求也越来越高,例如,电路板包括集成在一起的多个芯板,每个芯板上设置导电图形。上述电路板一般采用如下方法制作:首先将设置有导电图形的各个芯板依次堆叠,且相邻的芯板之间设置粘结片,然后将每个芯板进行压合,使得设置在各个芯板之间的粘结片熔融、流动并固化,从而将多个芯板粘结成一个整体,形成所需的电路板。
上述电路板在压合过程中,芯板之间容易出现相对偏移,降低电路板的合格率。
发明内容
鉴于上述问题,本发明实施例提供一种电路板及电路板的制作方法,用于在制作电路板时防止芯板之间出现相对偏移,提高制作电路板的合格率。
为了实现上述目的,本发明实施例提供如下技术方案:
第一方面,本发明实施例提供一种电路板,包括堆叠设置的至少两个芯板,在相邻的两个所述芯板中,位于下层的所述芯板的上表面设置有相互绝缘的导电图形和定位图形,位于上层的所述芯板的下表面设置有对准图形,且所述定位图形与所述对准图形相嵌合。
本发明实施例提供的电路板中,在相邻的两个芯板中,位于下层的芯板的上表面设置有相互绝缘的导电图形和定位图形,位于上层的芯板的下表面设置有对准图形,通过位于下层的芯板的上表面的定位图形与位于上层的芯板的下表面的对准图形相嵌合,实现相邻芯板之间的对准,从而在压合各个芯板形成所需的电路板时,利用相嵌合的对准图形和定位图形,能够防止芯板之间发生相对偏移,进而提高制作电路板的合格率。
如上所述的电路板中,在设置有所述导电图形和所述定位图形的所述芯板中,所述定位图形沿所述芯板的边缘设置,所述导电图形位于所述定位图形围成的环形空间内,且所述定位图形与所述导电图形之间具有间隔。
如上所述的电路板中,所述定位图形包括沿所述芯板的边缘等间隔设置的多个凸起,所述对准图形包括设置在所述芯板的下表面上且与各所述凸起一一对应的凸台,每个所述凸台中设置有与所述凸起形状匹配的对准孔,所述凸起嵌合在对应的所述对准孔中。
如上所述的电路板中,以平行于所述芯板的平面为截面,所述凸起的截面形状为六边形、四边形、三角形或其他多边形。
如上所述的电路板中,每个所述芯板的上表面上均设置有相互绝缘的所述导电图形和所述定位图形,每个所述芯板的下表面上均设置有所述对准图形。
如上所述的电路板中,每个所述芯板设置有多个定位孔,多个所述定位孔沿所述芯板的边缘间隔排布,且多个所述定位孔位于所述定位图形所在的区域。
如上所述的电路板中,所述定位图形的材质与所述导电图形的材质相同。
如上所述的电路板中,所述定位图形的材质为铜、铝、银和金中一种或多种,所述对准图形的材质为铜、铝、银和金中一种或多种。
第二方面,本发明实施例提供的一种电路板的制作方法,包括:
提供多个芯板,所述芯板包括绝缘层以及形成于所述绝缘层上表面的第一导电层和形成于所述绝缘层下表面的第二导电层;对所述第一导电层进行图形化处理,形成位于所述第一导电层上且互相绝缘的导电图形和定位图形;对所述第二导电层进行图形化处理,形成位于所述第二导电层上的对准图形;将各所述芯板依次堆叠形成预叠结构,使任意相邻的两个所述芯板中,位于下层的所述芯板上的所述定位图形与位于上层的所述芯板上的对准图形对准;且任意相邻的两个所述芯板之间设置有粘结片;将形成预叠结构的所述芯板进行压合,使任意相邻的两个所述芯板中,位于下层的所述芯板上的所述定位图形与位于上层的所述芯板上的对准图形嵌合;以及使所述粘结片粘结与其相邻的两个所述芯板。
本发明实施例提供的电路板的制作方法中,通过对每个芯板的上表面的第一导电层进行图形化处理,形成互相绝缘的导电图形和定位图形,并对于每个芯板的下表面的第二导电层进行图形化处理,形成对准图形;在将形成预叠结构的芯板进行压合时,任意相邻的两个芯板中,位于下层的芯板上的定位图形与位于上层的芯板上的对准图形嵌合,利用相嵌合的对准图形和定位图形,能够防止各个芯板之间发生相对偏移,进而提高制作电路板的合格率。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外,本发明实施例提供的电路板及电路板的制作方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果,将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例的芯板的导电图形和定位图形的示意图;
图2为本发明实施例的芯板的定位图形的局部放大图;
图3为本发明实施例的芯板的对准图形的示意图;
图4为本发明实施例的芯板的对准图形的局部放大图;
图5为本发明实施例的电路板的第一种结构的剖视图;
图6为本发明实施例的电路板的第二种结构的剖视图;
图7为本发明实施例的电路板的第三种结构的剖视图;
图8为本发明实施例的电路板的第四种结构的剖视图;
图9为本发明实施例的电路板的制作方法的流程图。
附图标记说明:
10、导电图形;20、定位图形;
21、凸起;30、对准图形;
31、凸台;31、对准孔;
41、第一芯板;42、第二芯板;
43、第三芯板;44、绝缘层;
50、定位孔。
具体实施方式
为了在制作电路板时防止芯板之间出现相对偏移,提高制作电路板的合格率。本发明实施例通过在相邻两个芯板中,位于下层的芯板的上表面设置定位图形,位于上层的芯板的下表面设置对准图形,且定位图形与对准图形嵌合,实现相邻两个芯板之间的对准和定位,从而在制作电路板时防止芯板之间出现相对偏移,提高了制作电路板的合格率。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本发明保护的范围。
本发明实施例中的电路板包括两个或两个以上数量的芯板,芯板为电路板的基板,可以采用双面覆铜基板,例如,芯板为玻纤布基覆铜基板、纸基覆铜基板、复合基覆铜基板、芳酰胺纤维无纺布基覆铜基板或者合成纤维基覆铜基板等。
这些芯板依次堆叠设置,且相邻的芯板之间绝缘。相邻的两个芯板之间的绝缘方式有多种,例如可以在相邻芯板之间设置绝缘层,利用绝缘层来电性隔离该相邻的两个芯板。为了实现相邻的两个芯板上的导电图形之间的信号传输,可以在位于相邻的两个芯板之间的绝缘层中设置有导电通孔,利用导电通孔连接相邻的两个芯板上的导电图形,从而实现相邻的两个芯板之间的信号传输。进一步的,为了实现电路板中更多芯板上的导电图形之间信号传输,上述导电通孔可以贯穿芯板和其他绝缘层,或者说,导电通孔可以贯穿各芯板和为芯板之间的各绝缘层。
在本发明实施例中,导电通孔的形状可以为圆形、椭圆形、矩形或其他多边形,本发明实施例对此不做限定。导电通孔中一般镀有铜、金、银等导电材料,以连接不同芯板上的导电图形。
在本发明实施例中,相邻的两个芯板中,参照图1,位于下层的芯板的上表面设置有相互绝缘的导电图形10和定位图形20,定位图形20沿芯板的边缘设置,本发明实施例中定位图形20沿芯板的边缘形成方形环。导电图形10位于定位图形20围绕成的环形空间内,定位图形20与导电图形10之间具有间隔,从而使得定位图形20与导电图形10之间绝缘。
需要说明的是,定位图形20的材质可以与导电图形10的材质相同。当定位图形20的材质与导电图形10的材质相同时,可以将定位图形20与导电图形10一体成型,简化电路板的制作步骤。当然,定位图形20的材质也可以与导电图形10的材质不相同,例如,导电图形10采用导电性好的材质,例如采用铜、铝、银或金,或者其中两者或三者的合金,以提高电路板的电气性能,而定位图形20可以采用不导电材料制成,例如采用芯板相同的材料。
本发明实施例中,定位图形20的材质可为铜、铝、银和金中一种或多种,例如,定位图形20的材质可以选用铜、铝或者铝铜合金。
本发明实施例中,参照图2,下层的芯板的上表面的定位图形20可以包括多个凸起21,多个凸起21沿芯板的边缘等间隔设置,即多个凸起21均匀排布在芯板的边缘处,采用均匀排布的方式可以方便对准图形30的设置。
以平行于芯板的平面为截面,凸起21的截面形状可以为六边形、四边形、三角形或其他多边形。例如,凸起21的截面形状可以采用正多边形,通过凸起21的各边与对准图形30对准定位,提高凸起21与对准图形30的对准度。参照图2,以正六边形为例,凸起21的边长L1可以均为2.5mm,相邻的两个凸起21之间的距离D1均为0.5mm。
参照图3,本实施中在相邻的两个芯板中,位于上层的芯板的下表面设置有对准图形30,对准图形30与定位图形20嵌合。参照图4,对准图形30包括与凸台31,凸台31与各凸起21一一对应。如图4所示,每个凸台31中设置有与凸起21形状匹配的对准孔32,凸起21嵌合在对应的对准孔31中。当凸起21的截面形状为正六边形时,对准孔32的截面形状也为正六边形,在本实施例中,对准孔32的边长L2可以为2.5mm,对准孔32之间的间距D2可以为0.5mm,对准孔32的尺寸与凸起21的尺寸相匹配,从而实现凸起21与对准孔32相嵌合。
需要说明的是,对准图形30的材质可以为铜、铝、银和金中一种或多种,对准图形30的材质可以与定位图形20的材质相同,也可以与定位图形20的材质不同,本发明实施例对此不作限定。
需要说明的是,本发明实施例中位于上层的芯板的上表面也可以设置有导电图形10,在这种情况下,位于上层的芯板是双面板,可以实现更加复杂的电路布设。
同样的,位于下层的芯板的上表面上也可以设置有导电图形10,参照图3,导电图形10与对准图形30之间具有一定间隔,从而保证对准图形30与导电图形10之间绝缘。位于下层的芯板的下表面上也可以设置导电图形10。即上述位于下层的芯板可以是单面板,也可以是双面板。当位于下层的芯板是双面板时,位于下层的芯板的上表面和下表面上均设置有导电图形10;当位于下层的芯板是单面板时,可以只在位于下层的芯板的上表面设置导电图形10,也可以只在位于下层的芯板的下表面设置导电图形10。
在一种可能的实施例中,电路板包括两个芯板,为了描述方便,其中一个芯板为第一芯板,另一个芯板为第二芯板,参照图5,电路板包括第一芯板41和第二芯板42,其中,第一芯板41堆叠设置第二芯板42上,即第一芯板41为位于上层的芯板,第二芯板42为位于下层的芯板;第一芯板41与第二芯板42之间绝缘,例如,第一芯板41与第二芯板42之间通过设置绝缘层44绝缘。
第一芯板41的下表面设置有导电图形(未在图中标示出)和定位图形20,导电图形与定位图形20互不导通。第二芯板42的上表面设置有对准图形30。第一芯板41的定位图形20嵌合在第二芯板42的对准图形30中,实现第一芯板41与第二芯板42的相互对准,利用定位图形20与对准图形30相嵌合,能够防止压合过程中第一芯板41与第二芯板42之间发生相对偏移,进而提高制作电路板的合格率。
需要说明的是,本发明实施例中并未限定第一芯板41的上表面和第二芯板42的上、下表面上是否设置有导电图形,对于第一芯板41、第二芯板42中导电图形的设置可以根据电路板的使用需求进行选择。定位图形20与对准图形30的具体结构可以参照上文所述。
在另一种可能的实施例中,电路板包括三个芯板,为了描述方便,将三个芯板分别定义为第一芯板、第二芯板和第三芯板。参照图6,电路板包括第一芯板41、第二芯板42和第三芯板43,其中,第二芯板42堆叠设置在第三芯板43上,第一芯板41堆叠设置在第二芯板42上,即相邻的第一芯板41和第二芯板42中,第一芯板41为位于上层的芯板,第二芯板42为位于下层的芯板。第一芯板41与第二芯板42之间,第二芯板42与第三芯板43之间均绝缘,例如,第一芯板41与第二芯板42之间通过设置绝缘层44绝缘,第二芯板42与第三芯板43之间也通过设置绝缘层44绝缘。
第一芯板41的下表面设置有导电图形(未在图中标示)和定位图形20,导电图形与定位图形20互不导通,第二芯板42的上表面设置有对准图形30。第一芯板41的定位图形20嵌合在第二芯板43的对准图形30中,实现第一芯板41与第二芯板42的相互对准,利用定位图形20与对准图形30相嵌合,能够防止压合过程中第一芯板41与第二芯板42之间发生相对偏移,进而提高制作电路板的合格率。
在另一种可能的实施例中,电路板包括三个芯板,为了描述方便,将三个芯板分别定义为第一芯板、第二芯板和第三芯板。参照图7,电路板包括第一芯板41、第二芯板42和第三芯板43,其中,第二芯板42堆叠设置在第三芯板43上,第一芯板41堆叠设置在第二芯板42上,即相邻的第二芯板42和第三芯板43中,第二芯板42为位于上层的芯板,第三芯板43为位于下层的芯板。第一芯板41与第二芯板42之间,第二芯板42与第三芯板43之间均绝缘,例如,第一芯板41与第二芯板42之间通过设置绝缘层44绝缘,第二芯板42与第三芯板43之间也通过设置绝缘层44绝缘。
第二芯板42的下表面设置有导电图形(未在图中标示出)和定位图形20,导电图形与定位图形20互不导通,第三芯板43的上表面设置有对准图形30,第二芯板42的定位图形20嵌合在第三芯板43的对准图形30中,实现第二芯板42与第三芯板43的相互对准,利用定位图形20与对准图形30相嵌合,能够防止压合过程中第二芯板42与第三芯板43之间发生相对偏移,进而提高制作电路板的合格率。
在另一种可能的实施例中,电路板三个芯板,为了描述方便,将三个芯板分别定义为第一芯板、第二芯板和第三芯板。参照图8,电路板包括第一芯板41、第二芯板42和第三芯板43,其中,第二芯板42堆叠设置在第三芯板43上,第一芯板41堆叠设置在第二芯板42上,即相邻的第一芯板41和第二芯板42中,第一芯板41为位于上层的芯板,第二芯板42为位于下层的芯板;相邻的第二芯板42和第三芯板43中,第二芯板42为位于上层的芯板,第三芯板43为位于下层的芯板。第一芯板41与第二芯板42之间,第二芯板42与第三芯板43之间均绝缘设置,例如,第一芯板41与第二芯板42之间通过设置绝缘层44绝缘,第二芯板42与第三芯板43之间也通过设置绝缘层44绝缘。
在第一芯板41的下表面设置有导电图形和定位图形20,导电图形与定位图形20互不导通,第二芯板42的上表面设置有对准图形30。第一芯板41的定位图形20嵌合在第二芯板42的对准图形30中,实现第一芯板41与第二芯板42的相互对准。
同时,在第二芯板42的下表面设置有导电图形和定位图形20,导电图形与定位图形20互不导通,第三芯板43的上表面设置有对准图形30,第二芯板42的定位图形20嵌合在第三芯板43的对准图形30中,实现第二芯板42与第三芯板43的相互对准,从而使得第一芯板41、第二芯板42和第三芯板43之间都相互对准,防止压合过程中第一芯板41、第二芯板42和第三芯板43之间发生相对偏移,进一步提高了制作电路板的合格率。
需要说明的是,上述实施例中,当电路板包括三个芯板时并未限定第一芯板41的上表面和第二芯板42的上表面以及第三芯板41的上、下表面上是否设置有导电图形,对于第一芯板41、第二芯板42和第三芯板43中导电图形的设置可以根据电路板的使用需求进行选择。定位图形20与对准图形30的具体结构可以参照上文所述。
上述实施例中,当电路板包括三个芯板时详细列举了定位图形20与对准图形30可能的设置方式。当电路板的芯板多于三个时,可以参照电路板包括三个芯板时定位图形20与对准图形30的设置方式,在相邻的两个芯板中,位于下层的芯板的上表面设置有相互绝缘的导电图形和定位图形20,位于上层的芯板的下表面设置有对准图形30,且定位图形20与对准图形30相嵌合。即本发明实施例中以相邻的两个芯板为一组,在这一组芯板中位于下层的芯板的上表面设置有定位图形20,位于上层的芯板的下表面设置有对准图形30,定位图形20与对准图形30相嵌合。本发明实施例中,可以选择一组或者多组芯板设置定位图形20和对准图形30,且选择多组芯板设置定位图形20和对准图形30时,多组芯板之间可以相邻设置也可以间隔设置。
本发明实施例中也可以在每个芯板的上表面上均设置有相互绝缘的导电图形和定位图形20,在每个芯板的下表面上均设置有对准图形30,如此设置,任意相邻的两个芯板之间通过定位图形20和对准图形30相嵌合,实现相互对准定位,进而保证所有芯板之间都相互对准定位,防止压合过程中各个芯板之间出现相对偏移,进一步提高制作电路板的合格率。
需要说明的是,本发明实施例定位图形20与对准图形30之间嵌合时会有一定间隙供粘结片熔融时流动,使得粘结片可以充满相邻芯板之间的区域,尤其是芯板的边缘区域,同时,定位图形20与对准图形30之间的间隙可以替代板边流胶通道,提高芯板的板厚均匀性。
在上述实施例中,参照图1与图3,每个芯板都设置有多个定位孔50,定位孔50用于各个芯板压合时的定位,定位孔50可以沿芯板的边缘间隔设置,例如芯板边缘的四角处分别设置一个定位孔50,同时在芯板边缘的各边中间位置各设置一个定位孔50。
需要说明的是,当电路板的各个芯板的上表面上均设置定位图形20,在每个芯板的下表面上均设置有对准图形30时,多个定位孔50可以位于定位图形20所在的区域,即定位孔50与定位图形20可以重叠,以节约芯板的空间。
本发明实施例提供的电路板包括堆叠设置的至少两个芯板,在相邻的两个芯板中,位于下层的芯板的上表面设置有相互绝缘的导电图形和定位图形,位于上层的芯板的下表面设置有对准图形,通过位于下层的芯板的上表面的定位图形与位于上层的芯板的下表面的对准图形相嵌合实现相邻芯板之间的对准,从而在压合各个芯板形成所需的电路板时,利用相嵌合的对准图形和定位图形,能够防止芯板之间发生相对偏移,进而提高制作电路板的合格率。
参照图9,本发明实施例还提供一种电路板的制作方法,包括以下步骤:
步骤S1、提供多个芯板,芯板包括绝缘层以及形成于绝缘层上表面的第一导电层和形成于绝缘层下表面的第二导电层。
本发明实施例可以提供两个或两个以上数量的芯板,这些芯板的结构相同,从而简化芯板的制作流程。
本发明实施例中,芯板为电路板的基板,包括绝缘层以及形成于绝缘层上表面的第一导电层和形成于绝缘层下表面的第二导电层,第一导电层与第二导电层可以均为铜箔层。芯板可以采用双面覆铜基板,例如,芯板为玻纤布基覆铜基板、纸基覆铜基板、复合基覆铜基板、芳酰胺纤维无纺布基覆铜基板或者合成纤维基覆铜基板等。
步骤S2、对第一导电层进行图形化处理,形成位于第一导电层上且互相绝缘的导电图形和定位图形;对第二导电层进行图形化处理,形成位于第二导电层上的对准图形。
本发明实施例中,采用图形转移在第一导电层及第二导电层表面形成光致刻蚀图形,然后经由化学药剂刻蚀或者激光烧蚀等方法在第一导电层形成导电图形和定位图形,在第二导电层形成对准图形。其中,导电图形即为芯板的导电线路,导电图形与定位图形具有一定间隙,以保证导电图形与定位图形互不导通。
例如,可以在第一导电层上涂覆光刻胶,通过曝光、显影工艺,使光刻胶形成保护图形,并以保护图形为掩膜,对第一导电层进行湿法刻蚀,本发明实施例中采用酸性刻蚀,使得第一导电层图案化后形成导电图形和定位图形,导电图形和定位图形一体成型,可以简化芯板的制作步骤。
本发明实施例中,可以对第二导电层采取同样的方法形成对准图形。
步骤S3、将各个芯板依次堆叠形成预叠结构,使任意相邻的两个芯板中,位于下层的芯板上的定位图形与位于上层的芯板上的对准图形对准;且任意相邻的两个芯板之间设置有粘结片。本发明实施例中,将各个芯板依次堆叠形成预叠结构还包括:在每个芯板上形成定位孔。例如,在芯板边缘的四角处分别设置一个定位孔,并在芯板边缘的各边中间位置处各设置一个定位孔,即芯板上共设置有八个定位孔。定位孔可以采用激光钻孔或者机械钻孔的方式在芯板上形成。
上述定位孔均为通孔,贯穿芯板的第一导电层、绝缘层以及第二导电层,定位孔用于压合过程中进行对位。定位孔的位置可以设置在对准图形所在的区域处,以节约芯板上的空间。
上述粘结片中也设置有定位孔,与芯板的对位孔相配合,粘结片可以是半固化片,例如玻纤布半固化片、纸基半固化片、复合基半固化片、芳酰胺基无纺布半固化片、合成纤维半固化片或者纯树脂半固化片。
需要说明的是,半固化片的数量可以是一个,也可以是多个。半固化片的数量根据芯板的厚度进行选择,以保证各个芯板压合后相邻芯板之间可以可靠连接。
在一种可能的实施例中,叠合芯板时需要承载设置,承载设置包括平面基座以及垂直于基座的多个定位柱。
具体叠合过程为:将一个芯板设置在基座的表面,并在各定位孔中套设定位柱,使得芯板定位在基座的表面上,且芯板与基座的表面相接触;然后在芯板上叠合粘结片,粘结片的定位孔中套设定位柱;再在粘结片上方叠合另一芯板,芯板的定位孔中套设定位柱,该芯板上的对准图形与下层芯板上的定位图形对准;重复上述两个步骤直至形成所需层数的预叠结构。在预叠结构中,位于下层的芯板上的定位图形与位于上层的芯板上的对准图形对准,使得后续压合过程中,相邻两个芯板之间可以对准,且任意相邻的两个芯板之间设置有粘结片。
步骤S4、将形成预叠结构的芯板进行压合,使任意相邻的两个芯板中,位于下层的芯板上的定位图形与位于上层的芯板上的对准图形嵌合;以及使粘结片粘结与其相邻的两个芯板。
本发明实施例中,将形成预叠结构的芯板在压机中进行压合还可以包括以下步骤:
步骤S401、在预叠结构的上表面依次叠放粘结片和上铜箔,在预叠结构的下表面依次叠放粘结片和下铜箔。
步骤S402、将上述预叠结构叠加铜箔后放入压机进行压合,使任意相邻的两个芯板中,位于下层的芯板上的定位图形与位于上层的芯板上的对准图形嵌合;以及使粘结片粘结与其相邻的两个芯板。
可以理解的是,压合采用高温高压的压合方式。在压合过程中,位于下层的芯板上的定位图形与位于上层的芯板上的对准图形嵌合,对相邻芯板之间进行对准,减小相邻芯板之间的相互偏移。半固化片具有一定流动性,各芯板的导电图形嵌入粘结片形成的绝缘层中,从而使相邻的两个芯板之间紧密结合。
本发明实施例的电路板的制作方法,通过对于每个芯板的上表面的第一导电层进行图形化处理,形成位于每个芯板的上表面上且互相绝缘的导电图形和定位图形,并对于每个芯板的下表面的第二导电层进行图形化处理,形成位于每个芯板的下表面上的对准图形,在将各个芯板进行压合时,任意相邻的两个芯板中,位于下层的芯板上的定位图形与位于上层的芯板上的对准图形嵌合,实现相邻芯板之间的对准,进而实现电路板中各个芯板之间的对准,防止压合过程中各个芯板之间出现相对偏移,提高了制作电路板的合格率。
本说明书中各实施例或实施方式采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中,参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种电路板,其特征在于,包括堆叠设置的至少两个芯板,在任意相邻的两个所述芯板之间设置有粘结片,在相邻的两个所述芯板中,位于下层的所述芯板的上表面设置有相互绝缘的导电图形和定位图形,位于上层的所述芯板的下表面设置有对准图形,且所述定位图形与所述对准图形相嵌合;
所述定位图形包括沿所述芯板的边缘等间隔设置的多个凸起,所述对准图形包括设置在所述芯板的下表面上且与各所述凸起一一对应的凸台,每个所述凸台中设置有与所述凸起形状匹配的对准孔,所述凸起嵌合在对应的所述对准孔中;
以平行于所述芯板的平面为截面,所述凸起的截面形状为正六边形;
所述导电图形和定位图形为采用图形转移技术形成的同层结构。
2.根据权利要求1所述的电路板,其特征在于,在设置有所述导电图形和所述定位图形的所述芯板中,所述定位图形沿所述芯板的边缘设置,所述导电图形位于所述定位图形围成的环形空间内,且所述定位图形与所述导电图形之间具有间隔。
3.根据权利要求1-2任一项所述的电路板,其特征在于,每个所述芯板的上表面上均设置有相互绝缘的所述导电图形和所述定位图形,每个所述芯板的下表面上均设置有所述对准图形。
4.根据权利要求3所述的电路板,其特征在于,每个所述芯板设置有多个定位孔,多个所述定位孔沿所述芯板的边缘间隔排布,且多个所述定位孔位于所述定位图形所在的区域。
5.根据权利要求1所述的电路板,其特征在于,所述定位图形的材质与所述导电图形的材质相同。
6.根据权利要求1或5所述的电路板,其特征在于,所述定位图形的材质为铜、铝、银和金中一种或多种,所述对准图形的材质为铜、铝、银和金中一种或多种。
7.一种电路板的制作方法,其特征在于,包括:
提供多个芯板,所述芯板包括绝缘层以及形成于所述绝缘层上表面的第一导电层和形成于所述绝缘层下表面的第二导电层;
对所述第一导电层进行图形化处理,形成位于所述第一导电层上且互相绝缘的导电图形和定位图形;对所述第二导电层进行图形化处理,形成位于所述第二导电层上的对准图形;
将各个所述芯板依次堆叠形成预叠结构,使任意相邻的两个所述芯板中,位于下层的所述芯板上的所述定位图形与位于上层的所述芯板上的所述对准图形对准;且任意相邻的两个所述芯板之间设置有粘结片;
将形成预叠结构的所述芯板进行压合,使任意相邻的两个所述芯板中,位于下层的所述芯板上的所述定位图形与位于上层的所述芯板上的对准图形嵌合;以及使所述粘结片粘结与其相邻的两个所述芯板;
所述定位图形包括沿所述芯板的边缘等间隔设置的多个凸起,所述对准图形包括设置在所述芯板的下表面上且与各所述凸起一一对应的凸台,每个所述凸台中设置有与所述凸起形状匹配的对准孔,所述凸起嵌合在对应的所述对准孔中;
以平行于所述芯板的平面为截面,所述凸起的截面形状为正六边形;
所述导电图形和定位图形为采用图形转移技术形成的同层结构。
8.根据权利要求7所述的电路板的制作方法,其特征在于,对所述第一导电层进行图形化处理的步骤包括:对所述第一导电层进行图形转移和酸性刻蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010579000.7A CN111698846B (zh) | 2020-06-23 | 2020-06-23 | 电路板及电路板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010579000.7A CN111698846B (zh) | 2020-06-23 | 2020-06-23 | 电路板及电路板的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111698846A CN111698846A (zh) | 2020-09-22 |
CN111698846B true CN111698846B (zh) | 2022-01-04 |
Family
ID=72483235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010579000.7A Active CN111698846B (zh) | 2020-06-23 | 2020-06-23 | 电路板及电路板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111698846B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115988736B (zh) * | 2023-03-17 | 2023-06-02 | 广州添利电子科技有限公司 | 一种电路板芯板及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082378A (ja) * | 2009-10-08 | 2011-04-21 | Panasonic Corp | 多層プリント配線板の位置認識マーク |
CN108633192A (zh) * | 2017-03-24 | 2018-10-09 | 北大方正集团有限公司 | 印制电路板的制作方法及印制电路板 |
CN110519944A (zh) * | 2019-08-09 | 2019-11-29 | 深圳市迅捷兴科技股份有限公司 | 复合铜厚基板制作方法 |
CN210042469U (zh) * | 2019-04-02 | 2020-02-07 | 东莞市华拓电子有限公司 | 一种防止多层板压合用的偏移结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7089160B2 (en) * | 2002-01-08 | 2006-08-08 | International Business Machines Corporation | Model for modifying drill data to predict hole locations in a panel structure |
-
2020
- 2020-06-23 CN CN202010579000.7A patent/CN111698846B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082378A (ja) * | 2009-10-08 | 2011-04-21 | Panasonic Corp | 多層プリント配線板の位置認識マーク |
CN108633192A (zh) * | 2017-03-24 | 2018-10-09 | 北大方正集团有限公司 | 印制电路板的制作方法及印制电路板 |
CN210042469U (zh) * | 2019-04-02 | 2020-02-07 | 东莞市华拓电子有限公司 | 一种防止多层板压合用的偏移结构 |
CN110519944A (zh) * | 2019-08-09 | 2019-11-29 | 深圳市迅捷兴科技股份有限公司 | 复合铜厚基板制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111698846A (zh) | 2020-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101128091B (zh) | 元件嵌入式多层印刷线路板及其制造方法 | |
KR100659521B1 (ko) | 내부도체의 접속구조 및 다층기판 | |
US9089082B2 (en) | Printed circuit board with embedded component and method for manufacturing same | |
US9024203B2 (en) | Embedded printed circuit board and method for manufacturing same | |
CN100546433C (zh) | 布线板、多层布线板及其制作方法 | |
US9730328B2 (en) | Printed circuit board with embedded component and method for manufacturing same | |
TW200534769A (en) | Assembly panel and mounting unit sheet for printed wiring board, rigid flexible board, and method for manufacturing them | |
TW201410097A (zh) | 柔性多層電路板及其製作方法 | |
US8377317B2 (en) | Method for manufacturing printed circuit board with thick traces | |
JP5179856B2 (ja) | 配線基板内蔵用部品及びその製造方法、配線基板 | |
CN111698846B (zh) | 电路板及电路板的制作方法 | |
US8921703B2 (en) | Circuit board, structural unit thereof and manufacturing method thereof | |
JP6099902B2 (ja) | 配線基板の製造方法 | |
WO2004017689A1 (ja) | 多層プリント配線板及びその製造方法 | |
CN101959376A (zh) | 多层柔性印刷布线板的制造方法及多层电路基体材料 | |
CN106376173B (zh) | 印刷电路板的多层导线结构、磁性元件及其制造方法 | |
KR100908674B1 (ko) | 회로기판의 제조방법 및 그 회로기판 및 그 회로기판을이용한 회로모듈 | |
JP2005116811A (ja) | 多層配線回路基板およびその作製方法 | |
JP5955050B2 (ja) | 配線基板の製造方法 | |
US8997343B2 (en) | Method for manufacturing multilayer printed circuit board | |
CN111132474A (zh) | 一种高频板及其压合方法 | |
CN217088243U (zh) | 一种镍磷方阻材料混压的多层盲孔微波板 | |
KR20110072907A (ko) | 배선 패턴의 전기저항 변화가 저감되는 플렉서블 인쇄회로기판 | |
TWI620481B (zh) | Method for manufacturing flexible printed circuit board and intermediate product for manufacturing flexible printed circuit board | |
CN117279232A (zh) | 线路板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |