WO2019087974A1 - 電源保護回路 - Google Patents

電源保護回路 Download PDF

Info

Publication number
WO2019087974A1
WO2019087974A1 PCT/JP2018/039931 JP2018039931W WO2019087974A1 WO 2019087974 A1 WO2019087974 A1 WO 2019087974A1 JP 2018039931 W JP2018039931 W JP 2018039931W WO 2019087974 A1 WO2019087974 A1 WO 2019087974A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
protection
circuit
power supply
turned
Prior art date
Application number
PCT/JP2018/039931
Other languages
English (en)
French (fr)
Inventor
石井　卓也
哲也 三橋
銀河 片瀬
隆 龍
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to CN201880069392.3A priority Critical patent/CN111279569B/zh
Priority to JP2019550329A priority patent/JP7246315B2/ja
Publication of WO2019087974A1 publication Critical patent/WO2019087974A1/ja
Priority to US16/859,848 priority patent/US11264890B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/40—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to ratio of voltage and current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current

Definitions

  • the present disclosure relates to a power supply protection circuit.
  • FIG. 30 is a circuit diagram showing a schematic configuration of a conventional power supply protection circuit.
  • the power supply protection circuit is inserted into a power supply line connecting DC power supply 801 and load circuit 803.
  • the power supply protection circuit includes a protection switch 802 and a control circuit 804.
  • the control circuit 804 normally turns on the protection switch 802 to transmit the power from the DC power supply 801 to the load circuit 803.
  • the protection switch 802 is shut off to stop the supply of power from the DC power supply 801. This prevents further damage to load circuit 803 and protects DC power supply 801.
  • FIG. 31 is a circuit diagram showing a configuration of a conventional power supply protection circuit disclosed in Patent Document 1.
  • a power supply device 901 shown in FIG. 31 includes a DC power supply 902, a circuit block 906 as a load circuit, a control block 903 constituting a power supply protection circuit, a first switch circuit 904, and a second switch circuit 905.
  • the first switch circuit 904 includes a transistor 941 and resistors 942 and 944.
  • the second switch circuit 905 includes a switch formed of a transistor 951 and resistors 952 and 953, a parallel circuit of a diode 957 and a capacitor 956, and a feedback resistor 954.
  • the control block 903 shown in FIG. 31 sets the on / off control signal 934 to H level (that is, HIGH level). Accordingly, the charging current i12 flows to the capacitor 956, the transistor 951 is turned on, the base current i11 of the transistor 941 flows, and the first switch circuit 904 is turned on. Normally, a voltage is generated on power supply line 906A, current i13 flows through feedback resistor 954, and transistor 941 of first switch circuit 904 is kept on even if i12 disappears due to full charge of capacitor 956. And the circuit block 906 is supplied with power.
  • the first switch circuit 904 is on while the charging current i12 of the capacitor 956 is flowing. Flows. However, since the feedback current i13 does not flow, when i12 disappears, the transistor 951 is turned off and the first switch circuit 904 is turned off.
  • a PNP transistor or Pch MOSFET
  • an NPN transistor or Nch MOSFET
  • the ON voltage of the NPN transistor can be lowered when it is on, but a higher voltage than the power supply voltage is required as the drive voltage. is there.
  • the designer must select an appropriate device as a protection switch according to the required performance and the price target.
  • the present disclosure aims to provide a power supply protection circuit that has a wide range of protection switch options and can be easily designed.
  • a power supply protection circuit is a power supply protection circuit that controls a protection switch inserted in a power supply line connecting a DC power supply and a load circuit, the protection switch And a control unit for switching the operating state of the circuit unit to a first state or a second state, and in the first state, the protection switch is a semiconductor of a first conductivity type.
  • the first semiconductor switch has a control terminal connected to a layer, and is in an operating state capable of driving the protection switch, and the second state is a second state in which the protection switch is different from the first conductivity type.
  • the protection switch can be driven.
  • FIG. 1 is an entire circuit diagram of a power supply protection circuit according to a first embodiment.
  • FIG. 2 is a diagram for explaining the operation of the power supply protection circuit according to the first embodiment, and in particular, the first normal operation of the Nch MOSFET.
  • FIG. 3 is a diagram for explaining the operation of the power supply protection circuit according to the first embodiment, and in particular, the second normal operation of the Nch MOSFET.
  • FIG. 4 relates to the operation of the power supply protection circuit according to the first embodiment, and in particular, is a diagram for explaining an abnormal time protection operation in the Nch MOSFET.
  • FIG. 5 relates to the operation of the power supply protection circuit according to the first embodiment, and in particular, illustrates the normal operation of the Pch MOSFET.
  • FIG. 6 relates to the operation of the power supply protection circuit according to the first embodiment, and in particular, is a diagram for explaining an abnormal time protection operation in the Pch MOSFET.
  • FIG. 7A is a block diagram showing a configuration of a control unit according to Embodiment 1.
  • FIG. 7B is a circuit diagram showing a detailed configuration of a determination circuit according to Embodiment 1.
  • FIG. 7C is a circuit diagram showing a configuration of drive logic of a control unit according to Embodiment 1.
  • FIG. 7D is a table showing a state in each operation of the first switch to the fifth switch according to the first embodiment.
  • FIG. 8 is an entire circuit diagram of a power supply protection circuit according to a second embodiment.
  • FIG. 9 is a diagram for explaining the operation of the power supply protection circuit according to the second embodiment, and in particular, the first normal operation of the Nch MOSFET.
  • FIG. 10 is a diagram for explaining the operation of the power supply protection circuit according to the second embodiment, and in particular, the second normal operation of the Nch MOSFET.
  • FIG. 11 relates to the operation of the power supply protection circuit according to the second embodiment, and in particular, is a diagram for explaining an abnormal time protection operation in the Nch MOSFET.
  • FIG. 12 relates to the operation of the power supply protection circuit according to the second embodiment, and in particular, is a diagram for explaining the normal operation in the Pch MOSFET.
  • FIG. 13 relates to the operation of the power supply protection circuit according to the second embodiment, and in particular, is a view for explaining an abnormal time protection operation in the Pch MOSFET.
  • FIG. 14A is a circuit diagram showing a configuration of drive logic of a control unit according to Embodiment 2.
  • FIG. 14B is a table showing a state of each operation of the first switch to the fifth switch according to the second embodiment.
  • FIG. 15 is an entire circuit diagram of a power supply protection circuit according to a third embodiment.
  • FIG. 16 is a diagram for explaining the operation of the power supply protection circuit according to the third embodiment, and in particular, the first normal operation of the Nch MOSFET.
  • FIG. 17 is a diagram for explaining the operation of the power supply protection circuit according to the third embodiment, and in particular, the second normal operation of the Nch MOSFET.
  • FIG. 18 relates to the operation of the power supply protection circuit according to the third embodiment, and in particular, is a diagram for explaining an abnormal time protection operation in the Nch MOSFET.
  • FIG. 19 relates to the operation of the power supply protection circuit according to the third embodiment, and in particular, is a diagram for explaining the normal operation of the Pch MOSFET.
  • FIG. 20 relates to the operation of the power supply protection circuit according to the third embodiment, and in particular, is a diagram for explaining an abnormal time protection operation in the Pch MOSFET.
  • FIG. 21A is a circuit diagram showing a configuration of drive logic of a control unit according to Embodiment 3.
  • FIG. 21B is a table showing a state of each operation of the first switch to the fifth switch according to the third embodiment.
  • FIG. 22 is an entire circuit diagram of a power supply protection circuit according to a fourth embodiment.
  • FIG. 23 is a diagram for explaining the operation of the power supply protection circuit according to the fourth embodiment, and in particular, the first normal operation of the Nch MOSFET.
  • FIG. 24 is a diagram for explaining the operation of the power supply protection circuit according to the fourth embodiment, and in particular, the second normal operation of the Nch MOSFET.
  • FIG. 25 relates to the operation of the power supply protection circuit according to the fourth embodiment, and in particular, is a diagram for describing an abnormality protection operation in the Nch MOSFET.
  • FIG. 26 relates to the operation of the power supply protection circuit according to the fourth embodiment, and in particular, illustrates the normal operation of the Pch MOSFET.
  • FIG. 27 relates to the operation of the power supply protection circuit according to the fourth embodiment, and in particular, is a view for explaining an abnormal time protection operation in the Pch MOSFET.
  • FIG. 28A is a circuit diagram showing a configuration of drive logic of a control unit according to Embodiment 4.
  • FIG. 28B is a table showing a state of each operation of the first switch to the fourth switch and the second rectifying element according to the fourth embodiment.
  • FIG. 29 is an entire circuit diagram of the power supply protection circuit according to the fifth embodiment and is a diagram for explaining the operation in the start-up test mode.
  • FIG. 30 is a circuit diagram showing a schematic configuration of a conventional power supply protection circuit.
  • FIG. 31 is a circuit diagram showing a configuration of a conventional power supply protection circuit disclosed in Patent Document 1. In FIG.
  • the power supply protection circuit is a power supply protection circuit that controls a protection switch inserted in a power supply line connecting a DC power supply and a load circuit, and a circuit unit connected to the protection switch; And a control unit for switching an operation state of the circuit unit to a first state or a second state, wherein the first state is that the control terminal is connected to the semiconductor layer of the first conductivity type in the protection switch.
  • the protection switch can be driven, and in the second state, the protection switch has a control terminal on the semiconductor layer of the second conductivity type different from the first conductivity type. In the case of the second semiconductor switch to be connected, the protection switch can be driven.
  • control terminal is connected to the Pch MOSFET and the semiconductor layer of the second conductivity type as a representative of the first semiconductor switch whose control terminal is connected to the semiconductor layer of the first conductivity type.
  • An Nch MOSFET is shown as a representative of the second semiconductor switch.
  • Embodiment 1 The power supply protection circuit according to the first embodiment will be described with reference to the drawings.
  • FIG. 1 is an entire circuit diagram of a power supply protection circuit according to a first embodiment.
  • the power supply protection circuit 10 a is a circuit that controls the protection switch 2 inserted in the power supply line connecting the DC power supply 1 and the load circuit 3.
  • the power supply protection circuit 10a includes a circuit unit 4a connected to the protection switch, and a control unit 5a that switches the operation state of the circuit unit 4a to the first state or the second state.
  • the first state of the circuit unit 4a is an operation state in which the protection switch 2 can be driven when the protection switch 2 is a first semiconductor switch in which the control terminal is connected to the semiconductor layer of the first conductivity type.
  • the second state of the circuit unit 4a can drive the protection switch when the protection switch 2 is the second semiconductor switch in which the control terminal is connected to the semiconductor layer of the second conductivity type different from the first conductivity type It is in operation state.
  • the first conductivity type is N-type
  • the second conductivity type is P-type.
  • a 1st semiconductor switch by which a control terminal is connected to the 1st conductivity type semiconductor layer a P channel and a PNP type semiconductor switch etc. are mentioned, for example.
  • a second semiconductor switch whose control terminal is connected to the semiconductor layer of the second conductivity type for example, an N channel or an NPN type semiconductor switch can be mentioned.
  • an N channel or an NPN type semiconductor switch can be mentioned.
  • a Pch MOSFET and an Nch MOSFET are used as the first semiconductor switch and the second semiconductor switch, respectively, will be described.
  • the circuit unit 4a includes a first power supply circuit that generates a first potential lower by a first drive voltage of a first semiconductor switch from a power supply voltage VB that is an output voltage on the high potential side of the DC power supply 1; In the second state, the control terminal of the second semiconductor switch, and the connection point between the protection switch 2 and the load circuit 3 in the second state. And a second drive circuit for applying a second drive voltage of the second semiconductor switch therebetween.
  • the circuit unit 4 a includes a power supply terminal TVB connected to the DC power supply 1, a drive terminal HG connected to the control terminal of the protection switch 2, a first terminal BX, an output terminal of the protection switch 2, and a load circuit 3. And a ground terminal TG connected to the ground potential.
  • the circuit unit 4a includes the voltage source 46, the current source 47, the first switch 41a, the second switch 42a, the third switch 43a, the fourth switch 44a, and the fourth switch 44a. And the switch 45a.
  • the circuit unit 4a also has a first capacitor 40a in the second state.
  • the first capacitor 40 a is an element for holding a voltage, and is connected between the first terminal BX and the drive terminal HG.
  • the voltage source 46 is a voltage generation unit that generates the drive voltage VT of the protection switch 2 and is a Zener diode in the first embodiment.
  • the drive voltage VT means a voltage capable of driving the gate.
  • the drive voltage VT is a voltage used to switch the protection switch 2 on or off, and means a voltage equal to or higher than a threshold voltage required to drive the protection switch 2.
  • the first drive voltage which is the drive voltage of the first semiconductor switch and the second drive voltage which is the drive voltage of the second semiconductor switch are both equal to the drive voltage VT. .
  • the voltage source 46 is connected between the power supply terminal TVB and the current source 47.
  • the cathode terminal of the voltage source 46 is connected to the power supply terminal TVB, and the anode terminal is connected to the current source 47.
  • the current source 47 is a circuit that outputs a constant current.
  • the current source 47 is connected between the voltage source 46 and the ground terminal TG.
  • the high potential side terminal of the current source 47 is connected to the voltage source 46, and the low potential side terminal is connected to the ground terminal TG.
  • a series circuit of a voltage source 46 and a current source 47 is connected to the DC power supply 1 to constitute a first power supply circuit.
  • the first switch 41a to the fifth switch 45a are switching elements that are turned on or off by the control unit 5a.
  • semiconductor switches such as MOSFETs can be used as the first switch 41a to the fifth switch 45a.
  • the first drive circuit includes a first switch 41 a connected between a connection point of the voltage source 46 and the current source 47 and the control terminal of the protection switch 2, and control terminals of the DC power supply 1 and the protection switch 2. And a second switch 42a connected therebetween.
  • the second drive circuit includes a series circuit of a first capacitor 40a and a third switch 43a connected in parallel with the first switch 41a, and a connection between the first capacitor 40a and the third switch 43a.
  • a fourth switch 44a connected between the first terminal BX, which is a point, and the output terminal of the protection switch 2 (that is, the load terminal TVIN), and between the control terminal and the output terminal of the protection switch 2; And a fifth switch 45a.
  • the control unit 5a generates the first circuit portion 4a based on the power supply voltage VB of the DC power supply 1, the first voltage VBX of the first terminal BX, and the output voltage VIN which is the voltage of the output terminal of the protection switch 2.
  • the state of the circuit unit 4a is switched by turning on or off each of the switch 41a to the fifth switch 45a.
  • the detailed configuration of the control unit 5a will be described later.
  • FIG. 2 relates to the operation of the power supply protection circuit according to the first embodiment, and in particular, illustrates the first normal operation when the protection switch 2 is an Nch MOSFET.
  • the first switch 41a and the fifth switch 45a are fixed off
  • the second switch 42a and the third switch 43a are repeatedly turned on and off in synchronization
  • the fourth switch 44a is switched to the second
  • the switch 42a is repeatedly turned on or off in reverse phase.
  • the switching frequency of each switch is set to a high frequency of 100 kHz to several MHz.
  • the second switch 42a and the third switch 43a are on
  • the fourth switch 44a is off.
  • the drive voltage VT is a gate drive voltage generated by the voltage source 46 which is a Zener diode in the first power supply circuit.
  • the power supply voltage VB is applied to the gate which is a control terminal of the protection switch 2 formed of an Nch MOSFET, and the source voltage of the protection switch 2, that is, the output voltage VIN of the protection switch 2 is the power supply voltage VB.
  • the load circuit 3 has a smoothing capacitor between the load terminals TVIN and GND, and the smoothing capacitor holds a DC voltage necessary for the operation of the load circuit 3.
  • FIG. 3 relates to the operation of the power supply protection circuit according to the first embodiment, and in particular, illustrates the second normal operation when the protection switch 2 is an Nch MOSFET.
  • the second switch 42a and the third switch 43a are turned off, and the fourth switch 44a is turned on.
  • a current flows as indicated by a broken arrow B in FIG. 3, and the voltage of the first capacitor 40 a is applied between the gate and the source of the protection switch 2.
  • the voltage of the first capacitor 40 a is the drive voltage VT described above, and the protection switch 2 is turned on.
  • the drive voltage VT is applied to the first capacitor 40a in the first normal operation, and the drive voltage VT of the first capacitor 40a is applied between the gate and source of the protection switch 2 in the second normal operation.
  • the protection switch 2 is repeatedly turned on and off at high frequency.
  • the second normal operation power is supplied from the power supply voltage VB to the load circuit 3 through the protection switch 2, and the smoothing capacitor between the load terminals TVIN and GND is charged to the power supply voltage VB.
  • the load circuit 3 is constantly supplied with the stable power supply voltage VB.
  • control unit 5a normally turns off the first switch 41a and the fifth switch 45a, and simultaneously turns on or off the second switch 42a and the third switch 43a in a predetermined cycle, and
  • the protection switch 2 is turned on or off by alternately turning on or off the fourth switch 44a with the second switch 42a.
  • the current source 47 may stop operating to save power.
  • FIG. 4 relates to the operation of the power supply protection circuit according to the first embodiment, and in particular, is a diagram for explaining an abnormal time protection operation in the Nch MOSFET. Although not shown in the drawings, a circuit for detecting an abnormality in the load circuit 3 will be described later.
  • the control unit 5a turns on the fifth switch 45a.
  • the protection switch 2 since the gate and source of the protection switch 2 are shorted, the protection switch 2 is turned off.
  • the fourth switch 44a is turned on to discharge the first capacitor 40a.
  • the first switch 41a, the second switch 42a, and the third switch 43a are turned off.
  • control unit 5a turns off the first switch 41a, the second switch 42a and the third switch 43a and turns on the fourth switch 44a and the fifth switch 45a when abnormal.
  • the current source 47 may stop operating to save power.
  • FIGS. 5 and 6 the case where the protection switch 2 in the power supply protection circuit 10a according to the first embodiment is a Pch MOSFET will be described.
  • the first capacitor 40a in FIGS. 2 to 4 is unnecessary.
  • the third switch 43a, the fourth switch 44a, and the fifth switch 45a are turned off by the control unit 5a, and the connection point between the third switch 43a and the fourth switch 44a.
  • the first terminal BX which is the second terminal, is connected to the power supply terminal TVB.
  • the determination circuit of control unit 5a that determines that protection switch 2 is a Pch MOSFET based on the fact that first terminal BX is at power supply voltage VB will be described later. .
  • FIG. 5 relates to the operation of the power supply protection circuit 10a according to the first embodiment, and in particular, illustrates the normal operation in the case where the protection switch 2 is a Pch MOSFET.
  • the second switch 42a is turned off and the first switch 41a is turned on.
  • a voltage lower than the source voltage by the drive voltage VT is applied to the gate of the protection switch 2 formed of a Pch MOSFET, so the protection switch 2 is always in the on state. That is, the control unit 5a normally protects the first switch 41a in the on state by turning off the second switch 42a, the third switch 43a, the fourth switch 44a, and the fifth switch 45a.
  • the switch 2 is made conductive. Since the protection switch 2 is on, the load circuit 3 is stably supplied with the power supply voltage VB.
  • FIG. 6 relates to the operation of the power supply protection circuit 10a according to the first embodiment, and in particular, is a diagram for explaining an abnormal time protection operation in the case where the protection switch 2 is a Pch MOSFET. Although not shown in the drawings, a circuit for detecting an abnormality in the load circuit 3 will be described later.
  • the control unit 5a when an abnormal state of the load circuit 3 is detected, such as a short circuit or low impedance between the load terminals TVIN and GND, for example, the control unit 5a turns on the second switch 42a.
  • the switch 41a is fixed off.
  • the protection switch 2 is turned off.
  • the protection switch 2 is turned off, the power supply from the DC power supply 1 to the load circuit 3 is cut off. That is, when abnormal, the control unit 5a turns on the second switch 42a, and turns off the first switch 41a, the third switch 43a, the fourth switch 44a, and the fifth switch 45a. Shuts off the protection switch 2. Thereby, it is possible to prevent the further damage of the load circuit 3 and to protect the DC power supply 1. Also, the current source 47 may stop operating to save power.
  • the power supply protection circuit 10a integrates at least the voltage source 46, the current source 47, and the first switch 41a to the fifth switch 45a as an integrated circuit, and the first capacitor 40a is integrated. It may be connected to the integrated circuit.
  • the protection switch 2 is a first semiconductor switch
  • the first terminal BX of the integrated circuit which is a connection point of the third switch 43a and the fourth switch 44a is not connected to the first capacitor 40a. Connect to DC power supply 1 or ground potential.
  • the control unit 5a determines that the protection switch 2 is the first semiconductor switch.
  • the protection switch 2 is an Nch MOSFET that is an example of a second semiconductor switch or a Pch MOSFET that is an example of a first semiconductor switch, and a load circuit.
  • the operation of the determination circuit which determines whether 3 is operating normally and the drive logic which drives each switch according to the output of the determination circuit will be described.
  • FIG. 7A is a block diagram showing a configuration of the control unit 5a according to the first embodiment.
  • the determination circuit 60 receives the power supply voltage VB, the first voltage VBX at the first terminal BX, and the output voltage VIN of the protection switch 2.
  • the protection switch 2 is an Nch MOSFET
  • the signal N / n indicates that the load circuit 3 is in a normal operation state
  • the protection switch 2 is an Nch MOSFET
  • the load circuit A signal N / a 3 indicates an abnormal state
  • a signal P / n indicates that the protection switch 2 is a Pch MOSFET, and a load circuit 3 is in a normal operation state
  • the protection switch 2 is a Pch MOSFET
  • the drive logic 70a receives the signals N / n, N / a, P / n, P / a, and the clock pulse signal Clk, and outputs drive signals
  • FIG. 7B is a circuit diagram showing a detailed configuration of the determination circuit 60 according to the first embodiment.
  • the power supply voltage VB is divided by the resistors 61 and 62 to generate an intermediate potential, and the first terminal BX is connected to this intermediate potential point.
  • the protection switch 2 is an Nch MOSFET before the start-up in which all the switches of the power supply protection circuit 10a are in the off state
  • the first terminal BX has an intermediate potential of the power supply voltage VB.
  • the protection switch 2 is a Pch MOSFET
  • the first terminal BX is connected to the power supply voltage VB (or the GND potential).
  • the first comparator 65 outputs an H level signal when the potential of the first terminal BX is lower than the power supply voltage VB by a first predetermined voltage
  • the second comparator 67 outputs a signal of the first terminal BX
  • an H level signal is output.
  • the first predetermined voltage is generated by a series circuit of the voltage source 63 and the zener diode 64
  • the second predetermined voltage is generated by the voltage source 66. Therefore, when the output of first AND circuit 68 which is the logical product of the outputs of first comparator 65 and second comparator 67 is at the H level, the potential at first terminal BX is an intermediate potential of power supply voltage VB.
  • the determination circuit 60 determines that the protection switch 2 is an Nch MOSFET. Conversely, when the output of the first AND circuit 68 is L level (Low level), it is determined that the potential of the first terminal BX is the power supply voltage VB or the GND potential and the protection switch 2 is a Pch MOSFET. The circuit 60 makes a determination.
  • the power supply voltage VB is applied to the first terminal BX when the protection switch 2 is a Pch MOSFET, so the Zener diode 64 of the determination circuit 60 is not necessary.
  • the zener diode 64 is added because the determination circuit 60 can be shared in the third embodiment described later.
  • the third embodiment is different from the other embodiments in that a voltage (VB-VT) is applied to the first terminal BX when the protection switch 2 is a Pch MOSFET.
  • the output voltage VIN of the protection switch 2 is compared by the monitoring comparator 105 with a separately set predetermined potential.
  • the predetermined potential is lower than the power supply voltage VB by the voltage of the threshold voltage generator 106. If the output voltage VIN is higher than the predetermined potential, the monitoring comparator 105 outputs an H level signal, and the load circuit 3 determines that the load circuit 3 is normal. If the output voltage VIN is lower than the predetermined potential, the monitoring comparator 105 outputs L A signal of level is output, and the load circuit 3 is determined to be abnormal.
  • the signals N / n, N / a, P / n, and P / a are output.
  • the logic circuit 71 includes four AND circuits 711 to 714 and two inverters 715 and 716 as shown in FIG. 7B.
  • FIG. 7C is a circuit diagram showing a configuration of the drive logic 70a of the control unit 5a according to the first embodiment.
  • FIG. 7D is a table showing a state in each operation of the first switch 41a to the fifth switch 45a according to the first embodiment. Although detailed description is omitted, the state of each switch as shown in FIG. 7D is obtained by the logic circuit as shown in FIG. 7C.
  • the first power supply circuit generates a potential that is reduced by the drive voltage VT from the input power supply.
  • the determination circuit 60 determines that the protection switch 2 is a Pch MOSFET and the load circuit 3 is normal, the first drive circuit drives the drive voltage VT (from the power supply voltage VB to the gate of the protection switch 2 formed of Pch MOSFET). The potential lowered by the second drive voltage is applied to turn on the protection switch 2.
  • the gate-source of the protection switch 2 formed of Pch MOSFET is shorted to turn off the protection switch 2 .
  • the second drive circuit drives the gate of the protection switch 2 formed of Nch MOSFET to the drive voltage from the power supply voltage VB.
  • a potential higher by VT (first drive voltage) is applied to turn on the protection switch 2.
  • the gate-source of the protection switch 2 formed of an Nch MOSFET is shorted to turn off the protection switch 2.
  • control can be performed regardless of whether the protection switch 2 is a Pch MOSFET or an Nch MOSFET, the choice of the protection switch 2 is wide, and design can be facilitated.
  • the power supply protection circuit 10a according to the first embodiment can be designed as an integrated circuit, whereby design can be further simplified and cost can be reduced.
  • the protection switch 2 is a Pch MOSFET or an Nch MOSFET at the time of start-up, so a dedicated determination terminal is not necessary and integration becomes easy. .
  • the determination circuit 60 described above detects the abnormal state of the load circuit 3 by monitoring the output voltage VIN as an example
  • the abnormality determination in the power supply protection circuit 10a is not limited to this method.
  • the supply current to the load circuit 3 flowing to the protection switch 2 may be detected, and when the supply current is equal to or more than a predetermined value, it may be determined as abnormal.
  • the detection by monitoring the output voltage VIN may be used in combination with the detection of the supply current.
  • the detection of the supply current can be realized by inserting a resistor in series with the protection switch 2 and detecting the voltage drop thereof, a method of detecting the on voltage of the protection switch 2, and the like. It is not limited.
  • the power supply protection circuit according to the second embodiment will be described.
  • the power supply protection circuit according to the second embodiment is different from the power supply protection circuit 10a according to the first embodiment mainly in the configurations of the first drive circuit and the second drive circuit.
  • the power supply protection circuit according to the second embodiment will be described focusing on differences from the power supply protection circuit 10a according to the first embodiment with reference to the drawings.
  • FIG. 8 is an entire circuit diagram of a power supply protection circuit 10b according to a second embodiment.
  • the power supply protection circuit 10b includes a circuit unit 4b and a control unit 5b.
  • the circuit unit 4 b includes a power supply terminal TVB connected to the DC power supply 1, a drive terminal HG connected to the control terminal of the protection switch 2, a first terminal BX, a connection terminal TC, and an output terminal of the protection switch 2. And a load terminal 3 connected to the load circuit 3 and a ground terminal TG connected to the ground potential.
  • the circuit unit 4b includes the voltage source 46, the current source 47, the first switch 41b, the second switch 42b, the third switch 43b, the fourth switch 44b, and the fourth switch 44b. And the switch 45b.
  • the circuit unit 4b includes the first capacitor 40b in the second state.
  • a discharge resistor 48 is connected between the drive terminal HG of the circuit unit 4b and the load terminal TVIN.
  • the circuit unit 4 b includes a first power supply circuit, a first drive circuit, and a second drive circuit.
  • the first power supply circuit includes a series circuit of a voltage source 46 and a current source 47 connected to the DC power supply 1.
  • the first drive circuit includes a first switch 41 b connected between a connection point of voltage source 46 and current source 47 and a control terminal of protection switch 2, and control terminals of DC power supply 1 and protection switch 2. And a series circuit of a second switch 42b and a third switch 43b.
  • the second drive circuit shares the first drive circuit and the second switch 42 b and is connected between the connection point of the voltage source 46 and the current source 47 and the output terminal of the protection switch 2.
  • the connection point between the second switch 42b and the third switch 43b, and the connection point between the fourth switch 44b and the fifth switch 45b A discharge resistor 48 is provided between the control terminal of the protection switch 2 and the output terminal.
  • the control unit 5b When the circuit unit 4b is in the first state, the control unit 5b turns on the second switch 42b and turns off at least one of the fourth switch 44b and the fifth switch 45b. In a normal state, the first switch 41 b is turned on, and the third switch 43 b is turned off, whereby the protection switch 2 is conducted. When abnormal, the control unit 5 b turns on the third switch 43 b and turns off the first switch 41 b to shut off the protection switch 2.
  • the control unit 5b turns the first switch 41b off when the circuit unit 4b is in the second state, and normally turns on the second switch 42b and the fourth switch 44b simultaneously in a predetermined cycle.
  • the third switch 43b and the fifth switch 45b are turned on and off alternately with the second switch 42b to make the protection switch 2 conductive.
  • the control unit 5b turns on the second switch 42b and the fourth switch 44b when abnormal, and turns off the third switch 43b and the fifth switch 45b to shut off the protection switch 2.
  • the protection switch 2 is the first semiconductor switch, the first capacitor 40b is not connected and the connection point between the fourth switch 44b and the fifth switch 45b. If the first terminal BX of a certain integrated circuit is connected to the DC power supply 1 and it is detected that the potential of the first terminal BX is the power supply voltage of the DC power supply 1 when the power supply protection circuit 10b is activated, the protection switch 2 It is determined that the semiconductor switch is one.
  • the gate capacitance is discharged during the normal operation and the protection switch 2 is turned off.
  • the gate voltage is set to be maintained, the on state is maintained. Therefore, the power loss associated with the on and off of the protection switch 2 can be reduced.
  • FIG. 9 is a diagram for explaining the operation of the power supply protection circuit according to the second embodiment, and in particular, the first normal operation of the Nch MOSFET.
  • the first switch 41 b is fixed to be off, and the second switch 42 b and the fourth switch 44 b are repeatedly repeatedly turned on or off in synchronization, and the third switch 43 b and the fifth switch 45 b Are repeatedly turned on or off in reverse phase.
  • the second switch 42b and the fourth switch 44b are turned on, and the third switch 43b and the fifth switch 45b are turned off.
  • a current flows as indicated by a broken line arrow C shown in FIG. 9, and the drive voltage VT is applied to the first capacitor 40b.
  • the gate of the protection switch 2 formed of an Nch MOSFET is discharged with a time constant CR determined by the resistance value R of the discharge resistor 48 and the gate capacitance C of the protection switch 2.
  • FIG. 10 is a diagram for explaining the operation of the power supply protection circuit 10b according to the second embodiment, and in particular, the second normal operation of the Nch MOSFET.
  • the second switch 42b and the fourth switch 44b are turned off, and the third switch 43b and the fifth switch 45b are turned on.
  • a current flows as indicated by a dashed arrow D shown in FIG. 10, and the voltage of the first capacitor 40 b is applied to the gate of the protection switch 2.
  • the drive voltage VT first drive voltage
  • the protection switch 2 is turned on.
  • FIG. 11 relates to the operation of the power supply protection circuit 10b according to the second embodiment, and in particular, is a diagram for explaining an abnormal time protection operation in the Nch MOSFET.
  • the state of the first normal operation described above is held as the abnormal state protection operation. Further, the charge of the gate capacitance of the protection switch 2 is discharged by the discharge resistor 48, and eventually the protection switch 2 is turned off. Note that the current source 47 may stop operating to save power.
  • the operation of the power supply protection circuit 10b when the circuit unit 4b is in the first state will be described with reference to FIGS. 12 and 13.
  • the protection switch 2 in the power supply protection circuit 10b according to the second embodiment is a Pch MOSFET
  • the first capacitor 40b in FIGS. 9 to 11 is unnecessary.
  • the control unit 5b turns on the second switch 42b and turns off the fourth switch 44b.
  • FIG. 12 relates to the operation of the power supply protection circuit according to the second embodiment, and in particular, is a diagram for explaining the normal operation in the Pch MOSFET.
  • the control unit 5b turns on the first switch 41b and turns off the third switch 43b.
  • the fifth switch 45 b may be on or off. Further, since a voltage lower than the source voltage by the drive voltage VT (second drive voltage) is applied to the gate of the protection switch 2 formed of a Pch MOSFET, the protection switch 2 is always turned on.
  • VT second drive voltage
  • FIG. 13 relates to the operation of the power supply protection circuit 10b according to the second embodiment, and in particular, is a diagram for explaining an abnormal time protection operation in the Pch MOSFET.
  • the controller 5b fixes the second switch 42b and the third switch 43b in the on state, and turns the first switch 41b in the off state. It is fixed and turned off by shorting between the gate and source of the protection switch 2. Note that the current source 47 may stop operating to save power.
  • FIG. 14A is a circuit diagram showing a configuration of a drive logic 70 b of the control unit 5 b according to the second embodiment.
  • FIG. 14B is a table showing a state in each operation of the first switch 41b to the fifth switch 45b according to the second embodiment.
  • the control unit 5b according to the present embodiment has a drive logic 70b shown in FIG. 14A instead of the drive logic 70a of the control unit 5a according to the first embodiment.
  • the state of each switch as shown in FIG. 14B can be obtained by the logic circuit as shown in FIG. 14A.
  • the power supply protection circuit according to the third embodiment will be described.
  • the power supply protection circuit according to the third embodiment is different from the power supply protection circuits according to the first embodiment and the second embodiment mainly in the configuration of the first drive circuit and the second drive circuit.
  • the power supply protection circuit according to the third embodiment will be described with reference to the drawings, focusing on differences from the respective power supply protection circuits according to the above-described first embodiment and the second embodiment.
  • FIG. 15 is an entire circuit diagram of a power supply protection circuit 10c according to the third embodiment.
  • the power supply protection circuit 10c includes a circuit unit 4c and a control unit 5c.
  • the circuit unit 4c includes a power supply terminal TVB connected to the DC power supply 1, a drive terminal HG connected to the control terminal of the protection switch 2, a first terminal BX, a second terminal 52c, and a third terminal. 53c, a load terminal TVIN connected to the output terminal of the protection switch 2 and the load circuit 3, and a ground terminal TG connected to the ground potential.
  • the first terminal BX is a connection point between the second switch 42c and the third switch 43c.
  • the second terminal 52 c is a connection point between the voltage source 46 and the current source 47.
  • the third terminal 53 c is a connection point between the first switch 41 c and the voltage source 46.
  • the circuit unit 4c includes the voltage source 46, the current source 47, the first switch 41c, the second switch 42c, the third switch 43c, the fourth switch 44c, and the fourth switch 44c. And a switch 45c.
  • the circuit unit 4c also includes a first capacitor 50c and a second capacitor 40c in the second state.
  • the circuit unit 4c has a first power supply circuit, a first drive circuit, and a second drive circuit.
  • the first power supply circuit includes a series circuit of a first switch 41 c connected to the DC power supply 1, a voltage source 46, and a current source 47.
  • the first drive circuit is a series circuit of a second switch 42c and a third switch 43c connected between the connection point of the first switch 41c and the voltage source 46 and the control terminal of the protection switch 2.
  • the second drive circuit shares a first drive circuit and a second switch 42c, and a first capacitor 50c connected between the first terminal BX and the output terminal of the protection switch 2; A fourth switch 44c connected between a connection point of the current source 47 and the current source 47 and the output terminal of the protection switch 2, and a fifth switch connected between the control terminal and the output terminal of the protection switch 2. And a switch 45c.
  • the protection switch 2 is the first semiconductor switch, that is, when the circuit unit 4c is in the first state, the first capacitor 50c is not connected, and the first terminal BX and the second terminal 52c are connected. Connected The control unit 5c turns on the first switch 41c and the third switch 43c, and turns off the fourth switch 44c and the fifth switch 45c. The control unit 5c normally turns on the second switch 42c to turn on the protection switch 2, and turns off the second switch 42c to turn off the protection switch 2 if abnormal.
  • the protection switch 2 is a second semiconductor switch, that is, when the circuit unit 4c is in the second state, the first terminal BX and the second terminal 52c are not connected.
  • the control unit 5c turns on or off the first switch 41c at a predetermined cycle, and turns on or off the second switch 42c and the fourth switch 44c alternately with the first switch 41c.
  • the switch 43c is turned on, and the fifth switch 45c is turned off to make the protection switch 2 conductive.
  • the control unit 5c turns on the fifth switch 45c, turns off the first switch 41c to the fourth switch 44c, and shuts off the protection switch 2.
  • the power supply protection circuit 10c is an integrated circuit in which at least the voltage source 46, the current source 47, and the first switch 41c to the fifth switch 45c are integrated to form an integrated circuit.
  • the two capacitors 40c may be connected to the above integrated circuit.
  • the protection switch 2 is a first semiconductor switch
  • the first capacitor 50c is not connected, but the first terminal BX and the second terminal 52c are connected, and the first terminal is connected when the power supply protection circuit 10c is activated.
  • the protection switch 2 is the first semiconductor switch.
  • the control unit 5c synchronously turns on or off the second switch 42c and the fourth switch 44c, and turns on or off the first switch 41c in reverse phase.
  • FIG. 16 is a diagram for explaining the operation of the power supply protection circuit 10c according to the third embodiment, and in particular, the first normal operation of the Nch MOSFET.
  • the control unit 5 c turns off the second switch 42 c, the fourth switch 44 c and the fifth switch 45 c, and turns on the first switch 41 c and the third switch 43 c.
  • a current flows and a drive voltage VT (first drive voltage) is applied between both electrodes of the second capacitor 40c.
  • VT first drive voltage
  • the voltage of the first capacitor 50c is applied between the gate and source of the protection switch 2 formed of an Nch MOSFET, and the protection switch 2 is turned on.
  • FIG. 17 is a diagram for explaining the operation of the power supply protection circuit 10c according to the third embodiment, and in particular, the second normal operation of the Nch MOSFET.
  • the control unit 5 c turns on the second switch 42 c and the fourth switch 44 c and turns off the first switch 41 c. At this time, a current flows as indicated by a dashed arrow F shown in FIG. 17, and power is supplied from the second capacitor 40c to the first capacitor 50c. In addition, the gate voltage of the protection switch 2 rises. Note that the current source 47 may stop operating to save power.
  • FIG. 18 relates to the operation of the power supply protection circuit 10c according to the third embodiment, and in particular, is a diagram for describing an abnormality protection operation in the Nch MOSFET.
  • control unit 5c turns on the fifth switch 45c to turn off the protection switch 2, and fixes the first switch 41c to the fourth switch 44c off. Note that the current source 47 may stop operating to save power.
  • the protection switch 2 according to the power supply protection circuit 10c according to the third embodiment is a first semiconductor switch will be described with reference to FIGS. 19 and 20.
  • FIG. In this case, the first capacitor 50c and the second capacitor 40c become unnecessary. Further, the control unit 5c turns on the first switch 41c and the third switch 43c, and turns off the fourth switch 44c and the fifth switch 45c. Further, the first terminal BX and the second terminal 52c are connected.
  • FIG. 19 relates to the operation of the power supply protection circuit 10c according to the third embodiment, and in particular, is a diagram for explaining the normal operation of the Pch MOSFET.
  • the control unit 5c turns off the second switch 42c.
  • VT second drive voltage
  • FIG. 20 relates to the operation of the power supply protection circuit 10c according to the third embodiment, and in particular, is a diagram for describing an abnormality protection operation in the Pch MOSFET.
  • the control unit 5c turns on the second switch 42c. Further, since the gate of the protection switch 2 is shorted to the source, the protection switch 2 is turned off. Note that the current source 47 may stop operating to save power.
  • FIG. 21A is a circuit diagram showing a configuration of a drive logic 70c of the control unit 5c according to the third embodiment.
  • FIG. 21B is a table showing a state in each operation of the first switch 41 c to the fifth switch 45 c according to the third embodiment.
  • the control unit 5c according to the present embodiment has a drive logic 70c shown in FIG. 21A instead of the drive logic 70a of the control unit 5a according to the first embodiment.
  • the state of each switch as shown in FIG. 21B can be obtained by the logic circuit as shown in FIG. 21A.
  • Embodiment 4 The power supply protection circuit according to the fourth embodiment will be described.
  • a stabilized power supply circuit may be provided on the input side of the load circuit 3.
  • a power supply protection circuit suitable for using a step-down converter as the stabilized power supply circuit will be described with reference to FIGS. 22 to 28B, focusing on differences from the power supply protection circuit according to the first embodiment. Do.
  • FIG. 22 is an entire configuration diagram of a power supply protection circuit 10 d according to a fourth embodiment. As shown in FIG. 22, the power supply protection circuit 10d includes a circuit unit 4d and a control unit 5d.
  • the circuit unit 4d includes a power supply terminal TVB connected to the DC power supply 1, a drive terminal HG connected to the control terminal of the protection switch 2, a first terminal BX, a connection terminal BY, an intermediate terminal LX, and a regulator. It has a terminal TVR, a load terminal TVIN connected to the output terminal of the protection switch 2, and a ground terminal TG connected to the ground potential.
  • a step-down converter is configured between the protection switch 2 connected to the DC power supply 1 and the load circuit 3.
  • the step-down converter provided on the input side of the load circuit 3 has a series circuit of a high side switch QH and a low side switch QL alternately turned on or off in a predetermined cycle by the control drive circuits CH and CL.
  • a predetermined voltage is applied to the load circuit 3 through the filter circuit 31 including an inductor L and a smoothing capacitor Co from an intermediate terminal LX which is a connection point of the high side switch QH and the high side switch QH and the low side switch QL connected to the terminal. Is supplied.
  • the circuit unit 4d of the power supply protection circuit 10d of the present embodiment has a series circuit including the control drive circuits CH and CL of the step-down converter, the high side switch QH and the low side switch QL.
  • the high side switch QH is connected to the output terminal of the protection switch 2.
  • the circuit unit 4d is a first power supply circuit that generates a first potential lowered from the DC power supply 1 by the first drive voltage VT, the voltage source 46 and the current source 47, and the protection switch 2 is a first semiconductor switch.
  • the first drive including the first switch 41d to the fourth switch 44d for applying the first potential to the control terminal of the protection switch 2
  • a second power supply circuit 53 comprising a circuit and a series regulator that generates a second potential higher than the ground potential by a second drive voltage VREG using the power supply voltage of the DC power supply 1, and the protection switch 2
  • a second drive circuit that applies a second drive voltage between the control terminal and the output terminal of the protection switch 2.
  • the second drive circuit includes a second power supply circuit 53 and a first rectifying element 49d formed of a diode or the like connected between an intermediate terminal LX which is a connection point between the high side switch QH and the low side switch QL. It has a series circuit with the first capacitor 40d, and applies the second drive voltage VREG to the first capacitor 40d from the second power supply circuit 53 via the first rectifying element 49d when the low side switch QL is on.
  • the first power supply circuit has a series circuit including a voltage source 46 and a current source 47 which are connected to the DC power supply 1 to generate a drive voltage VT of the protection switch 2, and the first drive circuit A series circuit of a first switch 41d and a second switch 42d connected between a connection point with the current source 47 and the control terminal of the protection switch 2 and one end connected to the control terminal of the protection switch 2 Between the connection point BY to which the third switch 43 d and the other end of the third switch 43 d are connected, the connection point between the first switch 41 d and the second switch 42 d, and the output terminal of the protection switch 2 And a fourth switch 44d connected.
  • FIG. 23 an operation in the case where the protection switch 2 in the power supply protection circuit 10d according to the fourth embodiment is an Nch MOSFET will be described. In this case, the fourth switch 44d is turned on. Note that the current source 47 may stop operating to save power.
  • FIG. 23 is a diagram for explaining a first normal operation of the Nch MOSFET in which the protection switch 2 is related to the operation of the power supply protection circuit 10d according to the fourth embodiment.
  • the first normal operation shown in FIG. 23 is the case where the high side switch QH performing switching operation in the step-down converter is off and the low side switch QL is on.
  • a current flows from the second power supply circuit 53 through the first rectifying element 49d as indicated by the dashed arrow H in FIG. 23, and the voltage VREG is applied to the first capacitor 40d.
  • the third switch 43d is in the on state, and the voltage of the second capacitor 50d is applied between the gate and the source of the protection switch 2.
  • charge is supplied to the second capacitor 50d, and the protection switch 2 is turned on by the voltage of the second capacitor 50d.
  • the fourth switch 44d may be on as described above and as shown in FIGS.
  • FIG. 24 relates to the operation of the power supply protection circuit 10d according to the fourth embodiment, and is a view for explaining a second normal operation in which the protection switch 2 is an Nch MOSFET.
  • the second normal operation shown in FIG. 24 is the case where the high side switch QH performing switching operation in the step-down converter is on and the low side switch QL is off.
  • the second rectifying element 45d formed of a switch When the second rectifying element 45d formed of a switch is in the on state, the charge of the first capacitor 40d flows as indicated by the broken line arrow I shown in FIG. 24, and the second capacitor 50d is charged.
  • the third switch 43d is in the on state, and the voltage of the second capacitor 50d is applied between the gate and the source of the protection switch 2 to be in the on state.
  • the fourth switch 44d may be on as described above and as shown in FIGS.
  • the first normal operation and the second normal operation are switching operations of the step-down converter (normally 100 kHz to Voltage VREG output from the second power supply circuit 53 charges the first capacitor 40d during the first normal operation, and the first normal operation is performed for the second normal operation.
  • the voltage of the capacitor 40d charges the second capacitor 50d.
  • a voltage of approximately VREG is always applied between the gate and the source of the protection switch 2, the protection switch 2 maintains the on state, and the power supply voltage VB is input to the step-down converter.
  • FIG. 25 relates to the operation of the power supply protection circuit 10d according to the fourth embodiment, and illustrates an abnormality protection operation when the protection switch 2 is an Nch MOSFET.
  • the ground terminal of the output terminal of the protection switch 2 is assumed due to simultaneous turning on of the high side switch QH and the low side switch QL.
  • the second switch 42d and the fourth switch 44d are turned on, the third switch 43d is turned off, and the other switches are turned off.
  • the gate-source voltage of the switch 2 is shorted to turn off the protection switch 2.
  • the DC power supply 1 is protected from an abnormal state on the load side including the step-down converter.
  • the operation of the power supply protection circuit 10b when the circuit unit 4d is in the first state will be described.
  • the operation in the case where the protection switch 2 in the power supply protection circuit 10d according to the fourth embodiment is a Pch MOSFET will be described.
  • the first capacitor 40d and the second capacitor 50d are unnecessary, and the power supply terminal TVB of the circuit unit 4d, the first terminal BX, and the connection terminal BY are connected. Since the first terminal BX or the connection terminal BY is maintained at the power supply voltage VB, the control unit 5d determines that the protection switch 2 is a Pch MOSFET.
  • the second rectifying element 45d and the fourth switch 44d are turned off.
  • the second power supply circuit 53 may stop operating to save power.
  • a voltage corresponding to the drive voltage VT is generated in the voltage source 46 which is the first power supply circuit.
  • FIG. 26 is a diagram related to the operation of the power supply protection circuit 10d according to the fourth embodiment, illustrating normal operation when the protection switch 2 is a Pch MOSFET.
  • the first switch 41d and the second switch 42d are turned on, and the third switch 43d is turned off.
  • a voltage lower than the output voltage VIN, which is the source voltage, by the drive voltage VT (second drive voltage) is applied to the gate of the protection switch 2, so that the protection switch 2 is turned on.
  • VB is input to the buck converter.
  • FIG. 27 relates to the operation of the power supply protection circuit 10d according to the fourth embodiment and is a diagram for explaining an abnormal time protection operation when the protection switch 2 is a Pch MOSFET.
  • an abnormal state protection operation such as a ground fault state of the output terminal of the protection switch 2 due to simultaneous turning on of the high side switch QH and the low side switch QL of the step-down converter.
  • the control unit 5d turns off the first switch 41d and the second switch 42d, and turns on the third switch 43d.
  • the protection switch 2 is turned off.
  • the DC power supply 1 is protected from an abnormal state on the load side including the step-down converter.
  • the current source 47 may stop operating to save power.
  • the protection switch 2 is an Nch MOSFET. Since the drive voltage can be supplied to the protection switch 2 using the switching operation of the converter, there is no need to generate a drive pulse in the control unit 5d of the power supply protection circuit 10d.
  • a bootstrap circuit necessary for driving the Nch MOSFET is not necessary when the protection switch 2 is a Pch MOSFET. Therefore, by connecting the first terminal BX to which the first capacitor 40d of the bootstrap circuit is connected to the power supply terminal TVB, it is assumed that the first voltage VBX of the first terminal BX at startup is the power supply voltage VB. For example, if the protection switch 2 is a Pch MOSFET and the voltage is lower than the power supply voltage VB, it can be determined whether the protection switch 2 is a Pch MOSFET or an Nch MOSFET such that the protection switch 2 is an NchMOSFET.
  • the determination can also be made by grounding to GND.
  • a circuit that can determine that the protection switch 2 is an NchMOSFET when the protection switch 2 is a Pch MOSFET when the voltage of the first terminal BX is the power supply voltage VB or GND and is approximately an intermediate voltage between GND and VB is The configuration may be similar to that of the determination circuit 60 according to the first embodiment.
  • the determination circuit 60 also includes a circuit for detecting an abnormality in the load circuit 3 and can be applied to the determination according to the fourth embodiment as well. The operation of each switch according to the output of determination circuit 60 is different from that of the first embodiment.
  • FIG. 28A is a circuit diagram showing a configuration of a drive logic 70 d of the control unit 5 d according to the fourth embodiment.
  • FIG. 28B is a table showing a state of each operation of the first switch 41 d to the fourth switch 44 d and the second rectifying element 45 d according to the fourth embodiment.
  • the control unit 5d according to the fourth embodiment has a drive logic 70d shown in FIG. 28A in place of the drive logic 70a of the control unit 5a according to the first embodiment.
  • the state of each switch as shown in FIG. 28B can be obtained by the logic circuit as shown in FIG. 28A.
  • the control unit compares the potential of the output terminal of the protection switch 2 with a predetermined potential, and determines whether the above-described comparator is normal before starting the power supply protection circuit. And a monitoring circuit that forcibly turns on the protection switch 2 for a predetermined time at the time of start-up.
  • FIG. 29 is an entire circuit diagram of the power supply protection circuit according to the fifth embodiment and is a diagram for explaining the operation of the power supply protection circuit at the time of start-up test mode.
  • the power supply protection circuit is a circuit that controls the protection switch 2 inserted in the power supply line connecting the DC power supply 1 and the load circuit 3.
  • the power supply protection circuit includes a voltage source 46, a current source 47, a monitoring comparator 105, a threshold voltage generator 106, switches 107 to 110, inverters 111 and 112, a delay time generator 113, and a state latch circuit. 120 to 124 and multipliers 125 to 130.
  • the monitoring comparator 105 is an example of a comparator that compares the potential of the output terminal of the protection switch 2 with a predetermined potential.
  • the monitoring circuit includes threshold voltage generator 106, switches 107 to 110, inverters 111 and 112, delay time generator 113, and state latch circuits 120 to 124 shown in FIG. And multipliers 125 to 130.
  • the protection switch 2 is turned on for a predetermined time set by the generator 113.
  • the SH check H detection
  • the SL check L detection
  • the switch 108 when the switch 108 is on and the monitor comparator 105 outputs an H level signal whose output is a normal value
  • the multiplier 126 outputs an H level signal
  • the ON check (check of the ON state of the protection switch 2)
  • the output of the delay time generator 113 is at L level during the delay time, so the multiplier The output of 128 is L level, the output of inverter 112 is H level, the output of multiplier 129 is H level, and switch 110 is turned on. Therefore, the protection switch 2 is also forcibly turned on during the delay time of the delay time generator 113.
  • the delay time of the delay time generator 113 is set longer than the rise time of the voltage VIN at the output terminal of the protection switch 2.
  • the output of the monitoring comparator 105 is at the normal value L level (the output of the inverter 111 is at the H level).
  • the output of the delay time generator 113 is at the H level, and the output of the multiplier 128 reflects the output of the monitor comparator 105. That is, when the voltage VIN at the output terminal of the protection switch 2 is higher than a predetermined value, the protection switch 2 is turned on, and when the voltage VIN is lower than the predetermined value, the protection switch 2 is turned off.
  • control unit according to the fourth embodiment can be applied to the control unit according to each of the above embodiments.
  • the protection switch 2 has been described as an Nch or Pch MOSFET, but the present disclosure is not limited to these.
  • the protection switch may be an NPN or PNP bipolar transistor.
  • the drive voltage is generated and applied to the MOSFET in order to turn on the MOSFET, but in the case of a bipolar transistor, it is necessary to supply a base current. Therefore, in the case of using a bipolar transistor as the protection switch 2, a circuit change is made such that the drive voltage described in the first to fourth embodiments is applied to a resistor and a base current is supplied from the resistor to the base terminal of the bipolar transistor. Is necessary.
  • the power supply protection circuit of the present disclosure can achieve high performance, particularly as a power supply protection circuit for automotive applications, and is industrially useful.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Protection Of Static Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

電源保護回路（１０ａ）は、直流電源（１）と負荷回路（３）とを接続する電源ラインに挿入される保護スイッチ（２）を制御する電源保護回路（１０ａ）であって、保護スイッチ（２）に接続される回路部（４ａ）と、回路部（４ａ）の動作状態を第１の状態又は第２の状態に切り替える制御部（５ａ）とを備え、第１の状態は、保護スイッチ（２）が第１の導電型の半導体層に制御端子が接続される第１の半導体スイッチである場合に保護スイッチ（２）を駆動できる動作状態であり、第２の状態は、保護スイッチ（２）が第１の導電型と異なる第２の導電型の半導体層に制御端子が接続される第２の半導体スイッチである場合に保護スイッチ（２）を駆動できる動作状態である。

Description

電源保護回路
　本開示は、電源保護回路に関する。
　直流電源と負荷回路との間に保護スイッチを設け、負荷回路の異常を検出すると保護スイッチを遮断する、従来技術の電源保護回路が知られている。このような電源保護回路について図３０及び図３１を用いて説明する。
　図３０は、従来技術の電源保護回路の概略構成を示す回路図である。図３０に示されるように、電源保護回路は、直流電源８０１と負荷回路８０３とを接続する電源ラインに挿入される。電源保護回路は、保護スイッチ８０２と、制御回路８０４とを備える。また、制御回路８０４は、通常時は保護スイッチ８０２を導通させて負荷回路８０３に直流電源８０１からの電力を伝達する。また、制御回路８０４が負荷回路８０３からの情報に基づいて異常を検知すると、保護スイッチ８０２を遮断し、直流電源８０１からの電力の供給を停止する。これにより、負荷回路８０３のさらなる損傷を防ぎ、かつ、直流電源８０１を保護する。
　また、図３１は、特許文献１で開示された従来技術の電源保護回路の構成を示す回路図である。図３１に示される電源装置９０１は、直流電源９０２と、負荷回路としての回路ブロック９０６と、電源保護回路を構成する制御ブロック９０３、第１のスイッチ回路９０４及び第２のスイッチ回路９０５とを備える。第１のスイッチ回路９０４は、トランジスタ９４１と抵抗９４２及び９４４とを有する。第２のスイッチ回路９０５は、トランジスタ９５１と、抵抗９５２及び９５３とで構成されるスイッチと、ダイオード９５７とコンデンサ９５６との並列回路と、帰還抵抗９５４とを有する。
　図３１に示される制御ブロック９０３は、起動時に、オン／オフ制御信号９３４をＨレベル（つまり、ＨＩＧＨレベル）にする。これにより、コンデンサ９５６に充電電流ｉ１２が流れ、トランジスタ９５１がオンとなり、トランジスタ９４１のベース電流ｉ１１が流れ、第１のスイッチ回路９０４はオンとなる。通常であれば、電源ライン９０６Ａに電圧が発生し、帰還抵抗９５４を介して電流ｉ１３が流れ、コンデンサ９５６の満充電によってｉ１２が無くなっても、第１のスイッチ回路９０４のトランジスタ９４１はオンに維持され、回路ブロック９０６に電力が供給される。
　異常時、電源ライン９０６Ａが接地ラインにショートしていると、コンデンサ９５６の充電電流ｉ１２が流れている期間は、第１のスイッチ回路９０４はオンであるため、第１のスイッチ回路９０４に過電流が流れる。しかし帰還電流ｉ１３は流れないため、ｉ１２が無くなるとトランジスタ９５１はオフとなり、第１のスイッチ回路９０４はオフとなる。
特開平６－８６４６０号公報
　図３０及び図３１に示されるような従来技術の電源保護回路では、保護スイッチとしてにＰＮＰトランジスタ（又はＰｃｈＭＯＳＦＥＴ）が用いられているが、ＮＰＮトランジスタ（又はＮｃｈＭＯＳＦＥＴ）を用いる場合もある。一般的に、同形状であればＮＰＮトランジスタ（又はＮｃｈＭＯＳＦＥＴ）の方がオン時の導通電圧を低くできるが、駆動電圧として電源電圧より高い電圧が必要になるために駆動回路の複雑化という課題がある。設計者は、要求性能や価格目標に応じて適切なデバイスを保護スイッチとして選択しなくてはならない。
　本開示は、保護スイッチの選択肢が広く、設計の容易化が可能な電源保護回路の提供を目的とする。
　上記目的を達成するために、本開示の一形態に係る電源保護回路は、直流電源と負荷回路とを接続する電源ラインに挿入される保護スイッチを制御する電源保護回路であって、前記保護スイッチに接続される回路部と、前記回路部の動作状態を第１の状態又は第２の状態に切り替える制御部とを備え、前記第１の状態は、前記保護スイッチが第１の導電型の半導体層に制御端子が接続される第１の半導体スイッチである場合に前記保護スイッチを駆動できる動作状態であり、前記第２の状態は、前記保護スイッチが前記第１の導電型と異なる第２の導電型の半導体層に制御端子が接続される第２の半導体スイッチである場合に前記保護スイッチを駆動できる動作状態である。
　本開示により、保護スイッチの選択肢が広く、設計の容易化が可能な電源保護回路を提供できる。
図１は、実施の形態１に係る電源保護回路の全体回路図である。 図２は、実施の形態１に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第１の通常動作を説明する図である。 図３は、実施の形態１に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第２の通常動作を説明する図である。 図４は、実施の形態１に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。 図５は、実施の形態１に係る電源保護回路の動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける通常動作を説明する図である。 図６は、実施の形態１に係る電源保護回路の動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。 図７Ａは、実施の形態１に係る制御部の構成を示すブロック図である。 図７Ｂは、実施の形態１に係る判定回路の詳細構成を示す回路図である。 図７Ｃは、実施の形態１に係る制御部の駆動ロジックの構成を示す回路図である。 図７Ｄは、実施の形態１に係る第１のスイッチ～第５のスイッチの各動作における状態を示す表である。 図８は、実施の形態２に係る電源保護回路の全体回路図である。 図９は、実施の形態２に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第１の通常動作を説明する図である。 図１０は、実施の形態２に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第２の通常動作を説明する図である。 図１１は、実施の形態２に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。 図１２は、実施の形態２に係る電源保護回路の動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける通常動作を説明する図である。 図１３は、実施の形態２に係る電源保護回路の動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。 図１４Ａは、実施の形態２に係る制御部の駆動ロジックの構成を示す回路図である。 図１４Ｂは、実施の形態２に係る第１のスイッチ～第５のスイッチの各動作における状態を示す表である。 図１５は、実施の形態３に係る電源保護回路の全体回路図である。 図１６は、実施の形態３に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第１の通常動作を説明する図である。 図１７は、実施の形態３に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第２の通常動作を説明する図である。 図１８は、実施の形態３に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。 図１９は、実施の形態３に係る電源保護回路の動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける通常動作を説明する図である。 図２０は、実施の形態３に係る電源保護回路の動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。 図２１Ａは、実施の形態３に係る制御部の駆動ロジックの構成を示す回路図である。 図２１Ｂは、実施の形態３に係る第１のスイッチ～第５のスイッチの各動作における状態を示す表である。 図２２は、実施の形態４に係る電源保護回路の全体回路図である。 図２３は、実施の形態４に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第１の通常動作を説明する図である。 図２４は、実施の形態４に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第２の通常動作を説明する図である。 図２５は、実施の形態４に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。 図２６は、実施の形態４に係る電源保護回路の動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける通常動作を説明する図である。 図２７は、実施の形態４に係る電源保護回路の動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。 図２８Ａは、実施の形態４に係る制御部の駆動ロジックの構成を示す回路図である。 図２８Ｂは、実施の形態４に係る第１のスイッチ～第４のスイッチ及び第２の整流素子の各動作における状態を示す表である。 図２９は、実施の形態５に係る電源保護回路の全体回路図であり、起動時テストモードの動作を説明する図である。 図３０は、従来技術の電源保護回路の概略構成を示す回路図である。 図３１は、特許文献１で開示された従来技術の電源保護回路の構成を示す回路図である。
　以下、実施の形態に係る電源保護回路について、図面を参照しながら説明する。
　本実施の形態に係る電源保護回路は、直流電源と負荷回路とを接続する電源ラインに挿入される保護スイッチを制御する電源保護回路であって、前記保護スイッチに接続される回路部と、前記回路部の動作状態を第１の状態又は第２の状態に切り替える制御部とを備え、前記第１の状態は、前記保護スイッチが第１の導電型の半導体層に制御端子が接続される第１の半導体スイッチである場合に前記保護スイッチを駆動できる動作状態であり、前記第２の状態は、前記保護スイッチが前記第１の導電型と異なる第２の導電型の半導体層に制御端子が接続される第２の半導体スイッチである場合に前記保護スイッチを駆動できる動作状態である。
　また、各図面においては、保護スイッチとして、第１の導電型の半導体層に制御端子が接続される第１の半導体スイッチを代表してＰｃｈＭＯＳＦＥＴ、第２の導電型の半導体層に制御端子が接続される第２の半導体スイッチを代表してＮｃｈＭＯＳＦＥＴを示す。
　なお、以下の実施の形態は、いずれも本開示の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは一例であり、本開示を限定するものではない。また、以下の実施の形態における構成要素のうちの、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　また、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略又は簡略化する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
　また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成については同一の符号を付す。
　（実施の形態１）
　図面を参照としながら、実施の形態１に係る電源保護回路について説明する。
　図１は、実施の形態１に係る電源保護回路の全体回路図である。
　図１に示されるように、電源保護回路１０ａは、直流電源１と負荷回路３とを接続する電源ラインに挿入される保護スイッチ２を制御する回路である。電源保護回路１０ａは、保護スイッチに接続される回路部４ａと、回路部４ａの動作状態を第１の状態又は第２の状態に切り替える制御部５ａとを備える。
　回路部４ａの第１の状態は、保護スイッチ２が第１の導電型の半導体層に制御端子が接続される第１の半導体スイッチである場合に保護スイッチ２を駆動できる動作状態である。回路部４ａの第２の状態は、保護スイッチ２が第１の導電型と異なる第２の導電型の半導体層に制御端子が接続される第２の半導体スイッチである場合に保護スイッチを駆動できる動作状態である。以下では、第１の導電型をＮ型とし、第２の導電型をＰ型とする。第１の導電型の半導体層に制御端子が接続される第１の半導体スイッチとして、例えば、ＰチャネルやＰＮＰ型の半導体スイッチなどが挙げられる。第２の導電型の半導体層に制御端子が接続される第２の半導体スイッチとして、例えば、ＮチャネルやＮＰＮ型の半導体スイッチなどが挙げられる。以下では、第１の半導体スイッチ及び第２の半導体スイッチとして、それぞれ、ＰｃｈＭＯＳＦＥＴ及びＮｃｈＭＯＳＦＥＴを用いる例を示す。
　回路部４ａは、直流電源１の高電位側の出力電圧である電源電圧ＶＢから第１の半導体スイッチの第１の駆動電圧だけ低い第１の電位を生成する第１の電源回路と、第１の状態において、第１の電位を制御端子に印加する第１の駆動回路と、第２の状態において、第２の半導体スイッチの制御端子と、保護スイッチ２と負荷回路３との接続点との間に第２の半導体スイッチの第２の駆動電圧を印加する第２の駆動回路とを有する。
　回路部４ａは、直流電源１に接続される電源端子ＴＶＢと、保護スイッチ２の制御端子に接続される駆動端子ＨＧと、第１の端子ＢＸと、保護スイッチ２の出力端子と負荷回路３とに接続される負荷端子ＴＶＩＮと、グランド電位に接続されるグランド端子ＴＧとを有する。
　本実施の形態では、回路部４ａは、電圧源４６と、電流源４７と、第１のスイッチ４１ａと、第２のスイッチ４２ａと、第３のスイッチ４３ａと、第４のスイッチ４４ａと、第５のスイッチ４５ａとを有する。また、回路部４ａは、第２の状態において、第１のコンデンサ４０ａを有する。
　第１のコンデンサ４０ａは、電圧を保持するための素子であり、第１の端子ＢＸと、駆動端子ＨＧとの間に接続される。
　電圧源４６は、保護スイッチ２の駆動電圧ＶＴを生成する電圧生成部であり、実施の形態１では、ツェナーダイオードである。ここで、駆動電圧ＶＴは、例えば、保護スイッチがＮｃｈＭＯＳＦＥＴである場合には、ゲートを駆動できる電圧を意味する。駆動電圧ＶＴは、保護スイッチ２のオン又はオフに切り替えるために使用される電圧であり、保護スイッチ２を駆動させるために必要な閾値電圧以上の電圧を意味する。なお、本実施の形態では、第１の半導体スイッチの駆動電圧である第１の駆動電圧と、第２の半導体スイッチの駆動電圧である第２の駆動電圧とは、いずれも駆動電圧ＶＴに等しい。
　電圧源４６は、電源端子ＴＶＢと、電流源４７との間に接続される。電圧源４６のカソード端子が電源端子ＴＶＢに接続され、アノード端子が電流源４７に接続される。
　電流源４７は、一定の電流を出力する回路である。電流源４７は、電圧源４６と、グランド端子ＴＧとの間に接続される。電流源４７の高電位側の端子が電圧源４６に接続され、低電位側の端子がグランド端子ＴＧに接続される。
　電圧源４６と、電流源４７との直列回路は、直流電源１に接続されて第１の電源回路を構成する。
　第１のスイッチ４１ａ～第５のスイッチ４５ａは、それぞれ、制御部５ａによってオン又はオフされるスイッチング素子である。第１のスイッチ４１ａ～第５のスイッチ４５ａとして、例えば、ＭＯＳＦＥＴなどの半導体スイッチを用いることができる。
　第１の駆動回路は、電圧源４６と電流源４７との接続点と、保護スイッチ２の制御端子との間に接続される第１のスイッチ４１ａと、直流電源１と保護スイッチ２の制御端子との間に接続される第２のスイッチ４２ａとを有する。
　第２の駆動回路は、第１のスイッチ４１ａと並列に接続される、第１のコンデンサ４０ａと第３のスイッチ４３ａとの直列回路と、第１のコンデンサ４０ａと第３のスイッチ４３ａとの接続点である第１の端子ＢＸと保護スイッチ２の出力端子（つまり負荷端子ＴＶＩＮ）との間に接続される第４のスイッチ４４ａと、保護スイッチ２の制御端子と出力端子との間に接続される第５のスイッチ４５ａとを有する。
　制御部５ａは、直流電源１の電源電圧ＶＢ、第１の端子ＢＸの第１の電圧ＶＢＸ、及び、保護スイッチ２の出力端子の電圧である出力電圧ＶＩＮに基いて、回路部４ａの第１のスイッチ４１ａ～第５のスイッチ４５ａの各々をオン又はオフすることにより、回路部４ａの状態を切り替える。制御部５ａの詳細な構成については、後述する。
　次に、図２～図４を用いて、回路部４ａが第２の状態である場合の電源保護回路１０ａの動作について説明する。ここでは、保護スイッチ２がＮｃｈＭＯＳＦＥＴである場合の例を説明する。なお、図２～図４では省略されているが、保護スイッチ２がＮｃｈＭＯＳＦＥＴであることを判定する制御部５ａの判定回路については後述する。
　図２は、実施の形態１に係る電源保護回路の動作に関し、特に、保護スイッチ２がＮｃｈＭＯＳＦＥＴである場合の第１の通常動作を説明する図である。通常動作では、第１のスイッチ４１ａ及び第５のスイッチ４５ａはオフで固定され、第２のスイッチ４２ａ及び第３のスイッチ４３ａは同期して繰り返しオン又はオフされ、第４のスイッチ４４ａは第２のスイッチ４２ａと逆位相で繰り返しオン又はオフされる。各スイッチのスイッチング周波数は１００ｋＨｚから数ＭＨｚの高周波に設定する。図２に示す第１の通常動作では、第２のスイッチ４２ａ及び第３のスイッチ４３ａがオン、第４のスイッチ４４ａがオフである。このとき、図２中の破線矢印Ａのように電流が流れ、第１のコンデンサ４０ａに駆動電圧ＶＴが印加される。駆動電圧ＶＴは第１の電源回路においてツェナーダイオードである電圧源４６が生成するゲート駆動電圧である。この時、ＮｃｈＭＯＳＦＥＴからなる保護スイッチ２の制御端子であるゲートには電源電圧ＶＢが印加されており、保護スイッチ２のソース電圧、即ち保護スイッチ２の出力電圧ＶＩＮが電源電圧ＶＢであれば、ゲート－ソース間に電位差はなく、保護スイッチ２はオフである。なお、図示していないが、負荷回路３は負荷端子ＴＶＩＮ－ＧＮＤ間に平滑コンデンサを有しており、この平滑コンデンサによって負荷回路３の動作に必要な直流電圧を保持している。
　図３は、実施の形態１に係る電源保護回路の動作に関し、特に、保護スイッチ２がＮｃｈＭＯＳＦＥＴである場合の第２の通常動作を説明する図である。
　図３に示す第２の通常動作では、第２のスイッチ４２ａ及び第３のスイッチ４３ａがオフされ、第４のスイッチ４４ａがオンされる。このとき、図３中の破線矢印Ｂのように電流が流れ、第１のコンデンサ４０ａの電圧が保護スイッチ２のゲート－ソース間へ印加される。第１のコンデンサ４０ａの電圧は上述の駆動電圧ＶＴであり、保護スイッチ２はオンされる。
　以上のように、第１の通常動作で第１のコンデンサ４０ａに駆動電圧ＶＴを印加し、第２の通常動作で第１のコンデンサ４０ａの駆動電圧ＶＴを保護スイッチ２のゲート－ソース間に印加することを高周波で繰り返すことにより、保護スイッチ２が高周波で繰り返しオン及びオフされる。第２の通常動作で電源電圧ＶＢから保護スイッチ２を介して負荷回路３へ電力供給され、負荷端子ＴＶＩＮ－ＧＮＤ間の平滑コンデンサは電源電圧ＶＢに充電される。負荷回路３には常時電源電圧ＶＢが安定供給される。つまり、制御部５ａは、通常時には、第１のスイッチ４１ａ及び第５のスイッチ４５ａをオフ状態とし、第２のスイッチ４２ａ及び第３のスイッチ４３ａを所定の周期で同時にオン又はオフし、かつ、第４のスイッチ４４ａを第２のスイッチ４２ａと交互にオン又はオフすることで、保護スイッチ２をオン又はオフする。なお、省電力化のために電流源４７は動作を停止してもよい。
　図４は、実施の形態１に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。なお、図面では省略されているが、負荷回路３の異常を検出する回路については後述する。
　図４より、例えば、負荷端子ＴＶＩＮ－ＧＮＤ間が短絡又は低インピーダンスになる等、負荷回路３の異常状態が検出されると、制御部５ａは、第５のスイッチ４５ａをオンする。これにより、保護スイッチ２のゲート－ソース間が短絡されるため、保護スイッチ２がオフされる。また、第４のスイッチ４４ａはオンされ第１のコンデンサ４０ａを放電する。また、第１のスイッチ４１ａ、第２のスイッチ４２ａ及び第３のスイッチ４３ａはオフとされる。保護スイッチ２がオフされることによって直流電源１から負荷回路３への電力供給は遮断される。つまり、制御部５ａは、異常時には、第１のスイッチ４１ａ、第２のスイッチ４２ａ及び第３のスイッチ４３ａをオフし、かつ、第４のスイッチ４４ａ及び第５のスイッチ４５ａをオンすることによって、保護スイッチ２を遮断する。これにより、負荷回路３のさらなる損傷を防ぎ、直流電源１を保護できる。なお、省電力化のために電流源４７は動作を停止してもよい。
　次に、図５及び図６を用いて、回路部４ａが第１の状態である場合の電源保護回路１０ａの動作について説明する。ここでは、実施の形態１に係る電源保護回路１０ａにおける保護スイッチ２がＰｃｈＭＯＳＦＥＴの場合を説明する。この場合、図２～図４における第１のコンデンサ４０ａは不要である。また、第１の状態においては、制御部５ａによって、第３のスイッチ４３ａ、第４のスイッチ４４ａ及び第５のスイッチ４５ａはオフされ、第３のスイッチ４３ａと第４のスイッチ４４ａとの接続点である第１の端子ＢＸは電源端子ＴＶＢに接続される。なお、図５及び図６では省略されているが、第１の端子ＢＸが電源電圧ＶＢであることに基いて保護スイッチ２がＰｃｈＭＯＳＦＥＴであることを判定する制御部５ａの判定回路については後述する。
　図５は、実施の形態１に係る電源保護回路１０ａの動作に関し、特に、保護スイッチ２がＰｃｈＭＯＳＦＥＴの場合における通常動作を説明する図である。
　図５より、第２のスイッチ４２ａはオフされ、第１のスイッチ４１ａはオンされる。この時、ＰｃｈＭＯＳＦＥＴからなる保護スイッチ２のゲートはソース電圧より駆動電圧ＶＴだけ低い電圧が印加されているため、保護スイッチ２は常時オン状態である。つまり、制御部５ａは、通常時には、第１のスイッチ４１ａをオン状態として第２のスイッチ４２ａ、第３のスイッチ４３ａ、第４のスイッチ４４ａ及び第５のスイッチ４５ａをオフ状態とすることによって保護スイッチ２を導通させる。保護スイッチ２がオンであるので、負荷回路３には電源電圧ＶＢが安定供給される。
　図６は、実施の形態１に係る電源保護回路１０ａの動作に関し、特に、保護スイッチ２がＰｃｈＭＯＳＦＥＴの場合における異常時保護動作を説明する図である。なお、図面では省略されているが、負荷回路３の異常を検出する回路については後述する。
　図６より、例えば、負荷端子ＴＶＩＮ－ＧＮＤ間が短絡又は低インピーダンスになる等、負荷回路３の異常状態が検出されると、制御部５ａは、第２のスイッチ４２ａをオンに、第１のスイッチ４１ａをオフにそれぞれ固定する。これにより、保護スイッチ２のゲート－ソース間が短絡されるため、保護スイッチ２はオフされる。保護スイッチ２がオフされることによって直流電源１から負荷回路３への電力供給は遮断される。つまり、制御部５ａは、異常時には、第２のスイッチ４２ａをオン状態とし、かつ、第１のスイッチ４１ａ、第３のスイッチ４３ａ、第４のスイッチ４４ａ及び第５のスイッチ４５ａをオフ状態とすることによって保護スイッチ２を遮断する。これにより、負荷回路３のさらなる損傷を防ぎ、直流電源１を保護できる。また、省電力化のために電流源４７は動作を停止してもよい。
　また、実施の形態１に係る電源保護回路１０ａは、集積回路として、少なくとも電圧源４６と電流源４７と第１のスイッチ４１ａ～第５のスイッチ４５ａとを集積回路化し、第１のコンデンサ４０ａを当該集積回路に接続する構成としてもよい。保護スイッチ２が第１の半導体スイッチである場合、第１のコンデンサ４０ａを接続せず、第３のスイッチ４３ａと第４のスイッチ４４ａとの接続点である当該集積回路の第１の端子ＢＸを直流電源１又はグランド電位に接続する。制御部５ａは、電源保護回路１０ａの起動時に第１の端子ＢＸの電位が直流電源１の電源電圧又はグランド電位であることを検出すると保護スイッチ２が第１の半導体スイッチであると判定する。
　次に図７Ａ～図７Ｄを用いて、保護スイッチ２が、第２の半導体スイッチの一例であるＮｃｈＭＯＳＦＥＴであるか、第１の半導体スイッチの一例であるＰｃｈＭＯＳＦＥＴでるかを判定し、かつ、負荷回路３が正常動作しているか否かを判定する判定回路と、判定回路の出力に応じて各スイッチを駆動する駆動ロジックの動作を説明する。
　図７Ａは、実施の形態１に係る制御部５ａの構成を示すブロック図である。判定回路６０は電源電圧ＶＢと第１の端子ＢＸの第１の電圧ＶＢＸと保護スイッチ２の出力電圧ＶＩＮが入力される。判定回路６０は、入力信号に応じて、保護スイッチ２がＮｃｈＭＯＳＦＥＴであり、かつ、負荷回路３が通常動作状態であることを示す信号Ｎ／ｎ、保護スイッチ２がＮｃｈＭＯＳＦＥＴであり、かつ、負荷回路３が異常状態であることを示す信号Ｎ／ａ、保護スイッチ２がＰｃｈＭＯＳＦＥＴであり、かつ、負荷回路３が通常動作状態であることを示す信号Ｐ／ｎ、保護スイッチ２がＰｃｈＭＯＳＦＥＴであり、かつ、負荷回路３が異常状態であることを示す信号Ｐ／ａを出力する。駆動ロジック７０ａは信号Ｎ／ｎ、Ｎ／ａ、Ｐ／ｎ、Ｐ／ａ、及びクロックパルス信号Ｃｌｋを入力され、各スイッチへの駆動信号を出力する。
　図７Ｂは、実施の形態１に係る判定回路６０の詳細構成を示す回路図である。電源電圧ＶＢは抵抗６１及び抵抗６２によって分圧されて中間電位を生成し、第１の端子ＢＸはこの中間電位点に接続される。このことにより、電源保護回路１０ａの全スイッチがオフ状態である起動前において、保護スイッチ２がＮｃｈＭＯＳＦＥＴの場合は、第１の端子ＢＸは電源電圧ＶＢの中間電位となる。一方、保護スイッチ２がＰｃｈＭＯＳＦＥＴの場合は、第１の端子ＢＸは電源電圧ＶＢ（又はＧＮＤ電位）に接続されている。第１の比較器６５は第１の端子ＢＸの電位が電源電圧ＶＢより第１の所定電圧低い場合にＨレベルの信号を出力し、第２の比較器６７は第１の端子ＢＸの電位がＧＮＤ電位より第２の所定電圧高い場合にＨレベルの信号を出力する。ここで、第１の所定電圧は電圧源６３とツェナーダイオード６４との直列回路によって生成され、第２の所定電圧は電圧源６６によって生成される。したがって第１の比較器６５及び第２の比較器６７の出力の論理積である第１のＡＮＤ回路６８の出力がＨレベルである場合、第１の端子ＢＸの電位は電源電圧ＶＢの中間電位にあって、保護スイッチ２はＮｃｈＭＯＳＦＥＴであると、判定回路６０は判定する。逆に、第１のＡＮＤ回路６８の出力がＬレベル（Ｌｏｗレベル）である場合、第１の端子ＢＸの電位は電源電圧ＶＢ又はＧＮＤ電位であって、保護スイッチ２はＰｃｈＭＯＳＦＥＴであると、判定回路６０は判定する。
　なお、実施の形態１における電源保護回路１０ａでは、保護スイッチ２がＰｃｈＭＯＳＦＥＴの場合に第１の端子ＢＸに電源電圧ＶＢを印加するので、判定回路６０のツェナーダイオード６４は必要ではない。ツェナーダイオード６４は、判定回路６０を後述の実施の形態３においても共用できるようにしたために付加した。実施の形態３では、保護スイッチ２がＰｃｈＭＯＳＦＥＴである場合に、第１の端子ＢＸに電圧（ＶＢ－ＶＴ）を印加する点が他の実施の形態と異なる。
　次に保護スイッチ２の出力電圧ＶＩＮは、監視比較器１０５によって、別に設定された所定電位と比較される。この所定電位は電源電圧ＶＢから閾値電圧発生器１０６の電圧だけ低い電位である。出力電圧ＶＩＮが所定電位より高い場合、監視比較器１０５はＨレベルの信号を出力し、負荷回路３は正常であると判定し、出力電圧ＶＩＮが所定電位より低い場合、監視比較器１０５はＬレベルの信号を出力し、負荷回路３は異常であると判定する。上記判定結果を論理回路７１で振り分けることによって、信号Ｎ／ｎ、Ｎ／ａ、Ｐ／ｎ、Ｐ／ａを出力する。論理回路７１は、図７Ｂに示されるように、４個のＡＮＤ回路７１１～７１４と、２個のインバータ７１５及び７１６とで構成される。
　図７Ｃは、実施の形態１に係る制御部５ａの駆動ロジック７０ａの構成を示す回路図である。図７Ｄは、実施の形態１に係る第１のスイッチ４１ａ～第５のスイッチ４５ａの各動作における状態を示す表である。詳細な説明は省略するが、図７Ｃに示されるような論理回路によって、図７Ｄに示されるような各スイッチの状態が得られる。
　以上のように実施の形態１に係る電源保護回路１０ａによれば、第１の電源回路によって入力電源から駆動電圧ＶＴだけ低下した電位を生成する。判定回路６０によって保護スイッチ２がＰｃｈＭＯＳＦＥＴであり、かつ、負荷回路３が正常であると判定された場合、第１の駆動回路によってＰｃｈＭＯＳＦＥＴからなる保護スイッチ２のゲートに電源電圧ＶＢから駆動電圧ＶＴ（第２の駆動電圧）だけ低下した電位を印加して保護スイッチ２をオンする。次に判定回路６０によって保護スイッチ２がＰｃｈＭＯＳＦＥＴであり、かつ、負荷回路３が異常であると判定された場合、ＰｃｈＭＯＳＦＥＴからなる保護スイッチ２のゲート－ソース間を短絡して保護スイッチ２をオフする。また、判定回路６０によって保護スイッチ２がＮｃｈＭＯＳＦＥＴであり、かつ、負荷回路３が正常であると判定された場合、第２の駆動回路によってＮｃｈＭＯＳＦＥＴからなる保護スイッチ２のゲートに電源電圧ＶＢより駆動電圧ＶＴ（第１の駆動電圧）だけ高い電位を印加して保護スイッチ２をオンする。次に判定回路６０によって保護スイッチ２がＮｃｈＭＯＳＦＥＴであり、かつ、負荷回路３が異常であると判定した場合、ＮｃｈＭＯＳＦＥＴからなる保護スイッチ２のゲート－ソース間を短絡して保護スイッチ２をオフする。このように、本実施の形態に係る電源保護回路１０ａによれば、保護スイッチ２がＰｃｈＭＯＳＦＥＴであってもＮｃｈＭＯＳＦＥＴであっても制御可能となり、保護スイッチ２の選択肢が広く、設計が容易化できる。
　また、実施の形態１に係る電源保護回路１０ａは、集積回路とされることにより、より設計の容易化及び低価格化が図れる。
　また保護スイッチ制御用端子の接続状態を検出することで、起動時に保護スイッチ２がＰｃｈＭＯＳＦＥＴであるか、ＮｃｈＭＯＳＦＥＴであるかを自動判定するため、判定用の専用端子が不要となり集積化が容易となる。
　また起動時に負荷回路３の状態を監視し異常を検出できるため、安全レベルの高い電源システムを実現できる。
　なお、上述の判定回路６０では、一例として、出力電圧ＶＩＮを監視することによって負荷回路３の異常状態を検出したが、電源保護回路１０ａにおける異常判定はこの方法に限定されるものではない。例えば、保護スイッチ２に流れる負荷回路３への供給電流を検出し、この供給電流が所定値以上である場合に異常であると判断してもよい。また、出力電圧ＶＩＮの監視による検出と供給電流の検出とを併用しても構わない。供給電流の検出は、保護スイッチ２と直列に抵抗を挿入して、その電圧降下を検出する方法や、保護スイッチ２のオン電圧を検出する方法などを用いて実現でき、本開示は検出方法を限定するものではない。
　（実施の形態２）
　実施の形態２に係る電源保護回路について説明する。実施の形態２に係る電源保護回路は、主に、第１の駆動回路及び第２の駆動回路の構成において実施の形態１に係る電源保護回路１０ａと相違する。以下、図面を参照としながら、実施の形態２に係る電源保護回路について、実施の形態１に係る電源保護回路１０ａとの相違点を中心に説明する。
　図８は、実施の形態２に係る電源保護回路１０ｂの全体回路図である。
　図８に示されるように、実施の形態２に係る電源保護回路１０ｂは、回路部４ｂと、制御部５ｂとを備える。
　回路部４ｂは、直流電源１に接続される電源端子ＴＶＢと、保護スイッチ２の制御端子に接続される駆動端子ＨＧと、第１の端子ＢＸと、接続端子ＴＣと、保護スイッチ２の出力端子と負荷回路３とに接続される負荷端子ＴＶＩＮと、グランド電位に接続されるグランド端子ＴＧとを有する。
　本実施の形態では、回路部４ｂは、電圧源４６と、電流源４７と、第１のスイッチ４１ｂと、第２のスイッチ４２ｂと、第３のスイッチ４３ｂと、第４のスイッチ４４ｂと、第５のスイッチ４５ｂとを有する。また、回路部４ｂは、第２の状態において、第１のコンデンサ４０ｂを備える。また、回路部４ｂの駆動端子ＨＧと、負荷端子ＴＶＩＮとの間には、放電抵抗４８が接続される。
　回路部４ｂは、第１の電源回路と、第１の駆動回路と、第２の駆動回路とを有する。
　第１の電源回路は、直流電源１に接続される電圧源４６と電流源４７との直列回路を有する。
　第１の駆動回路は、電圧源４６と電流源４７との接続点と、保護スイッチ２の制御端子との間に接続される第１のスイッチ４１ｂと、直流電源１と保護スイッチ２の制御端子との間に接続される第２のスイッチ４２ｂと第３のスイッチ４３ｂとの直列回路とを有する。
　第２の駆動回路は、第１の駆動回路と第２のスイッチ４２ｂを共有し、電圧源４６と電流源４７との接続点と、保護スイッチ２の出力端子との間に接続される第４のスイッチ４４ｂと第５のスイッチ４５ｂとの直列回路と、第２のスイッチ４２ｂと第３のスイッチ４３ｂとの接続点と、第４のスイッチ４４ｂと第５のスイッチ４５ｂとの接続点の間に接続される第１のコンデンサ４０ｂと、保護スイッチ２の制御端子と出力端子との間に放電抵抗４８を有する。
　制御部５ｂは、回路部４ｂを第１の状態とする場合に、第２のスイッチ４２ｂをオン状態とし、かつ、第４のスイッチ４４ｂ及び第５のスイッチ４５ｂの少なくとも一つをオフ状態とし、通常時には、第１のスイッチ４１ｂをオン状態とし、かつ、第３のスイッチ４３ｂをオフ状態として保護スイッチ２を導通する。制御部５ｂは、異常時には、第３のスイッチ４３ｂをオン状態とし、かつ、第１のスイッチ４１ｂをオフ状態として保護スイッチ２を遮断する。
　制御部５ｂは、回路部４ｂを第２の状態とする場合に、第１のスイッチ４１ｂをオフ状態とし、通常時には、第２のスイッチ４２ｂ及び第４のスイッチ４４ｂを所定の周期で同時にオン又はオフし、かつ、第３のスイッチ４３ｂ及び第５のスイッチ４５ｂを第２のスイッチ４２ｂと交互にオン又はオフして保護スイッチ２を導通する。制御部５ｂは、異常時には第２のスイッチ４２ｂ及び第４のスイッチ４４ｂをオンし、かつ、第３のスイッチ４３ｂ及び第５のスイッチ４５ｂをオフ状態として保護スイッチ２を遮断する。
　また、実施の形態２に係る電源保護回路は、集積回路化として、少なくとも電圧源４６と電流源４７と上述の第１のスイッチ４１ｂ～第５のスイッチ４５ｂとを集積回路化し、第１のコンデンサ４０ｂを当該集積回路に接続する構成とし、保護スイッチ２が第１の半導体スイッチである場合、第１のコンデンサ４０ｂは接続せず、第４のスイッチ４４ｂと第５のスイッチ４５ｂとの接続点である当該集積回路の第１の端子ＢＸを直流電源１に接続し、電源保護回路１０ｂの起動時に第１の端子ＢＸの電位が直流電源１の電源電圧であることを検出すると保護スイッチ２が第１の半導体スイッチであると判定する。
　また、上述した実施の形態１では通常動作中にゲート容量が放電されて保護スイッチ２がオフするが、実施の形態２ではゲート電圧を保持するように設定するのでオン状態を持続する。したがって、保護スイッチ２のオン及びオフに伴う電力損失を低減することができる。
　次に、図９～図１１を用いて、回路部４ｂが第２の状態である場合の電源保護回路１０ｂの動作について説明する。ここでは、保護スイッチ２がＮｃｈＭＯＳＦＥＴの場合を説明する。
　図９は、実施の形態２に係る電源保護回路の動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第１の通常動作を説明する図である。
　図９より、通常動作では第１のスイッチ４１ｂはオフで固定され、第２のスイッチ４２ｂ及び第４のスイッチ４４ｂは同期して繰り返しオン又はオフされ、第３のスイッチ４３ｂ及び第５のスイッチ４５ｂは逆位相で繰り返しオン又はオフされる。また、第１の通常動作では、第２のスイッチ４２ｂ及び第４のスイッチ４４ｂはオンとし、第３のスイッチ４３ｂ及び第５のスイッチ４５ｂはオフとする。また、図９に示される破線矢印Ｃのように電流が流れ、第１のコンデンサ４０ｂに駆動電圧ＶＴが印加される。この時、ＮｃｈＭＯＳＦＥＴからなる保護スイッチ２のゲートは放電抵抗４８の抵抗値Ｒと保護スイッチ２のゲート容量Ｃで定まる時定数ＣＲで放電される。時定数ＣＲがスイッチ制御信号の周期より十分大きくなるようＲを設定することで、保護スイッチ２のゲート電圧が保持される。
　図１０は、実施の形態２に係る電源保護回路１０ｂの動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第２の通常動作を説明する図である。
　図１０より、第２のスイッチ４２ｂと第４のスイッチ４４ｂをオフとし、第３のスイッチ４３ｂ及び第５のスイッチ４５ｂをオンとする。このとき、図１０に示される破線矢印Ｄのように電流が流れ第１のコンデンサ４０ｂの電圧が保護スイッチ２のゲートへ印加される。また、保護スイッチ２のゲート－ソース間は駆動電圧ＶＴ（第１の駆動電圧）に維持され、保護スイッチ２はオンとなる。
　図１１は、実施の形態２に係る電源保護回路１０ｂの動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。
　図１１より、異常時保護動作として、上述した第１の通常動作の状態を保持する。また、保護スイッチ２のゲート容量の電荷は放電抵抗４８で放電され、やがて保護スイッチ２はオフされる。なお、省電力化のために電流源４７は動作を停止してもよい。
　次に、図１２、図１３を用いて、回路部４ｂが第１の状態である場合の電源保護回路１０ｂの動作について説明する。ここでは、実施の形態２に係る電源保護回路１０ｂにおける保護スイッチ２がＰｃｈＭＯＳＦＥＴの場合を説明する。この場合、図９～図１１における第１のコンデンサ４０ｂは不要である。また、第１の状態においては、制御部５ｂは、第２のスイッチ４２ｂをオン状態とし、第４のスイッチ４４ｂをオフ状態とする。
　図１２は、実施の形態２に係る電源保護回路の動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける通常動作を説明する図である。
　図１２より、制御部５ｂは、通常動作では、第１のスイッチ４１ｂをオン状態とし、第３のスイッチ４３ｂをオフ状態とする。なお、第５のスイッチ４５ｂはオン又はオフのいずれでもよい。また、ＰｃｈＭＯＳＦＥＴからなる保護スイッチ２のゲートはソース電圧より駆動電圧ＶＴ（第２の駆動電圧）だけ低い電圧が印加されているため、保護スイッチ２は常時オンされる。
　図１３は、実施の形態２に係る電源保護回路１０ｂの動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。
　図１３より、負荷回路３の異常状態が検出されると、制御部５ｂは、第２のスイッチ４２ｂ及び第３のスイッチ４３ｂをオン状態に固定し、かつ、第１のスイッチ４１ｂをオフ状態に固定して、保護スイッチ２のゲート－ソース間を短絡することによってオフさせる。なお、省電力化のために電流源４７は動作を停止してもよい。
　次に、制御部５ｂの構成について、図１４Ａ及び図１４Ｂを用いて説明する。図１４Ａは、実施の形態２に係る制御部５ｂの駆動ロジック７０ｂの構成を示す回路図である。図１４Ｂは、実施の形態２に係る第１のスイッチ４１ｂ～第５のスイッチ４５ｂの各動作における状態を示す表である。本実施の形態に係る制御部５ｂは、実施の形態１に係る制御部５ａの駆動ロジック７０ａに代えて、図１４Ａに示される駆動ロジック７０ｂを有する。詳細な説明は省略するが、図１４Ａに示されるような論理回路によって、図１４Ｂに示されるような各スイッチの状態が得られる。
　以上のように、実施の形態２に係る電源保護回路１０ｂによっても、実施の形態１に係る電源保護回路１０ａと同様の効果を得ることができる。
　（実施の形態３）
　実施の形態３に係る電源保護回路について説明する。実施の形態３に係る電源保護回路は、主に、第１の駆動回路及び第２の駆動回路の構成において実施の形態１及び実施の形態２に係る各電源保護回路と相違する。以下、図面を参照としながら、実施の形態３に係る電源保護回路について、上述の実施の形態１及び実施の形態２に係る各電源保護回路との相違点を中心に説明する。
　図１５は、実施の形態３に係る電源保護回路１０ｃの全体回路図である。
　図１５に示されるように、実施の形態３に係る電源保護回路１０ｃは、回路部４ｃと、制御部５ｃとを備える。
　回路部４ｃは、直流電源１に接続される電源端子ＴＶＢと、保護スイッチ２の制御端子に接続される駆動端子ＨＧと、第１の端子ＢＸと、第２の端子５２ｃと、第３の端子５３ｃと、保護スイッチ２の出力端子と負荷回路３とに接続される負荷端子ＴＶＩＮと、グランド電位に接続されるグランド端子ＴＧとを有する。第１の端子ＢＸは、第２のスイッチ４２ｃと第３のスイッチ４３ｃとの接続点である。第２の端子５２ｃは、電圧源４６と電流源４７との接続点である。第３の端子５３ｃは、第１のスイッチ４１ｃと電圧源４６との接続点である。
　本実施の形態では、回路部４ｃは、電圧源４６と、電流源４７と、第１のスイッチ４１ｃと、第２のスイッチ４２ｃと、第３のスイッチ４３ｃと、第４のスイッチ４４ｃと、第５のスイッチ４５ｃとを有する。また、回路部４ｃは、第２の状態において、第１のコンデンサ５０ｃ及び第２のコンデンサ４０ｃを備える。
　回路部４ｃは、第１の電源回路と、第１の駆動回路と、第２の駆動回路とを有する。
　第１の電源回路は、直流電源１に接続される第１のスイッチ４１ｃと電圧源４６と、電流源４７との直列回路を有する。
　第１の駆動回路は、第１のスイッチ４１ｃと電圧源４６との接続点と、保護スイッチ２の制御端子との間に接続される第２のスイッチ４２ｃと第３のスイッチ４３ｃとの直列回路を有する。
　第２の駆動回路は、第１の駆動回路と第２のスイッチ４２ｃを共有し、第１の端子ＢＸと保護スイッチ２の出力端子との間に接続される第１のコンデンサ５０ｃと、電圧源４６と電流源４７との接続点と、保護スイッチ２の出力端子との間に接続される第４のスイッチ４４ｃと、保護スイッチ２の制御端子と出力端子との間に接続される第５のスイッチ４５ｃとを有する。
　保護スイッチ２が第１の半導体スイッチである場合、つまり、回路部４ｃが第１の状態である場合、第１のコンデンサ５０ｃは接続されず、第１の端子ＢＸと第２の端子５２ｃとが接続される。制御部５ｃは、第１のスイッチ４１ｃ及び第３のスイッチ４３ｃをオン状態とし、第４のスイッチ４４ｃ及び第５のスイッチ４５ｃをオフ状態とする。制御部５ｃは、通常時には、第２のスイッチ４２ｃをオフ状態として保護スイッチ２を導通させ、異常時には、第２のスイッチ４２ｃをオン状態として保護スイッチ２を遮断する。
　保護スイッチ２が第２の半導体スイッチである場合、つまり、回路部４ｃが第２の状態である場合、第１の端子ＢＸと第２の端子５２ｃとは接続されない。通常時には、制御部５ｃは、第１のスイッチ４１ｃを所定の周期でオン又はオフし、第２のスイッチ４２ｃ及び第４のスイッチ４４ｃを第１のスイッチ４１ｃと交互にオン又はオフし、第３のスイッチ４３ｃをオン状態とし、第５のスイッチ４５ｃをオフ状態として保護スイッチ２を導通させる。制御部５ｃは、異常時には第５のスイッチ４５ｃをオン状態とし、第１のスイッチ４１ｃ～第４のスイッチ４４ｃをオフ状態として保護スイッチ２を遮断する。
　また、実施の形態３に係る電源保護回路１０ｃは、集積回路として、少なくとも電圧源４６と電流源４７と第１のスイッチ４１ｃ～第５のスイッチ４５ｃを集積回路化し、第１のコンデンサ５０ｃ及び第２のコンデンサ４０ｃを上述の集積回路に接続する構成としてもよい。保護スイッチ２が第１の半導体スイッチである場合、第１のコンデンサ５０ｃは接続せず、第１の端子ＢＸと第２の端子５２ｃとを接続し、電源保護回路１０ｃの起動時に第１の端子ＢＸの電位が所定値以上であることを検出すると保護スイッチ２が第１の半導体スイッチであると判定する。
　次に、図１６～図１８を用いて、回路部４ｃが第２の状態である場合の電源保護回路１０ｃの動作について説明する。ここでは、保護スイッチ２がＮｃｈＭＯＳＦＥＴの場合を説明する。この場合、制御部５ｃは、第２のスイッチ４２ｃ及び第４のスイッチ４４ｃを同期してオン又はオフとし、第１のスイッチ４１ｃを逆位相でオン又はオフとする。
　図１６は、実施の形態３に係る電源保護回路１０ｃの動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第１の通常動作を説明する図である。
　図１６より、第１の通常動作では、制御部５ｃは、第２のスイッチ４２ｃ、第４のスイッチ４４ｃ及び第５のスイッチ４５ｃをオフとし、第１のスイッチ４１ｃ及び第３のスイッチ４３ｃをオンとする。これにより、図１６に示される破線矢印Ｅのように、電流が流れ第２のコンデンサ４０ｃの両極間に駆動電圧ＶＴ（第１の駆動電圧）が印加される。この時、ＮｃｈＭＯＳＦＥＴからなる保護スイッチ２のゲート－ソース間には第１のコンデンサ５０ｃの電圧が印加されており、保護スイッチ２はオンとなる。
　図１７は、実施の形態３に係る電源保護回路１０ｃの動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける第２の通常動作を説明する図である。
　図１７より、第２の通常動作では、制御部５ｃは、第２のスイッチ４２ｃ及び第４のスイッチ４４ｃをオンとし、第１のスイッチ４１ｃをオフとする。このとき、図１７に示される破線矢印Ｆのように電流が流れ、第２のコンデンサ４０ｃから第１のコンデンサ５０ｃに電力供給される。また、保護スイッチ２のゲート電圧は上昇する。なお、省電力化のために電流源４７は動作を停止してもよい。
　図１８は、実施の形態３に係る電源保護回路１０ｃの動作に関し、特に、ＮｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。
　図１８より、異常時保護動作として、制御部５ｃは、第５のスイッチ４５ｃをオンして保護スイッチ２をオフとし、第１のスイッチ４１ｃ～第４のスイッチ４４ｃをオフに固定する。なお、省電力化のために電流源４７は動作を停止してもよい。
　次に、図１９及び図２０を用いて、実施の形態３に係る電源保護回路１０ｃに係る保護スイッチ２が第１の半導体スイッチである場合を説明する。この場合、第１のコンデンサ５０ｃ及び第２のコンデンサ４０ｃは不要となる。また、制御部５ｃは、第１のスイッチ４１ｃ及び第３のスイッチ４３ｃをオンとし、第４のスイッチ４４ｃ及び第５のスイッチ４５ｃをオフとする。また、第１の端子ＢＸと第２の端子５２ｃとは接続される。
　図１９は、実施の形態３に係る電源保護回路１０ｃの動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける通常動作を説明する図である。
　図１９に示されるように、通常動作として、制御部５ｃは、第２のスイッチ４２ｃをオフにする。また、ＰｃｈＭＯＳＦＥＴからなる保護スイッチ２のゲートはソース電圧より駆動電圧ＶＴ（第２の駆動電圧）だけ低い電圧が印加されているため、保護スイッチ２はオンとされる。
　図２０は、実施の形態３に係る電源保護回路１０ｃの動作に関し、特に、ＰｃｈＭＯＳＦＥＴにおける異常時保護動作を説明する図である。
　図２０に示されるように、異常時保護動作として、制御部５ｃは、第２のスイッチ４２ｃをオンにする。また、保護スイッチ２のゲートはソースに短絡されるため、保護スイッチ２はオフする。なお、省電力化のために電流源４７は動作を停止してもよい。
　次に、制御部５ｃの構成について、図２１Ａ及び図２１Ｂを用いて説明する。図２１Ａは、実施の形態３に係る制御部５ｃの駆動ロジック７０ｃの構成を示す回路図である。図２１Ｂは、実施の形態３に係る第１のスイッチ４１ｃ～第５のスイッチ４５ｃの各動作における状態を示す表である。本実施の形態に係る制御部５ｃは、実施の形態１に係る制御部５ａの駆動ロジック７０ａに代えて、図２１Ａに示される駆動ロジック７０ｃを有する。詳細な説明は省略するが、図２１Ａに示されるような論理回路によって、図２１Ｂに示されるような各スイッチの状態が得られる。
　以上のように、実施の形態３に係る電源保護回路１０ｃによっても、実施の形態１に係る電源保護回路１０ａと同様の効果を得ることができる。
　（実施の形態４）
　実施の形態４に係る電源保護回路について説明する。負荷回路３への供給電圧を安定化させるために、負荷回路３の入力側に安定化電源回路を設ける場合がある。実施の形態４では、安定化電源回路として降圧コンバータを用いる場合に好適な電源保護回路について、実施の形態１に係る電源保護回路との相違点を中心に、図２２～図２８Ｂを用いて説明する。
　図２２は、実施の形態４に係る電源保護回路１０ｄの全体構成図である。図２２に示されるように、電源保護回路１０ｄは、回路部４ｄと、制御部５ｄとを備える。
　回路部４ｄは、直流電源１に接続される電源端子ＴＶＢと、保護スイッチ２の制御端子に接続される駆動端子ＨＧと、第１の端子ＢＸと、接続端子ＢＹと、中間端子ＬＸと、レギュレータ端子ＴＶＲと、保護スイッチ２の出力端子に接続される負荷端子ＴＶＩＮと、グランド電位に接続されるグランド端子ＴＧとを有する。
　直流電源１に接続された保護スイッチ２と負荷回路３の間には、降圧コンバータが構成される。負荷回路３の入力側に設けられる降圧コンバータは、制御駆動回路ＣＨ及びＣＬによって所定の周期で交互にオン又はオフするハイサイドスイッチＱＨとローサイドスイッチＱＬの直列回路を有し、保護スイッチ２の出力端子にハイサイドスイッチＱＨが接続され、ハイサイドスイッチＱＨとローサイドスイッチＱＬとの接続点である中間端子ＬＸからインダクタＬと平滑コンデンサＣｏとからなるフィルタ回路３１を介して負荷回路３へ所定の電圧が供給される。
　図２２に示されるように、本実施の形態の電源保護回路１０ｄの回路部４ｄは、降圧コンバータの制御駆動回路ＣＨ及びＣＬと、ハイサイドスイッチＱＨ及びローサイドスイッチＱＬを含む直列回路を有する。ハイサイドスイッチＱＨは、保護スイッチ２の出力端子に接続される。回路部４ｄは、直流電源１から第１の駆動電圧ＶＴだけ低下した第１の電位を生成する第１の電源回路である電圧源４６及び電流源４７と、保護スイッチ２が第１の半導体スイッチである場合（つまり、回路部４ｄが第１の状態である場合）、第１の電位を保護スイッチ２の制御端子に印加する第１のスイッチ４１ｄ～第４のスイッチ４４ｄからなる第１の駆動回路と、直流電源１の電源電圧を用いて、グランド電位より第２の駆動電圧ＶＲＥＧだけ高い第２の電位を生成するシリーズレギュレータなどからなる第２の電源回路５３と、保護スイッチ２が第２の半導体スイッチである場合、保護スイッチ２の制御端子と出力端子との間に第２の駆動電圧を印加する第２の駆動回路と、をさらに有する。
　第２の駆動回路は、第２の電源回路５３と、ハイサイドスイッチＱＨとローサイドスイッチＱＬとの接続点である中間端子ＬＸとの間に接続されたダイオードなどからなる第１の整流素子４９ｄと第１のコンデンサ４０ｄとの直列回路を有し、ローサイドスイッチＱＬがオンの時に第２の電源回路５３から第１の整流素子４９ｄを介して第１のコンデンサ４０ｄに第２の駆動電圧ＶＲＥＧを印加する第１のブートストラップ回路と、第１のコンデンサ４０ｄと、保護スイッチ２の出力端子との間に接続された第２の整流素子４５ｄと第２のコンデンサ５０ｄとの直列回路を有し、ハイサイドスイッチＱＨがオンの時に第１のコンデンサ４０ｄから第２の整流素子４５ｄを介して第２のコンデンサ５０ｄに第２の駆動電圧ＶＲＥＧを印加する第２のブートストラップ回路とを有する。第２の整流素子４５ｄと第２のコンデンサ５０ｄとの接続点を接続端子ＢＹとする。
　第１の電源回路は、直流電源１に接続されて保護スイッチ２の駆動電圧ＶＴを生成する電圧源４６及び電流源４７を含む直列回路を有し、第１の駆動回路は、電圧源４６と電流源４７との接続点と保護スイッチ２の制御端子との間に接続される第１のスイッチ４１ｄと第２のスイッチ４２ｄとの直列回路と、保護スイッチ２の制御端子に一端が接続される第３のスイッチ４３ｄと、第３のスイッチ４３ｄの他端が接続される接続端子ＢＹと、第１のスイッチ４１ｄと第２のスイッチ４２ｄとの接続点と保護スイッチ２の出力端子との間に接続される第４のスイッチ４４ｄとを有する。
　次に、図２３～図２５を用いて、回路部４ｄが第２の状態である場合の電源保護回路１０ｂの動作について説明する。ここでは、実施の形態４に係る電源保護回路１０ｄにおける保護スイッチ２がＮｃｈＭＯＳＦＥＴの場合の動作を説明する。この場合、第４のスイッチ４４ｄをオンとする。なお、省電力化のために電流源４７は動作を停止してもよい。
　図２３は、実施の形態４に係る電源保護回路１０ｄの動作に関し、保護スイッチ２がＮｃｈＭＯＳＦＥＴにおける第１の通常動作を説明する図である。
　図２３に示す第１の通常動作は、降圧コンバータにおいてスイッチング動作するハイサイドスイッチＱＨがオフであり、ローサイドスイッチＱＬがオンの場合である。第２の電源回路５３から第１の整流素子４９ｄを介して、図２３に示される破線矢印Ｈのように電流が流れ、第１のコンデンサ４０ｄには電圧ＶＲＥＧが印加される。第３のスイッチ４３ｄはオン状態で、保護スイッチ２のゲート－ソース間には第２のコンデンサ５０ｄの電圧が印加されている。次の第２の通常動作で説明するように、第２のコンデンサ５０ｄには電荷が供給されており、保護スイッチ２は第２のコンデンサ５０ｄの電圧によってオン状態となる。また、第１のスイッチ４１ｄ、第２のスイッチ４２ｄ及び第４のスイッチ４４ｄがオフであるが、上述及び図２３～図２５のように第４のスイッチ４４ｄはオン状態でも構わない。
　次に図２４は、実施の形態４に係る電源保護回路１０ｄの動作に関し、保護スイッチ２がＮｃｈＭＯＳＦＥＴにおける第２の通常動作を説明する図である。
　図２４に示す第２の通常動作は、降圧コンバータにおいてスイッチング動作するハイサイドスイッチＱＨがオンであり、ローサイドスイッチＱＬがオフの場合である。スイッチからなる第２の整流素子４５ｄがオン状態で、第１のコンデンサ４０ｄの電荷が図２４に示される破線矢印Ｉのように流れ、第２のコンデンサ５０ｄを充電する。第３のスイッチ４３ｄはオン状態で、保護スイッチ２のゲート－ソース間には第２のコンデンサ５０ｄの電圧が印加されて、オン状態となる。また、第１のスイッチ４１ｄ、第２のスイッチ４２ｄ及び第４のスイッチ４４ｄがオフであるが、上述及び図２３～図２５のように第４のスイッチ４４ｄはオン状態でも構わない。
　以上のように、実施の形態４に係る電源保護回路１０ｄにおいて、保護スイッチ２がＮｃｈＭＯＳＦＥＴにおける通常動作では、上記の第１の通常動作と第２の通常動作が降圧コンバータのスイッチング動作（通常１００ｋＨｚ～数ＭＨｚに設定される。）によって交互に繰り返され、第２の電源回路５３が出力する電圧ＶＲＥＧが第１の通常動作時に第１のコンデンサ４０ｄを充電し、第２の通常動作に第１のコンデンサ４０ｄの電圧によって第２のコンデンサ５０ｄが充電される。このことにより、保護スイッチ２のゲート－ソース間には常時ほぼＶＲＥＧの電圧が印加されることになり、保護スイッチ２はオン状態を維持し、電源電圧ＶＢが降圧コンバータに入力される。
　図２５は、実施の形態４に係る電源保護回路１０ｄの動作に関し、保護スイッチ２がＮｃｈＭＯＳＦＥＴの場合の異常時保護動作を説明する図である。
　異常時としては、負荷回路３の異常や降圧コンバータの異常があり、図２５では降圧コンバータのハイサイドスイッチＱＨとローサイドスイッチＱＬの同時オンによる保護スイッチ２の出力端子の地絡状態とした。このようなＶＩＮ端子電圧の異常低下を検出した場合、第２のスイッチ４２ｄと第４のスイッチ４４ｄとをオン状態にし、第３のスイッチ４３ｄをオフ状態にし、他のスイッチはオフ状態として、保護スイッチ２のゲート－ソース間電圧を短絡して、保護スイッチ２をオフ状態とする。このことにより、降圧コンバータを含む負荷側の異常状態から直流電源１を保護する。
　次に、図２６と図２７とを用いて、回路部４ｄが第１の状態である場合の電源保護回路１０ｂの動作について説明する。ここでは、実施の形態４に係る電源保護回路１０ｄにおける保護スイッチ２がＰｃｈＭＯＳＦＥＴの場合の動作を説明する。この場合、第１のコンデンサ４０ｄ及び第２のコンデンサ５０ｄは不要であり、回路部４ｄの電源端子ＴＶＢと、第１の端子ＢＸと、接続端子ＢＹとを接続する。第１の端子ＢＸ又は接続端子ＢＹが電源電圧ＶＢに維持されることから、制御部５ｄは、保護スイッチ２がＰｃｈＭＯＳＦＥＴであると判断する。第２の整流素子４５ｄと第４のスイッチ４４ｄとはオフ状態とする。なお、省電力化のために第２の電源回路５３は動作を停止してもよい。また、第１の電源回路である電圧源４６には駆動電圧ＶＴに相当する電圧が発生している。
　図２６は、実施の形態４に係る電源保護回路１０ｄの動作に関し、保護スイッチ２がＰｃｈＭＯＳＦＥＴの場合の通常動作を説明する図である。
　図２６に示す通常動作では、第１のスイッチ４１ｄと第２のスイッチ４２ｄとをオン状態とし、第３のスイッチ４３ｄをオフとする。このことにより、保護スイッチ２のゲートには、ソース電圧である出力電圧ＶＩＮより駆動電圧ＶＴ（第２の駆動電圧）だけ低い電圧が印加されているため、保護スイッチ２はオン状態となり、電源電圧ＶＢが降圧コンバータに入力される。
　図２７は、実施の形態４に係る電源保護回路１０ｄの動作に関し、保護スイッチ２がＰｃｈＭＯＳＦＥＴの場合の異常時保護動作を説明する図である。
　図２７において、例えば降圧コンバータのハイサイドスイッチＱＨとローサイドスイッチＱＬとの同時オンによる保護スイッチ２の出力端子の地絡状態といった異常時保護動作を想定する。このような保護スイッチ２の出力端子の電圧の異常低下を検出した場合、制御部５ｄは、第１のスイッチ４１ｄと第２のスイッチ４２ｄとをオフとし、第３のスイッチ４３ｄをオンとする。これにより、保護スイッチ２のゲート－ソース間は短絡されるため、保護スイッチ２はオフする。このことにより、降圧コンバータを含む負荷側の異常状態から直流電源１を保護する。なお、この時、省電力化のために電流源４７は動作を停止してもよい。
　以上のように、実施の形態４に係る電源保護回路１０ｄは、負荷回路３の入力側、即ち保護スイッチ２の出力端子に降圧コンバータが設けられ、保護スイッチ２がＮｃｈＭＯＳＦＥＴであるような場合、降圧コンバータのスイッチング動作を利用して保護スイッチ２に駆動電圧を供給することができるので、電源保護回路１０ｄの制御部５ｄにおいて駆動パルスを生成する必要がない。
　また、ＮｃｈＭＯＳＦＥＴの駆動に必要なブートストラップ回路は、保護スイッチ２がＰｃｈＭＯＳＦＥＴの場合には不要となる。そこで、ブートストラップ回路の第１のコンデンサ４０ｄが接続される第１の端子ＢＸを電源端子ＴＶＢに接続することによって、起動時の第１の端子ＢＸの第１の電圧ＶＢＸが電源電圧ＶＢであれば保護スイッチ２がＰｃｈＭＯＳＦＥＴであり、電源電圧ＶＢより低い電圧であれば保護スイッチ２がＮｃｈＭＯＳＦＥＴであるというように、保護スイッチ２がＰｃｈＭＯＳＦＥＴかＮｃｈＭＯＳＦＥＴかを判定することができる。
　なお、上記ではブートストラップ回路の第１の端子ＢＸを電源端子ＴＶＢに接続するとしたが、ＧＮＤに地絡しても判定可能である。第１の端子ＢＸの電圧が電源電圧ＶＢ又はＧＮＤである場合に保護スイッチ２がＰｃｈＭＯＳＦＥＴであり、ＧＮＤとＶＢとのほぼ中間電圧である場合に保護スイッチ２がＮｃｈＭＯＳＦＥＴであると判定できる回路は、実施の形態１に係る判定回路６０と同様の構成を有してもよい。判定回路６０には負荷回路３の異常を検出する回路も搭載しており、実施の形態４に係る判定にも同様に適用できる。判定回路６０の出力に応じた各スイッチの動作は実施の形態１とは異なる。
　次に、制御部５ｄの構成について、図２８Ａ及び図２８Ｂを用いて説明する。図２８Ａは、実施の形態４に係る制御部５ｄの駆動ロジック７０ｄの構成を示す回路図である。図２８Ｂは、実施の形態４に係る第１のスイッチ４１ｄ～第４のスイッチ４４ｄ及び第２の整流素子４５ｄの各動作における状態を示す表である。実施の形態４に係る制御部５ｄは、実施の形態１に係る制御部５ａの駆動ロジック７０ａに代えて、図２８Ａに示される駆動ロジック７０ｄを有する。詳細な説明は省略するが、図２８Ａに示されるような論理回路によって、図２８Ｂに示されるような各スイッチの状態が得られる。
　以上のように、実施の形態２に係る電源保護回路１０ｄによっても、実施の形態１に係る電源保護回路１０ａと同様の効果を得ることができる。
　（実施の形態５）
　図面を参照としながら、実施の形態５に係る電源保護回路について、上述の実施の形態との相違点を中心に説明する。
　実施の形態５に係る電源保護回路において、制御部は、保護スイッチ２の出力端子の電位を所定の電位と比較する比較器と、電源保護回路の起動前に上述の比較器が正常か否かを検査し、かつ、起動時の所定時間は保護スイッチ２を強制的に導通させる監視回路とを有する。
　図２９は、実施の形態５に係る電源保護回路の全体回路図であり、電源保護回路の起動時テストモードの動作を説明する図である。
　図２９に示されるように、電源保護回路は、直流電源１と負荷回路３とを接続する電源ラインに挿入される保護スイッチ２を制御する回路である。電源保護回路は、電圧源４６と、電流源４７と、監視比較器１０５と、閾値電圧発生器１０６と、スイッチ１０７～１１０と、インバータ１１１及び１１２と、遅延時間発生器１１３と、状態ラッチ回路１２０～１２４と、乗算子１２５～１３０とを備える。
　監視比較器１０５は、保護スイッチ２の出力端子の電位を所定の電位と比較する比較器の一例である。
　また、本実施の形態に係る監視回路は、図２９に示される、閾値電圧発生器１０６と、スイッチ１０７～１１０と、インバータ１１１、１１２と、遅延時間発生器１１３と、状態ラッチ回路１２０～１２４と、乗算子１２５～１３０とで構成される回路である。
　また、保護スイッチ２の出力端子の電圧ＶＩＮの低下を検出して異常状態と判定する場合、起動時の低ＶＩＮ状態（起動前のＶＩＮ＝０からの立上り時）を異常と判定しないようにする必要があるため、図２９では、保護スイッチ２がオフ状態である起動前に、電圧ＶＩＮの監視比較器１０５と保護スイッチ２とのテストを行い、テスト結果が正常であった場合に、遅延時間発生器１１３で設定された所定時間は保護スイッチ２をオン状態とする。
　次に、監視比較器１０５のテストについて説明する。
　まず、起動時における監視比較器１０５のテストとして、ＳＨチェック（Ｈ検出）では、スイッチ１０７がオンで、監視比較器１０５の出力が正常値であるＬレベルの信号を出力すると、インバータ１１１はＨレベルの信号を出力し、乗算子１２５の乗算結果はＨレベルとなり、状態ラッチ回路１２０はＳＨ＿ＯＫ＝Ｈでラッチする。また、ＳＬチェック（Ｌ検出）では、スイッチ１０８がオンで、監視比較器１０５の出力が正常値であるＨレベルの信号を出力すると、乗算子１２６はＨレベルの信号を出力し、状態ラッチ回路１２１はＳＬ＿ＯＫ＝Ｈでラッチする。また、監視比較器１０５の検査では、監視比較器１０５のＨレベルの信号の検出、Ｌレベルの信号の検出の各結果が正常のときはＳＨ＿ＯＫ＝ＨかつＳＬ＿ＯＫ＝Ｈとなり、状態ラッチ回路１２２はＴＳ＿ＯＫ＝Ｈでラッチする。
　また、保護スイッチ２のテストについて説明する。
　まず、ＯＦＦチェック（保護スイッチ２のＯＦＦ状態のチェック）では、監視比較器１０５が正常であれば、ＳＸ＝Ｈとなり、監視比較器１０５の入力は保護スイッチ２の出力端子に接続される。保護スイッチ２はオフしているため、保護スイッチ２の出力端子の電圧ＶＩＮはＬレベルになっている。監視比較器１０５の出力が正常値であるＨレベルであるとき、乗算子１２７の出力はＨとなり、状態ラッチ回路１２３は、ＯＦＦ＿ＯＫ＝Ｈでラッチする。また、ＯＮチェック（保護スイッチ２のＯＮ状態のチェック）では、状態ラッチ回路１２３がＯＦＦ＿ＯＫ＝Ｈにラッチした後、遅延時間発生器１１３の出力は遅延時間中においてはＬレベルであるため、乗算子１２８の出力はＬレベルとなり、インバータ１１２の出力はＨレベル、乗算子１２９の出力はＨレベルで、スイッチ１１０はオンする。したがって、遅延時間発生器１１３の遅延時間中は保護スイッチ２も強制的にオンされる。遅延時間発生器１１３の遅延時間は、保護スイッチ２の出力端子の電圧ＶＩＮの立上り時間より長く設定される。
　遅延時間の経過後、保護スイッチ２の出力端子の電圧ＶＩＮが正常に立上った場合、監視比較器１０５の出力が正常値であるＬレベル（インバータ１１１の出力がＨレベル）で、乗算子１３０の出力はＨレベルとなり、状態ラッチ回路１２４はＯＮ＿ＯＫ＝Ｈを出力する。また、通常動作では、遅延時間発生器１１３の出力がＨレベルで、乗算子１２８の出力は監視比較器１０５の出力が反映される。すなわち、保護スイッチ２の出力端子の電圧ＶＩＮが所定値より高ければ、保護スイッチ２はオンされ、所定値より低下すると保護スイッチ２はオフされる。
　以上のような構成によって、保護スイッチ２及び監視比較器１０５が正常か否かをテストできる。実施の形態４に係る制御部は、上記各実施の形態に係る制御部に適用できる。
　（変形例など）
　以上、本開示に係る電源保護回路について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。
　例えば、以上の実施の形態１～４では、保護スイッチ２をＮｃｈ又はＰｃｈのＭＯＳＦＥＴとして説明してきたが、本開示はこれらに限定されるものではない。例えば保護スイッチはＮＰＮ又はＰＮＰ型のバイポーラトランジスタであってもよい。但し、上記各実施の形態では、ＭＯＳＦＥＴをオン状態にするために駆動電圧を生成してＭＯＳＦＥＴに印加したが、バイポーラトランジスタの場合はベース電流を供給する必要がある。したがって、保護スイッチ２としてバイポーラトランジスタを用いる場合には、実施の形態１～４で説明した駆動電圧を抵抗に印加して、当該抵抗からバイポーラトランジスタのベース端子に、ベース電流を供給するといった回路変更は必要である。
　また、上記実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で上記実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
　本開示の電源保護回路は、特に、車載用途の電源保護回路として高性能化を実現でき、産業上有用である。
１　直流電源
２　保護スイッチ
３　負荷回路
４ａ、４ｂ、４ｃ、４ｄ　回路部
５ａ、５ｂ、５ｃ、５ｄ　制御部
１０ａ、１０ｂ、１０ｃ、１０ｄ　電源保護回路
４０ａ、４０ｂ、４０ｄ、５０ｃ　第１のコンデンサ
４０ｃ、５０ｄ　第２のコンデンサ
４１ａ、４１ｂ、４１ｃ、４１ｄ　第１のスイッチ
４２ａ、４２ｂ、４２ｃ、４２ｄ　第２のスイッチ
４３ａ、４３ｂ、４３ｃ、４３ｄ　第３のスイッチ
４４ａ、４４ｂ、４４ｃ、４４ｄ　第４のスイッチ
４５ａ、４５ｂ、４５ｃ　第５のスイッチ
４５ｄ　第２の整流素子
４６、６３、６６　電圧源
４７　電流源
４８　放電抵抗
４９ｄ　第１の整流素子
５２ｃ　第２の端子
５３　第２の電源回路
５３ｃ　第３の端子
６０　判定回路
６１、６２　抵抗
６４　ツェナーダイオード
６５　第１の比較器
６７　第２の比較器
６８　第１のＡＮＤ回路
７０ａ、７０ｂ、７０ｃ、７０ｄ　駆動ロジック
７１　論理回路
１０５　監視比較器
１０６　閾値電圧発生器
１０７、１０８、１０９、１１０　スイッチ
１１１、１１２、７１５，７１６　インバータ
１１３　遅延時間発生器
１２０、１２１、１２２、１２３、１２４　状態ラッチ回路
１２５、１２６、１２７、１２８、１２９、１３０　乗算子
７１１、７１２、７１３、７１４　ＡＮＤ回路
ＢＸ　第１の端子
ＨＧ　駆動端子
ＴＧ　グランド端子
ＴＶＢ　電源端子
ＴＶＩＮ　負荷端子
ＶＢ　電源電圧
ＶＩＮ　出力電圧
ＶＴ　駆動電圧

Claims (16)

  1. 　直流電源と負荷回路とを接続する電源ラインに挿入される保護スイッチを制御する電源保護回路であって、
    　前記保護スイッチに接続される回路部と、
    　前記回路部の動作状態を第１の状態又は第２の状態に切り替える制御部とを備え、
    　前記第１の状態は、前記保護スイッチが第１の導電型の半導体層に制御端子が接続される第１の半導体スイッチである場合に前記保護スイッチを駆動できる動作状態であり、
    　前記第２の状態は、前記保護スイッチが前記第１の導電型と異なる第２の導電型の半導体層に制御端子が接続される第２の半導体スイッチである場合に前記保護スイッチを駆動できる動作状態である
    　電源保護回路。
  2. 　前記回路部は、
    　前記直流電源の電源電圧から前記第１の半導体スイッチの第１の駆動電圧だけ低い第１の電位を生成する第１の電源回路を有し、
    　前記回路部は、
    　前記第１の状態において、前記第１の電位を前記制御端子に印加する第１の駆動回路を有し、
    　前記第２の状態において、前記制御端子と、前記保護スイッチと前記負荷回路との接続点との間に前記第２の半導体スイッチの第２の駆動電圧を印加する第２の駆動回路を有する
    　請求項１に記載の電源保護回路。
  3. 　前記回路部は、
    　所定の周期で交互にオン又はオフするハイサイドスイッチ及びローサイドスイッチを含む直列回路を有し、
    　前記保護スイッチの出力端子に前記ハイサイドスイッチが接続され、
    　前記回路部は、
    　前記第１の状態において、
    　前記直流電源の電源電圧から前記第１の半導体スイッチの第１の駆動電圧だけ低い第１の電位を生成する第１の電源回路と、
    　前記第１の電位を前記制御端子に印加する第１の駆動回路とを有し、
    　前記第２の状態において、
    　前記直流電源の電源電圧を用いて、グランド電位から前記第２の半導体スイッチの第２の駆動電圧だけ高い第２の電位を生成する第２の電源回路と、
    　前記保護スイッチの前記制御端子と出力端子との間に前記第２の駆動電圧を印加する第２の駆動回路とを有する
    　請求項１に記載の電源保護回路。
  4. 　前記第２の駆動回路は、
    　前記第２の電源回路と、前記ハイサイドスイッチと前記ローサイドスイッチとの接続点との間に接続された第１の整流素子と第１のコンデンサとの直列回路を有し、前記ローサイドスイッチがオンの時に前記第２の電源回路から前記第１の整流素子を介して前記第１のコンデンサに前記第２の駆動電圧を印加する第１のブートストラップ回路と、
    　前記第１のコンデンサと、前記保護スイッチの出力端子との間に接続された第２の整流素子と第２のコンデンサとの直列回路を有し、前記ハイサイドスイッチがオンの時に前記第１のコンデンサから前記第２の整流素子を介して前記第２のコンデンサに第２の駆動電圧を印加する第２のブートストラップ回路とを有する
    　請求項３に記載の電源保護回路。
  5. 　前記第１の電源回路は、前記直流電源に接続される電圧源と電流源との直列回路を有し、
    　前記第１の駆動回路は、前記電圧源と前記電流源との接続点と前記保護スイッチの制御端子との間に接続される第１のスイッチと第２のスイッチとの直列回路と、前記保護スイッチの制御端子に一端が接続される第３のスイッチと、前記第３のスイッチの他端が接続される接続端子と、前記第１のスイッチと前記第２のスイッチとの接続点と前記保護スイッチの出力端子との間に接続される第４のスイッチとを有し、
    　前記接続端子は前記直流電源に接続される
    　請求項３に記載の電源保護回路。
  6. 　前記制御部は、
    　前記第４のスイッチをオフ状態として、
    　通常時には、前記第１のスイッチ及び前記第２のスイッチをオン状態とし、かつ、前記第３のスイッチをオフ状態として前記保護スイッチを導通し、
    　異常時には、前記第１のスイッチ及び前記第２のスイッチをオフ状態とし、かつ、前記第３のスイッチをオン状態として前記保護スイッチを遮断する
    　請求項５に記載の電源保護回路。
  7. 　前記第１の電源回路は、前記直流電源に接続される電圧源と電流源との直列回路を有し、
    　前記第１の駆動回路は、前記電圧源と前記電流源との接続点と前記保護スイッチの制御端子との間に接続される第１のスイッチと第２のスイッチとの直列回路と、前記保護スイッチの制御端子に一端が接続される第３のスイッチと、前記第３のスイッチの他端が接続される接続端子と、前記第１のスイッチと前記第２のスイッチとの接続点と前記保護スイッチの出力端子との間に接続される第４のスイッチとを有し、
    　前記接続端子と前記保護スイッチの出力端子との間に前記第２のコンデンサが接続される
    　請求項４に記載の電源保護回路。
  8. 　前記制御部は、
    　前記第１のスイッチをオフ状態とし、前記第４のスイッチをオン状態として、
    　通常時には、前記第２のスイッチをオフ状態とし、かつ、前記第３のスイッチをオン状態として前記保護スイッチを導通し、
    　異常時には、前記第２のスイッチをオン状態とし、かつ、前記第３のスイッチをオフ状態として前記保護スイッチを遮断する
    　請求項７に記載の電源保護回路。
  9. 　前記第１の電源回路は、前記直流電源に接続される電圧源と電流源との直列回路を有し、
    　前記第１の駆動回路は、
    　前記電圧源と前記電流源との接続点と、前記保護スイッチの制御端子との間に接続される第１のスイッチと、
    　前記直流電源と前記保護スイッチの制御端子との間に接続される第２のスイッチとを有し、
    　前記第２の駆動回路は、
    　前記第１のスイッチと並列に接続される、第１のコンデンサと第３のスイッチとの直列回路と、
    　前記第１のコンデンサと前記第３のスイッチとの接続点と前記保護スイッチの出力端子との間に接続される第４のスイッチと、
    　前記保護スイッチの制御端子と出力端子との間に接続される第５のスイッチとを有する
    　請求項２に記載の電源保護回路。
  10. 　前記制御部は、
    　前記回路部を前記第２の状態とする場合に、
    　通常時には、前記第１のスイッチ及び前記第５のスイッチをオフ状態とし、前記第２のスイッチ及び前記第３のスイッチを所定の周期で同時にオン又はオフし、かつ、前記第４のスイッチを前記第２のスイッチと交互にオン又はオフすることによって、前記保護スイッチをオン又はオフし、
    　異常時には、前記第１のスイッチ、前記第２のスイッチ及び前記第３のスイッチをオフし、かつ、前記第４のスイッチ及び前記第５のスイッチをオンすることによって、前記保護スイッチを遮断する
    　請求項９に記載の電源保護回路。
  11. 　前記制御部は、
    　前記回路部を前記第１の状態とする場合に、
    　通常時には、前記第１のスイッチをオン状態とし、かつ、前記第２のスイッチ、前記第３のスイッチ、前記第４のスイッチ及び前記第５のスイッチをオフ状態とすることによって前記保護スイッチを導通させ、
    　異常時には、前記第２のスイッチをオン状態とし、かつ、前記第１のスイッチ、前記第３のスイッチ、前記第４のスイッチ及び前記第５のスイッチをオフ状態とすることによって前記保護スイッチを遮断する
    　請求項９に記載の電源保護回路。
  12. 　前記第１の電源回路は、前記直流電源に接続される電圧源と電流源との直列回路を有し、
    　前記第１の駆動回路は、
    　前記電圧源と前記電流源との接続点と前記保護スイッチの制御端子との間に接続される第１のスイッチと、
    　前記直流電源と前記保護スイッチの制御端子との間に接続される、第２のスイッチと第３のスイッチとの直列回路とを有し、
    　前記第２の駆動回路は、
    　前記第１の駆動回路と前記第２のスイッチを共有し、
    　前記電圧源と前記電流源との接続点と前記保護スイッチとの間に接続される、第４のスイッチと第５のスイッチとの直列回路と、
    　前記第２のスイッチと前記第３のスイッチとの接続点と、前記第４のスイッチと前記第５のスイッチとの接続点の間に接続される第１のコンデンサと、
    　前記保護スイッチの制御端子と出力端子との間に接続される放電抵抗とを有する
    　請求項２に記載の電源保護回路。
  13. 　前記制御部は、
    　前記回路部を前記第１の状態とする場合に、
    　前記第２のスイッチをオン状態とし、かつ、前記第４のスイッチ及び前記第５のスイッチの少なくとも一つをオフ状態とし、
    　通常時には、前記第１のスイッチをオン状態とし、かつ、前記第３のスイッチをオフ状態とすることで前記保護スイッチを導通し、
    　異常時には、前記第３のスイッチをオン状態とし、かつ、前記第１のスイッチをオフ状態とすることで前記保護スイッチを遮断し、
    　前記回路部を前記第２の状態とする場合に、
    　前記第１のスイッチをオフ状態とし、
    　通常時には、前記第２のスイッチ及び前記第４のスイッチを所定の周期で同時にオン又はオフし、かつ、前記第３のスイッチ及び前記第５のスイッチを前記第２のスイッチと交互にオン又はオフすることで、前記保護スイッチを導通し、
    　異常時には前記第２のスイッチ及び前記第４のスイッチをオンし、かつ、前記第３のスイッチ及び前記第５のスイッチをオフ状態とすることで、前記保護スイッチを遮断する
    　請求項１２に記載の電源保護回路。
  14. 　前記第１の電源回路は、前記直流電源に接続される第１のスイッチと電圧源と電流源との直列回路を有し、
    　前記第１の駆動回路は、
    　前記第１のスイッチと前記電圧源との接続点と、前記保護スイッチの制御端子との間に接続される、第２のスイッチと第３のスイッチとの直列回路と、
    　前記第２のスイッチと前記第３のスイッチとの接続点である第１の端子と、
    　前記電圧源と前記電流源との接続点である第２の端子とを有し、
    　前記第２の駆動回路は、
    　前記第１の駆動回路と前記第２のスイッチを共有し、
    　前記第１の端子と前記保護スイッチの出力端子との間に接続される第１のコンデンサと、
    　前記電圧源と前記電流源との接続点と前記保護スイッチの出力端子との間に接続される第４のスイッチと、
    　前記保護スイッチの制御端子と出力端子との間に接続される第５のスイッチとを有する
    　請求項２に記載の電源保護回路。
  15. 　前記制御部は、
    　前記回路部を前記第１の状態とする場合に、
    　前記第１のスイッチ及び前記第３のスイッチをオン状態とし、かつ、前記第４のスイッチ及び前記第５のスイッチをオフ状態とし、
    　通常時には、前記第２のスイッチをオフ状態とすることで前記保護スイッチを導通し、
    　異常時には、前記第２のスイッチをオン状態とすることで前記保護スイッチを遮断し、
    　前記回路部を前記第２の状態とする場合に、
    　通常時には、前記第１のスイッチを所定の周期でオン又はオフし、前記第２のスイッチ及び前記第４のスイッチを前記第１のスイッチと交互にオン又はオフし、前記第３のスイッチをオン状態とし、かつ、前記第５のスイッチをオフ状態として前記保護スイッチを導通し、
    　異常時には前記第５のスイッチをオン状態とし、かつ、前記第２のスイッチ、前記第３のスイッチ及び前記第４のスイッチをオフ状態として前記保護スイッチを遮断する
    　請求項１４に記載の電源保護回路。
  16. 　前記制御部は、前記保護スイッチの出力端子の電位を所定の電位と比較する比較器と、
    　前記電源保護回路の起動前に前記比較器が正常か否かを検査し、かつ、起動時の所定時間は前記保護スイッチを強制的に導通させる監視回路とを有する
    　請求項１～１５のいずれか一項に記載の電源保護回路。
PCT/JP2018/039931 2017-10-30 2018-10-26 電源保護回路 WO2019087974A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880069392.3A CN111279569B (zh) 2017-10-30 2018-10-26 电源保护电路
JP2019550329A JP7246315B2 (ja) 2017-10-30 2018-10-26 電源保護回路
US16/859,848 US11264890B2 (en) 2017-10-30 2020-04-27 Power supply protection circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-209739 2017-10-30
JP2017209739 2017-10-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/859,848 Continuation US11264890B2 (en) 2017-10-30 2020-04-27 Power supply protection circuit

Publications (1)

Publication Number Publication Date
WO2019087974A1 true WO2019087974A1 (ja) 2019-05-09

Family

ID=66331406

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/039931 WO2019087974A1 (ja) 2017-10-30 2018-10-26 電源保護回路

Country Status (4)

Country Link
US (1) US11264890B2 (ja)
JP (1) JP7246315B2 (ja)
CN (1) CN111279569B (ja)
WO (1) WO2019087974A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044061A (ja) * 2012-08-24 2014-03-13 Renesas Electronics Corp 半導体装置及び電池電圧監視装置
JP2015012687A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 電源切替回路、電子機器および電源切替回路の制御方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920007734Y1 (ko) * 1989-11-30 1992-10-17 삼성전자 주식회사 스틸 비디오 카메라의 도어장치
JPH0686460A (ja) * 1992-08-28 1994-03-25 Hitachi Ltd 電源回路
WO2005088816A1 (ja) * 2004-03-15 2005-09-22 Rohm Co., Ltd 電源装置
EP1724899B1 (en) * 2005-05-17 2016-08-03 Continental Automotive GmbH Apparatus for short circuit protection
JP5440400B2 (ja) * 2010-06-03 2014-03-12 新神戸電機株式会社 電源装置
JP2012039761A (ja) * 2010-08-06 2012-02-23 Sanken Electric Co Ltd スイッチング電源装置
EP2461457B1 (en) * 2010-12-02 2017-02-22 OCT Circuit Technologies International Limited Circuit protection
WO2012087320A1 (en) * 2010-12-22 2012-06-28 Hewlett-Packard Development Company, L.P. Mosfet switch gate driver, mosfet switch system and method
WO2013005529A1 (ja) * 2011-07-01 2013-01-10 ローム株式会社 過電圧保護回路、電源装置、液晶表示装置、電子機器、テレビ
US8542472B2 (en) * 2011-07-26 2013-09-24 Apple Inc. Protection circuitry for reversible connectors
JP5810896B2 (ja) * 2011-12-22 2015-11-11 株式会社ソシオネクスト Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
JP5502216B1 (ja) * 2013-02-28 2014-05-28 三菱電機株式会社 電気負荷の分岐給電制御装置及び分岐給電制御方法
US9300129B2 (en) * 2013-03-12 2016-03-29 Ascensia Diabetes Care Holding Ag Reverse battery protection for battery-powered devices
JP6257022B2 (ja) * 2013-03-22 2018-01-10 東芝ライテック株式会社 電源回路及び照明装置
JP6103478B2 (ja) * 2013-03-22 2017-03-29 東芝ライテック株式会社 電源回路及び照明装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044061A (ja) * 2012-08-24 2014-03-13 Renesas Electronics Corp 半導体装置及び電池電圧監視装置
JP2015012687A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 電源切替回路、電子機器および電源切替回路の制御方法

Also Published As

Publication number Publication date
CN111279569B (zh) 2022-07-19
US11264890B2 (en) 2022-03-01
US20200259410A1 (en) 2020-08-13
JP7246315B2 (ja) 2023-03-27
JPWO2019087974A1 (ja) 2020-11-12
CN111279569A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US7446517B2 (en) Power supply controller and method therefor
JP5315026B2 (ja) 半導体装置
JP6281553B2 (ja) Ｄｃｄｃコンバータ
TW201448428A (zh) 開關式電容器電力轉換器保護技術
JP6139794B2 (ja) 電力変換装置
JP6237952B2 (ja) 内部電源回路および半導体装置
JP4360310B2 (ja) 駆動装置
JP2007082364A (ja) 昇圧回路を有する電子回路とそれを有する電気機器
JP2017085771A (ja) 多相コンバータ
JP6141546B1 (ja) 電力変換装置
US20070257652A1 (en) Booster Circuit with Protection Function and Electric Device
CN111630763B (zh) 升压型开关电源电路
JP6497565B2 (ja) Ｄｃｄｃコンバータ
WO2018150789A1 (ja) スイッチ回路
JP5979055B2 (ja) 電源装置
JP6417427B2 (ja) 負荷駆動装置及びそれを用いた車載制御装置
WO2019087974A1 (ja) 電源保護回路
JP2006129595A (ja) スイッチング回路
WO2018083851A1 (ja) 電圧検出装置
JP4561237B2 (ja) 駆動状態検出回路
JP2019186880A (ja) 負荷駆動装置
JP2011055633A (ja) 電源装置
US20230053720A1 (en) Semiconductor module
JP4917960B2 (ja) 電源監視回路
JP2017163678A (ja) 半導体装置、チャージポンプ回路、半導体システム、車両及び半導体装置の制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18872315

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019550329

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18872315

Country of ref document: EP

Kind code of ref document: A1