JP2006129595A

JP2006129595A - スイッチング回路

Info

Publication number: JP2006129595A
Application number: JP2004313499A
Authority: JP
Inventors: Makoto Kitazawa; 誠北澤
Original assignee: Sanyo Electric Co Ltd; Sanyo Denki Co Ltd
Current assignee: Sanyo Electric Co Ltd; Sanyo Denki Co Ltd
Priority date: 2004-10-28
Filing date: 2004-10-28
Publication date: 2006-05-18
Anticipated expiration: 2024-10-28
Also published as: JP4091590B2

Abstract

【課題】ノイズや電圧変動によって、２つの半導体スイッチング素子が同時に導通状態になる短絡の発生を確実に防止することができるスイッチング回路を提供する。
【解決手段】第１及び第２の駆動回路用電源回路４，５を、共通の直流電源Ｅを利用するように構成する。第１の駆動回路用電源回路を、第１及び第２のコンデンサＣ１及びＣ２と、コンデンサ充電回路と、順方向電圧印加回路と、逆方向電圧印加回路とから構成する。コンデンサ充電回路（Ｑ３）は、第２の半導体スイッチング素子Ｑ２が導通状態にある期間導通状態になって直流電源Ｅから供給される電荷で第１及び第２のコンデンサＣ１及びＣ２を充電する。第２のコンデンサＣ２の両端電圧を逆方向電圧として、第１のスイッチング素子用ゲート駆動回路Ｑ１の第２の電源端子２２と第１の半導体スイッチング素子Ｑ１のエミッタとの間に印加する。
【選択図】図１

Description

本発明は、電力変換回路等で使用される２つの半導体スイッチング素子が直列に接続されたスイッチング・ユニットを備えたスイッチング回路に関するものである。

特許第３２４４３８８号（特開平８−１０３０８７号）公報の図１には、直列に接続された上側トランジスタスイッチ（半導体スイッチング素子）と下側トランジスタスイッチ（半導体スイッチング素子）とに対して、それぞれ別個にゲート駆動回路と駆動回路用電源回路とが設けられたスイッチング回路が示されている。この従来のスイッチング回路では、２つのトランジスタスイッチに対応して設けられた２つの駆動回路用電源が、共通の１つの直流電源から電力の供給をそれぞれ受けるように構成されている。具体的には、下側のトランジスタスイッチのゲート駆動回路には直流電源から直接電力が供給される。そして上側のトランジスタスイッチのゲート駆動回路では、直流電源により充電されるコンデンサの両端電圧を利用して、ゲート駆動回路に必要な電力を供給する。従来の回路は、一般的にブートストラップ方式の原理を採用した回路と呼ばれている。
特許第３２４４３８８号（特開平８−１０３０８７号）公報図１

従来のスイッチング回路では、２つのトランジスタスイッチがオフ状態になったときのゲート電圧は０ボルト（ＧＮＤ）である。このためオフ時にノイズ等の影響を受けて、ゲート電圧に微少な変動（数ボルト）が生じただけで、特に上側のトランジスタスイッチが誤点弧（誤ってオン状態になる）を起こす。その結果、２つのトランジスタが同時にオン状態になって、短絡を起こす危険性がある。

本発明の目的は、ノイズや電圧変動によって、２つの半導体スイッチング素子が同時に導通状態になる短絡の発生を確実に防止することができるスイッチング回路を提供することにある。

本発明の他の目的は、少ない部品点数で上記目的を達成できるスイッチング回路を提供することにある。

本発明の別の目的は、スイッチング・ユニットを構成する２つの半導体スイッチング素子の両方がノイズや電圧変動によって誤って導通状態になることを防止できるスイッチング回路を提供することにある。

本発明のスイッチング回路は、スイッチング・ユニットと、第１及び第２のスイッチング素子用ゲート駆動回路と、第１及び第２の駆動回路用電源回路とを備えている。スイッチング・ユニットは、第１の半導体スイッチング素子及び第２の半導体スイッチング素子を備えており、これらの半導体スイッチング素子は第２の半導体スイッチング素子が接地側に位置するように直列接続されている。そして第１の半導体スイッチング素子及び第２の半導体スイッチング素子は、それぞれゲートに順方向電圧が印加されている期間は導通状態となり且つゲートに電圧が印加されていないか又は逆方向電圧が印加されている期間は非導通状態となる。一般的に、第１の半導体スイッチング素子及び第２の半導体スイッチング素子としては、ＩＧＢＴのようなゲートに導通制御信号が入力されている期間導通状態となり、導通制御信号が入力されていない期間は非導通状態になるトランジスタスイッチを用いることができる。

第１及び第２の半導体スイッチング素子の導通を制御する第１及び第２のスイッチング素子用ゲート駆動回路は、第１及び第２の半導体スイッチング素子のゲートに順方向電圧と前記逆方向電圧とを印加し得るようにそれぞれ構成されている。

また第１及び第２の駆動回路用電源回路は、第１及び第２のスイッチング素子用ゲート駆動回路を通して第１及び第２の半導体スイッチング素子のゲートに印加する順方向電圧及び前記逆方向電圧をそれぞれ発生する。なお第２のスイッチング素子用ゲート駆動回路及び第２の駆動回路用電源回路に関しては、順方向電圧を第２の半導体スイッチング素子のゲートに印加するだけの機能を持つ構造にしてもよい。言い換えれば、第２のスイッチング素子用ゲート駆動回路及び第２の駆動回路用電源回路に関しては、逆方向電圧を第２の半導体スイッチング素子のゲートに印加しない（第２の半導体スイッチング素子が非導通状態にあるときに、第２の半導体スイッチング素子のゲートを逆バイアスしない）構造にしてもよい。これは第２の半導体スイッチング素子は接地側に位置しているため、第２のスイッチング素子用ゲート駆動回路を接地するだけでも、ノイズや電圧変動が原因となって発生する誤導通の発生が大幅に低減するためである。

本発明で用いる第１のスイッチング素子用ゲート駆動回路は、第１の駆動回路用電源回路から供給される順方向電圧が印加される第１の電源端子と、第１の駆動回路用電源回路から供給される逆方向電圧が印加される第２の電源端子と、入力端子とを備えている。そして第１のスイッチング素子用ゲート駆動回路は、入力端子に導通制御信号が入力されている期間順方向電圧を第１の半導体スイッチング素子のゲートに印加し、入力端子に導通制御信号が入力されていない期間は逆方向電圧をゲートに印加するように構成されている。入力端子に入力される導通制御信号は、導通信号制御信号発生回路から入力される。

また第２のスイッチング素子用ゲート駆動回路は、第２の駆動回路用電源回路から供給される順方向電圧が印加される第１の電源端子と、第２の駆動回路用電源回路から供給される逆方向電圧が印加される第２の電源端子と、入力端子とを備えている。そしてこの第２のスイッチング素子用ゲート駆動回路も、入力端子に導通制御信号が入力されている期間順方向電圧を第２の半導体スイッチング素子のゲートに印加し、入力端子に導通制御信号が入力されていない期間は逆方向電圧をゲートに印加するように構成されている。

本発明においては、第１及び第２の駆動回路用電源回路を、共通の直流電源を利用するように構成する。その上で、特に第１の駆動回路用電源回路を、第１及び第２のコンデンサと、コンデンサ充電回路と、順方向電圧印加回路と、逆方向電圧印加回路とから構成する。第１及び第２のコンデンサは、第１のスイッチング素子用ゲート駆動回路の第１の電源端子及び前記第２の電源端子との間の配置されて直列接続されている。コンデンサ充電回路は、第２の半導体スイッチング素子が導通状態にある期間導通状態になって直流電源から供給される電荷で第１及び第２のコンデンサを充電する。また順方向電圧印加回路は、第１のコンデンサの両端電圧を順方向電圧として、第１のスイッチング素子用ゲート駆動回路の第１の電源端子と第１の半導体スイッチング素子及び第２の半導体スイッチング素子の接続点との間に印加するように構成されている。また逆方向電圧印加回路は、第２のコンデンサの両端電圧を前記逆方向電圧として、第１のスイッチング素子用ゲート駆動回路の第２の電源端子と第１の半導体スイッチング素子及び第２の半導体スイッチング素子の接続点との間に印加するように構成されている。

このように第１の駆動回路用電源回路を構成すると、第２の半導体スイッチング素子が導通状態にあるときに、コンデンサ充電回路により第１及び第２のコンデンサは充電される。そして第２の半導体スイッチング素子が導通状態になっている期間は、第２のコンデンサの両端電圧が、逆方向電圧として、第１のスイッチング素子用ゲート駆動回路の第２の電源端子と第１の半導体スイッチング素子及び第２の半導体スイッチング素子の接続点との間に印加される。これによって第１の半導体スイッチング素子のゲートは逆バイアスされた状態に保持される。その結果、ノイズや電圧変動が発生しても、第１の半導体スイッチング素子が誤って導通状態になるのを防ぐことができる。次に、第２の半導体スイッチング素子が非導通状態になるとコンデンサ充電回路による第１及び第２のコンデンサの充電は停止され、第１のコンデンサの両端電圧が順方向電圧として、第１のスイッチング素子用ゲート駆動回路の第１の電源端子と第１の半導体スイッチング素子及び第２の半導体スイッチング素子の接続点との間に印加される。この状態で、導通制御信号が第１のスイッチング素子用ゲート駆動回路の入力端子に入力されると、第１の半導体スイッチング素子が導通状態になる。

ここでコンデンサ充電回路は、第２のコンデンサと直流電源の接地端子との間に配置されて第２のスイッチング素子用ゲート駆動回路から出力される順方向電圧がゲートに印加されている期間導通状態となる充電用半導体スイッチング素子を備えているのが好ましい。このような充電用半導体スイッチング素子を用いて充電を制御すると、第１及び第２のコンデンサを用いて順方向電圧と逆方向電圧の両方を簡単に発生させることができる。

また逆方向電圧印加回路は、第１のスイッチング素子用ゲート駆動回路の第２の電源端子側にカソードを向けるようにして第２のコンデンサに対して並列接続されたツェナーダイオードを含んで構成することができる。このようにすると、ツェナーダイオードの両端には、ツェナー電圧によって決まる逆方向電圧が現れる。直流電源の電圧が、例えば２０Ｖであるとし、ツェナー電圧が５Ｖであるとすると、第１のコンデンサの両端電圧（順方向電圧）は１５Ｖとなり、第２のコンデンサの両端電圧（逆方向電圧）は−５Ｖとなる。ツェナーダイオードを用いると、少ない部品点数で確実に逆方向電圧を得ることができる。

また逆方向電圧印加回路は、第１のスイッチング素子用ゲート駆動回路の第２の電源端子側にカソードを向けるようにして第２のコンデンサに対して並列接続された複数のダイオードからなるダイオード直列回路を含んで構成することができる。この場合には、前述のツェナーダイオードのツェナー電圧に相当するドロップ電圧を、直列接続された複数のダイオードを用いて得ればよい。このようにしてもダイオード直列回路の両端に、必要な逆方向電圧を得ることができる。

さらに逆方向電圧印加回路は、直列接続された第１及び第２のコンデンサに対して並列接続された第１及び第２の抵抗素子が直列接続されてなる抵抗分圧回路を含んで構成することができる。この場合には、第１及び第２の抵抗素子の接続点が、第１の半導体スイッチング素子及び第２の半導体スイッチング素子の接続点と第１及び第２のコンデンサの接続点とにそれぞれ接続される。この場合には、抵抗分圧回路の分圧比によって、順方向電圧と逆方向電圧とが決まることになる。したがって分圧比を適宜に設定することにより、任意の逆方向電圧を発生させることができる。

第２の半導体スイッチング素子のゲートを積極的に逆バイアスする場合には、第２の駆動回路用電源回路を次のようにすることができる。即ち、第２の駆動回路用電源回路を、アノードを直流電源の接地側に向けたツェナーダイオードと第３のコンデンサとが直列に接続されて構成され且つ直流電源に対して並列接続された直列回路と、順方向電圧印加回路と逆方向電圧印加回路とから構成する。順方向電圧印加回路は、第３のコンデンサの両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路の第１の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加するように構成されている。また逆方向電圧印加回路は、ツェナーダイオードのアノードを第２のスイッチング素子用ゲート駆動回路の第２の電源端子に接続し、ツェナーダイオードのカソードを第２の半導体スイッチング素子の接地側端子に電気的に接続して逆方向電圧を第２の半導体スイッチング素子のゲートに印加するように構成されている。

また第２の駆動回路用電源回路は、次のように構成することができる。すなわち第２の駆動回路用電源回路を、複数のダイオードが直列接続されて構成されカソードを直流電源の接地側に向けたダイオード直列回路と第３のコンデンサとが直列に接続されて構成され且つ直流電源に対して並列接続された直列回路と、順方向電圧印加回路と、逆方向電圧印加回路とから構成する。この場合、順方向電圧印加回路は、第３のコンデンサの両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路の第１の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加するように構成する。また逆方向電圧印加回路を、ダイオード直列回路のカソードを第２のスイッチング素子用ゲート駆動回路の第２の電源端子に接続し、ダイオード直列回路のアノードを第２の半導体スイッチング素子の接地側端子に電気的に接続して逆方向電圧を第２の半導体スイッチング素子のゲートに印加するようにする構成する。

さらに、第２の駆動回路用電源回路は、次のように構成することもできる。すなわち第２の駆動回路用電源回路を、第１及び第２の抵抗素子が直列接続されて構成された抵抗直列回路と、順方向電圧印加回路と、逆方向電圧印加回路とから構成する。この場合、順方向電圧印加回路は、直流電源の非接地側端子に接続された第１の抵抗素子の両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路の第１の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加するように構成する。また逆方向電圧印加回路は、直流電源の接地側端子に接続された第２の抵抗素子の両端電圧を、第２のスイッチング素子用ゲート駆動回路の第２の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加して、その結果として逆方向電圧を第２の半導体スイッチング素子のゲートに印加するように構成することができる。

また第２の駆動回路用電源回路は、次のように構成することもできる。すなわち第２の駆動回路用電源回路を、制御素子が直流電源の接地側に接続されたシャント型レギュレータと第３のコンデンサとが直列に接続されて構成され且つ直流電源に対して並列接続された直列回路と、順方向電圧印加回路と逆方向電圧印加回路とから構成することができる。この場合、順方向電圧印加回路は、第３のコンデンサの両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路の第１の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加するように構成する。また逆方向電圧印加回路は、シャント型レギュレータの制御素子の両端電圧を第２のスイッチング素子用ゲート駆動回路の第２の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加して、その結果として逆方向電圧を第２の半導体スイッチング素子のゲートに印加するように構成する。

いずれの構成であっても、第２の駆動回路用電源回路を、第２の半導体スイッチング素子を逆バイアスできるように構成すれば、確実にノイズや電圧変動が原因となって発生する誤導通による短絡事故の発生を防止することができる。

本発明によれば、ノイズや電圧変動によって、２つの半導体スイッチング素子が同時に導通状態になる短絡自己の発生を確実に防止することができる。

以下図面を参照して本発明のスイッチング回路の実施の形態を詳細に説明する。図１は、本発明をインバータ等の電力変換回路に用いられるスイッチング回路に適用した第１の実施の形態の要部の回路構成を示す図である。図１において、符号１は、スイッチング・ユニットを示している。スイッチング・ユニット１は、絶縁ゲートバイポーラトランジスタ（Insulated gate bipolar transistor: IGBT）からなる第１の半導体スイッチング素子Ｑ１と第２の半導体スイッチング素子Ｑ２とが直列に接続されて構成されている。なお、第１の半導体スイッチング素子及び第２の半導体スイッチング素子として用いられる絶縁ゲートバイポーラトランジスタは、ゲートに順方向電圧が印加されている期間は導通状態となり且つゲートに電圧が印加されていないか又は逆方向電圧が印加されている期間は非導通状態となる。この例では、第１の半導体スイッチング素子Ｑ１のコレクタに電源電圧ＶＣＣが印加されており、第２の半導体スイッチング素子Ｑ２のエミッタが接地されている。第１の半導体スイッチング素子Ｑ１のエミッタと第２の半導体スイッチング素子のコレクタとの接続点がスイッチング・ユニット１の出力点を構成する。なお例えば、このスイッチング回路を用いて単相のフルブリッジインバータ回路を構成する場合には、２つのスイッチング・ユニットを並列に接続して、それぞれのスイッチング・ユニットの出力点から交流出力を得ることになる。

第１の半導体スイッチング素子Ｑ１のゲートには、第１のスイッチング素子用ゲート駆動回路２の出力端子２５が接続され、第２の半導体スイッチング素子Ｑ２のゲートには、第２のスイッチング素子用ゲート駆動回路３の出力端子３５が接続されている。第１及び第２のスイッチング素子用ゲート駆動回路２及び３は、それぞれ第１及び第２の半導体スイッチング素子Ｑ１及びＱ２のゲートに順方向電圧と逆方向電圧とを印加し得るようにそれぞれ構成されている。

第１のスイッチング素子用ゲート駆動回路２は、後に詳しく説明する第１の駆動回路用電源回路４から供給される順方向電圧が印加される第１の電源端子２１と、第１の駆動回路用電源回路４から供給される逆方向電圧が印加される第２の電源端子２２と、入力端子２３と接地端子２４（図２）とを備えている。図２には、実際に使用する第１のスイッチング素子用ゲート駆動回路２の回路構成の一例が示されている。この回路では、フォトカプラー２６によって電気信号を光信号に変換した後再度電気信号に変換して信号の電気的な絶縁を図っている。フォトカプラー２６の出力は増幅器Ａｍｐで増幅され、インターフェースＩＦで適宜に処理されてトランジスタＴｒ１及びＴｒ２の制御信号として与えられる。インターフェースＩＦからの信号で、導通制御信号が入力端子２３に入力されている期間は、トランジスタＴｒ１を導通させて第１の電源端子２１から出力端子２５を通して順方向電圧が出力される。またインターフェースＩＦからの信号で、導通制御信号が入力端子２３に入力されていないときには、トランジスタＴｒ２を導通状態にして、第２の電源端子２２から出力端子２５を通して逆方向電圧を出力する。このようなスイッチング素子用ゲート駆動回路としては、例えば、シャープ株式会社がＰＣ９２３Ｘの製品番号で販売しているＩＣを用いることができる。

また第２の半導体スイッチング素子Ｑ２のゲートを逆バイアスをする場合に用いる第２のスイッチング素子用ゲート駆動回路３も、第１のスイッチング素子用ゲート駆動回路２と同じ構成を有している。第２のスイッチング素子用ゲート駆動回路は、後に説明する第２の駆動回路用電源回路５から供給される順方向電圧が印加される第１の電源端子３１と、第２の駆動回路用電源回路５から供給される逆方向電圧が印加される第２の電源端子３２と、入力端子３３とを備えている。そしてこの第２のスイッチング素子用ゲート駆動回路３も、入力端子３３に導通制御信号Ｓ２が入力されている期間順方向電圧を第２の半導体スイッチング素子Ｑ２のゲートに印加し、入力端子３３に導通制御信号Ｓ２が入力されていない期間は逆方向電圧をゲートに印加する。

なお第１及び第２のスイッチング素子用ゲート駆動回路２及び３の入力端子２３及び３３にそれぞれ入力される導通制御信号Ｓ１及びＳ２は、図示しない導通信号制御信号発生回路から入力される。導通制御信号Ｓ１及びＳ２は、一般的に位相が反転した信号となっており、第１及び第２の半導体スイッチング素子Ｑ１及びＱ２は、交互のオン・オフ動作をする。

第１及び第２の駆動回路用電源回路４及び５は、第１及び第２のスイッチング素子用ゲート駆動回路２及び３を通して第１及び第２の半導体スイッチング素子Ｑ１及びＱ２のゲートに印加する順方向電圧及び前記逆方向電圧をそれぞれ発生するように構成されている。

本実施の形態においては、第１及び第２の駆動回路用電源回路４及び５が、共通の直流電源Ｅを利用するように構成されている。まず第１の駆動回路用電源回路４は、アノードが直流電源Ｅの非接地側端子に接続されたダイオードＤ１と、ダイオードＤ１のカソードに一端が接続された第１のコンデンサＣ１と、第１のコンデンサＣ１に直列に接続された第２のコンデンサＣ２と、第２のコンデンサにコレクタが接続されて、エミッタが直流電源Ｅの接地側端子に接続された絶縁ゲートバイポーラトランジスタからなる充電用半導体スイッチング素子Ｑ３と、第２のコンデンサの両端に並列接続されたツェナーダイオードＺＤ１とを備えている。そして第１のコンデンサＣ１とダイオードＤ１の接続点は、第１のスイッチング素子用ゲート駆動回路２の第１の電源端子２１に接続されている。また第１のコンデンサＣ１と第２のコンデンサＣ２との接続点は、第１の半導体スイッチング素子Ｑ１のエミッタと第２の半導体スイッチング素子Ｑ２のコレクタとの接続点に電気的に接続されている。さらに第２のコンデンサと充電用半導体スイッチング素子Ｑ３のコレクタとの接続点が、第１のスイッチング素子用ゲート駆動回路２の第２の電源端子２２に接続されている。充電用半導体スイッチング素子Ｑ３のベース（ゲート）は、第２のスイッチング素子用ゲート駆動回路３の出力端子３５に接続されている。したがって充電用半導体スイッチング素子Ｑ３は、第２の半導体スイッチング素子Ｑ２と一緒に導通状態または非導通状態になる。

第１の駆動回路用電源回路４では、第２の半導体スイッチング素子Ｑ２が導通状態にあるとき（第１の半導体スイッチング素子Ｑ１が非導通状態にあるとき）に、充電用半導体スイッチング素子Ｑ３のゲートにも、図３（Ｄ）に示すように、第２の半導体スイッチング素子Ｑ２のゲートに入力される信号が入力されて導通状態となり、第１及び第２のコンデンサＣ１及びＣ２が充電される。図３（Ｄ）は、第２の半導体スイッチング素子Ｑ２のゲートに入力されるゲート入力波形（第２のスイッチング素子用ゲート駆動回路３の出力）を示している。第２の半導体スイッチング素子Ｑ２のゲートに入力されるゲート入力波形が立ち上がった時点で、第１のコンデンサＣ１のダイオードＤ１に接続される端子の電圧は半導体スイッチング素子Ｑ１及びＱ２の接続点を基準として正極性側（順方向側）に立ち上がり、第２のコンデンサＣ２の充電用半導体スイッチング素子Ｑ３のコレクタに接続される端子の電圧は半導体スイッチング素子Ｑ１及びＱ２の接続点を基準として負極性側（逆方向側）に立ち下がっている。そして第１及び第２のコンデンサＣ１及びＣ２の充電用半導体スイッチング素子Ｑ３のコレクタに接続される端子電圧は、以後ほぼ一定を保持する。第２の半導体スイッチング素子Ｑ２が導通状態にあるときには、図３（Ｅ）に示されるように、第２の半導体スイッチング素子Ｑ２のゲート−エミッタ間に順方向電圧が印加されている。そしてこのときは、図３（Ｂ）に示すように、第１の半導体スイッチング素子Ｑ１のゲート−エミッタ間には、第２のコンデンサＣ２の両端電圧が第１のスイッチング素子用ゲート駆動回路２の第２の電源端子２２と第１の半導体スイッチング素子Ｑ１のエミッタとの間に逆方向電圧として印加されて逆バイアス状態が作られている。この逆方向電圧が印加されている期間においては、ノイズや電圧変動があっても、逆バイアスの電圧を超える範囲でなければ第１の半導体スイッチング素子Ｑ１が誤って導通状態になることは実質的にない。そして図３（Ａ）に示すように、第１の半導体スイッチング素子Ｑ１のゲートにゲート入力波形が入力されている期間（４の期間）、第１の半導体スイッチング素子Ｑ１は導通状態となる。そしてこの期間は、図３（Ｂ）に示されるように、第１の半導体スイッチング素子Ｑ１のゲート−エミッタ間には順方向電圧が印加されている。この順方向電圧は、第１の駆動回路用電源回路４の第１のコンデンサＣ１の両端電圧が、第１のスイッチング素子用ゲート駆動回路２の第１の電源端子２１と第１の半導体スイッチング素子Ｑ１のエミッタとの間に印加されて得られたものである。

本実施の形態では、ダイオードＤ１及び充電用半導体スイッチング素子Ｑ３を含む回路が、第１及び第２のコンデンサＣ２及びＣ３のためのコンデン充電回路を構成している。本実施の形態では、充電用半導体スイッチング素子Ｑ３が存在することにより、第１のスイッチング素子への逆バイアスの印加を可能とする第２のコンデンサの充電が容易にできるという効果が得られる。また本実施の形態では、第１のスイッチング素子用ゲート駆動回路２の第１の電源端子２１と第１の半導体スイッチング素子Ｑ１及び第２の半導体スイッチング素子Ｑ２の接続点との間に、第１のコンデンサＣ１の両端電圧を印加する回路が、順方向電圧印加回路を構成している。また、第１のスイッチング素子用ゲート駆動回路２の第２の電源端子２２側にアノードを向けるようにして第２のコンデンサに対して並列接続されたツェナーダイオードＺＤ１を含んで、第２のコンデンサＣ２の両端電圧を第１のスイッチング素子用ゲート駆動回路の第２の電源端子２２と第１の半導体スイッチング素子Ｑ１及び第２の半導体スイッチング素子Ｑ２の接続点との間に印加する回路が、逆方向電圧印加回路を構成している。

また第２の駆動回路用電源回路５は、アノードを直流電源の接地側に向けたツェナーダイオードＺＤ２と第３のコンデンサとＣ３とが直列に接続されて構成され且つ直流電源Ｅに対して並列接続された直列回路を備えている。第３のコンデンサＣ３の両端電圧が、第２のスイッチング素子用ゲート駆動回路３の第１の電源端子３１と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に印加されている。この順方向電圧を印加する回路が、本実施の形態では、第２の駆動回路用電源回路５における順方向電圧印加回路を構成している。またツェナーダイオードＺＤ２のアノードが、第２のスイッチング素子用ゲート駆動回路３の第２の電源端子３２に接続されて、ツェナーダイオードＺＤ２の両端電圧が逆方向電圧として、第２のスイッチング素子用ゲート駆動回路３の第２の電源端子３２と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に印加されている。この逆方向電圧を印加する回路が、第２の駆動回路用電源回路５における逆方向電圧印加回路を構成している。その結果、図３（Ｂ）と図３（Ｅ）とを対比するとわかるように、第１の半導体スイッチング素子Ｑ１が導通状態にある期間（図３の下部に示した４の期間）及びその前後の所定の期間（図３の下部に示した３と５の期間）の間、第２の半導体スイッチング素子のゲートには逆方向電圧が印加されて逆バイアス状態が作られている。この図３の下部に示した３と５の期間は、２つの半導体スイッチング素子Ｑ１及びＱ２が同時に導通状態になるのを防ぐために設けられた期間である。この例では、ツェナーダイオードＺＤ２を設けるだけで、第２の半導体スイッチング素子Ｑ２のゲートを簡単に逆バイアス状態にすることができる。

なお図４に示す第２の実施の形態のように、第２の駆動回路用電源回路５の第２の電源端子３２を接地すると、ツェナーダイオードＺＤ２は電圧分圧手段として機能するだけで、第２の半導体スイッチング素子Ｑ２のゲートに逆方向電圧を印加することはできない。しかしよほど周囲のノイズ環境が悪くなければ、このような回路構成でも大きな問題は生じない。

図５は、本発明の第３の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態では、第２のコンデンサＣ２の両端にツェナーダイオードＺＤ１を並列に接続しているが、この実施の形態では、ツェナーダイオードＺＤ１に代えて、第１のスイッチング素子用ゲート駆動回路２の第２の電源端子２２側にカソードを向けるようにして第２のコンデンサＣ２に対して並列接続された複数のダイオードＤ０１〜Ｄ０ｎからなるダイオード直列回路を用いている。この場合には、前述のツェナーダイオードＺＤ１のツェナー電圧に相当するドロップ電圧を、直列接続された複数のダイオードＤ０１〜Ｄ０ｎを用いて得ている。このようにしてもダイオード直列回路の両端に、必要な逆方向電圧を得ることができる。

図６は、本発明の第４の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態では、第２のコンデンサＣ２の両端に並列に接続したツェナーダイオードＺＤ１を並列に接続しているが、直列接続された第１及び第２のコンデンサＣ１及びＣ２に対して並列接続された第１及び第２の抵抗素子Ｒ１及びＲ２が直列接続されてなる抵抗分圧回路を用いている。この場合、第１及び第２の抵抗素子Ｒ１及びＲ２の接続点は、第１の半導体スイッチング素子Ｑ１のエミッタと第２の半導体スイッチング素子Ｑ２のコレクタの接続点と第１及び第２のコンデンサＣ１及びＣ２の接続点とにそれぞれ接続される。この場合には、第１及び第２の抵抗素子Ｒ１及びＲ２からなる抵抗分圧回路の分圧比によって、順方向電圧と逆方向電圧とが決まる。したがって第１及び第２の抵抗素子Ｒ１及びＲ２によって決まる分圧比を適宜に設定することにより、任意の逆方向電圧を発生させることができる。

図７は、本発明の第５の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態では、第２の駆動回路用電源回路５に第３のコンデンサＣ３とツェナーダイオードＺＤ２とを用いて順方向電圧と逆方向電圧とを得ている。しかしこの第５の実施の形態では、直流電源として二つの直流電源Ｅ１と直流電源Ｅ２とを直列接続したものを用い、直流電源Ｅ２の両端電圧を逆方向電圧として第２のスイッチング素子用ゲート駆動回路の第２の電源端子３２と第２の半導体スイッチング素子Ｑ２のエミッタとの間に印加する構成を採用している。

また図８は、本発明の第６の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態では、第２の駆動回路用電源回路５に第３のコンデンサＣ３とツェナーダイオードＺＤ２とを用いて順方向電圧と逆方向電圧とを得ている。しかしこの第６の実施の形態では、ツェナーダイオードＺＤ２に代えて、複数のダイオードＤ１１〜Ｄ１ｎが直列接続されて構成されカソードを直流電源の接地側に向けたダイオード直列回路を用いている。この場合、順方向電圧印加回路は、第３のコンデンサＣ３の両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路３の第１の電源端子３１と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に印加する。そして逆方向電圧印加回路は、ダイオード直列回路のカソードを第２のスイッチング素子用ゲート駆動回路３の第２の電源端子３２に接続し、ダイオード直列回路のアノードを第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）に電気的に接続して逆方向電圧を第２の半導体スイッチング素子Ｑ２のゲートに印加する。

また図９は、本発明の第７の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態では、第２の駆動回路用電源回路５に第３のコンデンサＣ３とツェナーダイオードＺＤ２とを用いて順方向電圧と逆方向電圧とを得ている。しかしこの第７の実施の形態では、第３のコンデンサＣ３とツェナーダイオードＺＤ２とに代えて、第１及び第２の抵抗素子Ｒ３及びＲ４を直列接続して構成した抵抗直列回路を用いている。この場合、順方向電圧印加回路は、直流電源Ｅの非接地側端子に接続された第１の抵抗素子Ｒ３の両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路３の第１の電源端子３１と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に印加する。また逆方向電圧印加回路は、直流電源Ｅ１の接地側端子に接続された第２の抵抗素子Ｒ４の両端電圧を、第２のスイッチング素子用ゲート駆動回路３の第２の電源端子３２と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に印加する。

また図１０は、本発明の第８の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態のツェナーダイオードＺＤ２に代えて、シャント型レギュレータを用いている。すなわちこの実施の形態では、シャント型レギュレータの制御素子ＳＲを第３のコンデンサＣ３に直列に接続されている。抵抗素子Ｒ５乃至Ｒ６はシャント型レギュレータの制御素子ＳＲを一定電圧を出力するように動作させるための検出抵抗である。このシャント型レギュレータは、制御素子ＳＲが負荷に対して並列に入ることにより、出力電圧を常に一定に保持するように動作する。すなわちこの例では制御素子ＳＲの両端電圧（逆方向電圧）を常に一定の状態にして、シャント型レギュレータの制御素子ＳＲの両端電圧を第２のスイッチング素子用ゲート駆動回路３の第２の電源端子３２と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に逆方向電圧として印加している。

いずれの構成であっても、第２の駆動回路用電源回路５を、第２の半導体スイッチング素子Ｑ２を逆バイアスできるように構成すれば、確実にノイズや電圧変動が原因となって発生する誤導通による短絡の発生を防止することができる。

本発明をインバータ等の電力変換回路に用いられるスイッチング回路に適用した第１の実施の形態の要部の回路構成を示す図である。図１の実施の形態で実際に使用する第１のスイッチング素子用ゲート駆動回路の回路構成の一例を示す図ある。（Ａ）乃至（Ｅ）は、図１の実施の形態の動作を説明するために用いる各部の信号波形を示すタイムチャートである。本発明の第２の実施の形態の構成を示す回路図である。本発明の第３の実施の形態の構成を示す回路図である。本発明の第４の実施の形態の構成を示す回路図である。本発明の第５の実施の形態の構成を示す回路図である。本発明の第６の実施の形態の構成を示す回路図である。本発明の第７の実施の形態の構成を示す回路図である。本発明の第８の実施の形態の構成を示す回路図である。

符号の説明

１スイッチング・ユニット
２第１のスイッチング素子用ゲート駆動回路
３第２のスイッチング素子用ゲート駆動回路
４第１の駆動回路用電源回路
５第２の駆動回路用電源回路
Ｑ１第１の半導体スイッチング素子
Ｑ２第２の半導体スイッチング素子
Ｃ１〜Ｃ３コンデンサ
Ｅ直流電源
ＺＤ１，ＺＤ２ツェナーダイオード

Claims

それぞれゲートに順方向電圧が印加されている期間は導通状態となり且つゲートに電圧が印加されていないか又は逆方向電圧が印加されている期間は非導通状態となる、第１の半導体スイッチング素子及び第２の半導体スイッチング素子が、前記第２の半導体スイッチング素子が接地側に位置するように直列接続されて構成されたスイッチング・ユニットと、
前記第１及び第２の半導体スイッチング素子の前記ゲートに前記順方向電圧と前記逆方向電圧とを印加し得るように構成されて、前記第１及び第２の半導体スイッチング素子の導通を制御する第１及び第２のスイッチング素子用ゲート駆動回路と、
前記第１及び第２のスイッチング素子用ゲート駆動回路を通して前記第１及び第２の半導体スイッチング素子の前記ゲートに印加する前記順方向電圧及び前記逆方向電圧をそれぞれ発生する第１及び第２の駆動回路用電源回路とを備え、
前記第１のスイッチング素子用ゲート駆動回路は、第１の駆動回路用電源回路から供給される前記順方向電圧が印加される第１の電源端子と、前記第１の駆動回路用電源回路から供給される前記逆方向電圧が印加される第２の電源端子と、入力端子とを備え、前記入力端子に導通制御信号が入力されている期間前記順方向電圧を前記第１の半導体スイッチング素子の前記ゲートに印加し、前記入力端子に前記導通制御信号が入力されていない期間は前記逆方向電圧を前記ゲートに印加するように構成され、
前記第２のスイッチング素子用ゲート駆動回路は、第２の駆動回路用電源回路から供給される前記順方向電圧が印加される第１の電源端子と、前記第２の駆動回路用電源回路から供給される前記逆方向電圧が印加される第２の電源端子と、入力端子とを備え、前記入力端子に導通制御信号が入力されている期間前記順方向電圧を前記第２の半導体スイッチング素子の前記ゲートに印加し、前記入力端子に前記導通制御信号が入力されていない期間は前記逆方向電圧を前記ゲートに印加するように構成され、
前記第１及び第２の駆動回路用電源回路は、共通の直流電源を利用するように構成され、
前記第１の駆動回路用電源回路は、
前記第１のスイッチング素子用ゲート駆動回路の前記第１の電源端子及び前記第２の電源端子との間の配置されて直列接続された第１及び第２のコンデンサと、
前記第２の半導体スイッチング素子が導通状態にある期間導通状態になって前記直流電源から供給される電荷で前記第１及び第２のコンデンサを充電するコンデンサ充電回路と、
前記第１のコンデンサの両端電圧を前記順方向電圧として、前記第１のスイッチング素子用ゲート駆動回路の前記第１の電源端子と前記第１の半導体スイッチング素子及び前記第２の半導体スイッチング素子の接続点との間に印加する順方向電圧印加回路と、
前記第２のコンデンサの両端電圧を前記逆方向電圧として、前記第１のスイッチング素子用ゲート駆動回路の前記第２の電源端子と前記第１の半導体スイッチング素子及び前記第２の半導体スイッチング素子の接続点との間に印加する逆方向電圧印加回路とを備えていることを特徴とするスイッチング回路。
それぞれゲートに順方向電圧が印加されている期間は導通状態となり且つゲートに電圧が印加されていないか又は逆方向電圧が印加されている期間は非導通状態となる、第１の半導体スイッチング素子及び第２の半導体スイッチング素子が、前記第２の半導体スイッチング素子が接地側に位置するように直列接続されて構成されたスイッチング・ユニットと、
前記第１及び第２の半導体スイッチング素子の前記ゲートに前記順方向電圧と前記逆方向電圧とを印加し得るように構成されて、前記第１及び第２の半導体スイッチング素子の導通を制御する第１及び第２のスイッチング素子用ゲート駆動回路と、
前記第１及び第２のスイッチング素子用ゲート駆動回路を通して前記第１及び第２の半導体スイッチング素子の前記ゲートに印加する前記順方向電圧及び前記逆方向電圧をそれぞれ発生する第１及び第２の駆動回路用電源回路とを備え、
前記第１のスイッチング素子用ゲート駆動回路は、第１の駆動回路用電源回路から供給される前記順方向電圧が印加される第１の電源端子と、前記第１の駆動回路用電源回路から供給される前記逆方向電圧が印加される第２の電源端子と、入力端子とを備え、前記入力端子に導通制御信号が入力されている期間前記順方向電圧を前記第１の半導体スイッチング素子の前記ゲートに印加し、前記入力端子に前記導通制御信号が入力されていない期間は前記逆方向電圧を前記ゲートに印加するように構成され、
前記第２のスイッチング素子用ゲート駆動回路は、第２の駆動回路用電源回路から供給される前記順方向電圧が印加される電源端子と、入力端子とを備え、前記入力端子に導通制御信号が入力されている期間前記順方向電圧を前記第２の半導体スイッチング素子の前記ゲートに印加するように構成され、
前記第１及び第２の駆動回路用電源回路は、共通の直流電源を利用するように構成され、
前記第１の駆動回路用電源回路は、
前記第１のスイッチング素子用ゲート駆動回路の前記第１の電源端子及び前記第２の電源端子との間の配置されて直列接続された第１及び第２のコンデンサと、
前記第２の半導体スイッチング素子が導通状態にある期間導通状態になって前記直流電源から供給される電荷で前記第１及び第２のコンデンサを充電するコンデンサ充電回路と、
前記第１のコンデンサの両端電圧を前記順方向電圧として、前記第１のスイッチング素子用ゲート駆動回路の前記第１の電源端子と前記第１の半導体スイッチング素子及び前記第２の半導体スイッチング素子の接続点との間に印加する順方向電圧印加回路と、
前記第２のコンデンサの両端電圧を前記逆方向電圧として、前記第１のスイッチング素子用ゲート駆動回路の前記第２の電源端子と前記第１の半導体スイッチング素子及び前記第２の半導体スイッチング素子の接続点との間に印加する逆方向電圧印加回路とを備えていることを特徴とするスイッチング回路。
前記コンデンサ充電回路は、前記第２のコンデンサと前記直流電源の接地端子との間に配置されて前記第２のスイッチング素子用ゲート駆動回路から出力される前記順方向電圧がゲートに印加されている期間導通状態となる充電用半導体スイッチング素子を備えていることを特徴とする請求項１または２に記載のスイッチング回路。
前記逆方向電圧印加回路は、前記第１のスイッチング素子用ゲート駆動回路の前記第２の電源端子側にアノードを向けるようにして前記第２のコンデンサに対して並列接続されたツェナーダイオードを含んでいる請求項１または２に記載のスイッチング回路。
前記逆方向電圧印加回路は、前記第１のスイッチング素子用ゲート駆動回路の前記第２の電源端子側にカソードを向けるようにして前記第２のコンデンサに対して並列接続された複数のダイオードからなるダイオード直列回路を含んでいる請求項１または２に記載のスイッチング回路。
前記逆方向電圧印加回路は、直列接続された前記第１及び第２のコンデンサに対して並列接続された第１及び第２の抵抗素子が直列接続されてなる抵抗分圧回路を含んでおり、
前記第１及び第２の抵抗素子の接続点が、前記第１の半導体スイッチング素子及び前記第２の半導体スイッチング素子の接続点と前記第１及び第２のコンデンサの接続点とにそれぞれ接続されている請求項１または２に記載のスイッチング回路。
前記直流電源と前記第１のコンデンサとの間には前記第１のコンデンサ側にカソードを向けたダイオードが配置されている請求項１乃至６のいずれか１つに記載のスイッチング回路。
前記第２の駆動回路用電源回路は、
アノードを前記直流電源の接地側に向けたツェナーダイオードと第３のコンデンサとが直列に接続されて構成され、前記直流電源に対して並列接続された直列回路と、
前記第３のコンデンサの両端電圧を前記順方向電圧として、前記第２のスイッチング素子用ゲート駆動回路の前記第１の電源端子と前記第２の半導体スイッチング素子の接地側端子との間に印加する順方向電圧印加回路と、
前記ツェナーダイオードのアノードを前記第２のスイッチング素子用ゲート駆動回路の前記第２の電源端子に接続し、前記ツェナーダイオードのカソードを前記第２の半導体スイッチング素子の前記接地側端子に電気的に接続して前記逆方向電圧を前記第２の半導体スイッチング素子の前記ゲートに印加する逆方向電圧印加回路とを備えていることを特徴とする請求項１に記載のスイッチング回路。
前記第２の駆動回路用電源回路は、
複数のダイオードが直列接続されて構成されカソードを前記直流電源の接地側に向けたダイオード直列回路と第３のコンデンサとが直列に接続されて構成され、前記直流電源に対して並列接続された直列回路と、
前記第３のコンデンサの両端電圧を前記順方向電圧として、前記第２のスイッチング素子用ゲート駆動回路の前記第１の電源端子と前記第２の半導体スイッチング素子の接地側端子との間に印加する順方向電圧印加回路と、
前記ダイオード直列回路のカソードを前記第２のスイッチング素子用ゲート駆動回路の前記第２の電源端子に接続し、前記ダイオード直列回路のアノードを前記第２の半導体スイッチング素子の前記接地側端子に電気的に接続して前記逆方向電圧を前記第２の半導体スイッチング素子の前記ゲートに印加する逆方向電圧印加回路とを備えていることを特徴とする請求項１に記載のスイッチング回路。
前記第２の駆動回路用電源回路は、
第１及び第２の抵抗素子が直列接続されて構成された抵抗直列回路と、
前記直流電源の非接地側端子に接続された第１の抵抗素子の両端電圧を前記順方向電圧として、前記第２のスイッチング素子用ゲート駆動回路の前記第１の電源端子と前記第２の半導体スイッチング素子の接地側端子との間に印加する順方向電圧印加回路と、
前記直流電源の接地側端子に接続された前記第２の抵抗素子の両端電圧を、前記第２のスイッチング素子用ゲート駆動回路の前記第２の電源端と前記第２の半導体スイッチング素子の前記接地側端子との間に印加して、その結果として前記逆方向電圧を前記第２の半導体スイッチング素子の前記ゲートに印加する逆方向電圧印加回路とを備えていることを特徴とする請求項に記載のスイッチング回路。
前記第２の駆動回路用電源回路は、
制御素子が前記直流電源の接地側に接続されたシャント型レギュレータと第３のコンデンサとが直列に接続されて構成され、前記直流電源に対して並列接続された直列回路と、
前記第３のコンデンサの両端電圧を前記順方向電圧として、前記第２のスイッチング素子用ゲート駆動回路の前記第１の電源端子と前記第２の半導体スイッチング素子の接地側端子との間に印加する順方向電圧印加回路と、
前記シャント型レギュレータの前記制御素子の両端電圧を前記第２のスイッチング素子用ゲート駆動回路の前記第２の電源端子と前記第２の半導体スイッチング素子の前記接地側端子との間に印加して、その結果として前記逆方向電圧を前記第２の半導体スイッチング素子の前記ゲートに印加する逆方向電圧印加回路とを備えていることを特徴とする請求項１に記載のスイッチング回路。