JP2015012687A - 電源切替回路、電子機器および電源切替回路の制御方法 - Google Patents

電源切替回路、電子機器および電源切替回路の制御方法 Download PDF

Info

Publication number
JP2015012687A
JP2015012687A JP2013136138A JP2013136138A JP2015012687A JP 2015012687 A JP2015012687 A JP 2015012687A JP 2013136138 A JP2013136138 A JP 2013136138A JP 2013136138 A JP2013136138 A JP 2013136138A JP 2015012687 A JP2015012687 A JP 2015012687A
Authority
JP
Japan
Prior art keywords
power supply
control signal
main power
supply side
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013136138A
Other languages
English (en)
Other versions
JP6135333B2 (ja
JP2015012687A5 (ja
Inventor
佐智雄 曙
Sachio Akebono
佐智雄 曙
潔志 牧川
Kiyoshi Makikawa
潔志 牧川
大輔 廣野
Daisuke Hirono
大輔 廣野
鄭　文在
Bunzai Tei
文在 鄭
大輝 井口
Taiki Iguchi
大輝 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013136138A priority Critical patent/JP6135333B2/ja
Priority to US14/301,137 priority patent/US9811062B2/en
Priority to CN201410281451.7A priority patent/CN104253477A/zh
Publication of JP2015012687A publication Critical patent/JP2015012687A/ja
Publication of JP2015012687A5 publication Critical patent/JP2015012687A5/ja
Application granted granted Critical
Publication of JP6135333B2 publication Critical patent/JP6135333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00—Systems controlled by a computer
    • G05B15/02—Systems controlled by a computer electric
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J9/00—Remote-control of tuned circuits; Combined remote-control of tuning and other functions, e.g. brightness, amplification
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Electronic Switches (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

【課題】電源切替回路において電池の電力消費量を低減する。
【解決手段】第１の制御信号出力部が、主電源の電源電圧が所定の基準電圧を超える場合には主電源を使用して所定の電位を超える信号を第１の制御信号として出力する。第２の制御信号出力部が、第１の制御信号の電位が所定の電位を超えない場合には電池からの予備電源を使用して所定の電位を超える信号を第２の制御信号として出力する。出力制御部が、第１の制御信号が所定の電位を超える場合には主電源を出力し、第２の制御信号が所定の電位を超える場合には予備電源を出力する。
【選択図】図２

Description

本技術は、電源切替回路、電子機器および電源切替回路の制御方法に関する。詳しくは、主電源と電池からの電源とを切り替える電源切替回路、電子機器および電源切替回路の制御方法に関する。
従来より、コンピュータなどの電子機器においては、主電源の供給が停止してもデータが失われないようにするためにバッテリーバックアップ方式が用いられている。バッテリーバックアップ方式では、主電源の供給が停止したときに、電池からの予備電源が記憶装置に供給され、必要なデータが記憶装置に保存される。
このバッテリーバックアップ方式を実現するために、コンパレータとインバータと２つのトランジスタとを備える電源切替回路が提案されている（例えば、特許文献１参照。）。この電源切替回路において、コンパレータは主電源の電圧と電池の電圧とを比較し、インバータは、その比較結果を反転する。そして、２つのトランジスタの一方が比較結果に基づいて主電源を出力または遮断し、反転された比較結果に基づいて他方が予備電源を出力または遮断する。これにより、交流電源および電池のうち、電圧が高い方の電源が負荷に供給される。
特開２００６−２５４６７２号公報
しかしながら、上述の従来技術では、バックアップ開始前における電池の電力消費量を低減することが困難である。上述の電源切替回路では、交流電源および電池の両方から電源を供給する必要がある。このため、電池からの電力を供給しない場合においても、電池の電力がコンパレータに供給されて電池が消耗してしまうおそれがある。また、負荷の最低動作電圧より高い電圧の交流電源が供給されていても、その交流電源の電圧が電池より低いと、電池の電力が供給されて電池が消耗してしまうおそれがある。
本技術はこのような状況に鑑みて生み出されたものであり、電源切替回路において電池の電力消費量を低減することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、主電源の電源電圧が所定の基準電圧を超える場合には上記主電源を使用して所定の電位を超える信号を第１の制御信号として出力する第１の制御信号出力部と、上記第１の制御信号の電位が上記所定の電位を超えない場合には電池からの予備電源を使用して上記所定の電位を超える信号を第２の制御信号として出力する第２の制御信号出力部と、上記第１の制御信号が上記所定の電位を超える場合には上記主電源を出力し、上記第２の制御信号が上記所定の電位を超える場合には上記予備電源を出力する電源出力部とを具備する電源切替回路、および、その制御方法である。これにより、第１の制御信号が所定の電位を超える場合には主電源が出力され、第２の制御信号が所定の電位を超える場合には予備電源が出力されるという作用をもたらす。
また、この第１の側面において、上記出力制御部は、上記第１および第２の制御信号のいずれか一方である主電源側制御信号の電位が上記所定電位を超えるか否かに応じて上記主電源の出力または遮断を行う主電源側出力部と、上記第１および第２の制御信号の他方である予備電源側制御信号の電位が上記所定電位を超えるか否かに応じて上記予備電源の出力または遮断を行う予備電源側出力部とを備えてもよい。これにより、主電源側制御信号の電位が上記所定電位を超えるか否かに応じて上記主電源が出力または遮断され、予備電源側制御信号の電位が所定電位を超えるか否かに応じて予備電源が出力または遮断されるという作用をもたらす。
また、この第１の側面において、上記予備電源側出力部は、第１の予備電源側寄生ダイオードが形成されて上記予備電源側制御信号の電位が上記所定電位を超えるか否かにより上記予備電源の出力または遮断を行う予備電源側制御トランジスタと、上記第１の予備電源側寄生ダイオードが電流を抑制する方向に対して逆の方向に電流を抑制する第２の予備電源側寄生ダイオードが形成される予備電源側整流トランジスタとを備えてもよい。これにより、第１の予備電源側寄生ダイオードが電流を抑制する方向に対して逆の方向の電流が抑制されるという作用をもたらす。
また、この第１の側面において、上記主電源側出力部は、第１の主電源側寄生ダイオードが形成されて上記主電源側制御信号の電位が上記所定電位を超えるか否かにより上記主電源の出力または遮断を行う主電源側制御トランジスタと、上記第１の主電源側寄生ダイオードが電流を抑制する方向に対して逆の方向に電流を抑制する第２の主電源側寄生ダイオードが形成される主電源側整流トランジスタとを備えてもよい。これにより、第１の主電源側寄生ダイオードが電流を抑制する方向に対して逆の方向の電流が抑制されるという作用をもたらす。
また、この第１の側面において、上記第１および第２の制御信号の一方を他方に対して遅延させる遅延部をさらに具備してもよい。これにより、検出信号および反転信号の一方が他方に対して遅延するという作用をもたらす。
また、この第１の側面において、上記第１の制御信号出力部は、上記電源電圧が上記基準電圧を超えない場合には所定の電位を超えない信号を上記第１の制御信号として出力し、上記第２の制御信号出力部は、上記第１の制御信号の電位が上記所定の電位を超える場合には上記所定の電位を超えない信号を上記第２の制御信号として出力してもよい。これにより、電源電圧が基準電圧を超えない場合には所定の電位を超えない信号が第１の制御信号として出力され、第１の制御信号の電位が所定の電位を超える場合には所定の電位を超えない信号が第２の制御信号として出力されるという作用をもたらす。
また、本技術の第２の側面は、主電源を使用して前記主電源を検出して検出信号を出力する電圧検出器と、前記電圧検出器により出力された前記検出信号を電池からの予備電源を使用して反転して反転信号として出力するインバータと、前記検出信号および前記反転信号の一方に基づいて前記主電源を出力または遮断する主電源側制御トランジスタと、前記検出信号および前記反転信号の他方に基づいて前記予備電源を出力または遮断する予備電源側制御トランジスタとを具備する電源切替回路である。これにより、検出信号および反転信号の一方に基づいて主電源が出力または遮断され、検出信号および反転信号の他方に基づいて予備電源が出力または遮断されるという作用をもたらす。
また、本技術の第３の側面は、主電源を供給する主電源供給部と、予備電源を供給する電池と、上記主電源の電源電圧が所定の基準電圧を超える場合には上記主電源を使用して所定の電位を超える信号を第１の制御信号として出力する第１の制御信号出力部と、上記第１の制御信号の電位が上記所定の電位を超えない場合には上記予備電源を使用して上記所定の電位を超える信号を第２の制御信号として出力する第２の制御信号出力部と、上記第１の制御信号が上記所定の電位を超える場合には上記主電源を出力し、上記第２の制御信号が上記所定の電位を超える場合には上記予備電源を出力する電源出力部とを具備する電子機器である。これにより、第１の制御信号が所定の電位を超える場合には主電源が出力され、第２の制御信号が所定の電位を超える場合には予備電源が出力されるという作用をもたらす。
本技術によれば、電源切替回路において電池の電力消費量を低減することができるという優れた効果を奏し得る。
第１の実施の形態における電子機器の一構成例を示すブロック図である。 第１の実施の形態における電源切替回路の一構成例を示すブロック図である。 第１の実施の形態における負荷の一構成例を示すブロック図である。 第１の実施の形態における電源切替回路の動作を説明するための図である。 第１の実施の形態における電子機器の動作の一例を示すフローチャートである。 第１の実施の形態の変形例における電源切替回路の一構成例を示すブロック図である。 第２の実施の形態における電源切替回路の一構成例を示すブロック図である。 第２の実施の形態における電源切替回路の動作を説明するための図である。 第３の実施の形態における電源切替回路の一構成例を示すブロック図である。 第３の実施の形態における電源切替回路の動作を説明するための図である。 第４の実施の形態における電源切替回路の一構成例を示すブロック図である。 第５の実施の形態における電源切替回路の一構成例を示すブロック図である。 第５の実施の形態における遅延部の一構成例を示すブロック図である。 第５の実施の形態における電源切替回路の動作の一例を示すタイミングチャートである。 第５の実施の形態の変形例における電源切替回路の一構成例を示すブロック図である。 第５の実施の形態の変形例における電源切替回路の動作の一例を示すタイミングチャートである。 第６の実施の形態の変形例における電源切替回路の一構成例を示すブロック図である。 第６の実施の形態における遅延部の一構成例を示すブロック図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（主電源を検出して電源を切り替える例）
２．第２の実施の形態（予備電源側整流トランジスタを設けて電源を切り替える例）
３．第３の実施の形態（主電源側整流トランジスタを設けて電源を切り替える例）
４．第４の実施の形態（主電源側整流トランジスタおよび予備電源側整流トランジスタを設けて電源を切り替える例）
５．第５の実施の形態（検出信号を遅延させて電源を切り替える例）
６．第６の実施の形態（ＲＣ回路により検出信号を遅延させて電源を切り替える例）
＜１．第１の実施の形態＞
［電子装置の構成例］
図１は、実施の形態における電子機器１００の一構成例を示すブロック図である。この電子機器１００は、主電源供給部１１０、電池１２０、電源切替回路２００、コンデンサ１３０および負荷１４０を備える。
主電源供給部１１０は、主電源を供給するものである。主電源供給部１１０は、例えば、交流の外部電源を受電し、その外部電源を直流に変換し、その直流の電源を主電源ＭＡＩＮとして電源切替回路２００および負荷１４０へ信号線１１９を介して供給する。
電池１２０は、電力を蓄積または放電するものである。電池１２０として、例えば、ボタン型の一次電池が用いられる。なお、リチウム電池などの二次電池を電池１２０として用いてもよい。電池１２０は、蓄積した電力を予備電源ＢＡＴとして電源切替回路２００へ信号線１２９を介して供給する。
電源切替回路２００は、負荷１４０への電源の供給元を切り替えるものである。この電源切替回路２００は、主電源ＭＡＩＮの電源電圧ＶＤＤが一定の基準電圧Ｖｒｅｆより高いか否かを検出して検出結果ＤＥＴを負荷１４０に信号線２０７を介して出力する。そして、電源切替回路２００は、電源電圧ＶＤＤが基準電圧Ｖｒｅｆより高い場合には、主電源を負荷１４０に信号線２０８を介して供給し、そうでない場合には電池からの予備電源ＢＡＴを負荷１４０に信号線２０８を介して供給する。
コンデンサ１３０は、電源切替回路２００から供給される電圧を保持するものである。このコンデンサ１３０の一端は、電源切替回路２００の出力端子と負荷１４０の入力端子とに接続され、他端には接地電位ＶＳＳが印加される。このコンデンサ１３０により、電源切替時における電圧の急激な低下が抑制される。負荷１４０は、主電源ＭＡＩＮまたは予備電源ＢＡＴを消費するものである。
［電源切替回路の構成例］
図２は、第１の実施の形態における電源切替回路２００の一構成例を示すブロック図である。この電源切替回路２００は、主電源側入力端子２１１、予備電源側入力端子２１２、電源出力端子２１３、検出信号出力端子２１６、基準電圧生成部２２１、電圧検出器２２２、インバータ２３３、主電源側出力部２１４および予備電源側出力部２１５を備える。
主電源側入力端子２１１は、主電源供給部１１０に接続される端子である。予備電源側入力端子２１２は、電池１２０に接続される端子である。電源出力端子２１３は、負荷１４０に接続され、電源を負荷１４０に出力するための端子である。検出信号出力端子２１６は、検出信号出力端子２１６は、負荷１４０に接続され、検出信号ＤＥＴを負荷１４０に出力するための端子である。
基準電圧生成部２２１は、主電源ＭＡＩＮから一定の基準電圧Ｖｒｅｆを生成するものである。この基準電圧生成部２２１は、例えば、バンドギャップリファレンス回路や、レギュレータを備え、それらの回路や素子により一定の基準電圧Ｖｒｅｆを生成する。基準電圧生成部２２１は、生成した基準電圧Ｖｒｅｆを電圧検出器２２２に供給する。
電圧検出器２２２は、主電源ＭＡＩＮの電源電圧ＶＤＤが基準電圧Ｖｒｅｆより高いか否かを検出するものである。電圧検出器２２２は、例えば、コンパレータなどを使用して電源電圧ＶＤＤと基準電圧Ｖｒｅｆとを比較する。電源電圧ＶＤＤが基準電圧Ｖｒｅｆを超える場合には、電圧検出器２２２は、主電源ＭＡＩＮを使用して、所定電位より高い電位（ハイレベル）の信号を検出信号ＤＥＴとしてインバータ２３３および予備電源側出力部２１５に出力する。一方、電源電圧ＶＤＤが基準電圧Ｖｒｅｆ以下である場合には、電圧検出器２２２は、電位が所定電位以下（ローレベル）の信号を検出信号ＤＥＴとしてインバータ２３３、電源出力端子２１６および予備電源側出力部２１５に出力する。
なお、検出信号ＤＥＴは、特許請求の範囲に記載の第１の制御信号の一例であり、電圧検出器２２２は、特許請求の範囲に記載の第１の制御信号出力部の一例である。また、電圧検出器２２２は、電源電圧ＶＤＤを分圧せずに基準電圧Ｖｒｅｆと比較しているが、電源電圧ＶＤＤを分圧し、分圧した電圧を基準電圧Ｖｒｅｆと比較してもよい。この場合、分圧比をｎ：１とすると（ｎは実数）、検出信号ＤＥＴは、ｎ×Ｖｒｅｆの電圧と電源電圧ＶＤＤとを比較した結果を示す。
インバータ２３３は、検出信号ＤＥＴを反転するものである。このインバータ２３３は、例えば、予備電源ＢＡＴに直列に接続されたｐ型ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタおよびｎ型ＭＯＳトランジスタにより実現される。インバータ２３３は、検出信号ＤＥＴがローレベルである場合に、予備電源ＢＡＴを使用してハイレベルの信号を反転信号ＩＮＶとして主電源側出力部２１４に出力する。一方、検出信号ＤＥＴがハイレベルである場合、インバータ２３３は、ローレベルの信号を反転信号ＩＮＶとして主電源側出力部２１４に出力する。なお、反転信号ＩＮＶは、特許請求の範囲に記載の第２の制御信号の一例であり、インバータ２３３は、特許請求の範囲に記載の第２の制御信号出力部の一例である。
主電源側出力部２１４は、反転信号ＩＮＶがハイレベルであるか否かに応じて、主電源ＭＡＩＮの出力または遮断を行うものである。この主電源側出力部２１４は、主電源側制御トランジスタ２２７および抵抗２２８を備える。
主電源側制御トランジスタ２２７として、例えば、ｐ型ＭＯＳトランジスタが用いられる。主電源側制御トランジスタ２２７のドレインは主電源側入力端子２１１に接続され、ソースは、電源出力端子２１３に接続され、ゲートには反転信号ＩＮＶが入力される。
この構成により、主電源側制御トランジスタ２２７は、反転信号ＩＮＶがローレベルである場合にオン状態に遷移して主電源ＭＡＩＮを出力し、反転信号ＩＮＶがハイレベルである場合にオフ状態に遷移して主電源ＭＡＩＮを遮断する。
抵抗２２８の一端は、主電源側制御トランジスタ２２７のソースに接続され、他端は、主電源側制御トランジスタ２２７のゲートに接続される。この構成により、ローレベルの反転信号ＩＮＶの電位（接地電位ＶＳＳなど）が比較的高い場合であっても、抵抗２２８によるソースーゲート間電圧の電圧降下によって、主電源側制御トランジスタ２２７が確実にオン状態に遷移する。また、反転信号ＩＮＶの電源が十分になく、出力がハイインピーダンスとなる場合であっても、この電圧降下によって、主電源側制御トランジスタ２２７が確実にオン状態に遷移する。また、抵抗２２８は、インバータ２３３の出力側に接続されているため、抵抗２２８には予備電源ＢＡＴからの電流が流れることがなく、電池１２０の電力消費が抑制される。
予備電源側出力部２１５は、検出信号ＤＥＴがハイレベルであるか否かに応じて、予備電源ＢＡＴの出力または遮断を行うものである。この予備電源側出力部２１５は、予備電源側制御トランジスタ２３４および抵抗２３５を備える。
予備電源側制御トランジスタ２３４として、例えば、ｐ型ＭＯＳトランジスタが用いられる。予備電源側制御トランジスタ２３４のドレインは予備電源側入力端子２１２に接続され、ソースは、電源出力端子２１３に接続され、ゲートには検出信号ＤＥＴが入力される。
この構成により、予備電源側制御トランジスタ２３４は、検出信号ＤＥＴがローレベルである場合にオン状態に遷移して予備電源ＢＡＴを出力し、検出信号ＤＥＴがハイレベルである場合にオフ状態に遷移して予備電源ＢＡＴを遮断する。なお、主電源側出力部２１４および予備電源側出力部２１５を備える回路は、特許請求の範囲に記載の電源出力部の一例である。
抵抗２３５の一端は、予備電源側制御トランジスタ２３４のソースに接続され、他端は、予備電源側制御トランジスタ２３４のゲートに接続される。この構成により、ローレベルの検出信号ＤＥＴの電位（接地電位ＶＳＳなど）が比較的高い場合であっても、抵抗２３５によるソースーゲート間電圧の電圧降下によって、予備電源側制御トランジスタ２３４が確実にオン状態に遷移する。また、電圧検出器２２２の電源が十分になく、出力がハイインピーダンスとなる場合であっても、この電圧降下によって、予備電源側制御トランジスタ２３４が確実にオン状態に遷移する。
［負荷の構成例］
図３は、第１の実施の形態における負荷１４０の一構成例を示すブロック図である。この負荷１４０は、主電源側低損失レギュレータ１４１、ＣＰＵ（Central Processing Unit）１４４およびメインメモリ１４５を備える。また負荷１４０は、予備電源側低損失レギュレータ１４２、リアルタイムクロック１４３、電源管理ユニット１４６、電源切替スイッチ１４７およびバックアップメモリ１４８を備える。
主電源側低損失レギュレータ１４１は、主電源供給部１１０からの主電源ＭＡＩＮに基づいて、出力電圧を一定に制御するものである。この主電源側低損失レギュレータ１４１は、主電源ＭＡＩＮから一定の出力電圧を生成してＣＰＵ１４４、メインメモリ１４５および電源切替スイッチ１４７に供給する。
ＣＰＵ１４４は、負荷１４０全体を制御するものである。このＣＰＵ１４４は、電源切替回路２００から検出結果ＤＥＴを受け取る。電源電圧ＶＤＤが基準電圧Ｖｒｅｆ以下である場合には、ＣＰＵ１４４は、データのバックアップ処理やリセット処理などの所定の処理を実行する。バックアップ処理においてＣＰＵ１４４は、バックアップ対象のデータをバックアップメモリ１４８に記憶させる。
メインメモリ１４５は、ＣＰＵ１４４において実行されるプログラムや、処理に必要になるデータを一時的に記憶するための作業領域として用いられる。プログラムを記憶する領域をフラッシュＲＯＭ（Read Only memory）により構成し、処理に必要になるデータを一次記憶する領域をＲＡＭ(Random Access Memory)により構成してもよい。
予備電源側低損失レギュレータ１４２は、電源切替回路２００からの主電源ＭＡＩＮまたは予備電源ＢＡＴに基づいて、出力電圧を一定に制御するものである。この予備電源側低損失レギュレータ１４２は、主電源ＭＡＩＮまたは予備電源ＢＡＴから一定の出力電圧を生成してリアルタイムクロック１４３、電源管理ユニット１４６および電源切替スイッチ１４７に供給する。
リアルタイムクロック１４３は、主電源ＭＡＩＮまたは予備電源ＢＡＴが供給されると駆動して、現在時刻を示す現在時刻データを生成するものである。
電源管理ユニット１４６は、負荷１４０内のデバイスへの供給電圧を制御するものである。この電源管理ユニット１４６は、電源切替回路２００から検出信号ＤＥＴを受け取る。電源電圧ＶＤＤが基準電圧Ｖｒｅｆ以下である場合に電源管理ユニット１４６は、電源切替スイッチ１４７を制御してバックアップメモリ１４８への電源の供給元を主電源ＭＡＩＮから予備電源ＢＡＴへ切り替えさせる。
電源切替スイッチ１４７は、電源の供給元を切り替えるものである。この電源切替スイッチ１４７は、２つの入力端子と１つの出力端子とを備える。２つの入力端子の一方は、主電源側低損失レギュレータ１４１に接続され、他方は予備電源側低損失レギュレータ１４２に接続される。また、電源切替スイッチ１４７の出力端子は、バックアップメモリ１４８に接続される。電源切替スイッチ１４７は、電源管理ユニット１４６の制御に従ってバックアップメモリ１４８への電源の供給元を切り替える。
バックアップメモリ１４８は、バックアップ対象のデータを記憶するものである。
［電子回路の動作例］
図４は、第１の実施の形態における電源切替回路２００の動作を説明するための図である。同図における「Ｈ」は電位がハイレベルであることを示し、「Ｌ」は電位がローレベルであることを示す。同図におけるａは、電源電圧ＶＤＤが基準電圧Ｖｒｅｆより高い場合における電源切替回路２００の動作の一例を説明するための図である。
電源電圧ＶＤＤが基準電圧Ｖｒｅｆより高い場合、電圧検出器２２２はハイレベルの検出信号ＤＥＴを出力し、インバータ２３３は検出信号ＤＥＴを反転してローレベルの反転信号ＩＮＶを出力する。主電源側制御トランジスタ２２７は、ローレベルの反転信号ＩＮＶによりオン状態に遷移して主電源ＭＡＩＮを出力し、予備電源側制御トランジスタ２３４はハイレベルの検出信号ＤＥＴによりオフ状態に遷移して予備電源ＢＡＴを遮断する。これにより、主電源ＭＡＩＮのみが負荷１４０に供給される。
このように、電圧検出器２２２が主電源ＭＡＩＮのみを使用してハイレベルの検出信号ＤＥＴを出力するため、予備電源ＢＡＴの電圧に関わらずに、予備電源側制御トランジスタ２３４により予備電源ＢＡＴが遮断される。このため、電源電圧ＶＤＤが基準電圧Ｖｒｅｆより高い場合に電池１２０の電力の消耗が抑制される。
図４におけるｂは、主電源ＭＡＩＮの電源電圧ＶＤＤが基準電圧Ｖｒｅｆ以下の場合であり、予備電源ＢＡＴの電圧が比較的高い場合における電源切替回路２００の動作の一例を説明するための図である。
この場合、電源電圧ＶＤＤが基準電圧Ｖｒｅｆ以下であるため、電圧検出器２２２はローレベルの検出信号ＤＥＴを出力し、インバータ２３３は予備電源ＢＡＴを使用して検出信号ＤＥＴを反転し、ハイレベルの反転信号ＩＮＶを出力する。主電源側制御トランジスタ２２７は、ハイレベルの反転信号ＩＮＶによりオフ状態に遷移して主電源ＭＡＩＮを遮断し、予備電源側制御トランジスタ２３４はローレベルの検出信号ＤＥＴによりオン状態に遷移して予備電源ＢＡＴを出力する。これにより、予備電源ＢＡＴのみが負荷１４０に供給される。
このように、インバータ２３３が予備電源ＢＡＴを使用してハイレベルの反転信号ＩＮＶを出力するため、主電源ＭＡＩＮの電圧が基準電圧Ｖｒｅｆ以下であっても、主電源ＭＡＩＮが主電源側制御トランジスタ２２７により適切に遮断される。
ここで、仮に、インバータ２３３が主電源ＭＡＩＮを使用して、ハイレベルの反転信号ＩＮＶを出力する構成とした場合、主電源ＭＡＩＮの電圧が基準電圧Ｖｒｅｆ以下になるとインバータ２３３はハイレベルの反転信号ＩＮＶを出力することができなくなる。この結果、主電源ＭＡＩＮが遮断されず、主電源供給部１１０および電池１２０が比較的低いインピーダンスの線路を介して接続されてしまう。主電源供給部１１０および電池１２０が接続されると、主電源ＭＡＩＮおよび予備電源ＢＡＴの電圧差が大きいときに、電池１２０から主電源供給部１１０へ電流が逆流するおそれがある。
これに対して、図４に例示したようにインバータ２３３が予備電源ＢＡＴを使用する構成とすれば、主電源ＭＡＩＮの電圧が基準電圧Ｖｒｅｆ以下になってもハイレベルの反転信号ＩＮＶを出力することができるため、主電源ＭＡＩＮが遮断されて、主電源供給部１１０への逆流が防止される。
なお、主電源ＭＡＩＮおよび予備電源ＢＡＴの両方の電圧が比較的低い場合には、主電源側制御トランジスタ２２７および予備電源側制御トランジスタ２３４がいずれもオン状態となる。
図５は、第１の実施の形態における電子機器１００の動作の一例を示すフローチャートである。この動作は、例えば、電子機器１００に外部電源が投入された場合、または、電池１２０が設けられた場合に開始する。電子機器１００内の電圧検出器２２２は、主電源ＭＡＩＮの電源電圧ＶＤＤが基準電圧Ｖｒｅｆより高いか否かを検出して検出信号ＤＥＴを出力する（ステップＳ９０１）。また、電子機器１００内のインバータ２３３は、検出信号ＤＥＴを反転する（ステップＳ９０２）。
電子機器１００内の主電源側制御トランジスタ２２７は、反転信号ＩＮＶに基づいて主電源ＭＡＩＮの出力または遮断を行う（ステップＳ９０３）。また、電子機器１００内の予備電源側制御トランジスタ２３４は、検出信号ＤＥＴに基づいて予備電源ＢＡＴの出力または遮断を行う（ステップＳ９０４）。ステップＳ９０４の後、電子機器１００はステップＳ９０１に戻る。なお、図５において、主電源ＭＡＩＮから予備電源ＢＡＴへの切り替え後に、データをバックアップする処理は省略されている。
このように、本技術の第１の実施の形態によれば、電圧検出器２２２が主電源を使用してハイレベルの検出信号を出力するため、予備電源が電圧検出器２２２において消費されることがなくなり、電池１２０の消耗を抑制することができる。また、検出信号がローレベルであると、インバータ２３３が予備電源を使用してハイレベルの反転信号を出力し、主電源側制御トランジスタ２２７が主電源を遮断するため、主電源の電圧が低下した場合であっても予備電源に切り替えることができる。
［変形例］
第１の実施の形態では、ｐ型ＭＯＳトランジスタを電源の切り替えに用いていたが、ｐ型ＭＯＳトランジスタの代わりにｎ型ＭＯＳトランジスタを使用してもよい。変形例の電源切替回路２００は、ｎ型ＭＯＳトランジスタを使用して電源を切り替える点において第１の実施の形態と異なる。
図６は、第１の実施の形態の変形例における電源切替回路２００の一構成例を示すブロック図である。変形例の電源切替回路２００は、主電源側制御トランジスタ２２７および予備電源側制御トランジスタ２３４の代わりに、主電源側制御トランジスタ２２９および予備電源側制御トランジスタ２３６を備える点において第１の実施の形態と異なる。
主電源側制御トランジスタ２２９および予備電源側制御トランジスタ２３６として、ｎ型ＭＯＳトランジスタが用いられる。この場合、主電源側制御トランジスタ２２９のゲートに検出信号ＤＥＴが入力され、予備電源側制御トランジスタ２３６のゲートに反転信号ＩＮＶが入力される。
なお、電源切替回路２００では、ＭＯＳトランジスタを使用しているが、主電源や予備電源の出力または遮断を行うことができるものであれば、ＭＯＳトランジスタに限定されない。例えば、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用してもよい。
このように、変形例によれば、ｎ型ＭＯＳトランジスタを使用して電源を切り替えることができる。
＜２．第２の実施の形態＞
［電源切替回路の構成例］
第１の実施の形態においては、オフ状態の予備電源側制御トランジスタ２３４において電流が流れないことを想定していたが、予備電源ＢＡＴおよび主電源ＭＡＩＮの電位差によっては、電流が流れてしまうことがある。これは、半導体素子の構造上の原因によって、予備電源側制御トランジスタ２３４のドレイン−バックゲート間において、アノードをドレイン側とし、カソードをバックゲート側とする寄生ダイオードが形成されてしまうことがあるためである。ドレイン−ソース間の電圧が寄生ダイオードの順方向電圧ＶＦより高くなると、オフ状態の予備電源側制御トランジスタ２３４において、この寄生ダイオードを介して予備電源ＢＡＴが負荷１４０に出力されてしまうおそれがある。
例えば、主電源ＭＡＩＮの電圧が１．８Ｖ、予備電源ＢＡＴの電圧が３．３Ｖであり、順方向電圧ＶＦが０．７Ｖである場合、予備電源ＢＡＴおよび主電源ＭＡＩＮの電位差が０．７Ｖを超えるため、予備電源ＢＡＴが電源出力端子２１３から出力されてしまう。第２の実施の形態の電源切替回路２００は、予備電源側制御トランジスタ２３４の寄生ダイオードが電流を抑制する方向に対して逆方向に電流を抑制する寄生ダイオードが形成されるトランジスタを設けた点において第１の実施の形態と異なる。
図７は、第２の実施の形態における電源切替回路２００の一構成例を示すブロック図である。第２の実施の形態の電源切替回路２００は、予備電源側出力部２１５内に抵抗２３１および予備電源側整流トランジスタ２３２をさらに設けた点において第１の実施の形態と異なる。
予備電源側整流トランジスタ２３２は、ドレイン−バックゲート間において、アノードをドレイン側とし、カソードをバックゲート側とする寄生ダイオードが形成されるトランジスタである。この予備電源側整流トランジスタ２３２のソースは予備電源側入力端子２１２に接続され、ドレインは予備電源側制御トランジスタ２３４のドレインに接続され、ゲートには検出信号ＤＥＴが入力される。
このような構成により、予備電源側制御トランジスタ２３４の寄生ダイオードが電流を抑制する方向に対して逆方向に電流を抑制する寄生ダイオードが予備電源側整流トランジスタ２３２に形成される。これにより、主電源ＭＡＩＮおよび予備電源ＢＡＴの電位差が順方向電圧ＶＦより高い場合であっても、予備電源側整流トランジスタ２３２の寄生ダイオードにより、オフ状態の予備電源側制御トランジスタ２３４において電流が流れてしまうことが防止される。この結果、電池１２０の電力の消耗がさらに抑制される。
抵抗２３１の一端は、予備電源側整流トランジスタ２３２のソースに接続され、他端は予備電源側整流トランジスタ２３２のゲートに接続される。これにより、ローレベルの検出信号ＤＥＴの電位（接地電位ＶＳＳなど）が比較的高い電位であっても、また、電圧検出器２２２の電源が十分になく、出力がハイインピーダンスとなる場合であっても予備電源側整流トランジスタ２３２が確実にオン状態に遷移する。
図８は、第２の実施の形態における電源切替回路の動作を説明するための図である。同図における「Ｈ」は電位がハイレベルであることを示し、「Ｌ」は電位がローレベルであることを示す。同図におけるａは、電源電圧ＶＤＤが基準電圧Ｖｒｅｆより高い場合における電源切替回路２００の動作の一例を説明するための図である。
電源電圧ＶＤＤが基準電圧Ｖｒｅｆより高い場合、電圧検出器２２２はハイレベルの検出信号ＤＥＴを出力し、予備電源側整流トランジスタ２３２はオフ状態に遷移する。この予備電源側整流トランジスタ２３２の寄生ダイオードの整流方向は、予備電源側制御トランジスタ２３４の寄生ダイオードの整流方向と逆向きであるため、予備電源が出力端子２１３へ出力されてしまうおそれがなくなる。
図８におけるｂは、主電源ＭＡＩＮの電源電圧ＶＤＤが基準電圧Ｖｒｅｆ以下の場合であり、予備電源ＢＡＴの電圧が比較的高い場合における電源切替回路２００の動作の一例を説明するための図である。この場合、電圧検出器２２２はローレベルの検出信号ＤＥＴを出力し、予備電源側整流トランジスタ２３２はオン状態に遷移する。
このように、本技術の第２の実施の形態によれば、予備電源側制御トランジスタの寄生ダイオードと整流方向が逆の寄生ダイオードが形成されるトランジスタを設けたため、オフ状態の予備電源側制御トランジスタにおいて電流が流れることを防止できる。これにより、電池１２０の消耗をさらに抑制することができる。また、主電源ＭＡＩＮと予備電源ＢＡＴが低インピーダンスで繋がり、意図しない電源の充電、例えば電源の過充電になるケースを防ぐ事が出来る。
＜３．第３の実施の形態＞
［電源切替回路の構成例］
第１の実施の形態においては、オフ状態の主電源側制御トランジスタ２２７において電流が流れないことを想定していたが、予備電源ＢＡＴおよび主電源ＭＡＩＮの電位差によっては、電流が流れてしまうことがある。これは、半導体素子の構造上の原因によって、主電源側制御トランジスタ２２７のドレイン−バックゲート間において、アノードをドレイン側とし、カソードをバックゲート側とする寄生ダイオードが形成されてしまうことがあるためである。第３の実施の形態の電源切替回路２００は、主電源側制御トランジスタ２２７の寄生ダイオード電流を抑制する方向に対して逆方向に電流を抑制する寄生ダイオードが形成されるトランジスタを設けた点において第１の実施の形態と異なる。
図９は、第３の実施の形態における電源切替回路２００の一構成例を示すブロック図である。第３の実施の形態の電源切替回路２００は、主電源側出力部２１４内にインバータ２２３、抵抗２２４、主電源側整流トランジスタ２２５およびインバータ２２６をさらに設けた点において第１の実施の形態と異なる。
インバータ２２３は主電源ＭＡＩＮを使用して検出信号ＤＥＴを反転して反転信号ＩＮＶとして主電源側整流トランジスタ２２５およびインバータ２２６へ出力するものである。
主電源側整流トランジスタ２２５は、ドレイン−バックゲート間において、アノードをドレイン側とし、カソードをバックゲート側とする寄生ダイオードが形成されるトランジスタである。この主電源側整流トランジスタ２２５のソースは主電源側入力端子２１１に接続され、ドレインは主電源側制御トランジスタ２２７のドレインに接続され、ゲートには反転信号ＩＮＶが入力される。
このような構成により、主電源側制御トランジスタ２２７の寄生ダイオードが電流を抑制する方向に対して逆方向に電流を抑制する寄生ダイオードが主電源側整流トランジスタ２２５に形成される。これにより、主電源ＭＡＩＮおよび予備電源ＢＡＴの電位差が順方向電圧ＶＦより高い場合であっても、オフ状態の主電源側制御トランジスタ２２７において電流が流れてしまうことが防止される。これにより、電源切替時に、負荷１４０が誤動作するおそれがなくなる。
抵抗２２４の一端は、主電源側整流トランジスタ２２５のソースに接続され、他端は主電源側整流トランジスタ２２５のゲートに接続される。これにより、ローレベルの反転信号ＩＮＶの電位（接地電位ＶＳＳなど）が比較的高い電位であっても、また、電圧検出器２２２の電源が十分になく、出力がハイインピーダンスとなる場合であっても主電源側整流トランジスタ２２５が確実にオン状態に遷移する。
インバータ２２６は、主電源ＭＡＩＮを使用して反転信号ＩＮＶを反転して検出信号ＤＥＴとして予備電源側制御トランジスタ２３４へ出力するものである。
図１０は、第３の実施の形態における電源切替回路の動作を説明するための図である。同図における「Ｈ」は電位がハイレベルであることを示し、「Ｌ」は電位がローレベルであることを示す。同図におけるａは、電源電圧ＶＤＤが基準電圧Ｖｒｅｆより高い場合における電源切替回路２００の動作の一例を説明するための図である。
電源電圧ＶＤＤが基準電圧Ｖｒｅｆより高い場合、インバータ２２３はローレベルの反転信号ＩＮＶを出力し、主電源側整流トランジスタ２２５はオン状態に遷移する。
図１０におけるｂは、主電源ＭＡＩＮの電源電圧ＶＤＤが基準電圧Ｖｒｅｆ以下の場合であり、予備電源ＢＡＴの電圧が比較的高い場合における電源切替回路２００の動作の一例を説明するための図である。この場合、インバータ２２３はハイレベルの反転信号ＩＮＶを出力し、主電源側整流トランジスタ２２５はオフ状態に遷移する。また、インバータ２３３はハイレベルの反転信号ＩＮＶを出力し、主電源側制御トランジスタ２２７もオフ状態に遷移する。主電源側整流トランジスタ２２５の寄生ダイオードの整流方向は、主電源側制御トランジスタ２２７の寄生ダイオードの整流方向と逆向きであるため、主電源が出力端子２１３へ出力されてしまうおそれがなくなる。
このように、本技術の第３の実施の形態によれば、主電源側制御トランジスタの寄生ダイオードと整流方向が逆の寄生ダイオードが形成されるトランジスタを設けたため、オフ状態の主電源側制御トランジスタにおいて電流が流れることを防止できる。これにより、電源切替時に、負荷１４０が誤動作するおそれがなくなる。また、主電源ＭＡＩＮと予備電源ＢＡＴが低インピーダンスで繋がり、意図しない電源の充電、例えば電源の過充になるケースを防ぐ事が出来る。
＜４．第４の実施の形態＞
［電源切替回路の構成例］
第２および第３の実施の形態では、主電源側整流トランジスタ２２５および予備電源側整流トランジスタ２３２の一方のみを設ける構成としているが、これらを両方とも設けてもよい。
図１１は、第４の実施の形態における電源切替回路２００の一構成例を示すブロック図である。第４の実施の形態の電源切替回路２００は、主電源側整流トランジスタ２２５および予備電源側整流トランジスタ２３２を両方とも備える点において第２および第３の実施の形態と異なる。
このように、第４の実施の形態によれば、主電源側整流トランジスタ２２５および予備電源側整流トランジスタ２３２を備えるため、オフ状態の主電源側制御トランジスタおよび予備電源側制御トランジスタにおいて電流が流れることを防止できる。これにより、電池１２０の消耗をさらに抑制するとともに電源切替時に負荷１４０が誤動作することを防止することができる。また、主電源ＭＡＩＮと予備電源ＢＡＴが低インピーダンスで繋がり、意図しない電源の充電、例えば電源の過充電になるケースを防ぐ事が出来る。
＜５．第５の実施の形態＞
［電源切替回路の構成例］
第４の実施の形態では、主電源側制御トランジスタ２２７および予備電源側制御トランジスタ２３４が両方ともオン状態にならないことを想定しているが、これらのトランジスタが両方ともオン状態になることがある。例えば、反転信号ＩＮＶは、インバータ２３３の分、検出信号ＤＥＴに対して遅延するため、その遅延時間の間、主電源側制御トランジスタ２２７および予備電源側制御トランジスタ２３４が両方ともオン状態になる。この間において、主電源ＭＡＩＮおよび予備電源ＢＡＴの電位差が大きいと、それらの電源の一方から他方に電流が逆流するおそれがある。
第５の実施の形態の電源切替回路２００は、主電源側制御トランジスタ２２７および予備電源側制御トランジスタ２３４が両方ともオン状態にならないように、検出信号ＤＥＴを遅延させた点において第４の実施の形態と異なる。
図１２は、第５の実施の形態における電源切替回路２００の一構成例を示すブロック図である。第５の実施の形態の電源切替回路２００は、遅延部２４０をさらに備える点において第４の実施の形態と異なる。
遅延部２４０は、主電源ＭＡＩＮを使用して検出信号ＤＥＴを反転信号ＩＮＶに対して遅延させるものである。遅延部２４０は、遅延させた検出信号ＤＥＴをインバータ２２３に出力する。
図１３は、第５の実施の形態における遅延部２４０の一構成例を示すブロック図である。この遅延部２４０は、インバータ２４１および２４２などの偶数個のインバータを備える。これらのインバータは電圧検出器２２２とインバータ２２３との間において直列に接続される。
なお、遅延部２４０は、偶数個のインバータにより検出信号ＤＥＴを遅延させる構成としているが、検出信号ＤＥＴが遅延するのであれば、この構成に限定されない。遅延部２４０は、例えば、直列に接続された１つ以上のバッファを備え、それらのバッファにより検出信号ＤＥＴを遅延させてもよい。
図１４は、第５の実施の形態における電源切替回路２００の動作の一例を示すタイミングチャートである。電圧検出器２２２がローレベルの検出信号ＤＥＴを時刻Ｔ１において出力したものとする。時刻Ｔ１以降の時刻Ｔ２において、ハイレベルの反転信号ＩＮＶにより、主電源側制御トランジスタ２２７がオン状態からオフ状態に遷移する。そして、時刻Ｔ１から遅延部２４０とインバータ２２３および２２６とによる遅延時間が経過した時刻Ｔ３において、ローレベルの検出信号ＤＥＴにより予備電源側制御トランジスタ２３４がオフ状態からオン状態に遷移する。
検出信号ＤＥＴの遅延により、予備電源側制御トランジスタ２３４がオン状態になる時刻が遅延するため、時刻Ｔ２からＴ３までの間において主電源側制御トランジスタ２２７および予備電源側制御トランジスタ２３４が両方ともオフ状態になる。これにより、主電源ＭＡＩＮおよび予備電源ＢＡＴの一方から他方への逆流が防止される。
このように、第５の実施の形態によれば、検出信号ＤＥＴを反転信号ＩＮＶよりも遅延させたため、その遅延時間の間において、主電源側制御トランジスタ２２７および予備電源側制御トランジスタ２３４が両方ともオフ状態になる。これにより、主電源ＭＡＩＮおよび予備電源ＢＡＴの一方から他方への逆流が防止される。
［変形例］
第５の実施の形態では、検出信号ＤＥＴを遅延させていたが、検出信号ＤＥＴの代わりに反転信号ＩＮＶを遅延させてもよい。切替時に主電源ＭＡＩＮおよび予備電源ＢＡＴの電位差があまり大きくない場合や、逆流防止回路が設けられている場合などには、主電源側制御トランジスタおよび予備電源側制御トランジスタが両方ともオン状態になっても逆流が生じるおそれがない。主電源側制御トランジスタ２２７および予備電源側制御トランジスタ２３４が両方ともオン状態の期間が長いと、その期間の分、コンデンサ１３０の容量を削減することができる。第５の実施の形態の変形例の電源切替回路２００は、検出信号ＤＥＴの代わりに反転信号ＩＮＶを遅延させる点において第５の実施の形態と異なる。
図１５は、第５の実施の形態の変形例における電源切替回路２００の一構成例を示すブロック図である。第５の実施の形態の電源切替回路２００は、遅延部２４０が、電圧検出器２２２とインバータ２３３との間に挿入され、予備電源ＢＡＴを使用する点において第４の実施の形態と異なる。この構成により、反転信号ＩＮＶが遅延する。
図１６は、第５の実施の形態の変形例における電源切替回路２００の動作の一例を示すタイミングチャートである。電圧検出器２２２がローレベルの検出信号ＤＥＴを時刻Ｔ１において出力したものとする。時刻Ｔ１以降の時刻Ｔ４において、ローレベルの検出信号ＤＥＴにより予備電源側制御トランジスタ２３４がオフ状態からオン状態に遷移する。そして、時刻Ｔ１から遅延部２４０とインバータ２３３とによる遅延時間が経過した時刻Ｔ５において、ハイレベルの反転信号ＩＮＶにより主電源側制御トランジスタ２２７がオン状態からオフ状態に遷移する。
反転信号ＩＮＶの遅延により、主電源側制御トランジスタ２２７がオフ状態になる時刻が遅延するため、時刻Ｔ４からＴ５までの間において主電源側制御トランジスタ２２７および予備電源側制御トランジスタ２３４が両方ともオン状態になる。これにより、コンデンサ１３０の容量を削減することができる。
このように、第５の実施の形態の変形例によれば、反転信号ＩＮＶを検出信号ＤＥＴよりも遅延させたため、その遅延時間の間において、主電源側制御トランジスタ２２７および予備電源側制御トランジスタ２３４が両方ともオン状態になる。これにより、コンデンサ１３０の容量を削減することができる。
＜６．第６の実施の形態＞
［電源切替回路の構成例］
第５の実施の形態では、インバータにより信号を遅延させていたが、コンデンサおよびインピーダンスからなるＲＣ回路により信号を遅延させてもよい。第６の実施の形態の電源切替回路２００は、ＲＣ回路により信号を遅延させる点において第５の実施の形態と異なる。
図１７は、第６の実施の形態の変形例における電源切替回路２００の一構成例を示すブロック図である。第６の実施の形態の電源切替回路２００は、遅延部２４０の代わりに遅延部２５０を備える点において第５の実施の形態と異なる。遅延部２５０は、ＲＣ回路により反転信号ＩＮＶを遅延させるものである。
図１８は、第６の実施の形態における遅延部２５０の一構成例を示すブロック図である。遅延部２５０は、抵抗２５１およびコンデンサ２５２を備える。抵抗２５１の一端は、インバータ２３３に接続され、他端は、コンデンサ２５２および主電源側制御トランジスタ２２７に接続される。コンデンサ２５２の一端は、抵抗２５１および主電源側制御トランジスタ２２７に接続され、他端には接地電位ＶＳＳが印加される。
抵抗２５１およびコンデンサ２５２を備えるＲＣ回路により、反転信号ＩＮＶの電位は時間に伴って徐々に変化する。例えば、遅延部２４０の出力電圧Ｖｃは、次の式により表される。Ｖｃの単位は例えばボルト（Ｖ）である。
Ｖｃ＝Ｖｉｎ（１−ｅ(-t/RC)） ・・・式１
上式において、Ｖｉｎは、遅延部２５０の入力電圧であり、単位は例えばボルト（Ｖ）である。ｔは、Ｖｉｎが変化した時点からの経過時間であり、単位は例えば秒（ｓ）である。Ｒは、抵抗２５１の抵抗値であり、単位は例えばオーム（Ω）である。Ｃは、コンデンサ２５２の容量であり、単位は例えば、ファラッド（Ｆ）である。式１に例示したように、電位が徐々に変化するため、電位の急激な変動を抑制することができる。また、電源切替回路２００の外側のコンデンサ１３０の容量を削減することができる。
なお、遅延部２５０は、反転信号ＩＮＶを遅延させているが、反転信号ＩＮＶの代わりに検出信号ＤＥＴを遅延させてもよい。また、遅延部２５０は、反転信号ＩＮＶおよび検出信号ＤＥＴの両方を遅延させてもよい。
このように、第６の実施の形態の変形例によれば、ＲＣ回路により信号を遅延させるため、電圧の急激な変動を抑制することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本技術は以下のような構成もとることができる。
（１）主電源の電源電圧が所定の基準電圧を超える場合には前記主電源を使用して所定の電位を超える信号を第１の制御信号として出力する第１の制御信号出力部と、
前記第１の制御信号の電位が前記所定の電位を超えない場合には電池からの予備電源を使用して前記所定の電位を超える信号を第２の制御信号として出力する第２の制御信号出力部と、
前記第１の制御信号が前記所定の電位を超える場合には前記主電源を出力し、前記第２の制御信号が前記所定の電位を超える場合には前記予備電源を出力する出力制御部と
を具備する電源切替回路。
（２）前記電源出力部は、
前記第１および第２の制御信号のいずれか一方である主電源側制御信号の電位が前記所定電位を超えるか否かに応じて前記主電源の出力または遮断を行う主電源側出力部と、
前記第１および第２の制御信号の他方である予備電源側制御信号の電位が前記所定電位を超えるか否かに応じて前記予備電源の出力または遮断を行う予備電源側出力部とを備える前記（１）記載の電源切替回路。
（３）前記予備電源側出力部は、
第１の予備電源側寄生ダイオードが形成されて前記予備電源側制御信号の電位が前記所定電位を超えるか否かにより前記予備電源の出力または遮断を行う予備電源側制御トランジスタと、
前記第１の予備電源側寄生ダイオードが電流を抑制する方向に対して逆の方向に電流を抑制する第２の予備電源側寄生ダイオードが形成される予備電源側整流トランジスタとを備える前記（２）記載の電源切替回路。
（４）前記主電源側出力部は、
第１の主電源側寄生ダイオードが形成されて前記主電源側制御信号の電位が前記所定電位を超えるか否かにより前記主電源の出力または遮断を行う主電源側制御トランジスタと、
前記第１の主電源側寄生ダイオードが電流を抑制する方向に対して逆の方向に電流を抑制する第２の主電源側寄生ダイオードが形成される主電源側整流トランジスタとを備える前記（２）または（３）記載の電源切替回路。
（５）前記第１および第２の制御信号の一方を他方に対して遅延させる遅延部をさらに具備する前記（１）から（４）のいずれかに記載の電源切替回路。
（６）前記第１の制御信号出力部は、前記電源電圧が前記基準電圧を超えない場合には所定の電位を超えない信号を前記第１の制御信号として出力し、
前記第２の制御信号出力部は、前記第１の制御信号の電位が前記所定の電位を超える場合には前記所定の電位を超えない信号を前記第２の制御信号として出力する前記（１）から（５）のいずれかに記載の電源切替回路。
（７）主電源を使用して前記主電源を検出して検出信号を出力する電圧検出器と、
前記電圧検出器により出力された前記検出信号を電池からの予備電源を使用して反転して反転信号として出力するインバータと、
前記検出信号および前記反転信号の一方に基づいて前記主電源を出力または遮断する主電源側制御トランジスタと、
前記検出信号および前記反転信号の他方に基づいて前記予備電源を出力または遮断する予備電源側制御トランジスタと
を具備する電源切替回路。
（８）主電源を供給する主電源供給部と、
予備電源を供給する電池と、
前記主電源の電源電圧が所定の基準電圧を超える場合には前記主電源を使用して所定の電位を超える信号を第１の制御信号として出力する第１の制御信号出力部と、
前記第１の制御信号の電位が前記所定の電位を超えない場合には前記予備電源を使用して前記所定の電位を超える信号を第２の制御信号として出力する第２の制御信号出力部と、
前記第１の制御信号が前記所定の電位を超える場合には前記主電源を出力し、前記第２の制御信号が前記所定の電位を超える場合には前記予備電源を出力する電源出力部と
を具備する電子機器。
（９）第１の制御信号出力部が、主電源の電源電圧が所定の基準電圧を超える場合には前記主電源を使用して所定の電位を超える信号を第１の制御信号として出力する第１の制御信号出力手順と、
第２の制御信号出力部が、前記第１の制御信号の電位が前記所定の電位を超えない場合には電池からの予備電源を使用して前記所定の電位を超える信号を第２の制御信号として出力する第２の制御信号出力手順と、
電源出力部が、前記第１の制御信号が前記所定の電位を超える場合には前記主電源を出力し、前記第２の制御信号が前記所定の電位を超える場合には前記予備電源を出力する出力制御手順と
を具備する電源切替回路の制御方法。
１００ 電子機器
１１０ 主電源供給部
１２０ 電池
１３０、２５２ コンデンサ
１４０ 負荷
１４１ 主電源側低損失レギュレータ
１４２ 予備電源側低損失レギュレータ
１４３ リアルタイムクロック
１４４ ＣＰＵ
１４５ メインメモリ
１４６ 電源管理ユニット
１４７ 電源切替スイッチ
１４８ バックアップメモリ
２００ 電源切替回路
２１１ 主電源側入力端子
２１２ 予備側入力端子
２１３ 電源出力端子
２１４ 主電源側出力部
２１５ 予備電源側出力部
２１６ 検出信号出力端子
２２１ 基準電圧生成部
２２２ 電圧検出器
２２３、２２６、２３３、２４１、２４２ インバータ
２２４、２２８、２３１、２３５、２５１ 抵抗
２２５ 主電源側整流トランジスタ
２２７、２２９ 主電源側制御トランジスタ
２３２ 予備電源側整流トランジスタ
２３４、２３６ 予備電源側制御トランジスタ
２４０、２５０ 遅延部

Claims (9)

  1. 主電源の電源電圧が所定の基準電圧を超える場合には前記主電源を使用して所定の電位を超える信号を第１の制御信号として出力する第１の制御信号出力部と、
    前記第１の制御信号の電位が前記所定の電位を超えない場合には電池からの予備電源を使用して前記所定の電位を超える信号を第２の制御信号として出力する第２の制御信号出力部と、
    前記第１の制御信号が前記所定の電位を超える場合には前記主電源を出力し、前記第２の制御信号が前記所定の電位を超える場合には前記予備電源を出力する電源出力部と
    を具備する電源切替回路。
  2. 前記電源出力部は、
    前記第１および第２の制御信号のいずれか一方である主電源側制御信号の電位が前記所定電位を超えるか否かに応じて前記主電源の出力または遮断を行う主電源側出力部と、
    前記第１および第２の制御信号の他方である予備電源側制御信号の電位が前記所定電位を超えるか否かに応じて前記予備電源の出力または遮断を行う予備電源側出力部とを備える請求項１記載の電源切替回路。
  3. 前記予備電源側出力部は、
    第１の予備電源側寄生ダイオードが形成されて前記予備電源側制御信号の電位が前記所定電位を超えるか否かにより前記予備電源の出力または遮断を行う予備電源側制御トランジスタと、
    前記第１の予備電源側寄生ダイオードが電流を抑制する方向に対して逆の方向に電流を抑制する第２の予備電源側寄生ダイオードが形成される予備電源側整流トランジスタとを備える請求項２記載の電源切替回路。
  4. 前記主電源側出力部は、
    第１の主電源側寄生ダイオードが形成されて前記主電源側制御信号の電位が前記所定電位を超えるか否かにより前記主電源の出力または遮断を行う主電源側制御トランジスタと、
    前記第１の主電源側寄生ダイオードが電流を抑制する方向に対して逆の方向に電流を抑制する第２の主電源側寄生ダイオードが形成される主電源側整流トランジスタとを備える請求項２記載の電源切替回路。
  5. 前記第１および第２の制御信号の一方を他方に対して遅延させる遅延部をさらに具備する請求項１記載の電源切替回路。
  6. 前記第１の制御信号出力部は、前記電源電圧が前記基準電圧を超えない場合には所定の電位を超えない信号を前記第１の制御信号として出力し、
    前記第２の制御信号出力部は、前記第１の制御信号の電位が前記所定の電位を超える場合には前記所定の電位を超えない信号を前記第２の制御信号として出力する請求項１記載の電源切替回路。
  7. 主電源を使用して前記主電源を検出して検出信号を出力する電圧検出器と、
    前記電圧検出器により出力された前記検出信号を電池からの予備電源を使用して反転して反転信号として出力するインバータと、
    前記検出信号および前記反転信号の一方に基づいて前記主電源を出力または遮断する主電源側制御トランジスタと、
    前記検出信号および前記反転信号の他方に基づいて前記予備電源を出力または遮断する予備電源側制御トランジスタと
    を具備する電源切替回路。
  8. 主電源を供給する主電源供給部と、
    予備電源を供給する電池と、
    前記主電源の電源電圧が所定の基準電圧を超える場合には前記主電源を使用して所定の電位を超える信号を第１の制御信号として出力する第１の制御信号出力部と、
    前記第１の制御信号の電位が前記所定の電位を超えない場合には前記予備電源を使用して前記所定の電位を超える信号を第２の制御信号として出力する第２の制御信号出力部と、
    前記第１の制御信号が前記所定の電位を超える場合には前記主電源を出力し、前記第２の制御信号が前記所定の電位を超える場合には前記予備電源を出力する電源出力部と
    を具備する電子機器。
  9. 第１の制御信号出力部が、主電源の電源電圧が所定の基準電圧を超える場合には前記主電源を使用して所定の電位を超える信号を第１の制御信号として出力する第１の制御信号出力手順と、
    第２の制御信号出力部が、前記第１の制御信号の電位が前記所定の電位を超えない場合には電池からの予備電源を使用して前記所定の電位を超える信号を第２の制御信号として出力する第２の制御信号出力手順と、
    電源出力部が、前記第１の制御信号が前記所定の電位を超える場合には前記主電源を出力し、前記第２の制御信号が前記所定の電位を超える場合には前記予備電源を出力する出力制御手順と
    を具備する電源切替回路の制御方法。
JP2013136138A 2013-06-28 2013-06-28 電源切替回路、電子機器および電源切替回路の制御方法 Active JP6135333B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013136138A JP6135333B2 (ja) 2013-06-28 2013-06-28 電源切替回路、電子機器および電源切替回路の制御方法
US14/301,137 US9811062B2 (en) 2013-06-28 2014-06-10 Power supply switching circuit, electronic device, and control method of power supply switching circuit
CN201410281451.7A CN104253477A (zh) 2013-06-28 2014-06-20 电源切换电路、电子装置以及电源切换电路的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013136138A JP6135333B2 (ja) 2013-06-28 2013-06-28 電源切替回路、電子機器および電源切替回路の制御方法

Publications (3)

Publication Number Publication Date
JP2015012687A true JP2015012687A (ja) 2015-01-19
JP2015012687A5 JP2015012687A5 (ja) 2016-02-18
JP6135333B2 JP6135333B2 (ja) 2017-05-31

Family

ID=52116381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013136138A Active JP6135333B2 (ja) 2013-06-28 2013-06-28 電源切替回路、電子機器および電源切替回路の制御方法

Country Status (3)

Country Link
US (1) US9811062B2 (ja)
JP (1) JP6135333B2 (ja)
CN (1) CN104253477A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019047437A (ja) * 2017-09-06 2019-03-22 株式会社東芝 ゲートコントロール回路
WO2019087974A1 (ja) * 2017-10-30 2019-05-09 パナソニックＩｐマネジメント株式会社 電源保護回路
WO2019151231A1 (ja) * 2018-01-30 2019-08-08 パナソニックＩｐマネジメント株式会社 蓄電装置及びそれを備える車両
JP2020182318A (ja) * 2019-04-25 2020-11-05 矢崎総業株式会社 電力供給システム

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015011505A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 電圧検出器、電子機器、および、電圧検出器の制御方法
CN104777888B (zh) * 2013-10-14 2018-10-12 苹果公司 通过多电源的软硬件协调控制减少计算机系统中的能耗
US10146284B2 (en) * 2014-05-20 2018-12-04 Entropic Communications, Llc Method and apparatus for providing standby power to an integrated circuit
CN105529816A (zh) * 2014-09-29 2016-04-27 中兴通讯股份有限公司 电源切换方法及装置、手持终端
JP6498465B2 (ja) * 2015-02-09 2019-04-10 エイブリック株式会社 電源切替回路及び半導体装置
JP6407071B2 (ja) 2015-03-16 2018-10-17 株式会社東芝 電圧切替回路および電源装置
CN104821653A (zh) * 2015-03-27 2015-08-05 国家电网公司 电表及其内部的供电电路、电表内部的供电控制方法
CN104753165A (zh) * 2015-03-27 2015-07-01 国家电网公司 一种电测量设备的多路供电控制电路、电表内的集成电源控制板
CN104935072B (zh) * 2015-07-02 2018-03-02 华为技术有限公司 备用电源切换控制方法和装置
EP3443632B1 (en) * 2016-04-14 2021-10-20 u-blox AG Power supply switching circuit
CN107506016B (zh) 2016-06-14 2020-04-21 伊姆西Ip控股有限责任公司 存储设备和对存储设备供电的方法
CN106532913A (zh) * 2016-11-25 2017-03-22 湖南国科微电子股份有限公司 一种备用电源自动切换电路及半导体装置
US10622832B2 (en) 2017-05-03 2020-04-14 Dell Products, L.P. System and method to increase a hold up time of a power supply unit
CN109428576B (zh) * 2017-08-29 2022-02-11 珠海全志科技股份有限公司 一种多路ip复用pad的控制系统
CN107516936B (zh) * 2017-09-08 2022-03-22 天津汇康医用设备有限公司 一种直流主备电源切换电路
US11068686B2 (en) 2017-09-12 2021-07-20 Synaptics Incorporated Low power baseline tracking for fingerprint sensor
CN107733076A (zh) * 2017-11-24 2018-02-23 中山市电赢科技有限公司 一种直流限压不间断电源装置
CN108092403A (zh) * 2017-12-28 2018-05-29 上海胤祺集成电路有限公司 电源自动切换电路及智能电表微控制芯片
TWI664785B (zh) * 2018-05-02 2019-07-01 晨星半導體股份有限公司 用於電子裝置的保護電路及相關的保護方法
JP7043139B2 (ja) * 2018-06-25 2022-03-29 エイブリック株式会社 逆流防止回路及び電源回路
CN108964182B (zh) * 2018-07-17 2020-12-04 北京小米移动软件有限公司 反向充电设备、反向充电电流的调节方法及装置
CN108879943B (zh) * 2018-07-27 2020-08-04 烟台艾睿光电科技有限公司 一种电源切换电路和电子设备
CN111342541B (zh) * 2018-12-19 2021-04-16 智原微电子(苏州)有限公司 电源切换电路
CN109687725A (zh) * 2019-01-28 2019-04-26 武汉恒泰通技术有限公司 一种高频开关电源整流模块
TWI692175B (zh) * 2019-06-27 2020-04-21 宏碁股份有限公司 電源控制電路與電源控制方法
CN110427093A (zh) * 2019-07-24 2019-11-08 中国工商银行股份有限公司 电子设备、电子系统和电源管理方法
CN110601332A (zh) * 2019-09-23 2019-12-20 天津天地伟业信息系统集成有限公司 一种支持锂电池并联使用的电源切换电路
CN113224834B (zh) * 2021-05-28 2024-04-09 河北工业大学 一种auv用主备电源切换电路
CN114928151B (zh) * 2021-10-08 2023-09-26 无锡宇宁智能科技有限公司 具有电池充电控制功能的电源管理电路
WO2023104525A1 (en) * 2021-12-07 2023-06-15 Panthronics Ag Autonomous power supply switch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060090089A1 (en) * 2004-10-22 2006-04-27 Samsung Electronics Co., Ltd. Apparatus for supplying power to controller
JP2008086100A (ja) * 2006-09-27 2008-04-10 Seiko Epson Corp 電源切換回路
JP2008118732A (ja) * 2006-10-31 2008-05-22 Mitsumi Electric Co Ltd 電源切替え回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608273A (en) * 1991-11-25 1997-03-04 At&T Global Information Solutions Company Battery back-up for electronic circuits
JP3304944B2 (ja) * 2000-02-07 2002-07-22 株式会社ニプロン 無停電性スイッチングレギュレータ
JP2006254672A (ja) 2005-03-14 2006-09-21 Mitsumi Electric Co Ltd 電源切り替え回路
JP4851203B2 (ja) * 2006-02-24 2012-01-11 ルネサスエレクトロニクス株式会社 電源選択検出回路、及び電源制御方法
US7282899B1 (en) * 2006-06-09 2007-10-16 International Business Machines Corporation Active impendance current-share method
DE102006040753B4 (de) * 2006-08-31 2012-06-21 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Redundante Stromversorgung mit Diagnosefähigkeit und Schutzbeschaltung
US7471121B2 (en) * 2006-12-21 2008-12-30 System General Corp. Transistor drive circuit of power converter operating in a wide voltage range
WO2010004115A1 (fr) * 2008-06-27 2010-01-14 Stmicroelectronics (Research & Development) Limited Dispositif d'analyse biologique de type pixel, biocapteur cmos et procedes de fabrication correspondants
CN101841183A (zh) * 2009-03-16 2010-09-22 鸿富锦精密工业（深圳）有限公司 电源切换电路
EP2538515A1 (en) * 2011-06-20 2012-12-26 Dialog Semiconductor GmbH Multi-input current limited voltage regulator and method thereof
US9385530B2 (en) * 2012-12-12 2016-07-05 Alpha And Omega Semiconductor (Cayman), Ltd. Input line selector system for battery chargers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060090089A1 (en) * 2004-10-22 2006-04-27 Samsung Electronics Co., Ltd. Apparatus for supplying power to controller
JP2008086100A (ja) * 2006-09-27 2008-04-10 Seiko Epson Corp 電源切換回路
JP2008118732A (ja) * 2006-10-31 2008-05-22 Mitsumi Electric Co Ltd 電源切替え回路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019047437A (ja) * 2017-09-06 2019-03-22 株式会社東芝 ゲートコントロール回路
WO2019087974A1 (ja) * 2017-10-30 2019-05-09 パナソニックＩｐマネジメント株式会社 電源保護回路
JPWO2019087974A1 (ja) * 2017-10-30 2020-11-12 ヌヴォトンテクノロジージャパン株式会社 電源保護回路
JP7246315B2 (ja) 2017-10-30 2023-03-27 ヌヴォトンテクノロジージャパン株式会社 電源保護回路
WO2019151231A1 (ja) * 2018-01-30 2019-08-08 パナソニックＩｐマネジメント株式会社 蓄電装置及びそれを備える車両
JPWO2019151231A1 (ja) * 2018-01-30 2021-01-28 パナソニックＩｐマネジメント株式会社 蓄電装置及びそれを備える車両
US11251636B2 (en) 2018-01-30 2022-02-15 Panasonic Intellectual Property Management Co., Ltd. Power storage device and vehicle comprising same
JP7289041B2 (ja) 2018-01-30 2023-06-09 パナソニックＩｐマネジメント株式会社 蓄電装置及びそれを備える車両
JP2020182318A (ja) * 2019-04-25 2020-11-05 矢崎総業株式会社 電力供給システム
JP7074717B2 (ja) 2019-04-25 2022-05-24 矢崎総業株式会社 電力供給システム

Also Published As

Publication number Publication date
CN104253477A (zh) 2014-12-31
US9811062B2 (en) 2017-11-07
JP6135333B2 (ja) 2017-05-31
US20150005976A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP6135333B2 (ja) 電源切替回路、電子機器および電源切替回路の制御方法
US10536139B2 (en) Charge-saving power-gate apparatus and method
US9252750B2 (en) Semiconductor integrated circuit and operating method thereof
US7652504B2 (en) Low latency, power-down safe level shifter
US9966793B2 (en) Supply-switching system
US8963625B2 (en) Semiconductor device driven by a main power supply voltage and an auxiliary power supply voltage
CN102349236B (zh) 电力闩锁
JP2008086100A (ja) 電源切換回路
US7902914B2 (en) Semiconductor integrated circuit
US8933726B2 (en) Dynamic voltage scaling system having time borrowing and local boosting capability
CN103678012A (zh) 半导体器件
JP5588370B2 (ja) 出力回路、温度スイッチｉｃ、及び、電池パック
US20150244352A1 (en) Power reduction device and method
JP2017537544A (ja) 負荷スイッチのための出力放電技法
US9831878B2 (en) Semiconductor device and selector circuit
US5686848A (en) Power-up/power-down reset circuit for low voltage interval
US9473016B2 (en) Semiconductor device and power source control method
JP2008234195A (ja) 半導体集積回路及び半導体集積回路が組み込まれた半導体装置
TWI477958B (zh) 用於管理計算系統中的功率之計算系統、設備、處理器及方法
JP2006074210A (ja) 半導体集積回路装置のリセット回路
US20090002061A1 (en) Bias supply, start-up circuit, and start-up method for bias circuit
US8633744B1 (en) Power reset circuit with zero standby current consumption
US20120286853A1 (en) Semiconductor integrated circuit
CN112968518B (zh) 一种包括后备电源的供电系统
JPH10163840A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170410

R151 Written notification of patent or utility model registration

Ref document number: 6135333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250