WO2019039883A1 - 세라믹 기판 제조방법 및 세라믹 기판 - Google Patents

세라믹 기판 제조방법 및 세라믹 기판 Download PDF

Info

Publication number
WO2019039883A1
WO2019039883A1 PCT/KR2018/009722 KR2018009722W WO2019039883A1 WO 2019039883 A1 WO2019039883 A1 WO 2019039883A1 KR 2018009722 W KR2018009722 W KR 2018009722W WO 2019039883 A1 WO2019039883 A1 WO 2019039883A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
ceramic substrate
present
volume
layer
Prior art date
Application number
PCT/KR2018/009722
Other languages
English (en)
French (fr)
Inventor
이지형
박익성
조현춘
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to CN201880048669.4A priority Critical patent/CN110945971B/zh
Priority to US16/630,073 priority patent/US11355355B2/en
Priority to EP18848939.7A priority patent/EP3675604B1/en
Publication of WO2019039883A1 publication Critical patent/WO2019039883A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Definitions

  • the present invention relates to a method of manufacturing a ceramic substrate, and more particularly, to a method for manufacturing a ceramic substrate by controlling the warp of the ceramic substrate and a ceramic substrate manufactured by the method.
  • the ceramic substrate is constituted by integrally adhering a metal foil such as a copper foil to the ceramic base.
  • Ceramic substrates are produced through manufacturing processes such as AMB (Active Metal Brazing) and DBC (Direct Bond Copper), and may be classified into a ceramic AMB substrate and a ceramic DBC substrate depending on the manufacturing process.
  • the ceramic DBC substrate is manufactured by a process of directly bonding an oxidizable metal to a ceramic substrate.
  • the ceramic AMB substrate is manufactured by brazing an active metal on a ceramic substrate to form a layer, and brazing the metal on the brazing layer.
  • a metal layer is formed and then a photolithography process is performed, and then a pattern layer is formed by etching.
  • the present invention relates to a method for controlling the degree of bending of a substrate as shown in the lower part of Fig.
  • Patent Document 1 Korean Patent Registration No. 10-0731604
  • Patent Document 2 Korean Patent Registration No. 10-1053141
  • the present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a ceramic substrate which can reduce a defective rate of a ceramic substrate by controlling a warpage phenomenon caused by a difference in volume occupied by metal layers on both surfaces of a substrate.
  • a manufacturing method thereof, and a ceramic substrate are examples of a ceramic substrate which can reduce a defective rate of a ceramic substrate by controlling a warpage phenomenon caused by a difference in volume occupied by metal layers on both surfaces of a substrate.
  • a method of manufacturing a ceramic substrate includes the steps of bonding a metal layer to both surfaces of a ceramic substrate, forming a first electrode layer and a second electrode layer having a larger volume than the first electrode layer in the metal layer, Calculating a volume of the first electrode layer and the second electrode layer, and controlling a warpage shape caused by a volume difference between the first electrode layer and the second electrode layer by adjusting a thickness of the second electrode layer, .
  • the warp phenomenon control step is performed when the volume ratio of the first electrode layer to the second electrode layer is greater than or equal to 75% and less than 85%.
  • the thickness of the second electrode layer is controlled such that the volume ratio of the first electrode layer to the second electrode layer after the warpage control step is 95% ( ⁇ 10%). do.
  • the thickness of the second electrode layer is controlled by etching.
  • the present invention also provides a ceramic substrate formed by the above manufacturing method.
  • the difference in volume of the metal layers formed on both surfaces of the ceramic substrate is solved to control the warping phenomenon, so that only the ceramic device can be manufactured without being bent even in a high temperature environment.
  • Fig. 2 is a sequential view of the ceramic substrate manufacturing method of the present invention.
  • Fig. 3 shows an example of a ceramic substrate manufactured by the present invention.
  • FIG. 4 is a graph showing changes in warpage of a ceramic substrate according to the present invention.
  • FIG. 2 is a schematic view showing a method for manufacturing a ceramic substrate according to the present invention
  • FIG. 3 shows an example of a ceramic substrate manufactured by the present invention.
  • a ceramic substrate manufacturing method and a ceramic substrate according to an embodiment of the present invention will be described with reference to FIGS. 2 and 3.
  • FIG. 3 shows a ceramic substrate manufacturing method and a ceramic substrate according to an embodiment of the present invention.
  • the method for manufacturing a ceramic substrate according to the present invention is a method for manufacturing a ceramic substrate so as to prevent warpage of a substrate caused by a difference in volume ratio between metal layers such as a copper foil bonded to both surfaces of the ceramic substrate, So that it is not bent toward the surface.
  • a metal layer made of copper (Cu) is bonded to both surfaces (upper surface and lower surface) of the ceramic substrate 10 (S10).
  • the metal layer can be bonded by an active metal brazing (AMB) method or by a DBC (Direct Bond Copper) method.
  • AMB active metal brazing
  • DBC Direct Bond Copper
  • the formation of the electrode layer is formed by a photolithography step and an etching step including photoresist application, masking and exposure.
  • the first electrode layer 20 formed on one surface of the both surfaces and the second electrode layer 30 of the second electrode layer 30 formed on the other surface are formed to have a larger volume than the first electrode layer 20 .
  • the volume of the electrode layers on both sides of the volume difference is calculated through the product of the area and the thickness (S30).
  • the thickness of the second electrode layer 30 is adjusted to control the warping phenomenon (S40).
  • the volume of the first electrode layer / the volume of the second electrode layer x 100% is calculated, and when the volume ratio thereof is equal to or more than 75% and less than 85%, deflection control is performed.
  • the warpage control can be performed by anticipating the generation of warpage of 0.3% or more.
  • it may further include a step of judging that it is defective if the calculation result of S30 is less than 75%.
  • the first electrode layer is the upper surface and the volume ratio of the first electrode layer / the second electrode layer is less than 85% corresponds to negative warpage
  • the first electrode layer is the lower surface and the volume ratio of the first electrode layer / the second electrode layer is less than 85%
  • the volume ratio of the second electrode layer / first electrode layer is more than 115%) corresponds to a positive warpage.
  • the deflection control of S40 is characterized by controlling the thickness of the second electrode layer 30 having a larger volume by soft etching.
  • the present invention adjusts the thickness of the second electrode layer so that the volume ratio of the first electrode layer / the second electrode layer finally becomes 95%.
  • a tolerance due to actual bending control etching is generated.
  • the volume ratio of the first electrode layer / the second electrode layer is in the range of 85% to 105% corresponding to 95% ⁇ 10% So that the substrate can be manufactured.
  • FIG. 3 shows an example of a ceramic substrate manufactured by the above process.
  • the ceramic substrate 10 has a thickness of 320 ⁇ m and the first electrode layer 20 corresponds to the front part and the second electrode layer 30 corresponds to the rear part.
  • the area of the first electrode layer 20 is 5,179,2920 mm 2 and the area of the second electrode layer 30 is 6,055.3600 mm 2.
  • the thickness of the first electrode layer 30 corresponds to 500 ⁇ and the volume ratio of the first electrode layer 20 / the second electrode layer 30 ⁇ 100% corresponds to about 83%, which is a case where a negative warpage is expected.
  • the thickness of the second electrode layer 30 was adjusted by etching so that the volume ratio of the first electrode layer 20 / the second electrode layer 30 ⁇ 100% was 95% according to the present invention. As a result, a ceramic substrate with soft etching could be manufactured.
  • the volume of the first electrode layer 20 is 2.589.646 kV and the volume of the second electrode layer 30 is 2,755.188 kV, so that the volume ratio of the first electrode layer 20 / the second electrode layer 30 ⁇ 100% 94% can control the warpage of the ceramic substrate.
  • FIG. 4 shows the result of comparing the warpage of the ceramic substrate according to the present invention and the ceramic substrate having the volume ratio of 83% without the warp phenomenon control, and the results are summarized in Table 1.
  • the average bending value at room temperature (RT) is 0.063 mm at 83% volume ratio without bending phenomenon control, and the average bending value at 83% volume ratio without bending phenomenon control 0.470mm, which is a significant change.
  • the average deflection value is 0.110 mm, which is very small.
  • the amount of change after 350 ° C reflow by soldering is also very small, 0.04mm in the case of the substrate according to the present invention in which the warpage is controlled.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Products (AREA)
  • Inorganic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 세라믹 기재의 양 면에 금속층을 접합하는 단계, 상기 금속층에 제 1 전극층과 상기 제 1 전극층보다 큰 부피를 가지는 제 2 전극층을 형성하는 단계, 상기 제 1 전극층과 상기 제 2 전극층의 부피를 계산하는 단계 및 상기 제 2 전극층의 두께를 조절하여 상기 제 1 전극층 및 상기 제 2 전극층의 부피 차이에 의해 발생하는 휨(warpage) 형상을 제어하는 단계를 포함하는 세라믹 기판 제조방법으로서, 본 발명에 의하면, 기재의 양 면의 금속층이 차지하는 부피의 차이에 의해 발생되는 휨(warpage) 현상을 제어하여 세라믹 기판의 불량률을 줄일 수 있게 한다.

Description

세라믹 기판 제조방법 및 세라믹 기판
본 발명은 세라믹 기판을 제조하는 방법에 관한 것으로서, 특히 세라믹 기판이 휘어지는 것을 제어하여 제조하기 위한 방법 및 그 방법에 의해 제조되는 세라믹 기판에 관한 것이다.
세라믹 기판은 세라믹 기재에 동박과 같은 금속박을 일체로 부착하여 구성된다. 세라믹 기판은 AMB(Active Metal Brazing), DBC(Direct Bond Copper) 등의 제조 공정을 통해 생성되며, 제조 공정상의 차이에 따라 세라믹 AMB 기판, 세라믹 DBC 기판 등으로 구분될 수도 있다.
세라믹 DBC 기판은 세라믹 기재에 산화 가능한 금속을 직접 접합시키는 공정에 의해 제조되고, 세라믹 AMB 기판은 세라믹 기재에 active metal을 brazing하여 층을 형성하고, brazing layer에 금속이 brazing되어 제조되는 차이가 있다.
그리고, 양 공정 모두 금속층을 형성시킨 후 포토리소그래피(photolithography) 공정을 거친 후 식각(etching)에 의해 패턴층을 형성시키게 된다.
그런데, 세라믹 기재의 양 면에 금속층을 형성시킴에 있어서, 양 면의 패턴 배열에 따라 금속층의 면적 내지 두께가 차이가 발생할 수 있는데, 그 차이가 일정 비율을 초과하게 되면 고온 환경에서 양 면 중 일 면 측으로 기판이 휘어지는 현상(warpage)이 발생하게 된다.
그 결과, 휘어지는 정도가 0.3%를 초과하게 되면 불량으로 폐기될 수밖에 없는 수준이 되는데, 이의 발생 비율은 전체 생산량에서 비교적 큰 비중을 차지하게 되어 지속적인 생산 손실의 문제를 야기시키고 있다.
경험적 데이터에 의하면, 양 금속층의 부피 비율이 75% ~ 85% 범위에 달하면 휘어지는 정도가 0.3%를 초과하게 됨을 알 수 있었다.
도 1의 예시와 같이, 기재(1)의 상면에 형성된 금속층(2)과 하면에 형성된 금속층(3)의 부피비가 적정 범위를 벗어나는 경우, 고온 환경에서 기판이 휘어지는 현상이 발생되고, 도시와 같이 하면에 형성되는 금속층(3)의 부피가 더 큰 경우가 negative warpage라 하고, negative warpage의 경우가 이와 반대의 경우인 positive warpage의 경우보다 많이 발생하게 된다.
그렇다하여, 기재의 두께를 늘리는 것은 경제적이지 못하여 한계가 있고, 금속층과 대략 1:1의 두께비를 유지하는 것이 일반적이다.
본 발명은 도 1의 아래 도시와 같이 기판의 휘어지는 정도를 제어하는 방법에 관한 것이다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 이 기술이 속하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술이 아닌 사항을 포함할 수 있다.
* 선행기술문헌
(특허문헌 1) 한국등록특허공보 제10-0731604호
(특허문헌 2) 한국등록특허공보 제10-1053141호
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 기재의 양 면의 금속층이 차지하는 부피의 차이에 의해 발생되는 휨(warpage) 현상을 제어하여 세라믹 기판의 불량률을 줄일 수 있게 하는 세라믹 기판 제조방법 및 세라믹 기판을 제공하는 데 그 목적이 있다.
본 발명의 일 관점에 의한 세라믹 기판 제조방법은, 세라믹 기재의 양 면에 금속층을 접합하는 단계, 상기 금속층에 제 1 전극층과 상기 제 1 전극층보다 큰 부피를 가지는 제 2 전극층을 형성하는 단계, 상기 제 1 전극층과 상기 제 2 전극층의 부피를 계산하는 단계 및 상기 제 2 전극층의 두께를 조절하여 상기 제 1 전극층 및 상기 제 2 전극층의 부피 차이에 의해 발생하는 휨(warpage) 형상을 제어하는 단계를 포함한다.
그리고, 상기 휨 현상 제어단계는, 상기 제 2 전극층에 대한 상기 제 1 전극층의 부피비가 75%이상~85%미만일 경우에 수행하는 것을 특징으로 한다.
그리고, 상기 휨 현상 제어단계는, 상기 휨 현상 제어단계 수행 후의 상기 제 2 전극층에 대한 상기 제 1 전극층의 부피비가 95%(±10%)가 되도록 상기 제 2 전극층의 두께를 조절하는 것을 특징으로 한다.
나아가, 상기 제 2 전극층에 대한 상기 제 1 전극층의 부피비가 75% 미만일 경우 불량으로 판단하는 단계를 더 포함할 수 있다.
또한, 상기 제 2 전극층의 두께는 에칭(etching)에 의해 조절되는 것을 특징으로 한다.
본 발명은 또한 상기의 제조방법에 의해 형성된 세라믹 기판을 제공한다.
본 발명의 세라믹 기판 제조방법에 의하면, 세라믹 기판의 양 면에 형성되는 금속층의 부피 차이를 해소하여 휨 현상을 제어함으로써, 세라믹 기만을 고온 환경 하에서도 휘어지지 않게 제조할 수 있게 한다.
이에 의해 기판의 불량률을 개선하여 공정성 및 생산성을 향상시킬 수 있게 한다.
도 1은 본 발명의 개념을 설명하기 위한 것이다.
도 2는 본 발명의 세라믹 기판 제조방법을 순서적으로 도시한 것이다.
도 3은 본 발명에 의해 제조된 세라믹 기판의 일 예를 도시한 것이다.
도 4는 본 발명에 의한 세라믹 기판의 휨 발생 변화를 나타낸 것이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
본 발명의 바람직한 실시 예를 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지의 기술이나 반복적인 설명은 그 설명을 줄이거나 생략하기로 한다.
도 2는 본 발명의 세라믹 기판 제조방법을 순서적으로 도시한 것이고, 도 3은 본 발명에 의해 제조된 세라믹 기판의 일 예를 도시한 것이다. 이하, 도 2 및 도 3을 참조하여 본 발명의 실시예에 의한 세라믹 기판 제조방법 및 세라믹 기판을 설명하기로 한다.
본 발명에 의한 세라믹 기판 제조방법은 세라믹 기재의 양 면에 접합되는 동박 등의 금속층 간의 부피비 차이에 의해 발생되는 기판 휨 현상(warpage)이 발생하지 않도록 세라믹 기판을 제조함으로써 고온 환경 하에서도 기판이 일 면 측으로 휘어지지 않도록 한다.
먼저, 세라믹 기재(10)의 양 면(상면 및 하면)에 동박(Cu)에 의한 금속층을 접합시킨다(S10). 금속층의 접합은 AMB(Active Metal Brazing) 공법에 의하거나 DBC(Direct Bond Copper) 공법에 의해 세라믹 기판을 형성시킬 수 있다.
그런 다음, 상기 금속층에 전극층을 형성시킨다(S20).
전극층의 형성은 포토 레지스트 도포, 마스킹 및 노광을 포함하는 포토 리소그래피(photolithography) 단계 및 에칭(etching) 단계에 의해 형성시킨다.
여기서, 양 면 중 일 면에 형성시키는 제 1 전극층(20)과, 다른 일 면에 형성시키는 제 2 전극층(30) 중 제 2 전극층(30)이 제 1 전극층(20)보다 큰 부피를 가지도록 형성시킨다.
이렇게 부피차를 갖는 양 면의 전극층의 부피를 면적과 두께의 곱을 통해 각각 계산한다(S30).
그런 다음, 제 2 전극층(30)의 두께를 조절하여 휨 현상을 제어한다(S40).
이러한 제어는 제1 전극층의 부피/제2 전극층의 부피 × 100%를 계산하여, 그 부피비가 75% 이상 85% 미만에 해당되면 휨 제어를 수행한다.
본 발명은 제1 전극층의 부피와 제2 전극층의 부피비가 이 범위에 해당되면 휨 발생이 0.3% 이상이 발생될 것으로 예상함으로써 휨 제어를 수행할 수 있도록 하는 것이다.
이는 실험적 수치에 따라, 85%를 초과하는 경우에는 정상적인 범위 내에 해당하는 것으로 판단하고, 75% 미만에 해당하는 경우에는 휨이 과다하여 불량(Fail)으로 판정하는 것이 바람직하다.
그러므로, S30의 계산 결과, 75% 미만에 해당되면 불량으로 판단하는 단계를 더 포함할 수 있다.
여기서, 제1 전극층이 상면이고 제1 전극층/제2 전극층의 부피비가 85% 미만인 경우가 negative warpage에 해당하고, 제1 전극층이 하면이고 제1 전극층/제2 전극층의 부피비가 85% 미만인 경우(이 경우 제2 전극층/제1 전극층의 부피비는 115% 초과가 된다)가 positive warpage에 해당한다.
나아가, S40의 휨 제어는 부피가 보다 큰 제 2 전극층(30)의 두께를 에칭(soft etching)함으로써 조절하는 것을 특징으로 한다.
본 발명은 이와 같이 제 2 전극층의 두께를 조절함으로써, 최종적으로 제1 전극층/제2 전극층의 부피비가 95%가 되도록 하는 것이다.
실제 휨 제어 에칭에 의한 공차는 발생하게 되며, 결과적으로, 제1 전극층/제2 전극층의 부피비가 95%±10%에 해당하는 85% 내지 105%의 범위를 갖게 되면 기판 휨이 수용 가능한 정상범위로 기판이 제조될 수 있게 된다.
도 3은 이상의 과정에 의해 제조된 세라믹 기판의 일 예를 도시한 것이다.
세라믹 기재(10)는 320㎛이고, 예시에서 제1 전극층(20)이 상면(front part)에 해당하고, 제2 전극층(30)이 하면(rear part)에 해당한다.
예시에서 제1 전극층(20)의 면적은 5,179,2920㎟, 제2 전극층(30)의 면적은 6,055.3600㎟인 경우로서, 본 발명의 휨 현상 제어가 없는 경우 제1 전극층(20)과 제2 전극층(30)의 두께는 500㎛에 해당하여 제1 전극층(20)/제2 전극층(30) × 100%의 부피비는 약 83%에 해당하여 negative warpage가 예상되는 경우에 해당한다.
이에 대해 본 발명에 따라 제1 전극층(20)/제2 전극층(30) × 100%의 부피비가 95%가 되도록, 제2 전극층(30)의 두께를 에칭에 의해 조절한 결과 45㎛의 추가 에칭(soft etching)이 실시된 세라믹 기판을 제조할 수 있었다.
이러한 휨 현상 제어 결과, 제1 전극층(20)의 부피는 2,589.646㎣, 제2 전극층(30)의 부피는 2,755.188㎣가 되어 제1 전극층(20)/제2 전극층(30) × 100%의 부피비를 94%로 세라믹 기판의 휨(warpage) 현상을 제어할 수 있다.
이와 같이 제조된 본 발명에 의한 세라믹 기판과 휨 현상 제어 없이 83%의 부피비를 가지는 세라믹 기판의 휨 여부를 비교한 결과를 도 4에 나타내었으며, 그 결과를 표 1에 요약하였다.
No. 전극 부피 비율 평균 휨 값(mm) variation(mm) 비고
1 83% 0.063 - 상온 휨
2 83% 0.470 0.39 350℃ 리플로우 후
3 94% 0.110 0.04 350℃ 리플로우 후
5개의 샘플 결과를 도시하였으며, 도시와 같이 휨 현상 제어 없는 83% 부피비의 경우 상온(R.T, Room Temperature)에서 0.063mm의 평균 휨 값을 나타나고, 휨 현상 제어 없는 83% 부피비의 경우 평균 휨 값이 0.470mm로 상당히 큰 변화가 발생함을 알 수가 있다.
그러나, 본 발명에 의한 휨 현상 제어에 의한 기판의 경우 평균 휨 값이 0.110mm로 매우 적은 값이 나타남을 알 수 있었다.
그리고, 솔더링에 의한 350℃ 리플로우 후의 변화량 또한 휨 현상 제어된 본 발명에 의한 기판의 경우 0.04mm로 매우 적음을 알 수 있었다.
이상과 같은 본 발명은 예시된 도면을 참조하여 설명되었지만, 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형될 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정 예 또는 변형 예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이며, 본 발명의 권리범위는 첨부된 특허청구범위에 기초하여 해석되어야 할 것이다.
*부호의 설명
10 : 세라믹 기재
20 : 제1 전극층
30 : 제2 전극층
S10 : 세라믹 기재에 금속층 접합
S20 : 금속층에 전극층 형성
S30 : 전극층 부피 계산
S40 : 휨 현상 제어

Claims (6)

  1. 세라믹 기재의 양 면에 금속층을 접합하는 단계;
    상기 금속층에 제 1 전극층과 상기 제 1 전극층보다 큰 부피를 가지는 제 2 전극층을 형성하는 단계;
    상기 제 1 전극층과 상기 제 2 전극층의 부피를 계산하는 단계; 및
    상기 제 2 전극층의 두께를 조절하여 상기 제 1 전극층 및 상기 제 2 전극층의 부피 차이에 의해 발생하는 휨(warpage) 형상을 제어하는 단계;를 포함하는 세라믹 기판 제조방법.
  2. 제 1 항에 있어서, 상기 휨 현상 제어단계는,
    상기 제 2 전극층에 대한 상기 제 1 전극층의 부피비가 75%이상~85%미만일 경우에 수행하는 것을 특징으로 하는 세라믹 기판 제조방법.
  3. 제 1 항에 있어서, 상기 휨 현상 제어단계는,
    상기 휨 현상 제어단계 수행 후의 상기 제 2 전극층에 대한 상기 제 1 전극층의 부피비가 95%(±10%)가 되도록 상기 제 2 전극층의 두께를 조절하는 것을 특징으로 하는 세라믹 기판 제조방법.
  4. 제 1 항에 있어서,
    상기 제 2 전극층에 대한 상기 제 1 전극층의 부피비가 75% 미만일 경우 불량으로 판단하는 단계;를 더 포함하는 세라믹 기판 제조방법.
  5. 제 1 항에 있어서,
    상기 제 2 전극층의 두께는 에칭(etching)에 의해 조절되는 것을 특징으로 하는 세라믹 기판 제조방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 제조방법에 의해 형성된 세라믹 기판.
PCT/KR2018/009722 2017-08-24 2018-08-23 세라믹 기판 제조방법 및 세라믹 기판 WO2019039883A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880048669.4A CN110945971B (zh) 2017-08-24 2018-08-23 制造陶瓷基板的方法以及陶瓷基板
US16/630,073 US11355355B2 (en) 2017-08-24 2018-08-23 Method for producing ceramic substrate, and ceramic substrate
EP18848939.7A EP3675604B1 (en) 2017-08-24 2018-08-23 Method for producing ceramic substrate, and ceramic substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20170107002 2017-08-24
KR10-2017-0107002 2017-08-24
KR1020180098396A KR20190022383A (ko) 2017-08-24 2018-08-23 세라믹 기판 제조방법 및 세라믹 기판
KR10-2018-0098396 2018-08-23

Publications (1)

Publication Number Publication Date
WO2019039883A1 true WO2019039883A1 (ko) 2019-02-28

Family

ID=65761682

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/009722 WO2019039883A1 (ko) 2017-08-24 2018-08-23 세라믹 기판 제조방법 및 세라믹 기판

Country Status (5)

Country Link
US (1) US11355355B2 (ko)
EP (1) EP3675604B1 (ko)
KR (1) KR20190022383A (ko)
CN (1) CN110945971B (ko)
WO (1) WO2019039883A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113785372A (zh) * 2019-05-02 2021-12-10 阿莫善斯有限公司 陶瓷基板及其制造方法
CN114667806A (zh) * 2019-11-15 2022-06-24 电化株式会社 陶瓷基板、复合基板及电路基板以及陶瓷基板的制造方法、复合基板的制造方法、电路基板的制造方法及多个电路基板的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11582866B1 (en) * 2021-07-22 2023-02-14 Toyota Motor Engineering & Manufacturing North America, Inc. Systems including a power device-embedded PCB directly joined with a cooling assembly and method of forming the same
CN116504683B (zh) * 2023-06-25 2023-08-25 江苏富乐华半导体科技股份有限公司 一种阴阳铜dbc产品翘曲管控方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786703A (ja) * 1993-09-10 1995-03-31 Toshiba Corp セラミックス回路基板
JP2002252433A (ja) * 2001-02-23 2002-09-06 Dowa Mining Co Ltd セラミックス回路基板及びその製造方法
JP2004207587A (ja) * 2002-12-26 2004-07-22 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法
JP2008235852A (ja) * 2007-02-23 2008-10-02 Hitachi Metals Ltd セラミックス基板及びこれを用いた半導体モジュール
JP2010118682A (ja) * 2010-01-26 2010-05-27 Toshiba Corp セラミックス回路基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2287131A (en) * 1994-02-24 1995-09-06 Plessey Semiconductors Ltd Direct copper bonded substrates
JP4969738B2 (ja) * 2001-06-28 2012-07-04 株式会社東芝 セラミックス回路基板およびそれを用いた半導体モジュール
JP4692708B2 (ja) 2002-03-15 2011-06-01 Ｄｏｗａメタルテック株式会社 セラミックス回路基板およびパワーモジュール
KR100731604B1 (ko) 2006-06-16 2007-06-22 삼성전기주식회사 스티프니스 특성이 강화된 인쇄회로기판 제조방법
KR100999918B1 (ko) * 2008-09-08 2010-12-13 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR101053141B1 (ko) 2009-06-08 2011-08-02 서울과학기술대학교 산학협력단 인쇄회로기판의 휨을 억제하는 더미 패턴 설계 방법
WO2012043616A1 (ja) * 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JP5821389B2 (ja) * 2011-04-20 2015-11-24 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びパワーモジュール用基板
EP2727898B1 (en) * 2011-06-30 2017-02-01 Hitachi Metals, Ltd. Brazing filler metal, brazing filler metal paste, ceramic circuit substrate, and ceramic master circuit substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786703A (ja) * 1993-09-10 1995-03-31 Toshiba Corp セラミックス回路基板
JP2002252433A (ja) * 2001-02-23 2002-09-06 Dowa Mining Co Ltd セラミックス回路基板及びその製造方法
JP2004207587A (ja) * 2002-12-26 2004-07-22 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法
JP2008235852A (ja) * 2007-02-23 2008-10-02 Hitachi Metals Ltd セラミックス基板及びこれを用いた半導体モジュール
JP2010118682A (ja) * 2010-01-26 2010-05-27 Toshiba Corp セラミックス回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113785372A (zh) * 2019-05-02 2021-12-10 阿莫善斯有限公司 陶瓷基板及其制造方法
CN114667806A (zh) * 2019-11-15 2022-06-24 电化株式会社 陶瓷基板、复合基板及电路基板以及陶瓷基板的制造方法、复合基板的制造方法、电路基板的制造方法及多个电路基板的制造方法

Also Published As

Publication number Publication date
US20200357660A1 (en) 2020-11-12
EP3675604A1 (en) 2020-07-01
CN110945971B (zh) 2023-09-26
CN110945971A (zh) 2020-03-31
EP3675604B1 (en) 2023-02-22
KR20190022383A (ko) 2019-03-06
EP3675604A4 (en) 2020-10-07
US11355355B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
WO2019039883A1 (ko) 세라믹 기판 제조방법 및 세라믹 기판
WO2020222501A1 (ko) 세라믹 기판 및 그의 제조방법
WO2018066844A1 (ko) 증착용 마스크로 사용되는 합금 금속박, 증착용 마스크 및 이들의 제조방법과 이를 이용한 유기 발광 소자 제조방법
WO2017166344A1 (zh) 叠层柔性基板及制作方法
WO2011111989A2 (ko) 금속접합 세라믹기판
WO2016099011A1 (ko) 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
TWI548046B (zh) 電路板及其製造方法
CN112911813B (zh) 改善pcb板阻焊菲林印的制作方法及制备的pcb板
WO2016078101A1 (zh) 显示面板及其制造方法
WO2018035894A1 (zh) 像素结构及制作方法
WO2016173021A1 (zh) 显示面板及显示装置
WO2018233180A1 (zh) 一种金属线的制作方法及阵列基板
WO2018102998A1 (zh) 一种带镀铜围坝的陶瓷封装基板制备方法
CN109980078B (zh) 发光模组及其制造方法、显示装置
WO2011087168A1 (ko) 인쇄회로기판
WO2018205312A1 (zh) 连接组件、连接器及其制作方法、以及面板组件
WO2016122053A1 (ko) 투명 전광 장치
WO2016047969A2 (ko) 집적회로 패키지용 기판
WO2017155249A1 (ko) 세라믹 기판 제조용 적층 시스템 및 이를 이용한 세라믹 기판의 제조 방법
CN106129062B (zh) 绝缘层的制造方法、阵列基板的制造方法及阵列基板
WO2016058190A1 (zh) 一种印刷电路板及显示装置
WO2013089418A1 (en) Printed circuit board and method of manufacturing the same
KR101138537B1 (ko) 캐리어 포일을 이용한 ｕｔｃ 레이저 마스크 오픈 방법 및 이를 이용하여 제조한 인쇄회로기판
WO2020213847A1 (ko) Sic 소재 및 이의 제조방법
JP3147868B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18848939

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018848939

Country of ref document: EP

Effective date: 20200324