WO2019026692A1 - 発光装置およびプロジェクター - Google Patents

発光装置およびプロジェクター Download PDF

Info

Publication number
WO2019026692A1
WO2019026692A1 PCT/JP2018/027709 JP2018027709W WO2019026692A1 WO 2019026692 A1 WO2019026692 A1 WO 2019026692A1 JP 2018027709 W JP2018027709 W JP 2018027709W WO 2019026692 A1 WO2019026692 A1 WO 2019026692A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
emitting device
semiconductor layer
light
Prior art date
Application number
PCT/JP2018/027709
Other languages
English (en)
French (fr)
Inventor
貴史 野田
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to EP18842164.8A priority Critical patent/EP3664232A4/en
Priority to CN201880049780.5A priority patent/CN110998999B/zh
Priority to US16/635,216 priority patent/US11394171B2/en
Publication of WO2019026692A1 publication Critical patent/WO2019026692A1/ja
Priority to US17/841,707 priority patent/US20220311205A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/14—Details
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/14—Details
    • G03B21/20—Lamp housings
    • G03B21/2006—Lamp housings characterised by the light source
    • G03B21/2033—LED or laser light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/125—Distributed Bragg reflector [DBR] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/14—Details
    • G03B21/20—Lamp housings
    • G03B21/2006—Lamp housings characterised by the light source
    • G03B21/2013—Plural light sources
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B33/00—Colour photography, other than mere exposure or projection of a colour film
    • G03B33/10—Simultaneous recording or projection
    • G03B33/12—Simultaneous recording or projection using beam-splitting or beam-combining systems, e.g. dichroic mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers

Definitions

  • the present invention relates to a light emitting device and a projector.
  • Semiconductor lasers are expected as next-generation light sources with high brightness.
  • a semiconductor laser to which a nano structure (nano column) is applied is expected to realize light emission with high output at a narrow radiation angle due to the effect of the photonic crystal by the nano structure.
  • Such a semiconductor laser is applied, for example, as a light source of a projector.
  • Patent Document 1 describes a semiconductor light emitting device in which a reflective layer made of a metal film is formed on a substrate, and a plurality of nanocolumns are formed on the reflective layer.
  • Patent Document 1 does not describe a switching element (for turning on / off the current to be injected) for flowing or not flowing a current to the semiconductor light emitting element (light emitting unit).
  • One of the objects in accordance with some aspects of the present invention is to provide a light emitting device having a switching element.
  • one of the objects in accordance with some aspects of the present invention is to provide a projector including the light emitting device described above.
  • the light emitting device is A light emitting portion having a plurality of nanostructures capable of emitting light when current is injected; And a transistor provided corresponding to the light emitting unit and controlling an amount of current injected into the nanostructure.
  • the transistor since the transistor is included, the light emission amount of the light emitting unit can be controlled.
  • a substrate A first semiconductor layer provided on the substrate;
  • the nanostructure may be a columnar portion protruding from the first semiconductor layer.
  • the nanostructure is A second semiconductor layer, A third semiconductor layer different in conductivity type from the second semiconductor layer; And a light emitting layer provided between the second semiconductor layer and the third semiconductor layer and capable of emitting light when current is injected;
  • the second semiconductor layer may be provided between the base and the light emitting layer.
  • the transistor is Source and drain regions, A channel region between the source region and the drain region; And a gate for controlling the current flowing in the channel region, The source region and the drain region may be provided in the first semiconductor layer.
  • the transistor and the light emitting portion can be formed on the same substrate (on one substrate). Therefore, such a light emitting device can be miniaturized as compared with the case where the transistor and the light emitting portion are provided on different substrates.
  • the source region or the drain region may be electrically connected to the second semiconductor layer.
  • the amount of current injected to the light emitting portion can be controlled by the transistor, and the amount of light emitted from the light emitting portion can be controlled.
  • the word “electrically connected” refers to another specific member (hereinafter “electrically connected” to a specific member (hereinafter referred to as "A member”). It is used as “B member” and the like.
  • a member a specific member
  • B member a specific member
  • the A member and the B member are in direct contact and electrically connected, and the A member and the B member are other members.
  • the term “electrically connected” is used to include the case of being electrically connected.
  • the light emitting unit is It may be provided between the adjacent nano-structures, and may have a light propagation layer that propagates the light generated in the light emitting layer.
  • light generated in the light emitting layer can be propagated in the in-plane direction of the substrate, and laser oscillation can be performed by receiving a gain in the light emitting layer.
  • An insulating layer may be provided on the side wall of the light emitting unit.
  • the insulating layer can suppress leakage of the current injected to the light emitting portion from the side wall.
  • the metal layer may be connected to a wire electrically connected to the third semiconductor layer.
  • the resistance to the current injected into the third semiconductor layer can be reduced.
  • the first semiconductor layer may be a GaN layer, an InGaN layer, an AlGaN layer, an AlGaAs layer, an InGaAs layer, an InGaAsP layer, an InP layer, a GaP layer, or an AlGaP layer.
  • the light emitting units may be provided in an array.
  • a self light emitting imager capable of forming an image with one light emitting unit as a pixel.
  • the projector according to the present invention is It includes a light emitting device according to the present invention.
  • Such a projector can include the light emitting device according to the present invention.
  • FIG. 1 is a plan view schematically showing a light emitting device according to a first embodiment.
  • FIG. 2 is a cross-sectional view schematically showing the light emitting device according to the first embodiment.
  • FIG. 2 is a cross-sectional view schematically showing the light emitting device according to the first embodiment.
  • FIG. 1 is a circuit diagram of a light emitting device according to a first embodiment.
  • FIG. 1 is a plan view schematically showing a light emitting device according to a first embodiment.
  • FIG. 2 is a cross-sectional view schematically showing the light emitting device according to the first embodiment.
  • FIG. 1 is a plan view schematically showing a light emitting device according to a first embodiment.
  • FIG. 1 is a plan view schematically showing a light emitting device according to a first embodiment.
  • FIG. 7 is a cross-sectional view schematically showing a manufacturing process of the light emitting device according to the first embodiment.
  • FIG. 7 is a cross-sectional view schematically showing a manufacturing process of the light emitting device according to the first embodiment.
  • FIG. 7 is a cross-sectional view schematically showing a manufacturing process of the light emitting device according to the first embodiment.
  • Sectional drawing which shows typically the light-emitting device which concerns on the 1st modification of 1st Embodiment.
  • Sectional drawing which shows the light-emitting device concerning 2nd Embodiment typically.
  • the top view which shows typically the light-emitting device which concerns on the modification of 2nd Embodiment.
  • Sectional drawing which shows typically the light-emitting device which concerns on the modification of 2nd Embodiment.
  • FIG. 1 is a plan view schematically showing the light emitting device 100 according to the first embodiment.
  • FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1 schematically showing the light emitting device 100 according to the first embodiment.
  • FIG. 3 is a cross-sectional view taken along line III-III of FIG. 1 schematically showing the light emitting device 100 according to the first embodiment.
  • FIG. 4 is a circuit diagram of the light emitting device 100 according to the first embodiment. Note that in FIGS. 1 to 3 and FIGS. 5 and 6 described later, the X axis, the Y axis, and the Z axis are illustrated as three axes orthogonal to each other.
  • the light emitting device 100 includes, for example, a base 10, semiconductor layers 20 and 22, an element isolation layer 24, a transistor 30, a light emitting unit 40, and a first insulating layer 50, as shown in FIGS.
  • a second insulating layer 60, a conductive layer 70, a wire 72, and drive circuits 80 and 82 are included. Note that, for the sake of convenience, the illustration of the second insulating layer 60 is omitted in FIG.
  • the base 10 includes, for example, a first substrate 12, a second substrate 14, and a semiconductor layer 16.
  • the first substrate 12 is, for example, a printed circuit board.
  • the second substrate 14 is provided on the first substrate 12.
  • the second substrate 14 is, for example, a sapphire substrate, a Si substrate, a GaN substrate or the like.
  • the semiconductor layer 16 is provided on the second substrate 14.
  • the semiconductor layer 16 is, for example, an i-type GaN layer.
  • the semiconductor layer (first semiconductor layer) 20 is provided on the base 10 (on the semiconductor layer 16 in the illustrated example).
  • the semiconductor layer 20 is, for example, an n-type GaN layer (specifically, a GaN layer doped with Si).
  • the semiconductor layer 22 is provided on the semiconductor layer 16.
  • the semiconductor layer 22 is provided between the semiconductor layers 20.
  • the semiconductor layer 22 is provided under the gate 38 of the transistor 30.
  • the semiconductor layer 22 is, for example, a p-type GaN layer (specifically, a Mg-doped GaN layer).
  • the element isolation layer 24 is provided on the semiconductor layer 16.
  • the element isolation layer 24 is provided around the semiconductor layer 20 in plan view (as viewed in the Z-axis direction, as viewed in the stacking direction of the semiconductor layer 42 a and the light emitting layer 42 b of the light emitting unit 40) as shown in FIG. There is.
  • the element isolation layer 24 is, for example, an i-type GaN layer, a silicon oxide layer, a silicon nitride layer, or the like.
  • the element isolation layer 24 electrically isolates the light emitting units 40 adjacent in the X-axis direction.
  • the transistor 30 has a source region 32, a drain region 34, a channel region 36, and a gate 38, as shown in FIG.
  • the source region 32 and the drain region 34 are provided in the semiconductor layer 20.
  • the channel region 36 is a region between the source region 32 and the drain region 34.
  • the channel region 36 is provided in the semiconductor layer 22. In the channel region 36, for example, a capacitance is formed.
  • the gate 38 is provided on the semiconductor layer 22. Gate 38 controls the current flowing in channel region 36.
  • the gate 38 has a gate insulating layer 38 a provided on the semiconductor layer 22 and a gate electrode 38 b provided on the gate insulating layer 38 a.
  • the gate insulating layer 38a is, for example, a silicon oxide layer.
  • the material of the gate insulating layer 38a is, for example, copper, aluminum or the like.
  • a plurality of transistors 30 are provided.
  • the transistors 30 are provided in an array. That is, the transistors 30 are provided side by side in a predetermined direction. In the example shown in FIG. 1, the transistors 30 are provided side by side (in a matrix) in the X-axis direction and the Y-axis direction.
  • the transistors 30 aligned in the X-axis direction have, for example, a common gate insulating layer 38 a and a gate electrode 38 b.
  • the gate electrode 38 b extends in the X-axis direction from the pad 8 provided on the element isolation layer 24.
  • the plurality of gate electrodes 38 b are arranged in the Y-axis direction.
  • the adjacent transistors 30 in the Y-axis direction have, for example, a common source region 32 as shown in FIG.
  • the transistor 30 is provided corresponding to the light emitting unit 40.
  • the number of transistors 30 and the number of light emitting units 40 are the same, and the transistors 30 are electrically connected to the light emitting units 40.
  • the source region 32 or the drain region 34 of the transistor 30 is electrically connected to the semiconductor layer 42 a of the light emitting unit 40. That is, even if the transistor 30 is in the OFF state (a state in which no current flows in the channel region 36), the source region 32 or the drain region 34 is electrically connected to the semiconductor layer 42a. In the illustrated example, the drain region 34 is electrically connected to the semiconductor layer 42 a.
  • the transistor 30 controls the amount of current injected into the nanostructure 42 of the light emitting unit 40. In addition, by controlling the transistor 30, the timing of light emission can be controlled for each light emitting unit 40. Alternatively, the amount of current injected to the light emitting unit 40 may be controlled by controlling the transistor 30.
  • that the transistor 30 is provided corresponding to the light emitting unit 40 means that at least one transistor 30 is provided corresponding to the light emitting unit 40.
  • the number of transistors provided corresponding to the light emitting unit 40 is not limited to one, and a plurality of transistors may be provided corresponding to the light emitting unit 40.
  • the light emitting unit 40 is provided on the semiconductor layer 20.
  • a plurality of light emitting units 40 are provided.
  • the light emitting units 40 are provided in an array. That is, the light emitting units 40 are provided side by side in a predetermined direction. In the example illustrated in FIG. 1, the light emitting units 40 are provided side by side (in a matrix) in the X axis direction and the Y axis direction.
  • FIG. 5 is a plan view schematically showing the light emitting unit 40.
  • FIG. 6 is a cross-sectional view taken along line VI-VI of FIG. 5 schematically showing the light emitting unit 40.
  • the light emitting unit 40 has a nanostructure 42 and a light propagation layer 44 as shown in FIGS. 5 and 6.
  • the conductive layer 70 and the second insulating layer 60 are not shown.
  • “upper” is the direction away from the base 10 as viewed from the nanostructure 42 in the Z-axis direction (the stacking direction of the semiconductor layer 42 a and the light emitting layer 42 b of the nanostructure 42).
  • the “lower” is a direction approaching the substrate 10 as viewed from the nanostructure 42 in the Z-axis direction.
  • the nanostructures 42 are provided on the semiconductor layer 20.
  • the nanostructure 42 has a columnar shape.
  • the nanostructure 42 is a columnar portion protruding from the semiconductor layer 20.
  • a plurality of nanostructures 42 are provided.
  • the planar shape (the shape viewed from the Z-axis direction) of the nano structure 42 is a quadrangle.
  • the diameter (the diameter of the inscribed circle in the case of a polygon) of the nanostructure 42 is on the nm order (less than 1 ⁇ m), and specifically 10 nm or more and 500 nm or less.
  • the nanostructures 42 are also called, for example, nanocolumns, nanowires, nanorods, and nanopillars.
  • the size in the Z-axis direction of the nanostructure 42 is, for example, not less than 0.1 ⁇ m and not more than 5 ⁇ m.
  • the plurality of nanostructures 42 are spaced apart from one another.
  • the distance between adjacent nano-structures 42 is, for example, 1 nm or more and 500 nm or less.
  • the planar shape of the nano structure 42 is not particularly limited, and may be, for example, a hexagon as shown in FIG. 7, a square, a polygon other than a hexagon, or a circle, an ellipse, etc. . Further, in the illustrated example, the nanostructure 42 has a constant diameter in the Z-axis direction, but may have different diameters in the Z-axis direction.
  • the plurality of nanostructures 42 are arranged at a predetermined pitch in a predetermined direction in plan view. In such a periodic structure, the light confinement effect can be obtained at the photonic band edge wavelength ⁇ determined by the pitch and the diameter of each portion and the refractive index of each portion.
  • the light generated in the light emitting layer 42b of the nanostructure 42 includes the wavelength ⁇ , so that the effect of the photonic crystal can be exhibited.
  • the nanostructures 42 are provided side by side (in a matrix) in the X-axis direction and the Y-axis direction.
  • the nano structure 42 includes a semiconductor layer (second semiconductor layer) 42a, a light emitting layer 42b, and a semiconductor layer (third semiconductor layer) 42c.
  • the semiconductor layer 42 a is provided on the semiconductor layer 20.
  • the semiconductor layer 42a is provided between the base 10 and the light emitting layer 42b.
  • the semiconductor layer 42a is, for example, an n-type GaN layer (specifically, a GaN layer doped with Si).
  • the light emitting layer 42 b is provided on the semiconductor layer 42 a.
  • the light emitting layer 42 b is provided between the semiconductor layer 42 a and the semiconductor layer 42 c.
  • the light emitting layer 42 b is a layer capable of emitting light when current is injected.
  • the light emitting layer 42 b has, for example, a quantum well structure including a GaN layer and an InGaN layer.
  • the number of GaN layers and InGaN layers constituting the light emitting layer 42 b is not particularly limited.
  • the semiconductor layer 42c is provided on the light emitting layer 42b.
  • the semiconductor layer 42c is a layer different in conductivity type from the semiconductor layer 42a.
  • the semiconductor layer 42c is, for example, a p-type GaN layer (specifically, a Mg-doped GaN layer).
  • the semiconductor layers 42a and 42c are cladding layers having a function of confining light in the light emitting layer 42b (suppressing light leakage from the light emitting layer 42b).
  • a pin diode is configured by the p-type semiconductor layer 42c, the light-emitting layer 42b not doped with impurities, and the n-type semiconductor layer 42a.
  • the semiconductor layers 42a and 42c are layers having a larger band gap than the light emitting layer 42b.
  • the light generated in the light emitting layer 42 b is propagated by the semiconductor layers 42 a and 42 c in a direction (planar direction) orthogonal to the Z-axis direction.
  • the propagated light forms a standing wave and receives a gain in the light emitting layer 42b to cause laser oscillation.
  • the light emitting device 100 emits the + 1st order diffracted light and the ⁇ 1st order diffracted light as laser light in the stacking direction (to the conductive layer 70 side and the base 10 side).
  • the refractive indices and thicknesses of the semiconductor layers 42a and 42c and the light emitting layer 42b are designed such that the intensity of light propagating in the planar direction becomes the largest in the light emitting layer 42b in the Z axis direction. ing.
  • a reflective layer may be provided between the base 10 and the semiconductor layer 20 or under the base 10.
  • the reflection layer is, for example, a distributed Bragg reflector (DBR) layer.
  • DBR distributed Bragg reflector
  • the third insulating layer 43 is provided on the semiconductor layer 20.
  • the third insulating layer 43 is provided between the light propagation layer 44 and the semiconductor layer 20 and between the first insulating layer 50 and the semiconductor layer 20.
  • the third insulating layer 43 functions as a mask for forming the nanostructures 42.
  • the third insulating layer 43 may be formed in the same process as the gate insulating layer 38a. Therefore, the third insulating layer 43 may have the same material and thickness as the gate insulating layer 38a.
  • the light propagation layer 44 is provided between the adjacent nanostructures 42.
  • the light propagation layer 44 is provided on the third insulating layer 43.
  • the light propagation layer 44 is provided to surround the nanostructure 42 in plan view.
  • the refractive index of the light propagation layer 44 is lower than the refractive index of the light emitting layer 42 b.
  • the light propagation layer 44 is, for example, a GaN layer or a titanium oxide (TiO 2 ) layer.
  • the GaN layer as the light propagation layer 44 may be i-type, n-type or p-type.
  • the light propagation layer 44 can propagate the light generated in the light emitting layer 42 b in the planar direction. In the example shown in FIG. 5, the planar shape of the light emitting unit 40 is a square.
  • the “refractive index of the A member” means the average refraction of the plurality of materials constituting the A member. It is the rate.
  • the first insulating layer 50 is provided on the side wall 41 of the light emitting unit 40, as shown in FIG.
  • the first insulating layer 50 is provided in the planar direction of the light emitting layer 42 b.
  • the first insulating layer 50 is a sidewall provided on the sidewall 41 of the light emitting unit 40.
  • the side wall 41 is constituted by the light propagation layer 44.
  • the side wall 41 is connected to the first side 41a and the second side 41b facing each other, and the third side 41c and the fourth side 41d connected to the side 41a and 41b and facing each other. And.
  • the first insulating layer 50 is provided on the third insulating layer 43 as shown in FIG.
  • the first insulating layer 50 is provided so as to surround the light emitting unit 40 in plan view.
  • the refractive index of the first insulating layer 50 is lower than the refractive index of the light propagation layer 44.
  • the material of the first insulating layer 50 is, for example, silicon oxide (SiO 2 ), silicon nitride (SiN) or the like.
  • the first insulating layer 50 is formed of, for example, a single layer.
  • the first insulating layer 50 can reflect light generated in the light emitting layer 42 b.
  • the light generated in the light emitting layer 42 b forms a standing wave between the first side surface 41 a and the second side surface 41 b. Furthermore, light generated in the light emitting layer 42 b forms a standing wave between the third side surface 41 c and the fourth side surface 41 d.
  • the second insulating layer 60 is provided on the semiconductor layer 20 as shown in FIG.
  • the second insulating layer 60 is provided to cover the gate 38 and the surface 56 of the first insulating layer 50.
  • the second insulating layer 60 is, for example, a silicon oxide layer.
  • the second insulating layer 60 has a function of protecting the transistor 30 and the light emitting unit 40 from impact and the like.
  • the conductive layer 70 is provided on the light emitting unit 40.
  • the conductive layer 70 is provided on the nanostructure 42 and the light propagation layer 44.
  • a plurality of conductive layers 70 are provided in accordance with the number of light emitting units 40.
  • the conductive layer 70 is electrically connected to the semiconductor layer 42 c of the nanostructure 42.
  • the conductive layer 70 is, for example, an ITO (Indium Tin Oxide) layer.
  • the light generated in the light emitting layer 42 b is transmitted through the conductive layer 70 and emitted.
  • a contact layer may be provided between the conductive layer 70 and the light emitting unit 40.
  • the contact layer may be in ohmic contact with the conductive layer 70.
  • the contact layer may be a p-type GaN layer.
  • the wiring 72 is provided on the second insulating layer 60 as shown in FIG.
  • the wiring 72 extends from the pad 9 provided on the element isolation layer 24 in the Y-axis direction, branches according to the number of the conductive layers 70, and is connected to the conductive layer 70, as shown in FIG. .
  • the wiring 72 is electrically connected to the semiconductor layer 42 c through the conductive layer 70.
  • a plurality of wires 72 are provided.
  • the plurality of wires 72 are arranged in the X-axis direction.
  • the wiring 72 intersects with the gate electrode 38 b in plan view.
  • the material of the wiring 72 is, for example, copper, aluminum, ITO or the like. Although not shown, when the material of the wire 72 is ITO, the wire 72 may be provided to cover the entire surface of the conductive layer 70.
  • the first drive circuit 80 and the second drive circuit 82 are provided on the first substrate 12.
  • the first drive circuit 80 is provided on the ⁇ X axis direction side of the second substrate 14, and the second drive circuit 82 is on the ⁇ Y axis direction side of the second substrate 14. It is provided. Current can be injected into the light emitting layer 42 b by the drive circuits 80 and 82.
  • the first drive circuit 80 is electrically connected to the gate electrode 38 b.
  • the first drive circuit 80 has a pad 80 a and is electrically connected to the gate electrode 38 b via the wire 2 and the pad 8.
  • the first drive circuit 80 is electrically connected to the semiconductor layer 20.
  • the first drive circuit 80 has a pad 80 b and is electrically connected to the semiconductor layer 20 via the wire 3.
  • the second drive circuit 82 is electrically connected to the wiring 72.
  • the second drive circuit 82 has a pad 82 a and is electrically connected to the wire 72 via the wire 4 and the pad 9.
  • the materials of the wires 2, 3, 4 and the pads 8, 9, 80a, 80b, 82a are not particularly limited as long as they are conductive.
  • the pad 8 is provided integrally with, for example, the gate electrode 38 b.
  • the pad 9 is provided integrally with, for example, the wire 72.
  • the drive circuits 80 and 82 may be formed on the second substrate 14.
  • the light emitting device 100 has, for example, the following features.
  • the light emitting device 100 is provided corresponding to the light emitting unit 40 having the plurality of nanostructures 42 capable of emitting light by injecting a current and corresponding to the light emitting unit 40, and controls the amount of current injected to the nanostructures 42. And a transistor 30. Therefore, in the light emitting device 100, the light emission amount of the light emitting unit 40 can be controlled. Further, in the light emitting device 100, the timing of light emission can be controlled for each light emitting unit 40 by controlling the transistor 30.
  • the nano structure 42 is a columnar portion that includes the base 10 and the first semiconductor layer 20 provided on the base 10, and the nano structure 42 protrudes from the first semiconductor layer 20. Therefore, in the light emitting device 100, the possibility that dislocations generated due to the difference between the lattice constant of the substrate 10 and the lattice constant of the semiconductor layer 20 may be present in a region above a certain height of the nanostructure 42 is small. can do. Furthermore, the first semiconductor layer 20 can function as, for example, a cladding layer, and can prevent light generated by the light emitting unit 40 from leaking to the base 10 side.
  • the nanostructure 42 includes the second semiconductor layer 42a, the third semiconductor layer 42c having a conductivity type different from that of the second semiconductor layer 42a, and the second semiconductor layer 42a and the third semiconductor layer 42c. And a light emitting layer 42 b capable of emitting light when current is injected. Therefore, in the light emitting device 100, it is possible to reduce the possibility that the dislocation generated due to the difference between the lattice constant of the base 10 and the lattice constant of the semiconductor layer 20 exists in the light emitting layer 42b.
  • the source region 32 and the drain region 34 are provided in the first semiconductor layer 20.
  • the transistor 30 and the light emitting portion 40 can be formed on the same substrate (on one base 10). Therefore, the light emitting device 100 can be miniaturized as compared with the case where the transistor 30 and the light emitting unit 40 are provided on different substrates.
  • the drain region 34 is electrically connected to the second semiconductor layer 42a. Therefore, in the light emitting device 100, the amount of current injected into the light emitting unit 40 can be controlled by the transistor 30, and the light emitting amount of the light emitting unit can be controlled.
  • the light emitting unit 40 includes the light propagation layer 44 provided between the adjacent nanostructures 42 and propagating light generated in the light emitting layer 42b. Therefore, in the light emitting device 100, the light generated in the light emitting layer 42b can propagate in the in-plane direction (planar direction) of the base 10, and the light emitting layer 42b can receive a gain to oscillate laser.
  • the first insulating layer 50 is provided on the side wall 41 of the light emitting unit 40. Therefore, in the light emitting device 100, the first insulating layer 50 can prevent the current injected into the light emitting unit 40 from leaking from the side wall 41.
  • the first semiconductor layer 20 is a GaN layer. Therefore, in the light emitting device 100, when the second semiconductor layer 42a is a GaN layer, stress is generated due to the difference between the number of lattices of the first semiconductor layer 20 and the number of lattices of the second semiconductor layer 22. It can be suppressed.
  • the light emitting units 40 are provided in an array. Therefore, in the light emitting device 100, it is possible to configure a self light emitting imager capable of forming an image with one light emitting unit 40 as a pixel.
  • the refractive index of the light propagation layer 44 is lower than the refractive index of the light emitting layer 42b. Therefore, in the light emitting device 100, light generated in the light emitting layer 42b easily propagates in the plane direction of the light propagation layer 44.
  • the first insulating layer 50 is provided so as to surround the light emitting unit 40. Therefore, in the light emitting device 100, the leakage of the current injected into the light emitting unit 40 into the wiring 72 can be suppressed more reliably.
  • a standing wave can be formed between the first side surface 41a and the second side surface 41b of the light emitting unit 40 and between the third side surface 41c and the fourth side surface 41d of the light emitting unit 40. Therefore, in the light emitting device 100, laser oscillation can be realized with a lower threshold current density.
  • any material system that can emit light when current is injected can be used as the light emitting layer 42 b.
  • semiconductor materials such as AlGaN, AlGaAs, InGaAs, InGaAsP, InP, GaP, and AlGaP can be used.
  • the semiconductor layers 20, 22, 42a and 42c are not limited to GaN layers, and are made of materials adapted to the above-described material system.
  • the semiconductor layers 20, 22, 42a and 42c are, for example, InGaN layers, AlGaN layers, AlGaAs layers, InGaAs layers, InGaAsP layers, InP layers, GaP layers, AlGaP layers, and the like.
  • the plurality of light emitting layers 42b may not be formed of the same semiconductor material system.
  • a base on which the light emitting unit 40 emitting red light, the light emitting unit 40 emitting green light, and the light emitting unit 40 emitting blue light 10 may be provided.
  • the transistor corresponding to the light emitting portion is provided in the driver circuit. It may be done.
  • a transistor corresponding to the light emitting portion may be provided on a base different from the base 10.
  • the second substrate 14 is bonded to the first substrate 12 using, for example, a bonding member (not shown).
  • the semiconductor layer 16 and the semiconductor layer 20 are epitaxially grown in this order on the second substrate 14.
  • the semiconductor layer 20 is patterned to form a plurality of openings at predetermined positions.
  • the semiconductor layer 22 is epitaxially grown in the opening, and the element isolation layer 24 is epitaxially grown in another opening.
  • the method of epitaxial growth include MOCVD (Metal Organic Chemical Vapor Deposition) method, MBE (Molecular Beam Epitaxy) method and the like.
  • the patterning is performed by, for example, photolithography and etching.
  • the third insulating layer 43 a is formed on the semiconductor layers 20 and 22 and the element isolation layer 24.
  • the third insulating layer 43 a is formed by, for example, film formation by a CVD (Chemical Vapor Deposition) method or sputtering method, and patterning by photolithography and etching (hereinafter, also simply referred to as “patterning”).
  • the gate electrode 38b is formed on the third insulating layer 43a.
  • the gate electrode 38 b is formed, for example, by film formation by sputtering or vacuum evaporation and patterning.
  • the semiconductor layer 42a, the light emitting layer 42b, and the semiconductor layer 42c are epitaxially grown in this order on the semiconductor layer 20 by, for example, MOCVD or MBE.
  • the nanostructure 42 can be formed by this process.
  • the light propagation layer 44 is formed around the nanostructure 42.
  • the light propagation layer 44 is formed by, for example, an ELO (Epitaxial Lateral Overgrowth) method by MOCVD method, MBE method or the like.
  • the light emitting unit 40 can be formed by the above steps.
  • the order of the process of forming the light emitting unit 40 and the process of forming the gate insulating layer 38a is not particularly limited.
  • the first insulating layer 50 is formed on the side wall 41 of the light emitting unit 40.
  • the first insulating layer 50 is formed, for example, by forming an insulating layer (not shown) over the entire surface of the substrate (semiconductor layers 20 and 22, element separation layer 24, and light emitting unit 40) and then etching the insulating layer. It is formed by backing.
  • the third insulating layer 43a can be etched, and the third insulating layer 43 and the gate insulating layer 38a are formed.
  • the third insulating layer 43 and the gate insulating layer 38a can be formed in the same step, the third insulating layer 43 and the gate insulating layer 38a are formed in separate steps.
  • the manufacturing process can be shortened compared to the case of
  • the second insulating layer 60 is formed on the semiconductor layer 20 and the element isolation layer 24 so as to cover the gate 38 and the first insulating layer 50.
  • the second insulating layer 60 is formed, for example, by film formation by spin coating or CVD and patterning.
  • the conductive layer 70 is formed on the light emitting unit 40.
  • the conductive layer 70 is formed by, for example, film formation by sputtering or vacuum evaporation and patterning.
  • the wiring 72 is formed on the second insulating layer 60 and the conductive layer 70.
  • the wiring 72 is formed by, for example, film formation by sputtering or vacuum evaporation and patterning.
  • drive circuits 80 and 82 are mounted on the first substrate 12 using, for example, a bonding member (not shown). Next, electrical connection is made by the wires 2, 3 and 4.
  • the light emitting device 100 can be manufactured by the above steps.
  • FIG. 11 is a cross-sectional view schematically showing a light emitting device 110 according to a first modified example of the first embodiment. Note that, in FIG. 11, the X axis, the Y axis, and the Z axis are illustrated as three axes orthogonal to each other.
  • the first insulating layer 50 is formed of, for example, a single layer.
  • the first insulating layer 50 is composed of a plurality of layers.
  • the light emitting device 110 can have the same effect as the light emitting device 100 described above.
  • the first insulating layer 50 is composed of a plurality of layers. Therefore, in the light emitting device 110, for example, the resistance or capacitance of the first insulating layer 50 can be easily adjusted as compared to the case where the first insulating layer 50 is formed of a single layer.
  • FIG. 12 is a cross-sectional view schematically showing a light emitting device 110 according to a second modified example of the first embodiment.
  • one transistor 30 is provided corresponding to the light emitting unit 40.
  • the light emitting device 120 as shown in FIG. 12, a plurality of transistors 30 are provided corresponding to the light emitting unit 40. In the illustrated example, two transistors 30 are provided corresponding to the light emitting unit 40. Although not illustrated, in the light emitting device 120, the same number of transistors 30 as the nanostructures 42 may be provided correspondingly to each light emitting unit 40.
  • the light emitting device 120 can have the same effect as the light emitting device 100 described above.
  • FIG. 13 is a cross-sectional view schematically showing a light emitting device 200 according to the second embodiment.
  • the X axis, the Y axis, and the Z axis are illustrated as three axes orthogonal to each other.
  • the light emitting device 200 differs from the light emitting device 100 described above in that it includes a metal layer 90 as shown in FIG.
  • the metal layer 90 is provided on the surface 56 of the first insulating layer 50.
  • the metal layer 90 is provided in the planar direction of the light emitting layer 42 b.
  • the metal layer 90 is provided between the first insulating layer 50 and the second insulating layer 60.
  • the metal layer 90 is provided to be separated from the semiconductor layer 20.
  • the third insulating layer 43 is located between the metal layer 90 and the semiconductor layer 20.
  • the third insulating layer 43 electrically isolates the metal layer 90 and the semiconductor layer 20.
  • the metal layer 90 is, for example, a silver layer, a copper layer, an aluminum layer or the like.
  • the light emitting device 200 can have the same effect as the light emitting device 100 described above.
  • the light emitting device 200 includes the metal layer 90 provided on the surface 56 of the first insulating layer 50.
  • the metal layer 90 absorbs visible light at a predetermined ratio, so the side wall 41 is directly provided. Providing the metal layer 90 is not preferable. When the metal layer 90 absorbs light, the metal layer 90 generates heat, which may deteriorate the temperature characteristics of the light emitting device. In the light emitting device 200, since the first insulating layer 50 is provided between the light emitting unit 40 and the metal layer 90, the above problem can be avoided.
  • the metal layer 90 may be provided integrally with the conductive layer 70.
  • the manufacturing process can be shortened as compared to the case where the metal layer 90 and the conductive layer 70 are formed in separate steps.
  • the manufacturing method of the light emitting device 200 according to the second embodiment includes the light emitting device according to the above-described first embodiment except that the metal layer 90 is formed by film formation by sputtering method, vacuum evaporation method or the like, and patterning, for example. It is basically the same as the manufacturing method of 100. Therefore, the detailed description is omitted.
  • FIG. 15 is a plan view schematically showing a light emitting device 210 according to a modification of the second embodiment.
  • FIG. 16 is a cross-sectional view taken along line XVI-XVI in FIG. 15, schematically showing a light emitting device 210 according to a modification of the second embodiment.
  • the X axis, the Y axis, and the Z axis are illustrated as three axes orthogonal to each other.
  • the metal layer 90 is provided directly on the surface 56 of the first insulating layer 50.
  • the metal layer 90 is provided on the surface 56 of the first insulating layer 50 via the second insulating layer 60.
  • the metal layer 90 is connected to the wiring 72 as shown in FIG.
  • the metal layer 90 is provided integrally with the wiring 72.
  • the metal layer 90 has, for example, a frame-like shape in plan view. In plan view, the outer edge of the light emitting unit 40 and the outer edge of the conductive layer 70 overlap the metal layer 90.
  • the light emitting device 210 can have the same effect as the light emitting device 200 described above.
  • the metal layer 90 is connected to the wiring 72 electrically connected to the third semiconductor layer 42c. Therefore, in the light emitting device 210, the resistance to the current injected into the third semiconductor layer 42c can be reduced.
  • the metal layer 90 is provided integrally with the wiring 72. Therefore, in the light emitting device 210, the manufacturing process can be shortened as compared with the case where the metal layer 90 and the wiring 72 are formed in separate steps.
  • FIG. 16 is a view schematically showing a projector 300 according to the third embodiment. Note that, for the sake of convenience, in FIG. 17, the housing that constitutes the projector 300 is omitted.
  • the projector 300 includes the light emitting device according to the present invention. Below, as shown in FIG. 17, the projector 300 containing the light-emitting device 100 (light-emitting device 100R, 100G, 100B) is demonstrated.
  • the projector 300 includes a housing (not shown), light emitting devices 100R, 100G, and 100B provided in the housing, a cross dichroic prism (color light combining unit) 302, and a projection lens (projection device) 304. . Note that for the sake of convenience, in FIG. 17, the housing that configures the projector 300 is omitted, and the light emitting devices 100R, 100G, and 100B are simplified and illustrated.
  • the light emitting devices 100R, 100G, and 100B respectively emit red light, green light, and blue light.
  • the light emitting devices 100R, 100G, and 100B control (modulate) each light emitting unit 40 as a pixel of an image according to image information, for example, directly without using a liquid crystal light valve (light modulation device). It can form a picture.
  • the cross dichroic prism 302 combines the lights emitted from the light emitting devices 100R, 100G, and 100B and guides the combined light to the projection lens 304.
  • the projection lens 304 projects an image formed by the light emitting devices 100R, 100G, and 100B on a screen (display surface) (not shown) in an enlarged manner.
  • the cross dichroic prism 302 is formed by bonding four right-angle prisms, and on the inner surface thereof, a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are arranged in a cross shape It is done. The three color lights are combined by these dielectric multilayer films to form light representing a color image. Then, the combined light is projected onto a screen by a projection lens 304 which is a projection optical system, and an enlarged image is displayed.
  • a projection lens 304 which is a projection optical system
  • the projector 300 includes the light emitting device 100. Therefore, in the projector 300, an image can be directly formed without using, for example, a liquid crystal light valve (light modulation device). Therefore, in the projector 300, it is possible to suppress the transmission loss (the fact that part of the light does not pass through the liquid crystal light valve) in the liquid crystal light valve, and to achieve high brightness. Furthermore, in the projector 300, the number of parts can be reduced, and cost reduction can be achieved. Furthermore, since the projector 300 includes the light emitting device 100 that emits a laser beam, projection can be performed from a remote location as compared with the case of emitting an LED (Light Emitting Diode) light.
  • LED Light Emitting Diode
  • the light emitting unit 40 (40R) emitting red light, the light emitting unit 40 (40G) emitting green light, and the light emitting unit 40 (40B) emitting blue light are provided on the same base 10
  • the light emitting device 100 is used, as shown in FIG. 18, in the projector 300, light emitted from the light emitting device 100 is directly incident on the projection lens 304 without being incident on the cross dichroic prism.
  • full color image display is possible with one light emitting device 100, and the size can be reduced as compared with the example shown in FIG.
  • the application of the light emitting device according to the present invention is not limited to the embodiment described above, and besides the projector, illumination for indoor / outdoor, backlight of display, laser printer, scanner, vehicle light, sensing device using light, communication It can also be used as a light source for equipment and the like.
  • the present invention includes configurations substantially the same as the configurations described in the embodiments (for example, configurations having the same function, method and result, or configurations having the same purpose and effect). Further, the present invention includes a configuration in which a nonessential part of the configuration described in the embodiment is replaced. The present invention also includes configurations that can achieve the same effects as the configurations described in the embodiments or that can achieve the same purpose. Further, the present invention includes a configuration in which a known technology is added to the configuration described in the embodiment.
  • Source region 34 Drain region 36: Channel region 38: Gate 38a: Gate insulating layer 38b: Gate electrode 40, 40R, 40G, 40B: Light emitting part 41: Side wall 41a: First side surface 41b: second side, 41c: third side, 41d: fourth side, 42: nano structure, 42a: semiconductor layer, 42b: light emitting layer, 42c: semiconductor layer, 43, 43a: third insulating layer, 44 Light propagation layer, 50: first insulating layer, 56: surface, 60: second insulating layer, 70: conductive layer, 72: wiring, 80: first drive circuit, 80a, 80b: pad, 82: second drive circuit , 82a ... pad, 90 ... metal layer, 00,100R, 100G, 100B, 110,120,200,210 ... light-emitting device, 300 ... projector 302

Abstract

スイッチング素子を備えた発光装置を提供する。　電流が注入されることで発光可能な複数のナノ構造体を有する発光部と、前記発光部に対応して設けられ、前記ナノ構造体へ注入される電流量を制御するトランジスターと、を含む、発光装置。

Description

発光装置およびプロジェクター
　本発明は、発光装置およびプロジェクターに関する。
　半導体レーザーは、高輝度の次世代光源として期待されている。中でも、ナノ構造体（ナノコラム）を適用した半導体レーザーは、ナノ構造体によるフォトニック結晶の効果によって、狭放射角で高出力の発光が実現できると期待されている。このような半導体レーザーは、例えば、プロジェクターの光源として適用される。
　例えば特許文献１には、基板上に金属膜から成る反射層が形成され、その反射層上に複数のナノコラムが形成された半導体発光素子が記載されている。
特開２００７－４９０６３号公報
　しかしながら、特許文献１には、半導体発光素子（発光部）に電流を流したり流さなかったりするための（注入される電流をＯＮ／ＯＦＦするための）スイッチング素子について記載されていない。
　本発明のいくつかの態様に係る目的の１つは、スイッチング素子を備えた発光装置を提供することにある。あるいは、本発明のいくつかの態様に係る目的の１つは、上記の発光装置を含むプロジェクターを提供することにある。
　本発明に係る発光装置は、
　電流が注入されることで発光可能な複数のナノ構造体を有する発光部と、
　前記発光部に対応して設けられ、前記ナノ構造体へ注入される電流量を制御するトランジスターと、を含む。
　このような発光装置では、トランジスターを含むため、発光部の発光量を制御することができる。
　本発明に係る発光装置において、
　基体と、
　前記基体に設けられた第１半導体層と、を含み、
　前記ナノ構造体は、前記第１半導体層から突出している柱状部であってもよい。
　このような発光装置では、基体の格子定数と第１半導体層の格子定数とが異なることに起因して生じる転位が、ナノ構造体の一定の高さ以上の領域に存在する可能性を小さくすることができる。
　本発明に係る発光装置において、
　前記ナノ構造体は、
　第２半導体層と、
　前記第２半導体層と導電型の異なる第３半導体層と、
　前記第２半導体層と前記第３半導体層との間に設けられ、電流が注入されることで発光可能な発光層と、を有し、
　前記第２半導体層は、前記基体と前記発光層との間に設けられていてもよい。
　このような発光装置では、基体の格子定数と第１半導体層の格子定数とが異なることに起因して生じる転位が、発光層に存在する可能性を小さくすることができる。
　本発明に係る発光装置において、
　前記トランジスターは、
　ソース領域およびドレイン領域と、
　前記ソース領域と前記ドレイン領域との間のチャネル領域と、
　前記チャネル領域に流れる電流を制御するゲートと、を有し、
　前記ソース領域および前記ドレイン領域は、前記第１半導体層に設けられていてもよい。
　このような発光装置では、同一基板上に（１つの基体に）トランジスターおよび発光部を形成することができる。したがって、このような発光装置では、トランジスターおよび発光部を別々の基板に設ける場合に比べて、小型化を図ることができる。
　本発明に係る発光装置において、
　前記ソース領域または前記ドレイン領域は、前記第２半導体層と電気的に接続されていてもよい。
　このような発光装置では、トランジスターによって、発光部に注入される電流量を制御することができ、発光部の発光量を制御することができる。
　なお、本発明に係る記載では、「電気的に接続」という文言を、例えば、「特定の部材（以下「Ａ部材」という）に「電気的に接続」された他の特定の部材（以下「Ｂ部材」という）」などと用いている。本発明に係る記載では、この例のような場合に、Ａ部材とＢ部材とが、直接接して電気的に接続されているような場合と、Ａ部材とＢ部材とが、他の部材を介して電気的に接続されているような場合とが含まれるものとして、「電気的に接続」という文言を用いている。
　本発明に係る発光装置において、
　前記発光部は、
　隣り合う前記ナノ構造体の間に設けられ、前記発光層において生じた光を伝搬させる光伝搬層を有していてもよい。
　このような発光装置では、発光層において生じた光が基体の面内方向に伝搬することができ、発光層において利得を受けてレーザー発振することができる。
　本発明に係る発光装置において、
　前記発光部の側壁には、絶縁層が設けられていてもよい。
　このような発光装置では、絶縁層によって、発光部に注入される電流が側壁からリークすることを抑制することができる。
　本発明に係る発光装置において、
　前記絶縁層の表面に設けられた金属層を含み、
　前記金属層は、前記第３半導体層と電気的に接続された配線に接続されていてもよい。
　このような発光装置では、第３半導体層に注入される電流に対する抵抗を小さくすることができる。
　本発明に係る発光装置において、
　前記第１半導体層は、ＧａＮ層、ＩｎＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＧａＡｓＰ層、ＩｎＰ層、ＧａＰ層、またはＡｌＧａＰ層であってもよい。
　このような発光装置では、例えば、第１半導体層の格子状数と第２半導体層の格子状数との差に起因する応力が生じることを抑制することができる。
　本発明に係る発光装置において、
　前記発光部は、アレイ状に設けられていてもよい。
　このような発光装置では、１つの発光部を画素として映像を形成することができる自発光イメージャーを構成することができる。
　本発明に係るプロジェクターは、
　本発明に係る発光装置を含む。
　このようなプロジェクターは、本発明に係る発光装置を含むことができる。
第１実施形態に係る発光装置を模式的に示す平面図。 第１実施形態に係る発光装置を模式的に示す断面図。 第１実施形態に係る発光装置を模式的に示す断面図。 第１実施形態に係る発光装置の回路図。 第１実施形態に係る発光装置を模式的に示す平面図。 第１実施形態に係る発光装置を模式的に示す断面図。 第１実施形態に係る発光装置を模式的に示す平面図。 第１実施形態に係る発光装置の製造工程を模式的に示す断面図。 第１実施形態に係る発光装置の製造工程を模式的に示す断面図。 第１実施形態に係る発光装置の製造工程を模式的に示す断面図。 第１実施形態の第１変形例に係る発光装置を模式的に示す断面図。 第１実施形態の第２変形例に係る発光装置の回路図。 第２実施形態に係る発光装置を模式的に示す断面図。 第２実施形態に係る発光装置を模式的に示す断面図。 第２実施形態の変形例に係る発光装置を模式的に示す平面図。 第２実施形態の変形例に係る発光装置を模式的に示す断面図。 第３実施形態に係るプロジェクターを模式的に示す図。 第３実施形態に係るプロジェクターを模式的に示す図。
　以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
　１．　第１実施形態
　１．１．　発光装置
　まず、第１実施形態に係る発光装置について、図面を参照しながら説明する。図１は、第１実施形態に係る発光装置１００を模式的に示す平面図である。図２は、第１実施形態に係る発光装置１００を模式的に示す図１のＩＩ－ＩＩ線断面図である。図３は、第１実施形態に係る発光装置１００を模式的に示す図１のＩＩＩ－ＩＩＩ線断面図である。図４は、第１実施形態に係る発光装置１００の回路図である。なお、図１～図３および後述する図５，６では、互いに直交する３軸として、Ｘ軸、Ｙ軸、およびＺ軸を図示している。
　発光装置１００は、図１～図４に示すように、例えば、基体１０と、半導体層２０，２２と、素子分離層２４と、トランジスター３０と、発光部４０と、第１絶縁層５０と、第２絶縁層６０と、導電層７０と、配線７２と、駆動回路８０，８２と、を含む。なお、便宜上、図１では、第２絶縁層６０の図示を省略している。
　基体１０は、図２に示すように、例えば、第１基板１２と、第２基板１４と、半導体層１６と、を有している。第１基板１２は、例えば、プリント基板である。第２基板１４は、第１基板１２上に設けられている。第２基板１４は、例えば、サファイア基板、Ｓｉ基板、ＧａＮ基板などである。半導体層１６は、第２基板１４上に設けられている。半導体層１６は、例えば、ｉ型のＧａＮ層である。
　半導体層（第１半導体層）２０は、基体１０に（図示の例では半導体層１６上に）設けられている。半導体層２０は、例えば、ｎ型のＧａＮ層（具体的はＳｉがドープされたＧａＮ層）である。
　半導体層２２は、半導体層１６上に設けられている。半導体層２２は、半導体層２０に挟まれて設けられている。半導体層２２は、トランジスター３０のゲート３８の下に設けられている。半導体層２２は、例えば、ｐ型のＧａＮ層（具体的はＭｇがドープされたＧａＮ層）である。
　素子分離層２４は、半導体層１６上に設けられている。素子分離層２４は、図１に示すように、平面視において（Ｚ軸方向からみて、発光部４０の半導体層４２ａおよび発光層４２ｂの積層方向からみて）、半導体層２０の周囲に設けられている。素子分離層２４は、例えば、ｉ型のＧａＮ層、酸化シリコン層、窒化シリコン層などである。素子分離層２４は、Ｘ軸方向において隣り合う発光部４０を、電気的に分離している。
　トランジスター３０は、図２に示すように、ソース領域３２と、ドレイン領域３４と、チャネル領域３６と、ゲート３８と、を有している。ソース領域３２およびドレイン領域３４は、半導体層２０に設けられている。チャネル領域３６は、ソース領域３２とドレイン領域３４との間の領域である。チャネル領域３６は、半導体層２２に設けられている。チャネル領域３６には、例えば、静電容量が形成される。
　ゲート３８は、半導体層２２上に設けられている。ゲート３８は、チャネル領域３６に流れる電流を制御する。ゲート３８は、半導体層２２上に設けられたゲート絶縁層３８ａと、ゲート絶縁層３８ａ上に設けられたゲート電極３８ｂと、を有している。ゲート絶縁層３８ａは、例えば、酸化シリコン層である。ゲート絶縁層３８ａの材質は、例えば、銅、アルミニウムなどである。
　トランジスター３０は、複数設けられている。トランジスター３０は、アレイ状に設けられている。すなわち、トランジスター３０は、所定の方向に並んで設けられている。図１に示す例では、トランジスター３０は、Ｘ軸方向およびＹ軸方向に並んで（マトリックス状に）設けられている。Ｘ軸方向に並ぶトランジスター３０は、例えば、共通のゲート絶縁層３８ａおよびゲート電極３８ｂを有している。図示の例では、ゲート電極３８ｂは、素子分離層２４上に設けられたパッド８からＸ軸方向に延出している。複数のゲート電極３８ｂは、Ｙ軸方向に配列されている。Ｙ軸方向において隣り合うトランジスター３０は、図２に示すように、例えば、共通のソース領域３２を有している。
　トランジスター３０は、発光部４０に対応して設けられている。本実施形態において、トランジスター３０の数と発光部４０の数とは、同じであり、トランジスター３０は、発光部４０と電気的に接続されている。具体的には、トランジスター３０のソース領域３２またはドレイン領域３４は、発光部４０の半導体層４２ａと電気的に接続されている。すなわち、トランジスター３０がＯＦＦの状態（チャネル領域３６に電流が流れていない状態）であっても、ソース領域３２またはドレイン領域３４は、半導体層４２ａと電気的に接続されている。図示の例では、ドレイン領域３４は、半導体層４２ａと電気的に接続されている。トランジスター３０は、発光部４０のナノ構造体４２へ注入される電流量を制御する。また、トランジスター３０を制御することにより、発光部４０ごとに発光のタイミングを制御することができる。また、トランジスター３０を制御することにより、発光部４０に注入される電流量を制御してもよい。
　本発明において、トランジスター３０が発光部４０に対応して設けられている、とは、少なくとも１つのトランジスター３０が発光部４０に対応にて設けられていることを表現している。本発明において、発光部４０に対応して設けられているトランジスターは、１つに限定されず、発光部４０に対応して複数のトランジスターが設けられていてもよい。
　発光部４０は、半導体層２０上に設けられている。発光部４０は、複数設けられている。発光部４０は、アレイ状に設けられている。すなわち、発光部４０は、所定の方向に並んで設けられている。図１に示す例では、発光部４０は、Ｘ軸方向およびＹ軸方向に並んで（マトリックス状に）設けられている。ここで、図５は、発光部４０を模式的に示す平面図である。図６は、発光部４０を模式的に示す図５のＶＩ－ＶＩ線断面図である。
　発光部４０は、図５および図６に示すように、ナノ構造体４２と、光伝搬層４４と、を有している。なお、便宜上、図５では、導電層７０および第２絶縁層６０の図示を省略している。
　なお、本発明において、「上」とは、Ｚ軸方向（ナノ構造体４２の半導体層４２ａと発光層４２ｂとの積層方向）において、ナノ構造体４２からみて基体１０から遠ざかる方向のことであり、「下」とは、Ｚ軸方向において、ナノ構造体４２からみて基体１０に近づく方向のことである。
　ナノ構造体４２は、半導体層２０上に設けられている。ナノ構造体４２は、柱状の形状を有している。ナノ構造体４２は、半導体層２０から突出している柱状部である。ナノ構造体４２は、複数設けられている。図５に示す例では、ナノ構造体４２の平面形状（Ｚ軸方向からみた形状）は、四角形である。ナノ構造体４２の径（多角形の場合は内接円の径）は、ｎｍオーダー（１μｍ未満）であり、具体的には１０ｎｍ以上５００ｎｍ以下である。ナノ構造体４２は、例えば、ナノコラム、ナノワイヤー、ナノロッド、ナノピラーとも呼ばれる。ナノ構造体４２のＺ軸方向の大きさは、例えば、０．１μｍ以上５μｍ以下である。複数のナノ構造体４２は、互いに離間している。隣り合うナノ構造体４２の間隔は、例えば、１ｎｍ以上５００ｎｍ以下である。
　なお、ナノ構造体４２の平面形状は、特に限定されず、例えば、図７に示すように六角形でもよく、四角形、六角形以外の多角形でもよいし、円、楕円などであってもよい。また、図示の例では、ナノ構造体４２は、Ｚ軸方向において径が一定であるが、Ｚ軸方向において径が異なっていてもよい。
　複数のナノ構造体４２は、平面視において、所定の方向に所定のピッチで配列されている。このような周期構造においては、ピッチと各部位の径および各部位の屈折率により決定されるフォトニックバンド端波長λにおいて光閉じ込め効果を得ることができる。発光装置１００では、ナノ構造体４２の発光層４２ｂにおいて生じる光は、波長λを含むため、フォトニック結晶の効果を発現することができる。図５に示す例では、ナノ構造体４２は、Ｘ軸方向およびＹ軸方向に並んで（マトリックス状に）設けられている。
　ナノ構造体４２は、図６に示すように、半導体層（第２半導体層）４２ａと、発光層４２ｂと、半導体層（第３半導体層）４２ｃと、を有している。
　半導体層４２ａは、半導体層２０上に設けられている。半導体層４２ａは、基体１０と発光層４２ｂとの間に設けられている。半導体層４２ａは、例えば、ｎ型のＧａＮ層（具体的にはＳｉがドープされたＧａＮ層）である。
　発光層４２ｂは、半導体層４２ａ上に設けられている。発光層４２ｂは、半導体層４２ａと半導体層４２ｃとの間に設けられている。発光層４２ｂは、電流が注入されることで光を発することが可能な層である。発光層４２ｂは、例えば、ＧａＮ層とＩｎＧａＮ層とから構成された量子井戸構造を有している。発光層４２ｂを構成するＧａＮ層およびＩｎＧａＮ層の数は、特に限定されない。
　半導体層４２ｃは、発光層４２ｂ上に設けられている。半導体層４２ｃは、半導体層４２ａと導電型の異なる層である。半導体層４２ｃは、例えば、ｐ型のＧａＮ層（具体的にはＭｇがドープされたＧａＮ層）である。半導体層４２ａ，４２ｃは、発光層４２ｂに光を閉じ込める（発光層４２ｂから光が漏れることを抑制する）機能を有するクラッド層である。
　発光装置１００では、ｐ型の半導体層４２ｃ、不純物がドーピングされていない発光層４２ｂ、およびｎ型の半導体層４２ａにより、ｐｉｎダイオードが構成される。半導体層４２ａ，４２ｃは、発光層４２ｂよりもバンドギャップが大きい層である。発光装置１００では、導電層７０と半導体層２０との間に、ｐｉｎダイオードの順バイアス電圧を印加すると（電流を注入すると）、発光層４２ｂにおいて電子と正孔との再結合が起こる。この再結合により発光が生じる。発光層４２ｂにおいて発生した光は、半導体層４２ａ，４２ｃによりＺ軸方向と直交する方向（平面方向）に伝搬する。伝搬した光は、定在波を形成し、発光層４２ｂにおいて利得を受けてレーザー発振する。そして、発光装置１００は、＋１次回折光および－１次回折光をレーザー光として、積層方向に（導電層７０側および基体１０側に）出射する。
　発光装置１００では、平面方向に伝搬している光の強度が、Ｚ軸方向において、発光層４２ｂで最も大きくなるように、半導体層４２ａ，４２ｃおよび発光層４２ｂの屈折率および厚さが設計されている。
　なお、図示はしないが、基体１０と半導体層２０との間、または基体１０の下に反射層が設けられていてもよい。該反射層は、例えば、ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ　Ｂｒａｇｇ　Ｒｅｆｌｅｃｔｏｒ）層である。該反射層によって、発光層４２ｂにおいて発生した光を反射させることができ、発光装置１００は、導電層７０側からのみ光を出射することができる。
　図示の例では、半導体層２０上には、第３絶縁層４３が設けられている。第３絶縁層４３は、光伝搬層４４と半導体層２０との間、および第１絶縁層５０と半導体層２０との間に設けられている。第３絶縁層４３は、ナノ構造体４２を形成するためのマスクとして機能する。第３絶縁層４３は、ゲート絶縁層３８ａと同じ工程で形成されてもよい。そのため、第３絶縁層４３は、材質および厚さがゲート絶縁層３８ａと同じであってもよい。
　光伝搬層４４は、隣り合うナノ構造体４２の間に設けられている。光伝搬層４４は、第３絶縁層４３上に設けられている。光伝搬層４４は、平面視において、ナノ構造体４２を囲んで設けられている。光伝搬層４４の屈折率は、発光層４２ｂの屈折率よりも低い。光伝搬層４４は、例えば、ＧａＮ層、酸化チタン（ＴｉＯ２）層である。光伝搬層４４であるＧａＮ層は、ｉ型でもよいし、ｎ型でもよいし、ｐ型でもよい。光伝搬層４４は、発光層４２ｂにおいて生じた光を、平面方向に伝搬させることができる。図５に示す例では、発光部４０の平面形状は、正方形である。
　なお、本発明において、「特定の部材（Ａ部材）」が複数の材料から構成されている場合に、「Ａ部材の屈折率」とは、Ａ部材を構成している複数の材料の平均屈折率のことである。
　第１絶縁層５０は、図６に示すように、発光部４０の側壁４１に設けられている。第１絶縁層５０は、発光層４２ｂの平面方向に設けられている。第１絶縁層５０は、発光部４０の側壁４１に設けられたサイドウォールである。図示の例では、側壁４１は、光伝搬層４４によって構成されている。側壁４１は、例えば、図５に示すように、互いに対向している第１側面４１ａおよび第２側面４１ｂと、側面４１ａ，４１ｂに接続され互いに対向している第３側面４１ｃおよび第４側面４１ｄと、を有している。
　第１絶縁層５０は、図６に示すように、第３絶縁層４３上に設けられている。第１絶縁層５０は、平面視において、発光部４０を囲んで設けられている。第１絶縁層５０の屈折率は、光伝搬層４４の屈折率よりも低い。第１絶縁層５０の材質は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）などである。第１絶縁層５０は、例えば、単一の層によって構成されている。
　第１絶縁層５０は、発光層４２ｂにおいて生じた光を、反射させることができる。発光層４２ｂにおいて生じた光は、第１側面４１ａと第２側面４１ｂとの間で定在波を形成する。さらに、発光層４２ｂにおいて生じた光は、第３側面４１ｃと第４側面４１ｄとの間で定在波を形成する。
　第２絶縁層６０は、図２に示すように、半導体層２０上に設けられている。第２絶縁層６０は、ゲート３８および第１絶縁層５０の表面５６を覆って設けられている。第２絶縁層６０は、例えば、酸化シリコン層である。第２絶縁層６０は、トランジスター３０および発光部４０を衝撃などから保護する機能を有している。
　導電層７０は、発光部４０上に設けられている。図示の例では、導電層７０は、ナノ構造体４２上および光伝搬層４４上に設けられている。導電層７０は、発光部４０の数に応じて、複数設けられている。導電層７０は、ナノ構造体４２の半導体層４２ｃと電気的に接続されている。導電層７０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）層である。発光層４２ｂにおいて生じた光は、導電層７０を透過して出射される。
　なお、図示はしないが、導電層７０と発光部４０との間には、コンタクト層が設けられていてもよい。コンタクト層は、導電層７０とオーミックコンタクトしていてもよい。コンタクト層は、ｐ型のＧａＮ層であってもよい。
　配線７２は、図３に示すように、第２絶縁層６０上に設けられている。配線７２は、図１に示すように、素子分離層２４上に設けられたパッド９からＹ軸方向に延出し、導電層７０の数に応じて分岐して、導電層７０に接続されている。配線７２は、導電層７０を介して、半導体層４２ｃと電気的に接続されている。配線７２は、複数設けられている。複数の配線７２は、Ｘ軸方向に配列されている。配線７２は、平面視において、ゲート電極３８ｂと交差している。配線７２の材質は、例えば、銅、アルミニウム、ＩＴＯなどである。図示はしないが、配線７２の材質がＩＴＯの場合には、配線７２は、導電層７０の表面全面を覆って設けられていてもよい。
　第１駆動回路８０および第２駆動回路８２は、第１基板１２上に設けられている。図１に示す例では、平面視において、第１駆動回路８０は、第２基板１４の－Ｘ軸方向側に設けられ、第２駆動回路８２は、第２基板１４の－Ｙ軸方向側に設けられている。駆動回路８０，８２によって、発光層４２ｂに電流を注入することができる。
　第１駆動回路８０は、ゲート電極３８ｂと電気的に接続されている。図示の例では、第１駆動回路８０は、パッド８０ａを有し、ワイヤー２、およびパッド８を介して、ゲート電極３８ｂと電気的に接続されている。さらに、第１駆動回路８０は、半導体層２０と電気的に接続されている。図示の例では、第１駆動回路８０は、パッド８０ｂを有し、ワイヤー３を介して、半導体層２０と電気的に接続されている。
　第２駆動回路８２は、配線７２と電気的に接続されている。図示の例では、第２駆動回路８２は、パッド８２ａを有し、ワイヤー４、およびパッド９を介して、配線７２と電気的に接続されている。ワイヤー２，３，４およびパッド８，９，８０ａ，８０ｂ，８２ａの材質は、導電性であれば、特に限定されない。パッド８は、例えば、ゲート電極３８ｂと一体的に設けられている。パッド９は、例えば、配線７２と一体的に設けられている。なお、図示はしないが、駆動回路８０，８２は、第２基板１４上に形成されていてもよい。
　発光装置１００は、例えば、以下の特徴を有する。
　発光装置１００では、電流が注入されることで発光可能な複数のナノ構造体４２を有する発光部４０と、発光部４０に対応して設けられ、ナノ構造体４２へ注入される電流量を制御するトランジスター３０と、を含む。そのため、発光装置１００では、発光部４０の発光量を制御することができる。また、発光装置１００では、トランジスター３０を制御することにより、発光部４０ごとに発光のタイミングを制御することができる。
　発光装置１００では、基体１０と、基体１０に設けられた第１半導体層２０と、を含み、ナノ構造体４２は、第１半導体層２０から突出している柱状部である。そのため、発光装置１００では、基体１０の格子定数と半導体層２０の格子定数とが異なることに起因して生じる転位が、ナノ構造体４２の一定の高さ以上の領域に存在する可能性を小さくすることができる。さらに、第１半導体層２０は、例えば、クラッド層として機能することができ、発光部４０で生じた光が基体１０側に漏れることを抑制することができる。
　発光装置１００では、ナノ構造体４２は、第２半導体層４２ａと、第２半導体層４２ａと導電型の異なる第３半導体層４２ｃと、第２半導体層４２ａと第３半導体層４２ｃとの間に設けられ、電流が注入されることで発光可能な発光層４２ｂと、を有している。そのため、発光装置１００では、基体１０の格子定数と半導体層２０の格子定数とが異なることに起因して生じる転位が、発光層４２ｂに存在する可能性を小さくすることができる。
　発光装置１００では、ソース領域３２およびドレイン領域３４は、第１半導体層２０に設けられている。このように、発光装置１００では、同一基板上に（１つの基体１０に）トランジスター３０および発光部４０を形成することができる。したがって、発光装置１００では、トランジスター３０および発光部４０を別々の基板に設ける場合に比べて、小型化を図ることができる。
　発光装置１００では、ドレイン領域３４は、第２半導体層４２ａと電気的に接続されている。そのため、発光装置１００では、トランジスター３０によって、発光部４０に注入される電流量を制御することができ、発光部の発光量を制御することができる。
　発光装置１００では、発光部４０は、隣り合うナノ構造体４２の間に設けられ、発光層４２ｂにおいて生じた光を伝搬させる光伝搬層４４を有する。そのため、発光装置１００では、発光層４２ｂにおいて生じた光が基体１０の面内方向（平面方向）に伝搬することができ、発光層４２ｂにおいて利得を受けてレーザー発振することができる。
　発光装置１００では、発光部４０の側壁４１には、第１絶縁層５０が設けられている。そのため、発光装置１００では、第１絶縁層５０によって、発光部４０に注入される電流が側壁４１からリークすることを抑制することができる。
　発光装置１００では、第１半導体層２０は、ＧａＮ層である。そのため、発光装置１００では、第２半導体層４２ａがＧａＮ層である場合に、第１半導体層２０の格子状数と第２半導体層２２の格子状数との差に起因する応力が生じることを抑制することができる。
　発光装置１００では、発光部４０は、アレイ状に設けられている。したがって、発光装置１００では、１つの発光部４０を画素として映像を形成することができる自発光イメージャーを構成することができる。
　発光装置１００では、光伝搬層４４の屈折率は、発光層４２ｂの屈折率よりも低い。そのため、発光装置１００では、発光層４２ｂにおいて生じた光は、光伝搬層４４を平面方向に伝搬しやすい。
　発光装置１００では、第１絶縁層５０は、発光部４０を囲んで設けられている。そのため、発光装置１００では、より確実に、発光部４０に注入される電流が、配線７２にリークすることを抑制することができる。発光装置１００では、発光部４０の第１側面４１ａと第２側面４１ｂとの間、および発光部４０の第３側面４１ｃと第４側面４１ｄとの間で定在波を形成することができる。したがって、発光装置１００では、より低い閾値電流密度でレーザー発振を実現することができる。
　なお、上記では、ＩｎＧａＮ系の発光層４２ｂについて説明したが、発光層４２ｂとしては、電流が注入されることで発光可能なあらゆる材料系を用いることができる。例えば、ＡｌＧａＮ系、ＡｌＧａＡｓ系、ＩｎＧａＡｓ系、ＩｎＧａＡｓＰ系、ＩｎＰ系、ＧａＰ系、ＡｌＧａＰ系などの半導体材料を用いることができる。半導体層２０，２２，４２ａ，４２ｃもＧａＮ層に限定されず、上記の材料系に適応した材料から構成される。半導体層２０，２２，４２ａ，４２ｃは、例えば、ＩｎＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＧａＡｓＰ層、ＩｎＰ層、ＧａＰ層、ＡｌＧａＰ層などである。
　また、発光装置１００では、複数の発光層４２ｂは、同じ半導体材料系で形成されていなくてもよい。例えば、発光層４２ｂを構成する半導体材料系を変えることにより、赤色光を出射する発光部４０と、緑色光を出射する発光部４０と、青色光を出射する発光部４０と、が同一の基体１０に設けられていてもよい。
　また、上記では、半導体層２０にトランジスター３０のソース領域３２およびドレイン領域３４が設けられている形態について説明したが、本発明に係る発光装置は、発光部に対応するトランジスターは、駆動回路に設けられていてもよい。また、発光部に対応するトランジスターが基体１０とは別の基体に設けられていてもよい。
　１．２．　発光装置の製造方法
　次に、第１実施形態に係る発光装置１００の製造方法について、図面を参照しながら説明する。図８～図１０は、第１実施形態に係る発光装置１００の製造工程を模式的に示す断面図である。
　図８に示すように、例えば接合部材（図示せず）を用いて、第１基板１２に第２基板１４を接合させる。次に、第２基板１４上に、半導体層１６、半導体層２０をこの順でエピタキシャル成長させる。次に、半導体層２０をパターニングし、所定の位置に複数の開口部を形成する。次に、該開口部に半導体層２２をエピタキシャル成長させ、別の開口部に素子分離層２４をエピタキシャル成長させる。エピタキシャル成長させる方法としては、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法などが挙げられる。パターニングは、例えば、フォトリソグラフィーおよびエッチングによって行われる。
　図９に示すように、半導体層２０，２２上および素子分離層２４に第３絶縁層４３ａを形成する。第３絶縁層４３ａは、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法による成膜、およびフォトリソグラフィーおよびエッチングによるパターニング（以下、単に「パターニング」ともいう）によって形成される。
　次に、第３絶縁層４３ａ上にゲート電極３８ｂを形成する。ゲート電極３８ｂは、例えば、スパッタ法や真空蒸着法による成膜、およびパターニングによって形成される。
　次に、第３絶縁層４３ａをマスクとして、例えば、ＭＯＣＶＤ法やＭＢＥ法などにより、半導体層２０上に、半導体層４２ａ、発光層４２ｂ、半導体層４２ｃをこの順でエピタキシャル成長させる。本工程により、ナノ構造体４２を形成することができる。
　次に、ナノ構造体４２の周囲に光伝搬層４４を形成する。光伝搬層４４は、例えば、ＭＯＣＶＤ法やＭＢＥ法などによるＥＬＯ（Ｅｐｉｔａｘｉａｌ　Ｌａｔｅｒａｌ　Ｏｖｅｒｇｒｏｗｔｈ）法によって形成される。以上の工程により、発光部４０を形成することができる。なお、発光部４０を形成する工程と、ゲート絶縁層３８ａを形成する工程と、の順番は、特に限定されない。
　図１０に示すように、発光部４０の側壁４１に、第１絶縁層５０を形成する。第１絶縁層５０は、例えば、基板（半導体層２０，２２、素子分離層２４、発光部４０を有する基板）の全面に絶縁層（図示せず）を成膜した後、該絶縁層をエッチバックすることにより形成される。本工程により、例えば、第３絶縁層４３ａをエッチングすることができ、第３絶縁層４３およびゲート絶縁層３８ａが形成される。このように、発光装置１００の製造方法では、第３絶縁層４３およびゲート絶縁層３８ａを同一の工程によって形成することができるので、第３絶縁層４３およびゲート絶縁層３８ａを別々の工程で形成する場合に比べて、製造工程を短縮することができる。
　図２に示すように、ゲート３８および第１絶縁層５０を覆うように、半導体層２０上および素子分離層２４上に、第２絶縁層６０を形成する。第２絶縁層６０は、例えば、スピンコート法やＣＶＤ法による成膜、およびパターニングによって形成される。
　次に、発光部４０上に導電層７０を形成する。導電層７０は、例えば、スパッタ法や真空蒸着法による成膜、およびパターニングによって形成される。
　図１および図３に示すように、第２絶縁層６０上および導電層７０上に、配線７２を形成する。配線７２は、例えば、スパッタ法や真空蒸着法による成膜、およびパターニングによって形成される。
　図１に示すように、例えば接合部材（図示せず）を用いて、第１基板１２に駆動回路８０，８２を搭載する。次に、ワイヤー２，３，４によって電気的な接続を行う。
　以上の工程により、発光装置１００を製造することができる。
　１．３．　発光装置の変形例
　１．３．１．　第１変形例
　次に、第１実施形態の第１変形例に係る発光装置について、図面を参照しながら説明する。図１１は、第１実施形態の第１変形例に係る発光装置１１０を模式的に示す断面図である。なお、図１１では、互いに直交する３軸として、Ｘ軸、Ｙ軸、およびＺ軸を図示している。
　以下、第１実施形態の第１変形例に係る発光装置１１０において、上述した発光装置１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。このことは、以下に示す第１実施形態の第２変形例に係る発光装置において、同様である。
　上述した発光装置１００では、図６に示すように、第１絶縁層５０は、例えば、単一の層によって構成されていた。これに対し、発光装置１１０では、図１１に示すように、第１絶縁層５０は、複数の層によって構成されている。
　発光装置１１０は、上述した発光装置１００と同様の効果を有することができる。
　発光装置１１０では、第１絶縁層５０は、複数の層によって構成されている。そのため、発光装置１１０では、例えば、第１絶縁層５０が単一の層から構成されている場合に比べて、第１絶縁層５０の抵抗、あるいは容量を調整することが容易となる。
　１．３．２．　第２変形例
　次に、第１実施形態の第２変形例に係る発光装置について、図面を参照しながら説明する。図１２は、第１実施形態の第２変形例に係る発光装置１１０を模式的に示す断面図である。
　上述した発光装置１００では、図４に示すように、発光部４０に対応して、１つのトランジスター３０が設けられていた。これに対し、発光装置１２０では、図１２に示すように、発光部４０に対応して、複数のトランジスター３０が設けられている。図示の例では、発光部４０に対応して、２つのトランジスター３０が設けられている。なお、図示はしないが、発光装置１２０では、発光部４０ごとに、ナノ構造体４２と同じ数のトランジスター３０が対応して設けられていてもよい。
　発光装置１２０は、上述した発光装置１００と同様の効果を有することができる。
　２．　第２実施形態
　２．１．　発光装置
　次に、第２実施形態に係る発光装置について、図面を参照しながら説明する。図１３は、第２実施形態に係る発光装置２００を模式的に示す断面図である。なお、図１３および後述する図１４では、互いに直交する３軸として、Ｘ軸、Ｙ軸、およびＺ軸を図示している。
　以下、第２実施形態に係る発光装置２００において、上述した発光装置１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
　発光装置２００では、図１３に示すように、金属層９０を含む点において、上述した発光装置１００と異なる。
　金属層９０は、第１絶縁層５０の表面５６に設けられている。金属層９０は、発光層４２ｂの平面方向に設けられている。図示の例では、金属層９０は、第１絶縁層５０と第２絶縁層６０との間に設けられている。金属層９０は、半導体層２０と離間して設けられている。図示の例では、金属層９０と半導体層２０との間には、第３絶縁層４３が位置している。第３絶縁層４３は、金属層９０と半導体層２０とを電気的に分離している。金属層９０は、例えば、銀層、銅層、アルミニウム層などである。
　発光装置２００は、上述した発光装置１００と同様の効果を有することができる。
　発光装置２００では、第１絶縁層５０の表面５６に設けられた金属層９０を含む。ここで、図示はしないが、仮に、発光部４０の側壁４１に直接、金属層９０が設けられていると、金属層９０は、所定の割合で可視光を吸収するため、側壁４１に直接、金属層９０を設けることは、好ましくない。金属層９０が光を吸収すると金属層９０が発熱し、発光装置の温度特性が悪化する場合がある。発光装置２００では、発光部４０と金属層９０との間に第１絶縁層５０が設けられているため、上記のような問題を回避することができる。
　なお、発光装置２００では、図１４に示すように、金属層９０は、導電層７０と一体的に設けられていてもよい。この場合、金属層９０と導電層７０とを別々の工程で形成する場合に比べて、製造工程を短縮することができる。
　２．２．　発光装置の製造方法
　次に、第２実施形態に係る発光装置２００の製造方法について説明する。第２実施形態に係る発光装置２００の製造方法は、例えば、スパッタ法や真空蒸着法などによる成膜、およびパターニングによって金属層９０を形成すること以外は、上述した第１実施形態に係る発光装置１００の製造方法と、基本的に同じである。したがって、その詳細な説明を省略する。
　２．３．　発光装置の変形例
　次に、第２実施形態の変形例に係る発光装置について、図面を参照しながら説明する。図１５は、第２実施形態の変形例に係る発光装置２１０を模式的に示す平面図である。図１６は、第２実施形態の変形例に係る発光装置２１０を模式的に示す図１５のＸＶＩ－ＸＶＩ線断面図である。なお、図１５および図１６では、互いに直交する３軸として、Ｘ軸、Ｙ軸、およびＺ軸を図示している。
　以下、第２実施形態の変形例に係る発光装置２１０において、上述した発光装置１００，２００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
　上述した発光装置２００では、図１３に示すように、金属層９０は、第１絶縁層５０の表面５６に直接、設けられていた。これに対し、発光装置２１０では、図１６に示すように、金属層９０は、第２絶縁層６０を介して、第１絶縁層５０の表面５６に設けられている。
　金属層９０は、図１５に示すように、配線７２と接続されている。図示の例では、金属層９０は、配線７２と一体的に設けられている。金属層９０は、平面視において、例えば、枠状の形状を有している。平面視において、発光部４０の外縁および導電層７０の外縁は、金属層９０と重なっている。
　発光装置２１０は、上述した発光装置２００と同様の効果を有することができる。
　発光装置２１０では、金属層９０は、第３半導体層４２ｃと電気的に接続された配線７２に接続されている。そのため、発光装置２１０では、第３半導体層４２ｃに注入される電流に対する抵抗を小さくすることができる。
　発光装置２１０では、金属層９０は、配線７２と一体的に設けられている。そのため、発光装置２１０では、金属層９０と配線７２とを別々の工程で形成する場合に比べて、製造工程を短縮することができる。
　３．　第３実施形態
　次に、第３実施形態に係るプロジェクターについて、図面を参照しながら説明する。図１６は、第３実施形態に係るプロジェクター３００を模式的に示す図である。なお、便宜上、図１７では、プロジェクター３００を構成する筐体を省略して図示している。
　プロジェクター３００は、本発明に係る発光装置を含む。以下では、図１７に示すように、発光装置１００（発光装置１００Ｒ，１００Ｇ，１００Ｂ）を含むプロジェクター３００について説明する。
　プロジェクター３００は、筐体（図示せず）と、筐体に備えられている発光装置１００Ｒ，１００Ｇ，１００Ｂ、クロスダイクロイックプリズム（色光合成手段）３０２、および投射レンズ（投射装置）３０４と、を含む。なお、便宜上、図１７では、プロジェクター３００を構成する筐体を省略し、さらに発光装置１００Ｒ，１００Ｇ，１００Ｂを簡略化して図示している。
　発光装置１００Ｒ，１００Ｇ，１００Ｂは、それぞれ、赤色光、緑色光、青色光を出射する。発光装置１００Ｒ，１００Ｇ，１００Ｂは、各々の発光部４０を映像の画素として画像情報に応じて制御する（変調する）ことで、例えば液晶ライトバルブ（光変調装置）を用いずに、直接的に映像を形成することができる。
　発光装置１００Ｒ，１００Ｇ，１００Ｂから出射された光は、クロスダイクロイックプリズム３０２に入射する。クロスダイクロイックプリズム３０２は、発光装置１００Ｒ，１００Ｇ，１００Ｂから出射された光を合成して投射レンズ３０４に導く。投射レンズ３０４は、発光装置１００Ｒ，１００Ｇ，１００Ｂによって形成された映像を、拡大して図示しないスクリーン（表示面）に投射する。
　具体的には、クロスダイクロイックプリズム３０２は、４つの直角プリズムを貼り合わせて形成され、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に配置されている。これらの誘電体多層膜によって３つの色光が合成され、カラー画像を表す光が形成される。そして、合成された光は、投射光学系である投射レンズ３０４によりスクリーン上に投射され、拡大された画像が表示される。
　プロジェクター３００では、発光装置１００を含む。そのため、プロジェクター３００では、例えば液晶ライトバルブ（光変調装置）を用いずに、直接的に映像を形成することができる。したがって、プロジェクター３００では、液晶ライトバルブにおける透過ロス（光の一部が液晶ライトバルブを透過しないこと）を抑制することができ、高輝度化を図ることができる。さらに、プロジェクター３００では、部品数を減らすことができ、低コスト化を図ることができる。さらに、プロジェクター３００では、レーザー光を出射する発光装置１００を含むため、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）光を出射する場合に比べて、遠隔箇所から投影可能となる。
　なお、例えば、赤色光を出射する発光部４０（４０Ｒ）と、緑色光を出射する発光部４０（４０Ｇ）と、青色光を出射する発光部４０（４０Ｂ）と、が同一の基体１０に設けられた発光装置１００を用いる場合は、プロジェクター３００は、図１８に示すように、発光装置１００から出射された光は、クロスダイクロイックプリズムに入射せず、直接、投射レンズ３０４に入射する。この場合、１つの発光装置１００で、フルカラーの像表示が可能となり、図１７に示す例に比べて、小型化を図ることができる。
　本発明に係る発光装置の用途は、上述した実施形態に限定されず、プロジェクター以外にも、屋内外の照明、ディスプレイのバックライト、レーザープリンター、スキャナー、車載用ライト、光を用いるセンシング機器、通信機器等の光源としても用いることが可能である。
　本発明は、本願に記載の特徴や効果を有する範囲で一部の構成を省略したり、各実施形態や変形例を組み合わせたりしてもよい。
　本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
２，３，４…ワイヤー、８，９…パッド、１０…基体、１２…第１基板、１４…第２基板、１６，２０，２２…半導体層、２４…素子分離層、３０…トランジスター、３２…ソース領域、３４…ドレイン領域、３６…チャネル領域、３８…ゲート、３８ａ…ゲート絶縁層、３８ｂ…ゲート電極、４０，４０Ｒ，４０Ｇ，４０Ｂ…発光部、４１…側壁、４１ａ…第１側面、４１ｂ…第２側面、４１ｃ…第３側面、４１ｄ…第４側面、４２…ナノ構造体、４２ａ…半導体層、４２ｂ…発光層、４２ｃ…半導体層、４３，４３ａ…第３絶縁層、４４…光伝搬層、５０…第１絶縁層、５６…表面、６０…第２絶縁層、７０…導電層、７２…配線、８０…第１駆動回路、８０ａ，８０ｂ…パッド、８２…第２駆動回路、８２ａ…パッド、９０…金属層、１００，１００Ｒ，１００Ｇ，１００Ｂ，１１０，１２０，２００，２１０…発光装置、３００…プロジェクター、３０２…クロスダイクロイックプリズム、３０４…投射レンズ

Claims (11)

  1. 　電流が注入されることで発光可能な複数のナノ構造体を有する発光部と、
    　前記発光部に対応して設けられ、前記ナノ構造体へ注入される電流量を制御するトランジスターと、を含む、発光装置。
  2. 　請求項１において、
    　基体と、
    　前記基体に設けられた第１半導体層と、を含み、
    　前記ナノ構造体は、前記第１半導体層から突出している柱状部である、発光装置。
  3. 　請求項２において、
    　前記ナノ構造体は、
    　第２半導体層と、
    　前記第２半導体層と導電型の異なる第３半導体層と、
    　前記第２半導体層と前記第３半導体層との間に設けられ、電流が注入されることで発光可能な発光層と、を有し、
    　前記第２半導体層は、前記基体と前記発光層との間に設けられている、発光装置。
  4. 　請求項３において、
    　前記トランジスターは、
    　ソース領域およびドレイン領域と、
    　前記ソース領域と前記ドレイン領域との間のチャネル領域と、
    　前記チャネル領域に流れる電流を制御するゲートと、を有し、
    　前記ソース領域および前記ドレイン領域は、前記第１半導体層に設けられている、発光装置。
  5. 　請求項４において、
    　前記ソース領域または前記ドレイン領域は、前記第２半導体層と電気的に接続されている、発光装置。
  6. 　請求項３ないし５のいずれか１項において、
    　前記発光部は、
    　隣り合う前記ナノ構造体の間に設けられ、前記発光層において生じた光を伝搬させる光伝搬層を有する、発光装置。
  7. 　請求項３ないし６のいずれか１項において、
    　前記発光部の側壁には、絶縁層が設けられている、発光装置。
  8. 　請求項７において、
    　前記絶縁層の表面に設けられた金属層を含み、
    　前記金属層は、前記第３半導体層と電気的に接続された配線に接続されている、発光装置。
  9. 　請求項２ないし８のいずれか１項において、
    　前記第１半導体層は、ＧａＮ層、ＩｎＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＧａＡｓＰ層、ＩｎＰ層、ＧａＰ層、またはＡｌＧａＰ層である、発光装置。
  10. 　請求項１ないし９のいずれか１項において、
    　前記発光部は、アレイ状に設けられている、発光装置。
  11. 　請求項１ないし１０のいずれか１項に記載の発光装置を含む、プロジェクター。
PCT/JP2018/027709 2017-07-31 2018-07-24 発光装置およびプロジェクター WO2019026692A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP18842164.8A EP3664232A4 (en) 2017-07-31 2018-07-24 ELECTROLUMINESCENT DEVICE AND PROJECTOR
CN201880049780.5A CN110998999B (zh) 2017-07-31 2018-07-24 发光装置以及投影仪
US16/635,216 US11394171B2 (en) 2017-07-31 2018-07-24 Light emitting device and projector
US17/841,707 US20220311205A1 (en) 2017-07-31 2022-06-16 Light Emitting Device And Projector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-147577 2017-07-31
JP2017147577A JP6999877B2 (ja) 2017-07-31 2017-07-31 発光装置およびプロジェクター

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/635,216 A-371-Of-International US11394171B2 (en) 2017-07-31 2018-07-24 Light emitting device and projector
US17/841,707 Continuation US20220311205A1 (en) 2017-07-31 2022-06-16 Light Emitting Device And Projector

Publications (1)

Publication Number Publication Date
WO2019026692A1 true WO2019026692A1 (ja) 2019-02-07

Family

ID=65232763

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/027709 WO2019026692A1 (ja) 2017-07-31 2018-07-24 発光装置およびプロジェクター

Country Status (5)

Country Link
US (2) US11394171B2 (ja)
EP (1) EP3664232A4 (ja)
JP (1) JP6999877B2 (ja)
CN (1) CN110998999B (ja)
WO (1) WO2019026692A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110998999A (zh) * 2017-07-31 2020-04-10 精工爱普生株式会社 发光装置以及投影仪
US20200412100A1 (en) * 2019-06-28 2020-12-31 Seiko Epson Corporation Light emitting device and projector

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7136020B2 (ja) * 2019-06-28 2022-09-13 セイコーエプソン株式会社 発光装置およびプロジェクター
US20210168338A1 (en) * 2019-11-29 2021-06-03 Seiko Epson Corporation Light emitting apparatus and projector
JP7424038B2 (ja) 2019-12-23 2024-01-30 セイコーエプソン株式会社 発光装置、および、プロジェクター

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145195A (ja) * 1991-11-19 1993-06-11 Nippon Telegr & Teleph Corp <Ntt> 面発光半導体レーザ
JPH10242448A (ja) * 1997-02-26 1998-09-11 Hitachi Cable Ltd 半導体光電子集積素子及びその製造方法
US5893721A (en) * 1997-03-24 1999-04-13 Motorola, Inc. Method of manufacture of active matrix LED array
JP2002141492A (ja) * 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
JP2007025546A (ja) * 2005-07-21 2007-02-01 Seiko Epson Corp プロジェクタ
JP2007049063A (ja) 2005-08-12 2007-02-22 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2009105182A (ja) * 2007-10-23 2009-05-14 Panasonic Corp 光集積化素子および光集積化素子の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118916A (ja) 1990-04-20 1992-04-20 Hitachi Ltd 半導体装置およびその製造方法
US5362972A (en) 1990-04-20 1994-11-08 Hitachi, Ltd. Semiconductor device using whiskers
JP3207590B2 (ja) * 1993-03-15 2001-09-10 富士通株式会社 光半導体装置
JP4235440B2 (ja) 2002-12-13 2009-03-11 キヤノン株式会社 半導体デバイスアレイ及びその製造方法
KR100560244B1 (ko) 2003-06-13 2006-03-10 삼성코닝 주식회사 탄소나노구조체 또는 나노와이어를 이용한 전계 방출어레이 및 그 제조 방법
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置
US7400665B2 (en) * 2004-11-05 2008-07-15 Hewlett-Packard Developement Company, L.P. Nano-VCSEL device and fabrication thereof using nano-colonnades
KR100801139B1 (ko) 2005-12-08 2008-02-05 한국전자통신연구원 전계 방출 픽셀 및 전계 방출 디스플레이
WO2007066920A1 (en) 2005-12-08 2007-06-14 Electronics And Telecommunications Research Institute Active-matrix field emission pixel and active-matrix field emission display
US8791470B2 (en) 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
WO2013167152A1 (en) 2012-05-09 2013-11-14 Merck Patent Gmbh Three dimensional display system based on fluorescence emission of nanorods
JP2014126718A (ja) * 2012-12-26 2014-07-07 V Technology Co Ltd 半導体光集積回路
KR102130139B1 (ko) * 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
FR3011381B1 (fr) * 2013-09-30 2017-12-08 Aledia Dispositif optoelectronique a diodes electroluminescentes
JP2016174136A (ja) * 2015-03-16 2016-09-29 株式会社リコー 面発光レーザアレイ、レーザ装置、点火装置、及び内燃機関
JP6566034B2 (ja) * 2015-07-28 2019-08-28 ソニー株式会社 発光素子
JP6506663B2 (ja) * 2015-08-31 2019-04-24 浜松ホトニクス株式会社 量子カスケードレーザ
JP6849371B2 (ja) * 2015-10-08 2021-03-24 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 側面発光レーザ光源、及びそれを含む三次元映像取得装置
JP6715589B2 (ja) * 2015-10-29 2020-07-01 日本ルメンタム株式会社 半導体光素子、アレイ半導体光素子、及び光モジュール
CN106684153A (zh) 2015-11-05 2017-05-17 中国科学院宁波材料技术与工程研究所 自驱动发光薄膜晶体管，薄膜晶体管阵列及显示装置
CN108987423B (zh) * 2017-06-05 2023-09-12 三星电子株式会社 显示装置
KR102395993B1 (ko) 2017-06-05 2022-05-11 삼성전자주식회사 디스플레이 장치
JP6999877B2 (ja) * 2017-07-31 2022-01-19 セイコーエプソン株式会社 発光装置およびプロジェクター

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145195A (ja) * 1991-11-19 1993-06-11 Nippon Telegr & Teleph Corp <Ntt> 面発光半導体レーザ
JPH10242448A (ja) * 1997-02-26 1998-09-11 Hitachi Cable Ltd 半導体光電子集積素子及びその製造方法
US5893721A (en) * 1997-03-24 1999-04-13 Motorola, Inc. Method of manufacture of active matrix LED array
JP2002141492A (ja) * 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
JP2007025546A (ja) * 2005-07-21 2007-02-01 Seiko Epson Corp プロジェクタ
JP2007049063A (ja) 2005-08-12 2007-02-22 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2009105182A (ja) * 2007-10-23 2009-05-14 Panasonic Corp 光集積化素子および光集積化素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3664232A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110998999A (zh) * 2017-07-31 2020-04-10 精工爱普生株式会社 发光装置以及投影仪
CN110998999B (zh) * 2017-07-31 2021-10-22 精工爱普生株式会社 发光装置以及投影仪
US20200412100A1 (en) * 2019-06-28 2020-12-31 Seiko Epson Corporation Light emitting device and projector
US11575247B2 (en) * 2019-06-28 2023-02-07 Seiko Epson Corporation Light emitting device and projector

Also Published As

Publication number Publication date
CN110998999A (zh) 2020-04-10
JP6999877B2 (ja) 2022-01-19
EP3664232A1 (en) 2020-06-10
EP3664232A4 (en) 2021-05-05
US20200373731A1 (en) 2020-11-26
US20220311205A1 (en) 2022-09-29
CN110998999B (zh) 2021-10-22
JP2019029513A (ja) 2019-02-21
US11394171B2 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
JP7008295B2 (ja) 発光装置およびプロジェクター
JP6999877B2 (ja) 発光装置およびプロジェクター
JP7136020B2 (ja) 発光装置およびプロジェクター
JP7056628B2 (ja) 発光装置およびプロジェクター
JP6935657B2 (ja) 発光装置およびプロジェクター
JP2022011468A (ja) 発光装置およびプロジェクター
JP2020161621A (ja) 発光装置およびプロジェクター
JP7188690B2 (ja) プロジェクター
JP7320794B2 (ja) 発光装置、プロジェクター、およびディスプレイ
JP2020161622A (ja) 発光装置およびプロジェクター
JP2022096789A (ja) 発光装置およびプロジェクター
JP2022086232A (ja) 発光装置の製造方法、発光装置およびプロジェクター
JP2022026489A (ja) 発光装置およびプロジェクター
JP2020161620A (ja) 発光装置およびプロジェクター
US20230139048A1 (en) Light-emitting device and projector
US11803115B2 (en) Light-emitting device and projector
US20230307599A1 (en) Light-emitting device, projector, display, and head-mounted display
US20230098065A1 (en) Light-emitting device and manufacturing method thereof, projector, and display
JP2023128375A (ja) 発光装置、プロジェクター、およびディスプレイ
JP2022152161A (ja) 発光装置、プロジェクター、およびディスプレイ
JP2023121271A (ja) 発光装置、プロジェクター、およびディスプレイ
JP2024013954A (ja) 発光装置、プロジェクター、ディスプレイ、およびヘッドマウントディスプレイ
JP2023025741A (ja) 発光装置、プロジェクター、およびディスプレイ
JP2023128721A (ja) 発光装置、プロジェクター、ディスプレイ、およびヘッドマウントディスプレイ
JP2023129868A (ja) 発光装置、プロジェクター、ディスプレイ、およびヘッドマウントディスプレイ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18842164

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018842164

Country of ref document: EP

Effective date: 20200302