WO2019012912A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2019012912A1
WO2019012912A1 PCT/JP2018/022894 JP2018022894W WO2019012912A1 WO 2019012912 A1 WO2019012912 A1 WO 2019012912A1 JP 2018022894 W JP2018022894 W JP 2018022894W WO 2019012912 A1 WO2019012912 A1 WO 2019012912A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
electrode
layer
protective electrode
protective
Prior art date
Application number
PCT/JP2018/022894
Other languages
English (en)
French (fr)
Inventor
佳丈 山上
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2019529007A priority Critical patent/JP6962369B2/ja
Publication of WO2019012912A1 publication Critical patent/WO2019012912A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Definitions

  • the present invention relates to a wiring board.
  • Patent Document 1 describes a structure in which at least a part of an external terminal electrode is covered with a solder resist.
  • the resist layer such as solder resist may cover not only the terminal electrode itself disposed on the substrate surface but also the conductor wiring layer connecting the terminal electrodes disposed on the substrate surface.
  • the end of the resist layer is usually thin. Therefore, peeling, defects and the like (hereinafter, peeling, defects and the like are collectively referred to as peeling) easily occur at the end of the resist layer.
  • the plating solution is likely to infiltrate the portion where the resist layer is peeled off, which may lead to so-called solder splash.
  • Such a peeling problem also occurs when the conductor wiring layer is covered with a resist layer (hereinafter referred to as a covering ceramic layer) formed using a ceramic material.
  • a resist layer hereinafter referred to as a covering ceramic layer
  • the present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a wiring board in which peeling of the end of the coated ceramic layer is suppressed.
  • the wiring board according to the present invention is a substrate having a mounting surface, a first terminal electrode provided on the mounting surface of the substrate, and a separation from the first terminal electrode on the mounting surface of the substrate. And a conductor wiring layer provided on the mounting surface of the base and connecting the first terminal electrode and the second terminal electrode, and at least the conductor wiring layer.
  • the first terminal electrode is provided on the surface of the conductor wiring layer so as to partially cover, and at least covers the boundary between the covering ceramic layer containing the ceramic component and the covering ceramic layer and the conductor wiring layer.
  • Provided on the surface of the second terminal electrode so as to at least cover the boundary between the first protective electrode containing the metal component, the coated ceramic layer and the conductor wiring layer, and And a second protective electrode And wherein the Rukoto.
  • each of the first protective electrode and the second protective electrode contains 75% by volume or more of the metal component.
  • each of the first protective electrode and the second protective electrode further includes a ceramic component.
  • each of the first protective electrode and the second protective electrode preferably further includes the same ceramic component as the ceramic component contained in the coated ceramic layer.
  • the ratio of the ceramic component contained in the first protective electrode and the ratio of the ceramic component contained in the second protective electrode are both the metal component and the ceramic component. It is preferably 5% by volume or more and 25% by volume or less, and more preferably 10% by volume or more and 20% by volume or less with respect to the total volume of
  • the first protective electrode and the second protective electrode cover the side surface and the upper surface of the covering ceramic layer.
  • the first protective electrode covers the upper surface of the first terminal electrode
  • the second protective electrode covers the upper surface of the second terminal electrode
  • FIG. 1 is a cross-sectional view schematically showing an example of the wiring board of the present invention.
  • FIG. 2 is a plan view of the wiring board shown in FIG. 1 as viewed from the mounting surface side.
  • FIG. 3 is a plan view of the wiring board shown in FIG. 2 excluding the first protective electrode and the second protective electrode.
  • FIG. 4 is a cross-sectional view schematically showing an example of the product form of the wiring board of the present invention.
  • FIG. 5 is a plan view of the ceramic multilayer substrate shown in FIG. 4 as viewed from the top side.
  • 6 is a plan view of the ceramic multilayer substrate shown in FIG. 4 as viewed from the lower surface side.
  • FIG. 1 is a cross-sectional view schematically showing an example of the wiring board of the present invention.
  • FIG. 2 is a plan view of the wiring board shown in FIG. 1 as viewed from the mounting surface side.
  • FIG. 1 is also a cross-sectional view of the wiring substrate shown in FIG. 2, taken along the line II.
  • FIG. 3 is a plan view of the wiring board shown in FIG. 2 excluding the first protective electrode and the second protective electrode.
  • the wiring substrate 1 shown in FIGS. 1 and 2 includes a base 10 having a mounting surface 11, a first terminal electrode 21, a second terminal electrode 22, a conductor wiring layer 30, and a coated ceramic layer 40.
  • a first protective electrode 51 and a second protective electrode 52 are provided.
  • the first terminal electrode 21 and the second terminal electrode 22 are provided apart from each other on the mounting surface 11 of the base 10 as shown in FIGS. 1 and 3.
  • the conductor wiring layer 30 is provided on the mounting surface 11 of the base 10 and connects the first terminal electrode 21 and the second terminal electrode 22.
  • the covering ceramic layer 40 is provided on the surface of the conductor wiring layer 30 so as to cover the conductor wiring layer 30 as shown in FIGS. 1 and 3. As shown in FIGS.
  • the first protective electrode 51 and the second protective electrode 52 are both provided on the surface of the conductor wiring layer 30.
  • the first protective electrode 51 is provided on the surface of the first terminal electrode 21 so as to cover the boundary between the coated ceramic layer 40 and the conductor wiring layer 30 (the portion shown by A in FIG. 1).
  • the second protective electrode 52 is provided on the surface of the second terminal electrode 22 so as to cover the boundary between the coated ceramic layer 40 and the conductor wiring layer 30 (the portion shown by B in FIG. 1).
  • the first protective electrode 51 and the second protective electrode 52 are provided separately from each other.
  • the wiring board of the present invention is characterized in that at least the boundary between the covering ceramic layer and the conductor wiring layer is covered by the first protective electrode and the second protective electrode.
  • the end of the coated ceramic layer is not directly impacted. Therefore, peeling of the end of the coated ceramic layer, that is, peeling at the interface between the conductor wiring layer on the first terminal electrode side and the coated ceramic layer, and the conductive wiring layer and the coated ceramic layer on the second terminal electrode side It is possible to suppress peeling at the interface with the In addition, it is possible to suppress the infiltration of the plating solution accompanying the peeling of the coated ceramic layer.
  • the end of these protective electrodes becomes thin similarly to the end of the coated ceramic layer, but the metal component contained in the protective electrode is It can withstand impact because it has high toughness compared to the ceramic component contained in the coated ceramic layer.
  • the base material constitutes the main body of the wiring board.
  • the wiring substrate of the present invention may be a multilayer substrate or a single layer substrate.
  • the wiring substrate of the present invention may be a ceramic substrate or a resin substrate.
  • the ceramic material constituting the ceramic substrate may be a low temperature sintered ceramic material or a high temperature sintered ceramic material, and examples thereof include a low temperature sintered ceramic material described later.
  • the resin material constituting the resin substrate may be a thermosetting resin or a thermoplastic resin, and examples thereof include glass epoxy resin and liquid crystal polymer.
  • each of the first terminal electrode and the second terminal electrode is formed, for example, by baking a conductive paste. In this case, it can be formed by printing such as screen printing.
  • Each of the first terminal electrode and the second terminal electrode contains a metal component.
  • a metal component contained in a 1st terminal electrode and a 2nd terminal electrode Au, Ag, Cu, etc. are mentioned, for example. It may be an alloy containing one of these metals as a main component.
  • the first terminal electrode and the second terminal electrode preferably contain the same metal component.
  • Each of the first terminal electrode and the second terminal electrode may further include a ceramic component.
  • a ceramic component the ceramic component etc. which are contained in the coating ceramic layer mentioned later are mentioned, for example.
  • the ratio of the ceramic component contained in the first terminal electrode and the ratio of the ceramic component contained in the second terminal electrode are both 5 vol% or less with respect to the total volume of the metal component and the ceramic component Is preferred.
  • the shapes of the first terminal electrode and the second terminal electrode are not particularly limited, and may be the same or different.
  • the conductor wiring layer is formed, for example, by baking a conductive paste.
  • it can be formed by printing such as screen printing.
  • the conductive paste used to form the first terminal electrode and the second terminal electrode can be used.
  • the conductor wiring layer contains a metal component.
  • a metal component contained in a conductor wiring layer Au, Ag, Cu etc. are mentioned, for example. It may be an alloy containing one of these metals as a main component.
  • the conductor wiring layer preferably contains the same metal component as the first terminal electrode and the second terminal electrode.
  • the conductor wiring layer may further contain a ceramic component.
  • a ceramic component the ceramic component etc. which are contained in the coating ceramic layer mentioned later are mentioned, for example.
  • the proportion of the ceramic component contained in the conductor wiring layer is preferably 5% by volume or less based on the total volume of the metal component and the ceramic component.
  • the shape of the conductor wiring layer is not particularly limited as long as the first terminal electrode and the second terminal electrode can be connected.
  • the covering ceramic layer is formed, for example, by baking a ceramic paste. In this case, it can be formed by printing such as screen printing.
  • the coated ceramic layer contains a ceramic component.
  • a ceramic component contained in a covering ceramic layer a low temperature sintering ceramic material etc. are mentioned, for example.
  • the low-temperature sintered ceramic material means, among ceramic materials, a material which can be sintered at a firing temperature of 1000 ° C. or less and can be co-fired with Ag or Cu.
  • a low temperature sintered ceramic material for example, a glass composite low temperature sintered ceramic material formed by mixing a borosilicate glass with a ceramic material such as quartz, alumina, forsterite, etc., ZnO-MgO-Al 2 O 3 -SiO 2 system Glass-based low-temperature sintered ceramic material, BaO-Al 2 O 3 -SiO 2 -based ceramic material, Al 2 O 3 -CaO-SiO 2 -MgO-B 2 O 3 -based ceramic material, etc.
  • the coated ceramic layer is preferably substantially free of metal components.
  • the proportion of the metal component contained in the coated ceramic layer is preferably 3% by volume or less based on the total volume of the ceramic component and the metal component.
  • the covering ceramic layer may cover a part of the conductor wiring layer or may cover the whole of the conductor wiring layer.
  • the covering ceramic layer may be provided on the mounting surface of the base.
  • the shape of the coated ceramic layer is not particularly limited.
  • the first protective electrode and the second protective electrode are both formed, for example, by baking a conductive paste. In this case, it can be formed by printing such as screen printing.
  • Each of the first protective electrode and the second protective electrode contains a metal component.
  • a metal component contained in a 1st protection electrode and a 2nd protection electrode Au, Ag, Cu etc. are mentioned, for example. It may be an alloy containing one of these metals as a main component.
  • the first protective electrode and the second protective electrode preferably include the same metal component, and more preferably include the same metal component as the first terminal electrode and the second terminal electrode.
  • Each of the first and second protective electrodes preferably contains 75% by volume or more, more preferably 80% by volume or more, and still more preferably 85% by volume or more, of the metal component. It may contain% by volume.
  • the first protective electrode and the second protective electrode both contain the metal component in an amount of 95% by volume or less, and contain 90% by volume or less More preferable.
  • the proportion of the metal component contained in the first protective electrode is preferably the same as the proportion of the metal component contained in the second protective electrode, but may be different.
  • each of the first protective electrode and the second protective electrode further include a ceramic component.
  • the bonding strength with the coated ceramic layer is enhanced, so peeling at the interface between the coated ceramic layer and the first protective electrode, and coating Peeling at the interface between the ceramic layer and the second protective electrode can be suppressed.
  • each of the first protective electrode and the second protective electrode further includes the same ceramic component as the ceramic component contained in the coated ceramic layer. Therefore, it is preferable that the first protective electrode and the second protective electrode contain the above-mentioned low temperature sintered ceramic material as a ceramic component. Since the reactivity with a covering ceramic layer becomes high as the ceramic component is the same, joint strength can be made high.
  • a ceramic component different from the ceramic component contained in a covering ceramic layer a zirconia, an alumina, a titania, magnesia, a silica etc. are mentioned, for example.
  • the ceramic component contained in the first protective electrode is preferably 5% by volume or more and 25% by volume or less based on the total volume of the metal component and the ceramic component, and 10% by volume or more More preferably, it is 20% by volume or less.
  • the proportion of the ceramic component contained in the first protective electrode is preferably the same as the proportion of the ceramic component contained in the second protective electrode, but may be different.
  • the ratio of the metal component or the ceramic component contained in the first protective electrode or the like can be determined from the area ratio of element mapping by conducting the composition analysis of the cross section. Further, since the above ratio does not change before and after firing, the ratio of the metal component or the ceramic component contained in the raw material paste can also be made the ratio of the metal component or the ceramic component contained in the first protective electrode or the like.
  • the first protective electrode and the second protective electrode are provided apart from each other.
  • the first protective electrode and the second protective electrode may both cover at least the boundary between the coated ceramic layer and the conductor wiring layer, but the conductor wiring layer and the coating on the first terminal electrode side From the viewpoint of suppressing peeling at the interface with the ceramic layer and peeling at the interface between the conductor wiring layer on the second terminal electrode side and the coated ceramic layer, covering the side surface and the upper surface of the coated ceramic layer preferable.
  • the first protective electrode preferably covers the upper surface of the first terminal electrode, and more preferably covers the entire upper surface of the first terminal electrode.
  • the first protective electrode may cover the side surface of the first terminal electrode.
  • the second protective electrode preferably covers the upper surface of the second terminal electrode, and more preferably covers the entire upper surface of the second terminal electrode. Also, the second protective electrode may cover the side surface of the second terminal electrode.
  • the shapes of the first protective electrode and the second protective electrode are not particularly limited, and may be the same or different.
  • a plating electrode may be provided on the surface of the first protective electrode and the surface of the second protective electrode.
  • the plating electrode can be formed by performing electrolytic plating or electroless plating after forming the first protective electrode and the second protective electrode.
  • the first protective electrode and the second protective electrode are connected to other electronic components. These protective electrodes and other electronic components are connected by a bonding material such as solder.
  • the wiring substrate of the present invention is a multilayer ceramic substrate
  • a ceramic green sheet mainly composed of a ceramic material such as a low-temperature sintered ceramic material is produced.
  • Conductive paste layers to be first and second terminal electrodes and conductor wiring layers, ceramic paste layers to be coated ceramic layers, first and second protective electrodes on the surface of the ceramic green sheet disposed on the surface after lamination Form a conductive paste layer.
  • These paste layers can be formed by a method such as screen printing.
  • conductor wiring is formed for a predetermined ceramic green sheet.
  • a plurality of ceramic green sheets are laminated and pressed to obtain an unfired laminate.
  • a wiring board is obtained by firing the obtained unfired laminate.
  • Plating electrodes may be formed on the surfaces of the first and second protective electrodes by performing electrolytic plating or electroless plating on the fired laminate.
  • the constraining green sheet does not substantially sinter during firing, shrinkage does not occur, and acts on the unfired laminate to suppress shrinkage in the main surface direction. As a result, the dimensional accuracy of the wiring board can be enhanced.
  • the coated ceramic layer is coated so as to be covered with the first protective electrode and the second protective electrode. Therefore, the end of the coated ceramic layer is not directly impacted, and peeling of the coated ceramic layer can be suppressed.
  • the wiring board of the present invention is not limited to the above embodiment, and various applications and modifications can be made within the scope of the present invention with regard to the structure of the wiring board, manufacturing conditions and the like.
  • FIG. 4 is a cross-sectional view schematically showing an example of the product form of the wiring board of the present invention.
  • a mounting terminal electrode 110 is formed on one main surface (hereinafter referred to as the upper surface) of the ceramic multilayer substrate 100 which is an example of the wiring substrate, and the other main surface (hereinafter referred to as the lower surface) of the ceramic multilayer substrate 100.
  • an external terminal electrode 120 is formed.
  • the mounting terminal electrode 110 of the ceramic multilayer substrate 100 is used to mount the electronic component 130.
  • a resin layer 140 is formed on the upper surface of the ceramic multilayer substrate 100 so as to cover the electronic component 130.
  • the external terminal electrode 120 of the ceramic multilayer substrate 100 is used to mount the ceramic multilayer substrate 100 on another substrate (not shown).
  • FIG. 5 is a plan view of the ceramic multilayer substrate shown in FIG. 4 as viewed from the top side.
  • 6 is a plan view of the ceramic multilayer substrate shown in FIG. 4 as viewed from the lower surface side.
  • the present invention can also be applied at a point 150 where the mounting terminal electrodes 111 and 112 of the ceramic multilayer substrate 100 are shorted as shown in FIGS. 4 and 5, or as shown in FIGS.
  • the present invention can also be applied to a portion 160 where the external terminal electrodes 121 and 122 of the ceramic multilayer substrate 100 are short-circuited.
  • Example 1 A conductive paste to be a first and a second terminal electrode and a conductor wiring layer using a conductive paste mainly composed of Cu on the surface of a ceramic green sheet mainly composed of BaO, SiO 2 and Al 2 O 3 Layer, a ceramic paste layer to be a coated ceramic layer using a ceramic paste containing BaO, SiO 2 and Al 2 O 3 as a main component, and first and second conductive pastes containing Cu as a main component
  • a conductive paste layer to be a protective electrode was formed by screen printing to obtain the structure shown in FIG. A predetermined number of ceramic green sheets were laminated and pressure-bonded to obtain an unfired laminate. A sintered body was obtained by firing the obtained unfired laminate at a predetermined temperature. A plated electrode was formed on the surfaces of the first and second protective electrodes by sequentially applying electroless Ni plating and electroless Au plating to the obtained sintered body.
  • the sample for evaluation of Example 1 was produced by the above.
  • Example 2 Except that a conductive paste containing 95% by volume of Cu, 5% by volume of BaO, SiO 2 and Al 2 O 3 was used to form a conductive paste layer to be the first and second protective electrodes. In the same manner as in Example 1, preparation and firing of an unfired laminate and formation of a plating electrode were performed. By the above, the sample for evaluation of Example 2 was produced.
  • Example 3 Except that a conductive paste containing 85% by volume of Cu, 15% by volume of BaO, SiO 2 and Al 2 O 3 was used to form a conductive paste layer to be the first and second protective electrodes. In the same manner as in Example 1, preparation and firing of an unfired laminate and formation of a plating electrode were performed. By the above, the sample for evaluation of Example 3 was produced.
  • Example 4 Except that a conductive paste containing 75% by volume of Cu, 25% by volume of BaO, SiO 2 and Al 2 O 3 was used to form a conductive paste layer to be the first and second protective electrodes. In the same manner as in Example 1, preparation and firing of an unfired laminate and formation of a plating electrode were performed. By the above, the sample for evaluation of Example 4 was produced.
  • Example 5 Except that a conductive paste containing 70% by volume of Cu, 30% by volume of BaO, SiO 2 and Al 2 O 3 was used to form a conductive paste layer to be the first and second protective electrodes. In the same manner as in Example 1, preparation and firing of an unfired laminate and formation of a plating electrode were performed. By the above, the sample for evaluation of Example 5 was produced.
  • Example 6 The same as Example 1, except that a conductive paste containing 85 volume% of Cu and 15 volume% of ZrO 2 was used to form a conductive paste layer to be the first and second protective electrodes. Preparation and firing of the unfired laminate and formation of a plating electrode were performed by the method. By the above, the sample for evaluation of Example 6 was produced.
  • Comparative example 1 In the same manner as in Example 1 except that the conductive paste layers to be the first and second protective electrodes were not formed, preparation and firing of an unfired laminate and formation of plating electrodes were performed. The By the above, the sample for evaluation of the comparative example 1 was produced.
  • the proportion of the metal component contained in the protective electrode is preferably 75% by volume or more. it is conceivable that.
  • the protective electrode contains a ceramic component
  • peeling at the interface between the coated ceramic layer and the protective electrode is also suppressed.
  • the ratio of the ceramic component contained in the protective electrode is the total volume of the metal component and the ceramic component.
  • the ceramic component contained in the protective electrode is preferably the same as the ceramic component contained in the coated ceramic layer. This is considered to be because if the ceramic components are the same, the reactivity is high and the bonding strength is high.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本発明の配線基板は、実装面を有する基材と、上記基材の上記実装面に設けられた第１の端子電極と、上記基材の上記実装面に、上記第１の端子電極と離間して設けられた第２の端子電極と、上記基材の上記実装面に設けられ、上記第１の端子電極及び上記第２の端子電極を接続する導体配線層と、上記導体配線層の少なくとも一部を被覆するように上記導体配線層の表面に設けられ、セラミック成分を含む被覆セラミック層と、上記被覆セラミック層と上記導体配線層との境界を少なくとも被覆するように上記第１の端子電極の表面に設けられ、金属成分を含む第１の保護電極と、上記被覆セラミック層と上記導体配線層との境界を少なくとも被覆するように上記第２の端子電極の表面に設けられ、金属成分を含む第２の保護電極と、を備えることを特徴とする。

Description

配線基板
本発明は、配線基板に関する。
電子部品が実装される基板の構造として、特許文献１には、外部端子電極の少なくとも一部がソルダレジストによって被覆された構造が記載されている。
特開２００９－２１５１０号公報
ソルダレジスト等のレジスト層は、基板表面に配置された端子電極そのものを被覆するだけでなく、基板表面に配置された端子電極同士を接続する導体配線層を被覆することもある。また、レジスト層が印刷により形成される場合、通常、レジスト層の端部は薄くなる。そのため、レジスト層の端部には、剥離や欠損等（以下、剥離や欠損等をまとめて剥離という）が発生しやすくなる。レジスト層が剥離した部分にはめっき液が浸入しやすいため、いわゆる半田スプラッシュに至るおそれがある。
このような剥離の問題は、セラミック材料を用いて形成されたレジスト層（以下、被覆セラミック層という）によって導体配線層が被覆される場合においても生じる。
本発明は上記の問題を解決するためになされたものであり、被覆セラミック層の端部の剥離が抑制された配線基板を提供することを目的とする。
本発明の配線基板は、実装面を有する基材と、上記基材の上記実装面に設けられた第１の端子電極と、上記基材の上記実装面に、上記第１の端子電極と離間して設けられた第２の端子電極と、上記基材の上記実装面に設けられ、上記第１の端子電極及び上記第２の端子電極を接続する導体配線層と、上記導体配線層の少なくとも一部を被覆するように上記導体配線層の表面に設けられ、セラミック成分を含む被覆セラミック層と、上記被覆セラミック層と上記導体配線層との境界を少なくとも被覆するように上記第１の端子電極の表面に設けられ、金属成分を含む第１の保護電極と、上記被覆セラミック層と上記導体配線層との境界を少なくとも被覆するように上記第２の端子電極の表面に設けられ、金属成分を含む第２の保護電極と、を備えることを特徴とする。
本発明の配線基板において、上記第１の保護電極、及び、上記第２の保護電極は、いずれも、上記金属成分を７５体積％以上含むことが好ましい。
本発明の配線基板において、上記第１の保護電極、及び、上記第２の保護電極は、いずれも、セラミック成分をさらに含むことが好ましい。特に、上記第１の保護電極、及び、上記第２の保護電極は、いずれも、上記被覆セラミック層に含まれる上記セラミック成分と同じセラミック成分をさらに含むことが好ましい。
本発明の配線基板において、上記第１の保護電極に含まれる上記セラミック成分の割合、及び、上記第２の保護電極に含まれる上記セラミック成分の割合は、いずれも、上記金属成分及び上記セラミック成分の合計体積に対して５体積％以上２５体積％以下であることが好ましく、１０体積％以上２０体積％以下であることがより好ましい。
本発明の配線基板において、上記第１の保護電極、及び、上記第２の保護電極は、いずれも、上記被覆セラミック層の側面及び上面を被覆することが好ましい。
本発明の配線基板において、上記第１の保護電極は、上記第１の端子電極の上面を被覆し、上記第２の保護電極は、上記第２の端子電極の上面を被覆することが好ましい。
本発明によれば、被覆セラミック層の端部の剥離が抑制された配線基板を提供することができる。
図１は、本発明の配線基板の一例を模式的に示す断面図である。 図２は、図１に示す配線基板を実装面側から見た平面図である。 図３は、図２に示す配線基板から第１の保護電極及び第２の保護電極を除いた平面図である。 図４は、本発明の配線基板の製品形態の一例を模式的に示す断面図である。 図５は、図４に示すセラミック多層基板を上面側から見た平面図である。 図６は、図４に示すセラミック多層基板を下面側から見た平面図である。
以下、本発明の配線基板について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
図１は、本発明の配線基板の一例を模式的に示す断面図である。図２は、図１に示す配線基板を実装面側から見た平面図である。なお、図１は、図２に示す配線基板のＩ－Ｉ線断面図でもある。また、図３は、図２に示す配線基板から第１の保護電極及び第２の保護電極を除いた平面図である。
図１及び図２に示す配線基板１は、実装面１１を有する基材１０と、第１の端子電極２１と、第２の端子電極２２と、導体配線層３０と、被覆セラミック層４０と、第１の保護電極５１と、第２の保護電極５２と、を備えている。第１の端子電極２１及び第２の端子電極２２は、図１及び図３に示すように、基材１０の実装面１１に、互いに離間して設けられている。導体配線層３０は、図１及び図３に示すように、基材１０の実装面１１に設けられ、第１の端子電極２１及び第２の端子電極２２を接続している。被覆セラミック層４０は、図１及び図３に示すように、導体配線層３０を被覆するように導体配線層３０の表面に設けられている。図１及び図２に示すように、第１の保護電極５１及び第２の保護電極５２は、いずれも導体配線層３０の表面に設けられている。第１の保護電極５１は、被覆セラミック層４０と導体配線層３０との境界（図１中、Ａで示す部分）を被覆するように第１の端子電極２１の表面に設けられており、第２の保護電極５２は、被覆セラミック層４０と導体配線層３０との境界（図１中、Ｂで示す部分）を被覆するように第２の端子電極２２の表面に設けられている。なお、第１の保護電極５１及び第２の保護電極５２は、互いに離間して設けられている。
本発明の配線基板においては、少なくとも被覆セラミック層と導体配線層との境界が、第１の保護電極及び第２の保護電極によって被覆されていることを特徴としている。本発明の配線基板では、第１の保護電極及び第２の保護電極によって被覆セラミック層と導体配線層との境界が露出しないため、被覆セラミック層の端部が直接衝撃を受けることがない。したがって、被覆セラミック層の端部の剥離、すなわち、第１の端子電極側の導体配線層と被覆セラミック層との界面での剥離、及び、第２の端子電極側の導体配線層と被覆セラミック層との界面での剥離を抑制することができる。また、被覆セラミック層の剥離に伴う、めっき液の浸入を抑制することもできる。なお、第１の保護電極及び第２の保護電極が印刷により形成される場合、これらの保護電極の端部も被覆セラミック層の端部と同様に薄くなるが、保護電極に含まれる金属成分は被覆セラミック層に含まれるセラミック成分に比べて靭性が高いため、衝撃に耐えることができる。
本発明の配線基板において、基材は、配線基板の本体を構成するものである。本発明の配線基板は、多層基板でもよいし、単層基板でもよい。また、本発明の配線基板は、セラミック基板でもよいし、樹脂基板でもよい。セラミック基板を構成するセラミック材料としては、低温焼結セラミック材料でも高温焼結セラミック材料でもよく、例えば、後述する低温焼結セラミック材料等が挙げられる。樹脂基板を構成する樹脂材料としては、熱硬化性樹脂でも熱可塑性樹脂でもよく、例えば、ガラスエポキシ樹脂、液晶ポリマー等が挙げられる。
本発明の配線基板において、第１の端子電極、及び、第２の端子電極は、いずれも、例えば、導電性ペーストを焼き付けることによって形成される。この場合、スクリーン印刷等の印刷により形成することができる。
第１の端子電極、及び、第２の端子電極は、いずれも、金属成分を含む。第１の端子電極及び第２の端子電極に含まれる金属成分としては、例えば、Ａｕ、Ａｇ、Ｃｕ等が挙げられる。これらの金属の１種を主成分とする合金であってもよい。第１の端子電極及び第２の端子電極は、同じ金属成分を含むことが好ましい。
第１の端子電極、及び、第２の端子電極は、いずれも、セラミック成分をさらに含んでもよい。セラミック成分としては、例えば、後述する被覆セラミック層に含まれるセラミック成分等が挙げられる。第１の端子電極に含まれるセラミック成分の割合、及び、第２の端子電極に含まれるセラミック成分の割合は、いずれも、金属成分及びセラミック成分の合計体積に対して５体積％以下であることが好ましい。
第１の端子電極、及び、第２の端子電極の形状は特に限定されず、同じであってもよいし、異なっていてもよい。
本発明の配線基板において、導体配線層は、例えば、導電性ペーストを焼き付けることによって形成される。この場合、スクリーン印刷等の印刷により形成することができる。また、第１の端子電極及び第２の端子電極を形成するために使用される導電性ペーストを使用することができる。
導体配線層は、金属成分を含む。導体配線層に含まれる金属成分としては、例えば、Ａｕ、Ａｇ、Ｃｕ等が挙げられる。これらの金属の１種を主成分とする合金であってもよい。導体配線層は、第１の端子電極及び第２の端子電極と同じ金属成分を含むことが好ましい。
導体配線層は、セラミック成分をさらに含んでもよい。セラミック成分としては、例えば、後述する被覆セラミック層に含まれるセラミック成分等が挙げられる。導体配線層に含まれるセラミック成分の割合は、金属成分及びセラミック成分の合計体積に対して５体積％以下であることが好ましい。
導体配線層の形状は、第１の端子電極及び第２の端子電極を接続することができる限り、特に限定されない。
本発明の配線基板において、被覆セラミック層は、例えば、セラミックペーストを焼き付けることによって形成される。この場合、スクリーン印刷等の印刷により形成することができる。
被覆セラミック層は、セラミック成分を含む。被覆セラミック層に含まれるセラミック成分としては、例えば、低温焼結セラミック材料等が挙げられる。
低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、ＡｇやＣｕとの同時焼成が可能である材料を意味する。
低温焼結セラミック材料としては、例えば、クオーツやアルミナ、フォルステライト等のセラミック材料にホウ珪酸ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ－ＭｇＯ－Ａｌ２Ｏ３－ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、ＢａＯ－Ａｌ２Ｏ３－ＳｉＯ２系セラミック材料やＡｌ２Ｏ３－ＣａＯ－ＳｉＯ２－ＭｇＯ－Ｂ２Ｏ３系セラミック材料等を用いた非ガラス系低温焼結セラミック材料等が挙げられる。
被覆セラミック層は、金属成分を実質的に含まないことが好ましい。被覆セラミック層が金属成分を含む場合、被覆セラミック層に含まれる金属成分の割合は、セラミック成分及び金属成分の合計体積に対して３体積％以下であることが好ましい。
本発明の配線基板において、被覆セラミック層は、導体配線層の一部を被覆してもよいし、導体配線層の全部を被覆してもよい。また、被覆セラミック層は、導体配線層の表面に加えて、基材の実装面に設けられていてもよい。このように、被覆セラミック層の形状は特に限定されない。
本発明の配線基板において、第１の保護電極、及び、第２の保護電極は、いずれも、例えば、導電性ペーストを焼き付けることによって形成される。この場合、スクリーン印刷等の印刷により形成することができる。
第１の保護電極、及び、第２の保護電極は、いずれも、金属成分を含む。第１の保護電極及び第２の保護電極に含まれる金属成分としては、例えば、Ａｕ、Ａｇ、Ｃｕ等が挙げられる。これらの金属の１種を主成分とする合金であってもよい。第１の保護電極及び第２の保護電極は、同じ金属成分を含むことが好ましく、第１の端子電極及び第２の端子電極と同じ金属成分を含むことがより好ましい。
第１の端子電極側の導体配線層と被覆セラミック層との界面での剥離、及び、第２の端子電極側の導体配線層と被覆セラミック層との界面での剥離を抑制する観点から、第１の保護電極、及び、第２の保護電極は、いずれも、金属成分を７５体積％以上含むことが好ましく、８０体積％以上含むことがより好ましく、８５体積％以上含むことがさらに好ましく、１００体積％含んでもよい。一方、セラミック成分等の他の成分を含む場合、第１の保護電極、及び、第２の保護電極は、いずれも、金属成分を９５体積％以下含むことが好ましく、９０体積％以下含むことがより好ましい。第１の保護電極に含まれる金属成分の割合は、第２の保護電極に含まれる金属成分の割合と同じであることが好ましいが、異なっていてもよい。
第１の保護電極、及び、第２の保護電極は、いずれも、セラミック成分をさらに含むことが好ましい。
第１の保護電極及び第２の保護電極にセラミック成分が含まれると、被覆セラミック層との接合強度が高くなるため、被覆セラミック層と第１の保護電極との界面での剥離、及び、被覆セラミック層と第２の保護電極との界面での剥離を抑制することができる。
特に、第１の保護電極、及び、第２の保護電極は、いずれも、被覆セラミック層に含まれるセラミック成分と同じセラミック成分をさらに含むことが好ましい。したがって、第１の保護電極及び第２の保護電極は、セラミック成分として、上述の低温焼結セラミック材料を含むことが好ましい。セラミック成分が同じであると被覆セラミック層との反応性が高くなるため、接合強度を高くすることができる。
一方、被覆セラミック層に含まれるセラミック成分と異なるセラミック成分としては、例えば、ジルコニア、アルミナ、チタニア、マグネシア、シリカ等が挙げられる。
被覆セラミック層と第１の保護電極との界面での剥離、及び、被覆セラミック層と第２の保護電極との界面での剥離を抑制する観点から、第１の保護電極に含まれるセラミック成分の割合、及び、第２の保護電極に含まれるセラミック成分の割合は、いずれも、金属成分及びセラミック成分の合計体積に対して５体積％以上２５体積％以下であることが好ましく、１０体積％以上２０体積％以下であることがより好ましい。第１の保護電極に含まれるセラミック成分の割合は、第２の保護電極に含まれるセラミック成分の割合と同じであることが好ましいが、異なっていてもよい。
なお、第１の保護電極等に含まれる金属成分又はセラミック成分の割合は、断面の組成分析を行い、元素マッピングの面積比率から求めることができる。また、上記の割合は焼成前後で変化しないため、原料ペーストに含まれる金属成分又はセラミック成分の割合を、第１の保護電極等に含まれる金属成分又はセラミック成分の割合とすることもできる。
本発明の配線基板において、第１の保護電極、及び、第２の保護電極は、互いに離間して設けられている。第１の保護電極、及び、第２の保護電極は、いずれも、被覆セラミック層と導体配線層との境界を少なくとも被覆していればよいが、第１の端子電極側の導体配線層と被覆セラミック層との界面での剥離、及び、第２の端子電極側の導体配線層と被覆セラミック層との界面での剥離を抑制する観点からは、被覆セラミック層の側面及び上面を被覆することが好ましい。
また、第１の保護電極は、第１の端子電極の上面を被覆することが好ましく、第１の端子電極の上面の全体を被覆することがより好ましい。第１の保護電極は、第１の端子電極の側面を被覆してもよい。同様に、第２の保護電極は、第２の端子電極の上面を被覆することが好ましく、第２の端子電極の上面の全体を被覆することがより好ましい。また、第２の保護電極は、第２の端子電極の側面を被覆してもよい。
第１の保護電極、及び、第２の保護電極の形状は特に限定されず、同じであってもよいし、異なっていてもよい。
本発明の配線基板においては、第１の保護電極の表面、及び、第２の保護電極の表面に、めっき電極が設けられていてもよい。
めっき電極は、第１の保護電極及び第２の保護電極を形成した後、電解めっき又は無電解めっきを施すことによって形成することができる。
本発明の配線基板において、第１の保護電極及び第２の保護電極は、他の電子部品と接続される。これらの保護電極と他の電子部品とは、半田等の接合材料によって接続される。
以下、本発明の配線基板の製造方法の一実施形態について説明する。
例えば、本発明の配線基板が多層セラミック基板である場合、まず、低温焼結セラミック材料のようなセラミック材料を主成分とするセラミックグリーンシートを作製する。積層後に表面に配置されるセラミックグリーンシートの表面に、第１及び第２の端子電極並びに導体配線層となる導電性ペースト層、被覆セラミック層となるセラミックペースト層、第１及び第２の保護電極となる導電性ペースト層を形成する。これらのペースト層は、スクリーン印刷等の方法によって形成することができる。その他、所定のセラミックグリーンシートに対して、導体配線を形成する。その後、複数のセラミックグリーンシートを積層及び圧着することにより、未焼成の積層体を得る。得られた未焼成の積層体を焼成することにより、配線基板が得られる。焼成後の積層体に対して、電解めっき又は無電解めっきを施すことによって、第１及び第２の保護電極の表面にめっき電極を形成してもよい。
なお、セラミックグリーンシートが焼結する温度では実質的に焼結しない無機材料（Ａｌ２Ｏ３等）を含有する拘束用グリーンシートを準備し、未焼成の積層体の両主面に拘束用グリーンシートを配置した状態で未焼成の積層体を焼成してもよい。
この場合、拘束用グリーンシートは、焼成時において実質的に焼結しないので収縮が生じず、未焼成の積層体に対して主面方向での収縮を抑制するように作用する。その結果、配線基板の寸法精度を高めることができる。その一方で、焼成後に拘束用グリーンシートを除去する際に配線基板の表面は衝撃を受けるが、上述のように、第１の保護電極及び第２の保護電極で被覆されるように被覆セラミック層を形成するため、被覆セラミック層の端部が直接衝撃を受けることがなく、被覆セラミック層の剥離を抑制することができる。
本発明の配線基板は、上記実施形態に限定されるものではなく、配線基板の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
図４は、本発明の配線基板の製品形態の一例を模式的に示す断面図である。
図４においては、配線基板の一例であるセラミック多層基板１００の一方主面（以下、上面という）に実装用端子電極１１０が形成されており、セラミック多層基板１００の他方主面（以下、下面という）に外部端子電極１２０が形成されている。
セラミック多層基板１００の実装用端子電極１１０は、電子部品１３０を実装するために用いられる。電子部品１３０を覆うように、セラミック多層基板１００の上面には樹脂層１４０が形成される。一方、セラミック多層基板１００の外部端子電極１２０は、セラミック多層基板１００を別の基板（図示せず）に実装するために用いられる。
図５は、図４に示すセラミック多層基板を上面側から見た平面図である。図６は、図４に示すセラミック多層基板を下面側から見た平面図である。
本発明は、図４及び図５に示すように、セラミック多層基板１００の実装用端子電極１１１及び１１２同士を短絡させる箇所１５０で適用することもできるし、図４及び図６に示すように、セラミック多層基板１００の外部端子電極１２１及び１２２同士を短絡させる箇所１６０で適用することもできる。
上記の箇所に本発明を適用することにより、セラミック多層基板の層を増やすことなく、また、セラミック多層基板内部の回路に悪影響を及ぼすことなく必要な箇所を短絡させることができるため、モジュールを安価に製造することができる。
以下、本発明の配線基板をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
［評価用サンプルの作製］
（実施例１）
ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を主成分とするセラミックグリーンシートの表面に、Ｃｕを主成分とする導電性ペーストを用いた第１及び第２の端子電極並びに導体配線層となる導電性ペースト層、ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を主成分とするセラミックペーストを用いた被覆セラミック層となるセラミックペースト層、並びに、Ｃｕを主成分とする導電性ペーストを用いた第１及び第２の保護電極となる導電性ペースト層を、図１に示した構造が得られるように、それぞれスクリーン印刷により形成した。セラミックグリーンシートを所定枚数積層し、圧着させることにより、未焼成の積層体を得た。得られた未焼成の積層体を所定の温度で焼成することにより、焼結体を得た。得られた焼結体に無電解Ｎｉめっき、無電解Ａｕめっきを順に施すことにより、第１及び第２の保護電極の表面にめっき電極を形成した。以上により、実施例１の評価用サンプルを作製した。
（実施例２）
第１及び第２の保護電極となる導電性ペースト層を形成するために、Ｃｕを９５体積％、ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を５体積％含む導電性ペーストを用いたことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例２の評価用サンプルを作製した。
（実施例３）
第１及び第２の保護電極となる導電性ペースト層を形成するために、Ｃｕを８５体積％、ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を１５体積％含む導電性ペーストを用いたことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例３の評価用サンプルを作製した。
（実施例４）
第１及び第２の保護電極となる導電性ペースト層を形成するために、Ｃｕを７５体積％、ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を２５体積％含む導電性ペーストを用いたことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例４の評価用サンプルを作製した。
（実施例５）
第１及び第２の保護電極となる導電性ペースト層を形成するために、Ｃｕを７０体積％、ＢａＯ、ＳｉＯ２及びＡｌ２Ｏ３を３０体積％含む導電性ペーストを用いたことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例５の評価用サンプルを作製した。
（実施例６）
第１及び第２の保護電極となる導電性ペースト層を形成するために、Ｃｕを８５体積％、ＺｒＯ２を１５体積％含む導電性ペーストを用いたことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例６の評価用サンプルを作製した。
（比較例１）
第１及び第２の保護電極となる導電性ペースト層を形成しなかったことを除いて、実施例１と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、比較例１の評価用サンプルを作製した。
［界面剥離の評価］
（導体配線層／被覆セラミック層）
実施例１～実施例６及び比較例１の評価用サンプルについて、断面を観察して、導体配線層と被覆セラミック層との界面の剥離の有無を確認した。各サンプル１００個中の界面剥離発生率を求め、下記の基準で評価した。結果を表１に示す。
　◎（優）　：１０％未満
　○（良）　：１０％以上２０％未満
　△（可）　：２０％以上４０％未満
　×（不可）：４０％以上
（被覆セラミック層／保護電極）
さらに、実施例２～実施例６の評価用サンプルについて、断面を観察して、被覆セラミック層と保護電極との界面の剥離の有無を確認した。各サンプル１００個中の界面剥離発生率を求め、上記の基準で評価した。結果を表２に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
表１に示すように、保護電極を配置した実施例１～実施例６では、保護電極を配置しない比較例１と異なり、被覆セラミック層の端部が衝撃から保護されるため、導体配線層と被覆セラミック層との界面での剥離が抑制されている。実施例１～実施例５の結果より、導体配線層と被覆セラミック層との界面での剥離を抑制する観点からは、保護電極に含まれる金属成分の割合は７５体積％以上であることが好ましいと考えられる。
表２に示すように、保護電極にセラミック成分が含まれる実施例２～実施例６では、被覆セラミック層と保護電極との界面での剥離も抑制されている。実施例２～実施例５の結果より、被覆セラミック層と保護電極との界面での剥離を抑制する観点からは、保護電極に含まれるセラミック成分の割合は、金属成分及びセラミック成分の合計体積に対して５体積％以上２５体積％以下であることが好ましく、１０体積％以上２０体積％以下であることがより好ましいと考えられる。
また、実施例３及び実施例６の結果より、保護電極に含まれるセラミック成分は、被覆セラミック層に含まれるセラミック成分と同じであることが好ましいと考えられる。これは、セラミック成分が同じであると反応性が高く、接合強度が高くなるためと考えられる。
１　　　配線基板
１０　　基材
１１　　実装面
２１　　第１の端子電極
２２　　第２の端子電極
３０　　導体配線層
４０　　被覆セラミック層
５１　　第１の保護電極
５２　　第２の保護電極
１００　セラミック多層基板
１１０，１１１，１１２　実装用端子電極
１２０，１２１，１２２　外部端子電極
１３０　電子部品
１４０　樹脂層
１５０　セラミック多層基板の実装用端子電極同士を短絡させる箇所
１６０　セラミック多層基板の外部端子電極同士を短絡させる箇所
Ａ，Ｂ　被覆セラミック層と導体配線層との境界

Claims (8)

  1. 実装面を有する基材と、
    前記基材の前記実装面に設けられた第１の端子電極と、
    前記基材の前記実装面に、前記第１の端子電極と離間して設けられた第２の端子電極と、
    前記基材の前記実装面に設けられ、前記第１の端子電極及び前記第２の端子電極を接続する導体配線層と、
    前記導体配線層の少なくとも一部を被覆するように前記導体配線層の表面に設けられ、セラミック成分を含む被覆セラミック層と、
    前記被覆セラミック層と前記導体配線層との境界を少なくとも被覆するように前記第１の端子電極の表面に設けられ、金属成分を含む第１の保護電極と、
    前記被覆セラミック層と前記導体配線層との境界を少なくとも被覆するように前記第２の端子電極の表面に設けられ、金属成分を含む第２の保護電極と、を備えることを特徴とする配線基板。
  2. 前記第１の保護電極、及び、前記第２の保護電極は、いずれも、前記金属成分を７５体積％以上含む請求項１に記載の配線基板。
  3. 前記第１の保護電極、及び、前記第２の保護電極は、いずれも、セラミック成分をさらに含む請求項１又は２に記載の配線基板。
  4. 前記第１の保護電極、及び、前記第２の保護電極は、いずれも、前記被覆セラミック層に含まれる上記セラミック成分と同じセラミック成分をさらに含む請求項１又は２に記載の配線基板。
  5. 前記第１の保護電極に含まれる前記セラミック成分の割合、及び、前記第２の保護電極に含まれる前記セラミック成分の割合は、いずれも、前記金属成分及び前記セラミック成分の合計体積に対して５体積％以上２５体積％以下である請求項３又は４に記載の配線基板。
  6. 前記第１の保護電極に含まれる前記セラミック成分の割合、及び、前記第２の保護電極に含まれる前記セラミック成分の割合は、いずれも、前記金属成分及び前記セラミック成分の合計体積に対して１０体積％以上２０体積％以下である請求項３又は４に記載の配線基板。
  7. 前記第１の保護電極、及び、前記第２の保護電極は、いずれも、前記被覆セラミック層の側面及び上面を被覆する請求項１～６のいずれか１項に記載の配線基板。
  8. 前記第１の保護電極は、前記第１の端子電極の上面を被覆し、
    前記第２の保護電極は、前記第２の端子電極の上面を被覆する請求項１～７のいずれか１項に記載の配線基板。
PCT/JP2018/022894 2017-07-11 2018-06-15 配線基板 WO2019012912A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019529007A JP6962369B2 (ja) 2017-07-11 2018-06-15 配線基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017135395 2017-07-11
JP2017-135395 2017-07-11

Publications (1)

Publication Number Publication Date
WO2019012912A1 true WO2019012912A1 (ja) 2019-01-17

Family

ID=65002241

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/022894 WO2019012912A1 (ja) 2017-07-11 2018-06-15 配線基板

Country Status (2)

Country Link
JP (1) JP6962369B2 (ja)
WO (1) WO2019012912A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58109201U (ja) * 1982-01-19 1983-07-25 株式会社日立製作所 チツプ抵抗器
JP2000022294A (ja) * 1998-06-30 2000-01-21 Kyocera Corp 電子部品回路基板
WO2006057205A1 (ja) * 2004-11-25 2006-06-01 Tokuyama Corporation 素子搭載用基板およびその製造方法
WO2009050936A1 (ja) * 2007-10-17 2009-04-23 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58109201U (ja) * 1982-01-19 1983-07-25 株式会社日立製作所 チツプ抵抗器
JP2000022294A (ja) * 1998-06-30 2000-01-21 Kyocera Corp 電子部品回路基板
WO2006057205A1 (ja) * 2004-11-25 2006-06-01 Tokuyama Corporation 素子搭載用基板およびその製造方法
WO2009050936A1 (ja) * 2007-10-17 2009-04-23 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法

Also Published As

Publication number Publication date
JP6962369B2 (ja) 2021-11-05
JPWO2019012912A1 (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
US7558047B2 (en) Electronic component and method for producing the same
WO2007063692A1 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
US10178774B2 (en) Ceramic electronic component and manufacturing method thereof
US9456494B2 (en) Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate
JP2001267173A (ja) 積層セラミックコンデンサ
WO2011102040A1 (ja) 素子搭載用基板およびその製造方法
KR100922079B1 (ko) 다층 세라믹 기판
CN109565939B (zh) 陶瓷基板和电子部件内置模块
WO2017187753A1 (ja) 多層セラミック基板
JP4038602B2 (ja) 導電性ペースト及びセラミック多層基板
WO2019012912A1 (ja) 配線基板
JP4844317B2 (ja) セラミック電子部品およびその製造方法
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
WO2023002894A1 (ja) セラミック電子部品
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
US12022622B2 (en) Ceramic electronic component
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
WO2017217174A1 (ja) セラミック電子部品
CN109156083B (zh) 多层陶瓷基板及电子装置
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP5209563B2 (ja) 多層セラミック基板の製造方法
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法
JP2015201514A (ja) 配線基板およびその製造方法
JP2022083968A (ja) 積層型電子部品及びその実装基板
WO2018234458A1 (en) LOGIC POWER MODULE WITH THICK FILM PASTE MEDIATION SUBSTRATE CONNECTED TO METALLIC OR METALLIC HYBRID SHEETS

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18831879

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019529007

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18831879

Country of ref document: EP

Kind code of ref document: A1