WO2018211991A1 - 電子部品搭載用基板及びその製造方法 - Google Patents

電子部品搭載用基板及びその製造方法 Download PDF

Info

Publication number
WO2018211991A1
WO2018211991A1 PCT/JP2018/017502 JP2018017502W WO2018211991A1 WO 2018211991 A1 WO2018211991 A1 WO 2018211991A1 JP 2018017502 W JP2018017502 W JP 2018017502W WO 2018211991 A1 WO2018211991 A1 WO 2018211991A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
insulating layer
layer
laminated
electronic component
Prior art date
Application number
PCT/JP2018/017502
Other languages
English (en)
French (fr)
Inventor
ベジ 佐々木
Original Assignee
フリージア・マクロス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フリージア・マクロス株式会社 filed Critical フリージア・マクロス株式会社
Priority to JP2019519175A priority Critical patent/JP7048593B2/ja
Priority to CN201880032995.6A priority patent/CN110915307B/zh
Priority to KR1020197037396A priority patent/KR102631808B1/ko
Publication of WO2018211991A1 publication Critical patent/WO2018211991A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits

Definitions

  • the present disclosure relates to an electronic component mounting board and a manufacturing method thereof.
  • electronic component mounting boards are also required to have higher conductor density, size reduction, thickness reduction, and multilayering.
  • the conductor is mounted at a high density or downsized, if the adhesion between the insulating layer and the conductor formed on the insulating layer is not sufficient, the adhesion between the insulating layer and the conductor becomes insufficient.
  • the conductor is a multilayer in the insulating layer, the adhesion between the insulating layer and the conductor is insufficient.
  • the present disclosure aims to improve the adhesion of the electronic component mounting board.
  • the conductor formed on the insulating layer was embedded in the insulating layer. Further, when one or more layers of the combination of the insulating layer and the conductor are formed on the insulating layer, at least one of the conductors included in at least one of the combination layers is embedded in the direction of the insulating layer. .
  • the electronic component mounting substrate described in the present disclosure is a substrate on which electronic components can be mounted, and it is sufficient that a conductor is formed on the insulating layer.
  • a substrate in which a conductor is formed on an insulating layer is referred to as an electronic component mounting substrate.
  • the present disclosure includes an electronic component, an electronic device, and a mounting apparatus on which the electronic component mounting substrate according to the present disclosure is mounted.
  • the mounting apparatus according to the present disclosure is an arbitrary apparatus including the electronic component mounting board according to the present disclosure and an electronic component that executes a predetermined process using the electronic component mounting board.
  • the present disclosure can be applied to all electronic components, electronic devices, and apparatuses that operate using the electronic component mounting substrate.
  • the present disclosure since at least a part of the conductor is embedded in the insulating layer or the insulating layer, the adhesion, that is, the peel strength of the electronic component mounting substrate can be improved. As a result, the present disclosure prevents a decrease in the yield rate during manufacturing of the electronic component mounting board, improves the durability of the electronic component mounting board, and comprehensively improves the quality of the electronic component mounting board. Can do. Furthermore, this indication can improve the reliability of the electronic component, electronic device, and apparatus which operate
  • the manufacturing method of the electronic component mounting substrate according to the present disclosure includes a conductor forming step and a pressing step described below in order. Thereby, this indication can improve adhesiveness, ie, peel strength, between an insulating layer and a conductor.
  • FIG. 1 (a) to FIG. 1 (c) show a conductor forming process for forming a conductor on the insulating layer of the present disclosure.
  • 1A to 1C 11 is an insulating layer
  • 12 is a conductor
  • 121 is a metal foil
  • 122 is metal plating.
  • 1 is the thickness direction of the substrate
  • the upper surface in FIG. 1 is the front surface
  • the lower surface in FIG. 1 is the back surface.
  • the insulating layer 11 is an insulator that can be used for a printed circuit board.
  • the material used for the insulating layer 11 is, for example, a resin. However, the material is not limited to this, and an arbitrary substance such as insulating glass or ceramic may be included.
  • the insulating layer 11 may be a mixture of two or more insulating substances.
  • the insulating layer 11 may include a fibrous or granular insulator.
  • the insulating layer 11 may be an insulator in which a base material is mixed into a resin.
  • the resin is preferably a heat curable resin or an ultraviolet curable resin. If there is a certain heat resistance, a thermoplastic resin may be used.
  • the thermosetting resin include polyimide resin, epoxy resin, phenol resin, and cyanate resin.
  • the thermoplastic resin may have a heat distortion temperature of 50 ° C. or higher. The higher the deformation temperature, the better.
  • the substrate include glass fibers, ceramic particles, and cellulose fibers. Natural objects such as spider web fibers may also be used.
  • the base material is not limited to these.
  • an insulating layer may be formed by laminating a glass cloth with a prepreg impregnated with the above resin and semi-cured, and heating and pressing. The same applies to any of the following embodiments.
  • the conductor 12 is a conductor layer formed of any material that can be used for a conductor of a printed circuit board, and includes a metal foil, a metal plating, and a rolled plate.
  • the material of the metal foil 121 and the metal plating 122 constituting the conductor 12 is any conductive metal, alloy or paste.
  • any material other than metals such as carbon and ceramics can be used as part or all of the conductor 12 as long as it has conductivity.
  • Examples of the metal applied to the conductor 12 include copper, gold, silver, aluminum, nickel, or an alloy or paste containing the largest amount of these metals by mass%, but is not limited thereto. The same applies to any of the following embodiments.
  • Metal plating is performed on the metal foil 121 of the insulating layer 11 (FIG. 1A) on which the metal foil 121 is stretched (FIG. 1B).
  • the conductor 12 patterned on the insulating layer 11 is formed by a known panel plating method or pattern plating method (FIG. 1C).
  • the conductor 12 thus formed includes a metal foil and a metal plating layer plated on the metal foil.
  • FIG. 2A to FIG. 2D show other conductor forming steps for forming a conductor on the insulating layer of the present disclosure.
  • This manufacturing method is known as a semi-additive process.
  • 2 (a) to 2 (d) 11 is an insulating layer, 12 is a conductor, and 13 is a pattern resist.
  • Examples of the material for the pattern resist 13 include, but are not limited to, a photosensitive dry film, a liquid resist, and an ED resist. The same applies to any of the following embodiments. These materials include a photo-curing type and a photo-dissolving type.
  • the pattern resist is applied to the insulating layer 11 (FIG. 2A), and the pattern resist other than the portion that finally becomes the conductor is removed (FIG. 2B).
  • a conductor is grown on the remaining portions other than the pattern resist 13 by electroless plating or the like (FIG. 2C).
  • the pattern resist 13 is removed and the conductor 12 is left.
  • the corner 12E of the upper surface (top surface) of the conductor 12 is rounded.
  • the patterned conductor 12 is formed on the insulating layer 11.
  • the conductor forming step is not limited to the method described here.
  • FIGS. 3A to 3B The pushing process of pushing the conductor of the present disclosure into the insulating layer is shown in FIGS. 3A to 3B, 11 indicates an insulating layer, and 12 indicates a conductor.
  • the conductor 12 ((FIG. 3A)) formed on the front surface of the insulating layer 11 is mechanically pushed into the insulating layer 11, a part of the conductor 12 becomes the front of the insulating layer 11.
  • 3B is an example of the electronic component mounting substrate according to the present disclosure, for example, using a press machine having a flat press surface. Then, all or a part of the conductor 12 formed on the front surface of the insulating layer 11 is pushed into the insulating layer 11.
  • the method of realizing the electronic component mounting board in which the conductor 12 is embedded in the insulating layer 11 is not limited to mechanical embedding of the conductor 12 in the insulating layer 11.
  • both or either of the conductor 12 and the insulating layer 11 may be heated to cause the conductor 12 to sink into the insulating layer 11. Thereby, the conductor 12 can be embedded in the insulating layer 11 without applying a force to the conductor 12.
  • the conductor 12 does not need to be pushed into the insulating layer 11, but the conductor 12 may be pushed into the insulating layer 11 with a weak force. Thereby, the position of the upper surface which is the top surface of the conductor 12 can be easily controlled.
  • the pushing in the present disclosure includes pushing with a weak force.
  • the indentation step an example in which, in the indentation step, in addition to the indentation procedure of mechanically pushing the conductor 12 into the insulating layer 11, a heating procedure for heating both or either of the conductor 12 and the insulating layer 11 will be described. .
  • both or either of the conductor 12 and the insulating layer 11 may be heated. This is effective when the insulating layer is too hard or when it is desired to further improve the peel strength. Heating is realized by pressing the heater, irradiating LED light or infrared light, or bathing in hot air.
  • the conductor 12 may be mechanically pushed by a panel heated by a heater.
  • the heating procedure is shown in FIG. 4, FIG. 5, FIG. 6, FIG. 7, and FIG. 4, 5, 6, 7, and 8, 11 is an insulating layer, and 12 is a conductor. 4, FIG. 5, FIG. 6, FIG. 7, and FIG. 8, (a), (b), and (c) indicate the order.
  • the heating procedure may be a procedure of heating first (FIG. 4B) and mechanically pushing in while heating (FIG. 4C).
  • heating (FIG. 5B) may be performed, and the heating may be stopped and mechanically pushed in (FIG. 5C).
  • the heating and mechanical pushing may be performed simultaneously (FIG. 6B).
  • a procedure of mechanical pushing (FIG. 7B) and heating while mechanically pushing (FIG. 7C) may be used.
  • mechanical pushing (FIG. 8B) may be performed, and mechanical pushing may be stopped and heating may be performed (FIG. 8C).
  • FIG. 9 Schematic diagram when heated is shown in FIG. Since the conductor 12 is a metal and the insulating layer 11 is a resin, the expansion rate of the conductor 12 is larger than that of the insulating layer 11. Therefore, by heating at an appropriate temperature, the conductor 12 adheres to the insulating layer 11 and an anchor effect is obtained. Then, even if it heats slowly (FIG.9 (b)), the adhesiveness of the conductor 12 and the insulating layer 11 is improving from before heating. Therefore, the peel strength between the insulating layer 11 and the conductor 12 improves.
  • FIG. 10A, FIG. 10B, FIG. 11A, FIG. 11B, and FIG. 11C are examples of the electronic component mounting substrate of the present disclosure.
  • 10 (a), 10 (b), 11 (a), 11 (b), and 11 (c) 11 is an insulating layer
  • 12 is a conductor.
  • the insulating layer 11 side (side closer to the insulating layer 11) is the bottom surface, and the side facing the bottom surface (the side far from the insulating layer) is the upper surface.
  • top surface The side sandwiched between the top surface and the bottom surface is referred to as a side surface, and in the insulating layer 11, the side on which the conductor 12 is placed is referred to as the front surface, and the opposite surface is referred to as the back surface.
  • the conductor 12 may be pushed in until the bottom surface and part of the side surface of the conductor 12 are positioned lower than the front surface of the insulating layer 11 (FIG. 10A). Since the entire bottom surface and a part of the side surface of the conductor 12 are in close contact with the insulating layer 11, the peel strength between the insulating layer 11 and the conductor 12 is improved. Alternatively, the conductor 12 may be pushed into a position where the upper surface of the conductor 12 is flush with the front surface of the insulating layer 11 (FIG. 10B). Since all of the bottom surface and all of the side surfaces of the conductor 12 are in close contact with the insulating layer 11, the peel strength between the insulating layer 11 and the conductor 12 is further improved.
  • FIG. 10A shows an example in which both side surfaces disposed on both sides of the bottom surface are embedded in the insulating layer 11, but the present disclosure is not limited thereto, and is disposed on both sides of the bottom surface, for example. Only one of the side surfaces may be embedded in the insulating layer 11.
  • the upper surface of the conductor 12 extends in the x-axis direction, but the present disclosure is not limited to this, and the upper surface of the conductor 12 may be inclined with respect to the x-axis direction.
  • FIG. 10A and FIG. 10B the example in which the cross-sectional shape of the conductor 12 is a square is shown, but the cross-sectional shape of the conductor 12 according to the present disclosure is arbitrary.
  • the upper surface of the conductor 12 may be curved, or the boundary between the side surface and the upper surface may be a continuous curve.
  • the conductor 12 may be pushed in not only on the bottom and side surfaces of the conductor 12, but also on the top surface until the top surface is lower than the front surface of the insulating layer 11 (FIGS. 11A, 11B, and 11). c)).
  • FIG. 11A the conductor 12 is pushed in until the upper surface of the conductor 12 is positioned lower than the front surface of the insulating layer 11, but the upper surface of the conductor 12 is exposed. Since all of the bottom surface and all of the side surfaces of the conductor 12 are in close contact with the insulating layer 11, the peel strength between the insulating layer 11 and the conductor 12 is further improved.
  • FIG. 11A the conductor 12 is pushed in until the upper surface of the conductor 12 is positioned lower than the front surface of the insulating layer 11, but the upper surface of the conductor 12 is exposed. Since all of the bottom surface and all of the side surfaces of the conductor 12 are in close contact with the insulating layer 11, the peel strength between the insulating layer 11 and the conductor 12 is further
  • the conductor 12 is pushed in until the upper surface of the conductor 12 is at a position lower than the front surface of the insulating layer 11, but a part of the upper surface of the conductor 12 is exposed. Since all of the bottom surface, all of the side surfaces, and part of the top surface of the conductor 12 are in close contact with the insulating layer 11, the peel strength between the insulating layer 11 and the conductor 12 is further improved.
  • the conductor 12 is pushed into the insulating layer 11 until the upper surface of the conductor 12 is pushed down to a position where the upper surface of the conductor 12 is lower than the front surface of the insulating layer 11. Since all of the bottom surface, all of the side surfaces, and all of the top surface of the conductor 12 are in close contact with the insulating layer 11, the peel strength between the insulating layer 11 and the conductor 12 is further improved.
  • the three surfaces of the conductor 12 are in close contact with the insulating layer 11.
  • the five surfaces of the conductor 12 are in close contact with the insulating layer 11.
  • part or all of the side surface of the conductor 12 extending in the y-axis direction is in intimate contact with the insulating layer 11, so the x and z-axis directions applied to the conductor 12 The peel strength can be increased with respect to the load.
  • the four surfaces of the conductor 12 are in close contact with the insulating layer 11.
  • the six surfaces of the conductor 12 are in close contact with the insulating layer 11.
  • the peel strength can be increased with respect to loads in the x-, y-, and z-axis directions applied to the conductor 12.
  • FIGS. 10 and 11 show examples in which the bottom surface of the conductor 12 is in close contact with the insulating layer 11, the present disclosure is not limited to this.
  • FIG. 10A, FIG. 10B, and FIG. 11A two surfaces of the conductor 12 in which part or all of the bottom surface of the conductor 12 is exposed on the back surface of the insulating layer 11 A mode of closely contacting the insulating layer 11 is also included.
  • the yz plane has a similar structure, the four surfaces of the conductor 12 are in close contact with the insulating layer 11.
  • part or all of the side surface of the conductor 12 extending in the y-axis direction is in close contact with the insulating layer 11, so that the peel strength can be increased with respect to the load in the x and z axis directions applied to the conductor 12.
  • FIG. 11B a configuration in which the entire bottom surface of the conductor 12 is exposed on the back surface of the insulating layer 11 and the three surfaces of the conductor 12 are in close contact with the insulating layer 11 is also included.
  • the five surfaces of the conductor 12 are in close contact with the insulating layer 11.
  • a part of the upper surface of the conductor 12 extending in the x-axis direction and a part or all of the side surface of the conductor 12 extending in the y-axis direction are in close contact with the insulating layer 11, so that x, y,
  • the peel strength can be increased with respect to the load in the z-axis direction.
  • FIG. 11B a form in which a part of the bottom surface of the conductor 12 is exposed on the back surface of the insulating layer 11 and the four surfaces of the conductor 12 are in close contact with the insulating layer 11 is included.
  • the six surfaces of the conductor 12 are in close contact with the insulating layer 11.
  • part of the upper surface of the conductor 12 extending in the x-axis direction, all of the side surfaces of the conductor 12 extending in the y-axis direction, and part of the bottom surface of the conductor 12 extending in the x-axis direction are in close contact with the insulating layer 11,
  • the peel strength can be increased with respect to loads in the x, y, and z axis directions applied to the conductor 12.
  • the electronic component mounting substrate is a multilayer substrate in which an insulating layer and a combination of conductors are formed on the insulating layer.
  • the insulating layer is an insulating layer included in a combination of at least one layer, and at least a part of a conductor included in the combination of at least one layer is embedded in the insulating layer.
  • An electronic component mounting substrate in which at least one of the conductors is embedded in the insulating layer or the insulating layer will be described.
  • 11a is a laminated insulating layer
  • 12 is a conductor
  • 14 is a laminated layer. It is an insulating layer.
  • 12 and 13 as an example of the combination of the laminated insulating layer 14 and the conductor 12, a combination of the laminated insulating layer 14-1 and the conductor 12-1, and a combination of the laminated insulating layer 14-2 and the conductor 12-2.
  • the laminated insulating layers 11a and 14 constitute an insulating layer.
  • a conductor is formed on the laminated insulating layer 11a or on each laminated insulating layer 14 (FIGS. 12A, 12B, 12C, FIG. 13 (a), FIG. 13 (b), and FIG. 13 (c)).
  • the conductor 12 is formed on the laminated insulating layer 11a (conductor formation step).
  • the laminated insulating layer 14 is formed on the conductor 12 and the laminated insulating layer 11a, and a conductor is further formed on the laminated insulating layer 14 (second conductor forming step). The second conductor formation process is repeated as many times as necessary.
  • the material of the laminated insulating layer 14 may be the same as that applicable to the laminated insulating layer 11a. The same applies to any of the following embodiments.
  • the conductor 12 is formed on the laminated insulating layer 11a or After forming the insulating layer 14 to form the conductor 12, the conductor 12 is mechanically pushed into the laminated insulating layer 11a and the laminated insulating layer 14 (FIG. 13A).
  • the conductor 12 is formed on the uppermost laminated insulating layer 14 (FIG. 13B), and in the pushing step, the uppermost conductor 12 is changed to the uppermost laminated insulating layer 14. It is pushed in or depressed mechanically (FIG. 13 (c)).
  • the steps shown in FIGS. 1A to 1C or the steps shown in FIGS. 2A to 2D are performed. Can be applied.
  • the conductor 12 when the conductor 12 is pushed or submerged into the laminated insulating layer 11a or the laminated insulating layer 14, at least one of the laminated insulating layer 11a, the laminated insulating layer 14, and the conductor 12 may be heated. Heating can be realized by pressing a heater, irradiating infrared rays, or bathing in hot air.
  • the conductor 12 may be mechanically pushed by a panel heated by a heater. The heating procedure can be the same as that shown in FIGS. 4, 5, 6, 7, and 8.
  • the laminated insulating layer 11a and the laminated insulating layer 14 may be integrated.
  • the adjacent stacked insulating layers 14 may be integrated.
  • FIG. 14A, FIG. 14B, FIG. 15A, FIG. 15B, and FIG. 15C are examples of the electronic component mounting substrate of the present disclosure.
  • 14 (a), 14 (b), 15 (a), 15 (b), and 15 (c) 12 is a conductor
  • 14 is a laminated insulating layer.
  • the side of the laminated insulating layer 11a (the side close to the laminated insulating layer 11a) is the bottom surface, and the side facing the bottom surface (the side far from the laminated insulating layer 11a). ) Is referred to as the upper surface, and the side sandwiched between the upper surface and the bottom surface is referred to as the side surface, and the laminated insulating layer 14 is also referred to as the upper surface.
  • the conductor 12 may be pushed in until the bottom surface and part of the side surface of the conductor 12 are positioned lower than the top surface of the laminated insulating layer 14 (FIG. 14A). Since the entire bottom surface and a part of the side surface of the conductor 12 are in close contact with the laminated insulating layer 14, the peel strength between the laminated insulating layer 14 and the conductor 12 is improved.
  • the conductor 12 may be pushed into a position where the upper surface of the conductor 12 is flush with the upper surface of the laminated insulating layer 14 (FIG. 14B). Since all of the bottom surface and all of the side surfaces of the conductor 12 are in close contact with the laminated insulating layer 14, the peel strength between the laminated insulating layer 14 and the conductor 12 is further improved.
  • the conductor 12 may be pushed into not only the bottom surface and the side surface of the conductor 12 but also the top surface is lower than the top surface of the laminated insulating layer 14 (FIGS. 15A, 15B, and 15C). ).
  • FIG. 15A the conductor 12 is pushed in until the upper surface of the conductor 12 is lower than the upper surface of the laminated insulating layer 14, but the upper surface of the conductor 12 is exposed. Since all of the bottom surface and all of the side surfaces of the conductor 12 are in close contact with the laminated insulating layer 14, the peel strength between the laminated insulating layer 14 and the conductor 12 is further improved.
  • FIG. 15A the conductor 12 is pushed in until the upper surface of the conductor 12 is lower than the upper surface of the laminated insulating layer 14, but the upper surface of the conductor 12 is exposed. Since all of the bottom surface and all of the side surfaces of the conductor 12 are in close contact with the laminated insulating layer 14, the peel strength between the laminated insulating layer 14 and the
  • the conductor 12 is pushed in until the upper surface of the conductor 12 is positioned lower than the upper surface of the laminated insulating layer 14, but a part of the upper surface of the conductor 12 is exposed. Since all of the bottom surface, all of the side surfaces, and part of the top surface of the conductor 12 are in close contact with the laminated insulating layer 14, the peel strength between the laminated insulating layer 14 and the conductor 12 is further improved.
  • the conductor 12 is pushed in until the upper surface of the conductor 12 is lower than the upper surface of the laminated insulating layer 14, and is buried in the laminated insulating layer 14 up to the upper surface of the conductor 12. Since all of the bottom surface, all of the side surfaces, and all of the top surface of the conductor 12 are in close contact with the laminated insulating layer 14, the peel strength between the laminated insulating layer 14 and the conductor 12 is further improved.
  • the peel strength between the laminated insulating layer 14 and the conductor 12 is improved in the electronic component mounting substrate as the final product.
  • a conductor other than the uppermost conductor 12 into the laminated insulating layer 11a or the laminated insulating layer 14 in the manufacturing process of the electronic component mounting substrate, the laminated insulating layer 11a, the laminated insulating layer 14 and the conductor 12
  • the peel strength between the conductors can be improved, and the conductor can be prevented from peeling off during the manufacturing process.
  • the conductor forming process and the second conductor forming process have an indentation process.
  • the pushing step may include a VIA forming step of forming a VIA that is an example of a conductor portion that electrically connects the conductors 12 formed in different layers among the conductors 12 formed in the combination layer. . After the VIA formation step, the conductor 12 is pushed or sunk into the laminated insulating layer 14.
  • FIG. 16A, FIG. 16B, FIG. 16C, and FIG. 16D show the VIA formation process.
  • 11a is a laminated insulating layer
  • 12 is a conductor
  • 14 is a laminated insulating layer
  • 15 is a VIA.
  • the conductor 12, the laminated insulating layer 14, and the conductor 12 are sequentially formed on the laminated insulating layer 11a (FIGS. 16A and 16B).
  • the conductors 12 formed in different layers are electrically connected by the VIA 15 (FIG. 16C).
  • the VIA 15 is compressed, the anchor effect is enhanced, and the peel strength between the laminated insulating layer 14 and the conductor 12 is improved.
  • the VIA 15 that electrically connects the conductor 12 on the laminated insulating layer 11a and the conductor 12 on the laminated insulating layer 14 has been described.
  • the conductor 12 is mechanically pushed or sunk into the laminated insulating layer 11a or the laminated insulating layer 14 after the VIA formation step.
  • the conductor 12 is mechanically pushed into the laminated insulating layer 11a or the laminated insulating layer 14. It goes without saying that the VIA 15 may be formed after being submerged.
  • the description has been made while showing one side of the laminated insulating layer. Is applicable.
  • the upper layer and the upper surface referred to in this embodiment may be considered as the upper layer and the upper surface as the layers and surfaces far from the laminated insulating layer.
  • any conductor among the conductor on the laminated insulating layer, the outermost conductor located farthest from the laminated insulating layer, and the conductor of any layer in the layer between the laminated insulating layer and the outermost layer may be a laminated insulating layer or
  • the stacked insulating layer may be pushed or sunk.
  • the conductors on both sides when the conductors on both sides are pushed in or submerged, the conductors may be pushed in or submerged by simultaneously applying pressure from both sides.
  • a single-layer printed board or a multilayer printed board having a thin board thickness can be produced without using a copper foil with a carrier.
  • a build-up method by making a VIA or a through-hole method by making a through hole can also be used in the technique of the present disclosure.
  • an adhesion layer (not shown) having high adhesion to the conductor 12 may be provided on the front surface in contact with the conductor 12 in the insulating layer 11.
  • the adhesion layer is an arbitrary insulating material having high adhesion to the insulator layer 11 and the conductor 12.
  • the manufacturing method of the electronic component mounting substrate according to the present disclosure further includes an adhesion layer forming step before the conductor forming step.
  • an adhesion layer is formed on the insulating layer 11.
  • the conductor 12 is formed on the upper surface of the adhesion layer.
  • the adhesion layer is formed in at least a part of a region where the conductor 12 is disposed on the insulating layer 11.
  • the adhesion layer is preferably formed in the entire region where the conductor 12 is disposed, and may be formed over the entire insulating layer 11.
  • the adhesion layer is an arbitrary substance having higher adhesion to the conductor 12 than the insulating layer 11.
  • the adhesion layer is disposed at least at a part between the insulating layer 11 and the conductor 12. If the adhesion layer is disposed at least at a part between the insulating layer 11 and the conductor 12, the adhesion strength between the insulating layer 11 and the conductor 12 can be increased. It may be arranged in a region.
  • the adhesion layer contains a substance that increases the adhesion strength between the insulating layer 11 and the conductor 12.
  • the substance that increases the adhesion strength may use any of chemical interaction, physical interaction, and mechanical bonding. Examples of the mechanical coupling include irregularities described in a second embodiment described later.
  • a part or all of the adhesion layer may contain a substance used as an adhesive.
  • a substance used as an adhesive for example, as the resin material of the adhesion layer made of a part or all of the insulating substance, in addition to polyimide resin, epoxy resin, phenol resin, cyanate resin, and the like, inorganic materials, etc. are adhered to both the conductor 12 and the insulating layer 11. Any substance can be used as long as it has high properties. Inorganic substances such as metal oxides, metal nitrides, metal carbides, and redox agents may be included in part or all.
  • At least one of a reducing agent having a reducing action and an oxidizing agent having an oxidizing action may be contained in a part or all of the adhesion layer.
  • the reducing agent has a function of reducing a substance contained in at least one of the conductor 12, the insulating layer 11, and the adhesion layer.
  • the oxidizing agent has an action of oxidizing a substance contained in at least one of the conductor 12, the insulating layer 11, and the adhesion layer.
  • the reducing agent and the oxidizing agent may be reacted not only with the conductor 12, the insulating layer 11, and the adhesion layer, but also with the surrounding environment such as air and water and other catalysts alone or in combination with each other.
  • the reducing agent may be included in the entire adhesion layer, may be included only in the front surface on the conductor 12 side of the adhesion layer, or included only in the front surface on the insulating layer 11 side. It may be.
  • the oxidizing agent may be included on the front surface of the adhesion layer on the conductor 12 side, and the oxidizing agent may be included on the front surface of the adhesion layer on the insulating layer 11 side.
  • the ratio of the reducing agent contained in the adhesion layer is arbitrary, and may be a trace amount as long as it has a reducing property. The same applies to the oxidizing agent.
  • the reducing agent contained in the front surface on the insulating layer 11 side of the adhesion layer may be different from or the same as the reducing agent contained in the front surface on the conductor 12 side of the adhesion layer. Also good.
  • a configuration in which a reducing agent suitable for the reduction of the conductor 12 is included on the conductor 12 side of the adhesion layer, and a reducing agent suitable for the insulating layer 11 is included on the insulating layer 11 side of the adhesion layer. can be adopted.
  • the adhesion layer according to the present disclosure is provided. The same applies to the oxidizing agent.
  • an adhesion layer can be provided as a combination layer.
  • an adhesion layer (not shown) is provided between the insulating layer 11 and the conductor 12 formed thereon, and between the insulating layer 14-1 and the conductor 12-1 constituting the combination layer.
  • an adhesion layer (not shown) may be provided between the conductor 12-1 formed on the insulating layer 14-1 constituting the combination layer and the insulating layer 14-2 formed thereon.
  • a combination layer of the adhesion layer and the conductor 12-2 may be formed instead of the combination layer of the insulating layer 14-2 and the conductor 12-2.
  • the manufacturing method of the electronic component mounting board according to the present embodiment may further include the pressing step described in the first embodiment after the conductor forming step. Thereby, peel strength can be further improved.
  • FIG. 17 illustrates an example of an electronic component mounting board according to an embodiment of the present disclosure.
  • a conductor 12 is formed on an insulating layer 11.
  • the conductor 12 includes an electroless plating layer 21 in the lowermost layer on the insulating layer 11 side.
  • the electroless plating layer 21 and the electrolytic plating layer 22 are laminated in order from the lowermost layer on the insulating layer 11 side.
  • strength of the insulating layer 11 and the conductor 12 can be raised because the insulating layer 11 and the electroless-plating layer 21 are contacting.
  • the electroless plating layer 21 is an arbitrary conductor formed by an arbitrary method that is not electrolytic plating.
  • FIG. 17 an example in which the electrolytic plating layer 22 is laminated on the electroless plating layer 21 is shown, but the entire conductor 12 where the electrolytic plating layer 22 is not disposed is formed of the electroless plating layer 21. There may be some forms.
  • FIG. 18 shows an enlarged view of the boundary portion between the insulating layer 11 and the conductor 12.
  • FIG. 18B shows a cross-sectional shape of the insulating layer 11 at the front surface 11U
  • FIG. 18A shows a cross-sectional shape of A-A ′.
  • the insulating layer 11 has irregularities on the front surface 11U on the conductor 12 side. The irregularities can be concave or convex or both.
  • the electroless plating layer 21 grows from the lower portion of the conductor 12 disposed on the insulating layer 11 side, and is in direct contact with the front surface 11U of the insulating layer 11.
  • the convex portions denoted by reference numerals 112-6 and 112-9 may or may not be formed.
  • a particulate material such as Ni or Fe for forming the convex shape is formed between the front surface U of the adhesion layer and the electroless plating layer 21. It is included.
  • the present disclosure forms irregularities on the front surface of the adhesion layer, and therefore does not include a particulate material for forming a convex shape on the conductor 12. For this reason, the content of the substance different from the electroless plating layer 21 in the lowermost layer of the conductor 12 is 30% or less.
  • the electroless plating layer 21 is formed of a single material.
  • single substance includes metals and alloys.
  • the conductive protrusions from the conductor 12 side to the adhesion layer side of the present disclosure do not have a conduction portion in the adhesion layer as in the tunnel 113 shown in FIG. That is, the electroless plating layer 21 is formed only on one side of the front surface of the adhesion layer.
  • the conductor 12 grows from the position of the conductor 12 toward the center of the adhesion layer. For this reason, the conductor 12 becomes thinner from the vicinity of the front surface of the adhesion layer on which the conductor 12 is disposed toward the center of the adhesion layer.
  • the present disclosure forms not only the shape of the conductor 12 from the vicinity of the front surface of the adhesion layer toward the insulating layer 11 in order to form irregularities on the front surface of the adhesion layer, There may be a shape that spreads from the vicinity of the front surface of the adhesion layer 21 toward the insulating layer 11 as shown by the recesses 111-1, 111-3, and 111-6.
  • the recesses 111-8 and 111-9 in FIG. 18 may be formed obliquely from the vicinity of the front surface 11U of the insulating layer 11 toward the center of the insulating layer 11.
  • the distance between the recess 111-8 and the recess 111-9 is closer to the insulating layer 11 than to the vicinity of the front surface 11U.
  • the insulating layer 11 can be held between the concave portion 111-8 and the concave portion 111-9, and the peel strength between the conductor 12 and the insulating layer 11 can be further increased.
  • the present disclosure forms irregularities on the front surface 11U of the insulating layer 11
  • the arrangement of the irregularities on the front surface 11U of the insulating layer 11 has regularity due to the method of forming the irregularities.
  • the uneven shape of the flat surface or roll appears as it is on the front surface 11U.
  • the concavo-convex shape includes straight lines having a constant width or a constant interval, recesses or protrusions having a constant width or a constant interval as shown in reference numerals 111-8, 111-9 shown in FIG. 18 and FIG. Remains.
  • the unevenness is formed by cutting the front surface 11U, linear marks remain in the cutting direction as shown in FIGS. 21 (b) and 21 (c).
  • FIG. 18 and FIG. 21 (d) When irregularities are formed using foaming chemicals, circular foam marks as shown in reference numerals 111-1 to 111-7 shown in FIG. 18 and FIG. 21 (d) remain.
  • the inner diameters of the recesses 111-1 to 111-7 may be constant or different.
  • the convex portion 112-1 may also be formed in the concave portions 111-2 to 111-7.
  • the circle included in the irregularities may be formed not only in the concave portions but also in the convex portions.
  • 18A and 18B is not limited to the above-described shape, and includes an arbitrary shape formed when the unevenness is formed. For example, a wedge shape, a bowl shape, a trapezoid, a pendulum, a trapezoid with two peaks, and the like can be exemplified.
  • Regularity of irregularities can be found by including a wide range even if regularity is not seen in a narrow range.
  • the irregularity regularity may not appear within one chip depending on the method of forming the irregularities.
  • the trace of the unevenness forming material can appear for the first time with any number of chips of 2 or more.
  • the manufacturing method of the electronic component mounting substrate according to the present embodiment includes an unevenness forming step before the conductor forming step.
  • the insulating layer 11 is prepared (FIG. 22A), and unevenness is formed on the front surface 11U of the insulating layer 11 (FIG. 22B).
  • the unevenness is formed on the entire area of the front surface 11U where the wiring pattern of the conductor 12 can be formed.
  • the unevenness as shown in FIG. 18 is also present in the region of the insulating layer 11 where the conductor 12 on the front surface 11U side is not disposed. Is formed.
  • the method for forming the unevenness is arbitrary.
  • the uneven shape formed on the flat surface or on the roll is transferred to the front surface 11U, or an insulating sheet having the uneven shape is embedded in the front surface 11U.
  • Physical formation of the surface, mechanical formation such as cutting the front surface 11U with a brush, and chemical formation such as dissolving or swelling the front surface 11U using chemicals. May be combined.
  • the uneven shape of the front surface 11U of the insulating layer 11 may be different between the region where the conductor 12 is disposed and the region where the conductor 12 is not.
  • the conductor forming step is as described in the first embodiment, but this embodiment is different in that the electroless plating layer 21 is provided.
  • the electroless plating layer 21 is formed (FIG. 22C), the electrolytic plating layer 22 is formed (FIG. 22D), and the electroless plating layer 21 is removed (FIG. 22E).
  • the electroless plating layer 21 can be formed by applying a liquid or paste conductor in addition to chemical plating.
  • the electroless plating layer 21 is formed on the entire area of the front surface 11U where the wiring pattern of the conductor 12 can be formed.
  • the electrolytic plating layer 22 is formed in the shape of a wiring pattern.
  • the removal of the electroless plating layer 21 removes the electroless plating layer 21 formed in a region other than the wiring pattern while leaving the electrolytic plating layer 22. At this time, the corner of the conductor 12 (reference numeral 12E shown in FIG. 17) is rounded. In the present disclosure, since the conductor 12 is grown from the insulating layer 11 side, in the cross section perpendicular to the insulating layer 11, the corners of the upper surface of the conductor 12 facing the surface on the insulating layer 11 side are rounded.
  • region which forms the electroless-plating layer 21 are formed of the wiring pattern of the conductor 12 of the front surface 11U. Only the area may be used.
  • the electroless plating layer 21 may be directly formed in the shape of the wiring pattern without forming the electrolytic plating layer 22. In this case, the entire conductor 12 is composed of the electroless plating layer 21.
  • a single-sided substrate is exemplified as an example of the electronic component mounting substrate according to the present disclosure, but the present disclosure is not limited to this.
  • the electronic component mounting substrate according to the present disclosure may be a double-sided substrate.
  • the structure of the insulating layer 11 and the conductor 12 described in this embodiment may be formed only on one side, or may be formed on both sides.
  • the electronic component mounting board according to the present disclosure may be a multilayer board.
  • the structure of the insulating layer 11 and the conductor 12 described in the present embodiment may be included in at least one layer of the multilayer substrate.
  • the conductor 12 includes the electroless plating layer 21 in the lowermost layer on the insulating layer 11 side, and the insulating layer 11 and the electroless plating layer 21 are in contact with each other. For this reason, this embodiment can provide the board
  • the unevenness may be formed on the front surface of the adhesive layer in contact with the conductor 12, or on the front surface of the adhesive layer in contact with the insulating layer 11.
  • the front surface 11U of the insulating layer 11 in contact may be used.
  • the conductor 12 of the present embodiment has a conductor recess (recess) 200 on the side surface.
  • the conductor recess 200 may be formed by using a resist material containing the granular material 250. A specific example is shown.
  • a resist layer 290 is formed using a resist material containing the granular material 250 (see FIG. 23A).
  • the portion of the resist layer 290 where the conductor 12 is provided is removed by edging or the like (see FIG. 23B).
  • the particulate material 250 is not removed by selecting an edging agent or the like. Note that the particulate material 250 contained in the resist layer 290 is removed together with the resist layer 290.
  • the conductor 12 is formed by performing plating by electroless plating or electrolytic plating in a state where the granular material 250 is exposed from the side surface of the opening 295 provided in the resist layer 290. As a result, the conductor 12 having the conductor recess 200 is formed (see FIG. 23C).
  • the resist layer 290 and the granular material 250 are removed by etching or the like. Also at this time, the particulate material 250 contained in the resist layer 290 is removed together with the resist layer 290 (see FIG. 23D).
  • the conductor 12 having the conductor recess 200 is pushed into the semi-cured insulating layer 11 (see FIG. 23E), and then the insulating layer 11 is cured.
  • a part of insulating layer 11 will be located in the conductor recessed part 200 of the conductor 12, and the adhesive force with respect to the insulating layer 11 of the conductor 12 can be improved.
  • the side surface of the conductor 12 of the present embodiment has a conductor convex portion (convex portion) 210.
  • the conductor convex part 210 and the conductor concave part 200 may be provided in a mixed manner on the side surface of the conductor 12.
  • the conductor convex portion 210 may be formed by using a resist material containing the granular material 250. A specific example is shown.
  • a resist layer 290 is formed using a resist material containing a granular material 250 (see FIG. 24A).
  • the portion of the resist layer 290 where the conductor 12 is provided is removed by edging or the like (see FIG. 24B).
  • the particulate material 250 is removed by selecting an edging agent or the like. Note that the particulate material 250 contained in the resist layer 290 is removed together with the resist layer 290.
  • the resist layer 290 is removed by etching or the like (see FIG. 24D). Also at this time, the particulate material 250 contained in the resist layer 290 is removed together with the resist layer 290.
  • the conductor 12 having the conductor projections 210 is pushed into the semi-cured insulating layer 11, and then the insulating layer 11 is cured (see FIG. 24E).
  • the conductor convex part 210 will be located in the insulating layer 11, and the adhesive force with respect to the insulating layer 11 of the conductor 12 can be heightened.
  • the electronic component according to the present embodiment includes the electronic component mounting substrate according to the present disclosure, and executes a predetermined process using the electronic component mounting substrate according to the present disclosure.
  • the process is an arbitrary process using an electronic component.
  • the electronic device according to the present embodiment uses the electronic component according to the present disclosure as at least one of the mounted electronic components.
  • the electronic component or the electronic device according to the present disclosure is used for at least one of the mounted electronic component and the electronic device.
  • the present disclosure can be applied to any apparatus including an electronic component mounting board.
  • devices to which the present disclosure can be applied include, for example, automobiles, home appliances, communication devices, control devices, sensors, robots, drones, airplanes, spacecrafts, ships, production machines, construction machines, test machines, Examples include surveying machines, computer-related products, digital equipment, game machines, and watches.
  • the device is equipped with arbitrary functions according to the device.
  • the electronic component mounting substrate according to the present disclosure is used for an electronic device such as an electronic chip used when executing this function. Since the electronic component mounting substrate according to the present disclosure can improve the peel strength, the reliability of the electronic component, the electronic device, and the apparatus can be improved.
  • the electronic component mounting substrate and its manufacturing method of the present disclosure can be mounted on various electronic devices or applied to the manufacture of electronic devices.
  • Insulating layer 12 Conductor 121: Metal foil 122: Metal plating 13: Pattern resist 14: Insulating layer 15: VIA 11U: Front surfaces 111-1 to 111-9: Concave portions 112-1, 112-6, 112-9: Convex portions 113: Tunnel 21: Electroless plating layer 22: Electrolytic plating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

基板は、絶縁層１１と、前記絶縁層１１に設けられた導体１２と、を有している。前記導体１２は、底面及び側面の少なくとも一部が、前記絶縁層１１のおもて面よりも裏面側に位置している。

Description

電子部品搭載用基板及びその製造方法
　本開示は、電子部品搭載用基板及びその製造方法に関する。
　電子装置の高密度実装に伴い、電子部品搭載用基板にも導体の高密度化、小型化、薄型化、多層化が要求されるようになってきた。導体を高密度に実装したり、小型化をすると、絶縁層と絶縁層上に形成された導体との密着性が十分でない場合は、絶縁層と導体との間の密着が不十分となる。また、導体が絶縁層内で多層となっている場合は、絶縁層と導体との間の密着が不十分となる。
　導体を形成するために、セミアディティブ法を利用する場合には、絶縁層を加熱することによって、絶縁層と導体との密着性を向上させる技術が提案されている（例えば、特許文献１参照。）。
特開２０１２－１６９６００号公報
　しかしながら、薄いプリント基板を作ろうとしたり、あるいはセミアディティブ法などで絶縁層のおもて面と導体とを密着させようとすると、絶縁層と導体との密着性を十分に確保できない。あるいは、絶縁層が薄い場合は、導体の剥離が生じ易くなる場合が多かった。絶縁層と導体との密着性が不十分な場合は、そもそもプリント基板の製造が不可能であったり、製造できたとしても製造歩留りの悪化が避けられないという課題があった。
　そこで、前記課題を解決するために、本開示は、電子部品搭載用基板の密着性を向上することを目的とする。
　上記目的を達成するために、絶縁層上に形成された導体を絶縁層に埋め込むこととした。また、絶縁層及び導体の組合せの層が絶縁層上に１層以上形成されている場合は、少なくともいずれかの組合せの層に含まれる導体の少なくとも一つを絶縁層の方向に埋め込むこととした。
　本開示に記載の電子部品搭載用基板は、電子部品を搭載可能な基板であり、絶縁層上に導体が形成されていればよい。本開示では、絶縁層上に導体が形成されている基板を、電子部品搭載用基板と称することとする。さらに本開示は、本開示に係る電子部品搭載用基板の搭載された、電子部品、電子デバイス、及び実装装置を含む。例えば、本開示に係る実装装置は、本開示に係る電子部品搭載用基板と、前記電子部品搭載用基板を用いて予め定められた処理を実行する電子部品と、を備える任意の装置である。このように、本開示は、電子部品搭載用基板を用いて動作するあらゆる電子部品、電子デバイス、及び装置に適用できる。
　本開示によれば、導体の少なくとも一部を絶縁層又は絶縁層に埋め込むため、電子部品搭載用基板の密着性すなわちピール強度を向上することができる。これにより、本開示は、電子部品搭載用基板の製造時における歩留り率の低下を防ぐとともに、電子部品搭載用基板の耐久性を向上し、電子部品搭載用基板の品質を総合的に向上することができる。さらに本開示は、本開示の配線基板を用いて動作する電子部品、電子デバイス、及び装置の信頼性を向上することができる。
絶縁層上に導体の形成する導体形成工程を説明する図である。 絶縁層上に導体の形成する導体形成工程を説明する図である。 導体を絶縁層に押し込む又は沈み込ませる押し込み工程を説明する図である。 加熱手順を説明する図である。 加熱手順を説明する図である。 加熱手順を説明する図である。 加熱手順を説明する図である。 加熱手順を説明する図である。 加熱したときの模式図を説明する図である。 導体の押し込み工程後の状態を説明する図である。 導体の押し込み工程後の状態を説明する図である。 導体を絶縁層に押し込む又は沈み込ませる押し込み工程を説明する図である。 導体を絶縁層に押し込む又は沈み込ませる押し込み工程を説明する図である。 導体の押し込み工程後の状態を説明する図である。 導体の押し込み工程後の状態を説明する図である。 ＶＩＡ形成工程を説明する図である。 第２の実施形態に係る電子部品搭載用基板の一例を示す断面図である。 無電解めっき層と導体との境界部分の一例を示す断面図である。 凹凸の第１例を示す拡大図である。 凹凸の第２例を示す拡大図である。 絶縁層のおもて面での凹凸の規則性の一例を示す。 第３の実施形態に係る電子部品搭載用基板の製造方法の説明図である。 導体凹部を有する導体を製造する方法の一例を示した断面図である。 導体凸部を有する導体を製造する方法の一例を示した断面図である。
　添付の図面を参照して本開示の実施形態を説明する。以下に説明する実施形態は本開示の実施の例であり、本開示は以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
（第１の実施形態）
　本実施形態では、絶縁体層が絶縁層である場合について説明する。本開示に係る電子部品搭載用基板の製造方法は、以下に述べる導体形成工程及び押し込み工程を順に備える。これにより、本開示は、絶縁層と導体との間の密着性すなわちピール強度を向上することができる。
　本開示の絶縁層上に導体の形成する導体形成工程を図１（ａ）から図１（ｃ）に示す。図１（ａ）から図１（ｃ）において、１１は絶縁層、１２は導体、１２１は金属箔、１２２は金属めっきを示す。なお、図１の上下方向が基板の厚み方向であり、図１における上面がおもて面となり、図１における下面が裏面となる。
　絶縁層１１は、プリント基板に用いることの可能な絶縁体である。絶縁層１１に用いられる材料は、例えば樹脂であるが、これに限らず絶縁性をもつガラスやセラミックなどの任意の物質が含まれていてもよい。絶縁層１１は、２種類以上の絶縁性の物質が混合されていてもよい。例えば、絶縁層１１に、繊維状又は粒状の絶縁体が含まれていてもよい。
　絶縁層１１は、樹脂に基材を混入した絶縁体であってもよい。樹脂としては、熱効硬化型樹脂、又は紫外線硬化型樹脂が好ましい。一定の耐熱性があれば、熱可塑性樹脂を使ってもよい。熱硬化性の樹脂としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シアネート樹脂が例示できる。熱可塑性樹脂は、熱変形温度が５０度Ｃ以上であればよい。変形温度は高ければ高いほどよい。基材としては、ガラス繊維、セラミック粒子、セルロース繊維が例示できる。蜘蛛の巣の繊維などの自然物でもよい。基材は、これらに限定されるものではない。また、ガラスクロスに上記の樹脂を含浸させて半硬化させたプリプレグを積層し、加熱・加圧して絶縁層を構成してもよい。以下のいずれの実施形態でも同様である。
　導体１２は、プリント基板の導体に用いることの可能な任意の材料によって形成されている導体層であり、金属箔、金属めっき、圧延板を含む。導体１２を構成する金属箔１２１、金属めっき１２２の材料は導電性のあるあらゆる金属、合金又はペーストである。或いは、導電性があれば、カーボンやセラミックス等の金属以外のあらゆる物質であっても、導体１２の一部又は全部として用いることができる。導体１２に適用する金属としては、銅、金、銀、アルミニウム、ニッケル又はこれらの金属を質量％で最も多く含む合金やペーストが例示できるが、これらに限定されるものではない。以下のいずれの実施形態でも同様である。
　金属箔１２１が張られた絶縁層１１（図１（ａ））の金属箔１２１に、金属めっきを行う（図１（ｂ））。次に、公知のパネルめっき法やパターンめっき法で、絶縁層１１にパターン化された導体１２を形成する（図１（ｃ））。このように形成された導体１２は、金属箔とその金属箔にめっきされた金属めっき層を含むことになる。
　本開示の絶縁層上に導体の形成する他の導体形成工程を図２（ａ）から図２（ｄ）に示す。この製造方法はセミアディティブ法として知られている。図２（ａ）から図２（ｄ）において、１１は絶縁層、１２は導体、１３はパターンレジストを示す。
　パターンレジスト１３の材料としては、感光性ドライフィルム、液状レジスト、ＥＤレジストが例示できるが、これらに限定されるものではない。以下のいずれの実施形態でも同様である。これらの材料は光硬化型や光溶解型がある。
　絶縁層１１（図２（ａ））にパターンレジストを塗布し、最終的に導体となる部分以外のパターンレジストを除去する（図２（ｂ））。残されたパターンレジスト１３以外の部分に無電解めっきなどで導体を成長させる（図２（ｃ））。パターンレジスト１３を除去し、導体１２を残す。このときに、後述する図１７に示すように、絶縁層１１に垂直な断面では、導体１２の上面（頂面）の角１２Ｅが丸みを帯びる。この導体形成工程で、絶縁層１１にパターン化された導体１２を形成する。導体形成工程は、ここで説明した方法に限定されるものではない。
　本開示の導体を絶縁層に押し込む押し込み工程を図３（ａ）から図３（ｂ）に示す。図３（ａ）から図３（ｂ）において、１１は絶縁層、１２は導体を示す。絶縁層１１のおもて面に形成された導体１２（（図３（ａ））を、機械的に絶縁層１１に機械的に押し込むと、導体１２の一部が絶縁層１１のおもて面に埋まる（図３（ｂ））。図３（ｂ）は、本開示の電子部品搭載用基板の例である。機械的に押し込む作業は、例えば、平面のプレス面を有するプレス機を用いて、絶縁層１１のおもて面に形成された導体１２の全て、又は一部を絶縁層１１に押し込む。
　導体１２を絶縁層１１に押し込むことによって、導体１２の底面だけでなく、導体１２の側面の少なくとも一部が絶縁層１１に密着し、絶縁層１１と導体１２との間のピール強度が向上する。
　導体１２が絶縁層１１に埋め込まれた電子部品搭載用基板を実現する方法は、絶縁層１１への導体１２の機械的な埋め込みに限定されない。例えば、押し込み工程において、導体１２と絶縁層１１の両方又はいずれかを加熱し、導体１２を絶縁層１１に沈み込ませてもよい。これにより、導体１２に力を加えることなく、絶縁層１１に導体１２を埋め込むことができる。
　このとき、導体１２を絶縁層１１に押し込まなくてもよいが、弱い力で導体１２を絶縁層１１に押し込んでもよい。これにより、導体１２の頂面である上面の位置を容易に制御することができる。このように、本開示における押し込みは、微弱な力での押し込みも含む。以下、押し込み工程の一例として、押し込み工程において、導体１２を絶縁層１１に機械的に押し込む押し込み手順に加え、導体１２と絶縁層１１の両方又はいずれかを加熱する加熱手順を有する例について説明する。
　押し込み工程において、導体１２を絶縁層１１に機械的に押し込む際に、導体１２と絶縁層１１の両方又はいずれかを加熱してもよい。絶縁層が固すぎる場合やピール強度をより向上させたい場合に有効である。加熱は、ヒータを押し当てたり、ＬＥＤライト光や赤外線を照射したり、熱風を浴びせたりすることで実現する。ヒータで加熱したパネルで導体１２を機械的に押し込むことでもよい。
　加熱手順を図４、図５、図６、図７、図８に示す。図４、図５、図６、図７、図８において、１１は絶縁層、１２は導体である。図４、図５、図６、図７、図８において、（ａ）、（ｂ）、（ｃ）は順番を示す。熱の加熱手順としては、まず加熱し（図４（ｂ））、加熱しながら機械的に押し込む（図４（ｃ））手順でもよい。まず加熱し（図５（ｂ））、加熱を中止して機械的に押し込む（図５（ｃ））手順でもよい。加熱することと機械的に押し込むことを同時に進める（図６（ｂ））手順でもよい。まず機械的に押し込み（図７（ｂ））、機械的に押し込みながら加熱する（図７（ｃ））手順でもよい。まず機械的に押し込み（図８（ｂ））、機械的な押し込みを中止して加熱する（図８（ｃ））手順でもよい。
　加熱したときの模式図を図９（ａ）に示す。導体１２は金属であり、絶縁層１１は樹脂であるため、膨張率は絶縁層１１より導体１２の方が大きい。そのため、適度な温度で加熱することによって、導体１２は絶縁層１１に密着し、アンカー効果が得られる。その後、徐熱しても（図９（ｂ）、導体１２と絶縁層１１の密着度は加熱する前より向上している。従って、絶縁層１１と導体１２との間のピール強度が向上する。
　押し込み工程において、導体の押し込み後の状態を図１０（ａ）、図１０（ｂ）、図１１（ａ）、図１１（ｂ）、図１１（ｃ）で説明する。図１０（ａ）、図１０（ｂ）、図１１（ａ）、図１１（ｂ）、図１１（ｃ）は、本開示の電子部品搭載用基板の例である。図１０（ａ）、図１０（ｂ）、図１１（ａ）、図１１（ｂ）、図１１（ｃ）において、１１は絶縁層、１２は導体である。これらの説明において、図１０（ａ）に示すように、導体１２では、絶縁層１１の側（絶縁層１１に近い側）を底面、底面に対向する側（（絶縁層から遠い側）を上面（頂面）、上面と底面に挟まれる側を側面と呼称し、絶縁層１１では、導体１２の載っている側をおもて面と言い、反対側の面を裏面と言う。
　導体１２を、導体１２の底面及び側面の一部が絶縁層１１のおもて面よりも低い位置となるまで押し込んでもよい（図１０（ａ））。導体１２の底面の全部及び側面の一部が絶縁層１１と密着するため、絶縁層１１と導体１２との間のピール強度が向上する。また、導体１２を、導体１２の上面が絶縁層１１のおもて面と同一面となる位置まで押し込んでもよい（図１０（ｂ））。導体１２の底面の全部及び側面の全部が絶縁層１１と密着するため、絶縁層１１と導体１２との間のピール強度がより向上する。
　なお、図１０（ａ）では、底面の両側に配置されている側面が共に絶縁層１１に埋め込まれる例を示したが、本開示はこれに限定されず、例えば底面の両側に配置されている側面の片方のみが絶縁層１１に埋め込まれていてもよい。図１０（ａ）では導体１２の上面がｘ軸方向に広がっているが、本開示はこれに限定されず、導体１２の上面はｘ軸方向に対して傾斜していてもよい。
　さらに、図１０（ａ）及び図１０（ｂ）では、導体１２の断面形状が四角形である例を示したが、本開示に係る導体１２の断面形状は任意である。例えば、導体１２の上面は湾曲していてもよく、側面と上面との境界が連続した曲線をなしていてもよい。
　導体１２を、導体１２の底面、側面だけでなく、上面が絶縁層１１のおもて面よりも低い位置となるまで押し込んでもよい（図１１（ａ）、図１１（ｂ）、図１１（ｃ））。図１１（ａ）では、導体１２を、導体１２の上面が絶縁層１１のおもて面よりも低い位置となるまで押し込んでいるが、導体１２の上面は露出している。導体１２の底面の全部及び側面の全部が絶縁層１１と密着するため、絶縁層１１と導体１２との間のピール強度がより向上する。図１１（ｂ）では、導体１２を、導体１２の上面が絶縁層１１のおもて面よりも低い位置となるまで押し込んでいるが、導体１２の上面の一部は露出している。導体１２の底面の全部、側面の全部及び上面の一部が絶縁層１１と密着するため、絶縁層１１と導体１２との間のピール強度がいっそう向上する。図１１（ｃ）では、導体１２を、導体１２の上面が絶縁層１１のおもて面よりも低い位置となるまで押し込んで、導体１２の上面まで絶縁層１１にうずもれている。導体１２の底面の全部、側面の全部及び上面の全部が絶縁層１１と密着するため、絶縁層１１と導体１２との間のピール強度がさらにいっそう向上する。
　なお、図１０（ａ）、図１０（ｂ）及び図１１（ａ）では導体１２の３面が絶縁層１１と密着する。ｙ－ｚ平面についても同様の構造を有する場合、導体１２の５面が、絶縁層１１と密着する。このように、ｘ軸方向に広がる導体１２の底面に加え、ｙ軸方向に広がる導体１２の側面の一部又は全部が絶縁層１１と密着するため、導体１２に印加されるｘ、ｚ軸方向の負荷に対し、ピール強度を高めることができる。
　また、図１１（ｂ）及び図１１（ｃ）では導体１２の４面が絶縁層１１と密着する。ｙ－ｚ平面についても同様の構造を有する場合、導体１２の６面が、絶縁層１１と密着する。このように、ｘ軸方向に広がる導体１２の底面に加え、ｙ軸方向に広がる導体１２の側面の一部又は全部、及びｘ軸方向に広がる導体１２の上面の一部又は全部、が絶縁層１１と密着するため、導体１２に印加されるｘ、ｙ、ｚ軸方向の負荷に対し、ピール強度を高めることができる。
　なお、図１０及び図１１では導体１２の底面が絶縁層１１と密着する例を示したが、本開示はこれに限定されない。例えば、本開示は、図１０（ａ）、図１０（ｂ）、図１１（ａ）において、導体１２の底面の一部又は全部が絶縁層１１の裏面に露出する、導体１２の２面が絶縁層１１と密着する形態も含む。ｙ－ｚ平面についても同様の構造を有する場合、導体１２の４面が、絶縁層１１と密着する。この場合、ｙ軸方向に広がる導体１２の側面の一部又は全部が絶縁層１１と密着するため、導体１２に印加されるｘ、ｚ軸方向の負荷に対し、ピール強度を高めることができる。
　また、図１１（ｂ）において、導体１２の底面の全部が絶縁層１１の裏面に露出する、導体１２の３面が絶縁層１１と密着する形態も含む。ｙ－ｚ平面についても同様の構造を有する場合、導体１２の５面が、絶縁層１１と密着する。この場合、ｘ軸方向に広がる導体１２の上面の一部、ｙ軸方向に広がる導体１２の側面の一部又は全部、が絶縁層１１と密着するため、導体１２に印加されるｘ、ｙ、ｚ軸方向の負荷に対し、ピール強度を高めることができる。
　また、図１１（ｂ）において、導体１２の底面の一部が絶縁層１１の裏面に露出する、導体１２の４面が絶縁層１１と密着する形態も含む。ｙ－ｚ平面についても同様の構造を有する場合、導体１２の６面が、絶縁層１１と密着する。この場合、ｘ軸方向に広がる導体１２の上面の一部、ｙ軸方向に広がる導体１２の側面の全部、ｘ軸方向に広がる導体１２の底面の一部、が絶縁層１１と密着するため、導体１２に印加されるｘ、ｙ、ｚ軸方向の負荷に対し、ピール強度を高めることができる。
　次に、電子部品搭載用基板が、絶縁層及び導体の組合せの層が絶縁層上に形成されている多層基板である例について説明する。以下の例では、絶縁層は、少なくとも１層の組合せの層に含まれる絶縁層であり、少なくとも１層の組合せの層に含まれる導体の少なくとも一部が、絶縁層に埋め込まれている。具体的には、絶縁層と、前記絶縁層に形成された導体と、前記導体及び前記絶縁体基板の上層に、絶縁層及び前記絶縁層に形成された導体の組合せを各１組以上と、を備え、前記導体のうち少なくとも一つは、前記絶縁層又は絶縁層に埋め込まれている電子部品搭載用基板について説明する。
　図１２（ａ）、図１２（ｂ）、図１２（ｃ）、図１３（ａ）、図１３（ｂ）、図１３（ｃ）において、１１ａは積層絶縁層、１２は導体、１４は積層絶縁層である。図１２及び図１３では、積層絶縁層１４及び導体１２の組み合わせの一例として、積層絶縁層１４－１及び導体１２－１の組み合わせの層と、積層絶縁層１４－２及び導体１２－２の組み合わせの層と、積層絶縁層１４－３及び導体１２－３の組み合わせの層と、を形成する例を示す。積層絶縁層１１ａ，１４は絶縁層を構成している。
　導体形成工程又は第二の導体形成工程では、積層絶縁層１１ａ上に、又は各積層絶縁層１４上に導体を形成する（図１２（ａ）、図１２（ｂ）、図１２（ｃ）、図１３（ａ）、図１３（ｂ）、図１３（ｃ））。組合せの層に導体を形成するには、積層絶縁層１１ａ上に導体１２を形成する（導体形成工程）。さらに、導体１２及び積層絶縁層１１ａの上層に、積層絶縁層１４を形成して、その積層絶縁層１４上にさらに導体を形成する（第二の導体形成工程）。第二の導体形成工程を所用の回数だけ繰り返す。
　積層絶縁層１４の材料は、積層絶縁層１１ａに適用できるものと同じでよい。以下のいずれの実施形態でも同様である。
　導体１２を最上層の積層絶縁層１４に押し込む又は沈み込ませる押し込み工程では、最上層の積層絶縁層１４を形成した後（図１２（ｂ））、最上層の導体１２を積層絶縁層１４に押し込む又は沈み込ませる（図１２（ｃ））。
　導体１２を積層絶縁層１１ａに押し込む又は沈み込ませる押し込み工程や、導体１２を中間の積層絶縁層１４に押し込む又は沈み込ませる押し込み工程では、積層絶縁層１１ａに導体１２を形成した後や、積層絶縁層１４を形成して導体１２を形成した後に、導体１２を積層絶縁層１１ａや積層絶縁層１４に機械的に押し込む（図１３（ａ））。最後の第二の導体形成工程では、最上層の積層絶縁層１４上に導体１２を形成し（図１３（ｂ））、押し込み工程では、最上層の導体１２を最上層の積層絶縁層１４に機械的に押し込む又は沈み込ませる（図１３（ｃ））。
　導体形成工程や第二の導体形成工程で導体１２を形成するには、図１（ａ）から図１（ｃ）に示す工程、あるいは図２（ａ）から図２（ｄ）に示す工程を適用することができる。
　押し込み工程において、導体１２を積層絶縁層１１ａや積層絶縁層１４に押し込む又は沈み込ませる際に、積層絶縁層１１ａ、積層絶縁層１４、導体１２の少なくともいずれかに加熱してもよい。加熱は、ヒータを押し当てたり、赤外線を照射したり、熱風を浴びせたりして、実現することができる。ヒータで加熱したパネルで導体１２を機械的に押し込むことでもよい。加熱手順は図４、図５、図６、図７、図８に示したものと同様の手順が可能である。
　本開示の電子部品搭載用基板では、積層絶縁層１１ａと積層絶縁層１４が一体化されていることがある。あるいは、積層絶縁層１４が隣接して複数ある場合は、隣接する積層絶縁層１４同士が一体化されていることがある。
　押し込み工程において、積層絶縁層１４への導体１２の押し込み後の状態は図１０（ａ）、図１０（ｂ）、図１１（ａ）、図１１（ｂ）、図１１（ｃ）と同様である。積層絶縁層１４への導体１２の押し込み後の状態を図１４（ａ）、図１４（ｂ）、図１５（ａ）、図１５（ｂ）、図１５（ｃ）で説明する。図１４（ａ）、図１４（ｂ）、図１５（ａ）、図１５（ｂ）、図１５（ｃ）は、本開示の電子部品搭載用基板の例である。図１４（ａ）、図１４（ｂ）、図１５（ａ）、図１５（ｂ）、図１５（ｃ）において、１２は導体、１４は積層絶縁層である。これらの説明において、図１４（ａ）に示すように、導体１２では、積層絶縁層１１ａの側（積層絶縁層１１ａに近い側）を底面、底面に対向する側（積層絶縁層１１ａから遠い側）を上面、上面と底面に挟まれる側を側面と呼称し、積層絶縁層１４でも、積層絶縁層１１ａから遠い側を上面と呼称する。
　導体１２を、導体１２の底面及び側面の一部が積層絶縁層１４の上面よりも低い位置となるまで押し込んでもよい（図１４（ａ））。導体１２の底面の全部及び側面の一部が積層絶縁層１４と密着するため、積層絶縁層１４と導体１２との間のピール強度が向上する。また、導体１２を、導体１２の上面が積層絶縁層１４の上面と同一面となる位置まで押し込んでもよい（図１４（ｂ））。導体１２の底面の全部及び側面の全部が積層絶縁層１４と密着するため、積層絶縁層１４と導体１２との間のピール強度がより向上する。
　導体１２を、導体１２の底面、側面だけでなく、上面が積層絶縁層１４の上面よりも低い位置となるまで押し込んでもよい（図１５（ａ）、図１５（ｂ）、図１５（ｃ））。図１５（ａ）では、導体１２を、導体１２の上面が積層絶縁層１４の上面よりも低い位置となるまで押し込んでいるが、導体１２の上面は露出している。導体１２の底面の全部及び側面の全部が積層絶縁層１４と密着するため、積層絶縁層１４と導体１２との間のピール強度がより向上する。図１５（ｂ）では、導体１２を、導体１２の上面が積層絶縁層１４の上面よりも低い位置となるまで押し込んでいるが、導体１２の上面の一部は露出している。導体１２の底面の全部、側面の全部及び上面の一部が積層絶縁層１４と密着するため、積層絶縁層１４と導体１２との間のピール強度がいっそう向上する。図１５（ｃ）では、導体１２を、導体１２の上面が積層絶縁層１４の上面よりも低い位置となるまで押し込んで、導体１２の上面まで積層絶縁層１４に埋まっている。導体１２の底面の全部、側面の全部及び上面の全部が積層絶縁層１４と密着するため、積層絶縁層１４と導体１２との間のピール強度がさらにいっそう向上する。
　最上層の導体１２を積層絶縁層１４に押し込む又は沈み込ませることによって、最終製品としての電子部品搭載用基板において、積層絶縁層１４と導体１２との間のピール強度が向上する。最上層の導体１２以外の導体を積層絶縁層１１ａや積層絶縁層１４に押し込む又は沈み込ませることによって、電子部品搭載用基板の製造過程において、積層絶縁層１１ａや積層絶縁層１４と導体１２との間のピール強度が向上して、製造過程での導体のはがれが防止できる。
　導体形成工程や第二の導体形成工程では押し込み工程を有する。その押し込み工程では、組合せの層に形成された導体１２のうち、異なる層に形成された導体１２同士を、電気的に接続する導体部の一例であるＶＩＡを形成するＶＩＡ形成工程を含んでもよい。ＶＩＡ形成工程の後に、導体１２を積層絶縁層１４に押し込む又は沈み込ませる。
　積層絶縁層１４で組合せの層に形成された導体１２のうち、異なる層に形成された導体１２同士を電気的に接続する導体部の一例であるＶＩＡについて説明する。図１６（ａ）、図１６（ｂ）、図１６（ｃ）、図１６（ｄ）にＶＩＡ形成工程を示す。図１６（ａ）、図１６（ｂ）、図１６（ｃ）、図１６（ｄ）において、１１ａは積層絶縁層、１２は導体、１４は積層絶縁層、１５はＶＩＡである。
　導体形成工程や第二の導体形成工程では、積層絶縁層１１ａ上に導体１２、積層絶縁層１４、導体１２を順次形成していく（図１６（ａ）、図１６（ｂ））。異なる層に形成された導体１２同士をＶＩＡ１５で電気的に接続する（図１６（ｃ））。この後、導体１２を積層絶縁層１４に機械的に押し込む又は沈み込ませると、ＶＩＡ１５が圧縮されて、アンカー効果が高まり、積層絶縁層１４と導体１２との間のピール強度が向上する。ここでは、積層絶縁層１１ａ上の導体１２と積層絶縁層１４上の導体１２同士を電気的に接続するＶＩＡ１５について説明したが、積層絶縁層１４上の導体１２と積層絶縁層１４上の導体１２同士を電気的に接続するＶＩＡ１５についても同様である。最上層の導体１２とその下層の導体１２同士を電気的に接続するＶＩＡ１５についても同様である。
　上記では、ＶＩＡ形成工程の後に、導体１２を積層絶縁層１１ａや積層絶縁層１４に機械的に押し込む又は沈み込ませたが、導体１２を積層絶縁層１１ａや積層絶縁層１４に機械的に押し込む又は沈み込ませた後にＶＩＡ１５を形成してもよいことはいうまでもない。
　上記各実施形態では、積層絶縁層の片側を示しつつ説明したが、片面基板に適用するのみならず、両面基板や多層基板の場合は、積層絶縁層の両側のそれぞれの側に本開示の技術が適用できる。両面基板や多層基板の場合、本実施形態でいう上層や上面は、積層絶縁層から遠い側の層や面を上層や上面と考えてよい。
　多層基板の場合、積層絶縁層上の導体、積層絶縁層から最も遠い最外層の導体及び積層絶縁層と最外層の間の層の任意の層の導体のうち、任意の導体を積層絶縁層や積層絶縁層に押し込む又は沈み込ませてもよい。例えば、最外層の導体が押し込まれ又は沈み込んでおり、かつ、積層絶縁層と最外層の間の中間層の導体が押し込まれ又は沈み込んだ形態、あるいは積層絶縁層と最外層の間の中間層の導体が押し込まれ又は沈み込んだ形態のいずれも含まれる。
　両面基板や多層基板の場合、両側の導体を押し込む又は沈み込ませるときは、両側から同時に導体に圧力をかけて、押し込む又は沈み込ませてもよい。
　加えて薄いプリント基板を作る際に、銅箔が傷みやすく、キャリア付銅箔の利用を余儀なくされている現状があり、この現状は、第一にキャリア付銅箔の価格の高さ、第二に不良率の高さ、第三に製造工程の管理度への要求の高さという課題もあった。本開示によれば、キャリア付銅箔を使用しなくても、基板厚の薄い一層プリント基板あるいは多層プリント基板を作ることが出来る。さらに、ＶＩＡを作ることによるビルドアップ法、あるいは貫通孔を作ることによるスルーホール法も本開示の技術の中で利用することができる。
（第２の実施形態）
　第１の実施形態において、絶縁層１１のうちの導体１２と接するおもて面に、導体１２との密着性の高い密着層（不図示）が設けられてよい。密着層は、絶縁体層１１及び導体１２との密着性が高い絶縁性の任意の物質である。この場合、本開示に係る電子部品搭載用基板の製造方法は、導体形成工程の前にさらに密着層形成工程を備える。
　密着層形成工程では、絶縁層１１上に密着層を形成する。導体形成工程では、密着層の上面に導体１２を形成する。密着層は、絶縁層１１上の導体１２の配置される領域の少なくとも一部に形成される。密着層は、導体１２の配置される全領域に形成されていることが好ましく、絶縁層１１の全体に形成されていてもよい。
　密着層は、絶縁層１１よりも導体１２との密着性の高い任意の物質である。密着層は、絶縁層１１と導体１２との間の少なくとも一部に配置されている。密着層は、絶縁層１１と導体１２との間の少なくとも一部に配置されていれば絶縁層１１と導体１２との密着強度を高めることができ、絶縁層１１と導体１２との間の全領域に配置されていてもよい。密着層は、絶縁層１１と導体１２との密着強度を高める物質を含む。密着強度を高める物質は、化学的相互作用、物理的相互作用及び機械的結合のいずれを用いたものであってもよい。機械的結合としては、例えば、後述する第２の実施形態に説明する凹凸が例示できる。
　化学的相互作用によって密着強度を高める物質として、密着層の一部又は全部に、接着剤として用いられている物質などが含まれていてもよい。例えば、一部又は全部の絶縁性物質による密着層の樹脂材料としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シアネート樹脂などの他、無機材料など、導体１２と絶縁層１１の双方に対して密着性の高い物質であれば何でもよい。金属酸化物、金属窒化物、金属炭化物及び酸化還元剤等の無機系の物質が、一部又は全部に含まれていてもよい。
　物理的相互作用によって密着強度を高める物質として、密着層の一部又は全部に、還元作用を有する還元剤及び酸化作用を有する酸化剤の少なくともいずれかが含まれていてもよい。還元剤は、導体１２、絶縁層１１及び密着層の少なくともいずれかに含まれる物質を還元する作用を有する。酸化剤は、導体１２、絶縁層１１及び密着層の少なくともいずれかに含まれる物質を酸化する作用を有する。還元剤及び酸化剤は、導体１２、絶縁層１１及び密着層だけでなく、空気や水などの周辺環境その他の触媒などと単独又は相互の組み合わせで反応させるものであってもよい。
　還元剤は、密着層の全体に含まれていてもよいし、密着層の導体１２側のおもて面のみに含まれていてもよいし、絶縁層１１側のおもて面のみに含まれていてもよい。酸化剤についても同様である。例えば、密着層の導体１２側のおもて面に還元剤が含まれ、密着層の絶縁層１１側のおもて面に酸化剤が含まれていてもよい。密着層に含まれている還元剤の割合は任意であり、還元する性質があれば微量であってもよい。酸化剤についても同様である。
　密着層の絶縁層１１側のおもて面に含まれている還元剤は、密着層の導体１２側のおもて面に含まれている還元剤と異なってもよいし、同じであってもよい。異なる例としては、例えば、密着層の導体１２側に導体１２の還元に適した還元剤が含まれ、密着層の絶縁層１１側に絶縁層１１に適した還元剤が含まれている構成も採用しうる。同じ例としては例えば、絶縁層１１と導体１２との間に還元剤として機能する物質が含まれていれば、本開示に係る密着層を備えることになる。酸化剤も同様である。
　図１２～図１３に示す多層基板の例では、組合せの層に密着層を設けることができる。例えば、絶縁層１１とその上に形成される導体１２との間、組み合わせの層を構成する絶縁層１４－１及び導体１２－１の間、に密着層（不図示）を設ける。また、組合せの層を構成する絶縁層１４－１上に形成されている導体１２－１とその上に形成される絶縁層１４－２との間に、密着層（不図示）を設けてもよい。この場合、絶縁層１４－２及び導体１２－２の組み合わせの層に代えて、密着層及び導体１２－２の組み合わせの層が形成されていてもよい。
　本実施形態に係る電子部品搭載用基板の製造方法は、導体形成工程の後に、第１の実施形態で説明した押し込み工程をさらに有していてもよい。これにより、ピール強度をさらに向上することができる。
（第３の実施形態）
　図１７に、本開示の実施形態に係る電子部品搭載用基板の一例を示す。本実施形態に係る電子部品搭載用基板は、絶縁層１１上に導体１２が形成されている。導体１２は、絶縁層１１側の最下層に、無電解めっき層２１を含む。例えば、導体１２は、絶縁層１１側の最下層から、順に、無電解めっき層２１及び電解めっき層２２が積層されている。このように、絶縁層１１と無電解めっき層２１が接していることで、絶縁層１１及び導体１２の密着強度を高めることができる。
　無電解めっき層２１は、電解めっきではない任意の方法で形成された任意の導体である。図１７では、無電解めっき層２１の上に電解めっき層２２が積層されている例を示すが、電解めっき層２２の配置されていない、導体１２の全体が無電解めっき層２１で形成されている形態もありうる。
　図１８に、絶縁層１１及び導体１２の境界部分の拡大図を示す。図１８（ｂ）は絶縁層１１のおもて面１１Ｕでの断面形状を示し、図１８（ａ）はＡ－Ａ’断面形状を示す。絶縁層１１は、導体１２側のおもて面１１Ｕに、凹凸を有する。凹凸は、凹部若しくは凸部又はこれらの両方でありうる。
　本開示では、絶縁層１１のおもて面１１Ｕに凹凸を形成し、その上から無電解めっき層２１を形成する。このため、図１９に示すように、無電解めっき層２１は、絶縁層１１側に配置されている導体１２下部から成長し、絶縁層１１のおもて面１１Ｕと直接接する。ここで、符号１１２－６及び１１２－９に示す凸部は、形成されていてもよいし、形成されていなくてもよい。
　アンカー効果を得るために導体１２に凸形状を形成した場合、密着層のおもて面Ｕと無電解めっき層２１との間には、凸形状を形成するためのＮｉやＦｅなどの粒状物質が含まれている。一方、本開示は、密着層のおもて面に凹凸を形成するため、導体１２に凸形状を形成するための粒状物質が含まれていない。このため、導体１２の最下層における、無電解めっき層２１とは異なる物質の含有量が３０％以下である。例えば、本開示の導体１２の最下層は、無電解めっき層２１が単一の物質で形成されている。ここで、「単一の物質」は、金属及び合金を含む。また、本開示の導体１２側から密着層側への導体凸部同士では、図２２に示すトンネル１１３のような、密着層内での導通部が形成されていない。すなわち、無電解めっき層２１は、密着層のおもて面の片側のみに形成されている。
　導体１２に形成した凸形状を用いてアンカーが形成されている場合、導体１２の位置から密着層の中心方向に向かって導体１２が成長している。このため、導体１２の配置されている密着層のおもて面付近から密着層の中心方向に向かって導体１２が細くなる。これに対し、本開示は、密着層のおもて面に凹凸を形成するため、密着層のおもて面付近から絶縁層１１に向かって導体１２が細くなる形状だけでなく、図１８の凹部１１１－１、１１１－３、１１１－６に示すような、密着層２１のおもて面付近から絶縁層１１に向かって広がる形状もありうる。
　図１８の凹部１１１－８及び１１１－９は、図２０に示すように、絶縁層１１のおもて面１１Ｕ付近から絶縁層１１の中心方向に向かって斜めに形成されていてもよい。この場合、凹部１１１－８と凹部１１１－９との距離は、おもて面１１Ｕ付近よりも絶縁層１１の深くの方が近いことが好ましい。これにより、凹部１１１－８と凹部１１１－９とで絶縁層１１を抱え込み、導体１２と絶縁層１１とのピール強度をより高めることができる。
　また、本開示は、絶縁層１１のおもて面１１Ｕに凹凸を形成するため、絶縁層１１のおもて面１１Ｕでの凹凸の配置が、凹凸の形成方法に起因する規則性を有する。
　平面上又はロール上に形成された凹凸形状を用いて凹凸を形成した場合、平面又はロールの凹凸形状がそのままおもて面１１Ｕに現れる。例えば、凹凸形状に一定幅又は一定間隔の直線が含まれる場合、図１８に示す符号１１１－８，１１１－９及び図２１（ａ）に示すような、一定幅又は一定間隔の凹部又は凸部が残る。おもて面１１Ｕを切削して凹凸を形成した場合、図２１（ｂ）及び図２１（ｃ）に示すような、切削方向に線状の跡が残る。
　起泡性の薬品を用いて凹凸を形成した場合、図１８に示す符号１１１－１～１１１－７及び図２１（ｄ）に示すような、円形状の泡の跡が残る。凹部１１１－１～１１１－７の内径は、一定であってもよいし、異なってもよい。また、凹部１１１－１のように、凹部１１１－１のなかに凸部１１２－１が形成されている二重円形状もある。この凸部１１２－１は、凹部１１１－２～１１１－７にも形成されていてもよい。また、凹凸に含まれる円形は、凹部だけでなく凸部に形成されていてもよい。なお、図１８（ａ）及び図１８（ｂ）のそれぞれに示す凹凸の断面形状は、上述の形状に限定されず、凹凸を形成する際に形成される任意の形状を含む。例えば、楔形状、鉤形状、台形、振り子、２山を持った台形などが例示できる。
　凹凸の規則性は、狭い範囲で規則性が見られなくても、広い範囲まで含めると規則性を見出すことができる。特に、電子部品搭載用基板はチップに分離されて電子部品等に搭載されるため、凹凸の形成方法によっては凹凸の規則性は１チップ内では現れないこともありうる。この場合は、２以上の任意の数のチップで初めて凹凸形成物質の痕跡が表れうる。
　図２２を参照しながら、本開示に係る電子部品搭載用基板の製造方法を説明する。本実施形態に係る電子部品搭載用基板の製造方法は、導体形成工程の前に凹凸形成工程を有する。
　凹凸形成工程では、絶縁層１１を用意し（図２２（ａ））、絶縁層１１のおもて面１１Ｕに凹凸を形成する（図２２（ｂ））。凹凸の形成は、おもて面１１Ｕのうちの導体１２の配線パターンの形成されうる全体の領域に行う。おもて面１１Ｕの全体に凹凸を形成した場合、絶縁層１１の導体１２の存在するおもて面１１Ｕの側の導体１２の配置されていない領域にも、図１８に示すような凹凸が形成されている。
　凹凸の形成方法は任意であり、例えば、平面上又はロール上に形成された凹凸形状をおもて面１１Ｕに転写する、或いは凹凸形状を有する絶縁性のシートをおもて面１１Ｕに埋め込むなどの物理的な形成、ブラシなどによっておもて面１１Ｕを切削するなどの機械的な形成、薬品を用いておもて面１１Ｕを溶解又は膨潤させるなどの化学的な形成、が例示でき、これらを組み合わせてもよい。なお、絶縁層１１のおもて面１１Ｕの凹凸形状は、導体１２の配置されている領域とそうでない領域とで異なっていてもよい。
　導体形成工程は、前述の第１の実施形態において説明したとおりであるが、本実施形態は無電解めっき層２１を備える点で異なる。無電解めっき層２１を形成し（図２２（ｃ））、電解めっき層２２を形成し（図２２（ｄ））、無電解めっき層２１を除去する（図２２（ｅ））。無電解めっき層２１の形成は、化学めっきのほか、液状又はペースト状の導体の塗布が例示できる。無電解めっき層２１の形成は、おもて面１１Ｕのうちの導体１２の配線パターンの形成されうる全体の領域に行う。電解めっき層２２は、配線パターンの形状に形成する。無電解めっき層２１の除去は、電解めっき層２２を残しつつ、配線パターン以外の領域に形成されている無電解めっき層２１を除去する。このときに、導体１２の角（図１７に示す符号１２Ｅ）が丸くなる。本開示では、導体１２を絶縁層１１側から成長させるため、絶縁層１１に垂直な断面では、導体１２の絶縁層１１側の面に対向する上面の角が丸みを帯びている。
　なお、絶縁層１１のおもて面１１Ｕのうちの凹凸を形成する領域、及び、無電解めっき層２１を形成する領域は、おもて面１１Ｕのうちの導体１２の配線パターンの形成される領域のみであってもよい。
　また、電解めっき層２２を形成せず、配線パターンの形状に無電解めっき層２１を直接形成してもよい。この場合、導体１２の全体が無電解めっき層２１で構成される。
　また、本実施形態では、本開示に係る電子部品搭載用基板の一例として片面基板を例示したが、本開示はこれに限定されない。例えば、本開示に係る電子部品搭載用基板は両面基板であってもよい。この場合、本実施形態で説明した絶縁層１１及び導体１２の構造が片面のみに形成されていてもよいし、両面に形成されていてもよい。また、本開示に係る電子部品搭載用基板は多層基板であってもよい。この場合、本実施形態で説明した絶縁層１１及び導体１２の構造が多層基板の少なくとも一つの層に含まれていればよい。
　以上説明したように、本実施形態は、導体１２が絶縁層１１側の最下層に無電解めっき層２１を含み、絶縁層１１及び無電解めっき層２１が接している。このため、本実施形態は、ピール強度の強い電子部品搭載用基板を提供することができる。
　なお、本実施形態では第１の実施形態への適用例について説明したが、本実施形態は第２の実施形態に適用してもよい。この場合、凹凸を形成するのは、導体１２に接する密着層のおもて面であってもよいし、絶縁層１１に接する密着層のおもて面であってもよいし、密着層に接する絶縁層１１のおもて面１１Ｕであってもよい。
（第４の実施形態）
　次に、第４の実施形態について説明する。本実施の形態の導体１２は側面に導体凹部（凹部）２００を有する。
　この導体凹部２００は、粒状物質２５０を含有するレジスト材料を用いることで形成されてもよい。具体的な一例を示す。
　まず、粒状物質２５０を含有するレジスト材料を用いてレジスト層２９０を形成する（図２３（ａ）参照）。
　その後、レジスト層２９０のうちの導体１２を設ける箇所をエッジング等によって除去する（図２３（ｂ）参照）。この際、エッジング剤を選択する等して、粒状物質２５０を除去しないようにする。なお、レジスト層２９０内に含有されている粒状物質２５０はレジスト層２９０とともに除去されることになる。
　その後、レジスト層２９０に設けられた開口２９５の側面から粒状物質２５０を露出させた状態で無電解めっき又は電解めっき等によるめっきを行い、導体１２を形成する。この結果、導体凹部２００を有する導体１２が形成されることになる（図２３（ｃ）参照）。
　その後、レジスト層２９０及び粒状物質２５０をエッチング等によって除去する。この際も、レジスト層２９０内に含有されている粒状物質２５０はレジスト層２９０とともに除去されることになる（図２３（ｄ）参照）。
　次に、導体凹部２００を有する導体１２を半硬化状態の絶縁層１１に押し込み（図２３（ｅ）参照）、その後で絶縁層１１を硬化させる。
　以上のような工程を経ることで、導体１２の導体凹部２００内に絶縁層１１の一部が位置することになり、導体１２の絶縁層１１に対する密着力を高めることができる。
（第５の実施形態）
　次に、第５の実施形態について説明する。本実施の形態の導体１２の側面が導体凸部（凸部）２１０を有する。なお、導体１２の側面には導体凸部２１０と導体凹部２００とが混在して設けられてもよい。
　この導体凸部２１０は、粒状物質２５０を含有するレジスト材料を用いることで形成されてもよい。具体的な一例を示す。
　まず、粒状物質２５０を含有するレジスト材料を用いてレジスト層２９０を形成する（図２４（ａ）参照）。
　その後、レジスト層２９０のうちの導体１２を設ける箇所をエッジング等によって除去する（図２４（ｂ）参照）。この際、エッジング剤を選択する等して、粒状物質２５０を除去するようにする。なお、レジスト層２９０内に含有されている粒状物質２５０はレジスト層２９０とともに除去されることになる。
　その後、無電解めっき又は電解めっき等によるめっきを行い、導体１２を形成する（図２４（ｃ）参照）。この結果、導体凸部２１０を有する導体１２が形成されることになる。
　その後、レジスト層２９０をエッチング等によって除去する（図２４（ｄ）参照）。この際も、レジスト層２９０内に含有されている粒状物質２５０はレジスト層２９０とともに除去されることになる。
　次に、導体凸部２１０を有する導体１２を半硬化状態の絶縁層１１に押し込み、その後で絶縁層１１を硬化させる（図２４（ｅ）参照）。
　以上のような工程を経ることで、絶縁層１１内に導体凸部２１０が位置することになり、導体１２の絶縁層１１に対する密着力を高めることができる。
（第６の実施形態）
　本実施形態では、本開示に係る電子部品搭載用基板の適用例について説明する。本実施形態に係る電子部品は、本開示に係る電子部品搭載用基板を備え、本開示に係る電子部品搭載用基板を用いて予め定められた処理を実行する。処理は電子部品による任意の処理である。
　本実施形態に係る電子デバイスは、搭載されている電子部品の少なくとも１つに、本開示に係る電子部品が用いられている。本実施形態に係る実装装置は、搭載されている電子部品及び電子デバイスのうちの少なくとも１つに、本開示に係る電子部品又は電子デバイスが用いられている。
　本開示は、電子部品搭載用基板を備えるあらゆる装置に適用可能である。本開示を適用可能な装置の一例を挙げると、例えば、自動車、家電製品、通信機器、制御機器、センサー、ロボット、ドローン、飛行機、宇宙船、船、生産機械、工事用機械、試験用機械、測量用機械、コンピュータ関連製品、デジタル機器、遊戯機器及び時計、が例示できる。
　装置には、装置に応じた任意の機能が搭載されている。この機能を実行する際に用いられる電子チップなどの電子デバイスに、本開示に係る電子部品搭載用基板を用いる。本開示に係る電子部品搭載用基板は、ピール強度を向上することができるため、電子部品、電子デバイス及び装置の信頼性を向上することができる。
　本開示の電子部品搭載用基板及びその製造法は、各種の電子装置に実装したり、電子装置の製造に適用することができる。
１１：絶縁層
１２：導体
１２１：金属箔
１２２：金属めっき
１３：パターンレジスト
１４：絶縁層
１５：ＶＩＡ
１１Ｕ：おもて面
１１１－１～１１１－９：凹部
１１２－１、１１２－６、１１２－９：凸部
１１３：トンネル
２１：無電解めっき層
２２：電解めっき層

Claims (12)

  1. 　絶縁層と、
    　前記絶縁層に設けられた導体と、
    　を備え、
    　前記導体は、底面及び側面の少なくとも一部が、前記絶縁層のおもて面よりも裏面側に位置していることを特徴とする基板。
  2. 　前記導体の側面の全部が、前記絶縁層のおもて面よりも裏面側に位置していることを特徴とする請求項１に記載の基板。
  3. 　前記導体の頂面と前記絶縁層のおもて面とは厚み方向において同じ高さに位置することを特徴とする請求項１又は２のいずれかに記載の基板。
  4. 　前記導体の頂面は、前記絶縁層のおもて面よりも裏面側に位置することを特徴とする請求項１又は２のいずれかに記載の基板。
  5. 　前記導体の前記側面は凹部を有することを特徴とする請求項１乃至４のいずれか１項に記載の基板。
  6. 　前記導体の前記側面は凸部を有することを特徴とする請求項１乃至５のいずれか１項に記載の基板。
  7. 　前記絶縁層は、積層された複数の積層絶縁層を有し、
    　前記積層絶縁層の１つ以上に前記導体が設けられ、
    　前記導体は、底面及び側面の少なくとも一部が、前記積層絶縁層のおもて面よりも裏面側に位置していることを特徴とする請求項１乃至６のいずれか１項に記載の基板。
  8. 　１つ以上の前記導体は、当該導体が設けられているある積層絶縁層のおもて面よりも頂面がおもて面側に位置し、
    　前記導体の頂面及び側面は、前記ある積層絶縁層に積層された他の積層絶縁層内に埋設されていることを特徴とする請求項７に記載の基板。
  9. 　ある積層絶縁層に設けられた導体と、前記ある積層絶縁層に積層された他の積層絶縁層に設けられた導体とは、導体部を介して接続されることを特徴とする請求項７又は８のいずれかに記載の基板。
  10. 　前記絶縁層は密着層を有し、
    　前記密着層に前記導体が設けられていることを特徴とする請求項１乃至９のいずれか１項に記載の基板。
  11. 　請求項１乃至１０のいずれか１項に記載の基板と、
    　前記基板に設けられた電子部品と、
    　を備え、
    　前記電子部品は前記導体に設けられていることを特徴とする電子装置。
  12. 　請求項１１に記載の電子装置を備えた実装装置。
PCT/JP2018/017502 2017-05-19 2018-05-02 電子部品搭載用基板及びその製造方法 WO2018211991A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019519175A JP7048593B2 (ja) 2017-05-19 2018-05-02 電子部品搭載用基板及びその製造方法
CN201880032995.6A CN110915307B (zh) 2017-05-19 2018-05-02 电子部件搭载用基板及其制造方法
KR1020197037396A KR102631808B1 (ko) 2017-05-19 2018-05-02 전자 부품 탑재용 기판 및 그 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017099580 2017-05-19
JP2017-099580 2017-05-19
JP2017221807 2017-11-17
JP2017-221807 2017-11-17

Publications (1)

Publication Number Publication Date
WO2018211991A1 true WO2018211991A1 (ja) 2018-11-22

Family

ID=64274049

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/017502 WO2018211991A1 (ja) 2017-05-19 2018-05-02 電子部品搭載用基板及びその製造方法

Country Status (4)

Country Link
JP (1) JP7048593B2 (ja)
KR (1) KR102631808B1 (ja)
CN (1) CN110915307B (ja)
WO (1) WO2018211991A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209343A (ja) * 2002-01-16 2003-07-25 Airex Inc プリント配線基板
JP2003273509A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd 配線基板およびその製造方法
JP2008103559A (ja) * 2006-10-19 2008-05-01 Japan Gore Tex Inc 電子回路基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3664533B2 (ja) * 1995-11-28 2005-06-29 信越ポリマー株式会社 プリント配線板用積層板
JPH10107435A (ja) * 1996-09-27 1998-04-24 Ibiden Co Ltd プリント配線板とその製造方法およびめっきレジスト組成物
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
TW200820853A (en) * 2006-09-29 2008-05-01 Nippon Steel Chemical Co Manufacturing method of flexible substrate
JP5069449B2 (ja) * 2006-11-14 2012-11-07 新光電気工業株式会社 配線基板及びその製造方法
JP2011014644A (ja) 2009-06-30 2011-01-20 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2012169600A (ja) 2011-01-26 2012-09-06 Sumitomo Bakelite Co Ltd プリント配線板の製造方法
JP5662551B1 (ja) 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209343A (ja) * 2002-01-16 2003-07-25 Airex Inc プリント配線基板
JP2003273509A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd 配線基板およびその製造方法
JP2008103559A (ja) * 2006-10-19 2008-05-01 Japan Gore Tex Inc 電子回路基板の製造方法

Also Published As

Publication number Publication date
JP7048593B2 (ja) 2022-04-05
CN110915307B (zh) 2023-02-03
KR20200010363A (ko) 2020-01-30
KR102631808B1 (ko) 2024-01-31
JPWO2018211991A1 (ja) 2020-04-09
CN110915307A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP2003309370A (ja) 配線膜間接続用部材、その製造方法及び多層配線基板の製造方法
TW200904291A (en) Laminated wiring board and method for manufacturing the same
US10186486B2 (en) Wiring board
JP2011096998A (ja) 凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法
JP2008124398A (ja) 半導体パッケージおよびその製造方法
TW201513761A (zh) 電路基板、電路基板的製造方法及電子機器
JP2009224415A (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2008300819A (ja) プリント基板およびその製造方法
JP6775083B2 (ja) 電子部品搭載用基板及びその製造方法
WO2018211991A1 (ja) 電子部品搭載用基板及びその製造方法
JP3705370B2 (ja) 多層プリント配線板の製造方法
TWI517775B (zh) 印刷電路板及其製法
WO2019097745A1 (ja) 電子部品搭載用基板及びその製造方法
JP2010123830A (ja) プリント配線板とその製造方法
KR100873666B1 (ko) 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법
JP2008060119A (ja) プリント配線板
TW202038688A (zh) 導熱件內埋式電路板的製造方法及依其所製造的導熱件內埋式電路板
JP2015037184A (ja) コア基板及びコア基板の製造方法
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP3854910B2 (ja) 配線基板の製造方法及び配線基板
TWI428070B (zh) 具有內埋元件之電路板之製作方法
JP5409519B2 (ja) 配線基板およびその製造方法
JP2004095821A (ja) 半導体装置用基板及びその製造方法
JP2021040118A (ja) 多層フレキシブル回路基板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18802782

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019519175

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197037396

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18802782

Country of ref document: EP

Kind code of ref document: A1