WO2018198982A1 - 回路基板およびこれを備える発光装置 - Google Patents

回路基板およびこれを備える発光装置 Download PDF

Info

Publication number
WO2018198982A1
WO2018198982A1 PCT/JP2018/016330 JP2018016330W WO2018198982A1 WO 2018198982 A1 WO2018198982 A1 WO 2018198982A1 JP 2018016330 W JP2018016330 W JP 2018016330W WO 2018198982 A1 WO2018198982 A1 WO 2018198982A1
Authority
WO
WIPO (PCT)
Prior art keywords
reflective layer
circuit board
layer
roughness curve
substrate
Prior art date
Application number
PCT/JP2018/016330
Other languages
English (en)
French (fr)
Inventor
阿部　裕一
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2018552888A priority Critical patent/JPWO2018198982A1/ja
Priority to CN201880026881.0A priority patent/CN110603654B/zh
Priority to US16/608,654 priority patent/US10950768B2/en
Priority to EP18791223.3A priority patent/EP3618129B1/en
Publication of WO2018198982A1 publication Critical patent/WO2018198982A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Definitions

  • the present disclosure relates to a circuit board and a light emitting device including the circuit board.
  • LEDs light emitting diodes
  • a circuit board including an insulating substrate and a conductive layer serving as a circuit (wiring) located on the substrate is used.
  • a light emitting device in which a light emitting element is mounted on a circuit board having the above-described structure is required to improve the light emission efficiency.
  • the surface of the substrate is covered with a resin having a white color tone. (For example, refer to Patent Document 1).
  • the circuit board according to the present disclosure includes a board, a conductor layer located on the board, a reflective layer located on the conductor layer, and located on the board and in contact with the conductor layer and the reflective layer. And a resin layer. Further, the surface of the reflective layer has an arithmetic average roughness Ra obtained from a roughness curve of less than 0.2 ⁇ m, and a ratio of the kurtosis Rku obtained from the roughness curve to the skewness Rsk obtained from the roughness curve is 5 It is 15 or less.
  • the circuit board of the present disclosure has a high reflectance.
  • the circuit board of the present disclosure will be described in detail with reference to FIG.
  • the circuit board 10 of the present disclosure is located on the substrate 1, the conductor layer 2 located on the substrate 1, the reflective layer 3 located on the conductor layer 2, and the substrate 1, And a resin layer 4 located in contact with the conductor layer 2 and the reflective layer 3.
  • the surface of the reflective layer 3 in the circuit board 10 of the present disclosure has an arithmetic average roughness Ra obtained from the roughness curve of less than 0.2 ⁇ m and is obtained from the roughness curve with respect to the skewness Rsk obtained from the roughness curve.
  • the ratio of kurtosis Rku (Rku / Rsk) is 5 or more and 15 or less. Note that the surface of the reflective layer 3 is an exposed surface of the reflective layer 3 that reflects light.
  • the arithmetic average roughness Ra is a value defined in JIS B 0601 (2013).
  • the skewness Rsk is defined in JIS B 0601 (2013), and is an index indicating the ratio between the peak and valley when the average height in the roughness curve is the center line.
  • Kurtosis Rku is defined in JIS B 0601 (2013) and is an index representing kurtosis, which is a measure of surface sharpness.
  • the surface of the reflective layer 3 in the circuit board 10 of the present disclosure has an arithmetic average roughness Ra of less than 0.2 ⁇ m, so that irregular reflection of light can be suppressed.
  • Rku / Rsk is 5 or more and 15 or less, the vicinity of the peak of the peak is sharp, and the ratio of the valley is large. Therefore, light is easily totally reflected. Therefore, the circuit board 10 of the present disclosure has a high reflectance.
  • the skewness Rsk is 1.8 or more and 2.3 or less, and the kurtosis Rku is 9.0 or more and 31.9 or less.
  • the arithmetic average roughness Ra, skewness Rsk, and kurtosis Rku on the surface of the reflective layer 3 can be determined by measuring in accordance with JIS B 0601 (2013).
  • measurement conditions for example, a measurement length of 2.5 mm, a cutoff value of 0.08 mm, a stylus with a stylus radius of 2 ⁇ m, and a scanning speed of 0.6 mm / second may be set. . And at least 3 or more places are measured on the surface of the reflective layer 3, and the average value may be obtained.
  • the surface of the reflective layer 3 in the circuit board 10 of the present disclosure is such that the load length of the core portion in the protruding valley portion determined from the roughness curve with respect to the load length ratio Mr1 of the core portion in the protruding mountain portion determined from the roughness curve.
  • the ratio Mr2 (Mr2 / Mr1) may be greater than 3.
  • the load length ratio Mr1 of the core portion at the protruding peak portion and the load length ratio Mr2 of the core portion at the protruding valley portion are defined in JIS B 0671-2 (2002), and are defined as follows.
  • a straight line having the gentlest slope of the load curve secant drawn by setting the difference in load length ratio to 40% is defined as an equivalent straight line.
  • a core portion is defined between two height positions where the equivalent straight line intersects the vertical axis at the load length ratios of 0% and 100%.
  • the load length ratio at the intersection of the separation line between the protruding peak portion above the core portion and the core portion is Mr1.
  • the load length ratio at the intersection of the separation line between the protruding valley and the core below the core is Mr2.
  • the load length ratio Mr1 of the core portion in the protruding mountain portion is 24 or less
  • the load length ratio Mr2 of the core portion in the protruding valley portion is 74 or more. is there.
  • the surface of the reflective layer 3 in the circuit board 10 of the present disclosure may be such that the protruding valley depth Rvk determined from the roughness curve is smaller than the protruding peak height Rpk determined from the roughness curve.
  • the protruding valley depth Rvk and the protruding peak height Rpk are defined in JIS B 0671-2 (2002), and in the roughness curve, the protruding valley below the core portion described above. Is the protruding valley portion depth Rvk, and the average height of the protruding peak portion above the core portion is the protruding peak portion height Rpk.
  • the protruding valley depth Rvk is 0.07 ⁇ m or less, and the protruding peak height Rpk is 0.10 ⁇ m or more.
  • the surface of the reflective layer 3 in the circuit board 10 of the present disclosure has a plateau ratio Hp (10-60%) of 10 to 60% relative load length obtained from a roughness curve of 0.30 ⁇ m or less.
  • the ratio of the plateau rate Hp (10-60%) to the plateau rate Hp (10-20%) having a relative load length of 10-20% determined from the length curve (Hp (10-60%) / Hp (10-20 %)) May be less than 3.5.
  • the plateau rate Hp is defined in JIS B 0671-2 (2002) and is defined as follows.
  • the plateau rate Hp (10-60%) with a relative load length of 10 to 60% means that the contact area ratio between the surface and the virtual plane when the reflective layer 3 is shaved to a certain depth is 10%. The distance from the depth at which the area ratio is 60% is shown.
  • the plateau rate Hp (10-20%) with a relative load length of 10 to 20% is a depth at which the contact area ratio between the surface and the virtual plane when the reflective layer 3 is shaved to a certain depth is 10%. And the depth at which the contact area ratio is 20%.
  • the load length rate Mr1 of the core portion at the protruding peak portion, Mr2 as the load length rate at the protruding valley portion, the protruding valley depth Rvk, the protruding peak height Rpk, and the plateau rate Hp can be determined according to JIS B 0671-2 (2002) by measuring under the same measurement conditions as the arithmetic average roughness Ra, skewness Rsk, and kurtosis Rku described above.
  • the substrate 1 in the circuit board 10 of the present disclosure may be an insulator, such as aluminum oxide ceramics, zirconium oxide ceramics, aluminum oxide and zirconium oxide composite ceramics, silicon nitride ceramics, and aluminum nitride ceramics. And silicon carbide ceramics or mullite ceramics.
  • substrate 1 consists of aluminum oxide ceramics, it will be excellent in mechanical strength, while being easy to process.
  • substrate 1 consists of aluminum nitride ceramics, it is excellent in heat dissipation.
  • the aluminum oxide ceramics contains 70% by mass or more of aluminum oxide out of 100% by mass of all components constituting the ceramics.
  • substrate 1 in the circuit board 10 of this indication can be confirmed with the following method.
  • the substrate 1 is measured using an X-ray diffractometer (XRD), and identification is performed using a JCPDS card from the obtained 2 ⁇ (2 ⁇ is a diffraction angle) value.
  • a component component is quantitatively analyzed using an ICP emission spectroscopic analyzer (ICP) or a fluorescent X-ray analyzer (XRF).
  • ICP ICP emission spectroscopic analyzer
  • XRF fluorescent X-ray analyzer
  • the conductor layer 2 in the circuit board 10 of the present disclosure may be made of any material as long as it has conductivity. If the conductor layer 2 contains copper or silver as a main component, the electrical resistivity is low and the thermal conductivity is high, so that it is possible to mount the light emitting element 5 having a large calorific value.
  • the main component in the conductor layer 2 is a component exceeding 50 mass% among 100 mass% of all the components which comprise the conductor layer 2.
  • the reflective layer 3 in the circuit board 10 of the present disclosure contains at least one of gold and silver, and among the 100% by mass of all components constituting the reflective layer 3, the total of gold and silver is 90% by mass or more. You may contain.
  • the reflective layer 3 in the circuit board 10 of the present disclosure may contain 95% by mass or more of gold among 100% by mass of all components constituting the reflective layer 3. As described above, if the reflective layer 3 contains 95% by mass or more of gold, migration is unlikely to occur in the reflective layer 3 when electricity is passed through the reflective layer 3, so that the circuit board 10 of the present disclosure is Excellent long-term reliability.
  • the resin layer 4 in the circuit board 10 of the present disclosure only needs to have a higher reflectance than the substrate 1, and specifically, a resin exhibiting a white color tone.
  • a resin exhibiting such a white color tone white inorganic such as titanium resin, epoxy resin, etc., titanium oxide, aluminum oxide, zirconium oxide, barium oxide, barium sulfate, zinc oxide, barium titanate, potassium titanate, etc. The thing containing a filler is mentioned.
  • the components constituting the conductor layer 2, the reflective layer 3, and the resin layer 4 may be confirmed by the following method.
  • the circuit board 10 is cut so as to have the cross section shown in FIG. 1, and the cut cross section is polished by a cross section polisher (CP).
  • CP cross section polisher
  • the polished cross section is polished by a cross section polisher (CP).
  • SEM scanning electron microscope
  • EDS energy dispersive X-ray analyzer
  • the conductor layer 2, the reflective layer 3 and What is necessary is just to confirm each component which comprises the resin layer 4, respectively.
  • the substrate 1 in the circuit board 10 of the present disclosure may have a through hole. And if it has the electrode which consists of an electroconductive substance in the through-hole of the base
  • the light emitting device 20 of the present disclosure includes the circuit board 10 having the above-described configuration and the light emitting element 5 positioned on the circuit board 10.
  • FIG. 1 shows an example in which the light emitting element 5 is located on the reflective layer 3 a and the light emitting element 5 is electrically connected to the reflective layer 3 b by a bonding wire 6.
  • the surface of the light emitting device 20 on which the light emitting element 5 including the light emitting element 5 is mounted may be covered with a sealing material or the like.
  • the sealing material may contain a fluorescent substance for wavelength conversion.
  • an aluminum nitride ceramic or an aluminum oxide ceramic is prepared as the substrate 1 by a known forming method and firing method.
  • the aluminum oxide ceramics in order to improve the reflectance of the substrate 1, at least one of barium oxide (BaO) and zirconium oxide (ZrO 2 ) may be contained.
  • the through hole is formed with the outer shape when forming the molded body, or the through hole is formed by punching, blasting or lasering on the molded body in which only the outer shape is processed.
  • a through hole may be formed in the sintered body by blasting or laser.
  • substrate 1 is 0.15 mm or more and 1.5 mm or less, for example.
  • the average thickness of the titanium layer is 0.03 ⁇ m to 0.2 ⁇ m
  • the average thickness of the copper layer is 0.5 ⁇ m to 2 ⁇ m.
  • a conductor pattern 2 is obtained by forming a resist pattern on the thin film by photolithography and forming a new copper layer using electrolytic copper plating.
  • the average film thickness of the copper layer formed by electrolytic copper plating is, for example, 40 ⁇ m or more and 100 ⁇ m or less.
  • the surface of the conductor layer 2 may be buffed or chemically polished.
  • a silver reflective layer 3 is obtained on the conductor layer 2.
  • the gold reflective layer 3 is obtained on the conductor layer 2 by performing electroless gold plating.
  • the gold reflection layer 3 is obtained on the conductor layer 2 by performing electroless nickel plating, electroless palladium plating, and electroless gold plating in this order.
  • the reflective layer 3 is easily glossy, and the reflectance can be increased.
  • the average film thickness of a nickel layer is 1 micrometer or more and 10 micrometers or less, for example.
  • the average film thickness of a palladium layer is 0.05 micrometer or more and 0.5 micrometer or less, for example.
  • the average film thickness of the reflective layer 3 is 0.1 micrometer or more and 10 micrometers or less, for example.
  • the average film thickness of the reflective layer 3 is 0.2 ⁇ m or more, it has a particularly high reflectance.
  • the resist pattern is removed, and the protruding thin titanium and copper layers are removed by etching.
  • a paste to be the resin layer 4 (hereinafter referred to as a resin layer paste) is prepared.
  • the resin layer paste is obtained by dispersing a silicone resin raw material and a white inorganic filler powder in an organic solvent.
  • organopolysiloxane, organohydrogenpolysiloxane, platinum-containing polysiloxane, or the like can be used as the silicone resin raw material.
  • the white inorganic filler titanium oxide, aluminum oxide, zirconium oxide, barium oxide, barium sulfate, zinc oxide, barium titanate, potassium titanate, or the like can be used.
  • the organic solvent is selected from carbitol, carbitol acetate, terpineol, metacresol, dimethylimidazole, dimethylimidazolidinone, dimethylformamide, diacetone alcohol, triethylene glycol, paraxylene, ethyl lactate, and isophorone. A seed or a mixture of two or more can be used.
  • the mass ratio in the resin layer paste is such that, for example, the silicone resin raw material is 1, the white inorganic filler is 0.5-4, and the organic solvent is 20-100. Then, the resin layer paste is printed on the substrate 1 so as to be in contact with the conductor layer 2 and the reflective layer 3.
  • the thickness of the resin layer paste is approximately the same as the total thickness of the conductor layer 2 and the reflective layer 3.
  • heat treatment is performed by holding at a maximum temperature of 140 to 200 ° C. for 0.5 to 3 hours.
  • the surface of the reflective layer 3 and the resin layer 4 is buffed.
  • the buffing conditions are made of silicon carbide, white alumina, or diamond, using abrasive grains with a count of # 400 or more and # 3000 or less, and a feed rate of 500 mm / second or more and 2000 mm / second or less.
  • chemical polishing may be additionally performed after buffing.
  • chemical polishing conditions a solution obtained by adding sulfuric acid to hydrogen peroxide is heated to a temperature of 50 ° C. or higher and 65 ° C. or lower and immersed in this solution for 15 minutes or longer and 45 minutes or shorter. Then, by changing the buffing and chemical polishing within the above conditions, the surface of the reflective layer 3 can be made to have an arbitrary surface property, and the circuit board 10 of the present disclosure is obtained.
  • the light emitting device 20 of the present disclosure can be obtained, for example, by mounting the light emitting element 5 on the reflective layer 3 of the circuit board 10 of the present disclosure.
  • a substrate made of aluminum nitride ceramics and having a thickness of 0.38 mm was prepared.
  • the average thickness of the titanium layer was 0.1 ⁇ m, and the average thickness of the copper layer was 1.0 ⁇ m.
  • a resist pattern was formed on the thin film by photolithography, and a copper layer having an average film thickness of 60 ⁇ m was formed using electrolytic copper plating to obtain a conductor layer.
  • electrolytic nickel-silver plating was performed to obtain a reflective layer made of silver on the conductor layer.
  • the average thickness of the nickel layer between the conductor layer and the reflective layer was 5 ⁇ m, and the average thickness of the reflective layer was 3 ⁇ m.
  • the resist pattern was removed, and the protruding titanium and copper thin films were removed by etching to obtain a laminate of a conductor layer and a reflective layer having an area of 101 mm ⁇ 101 mm.
  • a resin layer paste prepared by dispersing polysiloxane as a silicone resin raw material and titanium oxide as a white inorganic filler powder in an organic solvent was prepared.
  • the resin layer paste was printed on the substrate so as to be in contact with the conductor layer and the reflective layer. After that, heat treatment was performed by holding at a maximum temperature of 150 ° C. for 1 hour.
  • each sample was obtained by performing buffing and chemical polishing so that the surface properties of the surface of the reflective layer were as shown in Table 1.
  • each sample is measured using a spectrocolorimeter (Minolta CM-3700A) under the conditions of a reference light source D65, a wavelength range of 360 to 740 nm, a visual field of 10 °, and an illumination diameter of 3 ⁇ 5 mm.
  • the reflectance of 500 nm was measured from the measurement result.
  • samples were prepared by varying the load length ratio Mr1 of the core portion at the protruding peak portion and the load length ratio Mr2 of the core portion at the protruding valley portion, and the reflectance was measured. .
  • Example 1 As a method for preparing each sample, the sample N o .1 of Example 1 was used except that buff polishing and chemical polishing were performed so that the surface properties of the surface of the reflective layer were as shown in Table 2. 4 was the same as the manufacturing method. Sample No. 9 shows the sample No. of Example 1. Same as 4.
  • Example 1 the load length rate Mr1 of the core part in the protrusion peak part in the surface of a reflection layer and the load length ratio Mr2 of the core part in a protrusion valley part were measured.
  • the measurement conditions were the same as in Example 1 based on JIS B 0671-2 (2002). Further, the reflectance of each sample was evaluated by the same method as in Example 1.
  • the reflectance of 10 to 13 was as high as 93.0% or more. From this result, if the ratio of the load length ratio Mr2 of the core portion in the protruding valley portion to the load length ratio Mr1 of the core portion in the protruding mountain portion is larger than 3 on the surface of the reflective layer, it has a higher reflectance. I understood.
  • sample N o .1 of Example 1 was used except that buff polishing and chemical polishing were performed so that the surface properties of the reflective layer had the values shown in Table 3. 4 was the same as the manufacturing method.
  • Sample No. 15 is sample No. 1 of Example 1. Same as 4.
  • the protruding valley depth Rvk and protruding peak height Rpk on the surface of the reflective layer were measured.
  • the measurement conditions were the same as in Example 1 based on JIS B 0671-2 (2002). Further, the reflectance of each sample was evaluated by the same method as in Example 1.
  • Example 1 In addition, as a method for preparing each sample, the sample N o .1 of Example 1 was used except that buff polishing and chemical polishing were performed so that the surface property of the surface of the reflective layer was a value shown in Table 4. 4 was the same as the manufacturing method. Sample No. 16 shows the sample No. of Example 1. Same as 4.
  • the plateau rate Hp (10-60%) and the plateau rate Hp (10-20%) on the surface of the reflective layer were measured.
  • the measurement conditions were the same as in Example 1 based on JIS B 0671-2 (2002). Further, the reflectance of each sample was evaluated by the same method as in Example 1.
  • a substrate made of aluminum nitride ceramics and having a thickness of 0.38 mm was prepared.
  • a thin layer of titanium and copper (hereinafter simply referred to as a thin film) was formed on the substrate by sputtering.
  • the average thickness of the titanium layer was 0.1 ⁇ m
  • the average thickness of the copper layer was 1.0 ⁇ m.
  • a resist pattern was formed on the thin film by photolithography, and a copper layer having an average film thickness of 60 ⁇ m was formed using electrolytic copper plating to obtain a conductor layer.
  • the number of conductor layers was two. Specifically, the two conductor layers were oriented in the direction in which the respective longitudinal directions were aligned, and the distance between the conductor layers was 80 ⁇ m.
  • each of the two conductor layers was made to be a rectangle whose length direction ⁇ width direction was 400 ⁇ m ⁇ 250 ⁇ m.
  • sample No. 23 after electroless nickel plating, electroless gold plating was performed to obtain a gold reflective layer on the two conductor layers.
  • the average thickness of the nickel layer between the conductor layer and the reflective layer was 5 ⁇ m, and the average thickness of the reflective layer was 3 ⁇ m.
  • the resist pattern was removed, and the protruding titanium and copper thin films were removed by etching to obtain two laminates of a rectangular conductor layer and a reflective layer having a length direction ⁇ width direction of 400 ⁇ m ⁇ 250 ⁇ m.
  • a resin layer paste prepared by dispersing polysiloxane as a silicone resin raw material and titanium oxide as a white inorganic filler powder in an organic solvent was prepared.
  • the resin layer paste is formed on the substrate so as to fill a space between the two laminated bodies and cover the periphery of the laminated body so as to form a square whose longitudinal direction ⁇ short direction is 800 ⁇ m ⁇ 800 ⁇ m.
  • heat treatment was performed by holding at a maximum temperature of 150 ° C. for 1 hour.
  • the surface property of the surface of the reflective layer is the sample No. of Example 4.
  • the reflection layer 22 contained 95% or more of silver among 100% by mass of all components constituting the reflection layer.
  • sample No. The reflective layer No. 23 contained 95% by mass or more of gold out of 100% by mass of all components constituting the reflective layer.
  • a migration test was performed on each sample. First, two reflective layers of each sample were connected with a conducting wire. Next, each sample was placed in an environment of high temperature (85 ° C.) and high humidity (85%), and the sample was left in a state where a current was passed through the reflective layer of each sample. Then, each sample was taken out from the environment every 50 hours after the current began to flow, and the conducting wire connecting the two reflective layers was removed, and it was confirmed whether there was conduction between the two reflective layers. Then, “ ⁇ ” indicates that conduction was confirmed by 250 hours after starting to flow current, “ ⁇ ” indicates that conduction was confirmed by 1000 hours after starting to flow current, and 1000 hours after starting to flow current. Those in which no continuity was confirmed were evaluated as “ ⁇ ”.
  • Substrate 2a, 2b Conductor layer 3, 3a, 3b: Reflective layer 4: Resin layer 5: Light emitting element 6: Bonding wire 10: Circuit board 20: Light emitting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本開示の回路基板は、基板と、該基板上に位置する導体層と、該導体層上に位置する反射層と、前記基板上に位置するとともに、前記導体層および前記反射層に接して位置する樹脂層とを備えている。また、前記反射層の表面は、粗さ曲線から求められる算術平均粗さＲａが０．２μｍ未満であるとともに、粗さ曲線から求められるスキューネスＲｓｋに対する粗さ曲線から求められるクルトシスＲｋｕの比が５以上１５以下である。

Description

回路基板およびこれを備える発光装置
　本開示は、回路基板およびこれを備える発光装置に関する。
　消費電力の少ない発光素子としてＬＥＤ（発光ダイオード）が注目されている。そして、このような発光素子の搭載には、絶縁性の基板と、この基板上に位置する、回路（配線）となる導電層とを備える回路基板が用いられている。
　また、上記構成の回路基板に発光素子を搭載してなる発光装置には、発光効率の向上が求められており、発光効率を向上させるために基板の表面を白色系の色調の樹脂で覆うことが行なわれている（例えば、特許文献１を参照）。
特開２００９－１２９８０１号公報
　本開示の回路基板は、基板と、該基板上に位置する導体層と、該導体層上に位置する反射層と、前記基板上に位置するとともに、前記導体層および前記反射層に接して位置する樹脂層とを備えている。また、前記反射層の表面は、粗さ曲線から求められる算術平均粗さＲａが０．２μｍ未満であるとともに、粗さ曲線から求められるスキューネスＲｓｋに対する粗さ曲線から求められるクルトシスＲｋｕの比が５以上１５以下である。
本開示の発光装置における発光素子周辺の一例を模式的に示す断面図である。
　近年では、基板の表面を白色系の色調の樹脂で覆うことのみならず、発光効率の向上のために、導電層上に反射層を設けることが行なわれている。そして、今般においては、更なる発光効率の向上のため、反射層の反射率の向上が求められている。
　本開示の回路基板は、高い反射率を有する。以下に、本開示の回路基板について、図１を参照しながら詳細に説明する。
　本開示の回路基板１０は、図１に示すように、基板１と、基板１上に位置する導体層２と、導体層２上に位置する反射層３と、基板１上に位置するとともに、導体層２および反射層３に接して位置する樹脂層４とを備えている。
　そして、本開示の回路基板１０における反射層３の表面は、粗さ曲線から求められる算術平均粗さＲａが０．２μｍ未満であるとともに、粗さ曲線から求められるスキューネスＲｓｋに対する粗さ曲線から求められるクルトシスＲｋｕの比（Ｒｋｕ／Ｒｓｋ）が５以上１５以下である。なお、反射層３の表面とは、光を反射する反射層３の露出している面のことである。
　ここで、算術平均粗さＲａとは、ＪＩＳ　Ｂ　０６０１（２０１３）に規定された値のことを言う。また、スキューネスＲｓｋとは、ＪＩＳ　Ｂ　０６０１（２０１３）に規定されており、粗さ曲線における平均高さを中心線とした際における山部と谷部との比率を示す指標である。また、クルトシスＲｋｕとは、ＪＩＳ　Ｂ　０６０１（２０１３）に規定されており、表面の鋭さの尺度である尖度を表す指標である。
　そして、本開示の回路基板１０における反射層３の表面は、算術平均粗さＲａが０．２μｍ未満であることで、光の乱反射を抑えることができる。また、Ｒｋｕ／Ｒｓｋが５以上１５以下であることで、山部の頂点近傍が尖りつつ、谷部が占める比率が大きい表面性状であることから、光が全反射しやすい。よって、本開示の回路基板１０は、高い反射率を有する。なお、本開示の回路基板１０における反射層３の表面において、例えば、スキューネスＲｓｋは１．８以上２．３以下、クルトシスＲｋｕは９．０以上３１．９以下である。
　ここで、反射層３の表面における、算術平均粗さＲａ、スキューネスＲｓｋおよびクルトシスＲｋｕは、ＪＩＳ　Ｂ　０６０１（２０１３）に準拠して測定することにより求めることができる。なお、測定条件としては、例えば、測定長さを２．５ｍｍ、カットオフ値を０．０８ｍｍとし、触針半径が２μｍの触針を用い、走査速度を０．６ｍｍ／秒に設定すればよい。そして、反射層３の表面において、少なくとも３ヵ所以上測定し、その平均値を求めればよい。
　また、本開示の回路基板１０における反射層３の表面は、粗さ曲線から求められる突出山部におけるコア部分の負荷長さ率Ｍｒ１に対する粗さ曲線から求められる突出谷部におけるコア部分の負荷長さ率Ｍｒ２の比（Ｍｒ２／Ｍｒ１）が３より大きくてもよい。ここで、突出山部におけるコア部分の負荷長さ率Ｍｒ１および突出谷部におけるコア部分の負荷長さ率をＭｒ２は、ＪＩＳ　Ｂ　０６７１－２（２００２）に規定されており、以下の定義による。まず、粗さ曲線の測定点の４０％を含む負荷曲線の中央部分において、負荷長さ率の差を４０％にして引いた負荷曲線の割線が最も緩い傾斜となる直線を等価直線とする。次に、この等価直線が負荷長さ率０％と１００％との位置で縦軸と交わる２つの高さ位置の間をコア部とする。そして、粗さ曲線において、コア部の上にある突出した山部とコア部との分離線の交点の負荷長さ率がＭｒ１である。また、粗さ曲線において、コア部の下にある突出した谷部とコア部との分離線の交点の負荷長さ率がＭｒ２である。
　そして、このような構成を満足するならば、反射層３の表面における突出した谷部の底が広いことから、反射層３の光の正反射率が高くなり、本開示の回路基板１０は、より反射率に優れる。
　なお、本開示の回路基板１０における反射層３の表面において、例えば、突出山部におけるコア部分の負荷長さ率Ｍｒ１は２４以下、突出谷部におけるコア部分の負荷長さ率Ｍｒ２は７４以上である。
　また、本開示の回路基板１０における反射層３の表面は、粗さ曲線から求められる突出谷部深さＲｖｋが粗さ曲線から求められる突出山部高さＲｐｋよりも小さくてもよい。ここで、突出谷部深さＲｖｋおよび突出山部高さＲｐｋとは、ＪＩＳ　Ｂ　０６７１－２（２００２）に規定されており、粗さ曲線において、上述したコア部の下にある突出した谷部の平均深さが突出谷部深さＲｖｋであり、上述したコア部の上にある突出した山部の平均高さが突出山部高さＲｐｋである。
　そして、このような構成を満足するならば、反射層３の表面における突出した谷部は少ないことから、反射層３の光の正反射率が高くなり、本開示の回路基板１０は、さらに反射率に優れる。
　なお、本開示の回路基板１０における反射層３の表面において、例えば、突出谷部深さＲｖｋは０．０７μｍ以下、突出山部高さＲｐｋは０．１０μｍ以上である。
　また、本開示の回路基板１０における反射層３の表面は、粗さ曲線から求められる相対負荷長さが１０～６０％のプラトー率Ｈｐ（１０－６０％）が０．３０μｍ以下であり、粗さ曲線から求められる相対負荷長さが１０～２０％のプラトー率Ｈｐ（１０－２０％）に対するプラトー率Ｈｐ（１０－６０％）の比（Ｈｐ（１０－６０％）／Ｈｐ（１０－２０％））が３.５未満であってもよい。
　ここで、プラトー率Ｈｐとは、ＪＩＳ　Ｂ　０６７１－２（２００２）に規定されており、以下の定義による。相対負荷長さが１０～６０％のプラトー率Ｈｐ（１０－６０％）とは、反射層３をある深さまで削ったときの表面と仮想平面との接触面積比が１０％になる深さと接触面積比が６０％になる深さとの距離を示すものである。また、相対負荷長さが１０～２０％のプラトー率Ｈｐ（１０－２０％）とは、反射層３をある深さまで削ったときの表面と仮想平面との接触面積比が１０％になる深さと接触面積比が２０％になる深さとの距離を示すものである。
　そして、このような構成を満足するならば、反射層３の表面は、山部や谷部が少ないことから、正反射成分が多くなり、本開示の回路基板１０の反射率がさらに向上する。
　なお、反射層３の表面における、突出山部におけるコア部分の負荷長さ率Ｍｒ１、突出谷部における負荷長さ率をＭｒ２、突出谷部深さＲｖｋ、突出山部高さＲｐｋ、プラトー率Ｈｐは、ＪＩＳ　Ｂ　０６７１－２（２００２）に準拠して、上述した算術平均粗さＲａ、スキューネスＲｓｋ、クルトシスＲｋｕと同じ測定条件で測定することにより求めることができる。
　また、本開示の回路基板１０における基板１は、絶縁体であればよく、例えば、酸化アルミニウム質セラミックス、酸化ジルコニウム質セラミックス、酸化アルミニウムおよび酸化ジルコニウムの複合セラミックス、窒化珪素質セラミックス、窒化アルミニウム質セラミックス、炭化珪素質セラミックスまたはムライト質セラミックス等が挙げられる。なお、基板１が酸化アルミニウム質セラミックスからなれば、加工が容易でありながら、機械的強度に優れる。また、基板１が窒化アルミニウム質セラミックスからなるならば、放熱性に優れる。
　ここで、例えば、酸化アルミニウム質セラミックスとは、セラミックスを構成する全成分１００質量％のうち、酸化アルミニウムを７０質量％以上含有するものである。そして、本開示の回路基板１０における基板１の材質は、以下の方法により確認することができる。まず、Ｘ線回折装置（ＸＲＤ）を用いて、基板１を測定し、得られた２θ（２θは、回折角度である。）の値よりＪＣＰＤＳカードを用いて同定を行なう。次に、ＩＣＰ発光分光分析装置（ＩＣＰ）または蛍光Ｘ線分析装置（ＸＲＦ）を用いて、含有成分の定量分析を行なう。上記同定により酸化アルミニウムの存在が確認され、ＸＲＦで測定したアルミニウム（Ａｌ）の含有量から酸化アルミニウム（Ａｌ2Ｏ3）に換算した値が７０質量％以上であれば、酸化アルミニウム質セラミックスである。なお、他のセラミックスについても同じ方法で求めることができる。
　また、本開示の回路基板１０における導体層２は、導電性を有するならば、どのような材料で構成されていてもよい。導体層２が、銅または銀を主成分としているならば、電気抵抗率が低く、熱伝導率が高いものとなることから、発熱量の大きい発光素子５の搭載が可能となる。なお、導体層２における主成分とは、導体層２を構成する全成分１００質量％のうち、５０質量％を超える成分のことである。
　また、本開示の回路基板１０における反射層３は、金および銀の少なくともいずれか一方を含有し、反射層３を構成する全成分１００質量％のうち、金および銀を合計で９０質量％以上含有していてもよい。特に、本開示の回路基板１０における反射層３は、反射層３を構成する全成分１００質量％のうち、金を９５質量％以上含有していてもよい。このように、反射層３が金を９５質量％以上含有するならば、反射層３に電気を流した際に、反射層３にマイグレーションが発生しにくいことから、本開示の回路基板１０は、長期間の信頼性に優れる。
　また、本開示の回路基板１０における樹脂層４は、基板１よりも反射率が高ければよく、具体的には、白色系の色調を呈する樹脂であるのがよい。このような白色系の色調を呈する樹脂としては、シリコーン樹脂またはエポキシ樹脂等に、酸化チタン、酸化アルミニウム、酸化ジルコニウム、酸化バリウム、硫酸バリウム、酸化亜鉛、チタン酸バリウム、チタン酸カリウム等の白色無機フィラーを含有したものが挙げられる。
　ここで、導体層２、反射層３および樹脂層４を構成する成分は、以下の方法で確認すればよい。まず、図１に示す断面となるように回路基板１０を切断し、切断した断面をクロスセクションポリッシャー（ＣＰ）にて研磨する。次に、研磨した断面を観察面として、走査型電子顕微鏡（ＳＥＭ）を用いて観察し、ＳＥＭ付設のエネルギー分散型Ｘ線分析装置（ＥＤＳ）を用いることにより、導体層２、反射層３および樹脂層４を構成する成分をそれぞれ確認すればよい。または、導体層２、反射層３および樹脂層４をそれぞれ削り取り、ＩＣＰまたはＸＲＦを用いることによっても確認することができる。
　また、本開示の回路基板１０における基板１は、貫通孔を有していてもよい。そして、基体１の貫通孔内に導電性物質からなる電極を有していれば、外部電源等と接続して、電気を供給することができる。また、基体１の貫通孔内に高熱伝導性物質からなるサーマルビアを有していれば、基板１の放熱性を向上させることができる。
　また、本開示の発光装置２０は、上述した構成の回路基板１０と、回路基板１０上に位置する発光素子５とを備えているものである。なお、図１においては、発光素子５が反射層３ａ上に位置し、発光素子５がボンディングワイヤ６により反射層３ｂに電気的に接続されている例を示している。なお、図示していないが、発光素子５を保護するために、発光装置２０における発光素子５を含む発光素子５の搭載された側の面が封止材等で覆われていても構わない。また、封止材は、波長変換のための蛍光物質等を含有したものであってもよい。
　以下、本開示の回路基板１０の製造方法の一例について説明する。
　まず、基板１として、公知の成形方法および焼成方法により、例えば、窒化アルミニウム質セラミックスまたは酸化アルミニウム質セラミックスを準備する。なお、酸化アルミニウム質セラミックスの形成にあたっては、基板１の反射率を向上させるべく、酸化バリウム（ＢａＯ）および酸化ジルコニウム（ＺｒＯ2）の少なくともいずれか一方を含有させてもよい。
　また、基板１に貫通孔を形成する場合は、成形体の形成時に外形状とともに貫通孔を形成するか、外形状のみが加工された成形体に対しパンチング、ブラストまたはレーザーによって貫通孔を形成するか、焼結体にブラストまたはレーザーによって貫通孔を形成すればよい。なお、基板１の厚みは、例えば、０．１５ｍｍ以上１．５ｍｍ以下である。
　次に、チタンおよび銅の薄層を、基板１上にスパッタで形成する。ここで、薄膜において、例えば、チタン層の平均膜厚は０．０３μｍ以上０．２μｍ以下、銅層の平均膜厚は０．５μｍ以上２μｍ以下である。
　次に、薄膜上にレジストパターンをフォトリソグラフィーにて形成し、電解銅めっきを用いて新たな銅層を形成することで導体層２を得る。ここで、電解銅めっきにより形成する銅層の平均膜厚は、例えば、４０μｍ以上１００μｍ以下である。また、導体層２の表面に対して、バフ研磨や化学研磨を行なってもよい。
　次に、電解ニッケル－銀めっきや無電解銀メッキを行なうことで、導体層２上に銀の反射層３を得る。または、無電解ニッケルメッキを行なった後、無電解金メッキを行なうことで、導体層２上に金の反射層３を得る。または、無電解ニッケルメッキ、無電解パラジウムメッキ、無電解金メッキをこの順に行なう事で、導体層２上に金の反射層３を得る。ここで、導体層２と反射層３との間にニッケル層を入れた場合、反射層３が光沢を帯びやすくなり、反射率を高めることができる。なお、ニッケル層の平均膜厚は、例えば、１μｍ以上１０μｍ以下である。また、パラジウム層の平均膜厚は、例えば、０．０５μｍ以上０．５μｍ以下である。また、反射層３の平均膜厚は、例えば、０．１μｍ以上１０μｍ以下である。なお、反射層３の平均膜厚が０．２μｍ以上であれば、特に高い反射率を有するものとなる。
　次に、レジストパターンを除去し、はみ出したチタンおよび銅の薄層をエッチングにより除去する。
　次に、樹脂層４となるペースト（以下、樹脂層用ペーストと記載する。）を準備する。樹脂層用ペーストは、例えば、シリコーン樹脂原料と白色無機フィラー粉末とを有機溶剤中に分散させたものである。
　このとき、シリコーン樹脂原料としては、オルガノポリシロキサン、オルガノハイドロジェンポリシロキサン、白金含有ポリシロキサン等を用いることができる。また、白色無機フィラーとしては、酸化チタン、酸化アルミニウム、酸化ジルコニウム、酸化バリウム、硫酸バリウム、酸化亜鉛、チタン酸バリウム、チタン酸カリウム等を用いることができる。また、有機溶剤としては、カルビトール、カルビトールアセテート、テルピネオール、メタクレゾール、ジメチルイミダゾール、ジメチルイミダゾリジノン、ジメチルホルムアミド、ジアセトンアルコール、トリエチレングリコール、パラキシレン、乳酸エチル、イソホロンから選択される１種もしくは２種以上を混合して用いることができる。
　なお、樹脂層用ペーストにおける質量比率としては、例えば、シリコーン樹脂原料が１に対し、白色無機フィラーが０．５～４、有機溶剤が２０～１００となるように調合する。そして、樹脂層用ペーストを、基板１上において、導体層２および反射層３に接するように印刷する。ここで、なお、樹脂層用ペーストの厚みは、導体層２と反射層３とを足し合わせた厚みと同程度となるようにする。
　次に、１４０℃以上２００℃以下の最高温度で０．５時間以上３時間以下保持して、熱処理を行なう。
　次に、反射層３および樹脂層４の表面に対してバフ研磨を行なう。ここで、バフ研磨の条件としては、シリコンカーバイト、ホワイトアルミナまたはダイヤモンドからなり、番手が＃４００以上＃３０００以下の砥粒を用い、送り速度を５００ｍｍ／秒以上２０００ｍｍ／秒以下とすればよい。さらに、バフ研磨の後、追加で化学研磨を行なってもよい。化学研磨の条件としては、過酸化水素水に硫酸を加えた溶液を５０℃以上６５℃以下の温度となるまで熱し、この溶液に１５分以上４５分以下浸せばよい。そして、このバフ研磨および化学研磨を上記条件内で変えることで、反射層３の表面を任意の表面性状とすることができ、本開示の回路基板１０を得る。
　次に、本開示の発光装置２０は、例えば、本開示の回路基板１０の反射層３上に、発光素子５を搭載することによって得ることができる。
　以下、本開示の実施例を具体的に説明するが、本開示はこれらの実施例に限定されるものではない。
　反射層の表面における、算術平均粗さＲａ、スキューネスＲｓｋおよびクルトシスＲｋｕを異ならせた試料を作製し、反射率の測定を行なった。
　まず、窒化アルミニウム質セラミックスからなり、厚さ０．３８ｍｍの基板を準備した。
　次に、チタンおよび銅の薄層を、基板上にスパッタで形成した。なお、チタン層の平均膜厚は０．１μｍ、銅層の平均膜厚は１．０μｍとなるようにした。
　次に、薄膜上にレジストパターンをフォトリソグラフィーにて形成し、電解銅めっきを用いて平均膜厚が６０μｍの銅層を形成し、導体層を得た。
　次に、電解ニッケル－銀めっきを行ない、導体層上に銀からなる反射層を得た。なお、導体層と反射層との間のニッケル層の平均膜厚は５μｍ、反射層の平均膜厚は３μｍとなるようにした。
　次に、レジストパターンを除去し、はみ出したチタンおよび銅の薄膜をエッチングにより除去し、面積が１０１ｍｍ×１０１ｍｍである導体層および反射層の積層体を得た。
　次に、樹脂層用ペーストとして、有機溶剤中にシリコーン樹脂原料としてのポリシロキサンと白色無機フィラー粉末としての酸化チタンとを分散させたものを準備した。
　次に、樹脂層用ペーストを、基板上において、導体層および反射層に接するように印刷した。その後、１５０℃の最高温度で１時間保持して、熱処理を行なった。
　そして、反射層の表面の表面性状が表１の値になるように、バフ研磨および化学研磨を行なうことで、各試料を得た。
　次に、得られた各試料について、接触型の表面粗さ計を用い、ＪＩＳ　Ｂ　０６０１（２０１３）に準拠して、反射層の表面における、算術平均粗さＲａ、スキューネスＲｓｋ、クルトシスＲｋｕの測定を行なった。ここで、測定条件としては、測定長さを２．５ｍｍ、カットオフ値を０．０８ｍｍとし、触針半径が２μｍの触針を用い、走査速度を０．６ｍｍ／秒に設定した。そして、反射層の表面において３ヵ所測定し、その平均値を求めた。
　次に、各試料に対して、分光測色計（ミノルタ製　ＣＭ－３７００Ａ）を用いて、基準光源Ｄ６５、波長範囲３６０～７４０ｎｍ、視野１０°、照明径３×５ｍｍの条件で測定を行ない、測定結果から５００ｎｍの反射率を測定した。
　結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、試料Ｎｏ．１、２、８に比べて試料Ｎｏ．３～７の反射率は９０．２％以上と高かった。この結果から、反射層の表面において、算術平均粗さＲａが０．２μｍ未満であるとともに、スキューネスＲｓｋに対するクルトシスＲｋｕの比が５以上１５以下であれば、高い反射率を有することがわかった。
　次に、反射層の表面における、突出山部におけるコア部分の負荷長さ率Ｍｒ１および突出谷部におけるコア部分の負荷長さ率Ｍｒ２を異ならせた試料を作製し、反射率の測定を行なった。
　なお、各試料の作製方法としては、反射層の表面の表面性状が表２の値になるように、バフ研磨および化学研磨を行なったこと以外は実施例１の試料Ｎо．４の作製方法と同様とした。なお、試料Ｎｏ．９は、実施例１の試料Ｎｏ．４と同じである。
　そして、得られた各試料について、反射層の表面における、突出山部におけるコア部分の負荷長さ率Ｍｒ１および突出谷部におけるコア部分の負荷長さ率Ｍｒ２を測定した。なお、測定条件は、ＪＩＳ　Ｂ　０６７１－２（２００２）に基づき実施例１と同様とした。また、各試料の反射率を、実施例１と同じ方法で評価した。
　結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、試料Ｎｏ．９に比べて試料Ｎｏ．１０～１３の反射率は９３．０％以上と高かった。この結果から、反射層の表面において、突出山部におけるコア部分の負荷長さ率Ｍｒ１に対する突出谷部におけるコア部分の負荷長さ率Ｍｒ２の比が３より大きければ、さらに高い反射率を有することがわかった。
　次に、反射層の表面における、突出谷部深さＲｖｋおよび突出山部高さＲｐｋの大小関係を異ならせた試料を作製し、反射率の測定を行った。
　なお、各試料の作製方法としては、反射層の表面の表面性状が表３の値になるように、バフ研磨および化学研磨を行なったこと以外は実施例１の試料Ｎо．４の作製方法と同様とした。なお、試料Ｎｏ．１５は、実施例１の試料Ｎｏ．４と同じである。
　そして、得られた各試料について、反射層の表面における、突出谷部深さＲｖｋおよび突出山部高さＲｐｋを測定した。なお、測定条件は、ＪＩＳ　Ｂ　０６７１－２（２００２）に基づき実施例１と同様とした。また、各試料の反射率を、実施例１と同じ方法で評価した。
　結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、試料Ｎｏ．１５に比べて試料Ｎｏ．１４の反射率は９３．７％と高かった。この結果から、反射層の表面において、突出谷部深さＲｖｋが突出山部高さＲｐｋよりも小さければ、さらに高い反射率を有することがわかった。
　次に、反射層の表面における、プラトー率Ｈｐ（１０－６０％）およびプラトー率Ｈｐ（１０－２０％）を異ならせた試料を作製し、反射率の測定を行なった。
　なお、各試料の作製方法としては、反射層の表面の表面性状が表４の値になるように、バフ研磨および化学研磨を行なったこと以外は実施例１の試料Ｎо．４の作製方法と同様とした。なお、試料Ｎｏ．１６は、実施例１の試料Ｎｏ．４と同じである。
　そして、得られた各試料について、反射層の表面における、プラトー率Ｈｐ（１０－６０％）およびプラトー率Ｈｐ（１０－２０％）を測定した。なお、測定条件は、ＪＩＳ　Ｂ　０６７１－２（２００２）に基づき実施例１と同様とした。また、各試料の反射率を、実施例１と同じ方法で評価した。
　結果を表４に示す。
Figure JPOXMLDOC01-appb-T000004
　表４に示すように、試料Ｎｏ．１６、１７に比べて試料Ｎｏ．１８～２１の反射率は９３．５％以上と高かった。この結果から、反射層の表面において、プラトー率Ｈｐ（１０－６０％）が０．３０μｍ以下であり、プラトー率Ｈｐ（１０－２０％）に対するプラトー率Ｈｐ（１０－６０％）の比が３.５未満であれば、さらに高い反射率を有することがわかった。
　次に、反射層を構成する成分を異ならせた試料を作製し、反射率の測定およびマイグレーション試験を行なった。
　まず、窒化アルミニウム質セラミックスからなり、厚さ０．３８ｍｍの基板を準備した。
　次に、チタンおよび銅の薄層（以下、単に薄膜と記載する）を、基板上にスパッタで形成した。ここで、チタン層の平均膜厚は０．１μｍ、銅層の平均膜厚は１．０μｍとなるようにした。
　次に、薄膜上にレジストパターンをフォトリソグラフィーにて形成し、電解銅めっきを用いて平均膜厚が６０μｍの銅層を形成し、導体層を得た。ここで、このレジストパターンは、レジストパターンを除去した際に、導体層の個数が２個となるようにした。具体的には、２個の導体層が、それぞれの長手方向が揃った方向を向き、導体層同士の間隔が８０μｍとなるようにした。ここで、２個の導体層は、それぞれ長手方向×短手方向が４００μｍ×２５０μｍである長方形となるようにした。
　次に、試料Ｎｏ．２２となる試料に関しては、電解ニッケル－銀めっきを行ない、２個の導体層上に銀の反射層を得た。なお、導体層と反射層との間のニッケル層の平均膜厚は５μｍ、反射層の平均膜厚は３μｍとなるようにした。
　一方、試料Ｎｏ．２３となる試料に関しては、無電解ニッケルメッキを行なった後、無電解金メッキを行ない、２個の導体層上に金の反射層を得た。なお、導体層と反射層との間のニッケル層の平均膜厚は５μｍ、反射層の平均膜厚は３μｍとなるようにした。
　次に、レジストパターンを除去し、はみ出したチタンおよび銅の薄膜をエッチングにより除去し、長手方向×短手方向が４００μｍ×２５０μｍである長方形の導体層および反射層の積層体を２個得た。
　次に、樹脂層用ペーストとして、有機溶剤中にシリコーン樹脂原料としてのポリシロキサンと白色無機フィラー粉末としての酸化チタンとを分散させたものを準備した。
　次に、樹脂層用ペーストを、基板上において、２個の積層体同士の間を埋め、積層体の周りを覆うように、長手方向×短手方向が８００μｍ×８００μｍである正方形となるように印刷した。その後、１５０℃の最高温度で１時間保持して、熱処理を行なった。
　そして、反射層の表面の表面性状が実施例４の試料Ｎｏ．２０と同じとなるように、バフ研磨および化学研磨を行なうことで、試料Ｎｏ．２２、２３を得た。
　次に、各試料の反射層を構成する成分を、以下の方法で確認した。まず、各試料を切断し、切断した断面をＣＰにて研磨した。次に、研磨した断面を観察面として、ＳＥＭを用いて観察し、ＳＥＭ付設のＥＤＳを用いることにより、反射層を構成する成分を確認した。その結果、試料Ｎｏ．２２の反射層は、反射層を構成する全成分１００質量％のうち、銀を９５質量％以上含有していた。一方、試料Ｎｏ．２３の反射層は、反射層を構成する全成分１００質量％のうち、金を９５質量％以上含有していた。
　次に、各試料の反射率を、実施例１と同じ方法で評価した。
　また、各試料に対して、マイグレーション試験を行なった。まず、各試料の２個の反射層同士を導線で接続した。次に、高温（８５℃）・高湿（８５％）の環境下に各試料を置き、各試料の反射層に電流を流した状態で放置した。そして、電流を流し始めてから５０時間毎に各試料を上記環境下から取り出し、２個の反射層同士を接続する導線を外し、２個の反射層の間に導通がないか確認した。そして、電流を流し始めてから２５０時間までに導通が確認されたものを「×」、電流を流し始めてから１０００時間までに導通が確認されたものを「△」、電流を流し始めてから１０００時間までに導通が確認されなかったものを「○」として評価した。
　結果を表５に示す。
Figure JPOXMLDOC01-appb-T000005
　表５に示すように、試料Ｎｏ．２３のマイグレーション試験の結果は「○」であった。この結果から、反射層が、反射層を構成する全成分１００質量％のうち、金を９５質量％以上含有していれば、長期間の信頼性に優れることがわかった。
　１：基板
　２、２ａ、２ｂ：導体層
　３、３ａ、３ｂ：反射層
　４：樹脂層
　５：発光素子
　６：ボンディングワイヤ
　１０：回路基板
　２０：発光装置

Claims (6)

  1. 　基板と、
    　該基板上に位置する導体層と、
    　該導体層上に位置する反射層と、
    　前記基板上に位置するとともに、前記導体層および前記反射層に接して位置する樹脂層と、を備え、
    　前記反射層の表面は、粗さ曲線から求められる算術平均粗さＲａが０．２μｍ未満であるとともに、粗さ曲線から求められるスキューネスＲｓｋに対する粗さ曲線から求められるクルトシスＲｋｕの比が５以上１５以下である回路基板。
  2. 　前記反射層の表面は、粗さ曲線から求められる突出山部におけるコア部分の負荷長さ率Ｍｒ１に対する粗さ曲線から求められる突出谷部におけるコア部分の負荷長さ率Ｍｒ２の比が３より大きい請求項１に記載の回路基板。
  3. 　前記反射層の表面は、粗さ曲線から求められる突出谷部深さＲｖｋが粗さ曲線から求められる突出山部高さＲｐｋよりも小さい請求項１または請求項２に記載の回路基板。
  4. 　前記反射層の表面は、粗さ曲線から求められる相対負荷長さが１０～６０％のプラトー率Ｈｐ（１０－６０％）が０．３０μｍ以下であり、粗さ曲線から求められる相対負荷長さが１０～２０％のプラトー率Ｈｐ（１０－２０％）に対する前記プラトー率Ｈｐ（１０－６０％）の比が３.５未満である請求項１乃至請求項３のいずれかに記載の回路基板。
  5. 　前記反射層は、該反射層を構成する全成分１００質量％のうち、金を９５質量％以上含有する請求項１乃至請求項４のいずれかに記載の回路基板。
  6. 　請求項１乃至請求項５のいずれかに記載の回路基板と、該回路基板上に位置する発光素子とを備える発光装置。
PCT/JP2018/016330 2017-04-27 2018-04-20 回路基板およびこれを備える発光装置 WO2018198982A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018552888A JPWO2018198982A1 (ja) 2017-04-27 2018-04-20 回路基板およびこれを備える発光装置
CN201880026881.0A CN110603654B (zh) 2017-04-27 2018-04-20 电路基板以及具备其的发光装置
US16/608,654 US10950768B2 (en) 2017-04-27 2018-04-20 Circuit board and light-emitting device provided with same
EP18791223.3A EP3618129B1 (en) 2017-04-27 2018-04-20 Circuit board and light-emitting device provided with same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-088504 2017-04-27
JP2017088504 2017-04-27

Publications (1)

Publication Number Publication Date
WO2018198982A1 true WO2018198982A1 (ja) 2018-11-01

Family

ID=63918204

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016330 WO2018198982A1 (ja) 2017-04-27 2018-04-20 回路基板およびこれを備える発光装置

Country Status (5)

Country Link
US (1) US10950768B2 (ja)
EP (1) EP3618129B1 (ja)
JP (1) JPWO2018198982A1 (ja)
CN (1) CN110603654B (ja)
WO (1) WO2018198982A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021064790A (ja) * 2019-10-15 2021-04-22 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129801A (ja) 2007-11-27 2009-06-11 Denki Kagaku Kogyo Kk 金属ベース回路基板
WO2010071182A1 (ja) * 2008-12-19 2010-06-24 古河電気工業株式会社 光半導体装置用リードフレーム及びその製造方法
US20120228660A1 (en) * 2011-03-10 2012-09-13 Samsung Techwin Co., Ltd. Method of manufacturing lead frame for light-emitting device package and light-emitting device package
WO2013069767A1 (ja) * 2011-11-11 2013-05-16 株式会社Ｎｅｏｍａｘマテリアル 発光素子用基板、発光モジュールおよび発光モジュールの製造方法
WO2015170773A1 (ja) * 2014-05-09 2015-11-12 京セラ株式会社 発光素子搭載用基板および発光装置
JP2016018068A (ja) * 2014-07-08 2016-02-01 旭硝子株式会社 防眩膜付き基材および物品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114306A1 (ja) 2006-03-29 2007-10-11 Kyocera Corporation 発光装置
KR101468748B1 (ko) * 2006-09-27 2014-12-04 도판 인사츠 가부시키가이샤 광학 소자, 라벨 부착 물품, 광학 키트 및 판별 방법
CN102844897B (zh) * 2010-06-15 2016-01-13 古河电气工业株式会社 光半导体装置用引线框架、光半导体装置用引线框架的制造方法以及光半导体装置
JP2012124310A (ja) * 2010-12-08 2012-06-28 Nitto Denko Corp 反射膜およびその製造方法
JP2012151191A (ja) 2011-01-17 2012-08-09 Ibiden Co Ltd Ｌｅｄ用配線基板、発光モジュール、ｌｅｄ用配線基板の製造方法、及び発光モジュールの製造方法
JP5881501B2 (ja) * 2012-03-29 2016-03-09 株式会社Ｎｅｏｍａｘマテリアル 発光素子用基板および発光モジュール
JP5481577B1 (ja) 2012-09-11 2014-04-23 Ｊｘ日鉱日石金属株式会社 キャリア付き銅箔
JP2015072754A (ja) * 2013-10-02 2015-04-16 積水テクノ成型株式会社 導光板及びその製造方法
JP6197696B2 (ja) 2014-02-28 2017-09-20 日亜化学工業株式会社 発光装置の製造方法及び発光装置
US10244627B2 (en) * 2014-12-25 2019-03-26 Sumitomo Electric Industries, Ltd. Substrate for printed wiring board and method for producing the same, printed wiring board and method for producing the same, and resin base material
JP6374339B2 (ja) 2015-03-26 2018-08-15 日亜化学工業株式会社 発光装置
JP2017041467A (ja) * 2015-08-17 2017-02-23 ローム株式会社 光半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129801A (ja) 2007-11-27 2009-06-11 Denki Kagaku Kogyo Kk 金属ベース回路基板
WO2010071182A1 (ja) * 2008-12-19 2010-06-24 古河電気工業株式会社 光半導体装置用リードフレーム及びその製造方法
US20120228660A1 (en) * 2011-03-10 2012-09-13 Samsung Techwin Co., Ltd. Method of manufacturing lead frame for light-emitting device package and light-emitting device package
WO2013069767A1 (ja) * 2011-11-11 2013-05-16 株式会社Ｎｅｏｍａｘマテリアル 発光素子用基板、発光モジュールおよび発光モジュールの製造方法
WO2015170773A1 (ja) * 2014-05-09 2015-11-12 京セラ株式会社 発光素子搭載用基板および発光装置
JP2016018068A (ja) * 2014-07-08 2016-02-01 旭硝子株式会社 防眩膜付き基材および物品

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3618129A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021064790A (ja) * 2019-10-15 2021-04-22 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子及びその製造方法
WO2021075439A1 (ja) * 2019-10-15 2021-04-22 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子及びその製造方法
TWI811572B (zh) * 2019-10-15 2023-08-11 日商同和電子科技股份有限公司 半導體發光元件及其製造方法

Also Published As

Publication number Publication date
EP3618129B1 (en) 2023-03-29
US10950768B2 (en) 2021-03-16
EP3618129A1 (en) 2020-03-04
JPWO2018198982A1 (ja) 2019-06-27
EP3618129A4 (en) 2021-01-13
US20200194640A1 (en) 2020-06-18
CN110603654A (zh) 2019-12-20
CN110603654B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
EP2369903A1 (en) Substrate for light-emitting element and light-emitting device
JP4804109B2 (ja) 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法
TW200945938A (en) Wiring board for mounting light emitting element thereon, and light emitting device
JP2013051449A (ja) 発光素子実装用基体および発光装置
JP5905962B2 (ja) 回路基板およびこれを備える電子装置
EP3142159B1 (en) Substrate for mounting light-emitting element, and light-emitting device
WO2018198982A1 (ja) 回路基板およびこれを備える発光装置
CN108352433B (zh) 发光元件搭载用基板和发光装置
US20210037644A1 (en) Circuit board and light emitting device provided with same
CN110800118B (zh) 电路基板以及具备该电路基板的发光装置
JP2006066630A (ja) 配線基板および電気装置並びに発光装置
JP2013239546A (ja) 発光素子搭載用基板および発光装置
JP2015070088A (ja) 発光素子用基板および発光装置
JP2016174084A (ja) 素子搭載用基板および実装基板

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018552888

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18791223

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018791223

Country of ref document: EP

Effective date: 20191127