WO2018198888A1 - 電力変換装置、および、これを用いた電動パワーステアリング装置 - Google Patents

電力変換装置、および、これを用いた電動パワーステアリング装置 Download PDF

Info

Publication number
WO2018198888A1
WO2018198888A1 PCT/JP2018/015927 JP2018015927W WO2018198888A1 WO 2018198888 A1 WO2018198888 A1 WO 2018198888A1 JP 2018015927 W JP2018015927 W JP 2018015927W WO 2018198888 A1 WO2018198888 A1 WO 2018198888A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
gate
gate voltage
limit value
power
Prior art date
Application number
PCT/JP2018/015927
Other languages
English (en)
French (fr)
Inventor
崇志 鈴木
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2018198888A1 publication Critical patent/WO2018198888A1/ja
Priority to US16/662,413 priority Critical patent/US11271494B2/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D5/00—Power-assisted or power-driven steering
    • B62D5/04—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear
    • B62D5/0409—Electric motor acting on the steering column
    • B62D5/0412—Electric motor acting on the steering column the axes of motor and steering column being parallel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D5/00—Power-assisted or power-driven steering
    • B62D5/04—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear
    • B62D5/0457—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such
    • B62D5/046—Controlling the motor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D5/00—Power-assisted or power-driven steering
    • B62D5/04—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear
    • B62D5/0457—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such
    • B62D5/046—Controlling the motor
    • B62D5/0463—Controlling the motor calculating assisting torque from the motor based on driver input
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D5/00—Power-assisted or power-driven steering
    • B62D5/04—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear
    • B62D5/0457—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such
    • B62D5/0481—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such monitoring the steering system, e.g. failures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation

Definitions

  • the present disclosure relates to a power conversion device and an electric power steering device using the same.
  • Patent Document 1 discloses a gate drive circuit that suppresses a decrease in gate voltage.
  • An object of the present disclosure is to provide a power conversion device that can protect a circuit without increasing the number of components, and an electric power steering device using the same.
  • the power conversion device of the present disclosure includes an inverter, a driver, and a control unit.
  • the inverter has an upper arm element connected to the high potential side and a lower arm element connected to the low potential side of the upper arm element, and converts the power supplied from the DC power supply via the power wiring. Supply to the load.
  • the driver is supplied with electric power from a DC power supply via a control wiring, and applies a gate voltage to the upper arm element and the lower arm element.
  • the control unit includes a drive control unit that controls the operation of the upper arm element and the lower arm element.
  • the DC power supply supplies power to devices other than inverters.
  • the control unit limits the current flowing through the load in accordance with the gate voltage or the input voltage and the gate voltage which are the voltage of the power wiring or the voltage of the control wiring. For example, when MOSFETs are used for the upper arm element and the lower arm element, when the gate voltage decreases, the on-resistance increases and heat generation increases. Therefore, in the present disclosure, by limiting the current according to the gate voltage or the gate voltage and the input voltage, heat generation of the upper arm element and the lower arm element when the gate voltage is reduced is suppressed. As a result, it is possible to maintain power supply to the load while protecting the inverter without providing a separate circuit for suppressing a decrease in the gate voltage.
  • FIG. 1 is a schematic configuration diagram illustrating a steering system according to a first embodiment.
  • FIG. 2 is a circuit diagram showing the power converter according to the first embodiment.
  • FIG. 3 is a block diagram illustrating a control unit according to the first embodiment.
  • FIG. 4 is an explanatory diagram for explaining the relationship between the gate voltage and the on-resistance of the MOSFET.
  • FIG. 5 is a diagram showing a map used for calculating a current limit value according to the gate voltage.
  • FIG. 6 is a diagram showing a map used for calculating a current limit value according to the gate voltage.
  • FIG. 7 is a block diagram showing a control unit according to the second embodiment.
  • FIG. 8 is an explanatory diagram for explaining the relationship between the duty command value and the ON time of the upper arm element and the lower arm element
  • FIG. 9 is an explanatory diagram for explaining the upper and lower limits of the duty command value according to the gate voltage according to the second embodiment.
  • FIG. 10 is an explanatory diagram illustrating current limitation and duty limitation according to the gate voltage according to the second embodiment.
  • FIG. 11 is a block diagram illustrating a control unit according to the third embodiment.
  • FIG. 12 is a flowchart for explaining energization suppression processing of the third embodiment.
  • FIG. 13 is a circuit diagram showing a power converter according to the fourth embodiment.
  • FIG. 14 is a block diagram illustrating a control unit according to the fourth embodiment.
  • FIG. 15 is a flowchart for explaining energization suppression processing according to the fourth embodiment.
  • FIG. 16 is a flowchart for explaining energization suppression processing according to
  • the power conversion device 1 As shown in FIGS. 1 and 2, the power conversion device 1 according to the first embodiment is applied together with a motor 80 to, for example, an electric power steering device 8 for assisting a steering operation of a vehicle.
  • the motor 80 corresponds to “load” and “rotating electric machine”.
  • FIG. 1 the structure of the steering system 90 provided with the electric power steering apparatus 8 is shown.
  • the steering system 90 includes a steering wheel 91, which is a steering member, a steering shaft 92, a pinion gear 96, a rack shaft 97, wheels 98, an electric power steering device 8, and the like.
  • the steering wheel 91 is connected to the steering shaft 92.
  • the steering shaft 92 is provided with a torque sensor 94 that detects steering torque.
  • a pinion gear 96 is provided at the tip of the steering shaft 92.
  • the pinion gear 96 is engaged with the rack shaft 97.
  • a pair of wheels 98 are connected to both ends of the rack shaft 97 via tie rods or the like.
  • the electric power steering device 8 includes a motor 80, a reduction gear 89 as a power transmission unit that decelerates the rotation of the motor 80 and transmits the rotation to the steering shaft 92, the power conversion device 1, and the like. That is, the electric power steering device 8 of the present embodiment is a so-called “column assist type”, but may be a so-called “rack assist type” that transmits the rotation of the motor 80 to the rack shaft 97. In the present embodiment, the steering shaft 92 corresponds to the “drive target”.
  • the motor 80 outputs an auxiliary torque that assists the steering of the steering wheel 91 by the driver, is driven by power supplied from a battery that is a DC power source, and rotates the reduction gear 89 forward and backward.
  • the motor 80 is a three-phase brushless motor, and each has a rotor and a stator (not shown).
  • the motor 80 has a U-phase coil 81, a V-phase coil 82, and a W-phase coil 83.
  • the coils 81 to 83 constitute a winding set 84.
  • the power conversion device 1 includes an inverter 10, a driver 30, a control unit 41, and the like.
  • the inverter 10 has six switching elements 11 to 16 and converts electric power to the winding set 84.
  • the switching element is referred to as “SW element”.
  • the SW elements 11 to 16 of the present embodiment are MOSFETs, but may be IGBTs, thyristors, or the like.
  • SW elements 11 to 13 are connected to the high potential side, and SW elements 14 to 16 are connected to the low potential side.
  • One end of a U-phase coil 81 is connected to a connection point between the U-phase SW elements 11 and 14 that form a pair.
  • One end of a V-phase coil 82 is connected to a connection point between the paired V-phase SW elements 12 and 15.
  • One end of a W-phase coil 83 is connected to a connection point between the paired W-phase SW elements 13 and 16. The other ends of the coils 81 to 83 are connected.
  • the drains of the SW elements 11 to 13 arranged on the high potential side are connected to the positive electrode of the battery 5 via the upper bus 17.
  • the sources of the SW elements 14 to 16 arranged on the low potential side are connected to the ground via the lower bus 18.
  • the upper bus 17 corresponds to “power wiring”.
  • the SW elements 11 to 13 connected to the high potential side are referred to as “upper arm elements”
  • the SW elements 14 to 16 disposed on the low potential side are referred to as “lower arm elements”.
  • the current detection unit 20 includes a U-phase current detection element 21, a V-phase current detection element 22, and a W-phase current detection element 23, and is provided on the low potential side of the inverter 10.
  • U-phase current detection element 21 is provided between U-phase lower arm element 14 and lower bus 18, and V-phase current detection element 22 includes V-phase lower arm element 15 and lower bus 18.
  • W-phase current detection element 23 is provided between W-phase lower arm element 16 and lower bus 18.
  • the current detection elements 21 to 23 of the present embodiment are all shunt resistors.
  • the voltages across the current detection elements 21 to 23 are output to the control unit 41 as detection values relating to the phase currents Iu, Iv, and Iw, respectively.
  • the phase currents Iu, Iv, and Iw are collectively referred to as the motor current I.
  • the coil 25 and the capacitor 26 are disposed between the battery 5 and the inverter 10 and constitute a power filter. By providing the power filter, noise transmitted from the other device 4 sharing the battery 5 is reduced, and noise transmitted from the inverter 10 side to the other device 4 sharing the battery 5 is reduced.
  • Coil 25 is provided on upper bus 17.
  • Capacitor 26 is connected to upper bus 17 and lower bus 18 on the inverter 10 side of coil 25.
  • the driver 30 applies a gate voltage to the gates of the SW elements 11 to 16 in response to a command signal from the control unit 41. Specifically, the driver 30 applies the gate voltage Vga_u to the gate of the SW element 11, the gate voltage Vga_v to the gate of the SW element 12, and the gate voltage Vga_w to the gate of the SW element 13. The driver 30 applies a gate voltage Vgb_u to the gate of the SW element 14, a gate voltage Vgb_v to the gate of the SW element 15, and a gate voltage Vgb_w to the gate of the SW element 16.
  • Lower gate voltages Vgb_u, Vgb_v, and Vgb_w that are gate voltages applied to the lower arm elements 14 to 16 are a power wiring voltage Vpig that is a voltage of the upper bus 17 and a control wiring voltage Vig that is a voltage of the control wiring 75. And roughly the same. Further, the upper gate voltages Vga_u, Vga_v, and Vga_w, which are gate voltages applied to the upper arm elements 11 to 13, are boosted from the lower gate voltages Vgb_u, Vgb_v, and Vgb_w by a charge pump circuit or the like.
  • the upper gate voltages Vga_u, Vga_v, and Vga_w are collectively referred to as the upper gate voltage Vga
  • the lower gate voltages Vgb_u, Vgb_v, and Vgb_w are collectively referred to as the lower gate voltage Vgb.
  • the control wiring voltage Vig and the power wiring voltage Vpig are collectively set as the input voltage Vin.
  • the control unit 41 is mainly composed of a microcomputer, and includes a CPU, a ROM (readable non-transitory tangible recording medium), a RAM, an I / O, a bus line that connects these components, and the like, all of which are not shown. It has.
  • Each process in the control unit 41 may be a software process executed by a CPU executing a program stored in a substantial memory device such as a ROM, or may be a hardware process performed by a dedicated electronic circuit. Good. The same applies to control units 42 to 44 described later.
  • the control unit 41 includes a current command calculation unit 50 and a drive control unit 60.
  • the current command calculation unit 50 includes a basic command calculation unit 51, an overheat protection current limiting unit 52, an upper limit value calculation unit 53, a gradual decrease processing unit 54, a lower limit value calculation unit 55, a gradual decrease processing unit 56, and a command determination unit. 59, and calculates the current command value I * .
  • the current command value I * may be a value of any dimension such as a three-phase value or a dq-axis value, and subscripts related to the phase and axis are omitted as appropriate.
  • the basic command calculation unit 51 calculates a basic current command value I * _b based on the torque command value trq * .
  • the overheat protection current limiting unit 52 calculates a temperature reference current limit value I * _tmp corresponding to the temperature of the SW elements 11 to 16.
  • the temperature of the SW elements 11 to 16 may be a value based on a detection value of the temperature sensor, or may be an estimated value based on a current or the like.
  • the upper limit value calculation unit 53 calculates the upper basic current limit value I * _ga based on the upper gate voltage Vga.
  • the upper basic current limit value I * _ga is calculated by map calculation based on the minimum value of the upper gate voltage Vga.
  • the minimum value of the upper gate voltage Vga is referred to as an upper minimum gate voltage Vga_ #.
  • the gradual decrease processing unit 54 performs a gradual decrease process for gradually decreasing the upper basic current limit value I * _ga by, for example, LPF processing, and calculates the upper current limit value I ** _ ga. Note that when the upper minimum gate voltage Vga_ # is not lowered and the current limitation based on the gate voltages of the upper arm elements 11 to 13 is not performed, the gradual decrease process is not performed.
  • the lower limit value calculation unit 55 calculates a lower basic current limit value I * _gb based on the lower gate voltage Vgb.
  • the lower basic current limit value I * _gb is calculated by map calculation based on the minimum value of the lower gate voltage Vgb.
  • the minimum value of the lower gate voltage Vgb is referred to as a lower minimum gate voltage Vgb_ #.
  • the gradual reduction processing unit 56 gradually reduces the lower basic current limit value I * _gb by, for example, LPF processing, and calculates the lower current limit value I ** _ gb. Note that when the lower minimum gate voltage Vgb # is not lowered and the current limitation based on the gate voltages of the lower arm elements 14 to 16 is not performed, the gradual decrease process is not performed.
  • Command determination unit 59 determines the basic current instruction value I * _b, temperature reference current limit value I * - tmp, and the voltage reference of the current limit value I ** _ga, based on the I ** _gb, the current command value I * To do.
  • the minimum value of the four values is set as the current command value I * by the minimum selection. In the following description, it is assumed that the upper current limit value I ** _ ga or the lower current limit value I ** _ gb is selected as the current command value I * .
  • the drive control unit 60 includes a subtractor 61, a current FB calculation unit 62, a duty calculation unit 63, and a signal generation unit 64.
  • the subtractor 61 calculates a current deviation ⁇ I that is a deviation between the current command value I * and the motor current I fed back from the current detection unit 20.
  • the current FB calculator 62 calculates the voltage command value V * by, for example, PI calculation so that the current deviation ⁇ I converges to zero.
  • the duty calculator 63 calculates the duty command value D * based on the voltage command value V * and the like.
  • the signal generator 64 generates a command signal for controlling the on / off operation of the SW elements 11 to 16 based on the duty command value D * , and outputs the command signal to the driver 30.
  • the driver 30 applies gate voltages Vga_u, Vga_v, Vga_w, Vgb_u, Vgb_v, and Vgb_w to the corresponding SW elements 11 to 16 in response to the command signal.
  • the driving of the motor 80 is controlled by turning on and off the SW elements 11 to 16 according to the gate voltages Vga_u, Vga_v, Vga_w, Vgb_u, Vgb_v, and Vgb_w.
  • the characteristics of the MOSFET are shown in FIG.
  • the horizontal axis represents the gate voltage and the vertical axis represents the on-resistance.
  • the on-resistance of the MOSFET changes according to the gate voltage. Specifically, the on-resistance increases as the gate voltage decreases.
  • the steering assist is continued as much as possible while avoiding thermal destruction of the SW elements 11 to 16 by reducing the energization amount to the SW elements 11 to 16.
  • the energization suppression process includes a current limiting process for limiting the current command value I * and a duty changing process for changing the duty command value D * . In the present embodiment, the current limiting process will be mainly described.
  • FIGS. 5 and 6 are examples of maps used for calculating the basic current limit values I * _ga and I * _gb in the upper limit value calculation unit 53 and the lower limit value calculation unit 55.
  • the horizontal axis represents the minimum gate voltages Vga_ # and Vgb_ #
  • the vertical axis represents the basic current limit values I * _ga and I * _gb.
  • values related to the calculation in the lower limit value calculation unit 55 are shown in parentheses. The same applies to FIG. 10 described later.
  • the upper limit value calculation unit 53 does not limit the current and sets the upper basic current limit value I * _ga to the maximum value Imax. .
  • the upper basic current limit value I * _ga is set to zero.
  • the lower limit value calculation unit 55 does not limit the current and sets the lower basic current limit value I * _gb to the maximum value Imax.
  • the lower minimum gate voltage Vgb_ # is lower than the lower determination threshold THb
  • the lower basic current limit value I * _gb is set to zero. Thereby, the current can be quickly limited when the gate voltage is lowered.
  • the map shown in FIG. 6 may be used instead of the map shown in FIG.
  • the upper limit value calculation unit 53 when the upper limit gate voltage Vga_ # is equal to or higher than the first determination threshold THax, the upper limit value calculation unit 53 does not limit the current and sets the upper basic current limit value I * _ga to the maximum value Imax. To do.
  • the upper limit value calculation unit 53 decreases the upper basic current limit value I * _ga as the upper minimum gate voltage Vga_ # decreases. To be a value. In the example of FIG.
  • the upper basic current limit value I * _ga decreases linearly as the voltage decreases, but it may be decreased nonlinearly.
  • the upper limit value calculation unit 53 sets the upper basic current limit value I * _ga to a predetermined limit value Ilim.
  • the upper limit value calculation unit 53 sets the upper basic current limit value I * _ga to 0.
  • the calculation of the lower basic current limit value I * _gb in the lower limit value calculation unit 55 is performed by replacing the upper minimum gate voltage Vga_ # with the lower minimum gate voltage Vgb_ # and the determination thresholds THax, THay, THaz. Threshold values THbx, THby, and THbz may be used.
  • the map in FIG. 6 is preferably used when the frequency at which the gate voltage is in a low voltage state is relatively low. The assist is continued as much as possible by lowering the basic current limit values I * _ga and I * _gb in a stepwise manner in accordance with the degree of decrease in the gate voltage.
  • the power conversion device 1 is mounted on a vehicle, and the battery 5 is shared with other devices 4. For this reason, the voltage applied to the inverter 10 may decrease due to drawing of power from a plurality of loads including the motor 80, and the gate voltages Vga and Vgb may decrease.
  • the device 4 is described as one block, but may be plural. Further, the connection location of the device 4 may be closer to the battery 5 than the start switch 6.
  • MOSFETs are used for the SW elements 11-16. Therefore, when the gate voltages Vga and Vgb are lowered, the on-resistance is increased and the heat generation of the SW elements 11 to 16 is increased. Therefore, in the present embodiment, when the gate voltages Vga and Vgb are reduced, the heat generation of the SW elements 11 to 16 is suppressed by suppressing the energization amount to the SW elements 11 to 16. Specifically, when the gate voltage decreases, the current command value I * is limited, and the current flowing through the motor 80 is limited. As a result, even when the gate voltage is lowered transiently, the heat generation of the SW elements 11 to 16 is suppressed. Therefore, the thermal destruction of the SW elements 11 to 16 is avoided while continuing the assist as much as possible. be able to.
  • the power conversion device 1 includes the inverter 10, the driver 30, and the control unit 41.
  • Inverter 10 has upper arm elements 11 to 13 connected to the high potential side and lower arm elements 14 to 16 connected to the low potential side of upper arm elements 11 to 13, and passes through upper bus 17. Then, the power supplied from the battery 5 is converted and supplied to the motor 80.
  • the driver 30 is supplied with electric power from the battery 5 via the control wiring 75 and applies gate voltages Vga and Vgb to the upper arm elements 11 to 13 and the lower arm elements 14 to 16.
  • the control unit 41 includes a drive control unit 60 that controls the operation of the upper arm elements 11 to 13 and the lower arm elements 14 to 16.
  • the battery 5 supplies power to the device 4 other than the inverter 10.
  • the control unit 41 is responsive to the gate voltages Vga, Vgb, or the gate voltage Vga, Vgb and the power wiring voltage Vpig which is the voltage of the upper bus 17 or the input voltage Vin which is the control wiring voltage Vig which is the voltage of the control wiring 75.
  • the current flowing through the motor 80 is limited. In the present embodiment, the current flowing through the motor 80 is limited according to the gate voltages Vga and Vgb.
  • MOSFETs are used for the SW elements 11 to 16, and when the gate voltages Vga and Vgb are lowered, the on-resistance is increased and the heat generation is increased. Therefore, in the present embodiment, by limiting the current according to the gate voltages Vga and Vgb, heat generation of the SW elements 11 to 16 when the gate voltage is reduced is suppressed. As a result, the power supply to the motor 80 can be continued while protecting the inverter 10 without providing a separate circuit for suppressing a decrease in the gate voltage.
  • the control unit 41 includes an upper limit value calculation unit 53, a lower limit value calculation unit 55, and gradual reduction processing units 54 and 56.
  • the upper limit value calculation unit 53 calculates a basic current limit value I * _ga corresponding to the upper gate voltage Vga.
  • the lower limit value calculation unit 55 calculates a basic current limit value I * _gb corresponding to the lower gate voltage Vgb.
  • the gradual reduction processing units 54 and 56 gradually decrease the basic current limit values I * _ga and I * _gb to calculate the current limit values I ** _ ga and I ** _ gb. Thereby, a sudden change in the current flowing through the motor 80 can be prevented.
  • the electric power steering device 8 includes the power conversion device 1, a motor 80 that is a load, and a reduction gear 89.
  • the motor 80 outputs assist torque that assists the steering of the steering wheel 91 by the driver.
  • the reduction gear 89 transmits the driving force of the motor 80 to the steering shaft 92.
  • the power conversion device 1 is applied to an electric power steering device 8.
  • the upper limit value calculation unit 53 and the lower limit value calculation unit 55 correspond to a “basic current limit value calculation unit”.
  • FIGS. 7 A second embodiment is shown in FIGS.
  • the current limiting process of the present embodiment is the same as that of the above embodiment, and here, the duty changing process will be mainly described.
  • the control unit 42 of this embodiment includes a current command calculation unit 50, a drive control unit 60, and a voltage determination unit 66.
  • the voltage determination unit 66 performs comparison determination with the determination threshold for the upper gate voltage Vga and the lower gate voltage Vgb, and outputs the determination result to the duty calculation unit 63.
  • the upper minimum gate voltage Vga_ # is lower than the upper determination threshold THa, it is determined that the upper gate voltage Vga is in a low voltage state.
  • Duty calculation unit 63 changes duty command value D * according to the voltage determination result in voltage determination unit 66.
  • FIG. 8 shows one cycle of the carrier wave with respect to the duty command value D * and the carrier wave C, the switching state of the upper arm element, and the switching state of the lower arm element from the top, with the common time axis as the horizontal axis.
  • the U phase will be described as an example. Note that a dead time is provided when the SW elements 11 and 14 are switched on and off, but a description of the dead time is omitted.
  • the energization time to the SW elements 11 to 16 varies depending on the duty command value D * .
  • time Ta during which current flows through upper arm elements 11-13 increases and time Tb during which current flows through lower arm elements 14-16 decreases.
  • the time Ta during which current flows through the upper arm elements 11 to 13 is shortened, and the time Tb during which current flows through the lower arm elements 14 to 16 is increased. Since the on-time Ta of the upper arm elements 11 to 13 is divided into the first half and the second half of one period of the carrier wave C, it is indicated as (1/2) Ta in the first half and the second half in FIG.
  • the upper and lower limits of the duty command value D * are limited in order to reduce the energization time to the SW element in which the gate voltage has decreased.
  • the horizontal axis is the value before the restriction
  • the vertical axis is the value after the restriction.
  • the minimum value of the duty command value D * is limited to the lower limit value Dmin that is greater than 0%.
  • the upper determination threshold value THa and the lower determination threshold value THb may be the same value as the value related to the current limit, or may be different values.
  • the upper limit value Dmax and the lower limit value Dmin may be predetermined values, or may be variable according to the minimum gate voltages Vga_ # and Vgb_ #.
  • FIG. 10 shows an example of current limiting using the map of FIG. 6, where the horizontal axis is the minimum gate voltage, and the upper limit value Dmax and lower limit value Dmin of the current limit value and duty command value D * are shown from the top. is there.
  • the current limit value is the same as that shown in FIG.
  • the upper limit value Dmax of the duty command value D * is set to 100%, and the upper limit of the duty command value D * is not limited.
  • the upper limit value Dmax is set to a predetermined value (for example, 75%) that is greater than 50% and smaller than 100%.
  • the PWM control is stopped and the SW elements 11 to 16 are turned off.
  • the lower limit value Dmin of the duty command value D * is set to 0%, and the lower limit of the duty command value D * is not limited.
  • the lower limit value Dmin is set to a predetermined value (for example, 25%) that is greater than 0% and smaller than 50%.
  • the PWM control is stopped and the SW elements 11 to 16 are turned off.
  • the determination thresholds THax and THbx correspond to “gate determination thresholds”.
  • the gate voltage Vga of the upper arm elements 11 to 13 decreases, the upper time of the upper arm elements 11 to 13 is shortened by limiting the upper limit of the duty command value D * , and the integrated energization amount is reduced. suppress.
  • the lower limit of the duty command value D * is limited to shorten the ON time of the lower arm elements 14 to 16 and suppress the integrated energization amount. As a result, even when the gate voltage is lowered transiently, the heat generation of the SW elements 11 to 16 is suppressed. Therefore, the thermal destruction of the SW elements 11 to 16 is avoided while continuing the assist as much as possible. be able to.
  • the drive control unit 60 includes a duty calculation unit 63 that calculates a duty command value D * related to the ON time of the SW elements 11 to 16.
  • the duty calculation unit 63 is a duty command value D * Limit.
  • the duty calculation unit 63 reduces the upper limit value of the duty command value D * when the upper gate voltage Vga is in the gate low voltage state lower than the upper determination threshold THa than when the upper gate voltage Vga is not in the gate low voltage state. .
  • the duty calculator 63 increases the lower limit value of the duty command value D * when the lower gate voltage Vgb is in the gate low voltage state lower than the lower determination threshold value THb than in the case of not being in the gate low voltage state.
  • the energization time to the arm in the gate low voltage state is shortened, so that the heat generation of the element having the lowered gate voltage can be suppressed.
  • the same effects as those of the above embodiment can be obtained.
  • the control unit 43 of this embodiment includes a current command calculation unit 70, a drive control unit 60, and a voltage determination unit 67.
  • the current command calculation unit 70 includes a basic command calculation unit 51, an overheat protection current limiting unit 52, a basic current limit value calculation unit 57, a gradual decrease processing unit 58, and a command determination unit 59.
  • the basic current limit value calculation unit 57 calculates a basic current limit value I * _v based on the upper gate voltage Vga, the lower gate voltage Vgb, the power wiring voltage Vpig, or the control wiring voltage Vig.
  • the gradual decrease processing unit 58 gradually decreases the basic current limit value I * _v according to the voltage determination result in the voltage determination unit 67, and calculates the current limit value I ** _ v.
  • the voltage determination unit 67 performs a comparison determination with the determination threshold for the upper gate voltage Vga, the lower gate voltage Vgb, the power wiring voltage Vpig, and the control wiring voltage Vig, and outputs the determination result to the gradual decrease processing unit 58 and the duty calculation unit 63. Output.
  • the duty calculation unit 63 changes the duty according to the voltage determination result in the voltage determination unit 67.
  • step S101 is omitted, and is simply referred to as “S”.
  • S The other steps are the same.
  • the voltage determination unit 67 determines whether or not the upper minimum gate voltage Vga_ # is less than the upper determination threshold THa and the lower minimum gate voltage Vgb_ # is less than the lower determination threshold THb. If it is determined that the upper minimum gate voltage Vga_ # is at least one of the upper determination threshold THa and the lower minimum gate voltage Vgb_ # is not less than the lower determination threshold THb (S101: NO), the process proceeds to S104. When it is determined that the upper minimum gate voltage Vga_ # is less than the upper determination threshold THa and the lower minimum gate voltage Vgb_ # is less than the lower determination threshold THb (S101: YES), the process proceeds to S102.
  • the duty calculation unit 63 limits the upper and lower limits of the duty command value D * according to the upper minimum gate voltage Vga_ # and the lower minimum gate voltage Vgb_ #. Limits the upper and lower limits of the duty command value D * . Details of the limitation on the upper and lower limits of the duty are as described in the second embodiment.
  • the basic current limit value calculation unit 57 performs current limitation based on the upper minimum gate voltage Vga_ # and the lower minimum gate voltage Vgb_ #. Specifically, it calculates the basic current limit value I * _ga based on upper minimum gate voltage Vga_ #, calculates the basic current limit value I * _gb based on lower minimum gate voltage Vgb_ #.
  • the calculation method of the basic current limit values I * _ga and I * _gb is the same as in the first embodiment.
  • the gradual decrease processing unit 58 performs a gradual decrease process at the first current limit rate R1 to calculate the current limit value I ** _ v.
  • the current limit rate is a current decrease amount per unit time, and the first current limit rate R1 is set such that the current limit value I ** _ v becomes the basic current limit value I * _v in the order of, for example, several tens of ms. It is set to a valid value.
  • the voltage determination unit 67 determines whether or not the upper minimum gate voltage Vga_ # is less than the upper determination threshold THa. When it is determined that the upper minimum gate voltage Vga_ # is equal to or higher than the upper determination threshold THa (S104: NO), the process proceeds to S107. When it is determined that the upper minimum gate voltage Vga_ # is less than the upper determination threshold THa (S104: YES), the process proceeds to S105.
  • S105 is a step for shifting when the upper minimum gate voltage Vga_ # is less than the upper determination threshold THa and the lower minimum gate voltage Vgb_ # is equal to or higher than the lower determination threshold THb.
  • the duty calculation unit 63 shifts the duty command value D * downward so that the neutral point voltage applied to the winding set 84 becomes small.
  • the neutral point voltage is reduced by subtracting a predetermined value from the duty command value of each phase.
  • modulation may be performed so that the duty command value of the smallest phase becomes the lower limit value.
  • the lower limit value may be a predetermined value or may be variable according to the upper minimum gate voltage Vga_ #.
  • the neutral point voltage is an average value of the voltages applied to the coils 81 to 83. If the line voltage does not change even if the neutral point voltage is changed, there is no influence on the driving of the motor 80. .
  • the basic current limit value calculation unit 57 the basic current limit value I * _ga that is calculated based on the upper minimum gate voltage Vga_ # basic current limit value I * _v.
  • the gradual decrease processing unit 58 performs a gradual decrease process at the second current limit rate R2 to calculate the current limit value I ** _ v.
  • the second current limit rate R2 is a value such that the current limit value I ** _ v becomes the basic current limit value I * _v on the order of, for example, several tens of ms, and is a value equal to or less than the first current limit rate R1 It is. That is, R1 ⁇ R2, and the first current limit rate R1 and the second current limit rate R2 may be equal.
  • the voltage determination unit 67 determines whether or not the lower minimum gate voltage Vgb_ # is less than the lower determination threshold THb. When it is determined that the lower minimum gate voltage Vgb_ # is equal to or higher than the lower determination threshold THb (S107: NO), the process proceeds to S110. When it is determined that the lower minimum gate voltage Vgb_ # is less than the lower determination threshold THb (S107: YES), the process proceeds to S108.
  • S108 is a step in which the process proceeds when the lower minimum gate voltage Vgb_ # is less than the lower determination threshold THb and the upper minimum gate voltage Vga_ # is equal to or higher than the upper determination threshold THa.
  • the duty calculation unit 63 shifts the duty upward so that the neutral point voltage of the duty command value D * is increased.
  • the neutral point voltage is increased by adding a predetermined value to the duty of each phase.
  • modulation may be performed so that the duty of the largest phase becomes the upper limit value.
  • the upper limit value may be a predetermined value, or may be variable according to the upper minimum gate voltage Vga_ #.
  • the basic current limit value calculation unit 57 sets the lower basic current limit value I * _gb calculated based on the lower minimum gate voltage Vgb_ # as the basic current limit value I * _v. Further, the gradual decrease processing unit 58 performs a gradual decrease process at the second current limit rate R2 to calculate the current limit value I ** _ v.
  • S110 is a step for shifting when the upper minimum gate voltage Vga_ # is equal to or higher than the upper determination threshold THa and the lower minimum gate voltage Vgb_ # is equal to or higher than the lower determination threshold THb, that is, the gate voltage is not lowered.
  • the voltage determination unit 67 determines whether the control wiring voltage Vig is less than the determination threshold value THc and the power wiring voltage Vpig is less than the determination threshold value THd.
  • the determination thresholds THb, THc, and THd may be the same or different. When it is determined that the control wiring voltage Vig is at least one of the determination threshold value THc and the power wiring voltage Vpig is at least the determination threshold value THd (S110: NO), current limitation is not performed.
  • the basic current limit value calculation unit 57 calculates the input voltage reference current limit value I * _in based on the control wiring voltage Vig or the power wiring voltage Vpig, and calculates the input voltage reference current limit value I * _in as the basic current limit.
  • the value is I * _v.
  • the input voltage reference current limit value I * _in is calculated by, for example, map calculation.
  • the gradual decrease processing unit 58 performs a gradual decrease process at the third current limit rate to calculate the current limit value I ** _ v.
  • the third current limit rate R3 is set to a value such that the current limit value I ** _ v becomes the basic current limit value I * _v on the order of several hundred ms, for example. That is, R1 ⁇ R2 >> R3.
  • the neutral point voltage is shifted so that the energization time to the arm having the lower gate voltage is reduced.
  • the current limit rate is set according to the gate voltages Vga, Vgb, the power wiring voltage Vpig, and the control wiring voltage Vig. That is, when the gate voltages Vga and Vgb are in a low voltage state, the current is quickly limited. In particular, when both the upper gate voltage Vga and the lower gate voltage Vgb are in the low voltage state, the current is limited more quickly than when either the upper gate voltage Vga or the lower gate voltage Vgb is in the low voltage state.
  • the gate voltages Vga and Vgb may be lowered. Therefore, when the power wiring voltage Vpig and the control wiring voltage Vig are in the low voltage state, the current is limited even if the gate voltages Vga and Vgb are not in the low voltage state. In this case, compared with the case where the gate voltages Vga and Vgb are in the low voltage state, the influence on the driver due to the assist reduction can be reduced as much as possible by performing the current limitation slowly.
  • the power conversion device 1 of the present embodiment is applied to an electric power steering device 8 that is an in-vehicle device, and the battery 5 is shared with devices 4 other than the electric power steering device 8. For this reason, even when the carry-out of power by a load other than the motor 80 increases, the power wiring voltage Vpig and the control wiring voltage Vig may decrease, and as a result, the gate voltage may decrease. Therefore, in the present embodiment, even when the gate voltages Vga and Vgb are not lowered, when the power wiring voltage Vpig and the control wiring voltage Vig are lowered, the current is slowly limited. Accordingly, it is possible to suppress the carry-out of power from the battery 5 while suppressing the influence on the driver due to the assist reduction, and to suppress the decrease in the gate voltages Vga and Vgb.
  • the control unit 42 generates a motor according to the gate voltages Vga and Vgb and the input voltage Vin that is the control wiring voltage Vig that is the voltage of the control wiring 75 or the power wiring voltage Vpig that is the voltage of the upper bus 17.
  • the current flowing through 80 is limited.
  • the control unit 42 includes a voltage determination unit 67.
  • the voltage determination unit 67 determines that the gate is in a low voltage state when the gate voltages Vga and Vgb are lower than the determination thresholds THa and THb. Further, the voltage determination unit 67 determines that the input low voltage state is established when the control wiring voltage Vig is lower than the determination threshold value THc, or when the power wiring voltage Vpig is lower than the determination threshold value THd.
  • the determination thresholds THa and THb correspond to the “gate determination threshold”
  • the determination thresholds THc and THd correspond to the “input determination threshold”.
  • the gradual decrease processing unit 58 makes the current limiting rate smaller when the input low voltage state is not the gate low voltage state than when it is the gate low voltage state. Specifically, the current limiting rate R3 in the input low voltage state is smaller than the current limiting rates R1 and R2 in the gate low voltage state. In the present embodiment, in the case of the gate low voltage state, the current is quickly limited to protect the SW elements 11 to 16. On the other hand, when the input low voltage state is not the gate low voltage state, the load on the battery 5 is reduced by slowly limiting the current while suppressing the influence on the driver. Thereby, the current can be limited at an appropriate speed according to the voltage drop state.
  • the gradual reduction processing unit 58 determines that the current limit rate R2 when the upper arm elements 11 to 13 or the lower arm elements 14 to 16 are in the gate low voltage state is that the upper arm elements 11 to 13 and the lower arm elements 14 to 16 The current limiting rate R1 or less in the case of the gate low voltage state. Thereby, the current can be limited at an appropriate speed according to the gate voltage of the SW elements 11 to 16.
  • the duty calculation unit 63 outputs a duty command value D so that the neutral point voltage is low when the upper arm elements 11 to 13 are in the gate low voltage state and the lower arm elements 14 to 16 are not in the gate low voltage state. Shift * down. Further, the duty calculation unit 63 is configured to output a duty command so that the neutral point voltage is increased when the lower arm elements 14 to 16 are in the gate low voltage state and the upper arm elements 11 to 13 are not in the gate low voltage state. Shift the value D * upward.
  • the "shift down” means subtracting a predetermined value from each phase duty command value D *, a "shifted upward", each phase of the duty command value D * Means that a predetermined value is added.
  • the value to be added to or subtracted from the duty command value D * may be variable according to the value before addition or subtraction.
  • the energization time to the arm having the lower gate voltage Vga, Vgb is shortened, so that the heat generation of the arm in which the gate voltage Vga, Vgb is reduced can be suppressed.
  • the same effects as those of the above embodiment can be obtained.
  • FIGS. A fourth embodiment is shown in FIGS.
  • the motor 85 of this embodiment has two winding sets 184 and 284.
  • the first winding set 184 includes a U1 coil 181, a V1 coil 182, and a W1 coil 183.
  • the second winding set 284 includes a U2 coil 281, a V2 coil 282, and a W2 coil 283.
  • the power conversion device 2 includes inverters 110 and 210, a driver 30, a control unit 44, and the like.
  • the driver 30 is divided into two for convenience of description.
  • the description of the device 4 is omitted.
  • the first inverter 110 is provided corresponding to the first winding set 180 and converts electric power to the first winding set 184.
  • the second inverter 210 is provided corresponding to the second winding set 280 and converts the power of the second winding set 284.
  • the configuration provided corresponding to the first winding set 180 and the first winding set is the first system
  • the configuration provided corresponding to the second winding set 280 and the second winding set is the second system. To do.
  • the configuration related to the first system is numbered in the 100s and the configuration related to the second system is numbered in the 200s. Further, the same configuration as that of the first embodiment is numbered so that the last two digits are the same, and the description is omitted as appropriate. Further, the subscript “1” is added to the configuration and the value related to the first system, and the subscript “2” is added to the configuration and the value related to the second system. If the system is not distinguished, the suffix is omitted.
  • the first inverter 110 has SW elements 111 to 116.
  • SW elements 111 to 113 are arranged on the high potential side, and SW elements 114 to 116 are arranged on the low potential side.
  • the second inverter 210 has SW elements 211 to 216.
  • SW elements 211 to 213 are arranged on the high potential side, and SW elements 214 to 216 are arranged on the low potential side.
  • SW elements 111 to 113 and 211 to 213 arranged on the high potential side will be referred to as “upper arm elements”
  • SW elements 114 to 116 and 214 to 216 arranged on the low potential side will be referred to as “lower arm elements”. .
  • the drains of the upper arm elements 111 to 113 of the first inverter 110 are connected to the positive electrode of the battery 5 via the upper bus 117, and the drains of the upper arm elements 211 to 213 of the second inverter 210 via the upper bus 217. Connected to the positive electrode of the battery 5.
  • the sources of the lower arm elements 114 to 116 of the first inverter 110 are connected to the ground via the lower bus 118, and the lower arm elements 214 to 216 of the second inverter 210 are connected to the ground via the lower bus 218. Is done.
  • the upper bus bars 117 and 217 correspond to “power wiring”.
  • the first current detection unit 120 includes current detection elements 121 to 123, and detects the phase currents Iu1, Iv1, and Iw1 of the first winding set 184.
  • the second current detection unit 220 includes current detection elements 221 to 223 and detects the phase currents Iu2, Iv2, and Iw2 of the second winding set 284. Detection values of the current detection units 120 and 220 are output to the control unit 41.
  • the phase currents Iu1, Iv1, and Iw1 of the first winding set 184 are collectively referred to as a motor current I1
  • the phase currents Iu2, Iv2, and Iw2 of the second winding set 284 are collectively referred to as a motor current I2.
  • the driver 30 applies a gate voltage to the gates of the SW elements 111 to 116 and 211 to 216 in response to a command signal from the control unit 44.
  • the SW element 111 has a gate voltage Vga_u1
  • the SW element 112 has a gate voltage Vga_v1
  • the SW element 113 has a gate voltage Vga_w1
  • the SW element 114 has a gate voltage Vgb_u1
  • the SW element 115 has a gate voltage Vgb_v1
  • the SW element 116 has a gate voltage.
  • Vgb_w1 is applied.
  • the SW element 211 has a gate voltage Vga_u2
  • the SW element 212 has a gate voltage Vga_v2
  • the SW element 213 has a gate voltage Vga_w2
  • the SW element 214 has a gate voltage Vgb_u2
  • the SW element 215 has a gate voltage Vgb_v2
  • the SW element 216 has a gate voltage Vgb_w2.
  • the gate voltages Vga_u1, Vga_v1, and Vga_w1 are collectively referred to as the upper gate voltage Vga1, and the gate voltages Vgb_u1, Vgb_v1, and Vgb_w1 are collectively referred to as the lower gate voltage Vgb1.
  • the gate voltages Vga_u2, Vga_v2, and Vga_w2 are collectively referred to as the upper gate voltage Vga2, and the gate voltages Vgb_u2, Vgb_v2, and Vgb_w2 are collectively referred to as the lower gate voltage Vgb2.
  • the minimum values of the upper gate voltages Vga_u1, Vga_v1, and Vga_w1 are the upper minimum gate voltage Vga_ # 1, and the minimum values of the upper gate voltages Vga_u2, Vga_v2, and Vga_w2 are the upper minimum gate voltage Vga_ # 2.
  • the minimum values of the lower gate voltages Vgb_u1, Vgb_v1, and Vgb_w1 are the lower minimum gate voltage Vgb_ # 1, and the minimum values of the lower gate voltages Vgb_u2, Vgb_v2, and Vgb_w2 are the lower minimum gate voltage Vgb_ #.
  • the lower gate voltages Vgb1 and Vgb2 applied to the lower arm elements 114 to 116 and 214 to 216 are the power wiring voltage Vpig1, which is the voltage of the upper bus 117, the power wiring voltage Vpig2, which is the voltage of the upper bus 217, and the control. It is approximately the same as the wiring voltage Vig.
  • the upper gate voltages Vga1 and Vga2 applied to the upper arm elements 111 to 113 and 211 to 213 are boosted from the lower gate voltage by a charge pump circuit or the like.
  • the control wiring voltage Vig and the power wiring voltages Vpig1 and Vpig2 are collectively referred to as the input voltage Vin as appropriate.
  • the control unit 44 includes current command calculation units 170 and 270, drive control units 160 and 260, and a voltage determination unit 68.
  • the current command calculation units 170 and 270 are provided for each system, but one current command calculation unit may be provided for a plurality of systems.
  • the first current command calculation unit 170 includes a basic command calculation unit 151, an overheat protection current limiting unit 152, a basic current limit value calculation unit 157, a gradual decrease processing unit 158, and a command determination unit 159.
  • the second current command calculation unit 270 includes a basic command calculation unit 251, an overheat protection current limiting unit 252, a basic current limit value calculation unit 257, a gradual decrease processing unit 258, and a command determination unit 259.
  • the basic command calculation unit 151 calculates a basic current command value I1 * _b based on the torque command value trq1 * .
  • the overheat protection current limiter 152 calculates a temperature reference current limit value I1 * _tmp corresponding to the temperature of the SW elements 111 to 116.
  • the basic command calculation unit 251 calculates a basic current command value I2 * _b based on the torque command value trq2 * .
  • the overheat protection current limiting unit 252 calculates a temperature reference current limit value I2 * _tmp corresponding to the temperature of the SW elements 211 to 216.
  • the basic current limit value calculation unit 157 calculates a basic current limit value I1 * _v based on the gate voltages Vga1, Vgb1, the power wiring voltage Vpig1, or the control wiring voltage Vig.
  • the basic current limit value calculation unit 257 calculates a basic current limit value I2 * _v based on the gate voltages Vga2, Vgb2, the power wiring voltage Vpig2, or the control wiring voltage Vig.
  • the gradual reduction processing unit 158 gradually reduces the basic current limit value I1 * _v according to the voltage determination result in the voltage determination unit 68, and calculates the current limit value I1 ** _ v.
  • the gradual reduction processing unit 258 gradually reduces the basic current limit value I2 * _v according to the voltage determination result in the voltage determination unit 68, and calculates the current limit value I2 ** _ v.
  • the command determination unit 159 calculates a current command value I1 * by minimum selection based on the basic current command value I1 * _b, the temperature reference current limit value I1 * _tmp, and the current limit value I1 ** _ v.
  • Command determining unit 259 calculates current command value I2 * by minimum selection based on basic current command value I2 * _b, temperature reference current limit value I2 * _tmp, and current limit value I2 ** _ v.
  • the drive control unit 160 includes a subtractor 161, a current FB calculation unit 162, a duty calculation unit 163, and a signal generation unit 164, and outputs a command signal for controlling the on / off operation of the SW elements 111 to 116 by current feedback control. Generate and output to the driver 30.
  • the drive control unit 260 includes a subtractor 261, a current FB calculation unit 262, a duty calculation unit 263, and a signal generation unit 264, and receives a command signal for controlling the on / off operation of the SW elements 211 to 216 by current feedback control. Generate and output to the driver 30.
  • the voltage determination unit 68 performs comparison determination with the determination threshold for the upper gate voltages Vga1 and Vga2, the lower gate voltages Vgb1 and Vgb2, the power wiring voltages Vpig1 and Vpig2, and the control wiring voltage Vig, and gradually decreases the determination result. 258 and duty calculation sections 163 and 263. Duty calculation sections 163 and 263 change duty command value D * according to the voltage determination result in voltage determination section 68.
  • the voltage determination unit 68 determines whether or not both of the determination expressions (1-1) and (1-2) are satisfied, or whether both of the determination expressions (2-1) and (2-2) are satisfied. to decide.
  • the fact that both judgment formulas (1-1) and (1-2) are met is defined as “condition (1) is met”, and at least one of judgment formulas (1-1) and (1-2) is not met. Is “condition (1) is not satisfied”.
  • condition (2) is satisfied, and at least one of the determination expressions (2-1) and (2-2) is “Not satisfied” (condition (2) is not satisfied).
  • the determination threshold value of the gate voltage the same value is used for the first system and the second system, but a different value may be used for each system.
  • the duty calculation unit 163 limits the upper and lower limits of the duty command value D1 * according to the upper minimum gate voltage Vga_ # 1 and the lower minimum gate voltage Vgb_ # 1. Further, the duty calculation unit 263 limits the upper and lower limits of the duty command value D2 * according to the upper minimum gate voltage Vga_ # 2 and the lower minimum gate voltage Vgb_ # 2. Details of the upper and lower limit restrictions of the duty command values D1 * and D2 * are as described in the second embodiment.
  • the basic current limit value calculation unit 157 calculates a basic current limit value I1 * _v based on the upper minimum gate voltage Vga_ # 1 and the lower minimum gate voltage Vgb_ # 1.
  • the gradual decrease processing unit 158 performs gradual decrease processing at the first current limit rate R1 to calculate the current limit value I1 ** _ v.
  • the basic current limit value calculator 257 calculates a basic current limit value I2 * _v based on the upper minimum gate voltage Vga_ # 2 and the lower minimum gate voltage Vgb_ # 2.
  • the gradual reduction processing unit 258 performs gradual reduction processing at the second current limit rate R2 to calculate the current limit value I2 ** _ v.
  • the voltage determination unit 68 determines whether or not the upper minimum gate voltage Vga_ # 1 of the first system is smaller than the upper determination threshold THa, that is, whether or not the determination formula (1-1) is satisfied.
  • the process proceeds to S208.
  • the process proceeds to S205.
  • the voltage determination unit 68 determines whether or not the lower minimum gate voltage Vgb_ # 1 of the first system is smaller than the lower determination threshold THb, that is, whether or not the determination formula (1-2) is satisfied. .
  • the process proceeds to S209.
  • the process proceeds to S206.
  • the voltage determination unit 68 determines whether or not the upper-side minimum gate voltage Vga_ # 2 of the second system is smaller than the upper-side determination threshold THa, that is, whether or not the determination formula (2-1) is satisfied.
  • the process proceeds to S212.
  • the process proceeds to S207.
  • the voltage determination unit 68 determines whether or not the lower minimum gate voltage Vgb_ # 2 of the second system is smaller than the lower determination threshold THb, that is, whether or not the determination formula (2-2) is satisfied. .
  • the process proceeds to S213.
  • the process proceeds to S215.
  • S208 is an affirmative determination in S204, that is, in the first system, the upper minimum gate voltage Vga_ # 1 is smaller than the upper determination threshold THa, and the lower minimum gate voltage Vgb_ # 1 is equal to or higher than the lower determination threshold THb. This is the step to move to.
  • the duty calculation unit 163 shifts the duty command value D1 * of the first system downward so that the neutral point voltage applied to the first winding set 184 becomes small.
  • S209 is affirmative in S205, that is, in the first system, the lower minimum gate voltage Vgb_ # 1 is smaller than the lower determination threshold THb, and the upper minimum gate voltage Vga_ # 1 is equal to or higher than the upper determination threshold THa. This is the step to move to.
  • the duty calculation unit 163 shifts the duty command value D1 * of the first system upward so that the neutral point voltage applied to the first winding set 184 increases.
  • S210 that moves to S208 or S209 is the same as S206. If an affirmative determination is made in S210, the process proceeds to S212, and if a negative determination is made, the process proceeds to S211.
  • the process of S211 is the same as that of S207. If an affirmative determination is made in S211, the process proceeds to S213, and if a negative determination is made, the process proceeds to S214.
  • S212 is an affirmative determination in S206 or S210, that is, in the second system, the upper minimum gate voltage Vga_ # 2 is smaller than the upper determination threshold THa and the lower minimum gate voltage Vgb_ # 2 is a lower determination. This is the step that moves when the threshold value THb is exceeded.
  • the duty calculation unit 263 shifts the duty command value D2 * of the second system downward so that the neutral point voltage applied to the second winding set 284 becomes small.
  • S213 is an affirmative determination in S207 or S211, that is, in the second system, the lower minimum gate voltage Vgb_ # 2 is smaller than the lower determination threshold THb, and the upper minimum gate voltage Vga_ # 2 is determined to be an upper determination. This is a step for shifting to the case where the threshold value THa is exceeded.
  • the duty calculation unit 263 shifts the duty command value D2 * of the second system upward so that the neutral point voltage applied to the second winding set 284 increases. The details of the up / down shift process of the duty command values D1 * and D2 * are as described in the third embodiment.
  • the basic current limit value calculation unit 157 calculates the basic current limit value I1 * _v based on the upper or lower minimum gate voltages Vga_ # 1 and Vgb_ # 1 in the low voltage state.
  • the gradual decrease processing unit 158 performs a gradual decrease process at the second current limit rate R2 to calculate the current limit value I2 ** _ v.
  • the basic current limit value calculation unit 257 calculates a basic current limit value I2 * _v based on the upper or lower minimum gate voltages Vga_ # 2 and Vgb_ # 2 in a low voltage state.
  • the gradual reduction processing unit 258 performs gradual reduction processing at the second current limit rate R2 to calculate the current limit value I2 ** _ v.
  • the voltage determination unit 68 determines whether or not the control wiring voltage Vig is less than the determination threshold value THc and the power wiring voltages Vpig1 and Vpig2 are both less than the determination threshold value THd. When it is determined that at least one of the control wiring voltage Vig, the power wiring voltage Vpig1, and Vpig2 is equal to or higher than the determination threshold value (S215: NO), current limitation is not performed. When it is determined that the control wiring voltage Vig is less than the determination threshold THc and the power wiring voltages Vpig1 and Vpig2 are both less than the determination threshold THd (S215: YES), the process proceeds to S216.
  • the basic current limit value calculation units 157 and 257 calculate the basic current limit values I1 * _v and I2 * _v based on the control wiring voltage Vig or the power wiring voltages Vpig1 and Vpig2.
  • the gradual reduction processing units 158 and 258 perform gradual reduction processing at the third current limit rate R3 to calculate the current limit values I1 ** _ v and I2 ** _ v.
  • the input voltage Vin is regarded as being in a low voltage state, and even if the gate voltage is not in the low voltage state, the current Make restrictions.
  • the power wiring voltage Vpig1 of the first system and the power wiring voltage Vpig2 of the second system are substantially equal. Therefore, when either one of the power wiring voltages Vpig1 and Vpig2 is smaller than the determination threshold value THd, a voltage detection abnormality is assumed instead of a voltage drop. Therefore, in the present embodiment, when any one of the power wiring voltages Vpig1 and Vpi2 is larger than the determination threshold value THd, current limitation is not performed. Thereby, unnecessary current limitation can be avoided.
  • the control unit 44 limits the current according to the input voltage Vin. Not performed. Thereby, unnecessary current limitation can be avoided. In addition, the same effects as those of the above embodiment can be obtained.
  • FIG. 1 A fifth embodiment is shown in FIG.
  • the present embodiment is different from the fourth embodiment in the energization suppression process, and this point will be mainly described.
  • the energization suppression process of this embodiment will be described based on the flowchart of FIG.
  • the voltage determination unit 68 determines whether or not the condition (1) is satisfied, that is, whether or not both the upper-side minimum gate voltage Vga_ # 1 and the lower-side minimum gate voltage Vgb_ # 1 of the first system are lower than the determination threshold. Judging.
  • the duty calculation unit 163 limits the upper and lower limits of the duty command value D1 * .
  • the basic current limit value calculation unit 157 calculates a basic current limit value I1 * _v based on the upper minimum gate voltage Vga_ # 1 and the lower minimum gate voltage Vgb_ # 1.
  • the gradual decrease processing unit 158 performs gradual decrease processing at the first current limit rate R1 to calculate the current limit value I1 ** _ v.
  • the voltage determination unit 68 determines whether or not the upper minimum gate voltage Vga_ # 1 is smaller than the upper determination threshold THa. When it is determined that the upper minimum gate voltage Vga_ # 1 is smaller than the upper determination threshold THa (S304: YES), the process proceeds to S306. When it is determined that the upper minimum gate voltage Vga_ # 1 is equal to or higher than the upper determination threshold THa (S304: NO), the process proceeds to S305.
  • the voltage determination unit 68 determines whether or not the lower minimum gate voltage Vgb_ # 1 is smaller than the lower determination threshold THb. When it is determined that the lower minimum gate voltage Vgb_ # 1 is smaller than the lower determination threshold THb (S305: YES), the process proceeds to S307. If it is determined that the lower minimum gate voltage Vgb_ # 1 is equal to or higher than the lower determination threshold THb (S305: NO), since the gate voltage does not decrease in the first system, the voltage-based current limiting process, And it does not perform a duty change process and transfers to S309.
  • S306 and S307 are the same as S208 and S209 in FIG.
  • the basic current limit value calculation unit 157 calculates the basic current limit value I1 * _v based on the upper or lower minimum gate voltages Vga_ # 1 and Vgb_ # 1 in the low voltage state.
  • the gradual reduction processing unit 158 performs gradual reduction processing at the second current limit rate R2 and calculates the current limit value I1 ** _ v.
  • the voltage determination unit 68 determines whether or not the condition (2) is satisfied, that is, whether or not both the upper-side minimum gate voltage Vga_ # 2 and the lower-side minimum gate voltage Vgb_ # 2 of the second system are lower than the determination threshold. Judging. When it is determined that the condition (2) is not satisfied (S309: NO), that is, the upper minimum gate voltage Vga_ # 2 is equal to or higher than the upper determination threshold THa, and the lower minimum gate voltage Vgb_ # 2 is equal to or higher than the lower determination threshold THb. If it is at least one of the above, the process proceeds to S312. If it is determined that the condition (2) is satisfied (S309: YES), that is, if both the gate voltages Vga_ # 2 and Vgb_ # 2 are smaller than the determination threshold, the process proceeds to S310.
  • the duty calculation unit 263 limits the upper and lower limits of the duty command value D2 * .
  • the basic current limit value calculation unit 257 calculates the basic current limit value I2 * _v based on the upper minimum gate voltage Vga_ # 2 and the lower minimum gate voltage Vgb_ # 2.
  • the gradual reduction processing unit 258 performs gradual reduction processing at the first current limit rate R1 to calculate the current limit value I2 ** _ v.
  • the voltage determination unit 68 determines whether the upper minimum gate voltage Vga_ # 2 is smaller than the upper determination threshold THa. When it is determined that the upper minimum gate voltage Vga_ # 2 is smaller than the upper determination threshold THa (S312: YES), the process proceeds to S314. When it is determined that the upper minimum gate voltage Vga_ # 2 is equal to or higher than the upper determination threshold THa (S312: NO), the process proceeds to S313.
  • the voltage determination unit 68 determines whether or not the lower minimum gate voltage Vgb_ # 2 is smaller than the lower determination threshold THb.
  • the process proceeds to S315.
  • the lower minimum gate voltage Vgb_ # 2 is equal to or higher than the lower determination threshold THb (S313: NO)
  • the gate voltage does not decrease in the second system, And it does not perform a duty change process and transfers to S317.
  • S314 and S315 are the same as S212 and S213 in FIG.
  • the basic current limit value calculation unit 257 calculates the basic current limit value I2 * _v based on the upper or lower minimum gate voltages Vga_ # 2 and Vgb_ # 2 in the low voltage state.
  • the gradual reduction processing unit 258 performs gradual reduction processing at the second current limit rate R2 to calculate the current limit value I2 ** _ v.
  • control unit 44 determines whether or not current limitation is performed in the first system and the second system.
  • the processes after S318 are not performed.
  • current limitation is not performed in at least one of the first system and the second system (S317: NO)
  • the process proceeds to S318.
  • the voltage determination unit 68 determines whether or not the input voltage Vin is decreased. The details of the determination are the same as S215 in FIG. 14, and when the control wiring voltage Vig is less than the determination threshold THc and the power wiring voltages Vpig1 and Vpig2 are both lower than the determination threshold THd, the input voltage Vin decreases. It is determined that When it is determined that the input voltage Vin has not decreased (S318: NO), the processing after S319 is not performed and the current is not limited.
  • control unit 44 determines whether or not current limitation is performed in the first system. When it is determined that current limitation is performed in the first system (S319: YES), the process proceeds to S320. When it is determined that current limitation is not performed in the first system (S319: NO), the process proceeds to S321.
  • S320 is a step for shifting when the current limitation is performed in the first system and the current limitation is not performed in the second system.
  • the basic current limit value calculation unit 257 calculates a basic current limit value I2 * _v based on the control wiring voltage Vig and the power wiring voltages Vpig1 and Vpig2.
  • the gradual reduction processing unit 258 performs gradual reduction processing at the third current limit rate R3 to calculate the current limit value I2 ** _ v.
  • control unit 44 determines whether or not current limitation is performed in the second system. When it is determined that current limitation is performed in the second system (S321: YES), the process proceeds to S322. When it is determined that current limitation is not performed in the second system (S321: NO), the process proceeds to S323.
  • S322 is a step that moves to the case where the current limitation is not performed in the first system and the current limitation is performed in the second system.
  • the basic current limit value calculation unit 157 calculates the basic current limit value I1 * _v based on the control wiring voltage Vig or the power wiring voltages Vpig1 and Vpig2.
  • the gradual decrease processing unit 158 performs a gradual decrease process at the third current limit rate R3 to calculate the current limit value I1 ** _ v.
  • S323 is a step that shifts when current limitation is not performed in the first system and the second system.
  • the basic current limit value calculation units 157 and 257 calculate the basic current limit values I1 * _v and I2 * _v based on the control wiring voltage Vig or the power wiring voltages Vpig1 and Vpig2.
  • the gradual reduction processing units 158 and 258 perform gradual reduction processing at the third current limit rate R3 to calculate the current limit values I1 ** _ v and I2 ** _ v.
  • the current limit rate at the time of current limit is set for each system according to the gate voltages Vga1, Vgb1, Vga2, Vgb2, and the input voltage Vin. Thereby, current limitation can be appropriately performed for each system. Even if comprised in this way, there exists an effect similar to the said embodiment.
  • the rotating electrical machine is provided with one or two winding sets. In another embodiment, three or more winding sets may be provided, and a corresponding inverter may be provided for each winding set.
  • the load is a rotating electrical machine. In other embodiments, the load may be other than the rotating electrical machine.
  • a power converter device is applied to an electric power steering device. In other embodiments, the power conversion device may be applied to a vehicle-mounted device other than the electric power steering device, or may be applied to a device other than the vehicle-mounted device. As mentioned above, this indication is not limited to the said embodiment at all, and can be implemented with a various form in the range which does not deviate from the meaning.

Abstract

インバータ（１０、１１０、１２０）は、上アーム素子（１１～１３、１１１～１１３、２１１～２１３）および下アーム素子（１４～１６、１１４～１１６、２１４～２１６）を有し、パワー配線（１７、１１７、２１７）を経由して直流電源（５）から供給される電力を変換して負荷（８０）に供給する。ドライバ（３０）は、直流電源（５）から制御配線（７５）を経由して電力が供給され、上アーム素子および下アーム素子にゲート電圧を印加する。制御部（４１～４４）は、電流指令値に応じ、上アーム素子および下アーム素子の作動を制御する駆動制御部（６０）を有する。直流電源（５）は、インバータ（１０、１１０、１２０）以外の装置（４）にも電力を供給する。制御部（４１～４４）は、ゲート電圧、または、入力電圧およびゲート電圧に応じ、負荷（８０）に流れる電流を制限する。

Description

電力変換装置、および、これを用いた電動パワーステアリング装置 関連出願の相互参照
　本出願は、２０１７年４月２７日に出願された特許出願番号２０１７－８８２７２号に基づくものであり、ここにその記載内容を援用する。
　本開示は、電力変換装置、および、これを用いた電動パワーステアリング装置に関する。
　従来、ＭＯＳＦＥＴ等のスイッチング素子を有する電力変換装置が知られている。電力変換装置には、スイッチング素子を駆動するためのドライブ回路が用いられる。例えば特許文献１では、ゲート電圧の低下を抑制するゲート駆動回路が開示されている。
特許第５７４７４４５号
　ところで、電力変換装置への入力電圧が低下し、スイッチング素子へのゲート電圧が低下すると、電力変換装置が故障する虞がある。しかしながら、特許文献１のように、ゲート電圧の低下を抑制するための回路を設けると、部品点数が増大する。本開示の目的は、部品点数を増大することなく、回路を保護可能である電力変換装置、および、これを用いた電動パワーステアリング装置を提供することにある。
　本開示の電力変換装置は、インバータと、ドライバと、制御部と、を備える。インバータは、高電位側に接続される上アーム素子、および、上アーム素子の低電位側に接続される下アーム素子を有し、パワー配線を経由して直流電源から供給される電力を変換して負荷に供給する。ドライバは、直流電源から制御配線を経由して電力が供給され、上アーム素子および下アーム素子にゲート電圧を印加する。制御部は、上アーム素子および下アーム素子の作動を制御する駆動制御部を有する。
　直流電源は、インバータ以外の装置にも電力を供給する。制御部は、ゲート電圧、または、パワー配線の電圧または制御配線の電圧である入力電圧およびゲート電圧に応じ、負荷に流れる電流を制限する。例えば、上アーム素子および下アーム素子にＭＯＳＦＥＴを用いた場合、ゲート電圧が低くなると、オン抵抗が増加し、発熱が増加する。そこで本開示では、ゲート電圧、または、ゲート電圧および入力電圧に応じて電流を制限することで、ゲート電圧低下時における上アーム素子および下アーム素子の発熱が抑制される。これにより、ゲート電圧の低下を抑制するための別途の回路を設けることなく、インバータを保護しつつ、負荷への電力供給を維持することができる。
　本開示についての上記目的及びその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図１は、第１実施形態によるステアリングシステムを示す概略構成図であり、 図２は、第１実施形態による電力変換装置を示す回路図であり、 図３は、第１実施形態による制御部を示すブロック図であり、 図４は、ＭＯＳＦＥＴのゲート電圧とオン抵抗との関係を説明する説明図であり、 図５は、ゲート電圧に応じた電流制限値の演算に用いられるマップを示す図であり、 図６は、ゲート電圧に応じた電流制限値の演算に用いられるマップを示す図であり、 図７は、第２実施形態による制御部を示すブロック図であり、 図８は、デューティ指令値と上アーム素子および下アーム素子のオン時間との関係を説明する説明図であり、 図９は、第２実施形態によるゲート電圧に応じたデューティ指令値の上下限の制限を説明する説明図であり、 図１０は、第２実施形態によるゲート電圧に応じた電流制限およびデューティ制限を説明する説明図であり、 図１１は、第３実施形態による制御部を示すブロック図であり、 図１２は、第３実施形態の通電抑制処理を説明するフローチャートであり、 図１３は、第４実施形態による電力変換装置を示す回路図であり、 図１４は、第４実施形態による制御部を示すブロック図であり、 図１５は、第４実施形態による通電抑制処理を説明するフローチャートであり、 図１６は、第５実施形態による通電抑制処理を説明するフローチャートである。
　以下、電力変換装置、および、これを用いた電動パワーステアリング装置を図面に基づいて説明する。以下、複数の実施形態において、実質的に同一の構成には同一の符号を付して説明を省略する。
　　　（第１実施形態）
　図１および図２に示すように、第１実施形態による電力変換装置１は、モータ８０とともに、例えば車両のステアリング操作を補助するための電動パワーステアリング装置８に適用される。本実施形態では、モータ８０が「負荷」および「回転電機」に対応する。図１に、電動パワーステアリング装置８を備えるステアリングシステム９０の構成を示す。ステアリングシステム９０は、操舵部材であるステアリングホイール９１、ステアリングシャフト９２、ピニオンギア９６、ラック軸９７、車輪９８、および、電動パワーステアリング装置８等を備える。
　ステアリングホイール９１は、ステアリングシャフト９２と接続される。ステアリングシャフト９２には、操舵トルクを検出するトルクセンサ９４が設けられる。ステアリングシャフト９２の先端には、ピニオンギア９６が設けられる。ピニオンギア９６は、ラック軸９７に噛み合っている。ラック軸９７の両端には、タイロッド等を介して一対の車輪９８が連結される。運転者がステアリングホイール９１を回転させると、ステアリングホイール９１に接続されたステアリングシャフト９２が回転する。ステアリングシャフト９２の回転運動は、ピニオンギア９６によってラック軸９７の直線運動に変換される。一対の車輪９８は、ラック軸９７の変位量に応じた角度に操舵される。
　電動パワーステアリング装置８は、モータ８０、モータ８０の回転を減速してステアリングシャフト９２に伝える動力伝達部としての減速ギア８９、および、電力変換装置１等を備える。すなわち、本実施形態の電動パワーステアリング装置８は、所謂「コラムアシストタイプ」であるが、モータ８０の回転をラック軸９７に伝える所謂「ラックアシストタイプ」等としてもよい。本実施形態では、ステアリングシャフト９２が「駆動対象」に対応する。
　モータ８０は、運転者によるステアリングホイール９１の操舵を補助する補助トルクを出力するものであって、直流電源であるバッテリから電力が供給されることにより駆動され、減速ギア８９を正逆回転させる。モータ８０は、３相ブラシレスモータであって、いずれも図示しないロータおよびステータを有する。
　図２に示すように、モータ８０は、Ｕ相コイル８１、Ｖ相コイル８２およびＷ相コイル８３を有する。コイル８１～８３は、巻線組８４を構成する。電力変換装置１は、インバータ１０、ドライバ３０、および、制御部４１等を備える。インバータ１０は、６つのスイッチング素子１１～１６を有し、巻線組８４への電力を変換する。以下、スイッチング素子を「ＳＷ素子」を記す。本実施形態のＳＷ素子１１～１６は、ＭＯＳＦＥＴであるが、ＩＧＢＴやサイリスタ等であってもよい。
　ＳＷ素子１１～１３は高電位側に接続され、ＳＷ素子１４～１６は低電位側に接続される。対になるＵ相のＳＷ素子１１、１４の接続点には、Ｕ相コイル８１の一端が接続される。対になるＶ相のＳＷ素子１２、１５の接続点には、Ｖ相コイル８２の一端が接続される。対になるＷ相のＳＷ素子１３、１６の接続点には、Ｗ相コイル８３の一端が接続される。コイル８１～８３の他端は、結線される。
　高電位側に配置されるＳＷ素子１１～１３のドレインは、上側母線１７を経由して、バッテリ５の正極と接続される。低電位側に配置されるＳＷ素子１４～１６のソースは、下側母線１８を経由してグランドと接続される。本実施形態では、上側母線１７が「パワー配線」に対応する。以下適宜、高電位側に接続されるＳＷ素子１１～１３を「上アーム素子」、低電位側に配置されるＳＷ素子１４～１６を「下アーム素子」という。
　電流検出部２０は、Ｕ相電流検出素子２１、Ｖ相電流検出素子２２、および、Ｗ相電流検出素子２３を有し、インバータ１０の低電位側に設けられる。詳細には、Ｕ相電流検出素子２１はＵ相の下アーム素子１４と下側母線１８との間に設けられ、Ｖ相電流検出素子２２はＶ相の下アーム素子１５と下側母線１８との間に設けられ、Ｗ相の電流検出素子２３はＷ相の下アーム素子１６と下側母線１８との間に設けられる。本実施形態の電流検出素子２１～２３は、いずれもシャント抵抗である。電流検出素子２１～２３の両端電圧は、それぞれ、相電流Ｉｕ、Ｉｖ、Ｉｗに係る検出値として、制御部４１に出力される。以下、相電流Ｉｕ、Ｉｖ、Ｉｗを包括して、モータ電流Ｉとする。
　コイル２５およびコンデンサ２６は、バッテリ５とインバータ１０との間に配置され、パワーフィルタを構成している。パワーフィルタを設けることで、バッテリ５を共有する他の装置４から伝わるノイズが低減されるとともに、インバータ１０側からバッテリ５を共有する他の装置４へ伝わるノイズが低減される。コイル２５は、上側母線１７に設けられる。コンデンサ２６は、コイル２５のインバータ１０側にて、上側母線１７および下側母線１８に接続される。
　ドライバ３０には、制御配線７５および分岐線７６から電力が供給される。制御配線７５は、バッテリ５と接続され、イグニッションスイッチ等である始動スイッチ６が設けられる。分岐線７６は、上側母線１７のコイル２５とコンデンサ２６との間に接続される。ドライバ３０は、制御部４１からの指令信号に応じ、ＳＷ素子１１～１６のゲートに、ゲート電圧を印加する。詳細には、ドライバ３０は、ＳＷ素子１１のゲートにゲート電圧Ｖｇａ＿ｕ、ＳＷ素子１２のゲートにゲート電圧Ｖｇａ＿ｖ、ＳＷ素子１３のゲートにゲート電圧Ｖｇａ＿ｗを印加する。また、ドライバ３０は、ＳＷ素子１４のゲートにゲート電圧Ｖｇｂ＿ｕ、ＳＷ素子１５のゲートにゲート電圧Ｖｇｂ＿ｖ、ＳＷ素子１６のゲートにゲート電圧Ｖｇｂ＿ｗを印加する。
　下アーム素子１４～１６に印加されるゲート電圧である下側ゲート電圧Ｖｇｂ＿ｕ、Ｖｇｂ＿ｖ、Ｖｇｂ＿ｗは、上側母線１７の電圧であるパワー配線電圧Ｖｐｉｇ、および、制御配線７５の電圧である制御配線電圧Ｖｉｇと概ね同程度である。また、上アーム素子１１～１３に印加されるゲート電圧である上側ゲート電圧Ｖｇａ＿ｕ、Ｖｇａ＿ｖ、Ｖｇａ＿ｗは、チャージポンプ回路等により、下側ゲート電圧Ｖｇｂ＿ｕ、Ｖｇｂ＿ｖ、Ｖｇｂ＿ｗよりも昇圧されている。以下適宜、上側ゲート電圧Ｖｇａ＿ｕ、Ｖｇａ＿ｖ、Ｖｇａ＿ｗをまとめて上側ゲート電圧Ｖｇａ、下側ゲート電圧Ｖｇｂ＿ｕ、Ｖｇｂ＿ｖ、Ｖｇｂ＿ｗをまとめて下側ゲート電圧Ｖｇｂとする。また、制御配線電圧Ｖｉｇおよびパワー配線電圧Ｖｐｉｇをまとめて入力電圧Ｖｉｎとする。
　制御部４１は、マイコンを主体として構成され、内部にはいずれも図示しないＣＰＵ、ＲＯＭ（読み出し可能非一時的有形記録媒体）、ＲＡＭ、Ｉ／Ｏ、及び、これらの構成を接続するバスライン等を備えている。制御部４１における各処理は、ＲＯＭ等の実体的なメモリ装置に予め記憶されたプログラムをＣＰＵで実行することによるソフトウェア処理であってもよいし、専用の電子回路によるハードウェア処理であってもよい。後述の制御部４２～４４も同様である。
　図３に示すように、制御部４１は、電流指令演算部５０、および、駆動制御部６０を有する。電流指令演算部５０は、基本指令演算部５１、過熱保護電流制限部５２、上側制限値演算部５３、漸減処理部５４、下側制限値演算部５５、漸減処理部５６、および、指令決定部５９を有し、電流指令値Ｉ*を演算する。電流指令値Ｉ*は、３相の値やｄｑ軸の値等、どの次元の値であってもよく、相や軸に係る添え字を適宜省略する。基本指令演算部５１は、トルク指令値ｔｒｑ*に基づき、基本電流指令値Ｉ*＿ｂを演算する。過熱保護電流制限部５２は、ＳＷ素子１１～１６の温度に応じた温度基準電流制限値Ｉ*＿ｔｍｐを演算する。ＳＷ素子１１～１６の温度は、温度センサの検出値に基づく値であってもよいし、電流等に基づく推定値であってもよい。
　上側制限値演算部５３は、上側ゲート電圧Ｖｇａに基づき、上側基本電流制限値Ｉ*＿ｇａを演算する。本実施形態では、上側ゲート電圧Ｖｇａの最小値に基づくマップ演算により、上側基本電流制限値Ｉ*＿ｇａを演算する。以下、上側ゲート電圧Ｖｇａの最小値を、上側最小ゲート電圧Ｖｇａ＿＃とする。漸減処理部５４で、例えばＬＰＦ処理等により、上側基本電流制限値Ｉ*＿ｇａを漸減させる漸減処理を行い、上側電流制限値Ｉ**＿ｇａを演算する。なお、上側最小ゲート電圧Ｖｇａ＿＃が低下しておらず、上アーム素子１１～１３のゲート電圧に基づく電流制限を行わない場合、漸減処理も行わない。
　下側制限値演算部５５は、下側ゲート電圧Ｖｇｂに基づき、下側基本電流制限値Ｉ*＿ｇｂを演算する。本実施形態では、下側ゲート電圧Ｖｇｂの最小値に基づくマップ演算により、下側基本電流制限値Ｉ*＿ｇｂを演算する。以下、下側ゲート電圧Ｖｇｂの最小値を、下側最小ゲート電圧Ｖｇｂ＿＃とする。漸減処理部５６では、例えばＬＰＦ処理等により、下側基本電流制限値Ｉ*＿ｇｂを漸減処理し、下側電流制限値Ｉ**＿ｇｂを演算する。なお、下側最小ゲート電圧Ｖｇｂ＃が低下しておらず、下アーム素子１４～１６のゲート電圧に基づく電流制限を行わない場合、漸減処理も行わない。
　指令決定部５９は、基本電流指令値Ｉ*＿ｂ、温度基準電流制限値Ｉ*＿ｔｍｐ、および、電圧基準の電流制限値Ｉ**＿ｇａ、Ｉ**＿ｇｂに基づき、電流指令値Ｉ*を決定する。本実施形態では、ミニマムセレクトにより、４つの値の最小値を、電流指令値Ｉ*とする。以下、上側電流制限値Ｉ**＿ｇａまたは下側電流制限値Ｉ**＿ｇｂが電流指令値Ｉ*として選択されるものとして説明する。
　駆動制御部６０は、減算器６１、電流ＦＢ演算部６２、デューティ演算部６３、および、信号生成部６４を有する。減算器６１は、電流指令値Ｉ*と、電流検出部２０からフィードバックされるモータ電流Ｉとの偏差である電流偏差ΔＩを演算する。電流ＦＢ演算部６２は、電流偏差ΔＩが０に収束するように、例えばＰＩ演算等により、電圧指令値Ｖ*を演算する。
　デューティ演算部６３は、電圧指令値Ｖ*等に基づき、デューティ指令値Ｄ*を演算する。信号生成部６４は、デューティ指令値Ｄ*に基づき、ＳＷ素子１１～１６のオンオフ作動を制御する指令信号を生成し、ドライバ３０に出力する。ドライバ３０は、指令信号に応じ、ゲート電圧Ｖｇａ＿ｕ、Ｖｇａ＿ｖ、Ｖｇａ＿ｗ、Ｖｇｂ＿ｕ、Ｖｇｂ＿ｖ、Ｖｇｂ＿ｗを、対応するＳＷ素子１１～１６に印加する。ゲート電圧Ｖｇａ＿ｕ、Ｖｇａ＿ｖ、Ｖｇａ＿ｗ、Ｖｇｂ＿ｕ、Ｖｇｂ＿ｖ、Ｖｇｂ＿ｗに応じてＳＷ素子１１～１６がオンオフされることで、モータ８０の駆動が制御される。
　ＭＯＳＦＥＴの特性を図４に示す。図４では、横軸をゲート電圧、縦軸をオン抵抗とする。図４に示すように、ＭＯＳＦＥＴは、ゲート電圧に応じてオン抵抗が変化する。詳細には、ゲート電圧が低くなるとオン抵抗が大きくなる。本実施形態では、ＳＷ素子１１～１６にＭＯＳＦＥＴを用いているため、ゲート電圧が低いと、オン抵抗が大きくなり、ＳＷ素子１１～１６の発熱が増加する。そこで本実施形態では、ゲート電圧が低い場合、ＳＷ素子１１～１６への通電量を低減することで、ＳＷ素子１１～１６の熱破壊を回避しつつ、操舵のアシストをできるかぎり継続する。通電抑制処理には、電流指令値Ｉ*を制限する電流制限処理、および、デューティ指令値Ｄ*を変更するデューティ変更処理が含まれる。本実施形態では、主に電流制限処理について説明する。
　電流制限処理を図５および図６に基づいて説明する。図５および図６は、上側制限値演算部５３および下側制限値演算部５５における基本電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂの演算に用いられるマップ例である。図５および図６では、ともに、横軸が最小ゲート電圧Ｖｇａ＿＃、Ｖｇｂ＿＃であり、縦軸が基本電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂである。図５および図６では、下側制限値演算部５５での演算に係る値を括弧内に示す。後述の図１０についても同様である。
　図５に示すように、上側制限値演算部５３は、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ以上の場合、電流制限を行わず、上側基本電流制限値Ｉ*＿ｇａを最大値Ｉｍａｘとする。上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａより低い場合、上側基本電流制限値Ｉ*＿ｇａを０とする。下側制限値演算部５５は、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ以上の場合、電流制限を行わず、下側基本電流制限値Ｉ*＿ｇｂを、最大値Ｉｍａｘとする。下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂより低い場合、下側基本電流制限値Ｉ*＿ｇｂを０とする。これにより、ゲート電圧の低下時において、速やかに電流を制限することができる。
　また、図５に示すマップに替えて、図６に示すマップを用いてもよい。図６に示すように、上側制限値演算部５３は、上側最小ゲート電圧Ｖｇａ＿＃が第１判定閾値ＴＨａｘ以上の場合、電流制限を行わず、上側基本電流制限値Ｉ*＿ｇａを最大値Ｉｍａｘとする。上側最小ゲート電圧Ｖｇａ＿＃が第２判定閾値ＴＨａｙ以上、第１判定閾値ＴＨａｘ未満の場合、上側制限値演算部５３は、上側最小ゲート電圧Ｖｇａ＿＃が小さいほど上側基本電流制限値Ｉ*＿ｇａが小さい値となるようにする。図６の例では、電圧の低下に伴い、上側基本電流制限値Ｉ*＿ｇａが線形的に減少しているが、非線形的に減少するようにしてもよい。上側最小ゲート電圧Ｖｇａ＿＃が第３判定閾値ＴＨａｚ以上、第２判定閾値ＴＨａｙ未満の場合、上側制限値演算部５３は、上側基本電流制限値Ｉ*＿ｇａを、所定の制限値Ｉｌｉｍとする。上側最小ゲート電圧Ｖｇａ＿＃が第３判定閾値Ｖｇ＿ｔｈｚ未満の場合、上側制限値演算部５３は、上側基本電流制限値Ｉ*＿ｇａを０とする。
　下側制限値演算部５５における下側基本電流制限値Ｉ*＿ｇｂの演算は、上側最小ゲート電圧Ｖｇａ＿＃に替えて下側最小ゲート電圧Ｖｇｂ＿＃、判定閾値ＴＨａｘ、ＴＨａｙ、ＴＨａｚに替えて、判定閾値ＴＨｂｘ、ＴＨｂｙ、ＴＨｂｚを用いればよい。図６のマップは、ゲート電圧が低電圧状態となる頻度が比較的低い場合に好適に用いられる。ゲート電圧の低下程度に応じ、段階的に基本電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂを下げていくことで、可能な限り、アシストを継続する。
　電力変換装置１は、車両に搭載されており、バッテリ５は、他の装置４と共用されている。そのため、モータ８０を含む複数の負荷からの電力の引き出しにより、インバータ１０に印加される電圧が低下し、ゲート電圧Ｖｇａ、Ｖｇｂが低下することがある。なお、図２中では、装置４は、１つのブロックで記載しているが、複数であってもよい。また、装置４の接続箇所は、始動スイッチ６よりもバッテリ５側でもよい。
　また、本実施形態では、ＳＷ素子１１～１６にＭＯＳＦＥＴを用いている。そのため、ゲート電圧Ｖｇａ、Ｖｇｂが低下すると、オン抵抗が増加し、ＳＷ素子１１～１６の発熱が増加する。そこで本実施形態では、ゲート電圧Ｖｇａ、Ｖｇｂが低下した場合、ＳＷ素子１１～１６への通電量を抑制することで、ＳＷ素子１１～１６の発熱を抑えている。具体的には、ゲート電圧が低下した場合、電流指令値Ｉ*を制限し、モータ８０に流す電流を制限する。これにより、ゲート電圧が過渡的に低下した場合であっても、ＳＷ素子１１～１６の発熱が抑制されるので、可能な限りアシストを継続しつつ、ＳＷ素子１１～１６の熱破壊を回避することができる。
　以上説明したように、電力変換装置１は、インバータ１０と、ドライバ３０と、制御部４１と、を備える。インバータ１０は、高電位側に接続される上アーム素子１１～１３、および、上アーム素子１１～１３の低電位側に接続される下アーム素子１４～１６を有し、上側母線１７を経由してバッテリ５から供給される電力を変換してモータ８０に供給する。ドライバ３０は、バッテリ５から制御配線７５を経由して電力が供給され、上アーム素子１１～１３および下アーム素子１４～１６にゲート電圧Ｖｇａ、Ｖｇｂを印加する。制御部４１は、上アーム素子１１～１３および下アーム素子１４～１６の作動を制御する駆動制御部６０を有する。
　バッテリ５は、インバータ１０以外の装置４にも電力を供給する。制御部４１は、ゲート電圧Ｖｇａ、Ｖｇｂ、または、ゲート電圧Ｖｇａ、Ｖｇｂおよび上側母線１７の電圧であるパワー配線電圧Ｖｐｉｇまたは制御配線７５の電圧である制御配線電圧Ｖｉｇである入力電圧Ｖｉｎに応じ、モータ８０に流れる電流を制限する。本実施形態では、ゲート電圧Ｖｇａ、Ｖｇｂに応じてモータ８０に流れる電流を制限する。
　本実施形態では、ＳＷ素子１１～１６にＭＯＳＦＥＴを用いており、ゲート電圧Ｖｇａ、Ｖｇｂが低くなると、オン抵抗が増加し、発熱が増加する。そこで本実施形態では、ゲート電圧Ｖｇａ、Ｖｇｂに応じて電流を制限することで、ゲート電圧低下時におけるＳＷ素子１１～１６の発熱が抑制される。これにより、ゲート電圧の低下を抑制するための別途の回路を設けることなく、インバータ１０を保護しつつ、モータ８０への電力供給を継続することができる。
　制御部４１は、上側制限値演算部５３および下側制限値演算部５５と、漸減処理部５４、５６と、を有する。上側制限値演算部５３は、上側ゲート電圧Ｖｇａに応じた基本電流制限値Ｉ*＿ｇａを演算する。下側制限値演算部５５は、下側ゲート電圧Ｖｇｂに応じた基本電流制限値Ｉ*＿ｇｂを演算する。漸減処理部５４、５６は、基本電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂを漸減させて、電流制限値Ｉ**＿ｇａ、Ｉ**＿ｇｂを演算する。これにより、モータ８０に流れる電流の急変を防ぐことができる。
　電動パワーステアリング装置８は、電力変換装置１と、負荷であるモータ８０と、減速ギア８９と、を備える。モータ８０は、運転者によるステアリングホイール９１の操舵を補助するアシストトルクを出力する。減速ギア８９は、モータ８０の駆動力をステアリングシャフト９２に伝達する。電力変換装置１は、電動パワーステアリング装置８に適用される。本実施形態では、ゲート電圧が低下したとき、モータ８０に流れる電流を制限することで、インバータ１０を保護しつつ、モータ８０への電力供給が維持される。これにより、ゲート電圧が低下した場合であっても、操舵のアシストを継続することができる。
　本実施形態では、上側制限値演算部５３および下側制限値演算部５５が「基本電流制限値演算部」に対応する。
　　　（第２実施形態）
　第２実施形態を図７～図１０に示す。本実施形態の電流制限処理は、上記実施形態と同様とし、ここでは、デューティ変更処理を中心に説明する。図７に示すように、本実施形態の制御部４２は、電流指令演算部５０、駆動制御部６０、および、電圧判定部６６を有する。電圧判定部６６は、上側ゲート電圧Ｖｇａおよび下側ゲート電圧Ｖｇｂについて、判定閾値との比較判定を行い、判定結果をデューティ演算部６３に出力する。本実施形態では、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａより低い場合、上側ゲート電圧Ｖｇａが低電圧状態であると判定する。また、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂより低い場合、下側ゲート電圧Ｖｇｂが低電圧状態であると判定する。判定閾値ＴＨａ、ＴＨｂは、「ゲート判定閾値」に対応する。デューティ演算部６３は、電圧判定部６６における電圧判定結果に応じ、デューティ指令値Ｄ*を変更する。
　デューティ変更処理を図８～図１０に基づいて説明する。図８は、共通時間軸を横軸とし、上段から、デューティ指令値Ｄ*およびキャリア波Ｃ、上アーム素子のスイッチング状態、下アーム素子のスイッチング状態について、キャリア波の１周期分を示している。以下、Ｕ相を例として説明する。なお、ＳＷ素子１１、１４のオンオフ切り替え時には、デッドタイムが設けられるが、デッドタイムに係る説明は省略する。
　デューティ指令値Ｄ*がキャリア波Ｃより大きいとき、上アーム素子１１がオンされ、下アーム素子１４がオフされる。一方、デューティ指令値Ｄ*がキャリア波Ｃより小さい場合、上アーム素子１１がオフされ、下アーム素子１４がオンされる。すなわち、デューティ指令値Ｄ*によってＳＷ素子１１～１６への通電時間が変わる。詳細には、デューティ指令値Ｄ*が大きくなると、上アーム素子１１～１３に電流が流れる時間Ｔａが長くなり、下アーム素子１４～１６に電流が流れる時間Ｔｂが短くなる。また、デューティ指令値Ｄ*が小さくなると、上アーム素子１１～１３に電流が流れる時間Ｔａが短くなり、下アーム素子１４～１６に電流が流れる時間Ｔｂが長くなる。なお、上アーム素子１１～１３のオン時間Ｔａは、キャリア波Ｃの１周期の前半と後半とに分かれるため、図８中では、前半、後半それぞれ（１／２）Ｔａと記載した。
　本実施形態では、ゲート電圧が低電圧状態となった場合、ゲート電圧が低下したＳＷ素子への通電時間を減らすために、デューティ指令値Ｄ*の上下限を制限する。図９は、横軸を制限前の値、縦軸を制限後の値とする。図９に示すように、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａより小さく、低電圧状態であると判定された場合、デューティ指令値Ｄ*の最大値を１００％より小さい上限値Ｄｍａｘに制限する。また、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂより小さく、低電圧状態であると判定された場合、デューティ指令値Ｄ*の最小値を０％より大きい下限値Ｄｍｉｎに制限する。上側判定閾値ＴＨａおよび下側判定閾値ＴＨｂは、電流制限に係る値と同じ値であってもよいし、異なる値であってもよい。上限値Ｄｍａｘおよび下限値Ｄｍｉｎは、所定値であってもよいし、最小ゲート電圧Ｖｇａ＿＃、Ｖｇｂ＿＃に応じて可変としてもよい。
　図１０は、図６のマップを用いて電流制限する場合の例であって、横軸を最小ゲート電圧とし、上段から、電流制限値、デューティ指令値Ｄ*の上限値Ｄｍａｘ、下限値Ｄｍｉｎである。電流制限値は、図６と同様であるので、説明を省略する。図１０の例では、上側最小ゲート電圧Ｖｇａ＿＃が第１判定閾値ＴＨａｘ以上である場合、デューティ指令値Ｄ*の上限値Ｄｍａｘを１００％とし、デューティ指令値Ｄ*の上限を制限しない。上側最小ゲート電圧Ｖｇａ＿＃が第３判定閾値ＴＨａｚ以上、第３判定閾値ＴＨａｘ未満の場合、上限値Ｄｍａｘを５０％より大きく１００％より小さい所定値（例えば７５％）とする。上側最小ゲート電圧Ｖｇａ＿＃が第３判定閾値ＴＨａｚより小さい場合、ＰＷＭ制御を中止し、ＳＷ素子１１～１６をオフとする。
　また、下側最小ゲート電圧Ｖｇｂ＿＃が第１判定閾値ＴＨｂｘ以上である場合、デューティ指令値Ｄ*の下限値Ｄｍｉｎを０％とし、デューティ指令値Ｄ*の下限を制限しない。下側最小ゲート電圧Ｖｇｂ＿＃が第３判定閾値ＴＨｂｚ以上、第１判定閾値ＴＨｂｘ未満の場合、下限値Ｄｍｉｎを０％より大きく５０％より小さい所定値（例えば２５％）とする。下側最小ゲート電圧Ｖｇｂ＿＃が第３判定閾値ＴＨｂｚより小さい場合、ＰＷＭ制御を中止し、ＳＷ素子１１～１６をオフとする。図１０の例では、判定閾値ＴＨａｘ、ＴＨｂｘが「ゲート判定閾値」に対応する。
　本実施形態では、上アーム素子１１～１３のゲート電圧Ｖｇａが低下した場合、デューティ指令値Ｄ*の上限を制限することで、上アーム素子１１～１３のオン時間を短くし、積算通電量を抑える。また、下アーム素子１４～１６のゲート電圧が低下した場合、デューティ指令値Ｄ*の下限を制限することで、下アーム素子１４～１６のオン時間を短くし、積算通電量を抑える。これにより、ゲート電圧が過渡的に低下した場合であっても、ＳＷ素子１１～１６の発熱が抑制されるので、可能な限りアシストを継続しつつ、ＳＷ素子１１～１６の熱破壊を回避することができる。
　本実施形態では、駆動制御部６０は、ＳＷ素子１１～１６のオン時間に係るデューティ指令値Ｄ*を演算するデューティ演算部６３を有する。デューティ演算部６３は、上アーム素子１１～１３および下アーム素子１４～１６の少なくとも一方のゲート電圧Ｖｇａ、Ｖｇｂが、判定閾値ＴＨａ、ＴＨｂより低いゲート低電圧状態である場合、デューティ指令値Ｄ*を制限する。
　具体的には、デューティ演算部６３は、上側ゲート電圧Ｖｇａが上側判定閾値ＴＨａより低いゲート低電圧状態である場合、ゲート低電圧状態でない場合よりも、デューティ指令値Ｄ*の上限値を小さくする。また、デューティ演算部６３は、下側ゲート電圧Ｖｇｂが下側判定閾値ＴＨｂより低いゲート低電圧状態である場合、ゲート低電圧状態でない場合よりも、デューティ指令値Ｄ*の下限値を大きくする。これにより、ゲート低電圧状態となっているアームへの通電時間が短くなるので、ゲート電圧が低下している素子の発熱を抑えることができる。また、上記実施形態と同様の効果を奏する。
　　　（第３実施形態）
　第３実施形態による電力変換装置を図１１および図１２に示す。図１１に示すように、本実施形態の制御部４３は、電流指令演算部７０、駆動制御部６０、および、電圧判定部６７を有する。電流指令演算部７０は、基本指令演算部５１、過熱保護電流制限部５２、基本電流制限値演算部５７、漸減処理部５８、および、指令決定部５９を有する。基本電流制限値演算部５７は、上側ゲート電圧Ｖｇａ、下側ゲート電圧Ｖｇｂ、パワー配線電圧Ｖｐｉｇ、または、制御配線電圧Ｖｉｇに基づき、基本電流制限値Ｉ*＿ｖを演算する。漸減処理部５８は、電圧判定部６７における電圧判定結果に応じ、基本電流制限値Ｉ*＿ｖを漸減処理し、電流制限値Ｉ**＿ｖを演算する。
　電圧判定部６７は、上側ゲート電圧Ｖｇａ、下側ゲート電圧Ｖｇｂ、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇについて、判定閾値との比較判定を行い、判定結果を漸減処理部５８およびデューティ演算部６３に出力する。デューティ演算部６３は、電圧判定部６７における電圧判定結果に応じ、デューティを変更する。
　本実施形態の通電抑制処理を図１２のフローチャートに基づいて説明する。通電抑制処理は、制御部４３にて所定の周期で実行される。以下、ステップＳ１０１の「ステップ」を省略し、単に記号「Ｓ」と記す。他のステップも同様である。
　最初のＳ１０１では、電圧判定部６７は、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ未満、かつ、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ未満か否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ以上、および、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ以上の少なくとも一方であると判断された場合（Ｓ１０１：ＮＯ）、Ｓ１０４へ移行する。上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ未満、かつ、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ未満であると判断された場合（Ｓ１０１：ＹＥＳ）、Ｓ１０２へ移行する。
　Ｓ１０２では、デューティ演算部６３は、上側最小ゲート電圧Ｖｇａ＿＃および下側最小ゲート電圧Ｖｇｂ＿＃に応じ、デューティ指令値Ｄ*の上下限を制限する。デューティ指令値Ｄ*の上下限を制限する。デューティ上下限の制限詳細は、第２実施形態にて説明した通りである。
　Ｓ１０３では、基本電流制限値演算部５７は、上側最小ゲート電圧Ｖｇａ＿＃および下側最小ゲート電圧Ｖｇｂ＿＃に基づく電流制限を行う。具体的には、上側最小ゲート電圧Ｖｇａ＿＃に基づいて基本電流制限値Ｉ*＿ｇａを演算し、下側最小ゲート電圧Ｖｇｂ＿＃に基づいて基本電流制限値Ｉ*＿ｇｂを演算する。基本電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂの演算方法は、第１実施形態と同様である。基本電流制限値演算部５７は、電流制限値Ｉ*＿ｇａ、Ｉ*＿ｇｂのうち、小さい方の値を基本電流制限値Ｉ*＿ｖとする。また、漸減処理部５８は、第１電流制限レートＲ１にて漸減処理を行い、電流制限値Ｉ**＿ｖを演算する。電流制限レートは単位時間あたりの電流低下量であって、第１電流制限レートＲ１は、例えば数十ｍｓのオーダーにて、電流制限値Ｉ**＿ｖが基本電流制限値Ｉ*＿ｖとなるような値に設定されている。
　Ｓ１０４では、電圧判定部６７は、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ未満か否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ以上であると判断された場合（Ｓ１０４：ＮＯ）、Ｓ１０７へ移行する。上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ未満であると判断された場合（Ｓ１０４：ＹＥＳ）、Ｓ１０５へ移行する。
　Ｓ１０５は、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ未満、かつ、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ以上のときに移行するステップである。Ｓ１０５では、デューティ演算部６３は、巻線組８４に印加される中性点電圧が小さくなるように、デューティ指令値Ｄ*を下方向にシフトする。例えば、各相のデューティ指令値から所定値を減算することで、中性点電圧が小さくなる。また例えば、最も小さい相のデューティ指令値が下限値となるように変調してもよい。下限値は、所定の値としてもよいし、上側最小ゲート電圧Ｖｇａ＿＃に応じて可変としてもよい。最も小さい相のデューティが下限値となるように変調した場合、上アーム素子１１～１３はオフ状態となるのでゲート電圧Ｖｇａの低下に対して上アーム素子１１～１３をより守ることができる。なお、中性点電圧は、コイル８１～８３に印加される電圧の平均値であって、中性点電圧が変更されても線間電圧が変わらなければ、モータ８０の駆動への影響はない。
　Ｓ１０６では、基本電流制限値演算部５７は、上側最小ゲート電圧Ｖｇａ＿＃に基づいて演算される基本電流制限値Ｉ*＿ｇａを基本電流制限値Ｉ*＿ｖとする。また、漸減処理部５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ**＿ｖを演算する。第２電流制限レートＲ２は、例えば数十ｍｓのオーダーにて、電流制限値Ｉ**＿ｖが基本電流制限値Ｉ*＿ｖとなるような値であって、第１電流制限レートＲ１以下の値である。すなわち、Ｒ１≧Ｒ２であり、第１電流制限レートＲ１と第２電流制限レートＲ２とは等しくてもよい。
　Ｓ１０７では、電圧判定部６７は、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ未満か否かを判断する。下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ以上であると判断された場合（Ｓ１０７：ＮＯ）、Ｓ１１０へ移行する。下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ未満であると判断された場合（Ｓ１０７：ＹＥＳ）、Ｓ１０８へ移行する。
　Ｓ１０８は、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ未満、かつ、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ以上のときに移行するステップである。Ｓ１０８では、デューティ演算部６３は、デューティ指令値Ｄ*の中性点電圧が大きくなるように、デューティを上方向にシフトする。例えば、各相のデューティに所定値を加算することで、中性点電圧が大きくなる。また例えば、最も大きい相のデューティが上限値となるように変調してもよい。上限値は、所定の値としてもよいし、上側最小ゲート電圧Ｖｇａ＿＃に応じて可変としてもよい。最も大きい相のデューティが上限値となるように変調した場合、下アーム素子１４～１６はオフ状態となるのでゲート電圧Ｖｇｂの低下に対して下アーム素子１４～１６をより守ることができる。
　Ｓ１０９では、基本電流制限値演算部５７は、下側最小ゲート電圧Ｖｇｂ＿＃に基づいて演算される下側基本電流制限値Ｉ*＿ｇｂを基本電流制限値Ｉ*＿ｖとする。また、漸減処理部５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ**＿ｖを演算する。
　Ｓ１１０は、上側最小ゲート電圧Ｖｇａ＿＃が上側判定閾値ＴＨａ以上、かつ、下側最小ゲート電圧Ｖｇｂ＿＃が下側判定閾値ＴＨｂ以上、すなわちゲート電圧が低下していないときに移行するステップである。Ｓ１１０では、電圧判定部６７は、制御配線電圧Ｖｉｇが判定閾値ＴＨｃ未満、かつ、パワー配線電圧Ｖｐｉｇが判定閾値ＴＨｄ未満か否かを判断する。判定閾値ＴＨｂ、ＴＨｃ、ＴＨｄは等しくてもよいし、異なっていてもよい。制御配線電圧Ｖｉｇが判定閾値ＴＨｃ以上、および、パワー配線電圧Ｖｐｉｇが判定閾値ＴＨｄ以上の少なくとも一方であると判断された場合（Ｓ１１０：ＮＯ）、電流制限を行わない。ドライバ３０には、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇが入力されるので、いずれか一方が判定閾値以上であれば、ゲート電圧の低下は生じない蓋然性が高いので、電圧基準での電流制限は不要である（図２参照）。制御配線電圧Ｖｉｇが判定閾値ＴＨｃ未満、かつ、パワー配線電圧Ｖｐｉｇが判定閾値ＴＨｄ未満であると判断された場合（Ｓ１１０：ＹＥＳ）、Ｓ１１１へ移行する。
　Ｓ１１１では、基本電流制限値演算部５７は、制御配線電圧Ｖｉｇまたはパワー配線電圧Ｖｐｉｇに基づいて入力電圧基準電流制限値Ｉ*＿ｉｎを演算し、入力電圧基準電流制限値Ｉ*＿ｉｎを基本電流制限値Ｉ*＿ｖとする。入力電圧基準電流制限値Ｉ*＿ｉｎは、例えばマップ演算等により演算される。また、漸減処理部５８は、第３電流制限レートにて漸減処理を行い、電流制限値Ｉ**＿ｖを演算する。第３電流制限レートＲ３は、例えば数百ｍｓのオーダーにて、電流制限値Ｉ**＿ｖが基本電流制限値Ｉ*＿ｖとなるような値に設定されている。すなわち、Ｒ１≧Ｒ２＞＞Ｒ３である。
　本実施形態では、上側ゲート電圧Ｖｇａまたは下側ゲート電圧Ｖｇｂの一方だけが低い場合、ゲート電圧が低い方のアームへの通電時間が少なくなるように、中性点電圧をシフトする。これにより、モータ電流Ｉの電流波形を歪めることなく、ゲート電圧が低電圧状態となっているアームへの通電時間を短くし、発熱を抑制することができる。
　また本実施形態では、ゲート電圧Ｖｇａ、Ｖｇｂ、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇに応じ、電流制限レートを設定している。すなわち、ゲート電圧Ｖｇａ、Ｖｇｂが低電圧状態となった場合、速やかに電流を制限する。特に、上側ゲート電圧Ｖｇａおよび下側ゲート電圧Ｖｇｂがともに低電圧状態である場合、上側ゲート電圧Ｖｇａまたは下側ゲート電圧Ｖｇｂの一方が低電圧状態である場合よりも、速やかに電流を制限する。
　また、ドライバ３０に電力を供給するパワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇが低電圧状態である場合、ゲート電圧Ｖｇａ、Ｖｇｂが低下する可能性がある。そのため、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇが低電圧状態の場合、ゲート電圧Ｖｇａ、Ｖｇｂが低電圧状態ではなくても、電流制限を行う。この場合、ゲート電圧Ｖｇａ、Ｖｇｂが低電圧状態である場合と比較して、ゆっくりと電流制限を行うことで、アシスト低減によるドライバへの影響をできるだけ少なくすることができる。
　特に、本実施形態の電力変換装置１は、車載装置である電動パワーステアリング装置８に適用されており、バッテリ５は、電動パワーステアリング装置８以外の装置４と共用されている。そのため、モータ８０以外の負荷による電力の持ち出しが増大した場合にも、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇが低下し、ひいてはゲート電圧が低下する虞がある。そこで本実施形態では、ゲート電圧Ｖｇａ、Ｖｇｂが低下していなくても、パワー配線電圧Ｖｐｉｇおよび制御配線電圧Ｖｉｇが低下した場合、ゆっくりと電流制限を行う。これにより、アシスト低減によるドライバへの影響を抑えつつ、バッテリ５からの電力の持ち出しを抑え、ゲート電圧Ｖｇａ、Ｖｇｂの低下を抑制することができる。
　本実施形態では、制御部４２は、ゲート電圧Ｖｇａ、Ｖｇｂ、および、上側母線１７の電圧であるパワー配線電圧Ｖｐｉｇまたは制御配線７５の電圧である制御配線電圧Ｖｉｇである入力電圧Ｖｉｎに応じ、モータ８０に流れる電流を制限する。本実施形態では、制御部４２は、電圧判定部６７を有する。電圧判定部６７は、ゲート電圧Ｖｇａ、Ｖｇｂが判定閾値ＴＨａ、ＴＨｂより低い場合、ゲート低電圧状態であると判定する。また、電圧判定部６７は、制御配線電圧Ｖｉｇが判定閾値ＴＨｃより低い場合、または、パワー配線電圧Ｖｐｉｇが判定閾値ＴＨｄより低い場合、入力低電圧状態であると判定する。本実施形態では、判定閾値ＴＨａ、ＴＨｂが「ゲート判定閾値」に対応し、判定閾値ＴＨｃ、ＴＨｄが「入力判定閾値」に対応する。
　漸減処理部５８は、入力低電圧状態であってゲート低電圧状態ではない場合、ゲート低電圧状態である場合よりも電流制限レートを小さくする。具体的には、入力低電圧状態である場合の電流制限レートＲ３は、ゲート低電圧状態である場合の電流制限レートＲ１、Ｒ２より小さい。本実施形態では、ゲート低電圧状態の場合、ＳＷ素子１１～１６を保護すべく、速やかに電流制限を行う。一方、ゲート低電圧状態でなく、入力低電圧状態の場合、運転者への影響を抑えつつ、ゆっくりと電流を制限することで、バッテリ５の負荷を低減する。これにより、電圧低下状態に応じ、適切なスピードで電流を制限することができる。
　また、漸減処理部５８は、上アーム素子１１～１３または下アーム素子１４～１６がゲート低電圧状態である場合の電流制限レートＲ２は、上アーム素子１１～１３および下アーム素子１４～１６がゲート低電圧状態である場合の電流制限レートＲ１以下である。これにより、ＳＷ素子１１～１６のゲート電圧に応じ、適切なスピードで電流を制限することができる。
　デューティ演算部６３は、上アーム素子１１～１３がゲート低電圧状態であって、下アーム素子１４～１６がゲート低電圧状態ではない場合、中性点電圧が低くなるように、デューティ指令値Ｄ*を下方向にシフトする。また、デューティ演算部６３は、下アーム素子１４～１６がゲート低電圧状態であって、上アーム素子１１～１３がゲート低電圧状態ではない場合、中性点電圧が高くなるように、デューティ指令値Ｄ*を上方向にシフトする。ここで、「下方向にシフトする」とは、各相のデューティ指令値Ｄ*から所定値を減算することを意味し、「上方向にシフトする」とは、各相のデューティ指令値Ｄ*に所定値を加算することを意味する。デューティ指令値Ｄ*に加減算する値は、加減算前の値等に応じ可変であってもよい。これにより、ゲート電圧Ｖｇａ、Ｖｇｂが低い方のアームへの通電時間が短くなるので、ゲート電圧Ｖｇａ、Ｖｇｂが低下しているアームの発熱を抑えることができる。また、上記実施形態と同様の効果を奏する。
　　　（第４実施形態）
　第４実施形態を図１３～図１５に示す。図１３に示すように、本実施形態のモータ８５は、２組の巻線組１８４、２８４を有する。第１巻線組１８４は、Ｕ１コイル１８１、Ｖ１コイル１８２およびＷ１コイル１８３を有する。第２巻線組２８４は、Ｕ２コイル２８１、Ｖ２コイル２８２およびＷ２コイル２８３を有する。
　電力変換装置２は、インバータ１１０、２１０、ドライバ３０、および、制御部４４等を備える。図１３および図１４では、記載の都合上、ドライバ３０を２つに分けて記載した。また、図１３では、装置４の記載を省略した。第１インバータ１１０は、第１巻線組１８０に対応して設けられ、第１巻線組１８４への電力を変換する。第２インバータ２１０は、第２巻線組２８０に対応して設けられ、第２巻線組２８４の電力を変換する。以下、第１巻線組１８０および第１巻線組に対応して設けられる構成を第１系統、第２巻線組２８０および第２巻線組に対応して設けられる構成を第２系統とする。また、第１系統に係る構成を１００番台で符番し、第２系統に係る構成を２００番台で符番する。また、第１実施形態と同様の構成には、下２桁が同じとなるよう符番し、適宜説明を省略する。また、適宜、第１系統に係る構成や値に添え字の「１」、第２系統に係る構成や値に添え字の「２」を付す。また、系統の区別をしない場合は、添え字を省略して記載する。
　第１インバータ１１０は、ＳＷ素子１１１～１１６を有する。ＳＷ素子１１１～１１３が高電位側に配置され、ＳＷ素子１１４～１１６が低電位側に配置される。第２インバータ２１０は、ＳＷ素子２１１～２１６を有する。ＳＷ素子２１１～２１３が高電位側に配置され、ＳＷ素子２１４～２１６が低電位側に配置される。以下適宜、高電位側に配置されるＳＷ素子１１１～１１３、２１１～２１３を「上アーム素子」、低電位側に配置されるＳＷ素子１１４～１１６、２１４～２１６を「下アーム素子」とする。
　第１インバータ１１０の上アーム素子１１１～１１３のドレインは上側母線１１７を経由してバッテリ５の正極と接続され、第２インバータ２１０の上アーム素子２１１～２１３のドレインは上側母線２１７を経由してバッテリ５の正極と接続される。第１インバータ１１０の下アーム素子１１４～１１６のソースは下側母線１１８を経由してグランドと接続され、第２インバータ２１０の下アーム素子２１４～２１６は下側母線２１８を経由してグランドと接続される。本実施形態では、上側母線１１７、２１７が「パワー配線」に対応する。
　第１電流検出部１２０は、電流検出素子１２１～１２３を有し、第１巻線組１８４の相電流Ｉｕ１、Ｉｖ１、Ｉｗ１を検出する。第２電流検出部２２０は、電流検出素子２２１～２２３を有し、第２巻線組２８４の相電流Ｉｕ２、Ｉｖ２、Ｉｗ２を検出する。電流検出部１２０、２２０の検出値は、制御部４１に出力される。以下、第１巻線組１８４の相電流Ｉｕ１、Ｉｖ１、Ｉｗ１を包括してモータ電流Ｉ１とし、第２巻線組２８４の相電流Ｉｕ２、Ｉｖ２、Ｉｗ２を包括してモータ電流Ｉ２とする。
　ドライバ３０は、制御部４４からの指令信号に応じ、ＳＷ素子１１１～１１６、２１１～２１６のゲートにゲート電圧を印加する。詳細には、ＳＷ素子１１１にゲート電圧Ｖｇａ＿ｕ１、ＳＷ素子１１２にゲート電圧Ｖｇａ＿ｖ１、ＳＷ素子１１３にゲート電圧Ｖｇａ＿ｗ１、ＳＷ素子１１４にゲート電圧Ｖｇｂ＿ｕ１、ＳＷ素子１１５にゲート電圧Ｖｇｂ＿ｖ１、ＳＷ素子１１６にゲート電圧Ｖｇｂ＿ｗ１を印加する。また、ＳＷ素子２１１にゲート電圧Ｖｇａ＿ｕ２、ＳＷ素子２１２にゲート電圧Ｖｇａ＿ｖ２、ＳＷ素子２１３にゲート電圧Ｖｇａ＿ｗ２、ＳＷ素子２１４にゲート電圧Ｖｇｂ＿ｕ２、ＳＷ素子２１５にゲート電圧Ｖｇｂ＿ｖ２、ＳＷ素子２１６にゲート電圧Ｖｇｂ＿ｗ２を印加する。
　以下適宜、ゲート電圧Ｖｇａ＿ｕ１、Ｖｇａ＿ｖ１、Ｖｇａ＿ｗ１をまとめて上側ゲート電圧Ｖｇａ１、ゲート電圧Ｖｇｂ＿ｕ１、Ｖｇｂ＿ｖ１、Ｖｇｂ＿ｗ１をまとめて下側ゲート電圧Ｖｇｂ１とする。また、ゲート電圧Ｖｇａ＿ｕ２、Ｖｇａ＿ｖ２、Ｖｇａ＿ｗ２をまとめて上側ゲート電圧Ｖｇａ２、ゲート電圧Ｖｇｂ＿ｕ２、Ｖｇｂ＿ｖ２、Ｖｇｂ＿ｗ２をまとめて下側ゲート電圧Ｖｇｂ２とする。上側ゲート電圧Ｖｇａ＿ｕ１、Ｖｇａ＿ｖ１、Ｖｇａ＿ｗ１の最小値を上側最小ゲート電圧Ｖｇａ＿＃１、上側ゲート電圧Ｖｇａ＿ｕ２、Ｖｇａ＿ｖ２、Ｖｇａ＿ｗ２の最小値を上側最小ゲート電圧Ｖｇａ＿＃２とする。下側ゲート電圧Ｖｇｂ＿ｕ１、Ｖｇｂ＿ｖ１、Ｖｇｂ＿ｗ１の最小値を下側最小ゲート電圧Ｖｇｂ＿＃１、下側ゲート電圧Ｖｇｂ＿ｕ２、Ｖｇｂ＿ｖ２、Ｖｇｂ＿ｗ２の最小値を下側最小ゲート電圧Ｖｇｂ＿＃とする。
　下アーム素子１１４～１１６、２１４～２１６に印加される下側ゲート電圧Ｖｇｂ１、Ｖｇｂ２は、上側母線１１７の電圧であるパワー配線電圧Ｖｐｉｇ１、上側母線２１７の電圧であるパワー配線電圧Ｖｐｉｇ２、および、制御配線電圧Ｖｉｇと概ね同程度である。また、上アーム素子１１１～１１３、２１１～２１３に印加される上側ゲート電圧Ｖｇａ１、Ｖｇａ２は、チャージポンプ回路等により、下側ゲート電圧より昇圧されている。以下適宜、制御配線電圧Ｖｉｇ、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２をまとめて入力電圧Ｖｉｎとする。
　図１４に示すように、制御部４４は、電流指令演算部１７０、２７０、駆動制御部１６０、２６０、および、電圧判定部６８を有する。ここでは、電流指令演算部１７０、２７０が系統ごとに設けられているが、複数の系統に１つの電流指令演算部を設けてもよい。第１電流指令演算部１７０は、基本指令演算部１５１、過熱保護電流制限部１５２、基本電流制限値演算部１５７、漸減処理部１５８、および、指令決定部１５９を有する。第２電流指令演算部２７０は、基本指令演算部２５１、過熱保護電流制限部２５２、基本電流制限値演算部２５７、漸減処理部２５８、および、指令決定部２５９を有する。
　基本指令演算部１５１は、トルク指令値ｔｒｑ１*に基づき、基本電流指令値Ｉ１*＿ｂを演算する。過熱保護電流制限部１５２は、ＳＷ素子１１１～１１６の温度に応じた温度基準電流制限値Ｉ１*＿ｔｍｐを演算する。基本指令演算部２５１は、トルク指令値ｔｒｑ２*に基づき、基本電流指令値Ｉ２*＿ｂを演算する。過熱保護電流制限部２５２は、ＳＷ素子２１１～２１６の温度に応じた温度基準電流制限値Ｉ２*＿ｔｍｐを演算する。
　基本電流制限値演算部１５７は、ゲート電圧Ｖｇａ１、Ｖｇｂ１、パワー配線電圧Ｖｐｉｇ１、または、制御配線電圧Ｖｉｇに基づき、基本電流制限値Ｉ１*＿ｖを演算する。基本電流制限値演算部２５７は、ゲート電圧Ｖｇａ２、Ｖｇｂ２、パワー配線電圧Ｖｐｉｇ２、または、制御配線電圧Ｖｉｇに基づき、基本電流制限値Ｉ２*＿ｖを演算する。
　漸減処理部１５８は、電圧判定部６８における電圧判定結果に応じ、基本電流制限値Ｉ１*＿ｖを漸減処理し、電流制限値Ｉ１**＿ｖを演算する。漸減処理部２５８は、電圧判定部６８における電圧判定結果に応じ、基本電流制限値Ｉ２*＿ｖを漸減処理し、電流制限値Ｉ２**＿ｖを演算する。
　指令決定部１５９は、基本電流指令値Ｉ１*＿ｂ、温度基準電流制限値Ｉ１*＿ｔｍｐ、および、電流制限値Ｉ１**＿ｖに基づき、ミニマムセレクトにより、電流指令値Ｉ１*を演算する。指令決定部２５９は、基本電流指令値Ｉ２*＿ｂ、温度基準電流制限値Ｉ２*＿ｔｍｐ、および、電流制限値Ｉ２**＿ｖに基づき、ミニマムセレクトにより、電流指令値Ｉ２*を演算する。
　駆動制御部１６０は、減算器１６１、電流ＦＢ演算部１６２、デューティ演算部１６３、および、信号生成部１６４を有し、電流フィードバック制御により、ＳＷ素子１１１～１１６のオンオフ作動を制御する指令信号を生成し、ドライバ３０に出力する。駆動制御部２６０は、減算器２６１、電流ＦＢ演算部２６２、デューティ演算部２６３、および、信号生成部２６４を有し、電流フィードバック制御により、ＳＷ素子２１１～２１６のオンオフ作動を制御する指令信号を生成し、ドライバ３０に出力する。
　電圧判定部６８は、上側ゲート電圧Ｖｇａ１、Ｖｇａ２、下側ゲート電圧Ｖｇｂ１、Ｖｇｂ２、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２および制御配線電圧Ｖｉｇについて、判定閾値との比較判定を行い、判定結果を漸減処理部１５８、２５８およびデューティ演算部１６３、２６３に出力する。デューティ演算部１６３、２６３は、電圧判定部６８における電圧判定結果に応じ、デューティ指令値Ｄ*を変更する。
　本実施形態の通電抑制処理を図１５のフローチャートに基づいて説明する。この処理は、制御部４４にて所定の周期で実行される。なお、電流制限値の漸減処理や、デューティ変更処理の詳細は、上記実施形態と同様である。第５実施形態についても同様である。Ｓ２０１では、電圧判定部６８は、判定式（１－１）、（１－２）が共に成立する、または、判定式（２－１）、（２－２）が共に成立するか否かを判断する。判定式（１－１）、（１－２）が共に成立することを「条件（１）が成立する」とし、判定式（１－１）、（１－２）の少なくとも一方が成立しないことを「条件（１）が成立しない」とする。同様に、判定式（２－１）、（２－２）が共に成立することを「条件（２）が成立する」とし、判定式（２－１）、（２－２）の少なくとも一方が成立しないことを「条件（２）が成立しない」とする。ここでは、ゲート電圧の判定閾値として、第１系統と第２系統とで同じ値としたが、系統ごとに異なる値としてもよい。
　　Ｖｇａ＿＃１＜ＴＨａ　　・・・（１－１）
　　Ｖｇｂ＿＃１＜ＴＨｂ　　・・・（１－２）
　　Ｖｇａ＿＃２＜ＴＨａ　　・・・（２－１）
　　Ｖｇｂ＿＃２＜ＴＨｂ　　・・・（２－２）
　条件（１）および条件（２）が成立しないと判断された場合（Ｓ２０１：ＮＯ）、Ｓ２０４へ移行する。条件（１）および条件（２）の少なくとも一方が成立すると判断された場合（Ｓ２０１：ＹＥＳ）、Ｓ２０２へ移行する。
　Ｓ２０２では、デューティ演算部１６３は、上側最小ゲート電圧Ｖｇａ＿＃１および下側最小ゲート電圧Ｖｇｂ＿＃１に応じ、デューティ指令値Ｄ１*の上下限を制限する。また、デューティ演算部２６３は、上側最小ゲート電圧Ｖｇａ＿＃２および下側最小ゲート電圧Ｖｇｂ＿＃２に応じ、デューティ指令値Ｄ２*の上下限を制限する。デューティ指令値Ｄ１*、Ｄ２*の上下限制限の詳細は、第２実施形態にて説明した通りである。
　Ｓ２０３では、基本電流制限値演算部１５７は、上側最小ゲート電圧Ｖｇａ＿＃１および下側最小ゲート電圧Ｖｇｂ＿＃１に基づき、基本電流制限値Ｉ１*＿ｖを演算する。漸減処理部１５８は、第１電流制限レートＲ１にて漸減処理を行い、電流制限値Ｉ１**＿ｖを演算する。基本電流制限値演算部２５７は、上側最小ゲート電圧Ｖｇａ＿＃２および下側最小ゲート電圧Ｖｇｂ＿＃２に基づき、基本電流制限値Ｉ２*＿ｖを演算する。漸減処理部２５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。
　Ｓ２０４では、電圧判定部６８は、第１系統の上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａより小さいか否か、すなわち判定式（１－１）が成立するか否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａより小さいと判断された場合（Ｓ２０４：ＹＥＳ）、Ｓ２０８へ移行する。上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａ以上であると判断された場合（Ｓ２０４：ＮＯ）、Ｓ２０５へ移行する。
　Ｓ２０５では、電圧判定部６８は、第１系統の下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂより小さいか否か、すなわち判定式（１－２）が成立するか否かを判断する。下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂより小さいと判断された場合（Ｓ２０５：ＹＥＳ）、Ｓ２０９へ移行する。下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂ以上であると判断された場合（Ｓ２０５：ＮＯ）、Ｓ２０６へ移行する。
　Ｓ２０６では、電圧判定部６８は、第２系統の上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａより小さいか否か、すなわち判定式（２－１）が成立するか否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａより小さいと判断された場合（Ｓ２０６：ＹＥＳ）、Ｓ２１２へ移行する。上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａ以上であると判断された場合（Ｓ２０６：ＮＯ）、Ｓ２０７へ移行する。
　Ｓ２０７では、電圧判定部６８は、第２系統の下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂより小さいか否か、すなわち判定式（２－２）が成立するか否かを判断する。下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂより小さいと判断された場合（Ｓ２０７：ＹＥＳ）、Ｓ２１３へ移行する。下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂ以上であると判断された場合（Ｓ２０７：ＮＯ）、Ｓ２１５へ移行する。
　Ｓ２０８は、Ｓ２０４で肯定判断された場合、すなわち、第１系統において、上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａより小さく、かつ、下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂ以上である場合に移行するステップである。Ｓ２０８では、デューティ演算部１６３は、第１巻線組１８４に印加される中性点電圧が小さくなるように、第１系統のデューティ指令値Ｄ１*を下方向にシフトする。
　Ｓ２０９は、Ｓ２０５で肯定判断された場合、すなわち、第１系統において、下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂより小さく、かつ、上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａ以上である場合に移行するステップである。Ｓ２０９では、デューティ演算部１６３は、第１巻線組１８４に印加される中性点電圧が大きくなるように、第１系統のデューティ指令値Ｄ１*を上方向にシフトする。
　Ｓ２０８またはＳ２０９に続いて移行するＳ２１０の処理は、Ｓ２０６と同様である。Ｓ２１０にて肯定判断された場合、Ｓ２１２へ移行し、否定判断された場合、Ｓ２１１へ移行する。Ｓ２１１の処理は、Ｓ２０７と同様である。Ｓ２１１にて肯定判断された場合、Ｓ２１３へ移行し、否定判断された場合、Ｓ２１４へ移行する。
　Ｓ２１２は、Ｓ２０６またはＳ２１０にて肯定判断された場合、すなわち、第２系統において、上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａより小さく、かつ、下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂ以上である場合に移行するステップである。Ｓ２１２では、デューティ演算部２６３は、第２巻線組２８４に印加される中性点電圧が小さくなるように、第２系統のデューティ指令値Ｄ２*を下方向にシフトする。
　Ｓ２１３は、Ｓ２０７またはＳ２１１にて肯定判断された場合、すなわち、第２系統において、下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂより小さく、かつ、上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａ以上である場合に移行するステップである。Ｓ２１３では、デューティ演算部２６３は、第２巻線組２８４に印加される中性点電圧が大きくなるように、第２系統のデューティ指令値Ｄ２*を上方向にシフトする。なお、デューティ指令値Ｄ１*、Ｄ２*の上下方向へのシフト処理の詳細は、第３実施形態にて説明した通りである。
　Ｓ２１４では、基本電流制限値演算部１５７は、低電圧状態である上側または下側の最小ゲート電圧Ｖｇａ＿＃１、Ｖｇｂ＿＃１に基づき、基本電流制限値Ｉ１*＿ｖを演算する。漸減処理部１５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。基本電流制限値演算部２５７は、低電圧状態である上側または下側の最小ゲート電圧Ｖｇａ＿＃２、Ｖｇｂ＿＃２に基づき、基本電流制限値Ｉ２*＿ｖを演算する。漸減処理部２５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。
　Ｓ２１５は、判定式（１－１）、（１－２）、（２－１）、（２－２）がいずれも成立しない、すなわちゲート電圧Ｖｇａ１、Ｖｇｂ１、Ｖｇａ２、Ｖｇｂ２が低電圧状態ではない場合に移行するステップである。Ｓ２１５では、電圧判定部６８は、制御配線電圧Ｖｉｇが判定閾値ＴＨｃ未満、かつ、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２がいずれも判定閾値ＴＨｄ未満か否かを判断する。制御配線電圧Ｖｉｇ、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２のうちの少なくとも１つが判定閾値以上であると判断された場合（Ｓ２１５：ＮＯ）、電流制限を行わない。制御配線電圧Ｖｉｇが判定閾値ＴＨｃ未満、かつ、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２がいずれも判定閾値ＴＨｄ未満であると判断された場合（Ｓ２１５：ＹＥＳ）、Ｓ２１６へ移行する。
　Ｓ２１６では、基本電流制限値演算部１５７、２５７は、制御配線電圧Ｖｉｇまたはパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２に基づき、基本電流制限値Ｉ１*＿ｖ、Ｉ２*＿ｖを演算する。漸減処理部１５８、２５８は、第３電流制限レートＲ３にて漸減処理を行い、電流制限値Ｉ１**＿ｖ、Ｉ２**＿ｖを演算する。
　本実施形態では、制御配線電圧Ｖｉｇ電圧およびパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２がいずれも判定閾値より小さい場合、入力電圧Ｖｉｎが低電圧状態であるとみなし、ゲート電圧が低電圧状態ではなくても、電流制限を行う。また、第１系統のパワー配線電圧Ｖｐｉｇ１と、第２系統のパワー配線電圧Ｖｐｉｇ２は、概ね等しい。そのため、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２のいずれか一方が判定閾値ＴＨｄより小さい場合、電圧低下ではなく、電圧検出異常が想定される。そこで本実施形態では、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉ２のいずれか一方が判定閾値ＴＨｄより大きい場合、電流制限を行わないようにしている。これにより、不要な電流制限を回避することができる。
　本実施形態では、インバータ１１０、２１０は、２つである。制御部４４は、一方のインバータのパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２が判定閾値ＴＨｄより低く、他方のインバータのパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２が判定閾値ＴＨｄ以上である場合、入力電圧Ｖｉｎに応じた電流制限を行わない。これにより、不要な電流制限を回避することができる。また、上記実施形態と同様の効果を奏する。
　　　（第５実施形態）
　第５実施形態を図１６に示す。本実施形態は、通電抑制処理が第４実施形態と異なっているので、この点を中心に説明する。本実施形態の通電抑制処理を図１６のフローチャートに基づいて説明する。Ｓ３０１では、電圧判定部６８は、条件（１）が成立するか否か、すなわち第１系統の上側最小ゲート電圧Ｖｇａ＿＃１および下側最小ゲート電圧Ｖｇｂ＿＃１がともに判定閾値より低いか否かを判断する。条件（１）が成立しないと判断された場合（Ｓ３０１：ＮＯ）、すなわち上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａ以上、および、下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂ以上の少なくとも一方である場合、Ｓ３０４へ移行する。条件（１）が成立すると判断された場合（Ｓ３０１：ＹＥＳ）、すなわちゲート電圧Ｖｇａ＿＃１、Ｖｇｂ＿＃１が共に判定閾値より小さい場合、Ｓ３０２へ移行する。
　Ｓ３０２では、デューティ演算部１６３は、デューティ指令値Ｄ１*の上下限を制限する。Ｓ３０３では、基本電流制限値演算部１５７は、上側最小ゲート電圧Ｖｇａ＿＃１および下側最小ゲート電圧Ｖｇｂ＿＃１に基づき、基本電流制限値Ｉ１*＿ｖを演算する。漸減処理部１５８は、第１電流制限レートＲ１にて漸減処理を行い、電流制限値Ｉ１**＿ｖを演算する。
　条件（１）が成立しないと判断された場合（Ｓ３０１：ＮＯ）に移行するＳ３０４では、電圧判定部６８は、上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａより小さいか否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａより小さいと判断された場合（Ｓ３０４：ＹＥＳ）、Ｓ３０６へ移行する。上側最小ゲート電圧Ｖｇａ＿＃１が上側判定閾値ＴＨａ以上であると判断された場合（Ｓ３０４：ＮＯ）、Ｓ３０５へ移行する。
　Ｓ３０５では、電圧判定部６８は、下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂより小さいか否かを判断する。下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂより小さいと判断された場合（Ｓ３０５：ＹＥＳ）、Ｓ３０７へ移行する。下側最小ゲート電圧Ｖｇｂ＿＃１が下側判定閾値ＴＨｂ以上であると判断された場合（Ｓ３０５：ＮＯ）、第１系統において、ゲート電圧の低下が生じていないので、電圧基準の電流制限処理、および、デューティ変更処理を行わず、Ｓ３０９へ移行する。
　Ｓ３０６、Ｓ３０７は、図１４中のＳ２０８、Ｓ２０９と同様である。Ｓ３０８では、基本電流制限値演算部１５７は、低電圧状態である上側または下側の最小ゲート電圧Ｖｇａ＿＃１、Ｖｇｂ＿＃１に基づき、基本電流制限値Ｉ１*＿ｖを演算する。漸減処理部１５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ１**＿ｖを演算する。
　Ｓ３０９では、電圧判定部６８は、条件（２）が成立するか否か、すなわち第２系統の上側最小ゲート電圧Ｖｇａ＿＃２および下側最小ゲート電圧Ｖｇｂ＿＃２がともに判定閾値より低いか否かを判断する。条件（２）が成立しないと判断された場合（Ｓ３０９：ＮＯ）、すなわち上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａ以上、および、下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂ以上の少なくとも一方である場合、Ｓ３１２へ移行する。条件（２）が成立すると判断された場合（Ｓ３０９：ＹＥＳ）、すなわちゲート電圧Ｖｇａ＿＃２、Ｖｇｂ＿＃２が共に判定閾値より小さい場合、Ｓ３１０へ移行する。
　Ｓ３１０では、デューティ演算部２６３は、デューティ指令値Ｄ２*の上下限を制限する。Ｓ３１１では、基本電流制限値演算部２５７は、上側最小ゲート電圧Ｖｇａ＿＃２および下側最小ゲート電圧Ｖｇｂ＿＃２に基づき、基本電流制限値Ｉ２*＿ｖを演算する。漸減処理部２５８は、第１電流制限レートＲ１にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。
　条件（２）が成立しないと判断された場合（Ｓ３０９：ＮＯ）に移行するＳ３１２では、電圧判定部６８は、上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａより小さいか否かを判断する。上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａより小さいと判断された場合（Ｓ３１２：ＹＥＳ）、Ｓ３１４へ移行する。上側最小ゲート電圧Ｖｇａ＿＃２が上側判定閾値ＴＨａ以上であると判断された場合（Ｓ３１２：ＮＯ）、Ｓ３１３へ移行する。
　Ｓ３１３では、電圧判定部６８は、下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂより小さいか否かを判断する。下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂより小さいと判断された場合（Ｓ３１３：ＹＥＳ）、Ｓ３１５へ移行する。下側最小ゲート電圧Ｖｇｂ＿＃２が下側判定閾値ＴＨｂ以上であると判断された場合（Ｓ３１３：ＮＯ）、第２系統において、ゲート電圧の低下が生じていないので、電圧基準の電流制限処理、および、デューティ変更処理を行わず、Ｓ３１７へ移行する。
　Ｓ３１４、Ｓ３１５は、図１４中のＳ２１２、Ｓ２１３と同様である。Ｓ３１６では、基本電流制限値演算部２５７は、低電圧状態である上側または下側の最小ゲート電圧Ｖｇａ＿＃２、Ｖｇｂ＿＃２に基づき、基本電流制限値Ｉ２*＿ｖを演算する。漸減処理部２５８は、第２電流制限レートＲ２にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。
　Ｓ３１７では、制御部４４は、第１系統および第２系統にて電流制限が行われているか否かを判断する。第１系統および第２系統にて電流制限が行われている場合（Ｓ３１７：ＹＥＳ）、Ｓ３１８以降の処理を行わない。第１系統および第２系統の少なくとも一方にて電流制限が行われていない場合（Ｓ３１７：ＮＯ）、Ｓ３１８へ移行する。
　Ｓ３１８では、電圧判定部６８は、入力電圧Ｖｉｎが低下しているか否かを判断する。判断内容の詳細は、図１４中のＳ２１５と同様であって、制御配線電圧Ｖｉｇが判定閾値ＴＨｃ未満、かつ、パワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２がいずれも判定閾値ＴＨｄ未満の場合、入力電圧Ｖｉｎが低下していると判定する。入力電圧Ｖｉｎが低下していないと判断された場合（Ｓ３１８：ＮＯ）、Ｓ３１９以降の処理を行わず、電流制限を行わない。
　Ｓ３１９では、制御部４４は、第１系統にて電流制限が行われているか否かを判断する。第１系統にて電流制限が行われていると判断された場合（Ｓ３１９：ＹＥＳ）、Ｓ３２０へ移行する。第１系統にて電流制限が行われていないと判断された場合（Ｓ３１９：ＮＯ）、Ｓ３２１へ移行する。
　Ｓ３２０は、第１系統にて電流制限が行われており、第２系統にて電流制限が行われていない場合に移行するステップである。Ｓ３２０では、基本電流制限値演算部２５７は、制御配線電圧Ｖｉｇおよびパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２に基づき、基本電流制限値Ｉ２*＿ｖを演算する。漸減処理部２５８は、第３電流制限レートＲ３にて漸減処理を行い、電流制限値Ｉ２**＿ｖを演算する。
　Ｓ３２１では、制御部４４は、第２系統にて電流制限が行われているか否かを判断する。第２系統にて電流制限が行われていると判断された場合（Ｓ３２１：ＹＥＳ）、Ｓ３２２へ移行する。第２系統にて電流制限が行われていないと判断された場合（Ｓ３２１：ＮＯ）、Ｓ３２３へ移行する。
　Ｓ３２２は、第１系統にて電流制限が行われておらず、第２系統にて電流制限が行われている場合に移行するステップである。Ｓ３２２では、基本電流制限値演算部１５７は、制御配線電圧Ｖｉｇまたはパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２に基づき、基本電流制限値Ｉ１*＿ｖを演算する。漸減処理部１５８は、第３電流制限レートＲ３にて漸減処理を行い、電流制限値Ｉ１**＿ｖを演算する。
　Ｓ３２３は、第１系統および第２系統にて電流制限が行われていない場合に移行するステップである。基本電流制限値演算部１５７、２５７は、制御配線電圧Ｖｉｇまたはパワー配線電圧Ｖｐｉｇ１、Ｖｐｉｇ２に基づき、基本電流制限値Ｉ１*＿ｖ、Ｉ２*＿ｖを演算する。漸減処理部１５８、２５８は、第３電流制限レートＲ３にて漸減処理を行い、電流制限値Ｉ１**＿ｖ、Ｉ２**＿ｖを演算する。本実施形態では、ゲート電圧Ｖｇａ１、Ｖｇｂ１、Ｖｇａ２、Ｖｇｂ２、および、入力電圧Ｖｉｎに応じ、系統ごとに電流制限時の電流制限レートを設定している。これにより、系統ごとにより適切に電流制限を行うことができる。このように構成しても、上記実施形態と同様の効果を奏する。
　　　（他の実施形態）
　上記実施形態では、ゲート電圧または入力電圧が低下した場合、電流制限処理、および、デューティ変更処理を行う。他の実施形態では、デューティ変更処理の一部または全部を省略してもよい。例えば、上アーム素子および下アーム素子のゲート電圧が共に低い場合のデューティの上下限の制限処理を省略してもよい。
　上記実施形態では、回転電機には１組または２組の巻線組が設けられる。他の実施形態では、３組以上の巻線組を設け、巻線組ごとに対応するインバータを設けるようにしてもよい。上記実施形態では、負荷は回転電機である。他の実施形態では、負荷は、回転電機以外のものであってもよい。上記実施形態では、電力変換装置は、電動パワーステアリング装置に適用される。他の実施形態では、電力変換装置を電動パワーステアリング装置以外の車載装置に適用してもよいし、車載以外の装置に適用してもよい。以上、本開示は、上記実施形態になんら限定されるものではなく、その趣旨を逸脱しない範囲において種々の形態で実施可能である。
　本開示は、実施形態に準拠して記述された。しかしながら、本開示は当該実施形態および構造に限定されるものではない。本開示は、様々な変形例および均等の範囲内の変形をも包含する。また、様々な組み合わせおよび形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせおよび形態も、本開示の範疇および思想範囲に入るものである。

Claims (9)

  1. 　高電位側に接続される上アーム素子（１１～１３、１１１～１１３、２１１～２１３）、および、前記上アーム素子の低電位側に接続される下アーム素子（１４～１６、１１４～１１６、２１４～２１６）を有し、パワー配線（１７、１１７、２１７）を経由して直流電源（５）から供給される電力を変換して負荷（８０、８５）に供給するインバータ（１０、１１０、１２０）と、
    　前記直流電源から制御配線（７５）を経由して電力が供給され、前記上アーム素子および前記下アーム素子にゲート電圧を印加するドライバ（３０）と、
    　電流指令値に応じ、前記上アーム素子および前記下アーム素子の作動を制御する駆動制御部（６０）を有する制御部（４１～４４）と、
    　を備え、
    　前記直流電源は、前記インバータ以外の装置（４）にも電力を供給し、
    　前記制御部は、前記ゲート電圧、または、前記パワー配線の電圧または前記制御配線の電圧である入力電圧および前記ゲート電圧に応じ、前記負荷に流れる電流を制限する電力変換装置。
  2. 　前記制御部は、
    　前記ゲート電圧または前記入力電圧に応じた基本電流制限値を演算する基本電流制限値演算部（５３、５５、５７、１５７、２５７）と、
    　前記基本電流制限値を漸減させて、電流制限値を演算する漸減処理部（５４、５６、５８、１５８、２５８）と、
    　を有する請求項１に記載の電力変換装置。
  3. 　前記制御部は、前記ゲート電圧がゲート判定閾値より低い場合、ゲート低電圧状態であると判定し、前記入力電圧が入力判定閾値より低い場合、入力低電圧状態とであると判定する電圧判定部（６６、６７、６８）を有し、
    　前記漸減処理部（５６、５８、１５８、２５８）は、前記入力低電圧状態であって前記ゲート低電圧状態ではない場合、前記ゲート低電圧状態である場合よりも、電流制限レートを小さくする請求項２に記載の電力変換装置。
  4. 　前記漸減処理部は、前記上アーム素子または前記下アーム素子が前記ゲート低電圧状態である場合の前記電流制限のレートを、前記上アーム素子および前記下アーム素子がともに前記ゲート低電圧状態である場合の前記電流制限レート以下にする請求項３に記載の電力変換装置。
  5. 　前記駆動制御部は、前記上アーム素子および前記下アーム素子のオン時間に係るデューティ指令値を演算するデューティ演算部（６３、１６３、２６３）を有し、
    　前記デューティ演算部は、前記上アーム素子および前記下アーム素子の少なくとも一方の前記ゲート電圧がゲート判定閾値より低いゲート低電圧状態である場合、前記デューティ指令値を変更する請求項１～４のいずれか一項に記載の電力変換装置。
  6. 　前記デューティ演算部は、
    　前記上アーム素子が前記ゲート低電圧状態である場合、前記ゲート低電圧状態でない場合よりも前記デューティ指令値の上限値を小さくし、
    　前記下アーム素子が前記ゲート低電圧状態である場合、前記ゲート低電圧状態でない場合よりも前記デューティ指令値の下限値を大きくする請求項５に記載の電力変換装置。
  7. 　前記デューティ演算部は、
    　前記上アーム素子が前記ゲート低電圧状態であって、前記下アーム素子が前記ゲート低電圧状態ではない場合、中性点電圧が低くなるように、前記デューティ指令値を下方向にシフトし、
    　前記下アーム素子が前記ゲート低電圧状態であって、前記上アーム素子が前記ゲート低電圧状態ではない場合、中性点電圧が高くなるように、前記デューティ指令値を上方向にシフトする請求項５に記載の電力変換装置。
  8. 　前記インバータは、２つであって、
    　前記制御部は、一方の前記インバータの前記パワー配線の電圧が判定閾値より低く、他方の前記インバータの前記パワー配線の電圧が前記判定閾値以上である場合、前記入力電圧に応じた電流制限を行わない請求項１～７のいずれか一項に記載の電力変換装置。
  9. 　前記負荷は、回転電機であって、
    　請求項１～８いずれか一項に記載の電力変換装置（１、２）と、
    　運転者による操舵部材（９１）の操舵を補助するアシストトルクを出力する前記回転電機と、
    　前記回転電機の駆動力を駆動対象（９２）に伝達する動力伝達部（８９）と、
    　を備える電動パワーステアリング装置。
PCT/JP2018/015927 2017-04-27 2018-04-18 電力変換装置、および、これを用いた電動パワーステアリング装置 WO2018198888A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/662,413 US11271494B2 (en) 2017-04-27 2019-10-24 Power converter and electric power steering system using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-088272 2017-04-27
JP2017088272A JP6669125B2 (ja) 2017-04-27 2017-04-27 電力変換装置、および、これを用いた電動パワーステアリング装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/662,413 Continuation US11271494B2 (en) 2017-04-27 2019-10-24 Power converter and electric power steering system using the same

Publications (1)

Publication Number Publication Date
WO2018198888A1 true WO2018198888A1 (ja) 2018-11-01

Family

ID=63919742

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/015927 WO2018198888A1 (ja) 2017-04-27 2018-04-18 電力変換装置、および、これを用いた電動パワーステアリング装置

Country Status (3)

Country Link
US (1) US11271494B2 (ja)
JP (1) JP6669125B2 (ja)
WO (1) WO2018198888A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823683A (ja) * 1994-07-07 1996-01-23 Toshiba Eng Co Ltd ３相インバータ装置
JP2011250603A (ja) * 2010-05-27 2011-12-08 Jtekt Corp モータ制御装置及び電動パワーステアリング装置
JP2015515242A (ja) * 2012-02-17 2015-05-21 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドＣｏｎｖｅｒｓａｎｔ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｍａｎａｇｅｍｅｎｔ Ｉｎｃ． プログラマブルゲートコントローラシステムおよび方法
WO2016166797A1 (ja) * 2015-04-13 2016-10-20 三菱電機株式会社 電動パワーステアリング装置
JP2017047778A (ja) * 2015-09-01 2017-03-09 トヨタ自動車株式会社 電動パワーステアリング装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265601B2 (en) * 2004-08-23 2007-09-04 International Rectifier Corporation Adaptive gate drive voltage circuit
JP5747445B2 (ja) 2009-05-13 2015-07-15 富士電機株式会社 ゲート駆動装置
JP5743934B2 (ja) * 2012-03-16 2015-07-01 株式会社東芝 インバータ装置及びパワーステアリング装置
KR102038625B1 (ko) * 2013-02-26 2019-10-30 삼성전자주식회사 고전자이동도 트랜지스터의 게이트전압 조절 방법 및 장치
WO2016031715A1 (ja) * 2014-08-28 2016-03-03 日立工機株式会社 モータ駆動回路及び電動工具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823683A (ja) * 1994-07-07 1996-01-23 Toshiba Eng Co Ltd ３相インバータ装置
JP2011250603A (ja) * 2010-05-27 2011-12-08 Jtekt Corp モータ制御装置及び電動パワーステアリング装置
JP2015515242A (ja) * 2012-02-17 2015-05-21 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドＣｏｎｖｅｒｓａｎｔ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｍａｎａｇｅｍｅｎｔ Ｉｎｃ． プログラマブルゲートコントローラシステムおよび方法
WO2016166797A1 (ja) * 2015-04-13 2016-10-20 三菱電機株式会社 電動パワーステアリング装置
JP2017047778A (ja) * 2015-09-01 2017-03-09 トヨタ自動車株式会社 電動パワーステアリング装置

Also Published As

Publication number Publication date
US20200059167A1 (en) 2020-02-20
JP2018186681A (ja) 2018-11-22
JP6669125B2 (ja) 2020-03-18
US11271494B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
JP5765589B2 (ja) 電力変換装置
JP5396948B2 (ja) モータ制御装置及び電動パワーステアリング装置
JP6153860B2 (ja) 電動機駆動装置
US10532765B2 (en) Control apparatus for three-phase rotary machine, and electric power steering apparatus
JP6361178B2 (ja) モータ制御装置及び電動パワーステアリング装置
US9692343B2 (en) Controller calculating a distribution value to control electric current flow
JP4350077B2 (ja) インバータ装置、モータ装置、伝達比可変装置、および操舵補助装置
CN105375845B (zh) 旋转电机控制设备
US9660565B2 (en) Controller for controlling a motor
JP2013017363A (ja) モータ制御装置
US11597431B2 (en) Motor control device
US9954470B2 (en) Apparatus for controlling rotating electric machine and electrically-powered steering apparatus using the same
JP4856383B2 (ja) 電動パワーステアリング装置
JP2016119796A (ja) モータ制御装置
US10960919B2 (en) Control device and electric power steering device using same
WO2018198888A1 (ja) 電力変換装置、および、これを用いた電動パワーステアリング装置
JP5345433B2 (ja) 操舵制御装置
JP5927858B2 (ja) モータ制御装置及び車両の電動パワーステアリング装置
JP2021118580A (ja) モータ制御装置、電動アクチュエータ製品及び電動パワーステアリング装置
JP5332786B2 (ja) モータ制御装置及び電動パワーステアリング装置
JP2012076694A (ja) 電動パワーステアリング装置
JP5125535B2 (ja) 電動パワーステアリング制御装置及びモータ駆動制御装置
JP2012076693A (ja) 電動パワーステアリング装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18790039

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18790039

Country of ref document: EP

Kind code of ref document: A1