JP2011250603A - モータ制御装置及び電動パワーステアリング装置 - Google Patents
モータ制御装置及び電動パワーステアリング装置 Download PDFInfo
- Publication number
- JP2011250603A JP2011250603A JP2010121845A JP2010121845A JP2011250603A JP 2011250603 A JP2011250603 A JP 2011250603A JP 2010121845 A JP2010121845 A JP 2010121845A JP 2010121845 A JP2010121845 A JP 2010121845A JP 2011250603 A JP2011250603 A JP 2011250603A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- terminal
- switch
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】より簡素な構成にて、駆動回路を構成する各スイッチング素子の動作遅延を最小限に抑えつつ、そのスイッチング伴う電流変化を穏やかにすることのできるモータ制御装置を提供すること。
【解決手段】各FET30a〜30fのゲート端子に対する電圧印加経路Lgcには、抵抗可変回路34が設けられる。抵抗可変回路34は、第3抵抗R3が設けられた主経路LprとスイッチSWが設けられた迂回経路Lbpとを備えてなるとともに、そのスイッチSWは、制御回路CLにより作動が制御される。そして、制御回路CLは、各FET30a〜30fのゲート駆動電圧Vgに基づいて、当該ゲート駆動電圧Vgの変化が平坦化する領域にある場合に、迂回経路Lbpを遮断すべくスイッチSWを作動させる。
【選択図】図3
【解決手段】各FET30a〜30fのゲート端子に対する電圧印加経路Lgcには、抵抗可変回路34が設けられる。抵抗可変回路34は、第3抵抗R3が設けられた主経路LprとスイッチSWが設けられた迂回経路Lbpとを備えてなるとともに、そのスイッチSWは、制御回路CLにより作動が制御される。そして、制御回路CLは、各FET30a〜30fのゲート駆動電圧Vgに基づいて、当該ゲート駆動電圧Vgの変化が平坦化する領域にある場合に、迂回経路Lbpを遮断すべくスイッチSWを作動させる。
【選択図】図3
Description
本発明は、複数のスイッチング素子を接続してなる駆動回路を備えたモータ制御装置及び電動パワーステアリング装置に関するものである。
電動パワーステアリング装置(EPS)等の制御手段を構成するモータ制御装置において、通常、その駆動回路は、複数のスイッチング素子を接続することにより形成される。具体的には、直列接続された一対のスイッチング素子によりスイッチングアームが形成される。そして、例えば、駆動対象が三相(U,V,W)のモータコイルを有するブラシレスモータである場合、その各相モータコイルに対応して3つスイッチングアームを並列に接続する構成が一般的となっている。
即ち、上記駆動回路において、各スイッチングアームを構成する電源側(上段側)及び接地側(下段側)の各スイッチング素子は、その一方が「オン」となるとき、他方は「オフ」となる。そして、モータ回転角(電気角)に応じて、これら各スイッチング素子がオン/オフする組み合わせ、即ちスイッチングパターンを順次切り替えることにより、その対応するブラシレスモータに三相の駆動電力を出力することが可能となっている。
尚、駆動対象がブラシ付の直流モータである場合、駆動回路は、二つのスイッチングアームを並列に接続することにより形成される。そして、そのオン作動するスイッチングアームの切替により通電方向を規定するとともに、その電源側のスイッチング素子のオンDutyを制御することにより、その通電する電流量を制御することが可能となっている。
また、このような駆動回路では、上下段のスイッチング状態を迅速に切り替えることが重要である。このため、多くの場合、そのスイッチング素子には、例えばMOSFET(MOSゲート構造の電界効果型トランジスタ)等といったスイッチング速度の速い電圧駆動型素子が用いられる。
しかしながら、こうした電圧駆動型素子には、そのスイッチング速度の速さゆえ、ターンオン時及びターンオフ時、ドレイン/ソース間の電流が急峻に変化するという特徴がある。そして、その急峻な電流変化を要因とした放射ノイズが発生することで、他の電子機器(車載ラジオ等)の動作に影響を与えるおそれがある。
そこで、従来、ゲート端子に対する電圧印加経路の途中に抵抗可変回路を設け、ターンオン時及びターンオフ時には、ドレイン/ソース間の電流変化が顕著となる区間の前後において、その抵抗値を変更する方法が提案されている(例えば、特許文献1参照)。即ち、電圧駆動型素子では、その内部抵抗及び静電容量(内部寄生コンデンサ)の存在により、ゲート駆動電圧の上昇又は低下からドレイン/ソース間に電流変化が生ずるまでに時差(タイムラグ)が生ずる。従って、上記構成により、その電流変化区間についてのみ、他の区間よりも電圧印加経路の抵抗値を大とすることで、そのスイッチングの遅延を最小限に抑えつつ、ドレイン/ソース間の電流変化を穏やかにして、上記のような他の電子機器への影響を回避することができる。
ところで、車両においては、より一層の低コスト化及び信頼性の向上を図るべく、常にあらゆる構成要素の見直しが進められている。そして、EPS用の電子制御装置(ECU)を構成するモータ制御装置については、信頼性向上の見地からも、上記駆動回路周辺部構成の簡素化が求められており、この点に更なる改善の余地が残されていた。
本発明は、上記問題点を解決するためになされたものであって、その目的は、より簡素な構成にて、駆動回路を構成する各スイッチング素子の動作遅延を最小限に抑えつつ、そのスイッチングに伴う電流変化を穏やかにすることのできるモータ制御装置及び電動パワーステアリング装置を提供することにある。
上記問題点を解決するために、請求項1に記載の発明は、複数のスイッチング素子を接続してなる駆動回路と、モータ制御信号を出力するモータ制御信号出力手段とを備えるとともに、前記各スイッチング素子は、ゲート端子の印加電圧に基づいて第1端子及び第2端子間の通電を許容し又は遮断する電圧駆動型素子であって、前記ゲート端子に対する電圧印加経路に設けられた抵抗可変回路と、前記抵抗可変回路の抵抗値を制御する制御回路とを備え、前記制御回路は、前記通電を許容するターンオン動作時及び該通電を遮断するターンオフ動作時、第1端子及び第2端子間の電流変化が顕著となる区間では、前記抵抗値を大とするモータ制御装置において、前記抵抗可変回路は、抵抗器が設けられた主経路とスイッチが設けられた迂回経路とを並列に接続してなり、前記制御回路は、前記スイッチを作動させて前記迂回経路を導通又は遮断することにより前記抵抗値を制御するとともに、前記ゲート端子の印加電圧に基づいて、該印加電圧の変化が平坦化する領域にある場合に、前記迂回経路を遮断すべく前記スイッチを作動させること、を要旨とする。
即ち、ターンオン時及びターンオフ時ともに、ゲート端子に対する印加電圧の変化が平坦化する領域は、その第1端子及び第2端子間(ドレイン/ソース間)の電流変化が顕著となる区間に略一致する。従って、上記構成によれば、構成簡素に抵抗可変回路を形成することができるとともに、ターンオン時及びターンオフ時、ともに共通のロジックで、その電流変化が顕著となる区間においてのみ、抵抗可変回路の抵抗値が大となるように制御することができる。その結果、より簡素な構成にて、ターンオン時及びターンオフ時の動作遅延を最小限に抑えつつ、その第1端子及び第2端子間の電流変化を穏やかにすることができるようになる。また、電圧印加経路を流れる電流量は、第1端子及び第2端子間を流れる電流量よりも小さい。従って、上記のようにゲート端子の印加電圧を抵抗可変制御の基礎とすることで、第1端子及び第2端子間電圧を基礎とする場合よりも電圧センサを簡素化することができるとともに、併せて、その信頼性の向上を図ることができる。
請求項2に記載の発明は、請求項1に記載のモータ制御装置を備えた電動パワーステアリング装置であること、を要旨とする。
上記構成によれば、構成簡素且つ信頼性の高い電動パワーステアリング装置を提供することができる。
上記構成によれば、構成簡素且つ信頼性の高い電動パワーステアリング装置を提供することができる。
本発明によれば、より簡素な構成にて、駆動回路を構成する各スイッチング素子の動作遅延を最小限に抑えつつ、そのスイッチングに伴う電流変化を穏やかにすることが可能なモータ制御装置及び電動パワーステアリング装置を提供することができる。
以下、本発明を電動パワーステアリング(EPS)装置に具体化した一実施形態を図面に従って説明する。
図1に示すように、本実施形態の電動パワーステアリング装置(EPS)1において、ステアリング2が固定されたステアリングシャフト3は、ラックアンドピニオン機構4を介してラック軸5と連結されている。そして、ステアリング操作に伴うステアリングシャフト3の回転は、ラックアンドピニオン機構4によりラック軸5の往復直線運動に変換される。尚、本実施形態のステアリングシャフト3は、コラムシャフト3a、インターミディエイトシャフト3b、及びピニオンシャフト3cを連結してなる。そして、このステアリングシャフト3の回転に伴うラック軸5の往復直線運動が、同ラック軸5の両端に連結されたタイロッド6を介して図示しないナックルに伝達されることにより、転舵輪7の舵角、即ち車両の進行方向が変更されるようになっている。
図1に示すように、本実施形態の電動パワーステアリング装置(EPS)1において、ステアリング2が固定されたステアリングシャフト3は、ラックアンドピニオン機構4を介してラック軸5と連結されている。そして、ステアリング操作に伴うステアリングシャフト3の回転は、ラックアンドピニオン機構4によりラック軸5の往復直線運動に変換される。尚、本実施形態のステアリングシャフト3は、コラムシャフト3a、インターミディエイトシャフト3b、及びピニオンシャフト3cを連結してなる。そして、このステアリングシャフト3の回転に伴うラック軸5の往復直線運動が、同ラック軸5の両端に連結されたタイロッド6を介して図示しないナックルに伝達されることにより、転舵輪7の舵角、即ち車両の進行方向が変更されるようになっている。
また、EPS1は、操舵系にステアリング操作を補助するためのアシスト力を付与する操舵力補助装置としてのEPSアクチュエータ10と、該EPSアクチュエータ10の作動を制御する制御手段としてのECU11とを備えている。
本実施形態のEPSアクチュエータ10は、駆動源であるモータ12が減速機構13を介してコラムシャフト3aと連結された所謂コラム型のEPSアクチュエータとして構成されている。そして、EPSアクチュエータ10は、そのモータトルクによりコラムシャフト3aを回転駆動することにより操舵系にアシスト力を付与する構成となっている。
一方、ECU11には、トルクセンサ14及び車速センサ15が接続されており、ECU11は、これらトルクセンサ14及び車速センサ15により検出される操舵トルクτ及び車速Vに基づいて、操舵系に付与すべきアシスト力(目標アシスト力)を演算する。尚、本実施形態のECU11は、その検出される操舵トルクτ(の絶対値)が大きいほど、また車速Vが低いほど、より大きなアシスト力を操舵系に付与すべく目標アシスト力を演算する。そして、この目標アシスト力に相当するモータトルクを発生させるべく、その駆動源であるモータ12に対する駆動電力の供給を通じてEPSアクチュエータ10の作動、即ち操舵系に付与するアシスト力を制御する構成となっている。
次に、本実施形態のEPSの電気的構成について説明する。
図2に示すように、ECU11は、複数のスイッチング素子(パワーMOSFET、以下、単にFETという。)を接続してなる駆動回路20と、モータ制御信号出力手段としてのマイコン21とを備えている。そして、これら駆動回路20及びマイコン21の間には、同マイコン21の出力するモータ制御信号に基づいて、駆動回路20を構成する各スイッチング素子(のゲート端子)にゲート駆動信号(ゲート駆動電圧Vg)を出力するプリドライバ22が設けられている。
図2に示すように、ECU11は、複数のスイッチング素子(パワーMOSFET、以下、単にFETという。)を接続してなる駆動回路20と、モータ制御信号出力手段としてのマイコン21とを備えている。そして、これら駆動回路20及びマイコン21の間には、同マイコン21の出力するモータ制御信号に基づいて、駆動回路20を構成する各スイッチング素子(のゲート端子)にゲート駆動信号(ゲート駆動電圧Vg)を出力するプリドライバ22が設けられている。
詳述すると、ECU11において、上記トルクセンサ14及び車速センサ15により検出される操舵トルクτ及び車速Vは、マイコン21に入力されるようになっている。そして、同マイコン21は、これら操舵トルクτ及び車速Vに基づいて、目標アシスト力を演算し、その目標アシスト力に相当するモータトルクを発生させるべくモータ12を制御するためのモータ制御信号を出力する。
また、マイコン21には、電流センサ23により検出されるモータ12の実電流値Iが入力される。尚、本実施形態では、モータ12には、三相(U,V,W)の駆動電力に基づき回転するブラシレスモータが採用されており、マイコン21は、上記実電流値Iとして各相の相電流値Iu,Iv,Iwを検出するとともに、モータレゾルバ24の出力に基づいてモータ12の回転角θを検出する。そして、マイコン21は、そのモータ12に発生させるべきモータトルクに対応する電流指令値に実電流値Iを追従させるべく、電流フィードバック制御を実行することにより上記モータ制御信号を生成する構成となっている。
さらに詳述すると、図3に示すように、本実施形態の駆動回路20は、直列に接続された一対のスイッチング素子を基本単位(スイッチングアーム)として、各相に対応する3つのスイッチングアーム30u,30v,30wを並列に接続してなる周知のPWMインバータとして構成されている。
具体的には、本実施形態の駆動回路20において、各スイッチングアーム30u,30v,30wは、FET30a,30d、FET30b,30e、及びFET30c,30fの各組のスイッチング素子対を、それぞれ直列に接続することにより形成されている。そして、そのFET30a,30d間、FET30b,30e間、FET30c,30f間の各接続点31u,31v,31wが、それぞれ、各相(U,V,W)のモータコイルに対応した出力部となっている。
即ち、マイコン21の出力するモータ制御信号は、駆動回路20を構成する各FET30a〜30fのスイッチング状態を規定するゲートオン/オフ信号となっており、プリドライバ22は、その入力されるモータ制御信号を増幅して出力することにより、対応する各FET30a〜30fのゲート端子にゲート駆動電圧Vgを印加する。そして、これにより駆動回路20を構成する各FET30a〜30fがオン/オフし、つまり第1端子としてのソース端子及び第2端子としてのドレイン端子間の通電が許容又は遮断され、各相のモータコイルに対する通電パターンが切り替わることによって、モータ12に三相(U,V,W)の駆動電力が供給されるようになっている。
また、図2及び図3に示すように、本実施形態では、駆動回路20を構成する各FET30a〜30fのゲート端子に対してゲート駆動電圧Vgを印加すべく当該駆動回路20及びプリドライバ22間に設けられた電圧印加経路Lgc(Lgc1〜Lgc6)には、基本抵抗回路33及び抵抗可変回路34が設けられている。
詳述すると、電圧印加経路Lgc上において、これら基本抵抗回路33及び抵抗可変回路34は、直列に設けられている。そして、基本抵抗回路33は、各FET30a〜30fのスイッチング動作(ターンオフ及びターンオフ)に応じた所定の抵抗値を有する一方、抵抗可変回路34は、各FET30a〜30fのゲート端子に印加されるゲート駆動電圧Vgに基づいて、その抵抗値が変化するように構成されている。
そして、本実施形態では、これにより、その駆動回路20を構成する各FET30a〜30fのターンオン時及びターンオフ時、当該各FET30a〜30fの動作遅延を最小限に抑えつつ、そのドレイン/ソース間の電流変化を穏やかにして、放射ノイズの発生により他の電子機器の動作に影響が及ぶ事態を回避する構成となっている。
具体的には、図3に示すように、本実施形態の基本抵抗回路33は、各FET30a〜30fのゲート端子に接続された各電圧印加経路Lgc1〜Lgc6上に、それぞれ第1抵抗R1及び第2抵抗R2を直列に配置するとともに、プリドライバ22側(同図中、右側)に配置された第2抵抗R2と並列にダイオードDを設けることにより形成される。また、本実施形態の抵抗可変回路34は、上記基本抵抗回路33を構成する第2抵抗R2よりもプリドライバ22側に第3抵抗R3を直列接続するとともに、当該第3抵抗R3と並列にスイッチSWを設けることにより形成される。そして、本実施形態では、上記基本抵抗回路33を構成するダイオードDのカソード端子は、その抵抗可変回路34を構成するスイッチSWが設けられた迂回経路Lbpに接続されている。
即ち、ゲート駆動電圧Vgに基づいて電圧印加経路Lgcに生ずるゲート電流は、スイッチSWのオフ作動により迂回経路Lbpが遮断されている場合には、第3抵抗R3が設けられた主経路Lprを流れ、スイッチSWのオン作動により迂回経路Lbpが導通している場合には、当該迂回経路Lbpを流れることになる。そして、本実施形態の抵抗可変回路34は、これにより、その抵抗値の変更が可能となっている。
さらに詳述すると、本実施形態では、上記抵抗可変回路34を構成するスイッチSWは、制御回路CLによって、その作動が制御されている。そして、同制御回路CLは、各電圧印加経路Lgc1〜Lgc6を介して各FET30a〜30fのゲート端子に印加されるゲート駆動電圧Vgに基づいて、当該各電圧印加経路Lgc1〜Lgc6に設けられた抵抗可変回路34のスイッチSWをオン/オフすることにより、その抵抗可変回路34の抵抗値を変更する構成となっている。
次に、本実施形態における抵抗可変回路の制御回路について、その構成及び動作を説明する。
図4に示すように、本実施形態の制御回路CLは、二個一組の抵抗R5,R6及び抵抗R7,R8をそれぞれ直列に接続してなる第1分圧回路41及び第2分圧回路42と、これら各分圧回路の出力電圧をそれぞれの参照電圧Vth1,Vth2とする第1比較器43及び第2比較器44とを備えている。また、制御回路CLにおいて、上記ゲート駆動電圧Vgは、これらの第1比較器43及び第2比較器44に入力されるようになっている。そして、第1比較器43及び第2比較器44は、その入力されるゲート駆動電圧Vgとそれぞれの参照電圧Vth1,Vth2との比較に基づいて、その各出力端子43a,44aの電圧レベルが変化するように構成されている。
図4に示すように、本実施形態の制御回路CLは、二個一組の抵抗R5,R6及び抵抗R7,R8をそれぞれ直列に接続してなる第1分圧回路41及び第2分圧回路42と、これら各分圧回路の出力電圧をそれぞれの参照電圧Vth1,Vth2とする第1比較器43及び第2比較器44とを備えている。また、制御回路CLにおいて、上記ゲート駆動電圧Vgは、これらの第1比較器43及び第2比較器44に入力されるようになっている。そして、第1比較器43及び第2比較器44は、その入力されるゲート駆動電圧Vgとそれぞれの参照電圧Vth1,Vth2との比較に基づいて、その各出力端子43a,44aの電圧レベルが変化するように構成されている。
詳述すると、図5に示すように、本実施形態では、第1比較器43の参照電圧Vth1よりも第2比較器44の参照電圧Vth2の方が高くなるように、第1分圧回路41及び第2分圧回路42が形成されている。また、本実施形態の第1比較器43は、入力されるゲート駆動電圧Vgが参照電圧Vth1以下である場合(Vg≦Vth1)には、その出力端子43aの内部接続を接地短絡(地絡)し、同ゲート駆動電圧Vgが参照電圧Vth1を超える場合(Vg>Vth1)には、その出力端子43aの内部接続を開放(オープン)するように構成されている。そして、第2比較器44は、入力されるゲート駆動電圧Vgが参照電圧Vth2以上である場合(Vg≧Vth2)には、その出力端子44aの内部側接続を接地短絡(地絡)し、同ゲート駆動電圧Vgが参照電圧Vth2に満たない場合(Vg<Vth2)には、その出力端子44aの内部側接続を開放(オープン)するように構成されている。
また、図4に示すように、第1比較器43の出力端子43aには、プルアップ抵抗R9が接続されるとともに、当該第1比較器43の出力端子43aは、第2比較器44の出力端子44aと接続されている。尚、これら第1比較器43及び第2比較器44の接続点P0と第1比較器43及びプルアップ抵抗R9との間には、抵抗R10が介在されている。そして、本実施形態の制御回路CLは、この第1比較器43及び第2比較器44の接続点P0の電圧を制御出力Vswとして、上記抵抗可変回路34を構成するスイッチSWの作動を制御する構成となっている。
即ち、図5の示すように、上記のように構成された本実施形態の制御回路CLでは、第1比較器43及び第2比較器44の双方において、その内部側接続が開放された場合、つまりゲート駆動電圧Vgが参照電圧Vth1と参照電圧Vth2との間の領域にある場合(Vth1<Vg<Vth2)にのみ、その制御出力Vswとなる上記接続点P0の電圧レベルが「Hi」となる。そして、本実施形態では、上記抵抗可変回路34側のスイッチSWは、このように制御回路CLの制御出力Vswが「Hi」である場合にオフ作動して迂回経路Lbpを遮断する構成となっている。
ここで、図6(a)に示すように、駆動回路20を構成する各FET30a〜30fのターンオン時、ゲート駆動電圧Vgは、時間とともに上昇し(t1以前)、一度、その変化が平坦化した後(t1〜t2)、再び時間とともに上昇する(t2〜t3)。そして、図6(b)に示すように、ターンオフ時もまた、ゲート駆動電圧Vgは、時間とともに低下し(t4以前)、一度、その変化が平坦化した後(t4〜t5)、再び時間とともに低下する(t5〜t6)。
周知のように、このようなゲート駆動電圧Vgの変化は、各FET30a〜30fに存在する内部抵抗及び静電容量(内部寄生コンデンサ)の影響によるものである。そして、ゲート駆動電圧Vgの変化が平坦化する領域は、そのドレイン/ソース間電流Idsの変化が顕著となる区間に略一致する。尚、同図中、「Vds」に示される波形は、ドレイン/ソース間電圧の推移を示している。
この点を踏まえ、本実施形態では、図6(a)(b)に示すように、このようなターンオン時及びターンオフ時、そのゲート駆動電圧Vgの変化が平坦化する領域の下限値及び上限値に対応して、上記第1比較器43の参照電圧Vth1及び第2比較器44の参照電圧Vth2が、それぞれ設定されている。そして、これにより、その電流変化が顕著となる区間においてのみ、電圧印加経路Lgcの合成抵抗を大とすることで、各FET30a〜30fの動作遅延を最小限に抑えつつ、そのドレイン/ソース間電流Idsの変化を穏やかにすることが可能となっている。
以上、本実施形態によれば、以下のような作用・効果を得ることができる。
(1)各FET30a〜30fのゲート端子に対する電圧印加経路Lgcには、抵抗可変回路34が設けられる。抵抗可変回路34は、第3抵抗R3が設けられた主経路LprとスイッチSWが設けられた迂回経路Lbpとを備えてなるとともに、そのスイッチSWは、制御回路CLにより作動が制御される。そして、制御回路CLは、各FET30a〜30fのゲート駆動電圧Vgに基づいて、当該ゲート駆動電圧Vgの変化が平坦化する領域にある場合に、迂回経路Lbpを遮断すべくスイッチSWを作動させる。
(1)各FET30a〜30fのゲート端子に対する電圧印加経路Lgcには、抵抗可変回路34が設けられる。抵抗可変回路34は、第3抵抗R3が設けられた主経路LprとスイッチSWが設けられた迂回経路Lbpとを備えてなるとともに、そのスイッチSWは、制御回路CLにより作動が制御される。そして、制御回路CLは、各FET30a〜30fのゲート駆動電圧Vgに基づいて、当該ゲート駆動電圧Vgの変化が平坦化する領域にある場合に、迂回経路Lbpを遮断すべくスイッチSWを作動させる。
即ち、ターンオン時及びターンオフ時ともに、ゲート駆動電圧Vgの変化が平坦化する領域は、そのドレイン/ソース間電流Idsの変化が顕著となる区間に略一致する。従って、上記構成によれば、構成簡素に抵抗可変回路34を形成することができるとともに、ターンオン時及びターンオフ時、ともに共通のロジックで、その電流変化が顕著となる区間においてのみ、抵抗可変回路34の抵抗値が大となるように制御することができる。その結果、より簡素な構成にて、ターンオン時及びターンオフ時の動作遅延を最小限に抑えつつ、そのドレイン/ソース間の電流変化を穏やかにすることができるようになる。また、電圧印加経路Lgcを流れる電流量は、ドレイン/ソース間を流れる電流量(ドレイン/ソース間Ids)よりも小さい。従って、上記のようにゲート駆動電圧Vgを抵抗可変制御の基礎とすることで、ドレイン/ソース間電圧Vdsを基礎とする場合よりも電圧センサを簡素化することができるとともに、併せて、その信頼性の向上を図ることができる。
(2)制御回路CLは、ゲート駆動電圧Vgの変化が平坦化する領域の下限値に対応した第1参照電圧としての参照電圧Vth1を有する第1比較器43と、同平坦化する領域の上限値に対応した第2参照電圧としての参照電圧Vth2を有する第2比較器44とを備える。第1比較器43は、入力されるゲート駆動電圧Vgが参照電圧Vth1以下である場合には、その出力端子43aの内部側接続を地絡し、同ゲート駆動電圧Vgが参照電圧Vth1を超える場合には、その出力端子43aの内部側接続を開放する。一方、第2比較器44は、入力されるゲート駆動電圧Vgが参照電圧Vth2以上である場合には、その出力端子44aの内部側接続を地絡し、同ゲート駆動電圧Vgが参照電圧Vth2に満たない場合には、その出力端子44aの内部側接続を開放する。また、第1比較器43の出力端子43aにはプルアップ抵抗R9が接続される。そして、制御回路CLは、第1比較器43の出力端子43aと第2比較器44の出力端子44aとを接続するとともに、その接続点P0の電圧レベルが制御出力Vswとなるように形成される。
上記構成によれば、第1比較器43及び第2比較器44の双方において、その内部側接続が開放された場合、つまりゲート駆動電圧Vgが参照電圧Vth1と参照電圧Vth2との間の領域にある場合(Vth1<Vg<Vth2)にのみ、その制御出力Vswが「Hi」となる。従って、この制御回路CLの制御出力Vswが「Hi」である場合にオフ作動して迂回経路Lbpを遮断するスイッチSWを上記抵抗可変回路34に用いることにより、簡素な構成にて、ターンオン時及びターンオフ時の動作遅延を最小限に抑えつつ、そのドレイン/ソース間の電流変化を穏やかにすることができるようになる。
なお、上記実施形態は以下のように変更してもよい。
・上記実施形態では、本発明をEPSアクチュエータ10の駆動源であるモータ12の作動を制御するモータ制御装置としてのECU11に具体化した。しかし、これに限らず、EPS以外の用途に適用してもよい。
・上記実施形態では、本発明をEPSアクチュエータ10の駆動源であるモータ12の作動を制御するモータ制御装置としてのECU11に具体化した。しかし、これに限らず、EPS以外の用途に適用してもよい。
・また、EPSの形式についても所謂コラム型に限らず、所謂ピニオン型やラックアシスト型であってもよい。
・更に、例えば、伝達比可変装置等、操舵系を駆動するモータを有するものであれば、EPS以外の車両用操舵装置に適用してもよい。
・更に、例えば、伝達比可変装置等、操舵系を駆動するモータを有するものであれば、EPS以外の車両用操舵装置に適用してもよい。
・上記各実施形態では、駆動回路20を構成する各スイッチング素子には、FET30a〜30f(パワーMOSFET)を用いることとした。しかし、これに限らず、ゲート端子の印加電圧に基づいて第1端子としてのソース端子及び第2端子としてのドレイン端子間の通電を許容し又は遮断する電圧駆動型素子であれば、例えば絶縁ゲート型バイポーラトランジスタ(IBGT)等、その他のもの用いる構成に適用してもよい。
・上記実施形態では、ECU11は、三相(U,V,W)の駆動電力の供給により回転するブラシレスモータを制御することとした。しかし、これに限らず、本発明は、ブラシ付の直流モータ用のモータ制御装置に適用してもよい。尚、この場合における駆動回路には、そのプリドライバの出力する駆動信号によりオン/オフする各スイッチング素子をHブリッジ状に接続した公知の構成、即ち二つのスイッチングアームを並列に接続した構成を採用するとよい。
・上記実施形態では、迂回経路Lbpに設けられたスイッチSWは、その機能がハードウェアにより実装された制御回路CLにより、その作動が制御されることとした。しかし、これに限らず、マイコン21等のような情報処理装置を制御回路として、ソフトウェアプログラムにより、迂回経路LbpのスイッチSWを制御する構成としてもよい。
・また、上記実施形態では、特に言及していなかったが、迂回経路LbpのスイッチSWについては、駆動回路20を構成する各FET30a〜30f(パワーMOSFET)よりもスイッチング速度の速いスイッチング素子であれば、MOSFETの他、バイポーラトランジスタ、或いはリレー等、その他のものを用いてもよい。
・更に、スイッチSWについては、上記実施形態のようなノーマリクローズ型(入力される制御出力Vswが「Lo」である場合に導通)に限らず、ノーマリオープン型としてもよい。即ち、ゲート駆動電圧Vgが参照電圧Vth1と参照電圧Vth2との間の領域(Vth1<Vg<Vth2)にある場合にのみ、その制御出力Vswが「Lo」となるように制御回路CLを形成する。そして、この制御出力Vswが「Lo」となった場合に、スイッチSWがオフ作動して迂回経路Lbpを遮断するようにしてもよい。
・上記実施形態では、主経路Lprに抵抗器として第3抵抗R3を設けることとした。しかし、これに限らず、抵抗器としてトランジスタを用いる構成であってもよい。
・上記実施形態では、第1比較器43の出力端子43aにプルアップ抵抗R9を接続することとしたが、第2比較器44の出力端子44aに接続する構成であってもよい。
・上記実施形態では、第1比較器43の出力端子43aにプルアップ抵抗R9を接続することとしたが、第2比較器44の出力端子44aに接続する構成であってもよい。
次に、以上の実施形態から把握することのできる技術的思想を効果とともに記載する。
(イ)前記印加電圧の変化が平坦化する領域の下限値に対応した第1参照電圧を有する第1比較器と、前記平坦化する領域の上限値に対応した第2参照電圧を有する第2比較器とを備え、第1比較器は、前記ゲート端子の印加電圧が前記第1参照電圧以下である場合には、その出力端子の内部側接続を地絡し、前記印加電圧が前記第1参照電圧を超える場合には、その出力端子の内部側接続を開放する一方、前記第2比較器は、前記ゲート端子の印加電圧が前記第2参照電圧以上である場合には、その出力端子の内部側接続を地絡し、前記印加電圧が前記第2参照電圧に満たない場合には、その出力端子の内部側接続を開放するとともに、前記第1比較器又は前記第2比較器の前記出力端子にはプルアップ抵抗が接続されるものであって、前記制御回路は、前記第1比較器の出力端子と前記第2比較器の出力端子とを接続してなること、を特徴とするモータ制御装置。
(イ)前記印加電圧の変化が平坦化する領域の下限値に対応した第1参照電圧を有する第1比較器と、前記平坦化する領域の上限値に対応した第2参照電圧を有する第2比較器とを備え、第1比較器は、前記ゲート端子の印加電圧が前記第1参照電圧以下である場合には、その出力端子の内部側接続を地絡し、前記印加電圧が前記第1参照電圧を超える場合には、その出力端子の内部側接続を開放する一方、前記第2比較器は、前記ゲート端子の印加電圧が前記第2参照電圧以上である場合には、その出力端子の内部側接続を地絡し、前記印加電圧が前記第2参照電圧に満たない場合には、その出力端子の内部側接続を開放するとともに、前記第1比較器又は前記第2比較器の前記出力端子にはプルアップ抵抗が接続されるものであって、前記制御回路は、前記第1比較器の出力端子と前記第2比較器の出力端子とを接続してなること、を特徴とするモータ制御装置。
上記構成によれば、第1比較器及び第2比較器の双方において、その内部側接続が開放された場合、つまりゲート端子の印加電圧が第1参照電圧と第2参照電圧との間の領域にある場合にのみ、その制御出力が「Hi」となる。従って、この制御回路の制御出力が「Hi」である場合にオフ作動して迂回経路を遮断するスイッチを抵抗可変回路に用いることにより、簡素な構成にて、ターンオン時及びターンオフ時の動作遅延を最小限に抑えつつ、そのドレイン/ソース間の電流変化を穏やかにすることができるようになる。
(ロ)前記制御回路は、出力電圧の異なる第1分圧回路及び第2分圧回路を備えること、を特徴とするモータ制御装置。これにより、第1参照電圧及び第2参照電圧を容易に設定することができる。
(ハ)請求項1又は請求項2、若しくは上記(イ)又は(ロ)の何れか一項に記載のモータ制御装置に制御されるモータにより操舵系を駆動する車両用操舵装置。これにより、構成簡素且つ信頼性の高い車両用操舵装置を提供することができる。
1…電動パワーステアリング装置(EPS)、10…EPSアクチュエータ、11…ECU、12…モータ、20…駆動回路、21…マイコン、22…プリドライバ、23…電流センサ、30a〜30f…FET、30u,30v,30w…スイッチングアーム、33…基本抵抗回路、R1,R2…抵抗、34…抵抗可変回路、R3…抵抗、SW…スイッチ、CL…制御回路、41…第1分圧回路、42…第2分圧回路、43…第1比較器、43a…出力端子、44…第2比較器、44a…出力端子、R9…プルアップ抵抗、P0…接続点、Vsw…制御出力、Vth1…第1参照電圧、Vth2…第2参照電圧、Vg…ゲート駆動電圧、Ids…ドレイン/ソース間電流、Lgc(Lgc1〜Lgc6)…電圧印加経路、Lpr…主経路、Lbp…迂回経路。
Claims (2)
- 複数のスイッチング素子を接続してなる駆動回路と、モータ制御信号を出力するモータ制御信号出力手段とを備えるとともに、前記各スイッチング素子は、ゲート端子の印加電圧に基づいて第1端子及び第2端子間の通電を許容し又は遮断する電圧駆動型素子であって、前記ゲート端子に対する電圧印加経路に設けられた抵抗可変回路と、前記抵抗可変回路の抵抗値を制御する制御回路とを備え、前記制御回路は、前記通電を許容するターンオン動作時及び該通電を遮断するターンオフ動作時、第1端子及び第2端子間の電流変化が顕著となる区間では、前記抵抗値を大とするモータ制御装置において、
前記抵抗可変回路は、抵抗器が設けられた主経路とスイッチが設けられた迂回経路とを並列に接続してなり、
前記制御回路は、前記スイッチを作動させて前記迂回経路を導通又は遮断することにより前記抵抗値を制御するとともに、前記ゲート端子の印加電圧に基づいて、該印加電圧の変化が平坦化する領域にある場合に、前記迂回経路を遮断すべく前記スイッチを作動させること、を特徴とするモータ制御装置。 - 請求項1に記載のモータ制御装置を備えた電動パワーステアリング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121845A JP2011250603A (ja) | 2010-05-27 | 2010-05-27 | モータ制御装置及び電動パワーステアリング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121845A JP2011250603A (ja) | 2010-05-27 | 2010-05-27 | モータ制御装置及び電動パワーステアリング装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011250603A true JP2011250603A (ja) | 2011-12-08 |
Family
ID=45415155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010121845A Pending JP2011250603A (ja) | 2010-05-27 | 2010-05-27 | モータ制御装置及び電動パワーステアリング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011250603A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014155244A (ja) * | 2013-02-05 | 2014-08-25 | Denso Corp | 回転電機制御装置、および、これを用いた電動パワーステアリング装置 |
WO2018198888A1 (ja) * | 2017-04-27 | 2018-11-01 | 株式会社デンソー | 電力変換装置、および、これを用いた電動パワーステアリング装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001169407A (ja) * | 1999-12-07 | 2001-06-22 | Honda Motor Co Ltd | 電気自動車の制御装置 |
JP2003037993A (ja) * | 2001-07-25 | 2003-02-07 | Nikon Corp | アクチュエータ駆動回路、ステージ装置、及び露光装置 |
JP2005217774A (ja) * | 2004-01-29 | 2005-08-11 | Fujitsu Ten Ltd | スイッチング回路 |
WO2008155917A1 (ja) * | 2007-06-19 | 2008-12-24 | Panasonic Corporation | スイッチング素子駆動回路 |
JP2009011049A (ja) * | 2007-06-27 | 2009-01-15 | Mitsubishi Electric Corp | ゲート駆動装置 |
-
2010
- 2010-05-27 JP JP2010121845A patent/JP2011250603A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001169407A (ja) * | 1999-12-07 | 2001-06-22 | Honda Motor Co Ltd | 電気自動車の制御装置 |
JP2003037993A (ja) * | 2001-07-25 | 2003-02-07 | Nikon Corp | アクチュエータ駆動回路、ステージ装置、及び露光装置 |
JP2005217774A (ja) * | 2004-01-29 | 2005-08-11 | Fujitsu Ten Ltd | スイッチング回路 |
WO2008155917A1 (ja) * | 2007-06-19 | 2008-12-24 | Panasonic Corporation | スイッチング素子駆動回路 |
JP2009011049A (ja) * | 2007-06-27 | 2009-01-15 | Mitsubishi Electric Corp | ゲート駆動装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014155244A (ja) * | 2013-02-05 | 2014-08-25 | Denso Corp | 回転電機制御装置、および、これを用いた電動パワーステアリング装置 |
WO2018198888A1 (ja) * | 2017-04-27 | 2018-11-01 | 株式会社デンソー | 電力変換装置、および、これを用いた電動パワーステアリング装置 |
US11271494B2 (en) | 2017-04-27 | 2022-03-08 | Denso Corporation | Power converter and electric power steering system using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5012879B2 (ja) | モータ制御装置、電動パワーステアリング装置及び車両用操舵装置 | |
WO2017150641A1 (ja) | 電力変換装置、モータ駆動ユニットおよび電動パワーステアリング装置 | |
JP5435310B2 (ja) | 回転電機制御装置、および、これを用いた操舵制御システム | |
US9438148B2 (en) | Motor drive device | |
US20200059189A1 (en) | Power conversion device, motor drive unit, and electric power steering device | |
JP2007306710A (ja) | 電動パワーステアリング装置 | |
US11223304B2 (en) | Motor control system and method for selectively shorting motor windings | |
JP2016208585A (ja) | モータ制御装置および電動パワーステアリング装置 | |
WO2015016034A1 (ja) | 電動モータの駆動装置及び駆動方法 | |
JP2020048328A (ja) | インバータ制御方法 | |
US11329588B2 (en) | Power conversion device, motor module, and electric power steering device | |
US20140229066A1 (en) | Electronic control device for electric power steering apparatus | |
US11095233B2 (en) | Electric power conversion apparatus, motor drive unit and electric motion power steering apparatus | |
US20180241302A1 (en) | Inverter circuit, motor controller, and power steering system | |
JP2008278584A (ja) | モータ制御装置、及びモータ制御方法 | |
JP6445900B2 (ja) | 電動パワーステアリング装置 | |
JP6822205B2 (ja) | 制御装置およびこれを用いた電動パワーステアリング装置 | |
JP2011250603A (ja) | モータ制御装置及び電動パワーステアリング装置 | |
JP2013141945A (ja) | 電動パワーステアリング装置 | |
JP5574155B2 (ja) | モータ制御装置 | |
JPWO2020170564A1 (ja) | モータアクチュエータ | |
JP6131874B2 (ja) | インバータ回路の故障検出方法、駆動装置及びモータ駆動システム | |
JP2014121129A (ja) | 駆動制御装置及び該駆動制御装置を適用した電動パワーステアリング装置 | |
CN212751782U (zh) | 应用于助力转向电机的断相保护装置 | |
JP7347341B2 (ja) | 回転機制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140701 |