WO2018176567A1 - 一种阵列基板的制作方法 - Google Patents

一种阵列基板的制作方法 Download PDF

Info

Publication number
WO2018176567A1
WO2018176567A1 PCT/CN2017/082814 CN2017082814W WO2018176567A1 WO 2018176567 A1 WO2018176567 A1 WO 2018176567A1 CN 2017082814 W CN2017082814 W CN 2017082814W WO 2018176567 A1 WO2018176567 A1 WO 2018176567A1
Authority
WO
WIPO (PCT)
Prior art keywords
scan line
layer
forming
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/082814
Other languages
English (en)
French (fr)
Inventor
周志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to US15/571,346 priority Critical patent/US10355031B2/en
Publication of WO2018176567A1 publication Critical patent/WO2018176567A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Definitions

  • the present invention relates to the field of liquid crystal panels, and in particular, to a method for fabricating an array substrate.
  • the arrangement of liquid crystals is controlled by an array substrate to realize display of different gray scale lights.
  • the array substrate is an important part in the liquid crystal panel, and its production is also an important process in the manufacturing process of the liquid crystal panel.
  • the invention provides a method for fabricating an array substrate, comprising:
  • a source and a data line in the buffer layer while forming a first gate, a second gate, a first scan line, and a second scan line on the buffer layer, wherein the data line and the a source connection, the first gate is electrically connected to the second gate and surrounds the source, and the second scan line is connected to the first gate and the second gate;
  • first pixel electrode Forming a first pixel electrode on the semiconductor layer while forming a second pixel electrode on the conductor layer, wherein the first pixel electrode passes the conductor layer such that the first scan line and the second Scan line connection;
  • the step of forming a source and a data line in the buffer layer while forming a first gate, a second gate, a first scan line, and a second scan line on the buffer layer including:
  • the step of forming a semiconductor layer on the source, the first scan line, and the second scan line includes:
  • the semiconductor layer is formed on the source, the first scan line, and the second scan line.
  • the step of forming a photoresist layer on the insulating layer such that the source, the first scan line, and the second scan line are exposed to the outside include:
  • the source, the first scan line, and the second scan line are exposed to the outside by a yellow light process and an etching process.
  • the step of forming the semiconductor layer on the source, the first scan line, and the second scan line includes:
  • the semiconductor layer on the photoresist layer is removed by a lift-off process.
  • the step of conducting the conductor layer on the first scan line and the second scan line to form a conductor layer comprises:
  • the semiconductor layer on the first scanning line and the second scanning line may be electrically conductive using argon gas, nitrogen gas, and ammonia gas.
  • the step of forming a first pixel electrode on the semiconductor layer while forming a second pixel electrode on the conductor layer comprises:
  • a pixel electrode layer is formed on the photoresist layer to cover the semiconductor layer of the conductor layer and a region between the first scan line and the second scan line.
  • the photoresist layer and the pixel electrode layer on the photoresist layer are removed by a lift-off process.
  • the material of the semiconductor layer is indium gallium zinc oxide.
  • the buffer layer is a silicon nitride layer, a silicon oxide layer or an aluminum oxide layer.
  • the invention also provides a method for fabricating an array substrate, comprising:
  • a source and a data line in the buffer layer while forming a first gate, a second gate, a first scan line, and a second scan line on the buffer layer, wherein the data line and the a source connection, the first gate is electrically connected to the second gate and surrounds the source, and the second scan line is connected to the first gate and the second gate;
  • first pixel electrode Forming a first pixel electrode on the semiconductor layer while forming a second pixel electrode on the conductor layer, wherein the first pixel electrode passes the conductor layer such that the first scan line and the second Scan line connection.
  • the source and the data line are formed in the buffer layer, and the first gate, the second gate, the first scan line, and the first layer are formed on the buffer layer.
  • the steps of the second scan line include:
  • the photoresist layer and the metal layer on the photoresist layer are removed by a lift-off process.
  • the step of forming a semiconductor layer on the source, the first scan line, and the second scan line includes:
  • the semiconductor layer is formed on the source, the first scan line, and the second scan line.
  • the step of forming a photoresist layer on the insulating layer such that the source, the first scan line, and the second scan line are exposed to the outside include:
  • the source, the first scan line, and the second scan line are exposed to the outside by a yellow light process and an etching process.
  • the step of forming the semiconductor layer on the source, the first scan line, and the second scan line includes:
  • the semiconductor layer on the photoresist layer is removed by a lift-off process.
  • the step of conducting the conductor layer on the first scan line and the second scan line to form a conductor layer comprises:
  • the semiconductor layer on the first scanning line and the second scanning line may be electrically conductive using argon gas, nitrogen gas, and ammonia gas.
  • the step of forming a first pixel electrode on the semiconductor layer while forming a second pixel electrode on the conductor layer comprises:
  • a pixel electrode layer is formed on the photoresist layer to cover the semiconductor layer of the conductor layer and a region between the first scan line and the second scan line.
  • the photoresist layer and the pixel electrode layer on the photoresist layer are removed by a lift-off process.
  • the material of the semiconductor layer is indium gallium zinc oxide.
  • the buffer layer is a silicon nitride layer, a silicon oxide layer or an aluminum oxide layer.
  • the method for fabricating an array substrate of the present invention comprises: a substrate; forming a buffer layer on the substrate; forming a source and a data line in the buffer layer, and forming a first gate, a second gate, and a first scan line on the buffer layer And a second scan line; forming a semiconductor layer on the source, the first scan line, and the second scan line; conducting the semiconductor layer on the first scan line and the second scan line to form a conductor layer; A first pixel electrode is formed on the layer while a second pixel electrode is formed on the conductor layer.
  • the process steps are relatively simple, the production efficiency is improved, and the production cost is reduced.
  • FIG. 1 is a schematic flow chart of a method for fabricating an array substrate according to a preferred embodiment of the present invention
  • 2A-2D are schematic diagrams showing the steps of forming a source, a data line, a first gate, a second gate, a first scan line, and a second scan line in the method of fabricating the array substrate shown in FIG. 1;
  • 3A-3E are schematic structural views of a step of forming a semiconductor layer on a source, a first scan line, and a second scan line in the method of fabricating the array substrate shown in FIG. 1;
  • 4A-4C are diagrams showing formation of a semiconductor layer pair on the first scan line and the second scan line on the source, the first scan line, and the second scan line in the method of fabricating the array substrate of FIG. a structural diagram corresponding to the step of conducting a conductor layer to form a conductor layer;
  • 5A-5C are schematic diagrams showing the steps of forming a first pixel electrode on the semiconductor layer and forming a second pixel electrode on the conductor layer in the method of fabricating the array substrate of FIG.
  • FIG. 1 is a schematic flow chart of a method for fabricating an array substrate according to a preferred embodiment of the present invention. As shown in FIG. 1, the method for fabricating the array substrate of the preferred embodiment includes:
  • Step S101 forming a buffer layer on the substrate
  • Step S102 forming a source and a data line in the buffer layer, and forming a first gate, a second gate, a first scan line, and a second scan line on the buffer layer, wherein the data line is connected to the source, a gate is electrically connected to the second gate and surrounds the source, and the second scan line is connected to the first gate and the second gate;
  • Step S103 forming a semiconductor layer on the source, the first scan line, and the second scan line;
  • Step S104 conducting a conductor layer on the first scan line and the second scan line to form a conductor layer
  • Step S105 forming a first pixel electrode on the semiconductor layer while forming a second pixel electrode on the conductor layer, wherein the first pixel electrode connects the first scan line and the second scan line through the conductor layer.
  • FIG. 2A-2D is a source, a data line, a first gate, a second gate, and a first scan in the method for fabricating the array substrate shown in FIG.
  • a buffer layer 12 and a photoresist layer 13 are sequentially formed on a substrate 11. Subsequently, as shown in FIG.
  • a first gate region 133 and a second gate region are formed by a yellow light process and an etching process. 134, a first scan line region 131, a second scan line region 132, a source region 122, and a data line region 121; then, as shown in FIG. 2C, a metal layer 14 is formed on the photoresist layer 13 to cover the first gate a polar region 133, a second gate region 134, a first scan line region 132, a second scan line region 131, a source region 122, and a data line region 121; finally, as shown in FIG. 2D, the photoresist is removed by a lift-off process Layer 13 and metal layer 14 on photoresist layer 13.
  • the data line 105 is connected to the source 106
  • the first gate 103 is electrically connected to the second gate 104 and surrounds the source 106
  • the second scan line 102 is connected to the first gate 103 and the second gate 104.
  • FIGS. 3A-3E are steps corresponding to the steps of forming a semiconductor layer on the source, the first scan line, and the second scan line in the method for fabricating the array substrate shown in FIG. Schematic diagram of the structure.
  • an insulating layer 15 is formed on the buffer layer 12 to cover the source 106, the data line 105, the first gate 103, the second gate 104, and the first scan. Line 101 and second scan line 102.
  • a photoresist layer 16 is formed on the insulating layer 15 such that the source 106, the first scan line 101, and the second scan line 102 are exposed to the outside; specifically, as shown in FIG. 3B, light is formed on the insulating layer 15.
  • the resist layer 16 subsequently, as shown in FIG. 3C, the source 106, the first scan line 101, and the second scan line 102 are exposed to the outside by a yellow light process and an etching process.
  • a semiconductor layer 17 is formed on the source 106, the first scan line 101, and the second scan line 102. Specifically, as shown in FIG. 3D, a semiconductor layer 17 is formed on the photoresist layer 16 to cover the first scan line 101, the second scan line 102, and the source 106; subsequently, as shown in FIG. 3E, removed by a lift-off process The semiconductor layer 17 on the photoresist layer 16.
  • FIG. 4A-4C is a method for fabricating the array substrate shown in FIG. 1 in which a semiconductor layer is formed on the source, the first scan line, and the second scan line.
  • the photoresist layer 18 is formed by a yellow light process so that the semiconductor layers on the first scan line 101 and the second scan line 102 are exposed to the outside; then, as shown in FIG. 4B, the pair is located first.
  • the semiconductor layers on the scan lines 101 and the second scan lines 102 are electrically conductive to form a conductor layer 21, and the preferred embodiment uses argon, nitrogen, and ammonia gas pairs on the first scan line 101 and the second scan.
  • the semiconductor layer on line 102 is conductorized; finally, as shown in FIG. 4C, photoresist layer 18 is removed.
  • FIG. 5A-5C is a method for fabricating the array substrate shown in FIG. 1 to form a first pixel electrode on the semiconductor layer, and simultaneously forming on the conductor layer.
  • the photoresist layer 19 is formed by a yellow light process such that the conductor layer 21, the semiconductor layer 17, and the region between the first scan line 101 and the second scan line 102 are exposed to the outside; subsequently, As shown in FIG.
  • a pixel electrode layer 20 is formed on the photoresist layer 19 to cover the conductor layer 21, the semiconductor layer 17, and a region between the first scan line 101 and the second scan line 102.
  • the photoresist layer 19 and the pixel electrode layer 20 on the photoresist layer 19 are removed by a lift-off process.
  • the material of the semiconductor layer 17 is indium gallium zinc oxide; the buffer layer 12 is a silicon nitride layer, a silicon oxide layer or an aluminum oxide layer.
  • the method for fabricating an array substrate of the present invention comprises: a substrate; forming a buffer layer on the substrate; forming a source and a data line in the buffer layer, and forming a first gate, a second gate, and a first scan line on the buffer layer And a second scan line; forming a semiconductor layer on the source, the first scan line, and the second scan line; conducting the semiconductor layer on the first scan line and the second scan line to form a conductor layer; A first pixel electrode is formed on the layer while a second pixel electrode is formed on the conductor layer.
  • the process steps are relatively simple, the production efficiency is improved, and the production cost is reduced.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板的制作方法，包括：在基板（11）上形成缓冲层（12）；在缓冲层（12）内形成源极（106）和数据线（105），同时在缓冲层（12）上形成第一栅极（103）、第二栅极（104）、第一扫描线（101）以及第二扫描线（102）；形成半导体层（17）；对位于第一扫描线（101）以及第二扫描线（102）上的半导体层（17）进行导体化，以形成导体层（21）；在半导体层（17）上形成第一像素电极，同时在导体层（21）上形成第二像素电极。

Description

一种阵列基板的制作方法 技术领域
本发明涉及液晶面板技术领域，尤其涉及一种阵列基板的制作方法。
 背景技术
在液晶面板工业中，通过阵列基板来控制液晶的排列，从而实现不同灰度光线的显示，阵列基板为液晶面板中的重要部分，其生产也属于液晶面板制造过程中的重要工艺。
现有的采用环形栅极结构的阵列基板，由于其优越的性能，越来越受到人们的重视。然而该环形栅极结构的阵列基板运用于量产时，其工艺步骤较步骤，成本较高。
故，有必要提供一种阵列基板的制作方法，以解决现有技术所存在的问题。
 技术问题
本发明的目的在于提供一种阵列基板的制作方法，以解决现有技术中阵列基板的工艺步骤复杂，成本较高的问题。
 技术解决方案
本发明提供一种阵列基板的制作方法，包括：
基板；
在所述基板上形成缓冲层；
在所述缓冲层内形成源极和数据线，同时在所述缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线，其中，所述数据线与所述源极连接，所述第一栅极与所述第二栅极电性连接且环绕所述源极，所述第二扫描线与所述第一栅极以及所述第二栅极连接；
在所述源极、所述第一扫描线以及所述第二扫描线上形成半导体层；
对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化，以形成导体层；
在所述半导体层上形成第一像素电极，同时在所述导体层上形成第二像素电极，其中，所述第一像素电极通过所述导体层使得所述第一扫描线以及所述第二扫描线连接；
所述在所述缓冲层内形成源极和数据线，同时在所述缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线的步骤，包括：
在所述缓冲层上形成一光阻层；
通过黄光工艺和蚀刻工艺，形成第一栅极区域、第二栅极区域、第一扫描线区域、第二扫描线区域、源极区域以及数据线区域；
在所述光阻层上形成金属层，以覆盖所述第一栅极区域、所述第二栅极区域、所述第一扫描线区域、所述第二扫描线区域、所述源极区域以及所述数据线区域；
通过剥离工艺，去除所述光阻层以及位于所述光阻层上的所述金属层；
所述在所述源极、所述第一扫描线以及所述第二扫描线上形成半导体层的步骤，包括：
在所述缓冲层上形成一绝缘层，以覆盖所述源极、所述数据线、所述第一栅极、所述第二栅极、所述第一扫描线以及所述第二扫描线；
在所述绝缘层上形成光阻层，以使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面；
在所述源极、所述第一扫描线以及所述第二扫描线上形成所述半导体层。
在本发明的阵列基板的制作方法中，所述在所述绝缘层上形成光阻层，以使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面的步骤，包括：
在所述绝缘层上形成所述光阻层；
通过黄光工艺与蚀刻工艺，使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面。
在本发明的阵列基板的制作方法中，所述在所述源极、所述第一扫描线以及所述第二扫描线上形成所述半导体层的步骤，包括：
在所述光阻层上形成所述半导体层，以覆盖所述第一扫描线、所述第二扫描线以及所述源极；
通过剥离工艺去除所述光阻层上的所述半导体层。
在本发明的阵列基板的制作方法中，所述对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化，以形成导体层的步骤，包括：
通过黄光工艺，形成光阻层，以使得位于所述第一扫描线以及所述第二扫描线上的所述半导体层裸露在外面；
对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化。
在本发明的阵列基板的制作方法中，可使用氩气、氮气以及氨气对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化。
在本发明的阵列基板的制作方法中，所述在所述半导体层上形成第一像素电极，同时在所述导体层上形成第二像素电极的步骤，包括：
通过黄光工艺，形成光阻层，以使得所述导体层、所述半导体层以及位于所述第一扫描线与所述第二扫描线之间的区域裸露在外面；
在所述光阻层上形成像素电极层，以覆盖所述导体层所述半导体层以及位于所述第一扫描线与所述第二扫描线之间的区域。
通过剥离工艺去除所述光阻层以及位于所述光阻层上的所述像素电极层。
在本发明的阵列基板的制作方法中，所述半导体层的材料为铟镓锌氧化物。
在本发明的阵列基板的制作方法中，所述缓冲层为氮化硅层、氧化硅层或氧化铝层。
本发明还提供一种阵列基板的制作方法，包括：
基板；
在所述基板上形成缓冲层；
在所述缓冲层内形成源极和数据线，同时在所述缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线，其中，所述数据线与所述源极连接，所述第一栅极与所述第二栅极电性连接且环绕所述源极，所述第二扫描线线与所述第一栅极以及所述第二栅极连接；
在所述源极、所述第一扫描线以及所述第二扫描线上形成半导体层；
对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化，以形成导体层；
在所述半导体层上形成第一像素电极，同时在所述导体层上形成第二像素电极，其中，所述第一像素电极通过所述导体层使得所述第一扫描线以及所述第二扫描线连接。
在本发明的阵列基板的制作方法中，所述在所述缓冲层内形成源极和数据线，同时在所述缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线的步骤，包括：
在所述缓冲层上形成一光阻层；
通过黄光工艺和蚀刻工艺，形成第一栅极区域、第二栅极区域、第一扫描线区域、第二扫描线区域、源极区域以及数据线区域；
在所述光阻层上形成金属层，以覆盖所述第一栅极区域、所述第二栅极区域、所述第一扫描线区域、所述第二扫描线区域、所述源极区域以及所述数据线区域；
通过剥离工艺，去除所述光阻层以及位于所述光阻层上的所述金属层。
在本发明的阵列基板的制作方法中，所述在所述源极、所述第一扫描线以及所述第二扫描线上形成半导体层的步骤，包括：
在所述缓冲层上形成一绝缘层，以覆盖所述源极、所述数据线、所述第一栅极、所述第二栅极、所述第一扫描线以及所述第二扫描线；
在所述绝缘层上形成光阻层，以使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面；
在所述源极、所述第一扫描线以及所述第二扫描线上形成所述半导体层。
在本发明的阵列基板的制作方法中，所述在所述绝缘层上形成光阻层，以使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面的步骤，包括：
在所述绝缘层上形成所述光阻层；
通过黄光工艺与蚀刻工艺，使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面。
在本发明的阵列基板的制作方法中，所述在所述源极、所述第一扫描线以及所述第二扫描线上形成所述半导体层的步骤，包括：
在所述光阻层上形成所述半导体层，以覆盖所述第一扫描线、所述第二扫描线以及所述源极；
通过剥离工艺去除所述光阻层上的所述半导体层。
在本发明的阵列基板的制作方法中，所述对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化，以形成导体层的步骤，包括：
通过黄光工艺，形成光阻层，以使得位于所述第一扫描线以及所述第二扫描线上的所述半导体层裸露在外面；
对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化。
在本发明的阵列基板的制作方法中，可使用氩气、氮气以及氨气对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化。
在本发明的阵列基板的制作方法中，所述在所述半导体层上形成第一像素电极，同时在所述导体层上形成第二像素电极的步骤，包括：
通过黄光工艺，形成光阻层，以使得所述导体层、所述半导体层以及位于所述第一扫描线与所述第二扫描线之间的区域裸露在外面；
在所述光阻层上形成像素电极层，以覆盖所述导体层所述半导体层以及位于所述第一扫描线与所述第二扫描线之间的区域。
通过剥离工艺去除所述光阻层以及位于所述光阻层上的所述像素电极层。
在本发明的阵列基板的制作方法中，所述半导体层的材料为铟镓锌氧化物。
在本发明的阵列基板的制作方法中，所述缓冲层为氮化硅层、氧化硅层或氧化铝层。
 有益效果
本发明的阵列基板的制作方法包括：基板；在基板上形成缓冲层；在缓冲层内形成源极和数据线，同时在缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线；在源极、第一扫描线以及第二扫描线上形成半导体层；对位于第一扫描线以及第二扫描线上的半导体层进行导体化，以形成导体层；在半导体层上形成第一像素电极，同时在导体层上形成第二像素电极。本发明中阵列基板的制作方法，其工艺步骤较简单，提高了生产效率，减小了生产成本。
 附图说明
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明优选实施例提供的阵列基板的制作方法的流程示意图；
图2A-2D为图1所示阵列基板的制作方法中形成源极、数据线、第一栅极、第二栅极、第一扫描线以及第二扫描线的步骤对应的结构示意图；
图3A-3E为图1所示阵列基板的制作方法中在源极、第一扫描线以及第二扫描线上形成半导体层的步骤对应的结构示意图；
图4A-4C为图1所示阵列基板的制作方法中在源极、第一扫描线以及第二扫描线上形成半导体层对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化，以形成导体层的步骤对应的结构示意图；
图5A-5C为图1所示阵列基板的制作方法中在所述半导体层上形成第一像素电极，同时在所述导体层上形成第二像素电极的步骤对应的结构示意图。
 本发明的最佳实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1，图1为本发明优选实施例提供的阵列基板的制作方法的流程示意图。如图1所示，本优选实施例的阵列基板的制作方法，包括：
步骤S101，在基板上形成缓冲层；
步骤S102，在缓冲层内形成源极和数据线，同时在缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线，其中，数据线与源极连接，第一栅极与第二栅极电性连接且环绕源极，第二扫描线与第一栅极以及第二栅极连接；
步骤S103，在源极、第一扫描线以及第二扫描线上形成半导体层；
步骤S104，对位于第一扫描线以及第二扫描线上的半导体层进行导体化，以形成导体层；
步骤S105，在半导体层上形成第一像素电极，同时在导体层上形成第二像素电极，其中，第一像素电极通过导体层使得第一扫描线以及第二扫描线连接。
具体的，在步骤S102中，请参阅图2A-2D，图2A-2D为图1所示阵列基板的制作方法中形成源极、数据线、第一栅极、第二栅极、第一扫描线以及第二扫描线的步骤对应的结构示意图；图2D中的上图为阵列基板的俯视图，下图为阵列基板A-A方向的剖视图。如图2A所示，在一基板11上依次形成缓冲层12和光阻层13；随后，如图2B所示，通过黄光工艺和蚀刻工艺，形成第一栅极区域133、第二栅极区域134、第一扫描线区域131、第二扫描线区域132、源极区域122以及数据线区域121；接着，如图2C所示，在光阻层13上形成金属层14，以覆盖第一栅极区域133、第二栅极区域134、第一扫描线区域132、第二扫描线区域131、源极区域122以及数据线区域121；最后，如图2D所示，通过剥离工艺，去除光阻层13以及位于光阻层13上的金属层14。特别的，数据线105与源极连接106，第一栅极103与第二栅极104电性连接且环绕源极106，第二扫描线102与第一栅极103以及第二栅极104连接。
具体的，在步骤S103中，请参阅图3A-3E，图3A-3E为图1所示阵列基板的制作方法中在源极、第一扫描线以及第二扫描线上形成半导体层的步骤对应的结构示意图。如图3A所示，首先，如图3A所示，在缓冲层12上形成一绝缘层15，以覆盖源极106、数据线105、第一栅极103、第二栅极104、第一扫描线101以及第二扫描线102。
接着，在绝缘层15上形成光阻层16，以使得源极106、第一扫描线101以及第二扫描线102裸露在外面；具体的，如图3B所示，在绝缘层15上形成光阻层16；随后，如图3C所示，通过黄光工艺与蚀刻工艺，使得源极106、第一扫描线101以及第二扫描线102裸露在外面。
最后，在源极106、第一扫描线101以及第二扫描线102上形成半导体层17。具体的，如图3D所示，在光阻层16上形成半导体层17，以覆盖第一扫描线101、第二扫描线102以及源极106；随后，如图3E所示，通过剥离工艺去除光阻层16上的半导体层17。
具体的，在步骤S104中，请参阅图4A-4C，图4A-4C为图1所示阵列基板的制作方法中在源极、第一扫描线以及第二扫描线上形成半导体层对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化，以形成导体层的步骤对应的结构示意图。如图4A所示，通过黄光工艺，形成光阻层18，以使得位于第一扫描线101以及第二扫描线102上的半导体层裸露在外面；随后如图4B所示，对位于第一扫描线101以及第二扫描线102上的半导体层进行导体化，以形成导体层21，本优选实施例使用氩气、氮气以及氨气对位于所述第一扫描线101以及所述第二扫描线102上的半导体层进行导体化；最后，如图4C所示，去除光阻层18。
具体的，在步骤S105中，请参阅图5A-5C，图5A-5C为图1所示阵列基板的制作方法中在所述半导体层上形成第一像素电极，同时在所述导体层上形成第二像素电极的步骤对应的结构示意图。如图5A所示，通过黄光工艺，形成光阻层19，以使得导体层21、半导体层17以及所述第一扫描线101与第二扫描线102之间的区域裸露在外面；随后，如图5B所示，在光阻层19上形成像素电极层20，以覆盖所述导体层21、半导体层17以及位于第一扫描线101与第二扫描线102之间的区域。最后，如图5C所示，通过剥离工艺去除光阻层19以及位于光阻层19上的像素电极层20。
优选的，该半导体层17的材料为铟镓锌氧化物；该缓冲层12为氮化硅层、氧化硅层或氧化铝层。
本发明的阵列基板的制作方法包括：基板；在基板上形成缓冲层；在缓冲层内形成源极和数据线，同时在缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线；在源极、第一扫描线以及第二扫描线上形成半导体层；对位于第一扫描线以及第二扫描线上的半导体层进行导体化，以形成导体层；在半导体层上形成第一像素电极，同时在导体层上形成第二像素电极。本发明中阵列基板的制作方法，其工艺步骤较简单，提高了生产效率，减小了生产成本。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (18)

  1. 一种阵列基板的制作方法，其包括：
    基板；
    在所述基板上形成缓冲层；
    在所述缓冲层内形成源极和数据线，同时在所述缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线，其中，所述数据线与所述源极连接，所述第一栅极与所述第二栅极电性连接且环绕所述源极，所述第二扫描线与所述第一栅极以及所述第二栅极连接；
    在所述源极、所述第一扫描线以及所述第二扫描线上形成半导体层；
    对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化，以形成导体层；
    在所述半导体层上形成第一像素电极，同时在所述导体层上形成第二像素电极，其中，所述第一像素电极通过所述导体层使得所述第一扫描线以及所述第二扫描线连接；
    所述在所述缓冲层内形成源极和数据线，同时在所述缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线的步骤，包括：
    在所述缓冲层上形成一光阻层；
    通过黄光工艺和蚀刻工艺，形成第一栅极区域、第二栅极区域、第一扫描线区域、第二扫描线区域、源极区域以及数据线区域；
    在所述光阻层上形成金属层，以覆盖所述第一栅极区域、所述第二栅极区域、所述第一扫描线区域、所述第二扫描线区域、所述源极区域以及所述数据线区域；
    通过剥离工艺，去除所述光阻层以及位于所述光阻层上的所述金属层；
    所述在所述源极、所述第一扫描线以及所述第二扫描线上形成半导体层的步骤，包括：
    在所述缓冲层上形成一绝缘层，以覆盖所述源极、所述数据线、所述第一栅极、所述第二栅极、所述第一扫描线以及所述第二扫描线；
    在所述绝缘层上形成光阻层，以使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面；
    在所述源极、所述第一扫描线以及所述第二扫描线上形成所述半导体层。
  2. 根据权利要求1所述的阵列基板的制作方法，其中所述在所述绝缘层上形成光阻层，以使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面的步骤，包括：
    在所述绝缘层上形成所述光阻层；
    通过黄光工艺与蚀刻工艺，使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面。
  3. 根据权利要求1所述的阵列基板的制作方法，其中所述在所述源极、所述第一扫描线以及所述第二扫描线上形成所述半导体层的步骤，包括：
    在所述光阻层上形成所述半导体层，以覆盖所述第一扫描线、所述第二扫描线以及所述源极；
    通过剥离工艺去除所述光阻层上的所述半导体层。
  4. 根据权利要求1所述的阵列基板的制作方法，其中所述对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化，以形成导体层的步骤，包括：
    通过黄光工艺，形成光阻层，以使得位于所述第一扫描线以及所述第二扫描线上的所述半导体层裸露在外面；
    对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化。
  5. 根据权利要求4所述的阵列基板的制作方法，其中可使用氩气、氮气以及氨气对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化。
  6. 根据权利要求1所述的阵列基板的制作方法，其中所述在所述半导体层上形成第一像素电极，同时在所述导体层上形成第二像素电极的步骤，包括：
    通过黄光工艺，形成光阻层，以使得所述导体层、所述半导体层以及位于所述第一扫描线与所述第二扫描线之间的区域裸露在外面；
    在所述光阻层上形成像素电极层，以覆盖所述导体层所述半导体层以及位于所述第一扫描线与所述第二扫描线之间的区域。
    通过剥离工艺去除所述光阻层以及位于所述光阻层上的所述像素电极层。
  7. 根据权利要求1所述的阵列基板的制作方法，其中所述半导体层的材料为铟镓锌氧化物。
  8. 根据权利要求1所述的阵列基板的制作方法，其中所述缓冲层为氮化硅层、氧化硅层或氧化铝层。
  9. 一种阵列基板的制作方法，其包括：
    基板；
    在所述基板上形成缓冲层；
    在所述缓冲层内形成源极和数据线，同时在所述缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线，其中，所述数据线与所述源极连接，所述第一栅极与所述第二栅极电性连接且环绕所述源极，所述第二扫描线与所述第一栅极以及所述第二栅极连接；
    在所述源极、所述第一扫描线以及所述第二扫描线上形成半导体层；
    对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化，以形成导体层；
    在所述半导体层上形成第一像素电极，同时在所述导体层上形成第二像素电极，其中，所述第一像素电极通过所述导体层使得所述第一扫描线以及所述第二扫描线连接。
  10. 根据权利要求9所述的阵列基板的制作方法，其中所述在所述缓冲层内形成源极和数据线，同时在所述缓冲层上形成第一栅极、第二栅极、第一扫描线以及第二扫描线的步骤，包括：
    在所述缓冲层上形成一光阻层；
    通过黄光工艺和蚀刻工艺，形成第一栅极区域、第二栅极区域、第一扫描线区域、第二扫描线区域、源极区域以及数据线区域；
    在所述光阻层上形成金属层，以覆盖所述第一栅极区域、所述第二栅极区域、所述第一扫描线区域、所述第二扫描线区域、所述源极区域以及所述数据线区域；
    通过剥离工艺，去除所述光阻层以及位于所述光阻层上的所述金属层。
  11. 根据权利要求9所述的阵列基板的制作方法，其中所述在所述源极、所述第一扫描线以及所述第二扫描线上形成半导体层的步骤，包括：
    在所述缓冲层上形成一绝缘层，以覆盖所述源极、所述数据线、所述第一栅极、所述第二栅极、所述第一扫描线以及所述第二扫描线；
    在所述绝缘层上形成光阻层，以使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面；
    在所述源极、所述第一扫描线以及所述第二扫描线上形成所述半导体层。
  12. 根据权利要求11所述的阵列基板的制作方法，其中所述在所述绝缘层上形成光阻层，以使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面的步骤，包括：
    在所述绝缘层上形成所述光阻层；
    通过黄光工艺与蚀刻工艺，使得所述源极、所述第一扫描线以及所述第二扫描线裸露在外面。
  13. 根据权利要求11所述的阵列基板的制作方法，其中所述在所述源极、所述第一扫描线以及所述第二扫描线上形成所述半导体层的步骤，包括：
    在所述光阻层上形成所述半导体层，以覆盖所述第一扫描线、所述第二扫描线以及所述源极；
    通过剥离工艺去除所述光阻层上的所述半导体层。
  14. 根据权利要求9所述的阵列基板的制作方法，其中所述对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化，以形成导体层的步骤，包括：
    通过黄光工艺，形成光阻层，以使得位于所述第一扫描线以及所述第二扫描线上的所述半导体层裸露在外面；
    对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化。
  15. 根据权利要求14所述的阵列基板的制作方法，其中可使用氩气、氮气以及氨气对位于所述第一扫描线以及所述第二扫描线上的所述半导体层进行导体化。
  16. 根据权利要求9所述的阵列基板的制作方法，其中所述在所述半导体层上形成第一像素电极，同时在所述导体层上形成第二像素电极的步骤，包括：
    通过黄光工艺，形成光阻层，以使得所述导体层、所述半导体层以及位于所述第一扫描线与所述第二扫描线之间的区域裸露在外面；
    在所述光阻层上形成像素电极层，以覆盖所述导体层所述半导体层以及位于所述第一扫描线与所述第二扫描线之间的区域。
    通过剥离工艺去除所述光阻层以及位于所述光阻层上的所述像素电极层。
  17. 根据权利要求9所述的阵列基板的制作方法，其中所述半导体层的材料为铟镓锌氧化物。
  18. 根据权利要求9所述的阵列基板的制作方法，其中所述缓冲层为氮化硅层、氧化硅层或氧化铝层。
PCT/CN2017/082814 2017-03-29 2017-05-03 一种阵列基板的制作方法 Ceased WO2018176567A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/571,346 US10355031B2 (en) 2017-03-29 2017-05-03 Method for manufacturing array substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710197970.9 2017-03-29
CN201710197970.9A CN106887406B (zh) 2017-03-29 2017-03-29 一种阵列基板的制作方法

Publications (1)

Publication Number Publication Date
WO2018176567A1 true WO2018176567A1 (zh) 2018-10-04

Family

ID=59181517

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/082814 Ceased WO2018176567A1 (zh) 2017-03-29 2017-05-03 一种阵列基板的制作方法

Country Status (3)

Country Link
US (1) US10355031B2 (zh)
CN (1) CN106887406B (zh)
WO (1) WO2018176567A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696026B (zh) * 2019-04-24 2020-06-11 友達光電股份有限公司 畫素陣列基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050081053A (ko) * 2004-02-12 2005-08-18 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조방법
CN103489872A (zh) * 2013-06-20 2014-01-01 友达光电股份有限公司 像素结构
CN105914213A (zh) * 2016-06-01 2016-08-31 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN105977206A (zh) * 2016-06-27 2016-09-28 深圳市华星光电技术有限公司 一种阵列基板的制造方法及阵列基板
CN106129086A (zh) * 2016-07-21 2016-11-16 深圳市华星光电技术有限公司 Tft基板及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324673A (en) * 1992-11-19 1994-06-28 Motorola, Inc. Method of formation of vertical transistor
US5656526A (en) * 1993-12-07 1997-08-12 Kabushiki Kaisha Toshiba Method of fabricating a display device
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
CN102683353B (zh) * 2012-04-05 2014-12-17 南京中电熊猫液晶显示科技有限公司 用于显示设备的阵列基板及其制造方法
CN104779272B (zh) * 2015-04-10 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
KR20180055701A (ko) * 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20180066848A (ko) * 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050081053A (ko) * 2004-02-12 2005-08-18 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조방법
CN103489872A (zh) * 2013-06-20 2014-01-01 友达光电股份有限公司 像素结构
CN105914213A (zh) * 2016-06-01 2016-08-31 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN105977206A (zh) * 2016-06-27 2016-09-28 深圳市华星光电技术有限公司 一种阵列基板的制造方法及阵列基板
CN106129086A (zh) * 2016-07-21 2016-11-16 深圳市华星光电技术有限公司 Tft基板及其制作方法

Also Published As

Publication number Publication date
US20190157315A1 (en) 2019-05-23
CN106887406B (zh) 2019-11-15
CN106887406A (zh) 2017-06-23
US10355031B2 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
WO2018176566A1 (zh) 一种阵列基板的制作方法及阵列基板
WO2016119280A1 (zh) 氧化物薄膜晶体管及其制作方法
WO2016161665A1 (zh) 一种液晶显示面板及液晶显示装置
WO2016029517A1 (zh) 薄膜晶体管阵列基板及其像素暗点化处理方法
WO2016008184A1 (zh) 一种显示面板及显示装置
WO2016058172A1 (zh) 一种coa基板及其制作方法
WO2019037224A1 (zh) 显示屏及其制备方法
WO2019075813A1 (zh) 微型led显示面板及微型led显示器
WO2018152874A1 (zh) 一种阵列基板及阵列基板的制作方法
WO2018148997A1 (zh) 一种阵列基板及其制作方法
WO2017206269A1 (zh) 阵列基板及其制备方法
WO2016095243A1 (zh) 液晶面板及其制备方法
WO2017015940A1 (zh) 一种阵列基板及其制作方法
WO2018233180A1 (zh) 一种金属线的制作方法及阵列基板
WO2019109443A1 (zh) 阵列基板及其制备方法
WO2018094815A1 (zh) Oled器件的制作方法及oled器件
WO2017140015A1 (zh) 双栅极tft阵列基板及制作方法
WO2018176567A1 (zh) 一种阵列基板的制作方法
WO2019061711A1 (zh) 一种薄膜晶体管阵列基板的制作方法
WO2017063207A1 (zh) 阵列基板及其制造方法
WO2016095252A1 (zh) Ffs阵列基板及液晶显示面板
WO2016019606A1 (zh) 一种阵列基板及其制作方法
WO2016090690A1 (zh) 一种ltps像素单元及其制造方法
WO2017152450A1 (zh) Ffs模式的阵列基板及制作方法
WO2019071675A1 (zh) 一种薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17903664

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17903664

Country of ref document: EP

Kind code of ref document: A1