WO2018173415A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2018173415A1
WO2018173415A1 PCT/JP2017/047275 JP2017047275W WO2018173415A1 WO 2018173415 A1 WO2018173415 A1 WO 2018173415A1 JP 2017047275 W JP2017047275 W JP 2017047275W WO 2018173415 A1 WO2018173415 A1 WO 2018173415A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
display device
layer
region
heat dissipation
Prior art date
Application number
PCT/JP2017/047275
Other languages
English (en)
French (fr)
Inventor
尚紀 徳田
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Priority to CN201780088894.6A priority Critical patent/CN110476198B/zh
Publication of WO2018173415A1 publication Critical patent/WO2018173415A1/ja
Priority to US16/575,629 priority patent/US11222940B2/en
Priority to US17/496,158 priority patent/US11765951B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1641—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being formed by a plurality of foldable display components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Definitions

  • the present invention relates to a display device.
  • Patent Document 1 it is proposed to narrow the frame by bending the mounting portion of an integrated circuit (IC) or flexible printed circuit board (FPC) to the back side of the display area.
  • IC integrated circuit
  • FPC flexible printed circuit board
  • the wiring is arranged on the base material.
  • the display panel may be damaged in the vicinity of the bending region due to heat generation of the wiring.
  • an object of the present invention is to provide a display device in which adverse effects due to heat generation of wiring in a bending region are suppressed.
  • An organic EL display device includes a base material having a display region and a bending region, wiring disposed on the base material and extending from the display region to the bending region, and the bending region, And a heat dissipation layer formed corresponding to the position where the wiring is disposed.
  • FIG. 2 is a schematic plan view illustrating an example of a display panel of the organic EL display device illustrated in FIG. 1.
  • FIG. 3 is a diagram showing an example of a III-III cross section of FIG.
  • FIG. 3 is a diagram showing an example of an AA cross section of FIG. 2.
  • FIG. 3 is a diagram showing an example of a BB cross section of FIG. 2.
  • FIG. 3 is a plan view illustrating an example of an arrangement state of wirings in a region C surrounded by a broken line in FIG. 2. It is a top view which shows an example of the relationship between wiring and a thermal radiation layer.
  • sectional drawing which shows an example of the relationship between wiring and a radiation layer.
  • It is sectional drawing which shows the relationship between the wiring in another embodiment of this invention, and a radiation layer.
  • FIG. 1 is a schematic diagram showing a schematic configuration of a display device according to an embodiment of the present invention, using an organic EL display device as an example.
  • the organic EL display device 2 includes a pixel array unit 4 that displays an image and a drive unit that drives the pixel array unit 4.
  • the organic EL display device 2 is a flexible display using a resin film as a base material, and a laminated structure such as a thin film transistor (TFT) or an organic light emitting diode (OLED) is formed on the base material made of the resin film.
  • TFT thin film transistor
  • OLED organic light emitting diode
  • OLEDs 6 and pixel circuits 8 are arranged in a matrix corresponding to the pixels.
  • the pixel circuit 8 includes a plurality of TFTs 10 and 12 and a capacitor 14.
  • the drive unit includes a scanning line drive circuit 20, a video line drive circuit 22, a drive power supply circuit 24, and a control device 26, and drives the pixel circuit 8 to control light emission of the OLED 6.
  • the scanning line driving circuit 20 is connected to a scanning signal line 28 provided for each horizontal arrangement (pixel row) of pixels.
  • the scanning line driving circuit 20 sequentially selects the scanning signal lines 28 according to the timing signal input from the control device 26, and applies a voltage for turning on the lighting TFT 10 to the selected scanning signal lines 28.
  • the video line driving circuit 22 is connected to a video signal line 30 provided for each vertical arrangement (pixel column) of pixels.
  • the video line driving circuit 22 receives a video signal from the control device 26, and in accordance with the selection of the scanning signal line 28 by the scanning line driving circuit 20, a voltage corresponding to the video signal of the selected pixel row is applied to each video signal line. Output to 30.
  • the voltage is written into the capacitor 14 via the lighting TFT 10 in the selected pixel row.
  • the driving TFT 12 supplies a current corresponding to the written voltage to the OLED 6, whereby the OLED 6 of the pixel corresponding to the selected scanning signal line 28 emits light.
  • the drive power supply circuit 24 is connected to a drive power supply line 32 provided for each pixel column, and supplies current to the OLED 6 via the drive power supply line 32 and the drive TFT 12 of the selected pixel row.
  • the lower electrode of the OLED 6 is connected to the driving TFT 12.
  • the upper electrode of each OLED 6 is configured by an electrode common to the OLED 6 of all pixels.
  • the lower electrode is configured as an anode (anode)
  • the upper electrode is a cathode (cathode) and a low potential is input.
  • the lower electrode is configured as a cathode (cathode)
  • a low potential is input
  • the upper electrode is an anode (anode) and a high potential is input.
  • FIG. 2 is a schematic plan view showing an example of the display panel of the organic EL display device shown in FIG.
  • the pixel array unit 4 shown in FIG. 1 is provided in the display area 42 of the display panel 40, and the OLEDs 6 are arranged in the pixel array unit 4 as described above.
  • the upper electrode constituting the OLED 6 is formed in common for each pixel and covers the entire display region 42.
  • a component mounting area 46 is provided on one side of the rectangular display panel 40, and wiring connected to the display area 42 is arranged.
  • a driver IC 48 constituting a driving unit is mounted or an FPC 50 is connected.
  • the FPC 50 is connected to the control device 26 and other circuits 20, 22, 24, etc., and an IC is mounted thereon.
  • FIG. 3 is a view showing an example of a section taken along the line III-III in FIG.
  • the display panel 40 has a structure in which a circuit layer 74 in which TFTs 72 and the like are formed, an OLED 6, a sealing layer 106 for sealing the OLED 6, and the like are laminated on a base material 70 made of a resin film.
  • a polyimide resin film is used as the resin film constituting the substrate 70.
  • a protective layer (not shown) is formed on the sealing layer 106.
  • the pixel array unit 4 is a top emission type, and light generated by the OLED 6 is emitted to the side opposite to the base material 70 side (upward in FIG. 3).
  • a color filter is disposed between the sealing layer 106 and a protective layer (not shown) or on the counter substrate side.
  • the For example, red (R), green (G), and blue (B) light is produced by passing white light generated by the OLED 6 through the color filter.
  • the pixel circuit 8 In the circuit layer 74 of the display area 42, the pixel circuit 8, the scanning signal line 28, the video signal line 30, the drive power supply line 32, and the like are formed. At least a part of the drive unit can be formed as a circuit layer 74 on the substrate 70 in a region adjacent to the display region 42. As described above, the driver IC 48 and the FPC 50 constituting the driving unit can be connected to the wiring 116 of the circuit layer 74 in the component mounting region 46.
  • a base layer 80 made of an inorganic insulating material is disposed on the base material 70.
  • the inorganic insulating material for example, silicon nitride (SiN y ), silicon oxide (SiO x ), and a composite thereof are used.
  • a semiconductor region 82 serving as a channel portion and a source / drain portion of the top gate TFT 72 is formed on the base material 70 through the base layer 80.
  • the semiconductor region 82 is made of, for example, polysilicon (p-Si).
  • the semiconductor region 82 is formed by, for example, providing a semiconductor layer (p-Si film) on the base material 70, patterning the semiconductor layer, and selectively leaving a portion used in the circuit layer 74.
  • a gate electrode 86 is disposed on the channel portion of the TFT 72 via a gate insulating film 84.
  • the gate insulating film 84 is typically formed of TEOS.
  • the gate electrode 86 is formed by patterning a metal film formed by sputtering or the like, for example.
  • An interlayer insulating layer 88 is disposed on the gate electrode 86 so as to cover the gate electrode 86.
  • the interlayer insulating layer 88 is formed of, for example, the above inorganic insulating material. Impurities are introduced into the semiconductor region 82 (p-Si) serving as the source / drain portion of the TFT 72 by ion implantation, and further, a source electrode 90a and a drain electrode 90b electrically connected thereto are formed. Is done.
  • an interlayer insulating film 92 is disposed on the TFT 72.
  • a wiring 94 is disposed on the surface of the interlayer insulating film 92.
  • the wiring 94 is formed by patterning a metal film formed by sputtering or the like.
  • the metal film forming the wiring 94 and the metal film used for forming the gate electrode 86, the source electrode 90a, and the drain electrode 90b include, for example, the wiring 116 and the scanning signal line 28, the video signal line 30, and the like shown in FIG.
  • the drive power supply line 32 can be formed with a multilayer wiring structure.
  • a planarizing film 96 and a passivation film 98 are formed thereon with a resin material or the like, and the OLED 6 is formed on the passivation film 98 in the display region 42.
  • the passivation film 98 is formed of, for example, inorganic insulating material SiN y, and the like.
  • the OLED 6 includes a lower electrode 100, an organic material layer 102, and an upper electrode 104.
  • the organic material layer 102 includes a hole transport layer, a light emitting layer, an electron transport layer, and the like.
  • the OLED 6 is typically formed by laminating the lower electrode 100, the organic material layer 102, and the upper electrode 104 in this order from the base material 70 side.
  • the lower electrode 100 is the anode (anode) of the OLED 6 and the upper electrode 104 is the cathode (cathode).
  • the lower electrode 100 is connected to the source electrode 90a of the TFT 72.
  • a contact hole 110 for connecting the lower electrode 100 to the TFT 72 is formed.
  • the lower electrode 100 connected to the TFT 72 is formed for each pixel.
  • the lower electrode is made of a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide), or a metal such as Ag or Al.
  • ribs 112 for separating pixels are arranged.
  • ribs 112 are formed at the pixel boundaries, and the organic material layer 102 and the upper electrode 104 are laminated in an effective area of the pixel surrounded by the ribs 112 (an area where the lower electrode 100 is exposed).
  • the upper electrode 104 is made of, for example, a very thin alloy of Mg and Ag, or a transparent conductive material such as ITO or IZO.
  • a sealing layer 106 is disposed on the upper electrode 104 so as to cover the entire display region 42.
  • the sealing layer 106 has a laminated structure including the first sealing film 161, the sealing planarization film 160, and the second sealing film 162 in this order.
  • the first sealing film 161 and the second sealing film 162 are formed of an inorganic material (for example, an inorganic insulating material). Specifically, it is formed by forming a SiN y film by chemical vapor deposition (CVD).
  • the sealing planarization film 160 is formed using an organic material (for example, a resin material such as a curable resin composition).
  • the sealing layer 106 is not disposed in the bending region 120 and the component mounting region 46.
  • FIG. 4 is a view showing an example of the AA cross section of FIG. 2
  • FIG. 5 is a view showing an example of the BB cross section of FIG. 2
  • FIG. 6 is a wiring in a region C surrounded by a broken line in FIG. It is a top view which shows an example of the arrangement
  • FIG. 4 specifically shows a schematic cross-sectional view around the frame region 44.
  • the frame region 44 is a region surrounding the display region 42 and is different from the display region 42 in that, for example, the TFT 72 and the OLED 6 are not included. Electrical wiring or the like is formed on the circuit layer 74 in the frame region 44.
  • a sealing layer 106 is disposed on the circuit layer 74 with a passivation film 98 interposed therebetween.
  • a dam 97 surrounding the display region 42 is formed, and a first sealing film 161 and a second sealing film 162 are formed so as to cover the dam 97.
  • the sealing planarization film 160 is accommodated inside the dam 97 (on the display region 42 side).
  • FIG. 5 specifically shows a schematic cross-sectional view along the video signal line 30 around the bending region 120.
  • the display panel 40 can be manufactured by keeping the base material 70 in a flat shape.
  • the display panel 40 is stored in the housing of the organic EL display device 2, the display panel 40 is outside the display region 42.
  • a bending area 120 is provided, and the component mounting area 46 is arranged behind the display area 42.
  • the bending region 120 it is preferable to omit or reduce the thickness of a layer formed of an inorganic insulating material (for example, the base layer 80, the interlayer insulating layer 88, the interlayer insulating film 92, and the passivation film 98). This is because a layer formed of an inorganic insulating material tends to be damaged by bending.
  • the wiring 116 is disposed on the base layer 80 that has been thinned (specifically, the thin region 80a is partially formed by etching or the like).
  • the wiring 116 (the scanning signal line 28, the video signal line 30, and the drive power supply line 32) in the bending region 120 has a waveform bent shape as shown in FIG.
  • the bent shape for example, a lattice / mesh type is adopted in addition to the waveform of the illustrated example.
  • the drive power supply line 32 is usually linear and the wiring width is set to be several hundred ⁇ m to several mm wide, but the wiring width of the bending region 120 is narrow, for example, several ⁇ m to several tens ⁇ m. Set to As shown in FIG. 6, the width of the drive power supply line 32 is switched from wide to narrow with the bending region 120 as a boundary.
  • FIG. 7A is a plan view showing an example of the relationship between the wiring and the heat dissipation layer
  • FIG. 7B is a cross-sectional view showing an example of the relationship between the wiring and the radiation layer.
  • a heat dissipation layer 108 is formed on the wiring 116 (drive power supply line 32) via a planarizing film (resin film) 96.
  • the heat dissipation layer 108 is made of, for example, a metal material.
  • the heat dissipation layer 108 can be formed, for example, when forming the electrode of the OLED 6.
  • the lower electrode (anode) 100 when the lower electrode (anode) 100 is formed, the lower electrode (anode) 100 can be formed of a metal (for example, Ag, Al) constituting the lower electrode.
  • the heat dissipation layer 108 is formed along the direction intersecting the wiring direction of the wiring 116.
  • a plurality of heat radiation layers 108 are formed in parallel at predetermined intervals.
  • the width of the heat dissipation layer 108 is set to, for example, several ⁇ m to several tens ⁇ m.
  • the length of the heat dissipation layer 108 is set to exceed the width of the drive power supply line 32, for example.
  • one heat dissipation layer may be formed wide, or a heat dissipation layer having a predetermined pattern may be formed.
  • the heat radiation layer 108 is preferably formed at least corresponding to a portion where the wiring width is switched from wide to narrow.
  • the wiring length is extended by the bending of the wiring 116, and the wiring resistance increases.
  • the wiring 116 is arranged in parallel on the thinned base layer 80, the wiring can be made narrow as described above. Therefore, adverse effects due to heat generation are likely to occur in the bending region 120. In particular, heat can be generated locally at a portion that is narrow and switched to a bent shape (specifically, a portion that is advanced several mm after the wiring width is switched to the narrow width).
  • the base layer 80 and the planarizing film 96 have a small heat capacity. As described above, by disposing the heat dissipation layer 108, heat dissipation can be promoted and adverse effects due to heat generation can be suppressed. In addition, the formation of the heat dissipation layer 108 can contribute to the reduction of manufacturing costs and the thinning of the panel as compared with a mode in which another member such as a heat dissipation sheet is provided.
  • the thickness of the resin film 96 disposed on the wiring 116 is thinner than the thickness of the planarizing film 96 in the display region 42.
  • the thickness of the resin film 96 disposed on the wiring 116 can be appropriately determined in consideration of, for example, the bending state of the display panel 40, the heat release degree of the heat generated by the wiring 116, and the like.
  • FIG. 8 is a cross-sectional view of a bending region in another embodiment of the present invention.
  • the present embodiment is different from the above-described embodiment in that the heat dissipation layer 108 is disposed closer to the base material 70 than the wiring 116.
  • the heat dissipation layer 108 is formed on the base layer 80, the interlayer insulating film 92 is formed so as to cover the heat dissipation layer 108, and the wiring 116 is disposed on the interlayer insulating film 92.
  • the heat dissipation layer 108 can be formed, for example, when the gate electrode 86 is formed in the display region 42.
  • the present invention is not limited to the above embodiment, and various modifications can be made.
  • it can be replaced with a configuration that is substantially the same as the configuration described in the above embodiment, a configuration that exhibits the same effects, or a configuration that can achieve the same purpose.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

フレキシブルディスプレイにおいて、曲げ領域の配線の発熱による悪影響を抑制する。　表示装置であって、表示領域と曲げ領域とを有する基材と、前記基材上に配置され、前記表示領域から前記曲げ領域にわたって配置される配線と、前記曲げ領域において、前記配線が配置される位置に対応して形成される放熱層と、を有する。

Description

表示装置
　本発明は、表示装置に関する。
　有機エレクトロルミネッセンス（ＥＬ）表示装置や液晶表示装置など、表示領域を備える表示装置において、近年、可撓性を有する基材を用いて、表示パネルを曲げることができるフレキシブルディスプレイの開発が進められている。
　例えば、下記特許文献１に開示されるように、集積回路（ＩＣ）やフレキシブルプリント基板（ＦＰＣ）の実装部を表示領域の裏側に曲げて、狭額縁化を図ることが提案されている。
特開２０１６－３１４９９号公報
　例えば、表示パネルにおいて配線は基材上に配置される。しかし、上記曲げ領域付近では配線の発熱による表示パネルの破損が生じる場合がある。
　本発明は、上記に鑑み、曲げ領域の配線の発熱による悪影響が抑制された表示装置の提供を目的とする。
　本発明に係る有機ＥＬ表示装置は、表示領域と曲げ領域とを有する基材と、前記基材上に配置され、前記表示領域から前記曲げ領域にわたって配置される配線と、前記曲げ領域において、前記配線が配置される位置に対応して形成される放熱層と、を有する。
本発明の１つの実施形態に係る有機ＥＬ表示装置の概略の構成を示す模式図である。 図１に示す有機ＥＬ表示装置の表示パネルの一例を示す模式的な平面図である。 図２のIII－III断面の一例を示す図である。 図２のＡ－Ａ断面の一例を示す図である。 図２のＢ－Ｂ断面の一例を示す図である。 図２の破線で囲んだ領域Ｃの配線の配列状態の一例を示す平面図である。 配線と放熱層との関係の一例を示す平面図である。 配線と放射層との関係の一例を示す断面図である。 本発明の別の実施形態における配線と放射層との関係を示す断面図である。
　以下、本発明の実施形態について、図面を参照しつつ説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に評される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略することがある。
　図１は、本発明の１つの実施形態に係る表示装置の概略の構成を、有機ＥＬ表示装置を例にして示す模式図である。有機ＥＬ表示装置２は、画像を表示する画素アレイ部４と、画素アレイ部４を駆動する駆動部とを備える。有機ＥＬ表示装置２は、基材として樹脂フィルムを用いたフレキシブルディスプレイであり、この樹脂フィルムで構成された基材の上に薄膜トランジスタ（ＴＦＴ）や有機発光ダイオード（ＯＬＥＤ）などの積層構造が形成される。なお、図１に示した概略図は一例であって、本実施形態はこれに限定されるものではない。
　画素アレイ部４には、画素に対応してＯＬＥＤ６および画素回路８がマトリクス状に配置される。画素回路８は複数のＴＦＴ１０，１２やキャパシタ１４で構成される。
　上記駆動部は、走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４および制御装置２６を含み、画素回路８を駆動しＯＬＥＤ６の発光を制御する。
　走査線駆動回路２０は、画素の水平方向の並び（画素行）ごとに設けられた走査信号線２８に接続されている。走査線駆動回路２０は、制御装置２６から入力されるタイミング信号に応じて走査信号線２８を順番に選択し、選択した走査信号線２８に、点灯ＴＦＴ１０をオンする電圧を印加する。
　映像線駆動回路２２は、画素の垂直方向の並び（画素列）ごとに設けられた映像信号線３０に接続されている。映像線駆動回路２２は、制御装置２６から映像信号を入力され、走査線駆動回路２０による走査信号線２８の選択に合わせて、選択された画素行の映像信号に応じた電圧を各映像信号線３０に出力する。当該電圧は、選択された画素行にて点灯ＴＦＴ１０を介してキャパシタ１４に書き込まれる。駆動ＴＦＴ１２は、書き込まれた電圧に応じた電流をＯＬＥＤ６に供給し、これにより、選択された走査信号線２８に対応する画素のＯＬＥＤ６が発光する。
　駆動電源回路２４は、画素列ごとに設けられた駆動電源線３２に接続され、駆動電源線３２および選択された画素行の駆動ＴＦＴ１２を介してＯＬＥＤ６に電流を供給する。
　ここで、ＯＬＥＤ６の下部電極は、駆動ＴＦＴ１２に接続される。一方、各ＯＬＥＤ６の上部電極は、全画素のＯＬＥＤ６に共通の電極で構成される。下部電極を陽極（アノード）として構成する場合は、高電位が入力され、上部電極は陰極（カソード）となって低電位が入力される。下部電極を陰極（カソード）として構成する場合は、低電位が入力され、上部電極は陽極（アノード）となって高電位が入力される。
　図２は、図１に示す有機ＥＬ表示装置の表示パネルの一例を示す模式的な平面図である。表示パネル４０の表示領域４２に、図１に示した画素アレイ部４が設けられ、上述したように画素アレイ部４にはＯＬＥＤ６が配列される。上述したようにＯＬＥＤ６を構成する上部電極は、各画素に共通に形成され、表示領域４２全体を覆う。
　矩形である表示パネル４０の一辺には、部品実装領域４６が設けられ、表示領域４２につながる配線が配置される。部品実装領域４６には、駆動部を構成するドライバＩＣ４８が搭載されたり、ＦＰＣ５０が接続されたりする。ＦＰＣ５０は、制御装置２６やその他の回路２０，２２，２４等に接続されたり、その上にＩＣを搭載されたりする。
　図３は、図２のIII－III断面の一例を示す図である。表示パネル４０は、樹脂フィルムで構成された基材７０の上に、ＴＦＴ７２などが形成された回路層７４、ＯＬＥＤ６およびＯＬＥＤ６を封止する封止層１０６などが積層された構造を有する。基材７０を構成する樹脂フィルムとしては、例えば、ポリイミド系樹脂フィルムが用いられる。封止層１０６の上には保護層（図示せず）が形成される。本実施形態においては、画素アレイ部４はトップエミッション型であり、ＯＬＥＤ６で生じた光は、基材７０側とは反対側（図３において上向き）に出射される。なお、有機ＥＬ表示装置２におけるカラー化方式をカラーフィルタ方式とする場合には、例えば、封止層１０６と保護層（図示せず）との間、または、対向基板側にカラーフィルタが配置される。このカラーフィルタに、ＯＬＥＤ６にて生成した白色光を通すことで、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の光を作る。
　表示領域４２の回路層７４には、上述した画素回路８、走査信号線２８、映像信号線３０、駆動電源線３２などが形成される。駆動部の少なくとも一部分は、基材７０上に回路層７４として表示領域４２に隣接する領域に形成することができる。上述したように、駆動部を構成するドライバＩＣ４８やＦＰＣ５０を、部品実装領域４６にて、回路層７４の配線１１６に接続することができる。
　図３に示すように、基材７０上には、無機絶縁材料で形成された下地層８０が配置されている。無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮｙ）、酸化シリコン（ＳｉＯｘ）およびこれらの複合体が用いられる。
　表示領域４２においては、下地層８０を介して、基材７０上には、トップゲート型のＴＦＴ７２のチャネル部およびソース・ドレイン部となる半導体領域８２が形成されている。半導体領域８２は、例えば、ポリシリコン（ｐ－Ｓｉ）で形成される。半導体領域８２は、例えば、基材７０上に半導体層（ｐ－Ｓｉ膜）を設け、この半導体層をパターニングし、回路層７４で用いる箇所を選択的に残すことにより形成される。
　ＴＦＴ７２のチャネル部の上には、ゲート絶縁膜８４を介してゲート電極８６が配置されている。ゲート絶縁膜８４は、代表的には、ＴＥＯＳで形成される。ゲート電極８６は、例えば、スパッタリング等で形成した金属膜をパターニングして形成される。ゲート電極８６上には、ゲート電極８６を覆うように層間絶縁層８８が配置されている。層間絶縁層８８は、例えば、上記無機絶縁材料で形成される。ＴＦＴ７２のソース・ドレイン部となる半導体領域８２（ｐ－Ｓｉ）には、イオン注入により不純物が導入され、さらにそれらに電気的に接続されたソース電極９０ａおよびドレイン電極９０ｂが形成され、ＴＦＴ７２が構成される。
　ＴＦＴ７２上には、層間絶縁膜９２が配置されている。層間絶縁膜９２の表面には、配線９４が配置される。配線９４は、例えば、スパッタリング等で形成した金属膜をパターニングすることにより形成される。配線９４を形成する金属膜と、ゲート電極８６、ソース電極９０ａおよびドレイン電極９０ｂの形成に用いた金属膜とで、例えば、配線１１６および図１に示した走査信号線２８、映像信号線３０、駆動電源線３２を多層配線構造で形成することができる。この上に、樹脂材料等により平坦化膜９６およびパッシベーション膜９８が形成され、表示領域４２において、パッシベーション膜９８上にＯＬＥＤ６が形成されている。パッシベーション膜９８は、例えば、ＳｉＮｙ等の無機絶縁材料で形成される。
　ＯＬＥＤ６は、下部電極１００、有機材料層１０２および上部電極１０４を含む。有機材料層１０２は、具体的には、正孔輸送層、発光層、電子輸送層等を含む。ＯＬＥＤ６は、代表的には、下部電極１００、有機材料層１０２および上部電極１０４を基材７０側からこの順に積層して形成される。本実施形態では、下部電極１００がＯＬＥＤ６の陽極（アノード）であり、上部電極１０４が陰極（カソード）である。
　図３に示すＴＦＴ７２が、ｎチャネルを有した駆動ＴＦＴ１２であるとすると、下部電極１００は、ＴＦＴ７２のソース電極９０ａに接続される。具体的には、上述した平坦化膜９６の形成後、下部電極１００をＴＦＴ７２に接続するためのコンタクトホール１１０が形成され、例えば、平坦化膜９６表面およびコンタクトホール１１０内に形成した導電体部１１１をパターニングすることにより、ＴＦＴ７２に接続された下部電極１００が画素ごとに形成される。下部電極は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）等の透過性導電材料、Ａｇ、Ａｌ等の金属で形成される。
　上記構造上には、画素を分離するリブ１１２が配置されている。例えば、下部電極１００の形成後、画素境界にリブ１１２を形成し、リブ１１２で囲まれた画素の有効領域（下部電極１００の露出する領域）に、有機材料層１０２および上部電極１０４が積層される。上部電極１０４は、例えば、ＭｇとＡｇの極薄合金やＩＴＯ、ＩＺＯ等の透過性導電材料で形成される。
　上部電極１０４上には、表示領域４２全体を覆うように封止層１０６が配置されている。封止層１０６は、第１封止膜１６１、封止平坦化膜１６０および第２封止膜１６２をこの順で含む積層構造を有している。第１封止膜１６１および第２封止膜１６２は、無機材料（例えば、無機絶縁材料）で形成される。具体的には、化学気相成長（ＣＶＤ）法によりＳｉＮｙ膜を成膜することにより形成される。封止平坦化膜１６０は、有機材料（例えば、硬化性樹脂組成物等の樹脂材料）を用いて形成される。一方、曲げ領域１２０および部品実装領域４６では、封止層１０６は配置されていない。
　図４は図２のＡ－Ａ断面の一例を示す図であり、図５は図２のＢ－Ｂ断面の一例を示す図であり、図６は図２の破線で囲んだ領域Ｃの配線の配列状態の一例を示す平面図である。
　図４は、具体的には、額縁領域４４周辺の概略断面図を示している。額縁領域４４は、表示領域４２を囲む領域であり、表示領域４２と比較して、例えば、ＴＦＴ７２と、ＯＬＥＤ６とを含まない点で異なっている。額縁領域４４の回路層７４には、電気配線等が形成されている。そして、回路層７４の上にパッシベーション膜９８を介して封止層１０６が配置されている。額縁領域４４には、表示領域４２を囲むダム９７が形成され、ダム９７を覆うように第１封止膜１６１および第２封止膜１６２が形成されている。封止平坦化膜１６０は、ダム９７の内側（表示領域４２側）に収容されている。
　図５は、具体的には、曲げ領域１２０周辺の映像信号線３０に沿った概略断面図を示している。表示パネル４０は、図３に示すように、基材７０を平面状に保って製造され得るが、例えば、有機ＥＬ表示装置２の筐体に格納される際には、表示領域４２の外側に曲げ領域１２０を設けて、部品実装領域４６を表示領域４２の裏側に配置させる。
　曲げ領域１２０においては、無機絶縁材料で形成される層（例えば、下地層８０、層間絶縁層８８、層間絶縁膜９２、パッシベーション膜９８）を省略もしくは薄膜化することが好ましい。無機絶縁材料で形成される層は曲げにより破損しやすい傾向にあるからである。図示例では、曲げ領域１２０において、薄膜化した（具体的には、エッチング等により部分的に薄肉領域８０ａが形成された）下地層８０上に配線１１６が配置されている。
　表示パネル４０の曲げに対応させ得るため、曲げ領域１２０において、配線１１６（走査信号線２８、映像信号線３０、駆動電源線３２）は、図６に示すように、波形の屈曲形状を有する。屈曲形状は、図示例の波形以外にも、例えば、格子・メッシュ型などが採用される。
　駆動電源線３２は、通常、直線状であって、配線幅は数百μｍ～数ｍｍの幅広に設定されるが、曲げ領域１２０の配線幅は、例えば、数μｍ～十数μｍの幅細に設定される。図６に示すように、曲げ領域１２０を境に、駆動電源線３２の幅は、幅広から幅細に切り替わっている。
　図７Ａは配線と放熱層との関係の一例を示す平面図であり、図７Ｂは配線と放射層との関係の一例を示す断面図である。曲げ領域１２０において、配線１１６（駆動電源線３２）上に、平坦化膜（樹脂膜）９６を介して放熱層１０８が形成されている。放熱層１０８は、例えば、金属材料で形成される。放熱層１０８は、例えば、ＯＬＥＤ６の電極を形成する際に形成することができる。具体的には、下部電極（アノード）１００を形成する際に、下部電極を構成する金属（例えば、Ａｇ、Ａｌ）で形成することができる。
　放熱層１０８は、配線１１６の配線方向と交差する方向に沿って形成されている。図示例では、例えば、曲げによる割れを抑制する観点から、所定の間隔をあけて、複数の放熱層１０８が並列状に形成されている。この場合、放熱層１０８の幅は、例えば、数μｍ～数十μｍに設定される。放熱層１０８の長さは、例えば、駆動電源線３２の幅を上回るように設定される。図示例とは異なり、例えば、１つの放熱層を幅広に形成してもよいし、所定のパターンを有する放熱層を形成してもよい。放熱層１０８は、少なくとも、配線幅が幅広から幅細に切り替わる部位に対応して形成するのが好ましい。
　曲げ領域１２０では、例えば、配線１１６の屈曲により配線長が延長されて配線抵抗は増加する。また、薄膜化した下地層８０上に配線１１６を並列させるため、配線は上述のように幅細とされ得る。よって、曲げ領域１２０では、発熱による悪影響が発生しやすい。特に、幅細で屈曲形状に切り替わる部位（具体的には、配線幅が細幅に切り替わってから数ｍｍ進んだ箇所）で局所的に発熱し得る。一方で、下地層８０および平坦化膜９６は熱容量が小さい。上述のように、放熱層１０８を配置することで、放熱を促し、発熱による悪影響を抑制し得る。また、放熱層１０８の形成によれば、例えば、放熱シート等の別部材を設ける形態に比べて、製造コストの抑制やパネルの薄型化に寄与し得る。
　図示例では、配線１１６上に配置されている樹脂膜９６の厚みは、表示領域４２の平坦化膜９６の厚みよりも薄い。配線１１６上に配置される樹脂膜９６の厚みは、例えば、表示パネル４０の曲げ状態、配線１１６の発熱の放熱度合等を考慮して、適宜決定され得る。
　図８は、本発明の別の実施形態における曲げ領域の断面図である。本実施形態では、放熱層１０８が、配線１１６よりも基材７０側に配置される点で、上記実施形態と異なる。具体的には、下地層８０上に放熱層１０８が形成され、放熱層１０８を覆うように層間絶縁膜９２が形成され、層間絶縁膜９２上に配線１１６が配置されている。この場合、放熱層１０８は、例えば、表示領域４２においてゲート電極８６を形成する際に形成することができる。
　本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成または同一の目的を達成することができる構成で置き換えることができる。

 

Claims (11)

  1. 　表示領域と曲げ領域とを有する基材と、
    　前記基材上に配置され、前記表示領域から前記曲げ領域にわたって配置される配線と、
    　前記曲げ領域において、前記配線が配置される位置に対応して形成される放熱層と、
    　を有する、表示装置。
  2. 　前記配線は、駆動電源線を含み、
    　前記放熱層は、少なくとも前記駆動電源線が配置される位置に対応して形成される、請求項１に記載の表示装置。
  3. 　前記曲げ領域において、前記配線は幅細に形成される、請求項１に記載の表示装置。
  4. 　前記放熱層は、前記配線の配線幅が幅広から幅細に切り替わる部位に対応して形成される、請求項３に記載の表示装置。
  5. 　前記曲げ領域において、前記配線が屈曲形状を有する、請求項１に記載の表示装置。
  6. 　前記基材上に配置され、無機絶縁材料を含む層を有し、
    　前記無機絶縁材料を含む層には、前記曲げ領域において厚みの薄い薄肉領域が形成され、
    　前記配線は、前記薄肉領域において、無機絶縁材料を含む層上に配置される、請求項１に記載の表示装置。
  7. 　前記放熱層は、前記配線の配線方向と交差する方向に沿って形成される、請求項１に記載の表示装置。
  8. 　前記放熱層は、所定の間隔をあけて並列状に形成される、請求項１に記載の表示装置。
  9. 　前記放熱層が金属材料を含む、請求項１に記載の表示装置。
  10. 　前記配線と前記放熱層との間に、前記放熱層の形成材料よりも熱容量の小さい材質で形成される層が配置される、請求項１に記載の表示装置。
  11. 　前記放熱層の形成材料よりも熱容量の小さい材質で形成される層が、無機絶縁材料および／または樹脂材料を含む、請求項１０に記載の表示装置。

     
PCT/JP2017/047275 2017-03-24 2017-12-28 表示装置 WO2018173415A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780088894.6A CN110476198B (zh) 2017-03-24 2017-12-28 显示装置
US16/575,629 US11222940B2 (en) 2017-03-24 2019-09-19 Display device including a heat dissipation layer in a curved region
US17/496,158 US11765951B2 (en) 2017-03-24 2021-10-07 TFT array substrate including a heat dissipation layer in a curved region

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-058438 2017-03-24
JP2017058438A JP6817862B2 (ja) 2017-03-24 2017-03-24 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/575,629 Continuation US11222940B2 (en) 2017-03-24 2019-09-19 Display device including a heat dissipation layer in a curved region

Publications (1)

Publication Number Publication Date
WO2018173415A1 true WO2018173415A1 (ja) 2018-09-27

Family

ID=63586312

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/047275 WO2018173415A1 (ja) 2017-03-24 2017-12-28 表示装置

Country Status (4)

Country Link
US (2) US11222940B2 (ja)
JP (1) JP6817862B2 (ja)
CN (1) CN110476198B (ja)
WO (1) WO2018173415A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628840U (ja) * 1992-09-18 1994-04-15 オプトレックス株式会社 表示素子
JPH06301047A (ja) * 1993-04-14 1994-10-28 Alps Electric Co Ltd 液晶表示装置
JPH10153791A (ja) * 1996-11-25 1998-06-09 Hitachi Ltd 屈曲配線電極を有する液晶表示装置
JP2001343916A (ja) * 2000-03-31 2001-12-14 Minolta Co Ltd 表示装置とその製造方法
JP2004119871A (ja) * 2002-09-27 2004-04-15 Denso Corp 多層プリント基板
JP2012123170A (ja) * 2010-12-08 2012-06-28 Sony Corp 表示装置
WO2013051236A1 (ja) * 2011-10-05 2013-04-11 パナソニック株式会社 表示装置
JP2015129891A (ja) * 2014-01-08 2015-07-16 パナソニック株式会社 ディスプレイ装置及びパネルユニット
WO2016057231A1 (en) * 2014-10-10 2016-04-14 Apple Inc. Signal trace patterns for flexible substrates
JP2017097163A (ja) * 2015-11-24 2017-06-01 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002250826A (ja) * 2001-02-22 2002-09-06 Nec Corp チップ、チップの製造方法およびチップ収容モジュール
KR100683739B1 (ko) * 2004-12-15 2007-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100904152B1 (ko) * 2006-06-30 2009-06-25 서울반도체 주식회사 히트싱크 지지부를 갖는 리드프레임, 그것을 사용한 발광다이오드 패키지 제조방법 및 그것에 의해 제조된 발광다이오드 패키지
JP4109707B1 (ja) * 2007-05-30 2008-07-02 新藤電子工業株式会社 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
JP5504557B2 (ja) * 2007-09-21 2014-05-28 セイコーエプソン株式会社 電気光学装置及び電気光学装置用実装ケース、並びに電子機器
JP4959506B2 (ja) * 2007-10-31 2012-06-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP4760866B2 (ja) * 2008-06-26 2011-08-31 住友金属鉱山株式会社 Ｃｏｆ基板
JP4519943B1 (ja) * 2009-05-22 2010-08-04 シャープ株式会社 表示装置
KR101107176B1 (ko) * 2010-02-08 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US20120121487A1 (en) * 2010-11-11 2012-05-17 Tessera, Inc. Electronic system with ventilation path through inlet-positioned ehd air mover, over ozone reducing surfaces, and out through outlet-positioned heat exchanger
US9756733B2 (en) * 2011-10-04 2017-09-05 Apple Inc. Display and multi-layer printed circuit board with shared flexible substrate
US9810832B2 (en) * 2013-07-01 2017-11-07 Sharp Kabushiki Kaisha Illumination device, display device, and television receiving device
US10197721B2 (en) * 2013-07-05 2019-02-05 Sharp Kabushiki Kaisha Illumination device, display device, and television reception device
JP2015072770A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス装置及びその製造方法
US9632233B2 (en) * 2013-10-24 2017-04-25 Sharp Kabushiki Kaisha Display device and television device
CN203617288U (zh) * 2013-11-08 2014-05-28 张轩 一种头部弯曲的引线框架
KR102262548B1 (ko) 2014-02-05 2021-06-09 엘지이노텍 주식회사 터치 윈도우
KR20160000500A (ko) * 2014-06-24 2016-01-05 삼성디스플레이 주식회사 백라이트 어셈블리 및 그를 포함하는 표시장치
JP6253541B2 (ja) 2014-07-30 2017-12-27 株式会社ジャパンディスプレイ 表示装置
JP6446208B2 (ja) * 2014-09-03 2018-12-26 株式会社ジャパンディスプレイ 表示装置
KR102357508B1 (ko) * 2014-09-04 2022-02-04 삼성디스플레이 주식회사 표시장치
KR20160042318A (ko) * 2014-10-08 2016-04-19 삼성디스플레이 주식회사 유기발광 조명장치
JP6727843B2 (ja) * 2016-02-25 2020-07-22 株式会社ジャパンディスプレイ 表示装置
KR101821782B1 (ko) * 2016-03-11 2018-01-25 삼성디스플레이 주식회사 디스플레이 장치 제조방법 및 디스플레이 장치
KR102504128B1 (ko) * 2016-03-11 2023-02-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102449220B1 (ko) * 2016-03-21 2022-09-30 삼성디스플레이 주식회사 디스플레이 장치
KR102534273B1 (ko) * 2016-03-25 2023-05-19 삼성디스플레이 주식회사 플렉서블 표시장치
KR102550696B1 (ko) * 2016-04-08 2023-07-04 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628840U (ja) * 1992-09-18 1994-04-15 オプトレックス株式会社 表示素子
JPH06301047A (ja) * 1993-04-14 1994-10-28 Alps Electric Co Ltd 液晶表示装置
JPH10153791A (ja) * 1996-11-25 1998-06-09 Hitachi Ltd 屈曲配線電極を有する液晶表示装置
JP2001343916A (ja) * 2000-03-31 2001-12-14 Minolta Co Ltd 表示装置とその製造方法
JP2004119871A (ja) * 2002-09-27 2004-04-15 Denso Corp 多層プリント基板
JP2012123170A (ja) * 2010-12-08 2012-06-28 Sony Corp 表示装置
WO2013051236A1 (ja) * 2011-10-05 2013-04-11 パナソニック株式会社 表示装置
JP2015129891A (ja) * 2014-01-08 2015-07-16 パナソニック株式会社 ディスプレイ装置及びパネルユニット
WO2016057231A1 (en) * 2014-10-10 2016-04-14 Apple Inc. Signal trace patterns for flexible substrates
JP2017097163A (ja) * 2015-11-24 2017-06-01 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
CN110476198A (zh) 2019-11-19
JP6817862B2 (ja) 2021-01-20
US20220028959A1 (en) 2022-01-27
JP2018159893A (ja) 2018-10-11
US11765951B2 (en) 2023-09-19
US20200013850A1 (en) 2020-01-09
CN110476198B (zh) 2021-08-27
US11222940B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
JP6872343B2 (ja) 表示装置および表示装置の製造方法
US11276840B2 (en) Display device having an optically transparent plate
JP2020109452A (ja) 表示装置及び表示装置の製造方法
US11616110B2 (en) Display device and array substrate
US10340327B2 (en) Display device
JP2019016504A (ja) 表示装置、及び表示装置の製造方法
JP2018205486A (ja) 表示装置および表示装置の製造方法
US11233108B2 (en) Display device
JP2019020509A (ja) 表示装置および表示装置の製造方法
US10923536B2 (en) Organic el display device and method of manufacturing organic el display device
JP7002629B2 (ja) 素子基板
WO2018173415A1 (ja) 表示装置
JP2018205583A (ja) 表示装置
JP7126140B2 (ja) 有機ｅｌ表示装置
WO2019171878A1 (ja) 有機ｅｌ表示装置
JP7109932B2 (ja) 表示装置
JP2018106803A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
JP2019174609A (ja) 表示装置および表示装置の製造方法
US20220199955A1 (en) Display device and manufactring method thereof
WO2019188116A1 (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
JP2020008731A (ja) 表示装置および表示装置の製造方法
JP2019091660A (ja) 表示装置および表示装置の製造方法
JP2019066683A (ja) 表示装置および表示装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17901822

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17901822

Country of ref document: EP

Kind code of ref document: A1