WO2018164409A1 - 화소센싱장치 및 패널구동장치 - Google Patents

화소센싱장치 및 패널구동장치 Download PDF

Info

Publication number
WO2018164409A1
WO2018164409A1 PCT/KR2018/002441 KR2018002441W WO2018164409A1 WO 2018164409 A1 WO2018164409 A1 WO 2018164409A1 KR 2018002441 W KR2018002441 W KR 2018002441W WO 2018164409 A1 WO2018164409 A1 WO 2018164409A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
sensing
data
pixel
mode
Prior art date
Application number
PCT/KR2018/002441
Other languages
English (en)
French (fr)
Inventor
황동현
김현호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to CN201880016382.3A priority Critical patent/CN110419074B/zh
Priority to US16/492,021 priority patent/US10957251B2/en
Publication of WO2018164409A1 publication Critical patent/WO2018164409A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof

Definitions

  • the present invention relates to a technique for driving a display device.
  • the display device includes a source driver for driving pixels arranged in the panel.
  • the source driver determines the data voltage according to the image data and controls the brightness of each pixel by supplying the data voltage to the pixels.
  • the brightness of each pixel may vary according to the characteristics of the pixels.
  • the pixel includes a driving transistor.
  • the threshold voltage of the driving transistor is changed, the brightness of the pixel is changed even when the same data voltage is supplied. If the source driver does not consider the change in the characteristics of these pixels, the pixels may be driven with undesired brightness, and the image quality may deteriorate.
  • the characteristics of the pixels change with time or with the surrounding environment. At this time, if the source driver supplies the data voltage without considering the changed characteristics of the pixels, a problem of deterioration of image quality, for example, a screen stain, may occur.
  • the display device may include a pixel sensing device that senses characteristics of pixels.
  • the pixel sensing device may receive an analog signal for each pixel through a sensing line connected to each pixel.
  • the pixel sensing device converts an analog signal into pixel sensing data and transmits the analog signal to a timing controller.
  • the timing controller grasps the characteristics of each pixel through the pixel sensing data.
  • the timing controller compensates the image data by reflecting the characteristics of each pixel, thereby improving the problem of deterioration of image quality due to the deviation of the pixels.
  • the pixel sensing device may include a plurality of channel circuits for measuring a large number of pixels disposed in the panel, for example, several thousand or more pixels in a short time.
  • a plurality of channel circuits have a deviation depending on the manufacturing process or the surrounding environment, causing a problem of lowering the accuracy of sensing.
  • the present invention in the device for sensing the current of the pixels disposed on the display panel, in the first mode by sensing the first current supplied from the test current source for the first sensing
  • a plurality of channel circuits configured to generate data and to generate second sensing data by sensing a third current obtained by combining the second current supplied from the test current source and the pixel current transferred from each pixel;
  • a data transmission unit configured to transmit the first sensing data and the second sensing data to a data processing circuit, wherein the data processing circuit recognizes a sensing error of each channel circuit using the first sensing data, and detects the sensing error.
  • the pixel sensing device compensates for the second sensing data by using the second compensation data, and compensates the image data according to characteristics of each pixel identified according to the second sensing data.
  • Each channel circuit may include a current integrating unit configured to combine the second current supplied from the test current source and the pixel current to generate the third current, and to selectively output the first current or the third current. And the first current supplied from the test current source in the first mode to the first selector, and the second current supplied from the test current source in the second mode to the current integrator. It may include a second selection unit. The first selector and the second selector may be operated in synchronization with a control signal received from the data processing circuit.
  • Each channel circuit includes an analog-front-end unit receiving the first current in the first mode and the third current in the second mode, and output signals of the analog front end unit. And an analog-to-digital-converter configured to generate the first sensing data in the first mode and convert the second sensing data in the second mode.
  • the offset error of the analog shear part or the analog-digital converter may be different.
  • the analog shear unit includes an amplifier, a capacitor connected between one input terminal and an output terminal of the amplifier, and a reset switch connected in parallel with the capacitor, and converts the input current into the analog and digital converter. I can deliver it.
  • a current integrating unit configured to combine the current delivered to the first input terminal with the current delivered to the second input terminal, and output the summed input signal, wherein the first input terminal is connected to each of the pixels through a switch, and the switch is in the first mode. It can be opened in and closed in the second mode.
  • Each pixel may include a driving transistor and an organic light emitting diode connected to the first node, and a driving current supplied to the organic light emitting diode may be controlled under the control of the driving transistor.
  • the pixel current may be a current transferred to the first node through the driving transistor or a current flowing to the organic light emitting diode through the first node.
  • the pixel sensing device may further include a data driver circuit for supplying a data voltage according to the image data to a gate node of the driving transistor.
  • the present invention in the device for sensing the current of the pixels disposed on the display panel, in the first mode to sense the first current supplied from the test current source to generate the first sensing data, the second mode A plurality of channel circuits configured to generate second sensing data by sensing a third current in which the second current supplied from the test current source and the pixel current delivered from each pixel are combined; A memory for storing the first sensing data and the second sensing data; A deviation compensator for recognizing a sensing error of each channel circuit using the first sensing data, and compensating the second sensing data using the sensing error; And a data transmission unit configured to transmit the second sensing data compensated by a data processing circuit for compensating image data according to characteristics of each pixel.
  • Each pixel may include a driving transistor and an organic light emitting diode connected to the first node, and a driving current supplied to the organic light emitting diode may be controlled under the control of the driving transistor.
  • the pixel current may be a current transferred to the first node through the driving transistor or a current flowing to the organic light emitting diode through the first node.
  • the pixel sensing device may further include a data driver circuit for supplying a data voltage according to the image data to a gate node of the driving transistor.
  • the deviation existing between the channel circuits of the pixel sensing device can be compensated.
  • FIG. 1 is a block diagram of a display device according to an exemplary embodiment.
  • FIG. 2 is a diagram illustrating a structure of each pixel of FIG. 1 and a signal input / output to a pixel from a data driver circuit and a pixel sensing circuit.
  • FIG. 3 is a diagram illustrating an exemplary configuration of a pixel sensing circuit.
  • FIG. 4 is a diagram illustrating an internal configuration of a pixel sensing circuit and a data processing circuit according to an exemplary embodiment.
  • FIG. 5 is a diagram illustrating a current flow in a first mode in a channel circuit according to an exemplary embodiment.
  • FIG. 6 is a diagram illustrating a current flow in a second mode in a channel circuit according to an exemplary embodiment.
  • FIG. 7 is a flowchart illustrating a panel driving method according to an embodiment.
  • FIG. 8 is a diagram illustrating an internal configuration of a pixel sensing circuit according to another exemplary embodiment.
  • FIG. 9 is a diagram illustrating a configuration of a channel circuit according to another embodiment.
  • FIG. 10 is a diagram illustrating a configuration of a channel circuit according to another embodiment.
  • FIG. 1 is a block diagram of a display device according to an exemplary embodiment.
  • the display device 100 may include a panel 110 and panel driving devices 120, 130, 140, and 150 for driving the panel 110.
  • a plurality of data lines DL, a plurality of gate lines GL, and a plurality of sensing lines SL may be disposed, and a plurality of pixels P may be disposed.
  • Panel driving device Devices for driving at least one configuration included in the panel 110 may be referred to as a panel driving device.
  • the data driver circuit 120, the pixel sensing circuit 130, the gate driver circuit 140, and the data processing circuit 150 may be referred to as a panel driver.
  • Each of the circuits 120, 130, 140, and 150 described above may be referred to as a panel driver, and all or a plurality of circuits may be referred to as a panel driver.
  • the gate driver circuit 140 may supply a scan signal of a turn on voltage or a turn off voltage to the gate line GL.
  • the scan signal of the turn-on voltage is supplied to the pixel P
  • the pixel P is connected to the data line DL.
  • the scan signal of the turn-off voltage is supplied to the pixel P
  • the pixel P and the data line DL are supplied. Is disconnected.
  • the data driver circuit 120 supplies a data voltage to the data line DL.
  • the data voltage supplied to the data line DL is transferred to the pixel P connected to the data line DL according to the scan signal.
  • the pixel sensing circuit 130 receives an analog signal (for example, voltage, current, etc.) formed in each pixel P.
  • the pixel sensing circuit 130 may be connected to each pixel P according to a scan signal, or may be connected to each pixel P according to a separate sensing signal. In this case, a separate sensing signal may be generated by the gate driving circuit 140.
  • the data processing circuit 150 may supply various control signals to the gate driver circuit 140 and the data driver circuit 120.
  • the data processing circuit 150 may generate and transmit a gate control signal GCS to start the scan according to the timing implemented in each frame to the gate driver circuit 140.
  • the data processing circuit 150 may output the image data RGB converted from the externally input image data to the data signal format used by the data driving circuit 120 to the data driving circuit 120.
  • the data processing circuit 150 may transmit a data control signal DCS that controls the data driving circuit 120 to supply a data voltage to each pixel P according to each timing.
  • the data processing circuit 150 may compensate and transmit the image data RGB according to the characteristics of the pixel P.
  • the data processing circuit 150 may receive the sensing data S_DATA from the pixel sensing circuit 130.
  • the sensing data S_DATA may include a measurement value for the characteristic of the pixel P.
  • the data driver circuit 120 may be called a source driver.
  • the gate driving circuit 140 may be called a gate driver.
  • the data processing circuit 150 may be called a timing controller.
  • the data driver circuit 120 and the pixel sensing circuit 130 are included in one integrated circuit 125 and may be referred to as a source driver integrated circuit (IC).
  • IC source driver integrated circuit
  • the data driver circuit 120, the pixel sensing circuit 130, and the data processing circuit 150 may be referred to as an integrated IC while being included in one integrated circuit.
  • the present exemplary embodiment is not limited to these names, the description of the following exemplary embodiments will not be described for some components generally known in the source driver, the gate driver, the timing controller, and the like. Therefore, in the understanding of the embodiment, it should be considered that some of these configurations are omitted.
  • the panel 110 may be an organic light emitting display panel.
  • the pixels P disposed on the panel 110 may include an organic light emitting diode (OLED) and one or more transistors.
  • OLED organic light emitting diode
  • the characteristics of the organic light emitting diode OLED and the transistor included in each pixel P may vary depending on time or surrounding environment.
  • the pixel sensing circuit 130 may sense the characteristics of these elements included in each pixel P and transmit the characteristics of the elements to the data processing circuit 150.
  • FIG. 2 is a diagram illustrating a structure of each pixel of FIG. 1 and a signal input / output to a pixel from a data driver circuit and a pixel sensing circuit.
  • the pixel P may include an organic light emitting diode OLED, a driving transistor DRT, a switching transistor SWT, a sensing transistor SENT, a storage capacitor Cstg, and the like.
  • the organic light emitting diode OLED may be formed of an anode electrode, an organic layer, and a cathode electrode. Under the control of the driving transistor DRT, the anode electrode is connected to the driving voltage EVDD and the cathode electrode is connected to the base voltage EVSS to emit light.
  • the driving transistor DRT may control the brightness of the organic light emitting diode OLED by controlling the driving current supplied to the organic light emitting diode OLED.
  • the first node N1 of the driving transistor DRT may be electrically connected to the anode electrode of the organic light emitting diode OLED, and may be a source node or a drain node.
  • the second node N2 of the driving transistor DRT may be electrically connected to a source node or a drain node of the switching transistor SWT, and may be a gate node.
  • the third node N3 of the driving transistor DRT may be electrically connected to the driving voltage line DVL for supplying the driving voltage EVDD, and may be a drain node or a source node.
  • the switching transistor SWT may be electrically connected between the data line DL and the second node N2 of the driving transistor DRT and may be turned on by receiving scan signals through the gate lines GL1 and GL2.
  • the switching transistor SWT When the switching transistor SWT is turned on, the data voltage Vdata supplied from the data driving circuit 120 is transferred to the second node N2 of the driving transistor DRT through the data line DL.
  • the storage capacitor Cstg may be electrically connected between the first node N1 and the second node N2 of the driving transistor DRT.
  • the storage capacitor Cstg may be a parasitic capacitor existing between the first node N1 and the second node N2 of the driving transistor DRT, or may be an external capacitor intentionally designed outside the driving transistor DRT. Can be.
  • the sensing transistor SENT connects the first node N1 and the sensing line SL of the driving transistor DRT, and the sensing line SL transfers a reference voltage to the first node N1 and transmits the first node N1.
  • the analog signal formed at N1) for example, voltage or current, may be transmitted to the pixel sensing circuit 130.
  • the pixel sensing circuit 130 measures the characteristics of the pixel P by using an analog signal Vsense or isense transmitted through the sensing line SL.
  • the threshold voltage, mobility, current characteristics, etc. of the driving transistor DRT can be determined.
  • the degree of deterioration of the organic light emitting diode OLED such as the parasitic capacitance of the organic light emitting diode OLED and the current characteristic, may be determined.
  • the current delivered to the first node N1 when the current delivered to the first node N1 is measured through the driving transistor DRT, the current capability of the driving transistor DRT may be measured.
  • the current flowing through the first node N1 to the organic light emitting diode OLED when the current flowing through the first node N1 to the organic light emitting diode OLED is measured, current characteristics of the organic light emitting diode OLED may be measured.
  • the pixel sensing circuit 130 may measure a current transmitted from the first node N1 or to the first node N1 and transmit the measured value to the data processing circuit 150 (refer to 150 of FIG. 1).
  • the data processing circuit may analyze the current to determine characteristics of each pixel P. FIG.
  • FIG. 3 is a diagram illustrating an exemplary configuration of a pixel sensing circuit.
  • the pixel sensing circuit 10 includes a plurality of channel circuits 11a, ..., 11n, and each channel circuit 11a, ..., 11n includes an analog-to-digital conversion (ADC).
  • ADC analog-to-digital conversion
  • the pixel currents Ipx_a, ..., Ipx_n transferred from the pixel P may be sensed through the analog-digital-converting units 14a, ..., 14n.
  • the pixel sensing circuit 10 may transmit sensing data S_DATA corresponding to the sensed pixel currents Ipx_a,..., Ipx_n to the data processing circuit.
  • each channel circuit (11a, ..., 11n) may include a separate analog-to-digital converter (14a, ..., 14n).
  • the analog-to-digital converters 14a, ..., 14n included in each of the channel circuits 11a, ..., 11n may have different characteristics due to differences in manufacturing processes or differences in surrounding environmental conditions. have.
  • the channel circuits 11a, ..., 11n each have the same pixel current Ipx_a, ..., Ipx_n depending on the characteristics of the analog-to-digital converters 14a, ..., 14n. Can be sensed by value.
  • the pixel sensing circuit 10 is provided with a test current source 16a, ..., 16n in each of the channel circuits 11a, ..., 11n to compensate for the sensing error of the channel circuits 11a, ..., 11n. ) May be included.
  • a current according to a predetermined value is output from the test current sources 16a, ..., 16n, and the data processing circuit is configured with a value sensed in the test mode and predetermined. Comparing the values, the sensing error of each channel circuit 11a, ..., 11n is calculated.
  • the data processing circuit may acquire the compensated sensing value by reflecting the sensing error from the value sensed in the sensing mode.
  • the first test current source 16a included in the first channel circuit 11a may have an offset error of ⁇ 3.
  • the first analog to digital converter 14a may have an offset error of two.
  • the sensing error of the first channel circuit 11a can be recognized as -1. Can be.
  • the data processing circuit may recognize the first pixel current Ipx_a as 103 by reflecting the sensing error ⁇ 1 at the sensing value 102. have.
  • the data processing circuit only reflected the error 2 of the analog-digital converter 14a at the sensing value 102 in the sensing mode, the first pixel current Ipx_a could be recognized as 100 equal to the actual value. Error -3 of the test current source 16a was additionally reflected to recognize 103 different from the actual value.
  • the error occurs not only in the analog-digital converters 14a, ..., 14n but also in the test current sources 16a, ..., 16n. According to the sensing error compensation method described with reference to FIG. There is a problem that an accurate sensing value for the current Ipx_a, ..., Ipx_n cannot be obtained.
  • FIG. 4 is a diagram illustrating an internal configuration of a pixel sensing circuit and a data processing circuit according to an exemplary embodiment.
  • a plurality of pixels P may be disposed in the panel 110.
  • the pixel sensing circuit 130 may include a plurality of channel circuits 410, a data transmission unit 420, and the like that sense the plurality of pixels P.
  • the data processing circuit 150 may include a data receiver 430, a sensing data compensator 440, an image data processor 450, and the like.
  • Each channel circuit 410 includes an analog-front-end (AFE) unit 412, an analog-digital-converter (ADC) unit 414, a test current source 416, and a current path.
  • AFE analog-front-end
  • ADC analog-digital-converter
  • the controller 418 may be included.
  • the analog shear 412 may preprocess an analog signal, for example, a current, transmitted to an input terminal.
  • the analog to digital converter 414 may convert the output signal of the analog shear unit 412 into digital data.
  • the data transmitter 420 may transmit the digital data transmitted from the analog-digital converter 414 to an external device, for example, the data processing circuit 150.
  • the pixel sensing circuit 130 may include a plurality of channel circuits 410 in order to sense the large number of pixels P within a short time.
  • Each channel circuit 410 shortens the sensing time of all the pixels P by simultaneously sensing at least one pixel P arranged in the panel 110 in parallel.
  • the plurality of channel circuits 410 are included in the pixel sensing circuit 130, there may be a problem that deviation occurs between the channel circuits 410.
  • each channel circuit 410 may include a test current source 416.
  • the test current source 416 may supply a test current to the analog shear 412.
  • the data processing circuit 150 may compensate for the deviation of the channel circuit 410, for example, the deviation of the sensing offset value, by using the digital data generated by the test current.
  • the data receiver 430 of the data processing circuit 150 receives digital data-sensing data S_DATA transmitted from the data transmitter 420, and the sensing data compensator 440 receives the received sensing data S_DATA. Deviation of each channel circuit 410 can be compensated for by using.
  • the sensing data compensator 440 applies the compensation value (for example, the sensing offset compensation value) to the sensing data S_DATA transmitted after the deviation compensation for each channel circuit 410 is completed. It may be delivered to the processing unit 450.
  • the compensation value for example, the sensing offset compensation value
  • the image data processor 450 may determine the characteristics of each pixel P using the compensated sensing data, and compensate the image data according to the characteristics of each pixel P.
  • the pixel sensing circuit 130 may further include a current path controller 418 to reflect the error of the test current source 416.
  • the current path controller 418 is configured to post-refer the first current supplied from the test current source 416 in the first mode (eg, the test mode), for example, the analog shear part 412 and the analog to digital converter ( 414), and in a second mode, for example, a sensing mode, a third current obtained by adding the second current supplied from the test current source 416 and the pixel current transmitted from each pixel P to the rear stage. I can deliver it.
  • the first mode eg, the test mode
  • a second mode for example, a sensing mode
  • I can deliver it.
  • the analog-to-digital converter 414 may generate first sensing data corresponding to the first current in the first mode, and generate second sensing data corresponding to the third current in the second mode.
  • the data processing circuit 150 may generate a sensing error value of each channel circuit using the first sensing data, and compensate for the second sensing data using the sensing error value.
  • the sensing error value determined through the first sensing data in the first mode includes an error of the test current source 416 and another configuration of the channel circuit 410-for example, an analog shear 412 and The error of the analog-digital converter 414 may be included.
  • the pixel sensing circuit 130 may increase the accuracy of compensation by the sensing error value detected through the first sensing data by generating the same error generating condition in the first mode. have.
  • the second sensing data includes the current supplied from the test current source 416 together with the pixel current. Accordingly, the second sensing data includes the error of the test current source 416 and the channel circuit 410. The errors of other components of the will be included. Since the same error is also included in the sensing error value detected through the first sensing data, the data processing circuit 150 may apply the sensing error value to the second sensing data to perform more accurate compensation.
  • FIG. 5 is a diagram illustrating a current flow in a first mode in a channel circuit according to an embodiment
  • FIG. 6 is a diagram illustrating a current flow in a second mode in a channel circuit according to an embodiment.
  • the current path control unit 418 may include a first selection unit 512, a current integration unit 514, a second selection unit 516, and the like.
  • the second selector 516 may selectively output the current supplied from the test current source 416 to the current integrator 514 or the first selector 512.
  • the second selector 516 may output the first current Ical1 supplied from the test current source 416 to the first selector 512. In the second mode, the second selector 516 may output the second current Ical2 supplied from the test current source 416 to the current integrator 514.
  • the first selector 512 may selectively output the current output from the second selector 516 or the current output from the current combiner 514. In the first mode, the first selector 512 may output the first current Ical1 output from the second selector 516. In the second mode, the first selector 512 may output a current output from the current integrator 514.
  • the current integrator 514 may generate a third current Isum by combining the current supplied from the test current source 416 and the pixel current Ipx delivered from the pixel P.
  • the current integration unit 514 may output the third current Isum to the first selector 512.
  • the current integrator 514 may be connected to the test current source 416 through the second selector 516.
  • the current integrator 514 may not receive current from the test current source 416.
  • the second selector 516 may transfer the current supplied from the test current source 416 to the first selector 512.
  • the current integration unit 514 may not receive the pixel current Ipx from the pixel P. In this case, as the switch located between the pixel P and the current integration unit 514 is opened, the pixel current Ipx may not be transferred to the current integration unit 514.
  • the current integrator 514 may not output the current to the first selector 512.
  • the current integrator 514 combines the second current Ical2 supplied from the test current source 416 and the pixel current Ipx delivered from each pixel P to add the third current Isum. And the third current Isum may be output to the first selector 512.
  • the first selector 512 and the second selector 516 may operate in synchronization with the control signals CTR1 and CTR2 received from the data processing circuit. For example, the first selector 512 and the second selector 516 operate in the first mode according to the first control signal CTR1, and the first selector (according to the second control signal CTR2). 512 and the second selector 516 may be operated in a second mode.
  • the analog shearing unit 412 may output an analog signal by preprocessing the current output from the first selecting unit 512.
  • the analog shear 412 may include an integrator 413.
  • the integrator 413 is connected in parallel with the capacitor Ci and the capacitor Ci, which are connected between the amplifier Ap and one input terminal of the amplifier Ap, for example, a negative input terminal and an output terminal.
  • the reset switch Sr may be included.
  • the current output from the first selector 512 may be integrated through the capacitor Ci, and the integrated value of the current signal may be transferred to the analog-digital converter 414.
  • the value integrated on the capacitor Ci can be reset by the reset switch Sr at the next measurement.
  • the amplifier Ap and the capacitor Ci included in the analog shearing unit 412 may generate an offset error in the analog signal output according to the characteristic.
  • the offset error may be included in the sensing data generated by the analog-digital converter 414.
  • the analog-to-digital converter 414 may generate the sensing data by converting the analog signal output from the analog shearing unit 412.
  • the analog-digital converter 414 In the first mode, the analog-digital converter 414 generates the first sensing data S_DATA1 corresponding to the first current Ical1, and the second sensing data corresponding to the third current Isum in the second mode. (S_DATA2) can be created.
  • the data transmitter 420 may transmit the first sensing data S_DATA1 and the second sensing data S_DATA2 to the data processing circuit.
  • the data processing circuit may generate a sensing error value of each channel circuit 410 using the first sensing data S_DATA1, and compensate for the second sensing data S_DATA2 using the sensing error value.
  • the test current source 516 included in the channel circuit 410 may have an offset error of -3.
  • the analog-to-digital converter 414 may have an offset error of two.
  • the data processing circuit can recognize the sensing error of the channel circuit 410 as -1.
  • the data processing circuit may recognize the sensing error of the channel circuit 410 by receiving the first sensing data S_DATA1 in the first mode.
  • the data processing circuit may receive second sensing data S_DATA2 corresponding to the third current Isum in which the current supplied from the test current source 416 and the pixel current are combined.
  • the test current source as well as the error of the sensing portion of the channel circuit 410-for example, the analog shearing unit 412 and the analog-digital converting unit 414.
  • An error of 416 is also included. Accordingly, when the sensing error ⁇ 1 recognized in the first mode is applied to the second sensing data S_DATA2, the pixel current 100 may be accurately determined.
  • FIG. 7 is a flowchart illustrating a panel driving method according to an embodiment.
  • the pixel sensing circuit may sense the first current supplied from the test current source to generate first sensing data and transmit the first sensing data to the data processing circuit (S700).
  • the data processing circuit may recognize a sensing error of each channel circuit by comparing a sensing value of the first current included in the first sensing data with a sensing value preset for the first current (S702).
  • the pixel sensing circuit may generate second sensing data by sensing a third current obtained by adding the second current supplied from the test current source and the pixel current delivered from each pixel to the data processing circuit.
  • the data processing circuit may obtain a sensing value for the pixel current by subtracting a sensing value preset for the second current from the sensing value of the third current included in the second sensing data.
  • the data processing circuit may obtain a compensated sensing value for the pixel current by applying the sensing error of the channel circuit, that is, the sensing error of each channel circuit recognized according to the first sensing data, to the sensing value for the pixel current. (S706).
  • the data processing circuit may compensate for the image data according to the characteristics of each pixel determined according to the compensated sensing value for the second sensing data.
  • the data driving circuit may drive each data line using the compensated image data.
  • the pixel sensing circuit generates only the digital data-the sensing data for the pixel-that senses each pixel, and the compensation for the digital data is performed in the data processing circuit.
  • the pixel sensing circuit may compensate for the digital data and transmit the compensated sensing data to the data processing circuit.
  • FIG. 8 is a diagram illustrating an internal configuration of a pixel sensing circuit according to another exemplary embodiment.
  • the pixel sensing circuit 830 may include a plurality of channel circuits 410, a memory 822, a deviation compensator 824, a data transmitter 420, and the like.
  • Each channel circuit 410 may include an analog shear unit 412, an analog to digital converter 414, a test current source 416, a current path controller 418, and the like.
  • Each channel circuit 410 senses a first current supplied from a test current source 416 in a first mode to generate first sensing data, and a second supply from a test current source 416 in a second mode.
  • the second sensing data may be generated by sensing a third current obtained by combining the current and the pixel current transmitted from each pixel.
  • the memory 822 may store digital data—first sensing data and second sensing data—output from each channel circuit 410.
  • the deviation compensator 824 may recognize a sensing error of each channel circuit 410 using the first sensing data, and compensate for the second sensing data using the recognized sensing error.
  • the data transmitter 420 may transmit the compensated second sensing data to the data processing circuit as the sensing data S_DATA.
  • the data processing circuit may grasp the characteristics of each pixel by directly using the sensing data S_DATA without a separate sensing value compensation process.
  • FIG. 9 is a diagram illustrating a configuration of a channel circuit according to another embodiment.
  • the current path controller 418 may include a first selector 512, a current combiner 514, a second selector 516, and the like.
  • the analog shear 412 may include an integrator 413.
  • the integrator 413 is connected in parallel with the capacitor Ci and the capacitor Ci, which are connected between the amplifier Ap and one input terminal of the amplifier Ap, for example, a negative input terminal and an output terminal.
  • the reset switch Sr may be included.
  • the analog-digital converter 414 may convert the analog signal output from the analog shear unit 412 into digital data and store the same in the memory 822.
  • the first selector 512 and the second selector 516 may be operated in synchronization with the control signal CTR3 generated internally, for example, the deviation compensator 824. have.
  • the first selector 512 and the second selector 516 may be operated in the first mode or in the second mode according to the control signal CTR3.
  • the current path controller may not include the first selector and the second selector according to an embodiment.
  • FIG. 10 is a diagram illustrating a configuration of a channel circuit according to another embodiment.
  • the channel circuit 910 may include an analog shear unit 412, an analog digital converter 414, a test current source 416, a current path controller 918, a path switch Sp, and the like. Can be.
  • the current path control unit 918 may include a current integrating unit 514 for outputting the sum of the current delivered to the first input terminal IN1 and the current delivered to the second input terminal.
  • the first input terminal IN1 of the current integration unit 514 may be connected to each pixel P through the path switch Sp.
  • the path switch Sp may be opened in the first mode and closed in the second mode.
  • the current integrating unit 514 When the path switch Sp is opened in the first mode, the current integrating unit 514 outputs the sum of the zero current formed at the first input terminal IN1 and the first current supplied by the test current source 416. can do. In substantially the first mode, the current integrator 514 may output only the first current supplied by the test current source 416.
  • the current integrating unit 514 may output the sum of the pixel current delivered to the first input terminal IN1 and the second current supplied by the test current source 416. .
  • the channel circuit 910 senses the current supplied by the test current source 416 in the first mode to generate the first sensing data, and supplies it from the test current source in the second mode.
  • the second sensing data may be generated by sensing a current in which the current to be combined with the pixel current delivered from each pixel is sensed.
  • the pixel sensing circuit may transmit the first sensing data and the second sensing data to the data processing circuit, and the data processing circuit recognizes the sensing error of each channel circuit using the first sensing data, and uses the sensing error.
  • the second sensing data may be compensated for, and the image data may be compensated according to the characteristics of each pixel identified according to the second sensing data.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 각 채널회로 오차 센싱에 사용된 테스트전류를 화소전류를 센싱할 때에도 함께 공급함으로써 테스트전류 자체에서 포함된 오차도 함께 보상할 수 있는 화소센싱장치에 관한 것이다.

Description

화소센싱장치 및 패널구동장치
본 발명은 표시장치를 구동하는 기술에 관한 것이다.
표시장치에는 패널에 배치되는 화소들을 구동하기 위한 소스드라이버가 포함된다.
소스드라이버는 영상데이터에 따라 데이터전압을 결정하고, 이러한 데이터전압을 화소들로 공급함으로써 각 화소의 밝기를 제어한다.
한편, 동일한 데이터전압이 공급되더라도 화소들의 특성에 따라 각 화소의 밝기는 달라질 수 있다. 예를 들어, 화소에는 구동트랜지스터가 포함되는데, 구동트랜지스터의 문턱전압이 달라지면 동일한 데이터전압이 공급되더라도 화소의 밝기가 달라진다. 소스드라이버가 이러한 화소들의 특성변화를 고려하지 않게 되면 화소들이 원하지 않는 밝기로 구동되고, 화질이 저하되는 문제가 발생할 수 있다.
구체적으로, 화소들은 시간에 따라 혹은 주변 환경에 따라 특성이 변한다. 이때, 소스드라이버가 화소들의 변화된 특성을 고려하지 않고 데이터전압을 공급하게 되면, 화질이 저하되는 문제-예를 들어, 화면얼룩 등의 문제-가 발생한다.
이러한 화질 저하의 문제를 개선하기 위해 표시장치는 화소들의 특성을 센싱하는 화소센싱장치를 포함할 수 있다.
화소센싱장치는 각 화소와 연결되는 센싱라인을 통해 각 화소에 대한 아날로그신호를 수신할 수 있다. 그리고, 화소센싱장치는 아날로그신호를 화소센싱데이터로 변환하여 타이밍컨트롤러로 전송하는데, 타이밍컨트롤러는 이러한 화소센싱데이터를 통해 각 화소의 특성을 파악하게 된다. 그리고, 타이밍컨트롤러는 각 화소의 특성을 반영하여 영상데이터를 보상함으로써 화소의 편차에 따른 화질 저하의 문제를 개선시킬 수 있다.
한편, 화소센싱장치는 패널에 배치되는 많은 화소들-예를 들어, 수 천 개 이상의 많은 화소들-을 짧은 시간 내에 측정하기 위해 다수의 채널회로를 포함할 수 있다. 그런데, 이러한 다수의 채널회로는 제조 과정에 따라, 혹은, 주변 환경에 따라 편차를 가지게 됨으로써 센싱의 정확도를 낮추는 문제를 일으키고 있다.
이러한 배경에서, 본 발명의 목적은, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상하는 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서, 제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로; 및 상기 제1센싱데이터 및 상기 제2센싱데이터를 데이터처리회로로 전송하는 데이터전송부를 포함하고, 상기 데이터처리회로는 상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차을 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하며, 상기 제2센싱데이터에 따라 파악되는 각 화소의 특성에 따라 영상데이터를 보상처리하는 화소센싱장치를 제공한다.
각 채널회로는, 상기 테스트전류소스에서 공급되는 상기 제2전류와 상기 화소전류를 합쳐 상기 제3전류를 생성하는 전류통합부, 상기 제1전류 혹은 상기 제3전류를 선택적으로 출력하는 제1선택부, 및 상기 제1모드에서 상기 테스트전류소스에서 공급되는 상기 제1전류를 상기 제1선택부로 출력하고, 상기 제2모드에서 상기 테스트전류소스에서 공급되는 상기 제2전류를 상기 전류통합부로 출력하는 제2선택부를 포함할 수 있다. 그리고, 상기 제1선택부 및 상기 제2선택부는 상기 데이터처리회로로부터 수신되는 제어신호에 동기화되어 작동될 수 있다.
각 채널회로는, 상기 제1모드에서는 상기 제1전류를 전달받고 상기 제2모드에서는 상기 제3전류를 전달받는 아날로그전단(Analog-Front-End)부, 및 상기 아날로그전단부의 출력신호를 디지털데이터로 변환하여 상기 제1모드에서 상기 제1센싱데이터를 생성하고, 상기 제2모드에서 상기 제2센싱데이터를 생성하는 아날로그디지털변환(Analog-Digital-Convert)부를 포함하고, 적어도 둘 이상의 채널회로는 상기 아날로그전단부 혹은 상기 아날로그디지털변환부의 오프셋오차가 상이할 수 있다. 그리고, 상기 아날로그전단부는, 증폭기, 상기 증폭기의 일 입력단자와 출력단자 사이에 연결되는 캐패시터 및 상기 캐패시터와 병렬로 연결되는 리셋스위치를 포함하고, 입력되는 전류를 적분한 값을 상기 아날로그디지털변환부로 전달할 수 있다.
제1입력단자로 전달되는 전류와 제2입력단자로 전달되는 전류를 합쳐서 출력하는 전류통합부를 포함하고, 상기 제1입력단자는 상기 각 화소와 스위치를 통해 연결되고, 상기 스위치는 상기 제1모드에서 오픈(open)되고 상기 제2모드에서 클로즈(close)될 수 있다.
상기 각 화소에는 구동트랜지스터 및 유기발광다이오드가 제1노드에 연결되도록 배치되고, 상기 구동트랜지스터의 제어에 따라 상기 유기발광다이오드로 공급되는 구동전류가 제어될 수 있다. 그리고, 상기 화소전류는 상기 구동트랜지스터를 거쳐 상기 제1노드로 전달되는 전류이거나 상기 제1노드를 거쳐 상기 유기발광다이오드로 흐르는 전류일 수 있다. 그리고, 이러한 화소센싱장치는 영상데이터에 따른 데이터전압을 상기 구동트랜지스터의 게이트 노드로 공급하는 데이터구동회로를 더 포함할 수 있다.
다른 측면에서, 본 발명은, 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서, 제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로; 상기 제1센싱데이터 및 상기 제2센싱데이터를 저장하는 메모리; 상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차를 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하는 편차보상부; 및 각 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 상기 제2센싱데이터를 전송하는 데이터전송부를 포함하는 화소센싱장치를 제공한다.
상기 각 화소에는 구동트랜지스터 및 유기발광다이오드가 제1노드에 연결되도록 배치되고, 상기 구동트랜지스터의 제어에 따라 상기 유기발광다이오드로 공급되는 구동전류가 제어될 수 있다. 그리고, 상기 화소전류는 상기 구동트랜지스터를 거쳐 상기 제1노드로 전달되는 전류이거나 상기 제1노드를 거쳐 상기 유기발광다이오드로 흐르는 전류일 수 있다. 그리고, 이러한 화소센싱장치는 영상데이터에 따른 데이터전압을 상기 구동트랜지스터의 게이트 노드로 공급하는 데이터구동회로를 더 포함할 수 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상할 수 있게 된다.
도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 2는 도 1의 각 화소에 대한 구조 및 데이터구동회로와 화소센싱회로에서 화소로 입출력되는 신호를 나타내는 도면이다.
도 3은 화소센싱회로의 일 예시 구성을 나타내는 도면이다.
도 4는 일 실시예에 따른 화소센싱회로 및 데이터처리회로의 내부 구성을 나타내는 도면이다.
도 5는 일 실시예에 따른 채널회로에서 제1모드의 전류 흐름을 나타내는 도면이다.
도 6은 일 실시예에 따른 채널회로에서 제2모드의 전류 흐름을 나타내는 도면이다.
도 7은 일 실시예에 따른 패널구동방법의 흐름도이다.
도 8은 다른 실시예에 따른 화소센싱회로의 내부 구성을 나타내는 도면이다.
도 9는 다른 실시예에 따른 채널회로의 구성을 나타내는 도면이다.
도 10은 또 다른 실시예에 따른 채널회로의 구성을 나타내는 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 1을 참조하면, 표시장치(100)는 패널(110) 및 패널(110)을 구동하는 패널구동장치(120, 130, 140, 150)를 포함할 수 있다.
패널(110)에는 복수의 데이터라인(DL), 복수의 게이트라인(GL) 및 복수의 센싱라인(SL)이 배치되고, 복수의 화소(P)가 배치될 수 있다.
패널(110)에 포함되는 적어도 하나의 구성을 구동하는 장치들(120, 130, 140, 150)이 패널구동장치로 호칭될 수 있다. 예를 들어, 데이터구동회로(120), 화소센싱회로(130), 게이트구동회로(140), 데이터처리회로(150) 등이 패널구동장치로 호칭될 수 있다.
전술한 각각의 회로(120, 130, 140, 150)가 패널구동장치로 호칭될 수 있고, 전체 혹은 복수의 회로가 패널구동장치로 호칭될 수도 있다.
패널구동장치에서, 게이트구동회로(140)는 턴온전압 혹은 턴오프전압의 스캔신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 스캔신호가 화소(P)로 공급되면 화소(P)는 데이터라인(DL)과 연결되고 턴오프전압의 스캔신호가 화소(P)로 공급되면 화소(P)와 데이터라인(DL)의 연결은 해제된다.
패널구동장치에서, 데이터구동회로(120)는 데이터라인(DL)으로 데이터전압을 공급한다. 데이터라인(DL)으로 공급된 데이터전압은 스캔신호에 따라 데이터라인(DL)과 연결된 화소(P)로 전달되게 된다.
패널구동장치에서, 화소센싱회로(130)는 각 화소(P)에 형성되는 아날로그신호-예를 들어, 전압, 전류 등-를 수신한다. 화소센싱회로(130)는 스캔신호에 따라 각 화소(P)와 연결될 수도 있고, 별도의 센싱신호에 따라 각 화소(P)와 연결될 수도 있다. 이때, 별도의 센싱신호는 게이트구동회로(140)에 의해 생성될 수 있다.
패널구동장치에서, 데이터처리회로(150)는 게이트구동회로(140) 및 데이터구동회로(120)로 각종 제어신호를 공급할 수 있다. 데이터처리회로(150)는 각 프레임에서 구현하는 타이밍에 따라 스캔이 시작되도록 하는 게이트제어신호(GCS)를 생성하여 게이트구동회로(140)로 전송할 수 있다. 그리고, 데이터처리회로(150)는 외부에서 입력되는 영상데이터를 데이터구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환한 영상데이터(RGB)를 데이터구동회로(120)로 출력할 수 있다. 또한, 데이터처리회로(150)는 각 타이밍에 맞게 데이터구동회로(120)가 각 화소(P)로 데이터전압을 공급하도록 제어하는 데이터제어신호(DCS)를 전송할 수 있다.
데이터처리회로(150)는 화소(P)의 특성에 따라 영상데이터(RGB)를 보상하여 전송할 수 있다. 이때, 데이터처리회로(150)는 화소센싱회로(130)로부터 센싱데이터(S_DATA)를 수신할 수 있다. 센싱데이터(S_DATA)에는 화소(P)의 특성에 대한 측정값이 포함될 수 있다.
한편, 데이터구동회로(120)는 소스드라이버라는 명칭으로 불리울 수 있다. 그리고, 게이트구동회로(140)는 게이트드라이버라는 명칭으로 불리울 수 있다. 그리고, 데이터처리회로(150)는 타이밍컨트롤러라는 명칭으로 불리울 수 있다. 데이터구동회로(120)와 화소센싱회로(130)는 하나의 집적회로(125)에 포함되어 있으면서, 소스드라이버IC(Integrated Circuit)라는 명칭으로 불리울 수 있다. 또한, 데이터구동회로(120), 화소센싱회로(130) 및 데이터처리회로(150)는 하나의 집적회로에 포함되어 있으면서, 통합IC라는 명칭으로 불리울 수 있다. 본 실시예가 이러한 명칭으로 제한되는 것은 아니나, 아래 실시예에 대한 설명에서는 소스드라이버, 게이트드라이버, 타이밍컨트롤러 등에서 일반적으로 알려진 일부 구성들의 설명은 생략한다. 따라서, 실시예에 대한 이해에 있어서는 이러한 일부 구성들이 생략되어 있는 것을 고려하여야 한다.
한편, 패널(110)은 유기발광표시패널일 수 있다. 이때, 패널(110)에 배치되는 화소(P)들은 유기발광다이오드(OLED: Organic Light Emitting Diode) 및 하나 이상의 트랜지스터를 포함할 수 있다. 각 화소(P)에 포함되는 유기발광다이오드(OLED) 및 트랜지스터의 특성은 시간 혹은 주변 환경에 따라 변할 수 있다. 일 실시예에 따른 화소센싱회로(130)는 각 화소(P)에 포함된 이러한 구성요소들의 특성을 센싱하여 데이터처리회로(150)로 전송할 수 있다.
도 2는 도 1의 각 화소에 대한 구조 및 데이터구동회로와 화소센싱회로에서 화소로 입출력되는 신호를 나타내는 도면이다.
도 2를 참조하면, 화소(P)는 유기발광다이오드(OLED), 구동트랜지스터(DRT), 스위칭트랜지스터(SWT), 센싱트랜지스터(SENT) 및 스토리지캐패시터(Cstg) 등을 포함할 수 있다.
유기발광다이오드(OLED)는 애노드전극, 유기층 및 캐소드전극 등으로 이루어질 수 있다. 구동트랜지스터(DRT)의 제어에 따라 애노드전극은 구동전압(EVDD)과 연결되고 캐소드전극은 기저전압(EVSS)과 연결되면서 발광하게 된다.
구동트랜지스터(DRT)는 유기발광다이오드(OLED)로 공급되는 구동전류를 제어함으로써 유기발광다이오드(OLED)의 밝기를 제어할 수 있다.
구동트랜지스터(DRT)의 제1노드(N1)는 유기발광다이오드(OLED)의 애노드전극과 전기적으로 연결될 수 있으며, 소스 노드 혹은 드레인 노드일 수 있다. 구동트랜지스터(DRT)의 제2노드(N2)는 스위칭트랜지스터(SWT)의 소스 노드 혹은 드레인 노드와 전기적으로 연결될 수 있으며, 게이트 노드일 수 있다. 구동트랜지스터(DRT)의 제3노드(N3)는 구동전압(EVDD)을 공급하는 구동전압라인(DVL)과 전기적으로 연결될 수 있으며, 드레인 노드 혹은 소스 노드일 수 있다.
스위칭트랜지스터(SWT)는 데이터라인(DL)과 구동트랜지스터(DRT)의 제2노드(N2) 사이에 전기적으로 연결되고, 게이트 라인(GL1 및 GL2)을 통해 스캔신호를 공급받아 턴온될 수 있다.
스위칭트랜지스터(SWT)가 턴온되면 데이터라인(DL)을 통해 데이터구동회로(120)로부터 공급된 데이터전압(Vdata)이 구동트랜지스터(DRT)의 제2노드(N2)로 전달되게 된다.
스토리지캐패시터(Cstg)는 구동트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 전기적으로 연결될 수 있다.
스토리지캐패시터(Cstg)는 구동트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 존재하는 기생캐패시터일 수도 있고, 구동트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터일 수 있다.
센싱트랜지스터(SENT)는 구동트랜지스터(DRT)의 제1노드(N1)와 센싱라인(SL)을 연결시키고, 센싱라인(SL)은 제1노드(N1)로 기준전압을 전달하고 제1노드(N1)에 형성되는 아날로그신호-예를 들어, 전압 혹은 전류-를 화소센싱회로(130)로 전달할 수 있다.
그리고, 화소센싱회로(130)는 센싱라인(SL)을 통해 전달되는 아날로그신호(Vsense 혹은 Isense)를 이용하여 화소(P)의 특성을 측정하게 된다.
제1노드(N1)의 전압을 측정하면, 구동트랜지스터(DRT)의 문턱전압, 이동도(mobility), 전류특성 등을 파악할 수 있다. 또한, 제1노드(N1)의 전압을 측정하면, 유기발광다이오드(OLED)의 기생정전용량, 전류특성 등의 유기발광다이오드(OLED)의 열화정도를 파악할 수 있다.
또한, 구동트랜지스터(DRT)를 거쳐 제1노드(N1)로 전달되는 전류를 측정하면, 구동트랜지스터(DRT)의 전류 능력을 측정할 수 있다. 그리고, 제1노드(N1)를 거쳐 유기발광다이오드(OLED)로 흐르는 전류를 측정하면, 유기발광다이오드(OLED)의 전류 특성을 측정할 수 있다.
화소센싱회로(130)는 제1노드(N1)로부터 전달되거나 제1노드(N1)로 전달되는 전류를 측정하고 측정값을 데이터처리회로(도 1의 150 참조)로 전송할 수 있다. 그리고, 데이터처리회로(도 1의 150 참조)는 이러한 전류를 분석하여 각 화소(P)의 특성을 파악할 수 있다.
도 3은 화소센싱회로의 일 예시 구성을 나타내는 도면이다.
도 3을 참조하면, 화소센싱회로(10)는 복수의 채널회로(11a, ..., 11n)를 포함하고, 각각의 채널회로(11a, ..., 11n)는 아날로그디지털변환(ADC: Analog-Digital-Convert)부(14a, ..., 14n)를 통해 화소(P)에서 전달되는 화소전류(Ipx_a, ..., Ipx_n)를 센싱할 수 있다. 그리고, 화소센싱회로(10)는 센싱된 화소전류(Ipx_a, ..., Ipx_n)에 대응되는 센싱데이터(S_DATA)를 데이터처리회로로 전송할 수 있다.
한편, 각각의 채널회로(11a, ..., 11n)는 별도의 아날로그디지털변환부(14a, ..., 14n)를 포함할 수 있다. 그런데, 각각의 채널회로(11a, ..., 11n)에 포함된 아날로그디지털변환부(14a, ..., 14n)는 제조 공정의 차이 혹은 주변 환경 조건의 차이에 의해 서로 다른 특성을 가질 수 있다. 그리고, 이러한 아날로그디지털변환부(14a, ..., 14n)의 특성 차이에 따라 각각의 채널회로(11a, ..., 11n)는 동일한 화소전류(Ipx_a, ..., Ipx_n)를 서로 다른 값으로 센싱할 수 있다.
화소센싱회로(10)는 채널회로(11a, ..., 11n)의 센싱오차를 보상하기 위해 각각의 채널회로(11a, ..., 11n)에 테스트전류소스(16a, ..., 16n)를 더 포함시킬 수 있다. 화소센싱회로(10)가 테스트모드로 작동할 때, 테스트전류소스(16a, ..., 16n)에서는 미리 정해진 값에 따른 전류가 출력되는데, 데이터처리회로는 테스트모드에서 센싱된 값과 미리 정해진 값을 비교하여 각 채널회로(11a, ..., 11n)의 센싱오차를 계산한다. 그리고, 데이터처리회로는 센싱모드에서 센싱된 값에서 센싱오차를 반영하여 보상된 센싱값을 획득하게 된다.
그런데, 이러한 센싱오차 보상방식은 테스트전류소스(16a, ..., 16n) 자체에 오차가 있는 경우, 효용성이 낮아지게 된다.
Figure PCTKR2018002441-appb-T000001
표 1을 참조하면, 제1채널회로(11a)에 포함된 제1테스트전류소스(16a)는 -3의 오프셋오차를 가질 수 있다. 그리고, 제1아날로그디지털변환부(14a)는 2의 오프셋오차를 가질 수 있다. 그런데, 데이터처리회로는 제1테스트전류소스(16a) 및 제1아날로그디지털변환부(14a) 각각의 오차를 구분하기 어렵기 때문에, 제1채널회로(11a)의 센싱오차를 -1로 인식할 수 있다. 그리고, 데이터처리회로는 센싱모드에서 제1화소전류(Ipx_a)에 대한 센싱값이 102로 확인되면, 센싱값 102에서 센싱오차 -1을 반영하여 제1화소전류(Ipx_a)를 103으로 인식할 수 있다. 데이터처리회로가 센싱모드에서의 센싱값 102에서 아날로그디지털변환부(14a)의 오차 2만 반영하였다면 제1화소전류(Ipx_a)는 실제값과 동일한 100으로 인식될 수 있었으나, 센싱값 보상에서 제1테스트전류소스(16a)의 오차 -3가 추가적으로 반영되어 실제값과 다른 103이 인식되었다.
아날로그디지털변환부(14a, ..., 14n) 뿐만 아니라 테스트전류소스(16a, ..., 16n)에도 오차가 발생하기 때문에 도 3을 참조하여 설명한 센싱오차 보상방식에 의하면 데이터처리회로가 화소전류(Ipx_a, ..., Ipx_n)에 대한 정확한 센싱값을 획득하지 못하는 문제가 있다.
도 4는 일 실시예에 따른 화소센싱회로 및 데이터처리회로의 내부 구성을 나타내는 도면이다.
도 4를 참조하면, 패널(110)에는 복수의 화소(P)가 배치될 수 있다. 그리고, 화소센싱회로(130)는 복수의 화소(P)를 센싱하는 복수의 채널회로(410) 및 데이터전송부(420) 등을 포함할 수 있다. 그리고, 데이터처리회로(150)는 데이터수신부(430), 센싱데이터보상부(440), 영상데이터처리부(450) 등을 포함할 수 있다.
각각의 채널회로(410)는 아날로그전단(AFE: Analog-Front-End)부(412), 아날로그디지털변환(ADC: Analog-Digital-Convert)부(414), 테스트전류소스(416), 전류경로제어부(418) 등을 포함할 수 있다.
아날로그전단부(412)는 입력단으로 전달되는 아날로그신호-예를 들어, 전류-를 전처리할 수 있다.
아날로그디지털변환부(414)는 아날로그전단부(412)의 출력신호를 디지털데이터로 변환할 수 있다.
그리고, 데이터전송부(420)는 아날로그디지털변환부(414)로부터 전달되는 디지털데이터를 외부-예를 들어, 데이터처리회로(150)-로 전송할 수 있다.
한편, 패널(110)에는 많은 화소(P)가 배치되기 때문에 이러한 많은 화소(P)를 짧은 시간 내에 센싱하기 위해 화소센싱회로(130)에는 다수의 채널회로(410)가 포함될 수 있다. 각각의 채널회로(410)는 패널(110)에 배치되는 적어도 하나의 화소(P)를 병렬적으로 동시에 센싱함으로써 전체 화소(P)에 대한 센싱 시간을 단축하게 된다.
그런데, 화소센싱회로(130)에 복수의 채널회로(410)가 포함됨으로써 채널회로(410) 사이에 편차가 생기는 문제가 발생할 수 있다.
이러한 채널회로(410)의 편차를 보상하기 위해 각 채널회로(410)는 테스트전류소스(416)를 포함할 수 있다. 테스트전류소스(416)는 아날로그전단부(412)로 테스트전류를 공급할 수 있다.
그리고, 데이터처리회로(150)는 테스트전류에 의해 생성된 디지털데이터를 이용하여 채널회로(410)의 편차-예를 들어, 센싱 오프셋값 편차-를 보상할 수 있다.
데이터처리회로(150)의 데이터수신부(430)는 데이터전송부(420)에서 전송되는 디지털데이터-센싱데이터(S_DATA)-를 수신하고, 센싱데이터보상부(440)는 수신된 센싱데이터(S_DATA)를 이용하여 각 채널회로(410)의 편차를 보상할 수 있다.
센싱데이터보상부(440)는 각 채널회로(410)에 대한 편차 보상이 완료되면, 그 후에 전달되는 센싱데이터(S_DATA)에 대해 보상값-예를 들어, 센싱 오프셋 보상값-을 적용하여 영상데이터처리부(450)로 전달할 수 있다.
그리고, 영상데이터처리부(450)는 보상된 센싱데이터를 이용하여 각 화소(P)의 특성을 파악하고, 각 화소(P)의 특성에 맞게 영상데이터를 보상처리할 수 있다.
한편, 화소센싱회로(130)는 테스트전류소스(416)의 오차를 반영하기 위해 전류경로제어부(418)를 더 포함할 수 있다.
전류경로제어부(418)는 제1모드-예를 들어, 테스트모드-에서는 테스트전류소스(416)에서 공급되는 제1전류를 후단-예를 들어, 아날로그전단부(412) 및 아날로그디지털변환부(414)-으로 전달하고, 제2모드-예를 들어, 센싱모드-에서는 테스트전류소스(416)에서 공급되는 제2전류와 각 화소(P)에서 전달되는 화소전류가 합쳐진 제3전류를 후단으로 전달할 수 있다.
그리고, 아날로그디지털변환부(414)는 제1모드에서, 제1전류에 대응되는 제1센싱데이터를 생성하고, 제2모드에서, 제3전류에 대응되는 제2센싱데이터를 생성할 수 있다. 그리고, 데이터처리회로(150)는 제1센싱데이터를 이용하여 각 채널회로의 센싱오차값을 생성하고, 이러한 센싱오차값을 이용하여 제2센싱데이터를 보상할 수 있다.
원리상으로 보면, 제1모드에서 제1센싱데이터를 통해 파악된 센싱오차값에는 테스트전류소스(416)의 오차와 채널회로(410)의 다른 구성-예를 들어, 아날로그전단부(412) 및 아날로그디지털변환부(414)-의 오차가 포함될 수 있다. 그런데, 화소센싱회로(130)는 제2센싱데이터를 생성할 때, 제1모드에서의 오차발생조건을 동일하게 발생시킴으로써 제1센싱데이터를 통해 파악된 센싱오차값에 의한 보상의 정확도를 높일 수 있다. 구체적으로, 제2센싱데이터는 화소전류와 더불어 테스트전류소스(416)에서 공급되는 전류가 더 포함되게 되는데, 이에 따라, 제2센싱데이터에는 테스트전류소스(416)의 오차와 채널회로(410)의 다른 구성의 오차가 포함되게 된다. 제1센싱데이터를 통해 파악된 센싱오차값에도 동일한 오차가 포함되어 있기 때문에, 데이터처리회로(150)는 이러한 센싱오차값을 제2센싱데이터에 적용하여 보다 정확한 보상을 수행할 수 있다.
도 5는 일 실시예에 따른 채널회로에서 제1모드의 전류 흐름을 나타내는 도면이고, 도 6은 일 실시예에 따른 채널회로에서 제2모드의 전류 흐름을 나타내는 도면이다.
도 5 및 도 6을 참조하면, 전류경로제어부(418)는 제1선택부(512), 전류통합부(514) 및 제2선택부(516) 등을 포함할 수 있다.
제2선택부(516)는 테스트전류소스(416)에서 공급되는 전류를 전류통합부(514) 혹은 제1선택부(512)로 선택적으로 출력할 수 있다.
제1모드에서 제2선택부(516)는 테스트전류소스(416)에서 공급되는 제1전류(Ical1)를 제1선택부(512)로 출력할 수 있다. 그리고, 제2모드에서 제2선택부(516)는 테스트전류소스(416)에서 공급되는 제2전류(Ical2)를 전류통합부(514)로 출력할 수 있다.
제1선택부(512)는 제2선택부(516)에서 출력하는 전류 혹은 전류통합부(514)에서 출력하는 전류를 선택적으로 출력할 수 있다. 제1모드에서, 제1선택부(512)는 제2선택부(516)에서 출력하는 제1전류(Ical1)를 출력할 수 있다. 그리고, 제2모드에서, 제1선택부(512)는 전류통합부(514)에서 출력하는 전류를 출력할 수 있다.
전류통합부(514)는 테스트전류소스(416)에서 공급되는 전류와 화소(P)에서 전달되는 화소전류(Ipx)를 합쳐서 제3전류(Isum)를 생성할 수 있다. 그리고, 전류통합부(514)는 제3전류(Isum)를 제1선택부(512)로 출력할 수 있다. 전류통합부(514)는 제2선택부(516)를 통해 테스트전류소스(416)에 연결될 수 있다.
제1모드에서, 전류통합부(514)는 테스트전류소스(416)로부터 전류를 공급받지 않을 수 있다. 이때, 제2선택부(516)는 테스트전류소스(416)에서 공급되는 전류를 제1선택부(512)로 전달할 수 있다. 제1모드에서, 전류통합부(514)는 화소(P)로부터 화소전류(Ipx)를 전달받지 않을 수 있다. 이때, 화소(P)와 전류통합부(514) 사이에 위치하는 스위치가 개방되면서 화소전류(Ipx)가 전류통합부(514)로 전달되지 않을 수 있다. 제1모드에서, 전류통합부(514)는 제1선택부(512)로 전류를 출력하지 않을 수 있다.
제2모드에서, 전류통합부(514)는 테스트전류소스(416)에서 공급되는 제2전류(Ical2)와 각 화소(P)에서 전달되는 화소전류(Ipx)를 합쳐 제3전류(Isum)를 생성하고 제3전류(Isum)를 제1선택부(512)로 출력할 수 있다.
제1선택부(512) 및 제2선택부(516)는 데이터처리회로로부터 수신되는 제어신호(CTR1, CTR2)에 동기화되어 작동될 수 있다. 예를 들어, 제1제어신호(CTR1)에 따라 제1선택부(512) 및 제2선택부(516)는 제1모드로 작동하고, 제2제어신호(CTR2)에 따라 제1선택부(512) 및 제2선택부(516)는 제2모드로 작동될 수 있다.
아날로그전단부(412)는 제1선택부(512)에서 출력되는 전류를 전처리하여 아날로그신호를 출력할 수 있다.
아날로그전단부(412)는 적분기(413)를 포함할 수 있다. 그리고, 적분기(413)는 증폭기(Ap), 증폭기(Ap)의 일 입력단자-예를 들어, 마이너스 입력단자-와 출력단자 사이에 연결되는 캐패시터(Ci) 및 캐패시터(Ci)와 병렬로 연결되는 리셋스위치(Sr) 등을 포함할 수 있다.
제1선택부(512)에서 출력되는 전류는 캐패시터(Ci)를 통해 적분되면서 아날로그디지털변환부(414)로는 전류신호의 적분값이 전달될 수 있다. 캐패시터(Ci)에 적분된 값은 다음 번 측정에서 리셋스위치(Sr)에 의해 리셋될 수 있다.
아날로그전단부(412)에 포함된 증폭기(Ap), 캐패시터(Ci) 등은 특성에 따라 출력되는 아날로그신호에 오프셋 오차를 발생시킬 수 있다. 그리고, 이러한 오프셋 오차는 아날로그디지털변환부(414)를 통해 생성되는 센싱데이터에 포함될 수 있다.
아날로그디지털변환부(414)는 아날로그전단부(412)에서 출력되는 아날로그신호를 변환하여 센싱데이터를 생성할 수 있다.
제1모드에서, 아날로그디지털변환부(414)는 제1전류(Ical1)에 대응되는 제1센싱데이터(S_DATA1)를 생성하고, 제2모드에서 제3전류(Isum)에 대응되는 제2센싱데이터(S_DATA2)를 생성할 수 있다. 그리고 데이터전송부(420)는 제1센싱데이터(S_DATA1) 및 제2센싱데이터(S_DATA2)를 데이터처리회로로 전송할 수 있다.
데이터처리회로는 제1센싱데이터(S_DATA1)를 이용하여 각 채널회로(410)의 센싱오차값을 생성하고, 이러한 센싱오차값을 이용하여 제2센싱데이터(S_DATA2)를 보상할 수 있다.
Figure PCTKR2018002441-appb-T000002
표 2를 참조하면, 채널회로(410)에 포함된 테스트전류소스(516)는 -3의 오프셋오차를 가질 수 있다. 그리고, 아날로그디지털변환부(414)는 2의 오프셋오차를 가질 수 있다. 그런데, 데이터처리회로는 테스트전류소스(516) 및 아날로그디지털변환부(414) 각각의 오차를 구분하기 어렵기 때문에, 채널회로(410)의 센싱오차를 -1로 인식할 수 있다. 데이터처리회로는 제1모드에서 제1센싱데이터(S_DATA1)를 수신하여 채널회로(410)의 센싱오차를 인식할 수 있다.
제2모드에서, 데이터처리회로는 테스트전류소스(416)에서 공급되는 전류와 화소전류가 합쳐진 제3전류(Isum)에 대응되는 제2센싱데이터(S_DATA2)를 수신할 수 있다. 제2센싱데이터(S_DATA2)에 포함된 센싱값 99에는 채널회로(410)의 센싱부분 구성-예를 들어, 아날로그전단부(412) 및 아날로그디지털변환부(414)-의 오차 뿐만 아니라 테스트전류소스(416)의 오차도 포함되어 있다. 이에 따라, 제2센싱데이터(S_DATA2)에 제1모드에서 인식한 센싱오차 -1을 적용하면 화소전류 100을 정확하게 파악할 수 있다.
도 7은 일 실시예에 따른 패널구동방법의 흐름도이다.
도 7을 참조하면, 화소센싱회로는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고 데이터처리회로로 전송할 수 있다(S700).
데이터처리회로는 제1센싱데이터에 포함된 제1전류의 센싱값을 제1전류에 대하여 미리 설정된 센싱값과 비교하여 각 채널회로의 센싱오차를 인식할 수 있다(S702).
그리고, 화소센싱회로는 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하고 데이터처리회로로 전송할 수 있다(S704).
데이터처리회로는 제2센싱데이터에 포함된 제3전류의 센싱값에서 제2전류에 대하여 미리 설정된 센싱값을 빼서 화소전류에 대한 센싱값을 획득할 수 있다. 그리고, 데이터처리회로는 화소전류에 대한 센싱값에 채널회로의 센싱오차-제1센싱데이터에 따라 인식된 각 채널회로의 센싱오차-를 적용하여 화소전류에 대한 보상된 센싱값을 획득할 수 있다(S706).
그리고, 데이터처리회로는 제2센싱데이터에 대한 보상된 센싱값에 따라 파악되는 각 화소의 특성에 따라 영상데이터를 보상처리할 수 있다(S708).
그리고, 데이터구동회로는 보상된 영상데이터를 이용하여 각 데이터라인을 구동할 수 있다(S710).
한편, 전술한 실시예에서 화소센싱회로에서는 각 화소를 센싱한 디지털데이터-화소에 대한 센싱데이터-만 생성하고, 디지털데이터에 대한 보상은 데이터처리회로에서 이루어지는 것으로 설명하였다. 하지만 실시예에 따라서는 화소센싱회로에서 디지털데이터에 대한 보상을 수행하고 보상된 센싱데이터를 데이터처리회로로 전송할 수 있다.
도 8은 다른 실시예에 따른 화소센싱회로의 내부 구성을 나타내는 도면이다.
도 8을 참조하면, 화소센싱회로(830)는 복수의 채널회로(410), 메모리(822), 편차보상부(824) 및 데이터전송부(420) 등을 포함할 수 있다.
각각의 채널회로(410)는 아날로그전단부(412), 아날로그디지털변환부(414), 테스트전류소스(416) 및 전류경로제어부(418) 등을 포함할 수 있다.
각각의 채널회로(410)는 제1모드에서는 테스트전류소스(416)에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 테스트전류소스(416)에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성할 수 있다.
메모리(822)는 각각의 채널회로(410)에서 출력되는 디지털데이터-제1센싱데이터 및 제2센싱데이터-를 저장할 수 있다.
편차보상부(824)는 제1센싱데이터를 이용하여 각 채널회로(410)의 센싱오차를 인식하고, 인식된 센싱오차를 이용하여 제2센싱데이터를 보상할 수 있다.
그리고, 데이터전송부(420)는 보상된 제2센싱데이터를 센싱데이터(S_DATA)로서 데이터처리회로로 전송할 수 있다.
이러한 실시예에서 데이터처리회로는 별도의 센싱값 보상 프로세스 없이 센싱데이터(S_DATA)를 직접 사용하여 각 화소의 특성을 파악할 수 있다.
도 9는 다른 실시예에 따른 채널회로의 구성을 나타내는 도면이다.
도 9를 참조하면, 전류경로제어부(418)는 제1선택부(512), 전류통합부(514) 및 제2선택부(516) 등을 포함할 수 있다.
그리고, 아날로그전단부(412)는 적분기(413)를 포함할 수 있다. 그리고, 적분기(413)는 증폭기(Ap), 증폭기(Ap)의 일 입력단자-예를 들어, 마이너스 입력단자-와 출력단자 사이에 연결되는 캐패시터(Ci) 및 캐패시터(Ci)와 병렬로 연결되는 리셋스위치(Sr) 등을 포함할 수 있다.
아날로그디지털변환부(414)는 아날로그전단부(412)에서 출력되는 아날로그신호를 디지털데이터로 변환하여 메모리(822)에 저장할 수 있다.
전류경로제어부(418)에서 제1선택부(512)와 제2선택부(516)는 내부-예를 들어, 편차보상부(824)-에서 생성되는 제어신호(CTR3)에 동기화되어 작동될 수 있다. 제1선택부(512) 및 제2선택부(516)는 제어신호(CTR3)에 따라 제1모드로 작동되거나 제2모드로 작동될 수 있다.
한편 전류경로제어부는 실시예에 따라 제1선택부 및 제2선택부를 포함하지 않을 수 있다.
도 10은 또 다른 실시예에 따른 채널회로의 구성을 나타내는 도면이다.
도 10을 참조하면, 채널회로(910)는 아날로그전단부(412), 아날로그디지털변환부(414), 테스트전류소스(416), 전류경로제어부(918) 및 경로스위치(Sp) 등을 포함할 수 있다.
전류경로제어부(918)는 제1입력단자(IN1)로 전달되는 전류와 제2입력단자로 전달되는 전류를 합쳐서 출력하는 전류통합부(514)를 포함할 수 있다.
그리고, 전류통합부(514)의 제1입력단자(IN1)는 각 화소(P)와 경로스위치(Sp)를 통해 연결될 수 있다.
경로스위치(Sp)는 제1모드에서 오픈(open)되고, 제2모드에서 클로즈(close)될 수 있다.
제1모드에서 경로스위치(Sp)가 오픈되면 전류통합부(514)는 제1입력단자(IN1)에 형성되는 영(zero)전류와 테스트전류소스(416)가 공급하는 제1전류를 합쳐서 출력할 수 있다. 실질적으로 제1모드에서 전류통합부(514)는 테스트전류소스(416)가 공급하는 제1전류만 출력할 수 있다.
제2모드에서 경로스위치(Sp)가 클로즈되면 전류통합부(514)는 제1입력단자(IN1)으로 전달되는 화소전류와 테스트전류소스(416)가 공급하는 제2전류를 합쳐서 출력할 수 있다.
이러한 경로스위치(Sp)의 동작에 따라 채널회로(910)는 제1모드에서 테스트전류소스(416)가 공급하는 전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서 테스트전류소스에서 공급되는 전류와 각 화소에서 전달되는 화소전류가 합쳐진 전류를 센싱하여 제2센싱데이터를 생성할 수 있다.
그리고, 화소센싱회로는 이러한 제1센싱데이터 및 제2센싱데이터를 데이터처리회로로 전송할 수 있고, 데이터처리회로는 제1센싱데이터를 이용하여 각 채널회로의 센싱오차을 인식하고, 이러한 센싱오차를 이용하여 제2센싱데이터를 보상하며, 제2센싱데이터에 따라 파악되는 각 화소의 특성에 따라 영상데이터를 보상처리할 수 있다.
이상에서 설명한 실시예들에 의하면, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상할 수 있게 된다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
CROSS-REFERENCE TO RELATED APPLICATION
본 특허출원은 2017년 03월 09일 한국에 출원한 특허출원번호 제 10-2017-0029947호에 대해 미국 특허법 119(a)조 (35 U.S.C §119(a))에 따라 우선권을 주장하며, 그 모든 내용은 참고문헌으로 본 특허출원에 병합된다. 아울러, 본 특허출원은 미국 이외에 국가에 대해서도 위와 동일한 이유로 우선권을 주장하면 그 모든 내용은 참고문헌으로 본 특허출원에 병합된다.

Claims (15)

  1. 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서,
    제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로; 및
    상기 제1센싱데이터 및 상기 제2센싱데이터를 데이터처리회로로 전송하는 데이터전송부를 포함하고,
    상기 데이터처리회로는 상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차를 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하며, 상기 제2센싱데이터에 따라 파악되는 상기 각 화소의 특성에 따라 영상데이터를 보상처리하는 화소센싱장치.
  2. 제1항에 있어서,
    각 채널회로는,
    상기 테스트전류소스에서 공급되는 상기 제2전류와 상기 화소전류를 합쳐 상기 제3전류를 생성하는 전류통합부,
    상기 제1전류 혹은 상기 제3전류를 선택적으로 출력하는 제1선택부, 및
    상기 제1모드에서 상기 테스트전류소스에서 공급되는 상기 제1전류를 상기 제1선택부로 출력하고, 상기 제2모드에서 상기 테스트전류소스에서 공급되는 상기 제2전류를 상기 전류통합부로 출력하는 제2선택부를 포함하는 화소센싱장치.
  3. 제2항에 있어서,
    상기 제1선택부 및 상기 제2선택부는 상기 데이터처리회로로부터 수신되는 제어신호에 동기화되어 작동되는 화소센싱장치.
  4. 제1항에 있어서,
    각 채널회로는,
    상기 제1모드에서는 상기 제1전류를 전달받고 상기 제2모드에서는 상기 제3전류를 전달받는 아날로그전단(Analog-Front-End)부, 및
    상기 아날로그전단부의 출력신호를 디지털데이터로 변환하여 상기 제1모드에서 상기 제1센싱데이터를 생성하고, 상기 제2모드에서 상기 제2센싱데이터를 생성하는 아날로그디지털변환(Analog-Digital-Convert)부를 포함하고,
    적어도 둘 이상의 채널회로는 상기 아날로그전단부 혹은 상기 아날로그디지털변환부의 오프셋오차가 상이한 화소센싱장치.
  5. 제4항에 있어서,
    상기 아날로그전단부는,
    증폭기, 상기 증폭기의 일 입력단자와 출력단자 사이에 연결되는 캐패시터 및 상기 캐패시터와 병렬로 연결되는 리셋스위치를 포함하고, 입력되는 전류를 적분한 값을 상기 아날로그디지털변환부로 전달하는 화소센싱장치.
  6. 제1항에 있어서,
    제1입력단자로 전달되는 전류와 제2입력단자로 전달되는 전류를 합쳐서 출력하는 전류통합부를 포함하고,
    상기 제1입력단자는 상기 각 화소와 스위치를 통해 연결되고,
    상기 스위치는 상기 제1모드에서 오픈(open)되고 상기 제2모드에서 클로즈(close)되는 화소센싱장치.
  7. 제1항에 있어서,
    상기 각 화소에는 구동트랜지스터 및 유기발광다이오드가 제1노드에 연결되도록 배치되고,
    상기 구동트랜지스터의 제어에 따라 상기 유기발광다이오드로 공급되는 구동전류가 제어되는 화소센싱장치.
  8. 제7항에 있어서,
    상기 화소전류는 상기 구동트랜지스터를 거쳐 상기 제1노드로 전달되는 전류이거나 상기 제1노드를 거쳐 상기 유기발광다이오드로 흐르는 전류인 화소센싱장치.
  9. 제7항에 있어서,
    영상데이터에 따른 데이터전압을 상기 구동트랜지스터의 게이트 노드로 공급하는 데이터구동회로를 더 포함하는 화소센싱장치.
  10. 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서,
    제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로;
    상기 제1센싱데이터 및 상기 제2센싱데이터를 저장하는 메모리;
    상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차를 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하는 편차보상부; 및
    상기 각 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 상기 제2센싱데이터를 전송하는 데이터전송부
    를 포함하는 화소센싱장치.
  11. 제10항에 있어서,
    각 채널회로는,
    상기 테스트전류소스에서 공급되는 상기 제2전류와 상기 화소전류를 합쳐 상기 제3전류를 생성하는 전류통합부,
    상기 제1전류 혹은 상기 제3전류를 선택적으로 출력하는 제1선택부, 및
    상기 제1모드에서 상기 테스트전류소스에서 공급되는 상기 제1전류를 상기 제1선택부로 출력하고, 상기 제2모드에서 상기 테스트전류소스에서 공급되는 상기 제2전류를 상기 전류통합부로 출력하는 제2선택부를 포함하고,
    상기 제1선택부 및 상기 제2선택부는 상기 편차보상부에 의해 생성되는 제어신호에 동기화되어 작동되는 화소센싱장치.
  12. 제10항에 있어서,
    제1입력단자로 전달되는 전류와 제2입력단자로 전달되는 전류를 합쳐서 출력하는 전류통합부를 포함하고,
    상기 제1입력단자는 상기 각 화소와 스위치를 통해 연결되고,
    상기 스위치는 상기 제1모드에서 오픈(open)되고 상기 제2모드에서 클로즈(close)되는 화소센싱장치.
  13. 제10항에 있어서,
    상기 각 화소에는 구동트랜지스터 및 유기발광다이오드가 제1노드에 연결되도록 배치되고,
    상기 구동트랜지스터의 제어에 따라 상기 유기발광다이오드로 공급되는 구동전류가 제어되는 화소센싱장치.
  14. 제13항에 있어서,
    상기 화소전류는 상기 구동트랜지스터를 거쳐 상기 제1노드로 전달되는 전류이거나 상기 제1노드를 거쳐 상기 유기발광다이오드로 흐르는 전류인 화소센싱장치.
  15. 제13항에 있어서,
    영상데이터에 따른 데이터전압을 상기 구동트랜지스터의 게이트 노드로 공급하는 데이터구동회로를 더 포함하는 화소센싱장치.
PCT/KR2018/002441 2017-03-09 2018-02-28 화소센싱장치 및 패널구동장치 WO2018164409A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880016382.3A CN110419074B (zh) 2017-03-09 2018-02-28 像素感测装置
US16/492,021 US10957251B2 (en) 2017-03-09 2018-02-28 Pixel sensing device and panel driving device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0029947 2017-03-09
KR1020170029947A KR102335555B1 (ko) 2017-03-09 2017-03-09 화소센싱장치 및 패널구동장치

Publications (1)

Publication Number Publication Date
WO2018164409A1 true WO2018164409A1 (ko) 2018-09-13

Family

ID=63448012

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/002441 WO2018164409A1 (ko) 2017-03-09 2018-02-28 화소센싱장치 및 패널구동장치

Country Status (4)

Country Link
US (1) US10957251B2 (ko)
KR (1) KR102335555B1 (ko)
CN (1) CN110419074B (ko)
WO (1) WO2018164409A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10837988B2 (en) * 2018-08-31 2020-11-17 Chongqing Hkc Optoelectronics Technology Co., Ltd. Correction method, correction device, and display device
CN113168805A (zh) * 2018-10-10 2021-07-23 深圳市柔宇科技股份有限公司 外部电学补偿像素电路、驱动方法及显示屏
KR102577467B1 (ko) * 2018-11-02 2023-09-12 엘지디스플레이 주식회사 표시장치와 그 휘도 제어 방법
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
KR102634653B1 (ko) * 2019-09-30 2024-02-08 주식회사 엘엑스세미콘 화소센싱회로 및 집적회로
US11301708B2 (en) 2019-10-01 2022-04-12 Novatek Microelectronics Corp. Image sensing circuit and method
KR102654418B1 (ko) * 2019-12-19 2024-04-05 주식회사 엘엑스세미콘 각 집적회로의 편차를 조정하는 화소센싱장치 및 패널구동장치
KR20210080734A (ko) * 2019-12-23 2021-07-01 주식회사 실리콘웍스 화소의 특성을 센싱하는 화소센싱장치 및 패널구동장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140071097A (ko) * 2012-12-03 2014-06-11 삼성디스플레이 주식회사 오차 보상부 및 이를 이용한 유기전계발광 표시장치
KR20140083680A (ko) * 2012-12-26 2014-07-04 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR20140107752A (ko) * 2013-02-28 2014-09-05 엘지디스플레이 주식회사 화소 전류 측정이 가능한 모바일용 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법
KR20150057190A (ko) * 2013-11-18 2015-05-28 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동방법
KR20160028597A (ko) * 2014-09-03 2016-03-14 삼성디스플레이 주식회사 표시 장치 및 그 보상 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102177487A (zh) * 2006-12-11 2011-09-07 理海大学 有源矩阵显示器和方法
KR102028504B1 (ko) * 2012-12-14 2019-10-04 엘지디스플레이 주식회사 보상회로를 포함하는 유기발광 표시장치
KR102033374B1 (ko) * 2012-12-24 2019-10-18 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR101970574B1 (ko) * 2012-12-28 2019-08-27 엘지디스플레이 주식회사 Oled 표시 장치
CN103247261B (zh) * 2013-04-25 2015-08-12 京东方科技集团股份有限公司 外部补偿感应电路及其感应方法、显示装置
KR102084711B1 (ko) * 2013-10-10 2020-04-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치 구동방법
KR20160067251A (ko) * 2014-12-03 2016-06-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동방법
KR102261356B1 (ko) * 2014-12-09 2021-06-04 엘지디스플레이 주식회사 전류센싱회로 및 이를 포함하는 유기발광표시장치
KR102320425B1 (ko) * 2014-12-24 2021-11-03 엘지디스플레이 주식회사 표시장치 및 데이터 구동부
KR102262858B1 (ko) * 2015-05-29 2021-06-09 엘지디스플레이 주식회사 데이터 드라이버, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102216705B1 (ko) * 2015-06-30 2021-02-18 엘지디스플레이 주식회사 소스 드라이버 집적회로, 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102339649B1 (ko) * 2015-08-31 2021-12-16 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140071097A (ko) * 2012-12-03 2014-06-11 삼성디스플레이 주식회사 오차 보상부 및 이를 이용한 유기전계발광 표시장치
KR20140083680A (ko) * 2012-12-26 2014-07-04 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR20140107752A (ko) * 2013-02-28 2014-09-05 엘지디스플레이 주식회사 화소 전류 측정이 가능한 모바일용 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법
KR20150057190A (ko) * 2013-11-18 2015-05-28 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동방법
KR20160028597A (ko) * 2014-09-03 2016-03-14 삼성디스플레이 주식회사 표시 장치 및 그 보상 방법

Also Published As

Publication number Publication date
US10957251B2 (en) 2021-03-23
KR102335555B1 (ko) 2021-12-07
CN110419074A (zh) 2019-11-05
CN110419074B (zh) 2022-12-06
US20200013333A1 (en) 2020-01-09
KR20180103271A (ko) 2018-09-19

Similar Documents

Publication Publication Date Title
WO2018164409A1 (ko) 화소센싱장치 및 패널구동장치
WO2018190503A1 (en) Pixel circuit of display panel and display device
WO2018084551A1 (ko) 디스플레이 장치와 이의 패널 보상 방법
WO2013100686A1 (ko) 유기발광다이오드 표시장치의 문턱전압 센싱 회로
WO2019245189A1 (ko) 표시 장치
WO2015012566A1 (ko) 표시장치의 휘도 편차 보상장치 및 보상방법
WO2020017771A1 (ko) 표시 장치
WO2019017626A1 (ko) 표시장치, 센싱회로 및 소스드라이버집적회로
WO2020027403A1 (ko) 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치
WO2021261859A1 (ko) 표시 장치, 그것의 데이터 신호 보상 방법 및 딥러닝 기반 보상모델 생성 방법
WO2021066444A1 (ko) 화소센싱회로 및 디스플레이구동집적회로
WO2018169212A1 (ko) 유기 발광 다이오드의 측정 장치 및 방법
WO2021029622A1 (ko) 바이어스 전류를 제어하는 소스드라이버
WO2021045379A1 (ko) 본딩불량을 판단하는 데이터 구동장치 및 이를 포함하는 표시장치
WO2015167227A1 (ko) 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
WO2017188625A1 (ko) 패널구동시스템 및 소스드라이버
KR20210109738A (ko) 화소센싱회로 및 패널구동장치
WO2022164078A1 (ko) 기판 효과를 제거한 OLEDoS 화소 보상 회로 및 그 제어 방법
US20220180817A1 (en) Pixel Sensing Circuit and Pixel Sensing Method
WO2018026113A1 (ko) 센싱장치, 패널구동장치 및 표시장치
WO2021066434A1 (ko) 화소센싱회로 및 집적회로
WO2021010598A1 (en) Electronic apparatus, control method thereof and display apparatus
WO2021125614A1 (ko) 표시 장치 및 이의 구동 방법
WO2017188674A1 (ko) 화소센싱장치 및 패널구동장치
WO2024096237A1 (ko) 디스플레이패널의 화소를 구동하기 위한 데이터구동장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18763052

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18763052

Country of ref document: EP

Kind code of ref document: A1