WO2020017771A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2020017771A1
WO2020017771A1 PCT/KR2019/007560 KR2019007560W WO2020017771A1 WO 2020017771 A1 WO2020017771 A1 WO 2020017771A1 KR 2019007560 W KR2019007560 W KR 2019007560W WO 2020017771 A1 WO2020017771 A1 WO 2020017771A1
Authority
WO
WIPO (PCT)
Prior art keywords
display panel
switching element
mode
type
pixel switching
Prior art date
Application number
PCT/KR2019/007560
Other languages
English (en)
French (fr)
Inventor
박세혁
이효진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN201980047890.2A priority Critical patent/CN112437953A/zh
Priority to US17/257,265 priority patent/US11967284B2/en
Publication of WO2020017771A1 publication Critical patent/WO2020017771A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Definitions

  • the present invention relates to a display device, and to a display device for reducing power consumption and improving display quality.
  • the display device includes a display panel and a display panel driver.
  • the display panel includes a plurality of gate lines, a plurality of data lines, a plurality of emission lines, and a plurality of pixels.
  • the display panel driver may include a gate driver providing a gate signal to the plurality of gate lines, a data driver providing a data voltage to the data lines, an emission driver providing an emission signal to the emission lines, and And a driving controller for controlling a gate driver, the data driver, and the emission driver.
  • the driving frequency of the display panel may be reduced to reduce power consumption.
  • An object of the present invention is to provide a display device capable of reducing power consumption of a display panel and improving display quality.
  • a display device includes a display panel and a display panel driver.
  • the display panel includes a first type switching element and a second type different switching element from the first type.
  • the display panel driver drives the display panel. In the first mode, the display panel driver drives the first type of switching element and the second type of switching element at a high frequency driving frequency. In the second mode, the display panel driver drives the first type of switching element at the high frequency driving frequency and the second type of switching element at a low frequency driving frequency smaller than the high frequency driving frequency. In a third mode, the display panel driver drives the first type of switching element and the second type of switching element at the low frequency driving frequency.
  • the first type of switching element may be a polysilicon thin film transistor.
  • the second type of switching element may be an oxide thin film transistor.
  • the first type of switching element may be a P-type transistor.
  • the second type of switching element may be an N-type transistor.
  • the pixel includes a first pixel switching element comprising a control electrode connected to a first node, an input electrode connected to a second node, and an output electrode connected to a third node, and first data.
  • a second pixel switching element including a control electrode to which a write gate signal is applied, an input electrode to which a data voltage is applied, and an output electrode connected to the second node, a control electrode to which a second data writing gate signal is applied, and the first electrode
  • a third pixel switching element including an input electrode connected to a node and an output electrode connected to the third node, a control electrode to which a data initialization gate signal is applied, an input electrode to which an initialization voltage is applied, and a first electrode connected to the first node
  • a fourth pixel switching element including an output electrode, a control electrode to which an emission signal is applied, an input electrode to which a high power supply voltage is applied, and the second
  • a fifth pixel switching element including an output electrode connected to the light emitting diode, a control electrode
  • a seventh pixel switching element including a six pixel switching element, a control electrode to which an organic light emitting element initialization gate signal is applied, an input electrode to which the initialization voltage is applied, and an output electrode connected to the anode electrode of the organic light emitting element, the high
  • the organic light emitting device may include a storage capacitor including a first electrode to which a power voltage is applied and a second electrode connected to the first node, and the anode and a cathode to which a low power voltage is applied.
  • the first pixel switching element, the second pixel switching element, the fifth pixel switching element, and the sixth pixel switching element may be the polysilicon thin film transistor.
  • the third pixel switching device, the fourth pixel switching device, and the seventh pixel switching device may be the oxide thin film transistor.
  • control electrode of the seventh pixel switching element may be connected to the control electrode of the sixth pixel switching element.
  • the first pixel switching element, the second pixel switching element, the fifth pixel switching element, the sixth pixel switching element, and the seventh pixel switching element may be the polysilicon thin film transistor.
  • the third pixel switching device and the fourth pixel switching device may be the oxide thin film transistor.
  • the first mode may be a high frequency driving mode
  • the second mode may be a low frequency hybrid driving mode
  • the third mode may be a low frequency driving mode.
  • the display panel When the input image is a video, the display panel may be driven in the first mode.
  • the display panel When the input image is a still image and the display device is in a hybrid mode, the display panel may be driven in the second mode.
  • the display panel When the input image is the still image and the display device is not in the hybrid mode, the display panel may be driven in the third mode.
  • the display panel driver may determine the flicker index of the input image and determine the low frequency driving frequency as a different value according to the flicker index of the input image.
  • the display panel driver may be configured to return the display panel to the second mode when the input image is a still image and the difference between the maximum luminance and the minimum luminance of the input image is equal to or less than a first reference value. I can drive it.
  • the display panel driver may drive the display panel in the third mode when the input image is a still image and a difference between the maximum luminance and the minimum luminance of the input image exceeds the first reference value.
  • the display panel driver may drive the display panel to the second mode when the input image is a still image and the same gray level image size of the input image exceeds a second reference value. can do.
  • the display panel driver may drive the display panel in the third mode when the input image is a still image and the same gray level image size of the input image is equal to or less than the second reference value.
  • the display panel driver may divide the input image into a plurality of segments and determine the driving frequency of each segment.
  • the display panel driver may exceed an absolute value of a difference between the number of Worst segments having the largest driving frequency for each segment and the number of the MAJORITY segments having the most frequent driving frequency for each segment.
  • the worst segment may be driven at a correction driving frequency smaller than the driving frequency of the worst segment.
  • the display panel driving unit may be configured to include an inner portion of the worst segment when the absolute value of the difference between the number of the worst segments and the number of the MAJORITY segments exceeds the third reference value.
  • the data signal can be corrected.
  • the second data write gate signal and the data initialization gate signal applied to the display panel may have the low frequency driving frequency.
  • the first data write gate signal, the emission signal, and the organic light emitting element initialization gate signal applied to the display panel may have the high frequency driving frequency.
  • a first data write gate signal, a second data write gate signal, a data initialization gate signal, an emission signal, and an organic light emitting element initialization gate signal applied to the display panel May have the low frequency driving frequency.
  • the low power supply voltage applied to the cathode of the organic light emitting diode of the display panel may have the high frequency driving frequency.
  • a display device includes a display panel and a display panel driver.
  • the display panel includes a pixel including a first type switching element and a second type switching element different from the first type.
  • the display panel driver drives the display panel. In the first mode, the display panel driver drives the first type of switching element and the second type of switching element at a high frequency driving frequency. In the second mode, the display panel driver drives at least one of the first type switching element and the second type switching element at the low frequency driving frequency.
  • the display panel driver counts the duration of the second mode, and when the duration of the second mode exceeds a reference time, at least one of the first type switching element and the second type switching element. Change the drive signal applied.
  • the display panel driver when the duration of the second mode exceeds the reference time, the display panel driver is configured to at least one of the first type switching element and the second type switching element.
  • a correction frame having a correction driving frequency greater than the low frequency driving frequency may be inserted.
  • the data write gate signal applied to the display panel may be generated based on a gate on voltage and a gate off voltage.
  • the display panel driver may decrease the level of the gate off voltage.
  • the data write gate signal applied to the display panel may be generated based on a gate on voltage and a gate off voltage.
  • the display panel driver may increase the level of the gate on voltage.
  • the display panel driver may decrease the level of the initialization voltage applied to the display panel.
  • the display panel may be driven in a high frequency driving mode, a low frequency hybrid driving mode, and a low frequency driving mode to prevent flicker of the display panel 100.
  • power consumption of the display device may be reduced by dividing the input image of the display panel into a plurality of segments and reducing the driving frequency of the worst segment having the largest driving frequency for each segment.
  • the threshold voltage of the switching element may be prevented from shifting, thereby preventing display failure of the display panel.
  • the display quality degradation of the display panel may be improved by reducing the display quality degradation issue occurring in the low frequency driving mode.
  • FIG. 1 is a block diagram illustrating a display device according to an exemplary embodiment of the present invention.
  • FIG. 2 is a circuit diagram illustrating pixels of the display panel of FIG. 1.
  • FIG. 3 is a timing diagram illustrating input signals applied to the pixel of FIG. 2.
  • FIG. 4 is a flowchart illustrating a driving mode of a display device.
  • 5A is a timing diagram illustrating signals applied to pixels of the display panel of FIG. 2 in a low frequency driving mode.
  • 5B is a timing diagram illustrating signals applied to pixels of the display panel of FIG. 2 in the low frequency hybrid driving mode.
  • FIG. 6 is a detailed flowchart illustrating an operation of the low frequency driving mode of FIG. 4.
  • FIG. 7 is a detailed flowchart illustrating an example of the operation of the low frequency hybrid driving mode of FIG. 4.
  • FIG. 8 is a detailed flowchart illustrating an example of an operation of a low frequency hybrid driving mode according to an embodiment of the present invention.
  • FIG. 9 is a timing diagram illustrating signals applied to pixels of a display panel according to an exemplary embodiment of the present invention in a low frequency hybrid driving mode.
  • FIG. 10 is a circuit diagram illustrating pixels of a display panel according to an exemplary embodiment of the present invention.
  • FIG. 11 is a circuit diagram illustrating pixels of a display panel according to an exemplary embodiment of the present invention.
  • FIG. 12 is a timing diagram illustrating input signals applied to the pixel of FIG. 11.
  • FIG. 13 is a flowchart illustrating an operation of a low frequency driving mode according to an embodiment of the present invention.
  • FIG. 14 is a conceptual diagram illustrating a driving frequency of each segment of an input image of the display panel of FIG. 13.
  • FIG. 15 is a graph illustrating a driving frequency of each segment of an input image of the display panel of FIG. 13.
  • 16 is a flowchart illustrating operation of a low frequency driving mode according to an embodiment of the present invention.
  • 17 is a graph illustrating a threshold voltage over time of a switching element of a display panel according to an exemplary embodiment of the present invention.
  • FIG. 18 is a flowchart illustrating an operation of a low frequency driving mode of the display panel of FIG. 17.
  • 19 is a timing diagram illustrating a gate signal and a correction gate signal applied to the display panel of FIG. 17.
  • 20A is a table illustrating an example of the frequency of the correction frame and the number of correction frames in FIG. 18.
  • 20B is a table showing an example of the frequency of the correction frame and the number of correction frames in FIG. 18.
  • 20C is a table showing an example of the frequency of the correction frame and the number of correction frames in FIG. 18.
  • FIG. 21 is a flowchart illustrating an operation of a low frequency hybrid driving mode of the display panel of FIG. 17.
  • FIG. 22 is a timing diagram illustrating a gate signal and a correction gate off voltage applied to a display panel according to an exemplary embodiment of the present invention.
  • FIG. 23 is a timing diagram illustrating a gate signal and a correction gate on voltage applied to a display panel according to an exemplary embodiment of the present invention.
  • FIG. 24 is a timing diagram illustrating a gate signal and a correction initialization voltage applied to a display panel according to an exemplary embodiment of the present invention.
  • FIG. 1 is a block diagram illustrating a display device according to an exemplary embodiment of the present invention.
  • the display device includes a display panel 100 and a display panel driver.
  • the display panel driver includes a driving controller 200, a gate driver 300, a gamma reference voltage generator 400, a data driver 500, and an emission driver 600.
  • the display panel 100 includes a display unit for displaying an image and a peripheral unit disposed adjacent to the display unit.
  • the display panel 100 includes a plurality of gate lines GWPL, GWNL, GIL, and GBL, a plurality of data lines DL, a plurality of emission lines EL, and gate lines GWPL, GWNL, A plurality of pixels electrically connected to each of the GIL, GBL, the data lines DL, and the emission lines EL are included.
  • the gate lines GWPL, GWNL, GIL, and GBL extend in a first direction D1
  • the data lines DL extend in a second direction D2 crossing the first direction D1.
  • the emission lines EL extend in the first direction D1.
  • the driving controller 200 receives input image data IMG and an input control signal CONT from an external device (not shown).
  • the input image data IMG may include red image data, green image data, and blue image data.
  • the input image data IMG may include white image data.
  • the input image data IMG may include magenta image data, yellow image data, and cyan image data.
  • the input control signal CONT may include a master clock signal and a data enable signal.
  • the input control signal CONT may further include a vertical synchronization signal and a horizontal synchronization signal.
  • the driving controller 200 may include a first control signal CONT1, a second control signal CONT2, a third control signal CONT3, and a first control signal based on the input image data IMG and the input control signal CONT. 4 Generates the control signal CONT4 and the data signal DATA.
  • the driving controller 200 generates the first control signal CONT1 for controlling the operation of the gate driver 300 based on the input control signal CONT and outputs the first control signal CONT1 to the gate driver 300.
  • the first control signal CONT1 may include a vertical start signal and a gate clock signal.
  • the driving controller 200 generates the second control signal CONT2 for controlling the operation of the data driver 500 based on the input control signal CONT and outputs the second control signal CONT2 to the data driver 500.
  • the second control signal CONT2 may include a horizontal start signal and a load signal.
  • the driving controller 200 generates a data signal DATA based on the input image data IMG.
  • the driving controller 200 outputs the data signal DATA to the data driver 500.
  • the driving controller 200 generates the third control signal CONT3 for controlling the operation of the gamma reference voltage generator 400 based on the input control signal CONT, thereby generating the gamma reference voltage generator ( To 400).
  • the driving controller 200 generates the fourth control signal CONT4 for controlling the operation of the emission driver 600 based on the input control signal CONT and outputs the generated fourth control signal CONT4 to the emission driver 600. do.
  • the gate driver 300 generates gate signals for driving the gate lines GWPL, GWNL, GIL, and GBL in response to the first control signal CONT1 received from the driving controller 200.
  • the gate driver 300 may output the gate signals to the gate lines GWPL, GWNL, GIL, and GBL.
  • the gamma reference voltage generator 400 generates a gamma reference voltage VGREF in response to the third control signal CONT3 received from the driving controller 200.
  • the gamma reference voltage generator 400 provides the gamma reference voltage VGREF to the data driver 500.
  • the gamma reference voltage VGREF has a value corresponding to each data signal DATA.
  • the gamma reference voltage generator 400 may be disposed in the drive controller 200 or in the data driver 500.
  • the data driver 500 receives the second control signal CONT2 and the data signal DATA from the drive controller 200 and the gamma reference voltage VGREF from the gamma reference voltage generator 400. Get input.
  • the data driver 500 converts the data signal DATA into an analog data voltage using the gamma reference voltage VGREF.
  • the data driver 500 outputs the data voltage to the data line DL.
  • the emission driver 600 generates emission signals for driving the emission lines EL in response to the fourth control signal CONT4 received from the driving controller 200.
  • the emission driver 600 may output the emission signals to the emission lines EL.
  • FIG. 2 is a circuit diagram illustrating pixels of the display panel 100 of FIG. 1.
  • 3 is a timing diagram illustrating input signals applied to the pixel of FIG. 2.
  • the display panel 100 includes a plurality of pixels, and each of the pixels includes an organic light emitting diode OLED.
  • the pixels receive the data write gate signals GWP and GWN, the data initialization gate signal GI, the organic light emitting diode initialization gate signal GB, the data voltage VDATA and the emission signal EM.
  • the organic light emitting diode OLED emits light according to the level of the data voltage VDATA to display the image.
  • the pixel may include a first type switching element and a second type switching element different from the first type.
  • the first type of switching element may be a polysilicon thin film transistor.
  • the first type of switching element may be a low temperature polysilicon (LTPS) thin film transistor.
  • the second type of switching element may be an oxide thin film transistor.
  • the first type of switching element may be a P-type transistor, and the second type of switching element may be an N-type transistor.
  • the data write gate signal may include a first data write gate signal GWP and a second data write gate signal GWN.
  • the first data write gate signal GWP is applied to the P-type transistor and has a low level activation signal at a data write timing.
  • the second data write gate signal GWN is applied to the N-type transistor and has a high level activation signal at the data write timing.
  • At least one of the pixels may include first to seventh pixel switching elements T1 to T7, a storage capacitor CST, and the organic light emitting diode OLED.
  • the first pixel switching element T1 includes a control electrode connected to the first node N1, an input electrode connected to the second node N2, and an output electrode connected to the third node N3.
  • the first pixel switching element T1 may be a polysilicon thin film transistor.
  • the first pixel switching element T1 may be a P-type thin film transistor.
  • the control electrode of the first pixel switching element T1 may be a gate electrode, the input electrode of the first pixel switching element T1 may be a source electrode, and the output electrode of the first pixel switching element T1 may be a drain electrode. .
  • the second pixel switching element T2 is a control electrode to which the first data write gate signal GWP is applied, an input electrode to which the data voltage VDATA is applied, and an output electrode connected to the second node N2. It includes.
  • the second pixel switching element T2 may be a polysilicon thin film transistor.
  • the second pixel switching element T2 may be a P-type thin film transistor.
  • the control electrode of the second pixel switching element T2 may be a gate electrode, the input electrode of the second pixel switching element T2 may be a source electrode, and the output electrode of the second pixel switching element T2 may be a drain electrode. .
  • the third pixel switching element T3 is a control electrode to which the second data write gate signal GWN is applied, an input electrode connected to the first node N1, and an output connected to the third node N3. An electrode.
  • the third pixel switching element T3 may be an oxide thin film transistor.
  • the third pixel switching element T3 may be an N-type thin film transistor.
  • the control electrode of the third pixel switching element T3 may be a gate electrode, the input electrode of the third pixel switching element T3 may be a source electrode, and the output electrode of the third pixel switching element T3 may be a drain electrode. .
  • the fourth pixel switching element T4 includes a control electrode to which the data initialization gate signal GI is applied, an input electrode to which the initialization voltage VI is applied, and an output electrode connected to the first node N1. .
  • the fourth pixel switching element T4 may be an oxide thin film transistor.
  • the fourth pixel switching element T4 may be an N-type thin film transistor.
  • the control electrode of the fourth pixel switching element T4 may be a gate electrode, the input electrode of the fourth pixel switching element T4 may be a source electrode, and the output electrode of the fourth pixel switching element T4 may be a drain electrode. .
  • the fifth pixel switching element T5 includes a control electrode to which the emission signal EM is applied, an input electrode to which the high power supply voltage ELVDD is applied, and an output electrode connected to the second node N2. .
  • the fifth pixel switching device T5 may be a polysilicon thin film transistor.
  • the fifth pixel switching element T5 may be a P-type thin film transistor.
  • the control electrode of the fifth pixel switching element T5 may be a gate electrode, the input electrode of the fifth pixel switching element T5 may be a source electrode, and the output electrode of the fifth pixel switching element T5 may be a drain electrode. .
  • the sixth pixel switching element T6 is a control electrode to which the emission signal EM is applied, an input electrode connected to the third node N3, and an output connected to the anode electrode of the organic light emitting element OLED. An electrode.
  • the sixth pixel switching element T6 may be a polysilicon thin film transistor.
  • the sixth pixel switching element T6 may be a P-type thin film transistor.
  • the control electrode of the sixth pixel switching element T6 may be a gate electrode, the input electrode of the sixth pixel switching element T6 may be a source electrode, and the output electrode of the sixth pixel switching element T6 may be a drain electrode. .
  • the seventh pixel switching element T7 is connected to a control electrode to which the organic light emitting diode initialization gate signal GB is applied, an input electrode to which the initialization voltage VI is applied, and an output of the anode of the organic light emitting diode. An electrode.
  • the seventh pixel switching element T7 may be an oxide thin film transistor.
  • the seventh pixel switching element T7 may be an N-type thin film transistor.
  • the control electrode of the seventh pixel switching element T7 may be a gate electrode, the input electrode of the seventh pixel switching element T7 may be a source electrode, and the output electrode of the seventh pixel switching element T7 may be a drain electrode. .
  • the storage capacitor CST includes a first electrode to which the high power supply voltage ELVDD is applied and a second electrode connected to the first node N1.
  • the organic light emitting diode OLED includes the anode electrode and a cathode electrode to which a low power supply voltage ELVSS is applied.
  • the first node N1 and the storage capacitor CST are initialized by the data initialization gate signal GI during the first period DU1.
  • of the first pixel switching element T1 is compensated by the first and second data write gate signals GWP and GWN during a second period DU2, and the threshold is compensated.
  • is written to the first node N1.
  • the anode of the organic light emitting diode OLED is initialized by the organic light emitting diode initialization gate signal GB during the third period DU3.
  • the organic light emitting diode OLED emits light by the emission signal EM during the fourth period DU4, and the display panel 100 displays an image.
  • the off period of the emission signal EM is the first to third periods DU1, DU2, and DU3, but the present invention is not limited thereto.
  • the off period of the emission signal EM may include the data writing period DU2, and the off period of the emission signal EM is longer than the first to third periods DU1, DU2, and DU3. Can be.
  • the data initialization gate signal GI may have an activation level in the first period DU1.
  • the activation level of the data initialization gate signal GI may be a high level.
  • the fourth pixel switching element T4 is turned on so that the initialization voltage VI is applied to the first node N1.
  • the data initialization gate signal GI [N] of the current stage may be generated based on the scan signal SCAN [N-1] of the previous stage.
  • the first data write gate signal GWP and the second data write gate signal GWN may have an activation level.
  • the activation level of the first data write gate signal GWP may be a low level
  • the activation level of the second data write gate signal GWN may be a high level.
  • the second pixel switching element T2 and the third pixel switching element T3 are turned on. Is on.
  • the first pixel switching element T1 is also turned on by the initialization voltage VI.
  • the first data write gate signal GWP [N] of the current stage may be generated based on the scan signal SCAN [N] of the current stage.
  • the second data write gate signal GWN [N] may be generated based on the scan signal SCAN [N] of the current stage.
  • the first node N1 may be connected to the first pixel switching element T1 at the data voltage VDATA.
  • ) of the threshold voltage is set.
  • the organic light emitting diode initialization gate signal GB may have an activation level in the third period DU3.
  • the activation level of the organic light emitting diode initialization gate signal GB may be a high level.
  • the seventh pixel switching element T7 is turned on so that the initialization voltage VI is applied to the anode electrode of the organic light emitting diode OLED. Can be applied.
  • the organic light emitting diode initialization gate signal GB [N] of the current stage may be generated based on the scan signal SCAN [N + 1] of the next stage.
  • the emission signal EM may have an activation level in the fourth section DU4.
  • the activation level of the emission signal EM may be a low level.
  • the fifth pixel switching element T5 and the sixth pixel switching element T6 are turned on.
  • the first pixel switching device T1 is also turned on by the data voltage VDATA.
  • the driving current may flow in order of the fifth pixel switching element T5, the first pixel switching element T1, and the sixth pixel switching element T6 to drive the organic light emitting diode OLED.
  • the strength of the driving current may be determined by the level of the data voltage VDATA.
  • the luminance of the organic light emitting diode OLED may be determined by the strength of the driving current.
  • the driving current ISD flowing along the path formed from the input electrode of the first pixel switching element T1 to the output electrode may be expressed by Equation 1 below.
  • Equation 1 u is the mobility of the first pixel switching element T1
  • Cox is the capacitance per unit area of the first pixel switching element T1
  • W / L is the first pixel switching element T1.
  • VSG denotes the voltage between the input electrode N1 and the control electrode N2 of the first pixel switching element T1
  • in the second period DU2 may be represented by Equation 2.
  • the driving voltage VOV and the driving current ISD may be represented by Equations 3 and 4 below.
  • Equation 3 VS is the voltage of the second node N2.
  • is compensated in the second period DU2 when the organic light emitting diode OLED emits light in the fourth period DU4, the first pixel switching element T1 is used.
  • the driving current ISD may be determined regardless of the threshold voltage (
  • the display panel 100 when the image displayed on the display panel 100 is a still image or when the display panel 100 operates in an always on mode, the display panel 100 is reduced to reduce power consumption. It is possible to reduce the driving frequency of. When all of the switching elements of the display panel 100 are the polysilicon, flicker may occur due to the leakage current of the switching element in the low frequency driving mode. Therefore, some switching elements of the switching elements of the pixel may be formed of an oxide thin film transistor.
  • the third pixel switching element T3, the fourth pixel switching element T4, and the seventh pixel switching element T7 may be the oxide thin film transistor.
  • the first pixel switching element T1, the second pixel switching element T2, the fifth pixel switching element T5, and the sixth pixel switching element T6 may be polysilicon thin film transistors.
  • FIG. 4 is a flowchart illustrating a driving mode of a display device.
  • 5A is a timing diagram illustrating signals applied to pixels of the display panel of FIG. 2 in a low frequency driving mode.
  • 5B is a timing diagram illustrating signals applied to pixels of the display panel of FIG. 2 in the low frequency hybrid driving mode.
  • the display panel 100 may be driven in a first mode, a second mode, and a third mode.
  • the display panel driver may drive at least one of the first type of switching elements (eg, T2, T5, and T6) and at least one of the second type of switching elements (eg, T3 and T4).
  • Driving at a frequency, and in the second mode, the display panel driver drives at least one of the first type of switching elements at the high frequency driving frequency and at least one of the second type of switching elements is smaller than the high frequency driving frequency.
  • the display panel driver drives at least one of the first type of switching elements and at least one of the second type of switching elements at the low frequency driving frequency in a third mode.
  • the first type of switching element (eg, T7) is configured to initialize the organic light emitting element.
  • the driving device may be driven at a high frequency driving frequency.
  • the first mode may be a high frequency driving mode
  • the second mode may be a low frequency hybrid driving mode
  • the third mode may be a low frequency driving mode
  • the display panel driver (eg, the drive controller 200) analyzes the input image (step S100).
  • the display panel driver determines whether the input image is a moving image or a still image (step S200).
  • the display panel 100 When the input image is a video, the display panel 100 is driven in the high frequency driving mode (step S300), and when the input image is a still image and the display device is in hybrid mode (step S400), the display panel 100 is driven in the low frequency hybrid driving mode (step S600), and when the input image is the still image and the display device is not in the hybrid mode (step S400), the display panel 100 enters the low frequency driving mode. (Step S500).
  • the emission signal EM, the first data write gate signal GWP, the data initialization gate signal GI, the second data write gate signal GWN, and the organic light emitting diode initialization gate All of the signals GB may be driven at a low frequency driving frequency.
  • the high frequency driving frequency may be 60 Hz
  • the low frequency driving frequency may be 1 Hz.
  • the write operation WRITE is performed only in one frame per second, and the holding operation HOLD is performed in the remaining 59 frames.
  • the emission signal EM, the first data write gate signal GWP, and the organic light emitting element initialization gate signal GB are driven at a high frequency driving frequency, and the data initialization gate signal GI ) And the second data write gate signal GWN may be driven at a low frequency driving frequency.
  • the high frequency driving frequency may be 60 Hz
  • the low frequency driving frequency may be 1 Hz.
  • the write operation WRITE is performed only in one frame per second, and the holding operation HOLD is performed in the remaining 59 frames. Even during the holding operation HOLD, the organic light emitting diode is turned on and off repeatedly.
  • the low frequency driving mode is advantageous to the low frequency hybrid driving mode, but there is a problem in that flicker is recognized in the low frequency driving mode according to the input image. Therefore, by activating and deactivating the hybrid driving mode (step S400), the display panel 100 may be driven in any one of the low frequency driving mode and the low frequency hybrid driving mode.
  • FIG. 6 is a detailed flowchart illustrating an operation of the low frequency driving mode of FIG. 4.
  • the flicker index may be determined by analyzing the input image (step S510).
  • the flicker index may mean the lowest frequency at which no flicker occurs in the display image.
  • the display panel 100 may be driven at low frequency at 30 Hz (step S530).
  • the display panel 100 may operate in the high frequency driving mode S300.
  • the display panel 100 may be driven at a low frequency of 15 Hz (step S550).
  • the display panel 100 may be driven at a low frequency of 10 Hz (step S570).
  • the display panel 100 may be driven at a low frequency of 1 Hz (step S580).
  • FIG. 7 is a detailed flowchart illustrating an example of the operation of the low frequency hybrid driving mode of FIG. 4.
  • the operation of the low frequency driving mode S500 may be applied to the low frequency hybrid driving mode S600 in the same manner.
  • the flicker index may be determined by analyzing the input image (step S610).
  • the display panel 100 may be driven at a low frequency hybrid at 30 Hz (step S630).
  • the display panel 100 may operate in the high frequency driving mode S300.
  • the display panel 100 may be driven at a low frequency hybrid at 15 Hz (step S650).
  • the display panel 100 may be driven at a low frequency hybrid at 10 Hz (step S670).
  • the display panel 100 may be driven at a low frequency hybrid at 1 Hz (step S680).
  • the display panel 100 is driven in a high frequency driving mode, a low frequency hybrid driving mode, and a low frequency driving mode to effectively prevent flicker of the display panel 100 while reducing power consumption of the display device. Can be.
  • FIG. 8 is a detailed flowchart illustrating an example of an operation of a low frequency hybrid driving mode according to an embodiment of the present invention.
  • the display device according to the present exemplary embodiment is substantially the same as the display device of FIGS. 1 to 7 except for the operation of the low frequency hybrid driving mode, the same reference numerals are used for the same or similar components, and the repeated description will be omitted. Omit.
  • the flicker index may be determined by analyzing the input image (step S610).
  • the display panel driver drives the display panel 100 when the difference between the maximum luminance and the minimum luminance OPR
  • the mode can be driven (steps S620 to S680).
  • the display panel driver may display the display panel ( 100 may be driven in the low frequency driving mode (step S500).
  • the display panel driver may drive the display panel in the low frequency hybrid driving mode (steps S620 to S680) when the same gray level image size of the input image exceeds a second reference value Y (step S615). .
  • the display panel driver may drive the display panel 100 in the low frequency driving mode (step S500). Can be.
  • the display panel 100 is driven in a high frequency driving mode, a low frequency hybrid driving mode, and a low frequency driving mode to effectively prevent flicker of the display panel 100 while reducing power consumption of the display device. Can be.
  • FIG. 9 is a timing diagram illustrating signals applied to pixels of a display panel according to an exemplary embodiment of the present invention in a low frequency hybrid driving mode.
  • the display device according to the present exemplary embodiment is substantially the same as the display device of FIGS. 1 to 7 except for the operation of the low frequency hybrid driving mode, the same reference numerals are used for the same or similar components, and the repeated description will be omitted. Omit.
  • the second data write gate signal GWN and the organic light emitting diode initialization gate signal GB may all be driven at a low frequency driving frequency.
  • the low power supply voltage ELVSS applied to the cathode of the organic light emitting diode OLED of the display panel 100 may have the high frequency driving frequency.
  • the low power supply voltage ELVSS may maintain a low level and have a high pulse at the high frequency driving frequency.
  • the organic light emitting diode OLED is turned off momentarily. In this case, as in FIG. 5B, the organic light emitting diode OLED is turned off at a frequency of a high frequency driving frequency, and flickering of the display panel 100 may be prevented due to this operation.
  • FIG. 10 is a circuit diagram illustrating pixels of a display panel according to an exemplary embodiment of the present invention.
  • the display device according to the present exemplary embodiment is substantially the same as the display device of FIGS. 1 to 7 except for the pixel structure of the display panel, the same reference numerals are used for the same or similar components, and redundant descriptions are omitted. do.
  • At least one of the pixels may include first to seventh pixel switching elements T1 to T7, a storage capacitor CST, and the organic light emitting diode OLED. It may include.
  • This embodiment is the same as the pixel structure of the embodiment of FIG. 2 except that the control electrode of the seventh pixel switching element of FIG. 2 is connected to the control electrode of the sixth pixel switching element.
  • the emission signal EM is applied to the control electrode of the seventh pixel switching element T7, and since the seventh pixel switching element T7 is an N-type transistor, the emission signal EM has a high period.
  • the seventh pixel switching device T7 may be turned on to perform initialization of the organic light emitting diode OLED.
  • 11 is a circuit diagram illustrating pixels of a display panel according to an exemplary embodiment of the present invention.
  • 12 is a timing diagram illustrating input signals applied to the pixel of FIG. 11.
  • the display device according to the present exemplary embodiment is substantially the same as the display device of FIGS. 1 to 7 except for the pixel structure of the display panel, the same reference numerals are used for the same or similar components, and redundant descriptions are omitted. do.
  • At least one of the pixels includes first to seventh pixel switching elements T1 to T7, a storage capacitor CST, and the organic light emitting element ( OLED).
  • the seventh pixel switching element T7 may include a control electrode to which the organic light emitting diode initialization gate signal GB is applied, an input electrode to which the initialization voltage VI is applied, and the anode of the organic light emitting diode. An output electrode connected to the electrode.
  • the seventh pixel switching element T7 may be a polysilicon thin film transistor.
  • the seventh pixel switching element T7 may be a P-type thin film transistor.
  • the first node N1 and the storage capacitor CST are initialized by the data initialization gate signal GI during the first period DU1.
  • of the first pixel switching element T1 is compensated by the first and second data write gate signals GWP and GWN during a second period DU2, and the threshold is compensated.
  • is written to the first node N1.
  • the anode of the organic light emitting diode OLED is initialized by the organic light emitting diode initialization gate signal GB during the third period DU3.
  • the organic light emitting diode OLED emits light by the emission signal EM during the fourth period DU4, and the display panel 100 displays an image.
  • the activation level of the organic light emitting diode initialization gate signal GB may be a low level.
  • some of the switching elements of the pixel may include an oxide thin film transistor.
  • the third pixel switching device T3 and the fourth pixel switching device T4 may be the oxide thin film transistors.
  • the first pixel switching element T1, the second pixel switching element T2, the fifth pixel switching element T5, the sixth pixel switching element T6, and the seventh pixel switching element T7 are It may be a polysilicon thin film transistor.
  • FIG. 13 is a flowchart illustrating an operation of a low frequency driving mode according to an embodiment of the present invention.
  • FIG. 14 is a conceptual diagram illustrating a driving frequency of each segment of an input image of the display panel of FIG. 13.
  • FIG. 15 is a graph illustrating a driving frequency of each segment of an input image of the display panel of FIG. 13.
  • the display device according to the present exemplary embodiment is substantially the same as the display device of FIGS. 1 to 7 except for the operation of the low frequency driving mode, the same reference numerals are used for the same or similar components, and redundant descriptions are omitted. do.
  • the operation of the low frequency driving mode of the display device according to the present embodiment may be additionally applied to the above-described embodiments.
  • the display panel driver may divide the input image into a plurality of segments SG1 through SG9.
  • the display panel driver may determine the flicker index for each segment (step S700).
  • the display panel driver may determine the driving frequency for each segment based on the flicker index for each segment.
  • the display panel driver may determine a Worst segment having the largest driving frequency for each segment.
  • the display panel driver may determine a MAJORITY segment having the most frequent driving frequency for each segment.
  • the Worst segment may be a fifth segment SG5 having a driving frequency of 30 Hz. Since there are four segments having a driving frequency of 1 Hz and four segments having a driving frequency of 2 Hz, the MAJORITY segment having the most frequent driving frequency for each segment is a segment having a driving frequency of 1 Hz or a driving of 2 Hz. One of the segments having a frequency can be determined.
  • the display panel driver may calculate an absolute value of a difference between the number of Worst segments and the number of MAJORITY segments. In FIG. 15, since the number of the WORST segments is 1 and the number of the MAJORITY segments is 4, the difference between the number of the WORST segments and the number of the MAJORITY segments is determined.
  • the absolute value may be three.
  • the display panel driver may display the display panel 100.
  • a large absolute value of the difference between the number of Worst segments and the number of MAJORITY segments means that the Worst segment is a small percentage in the whole, and even in this case, the entire display panel 100 Driving at the frequency of the worst segment can be disadvantageous in terms of power consumption.
  • the display panel 100 is driven at a correction driving frequency smaller than the driving frequency of the worst segment to consume the display quality of the worst segment while reducing power consumption. Can be reduced.
  • the display panel driver 100 displays the display panel 100.
  • a small absolute value of the difference between the number of Worst segments and the number of MAJORITY segments means that the Worst segment is a large proportion in the whole, in which case the display quality is not reduced.
  • the entire display panel 100 may be driven at the frequency of the worst segment.
  • 16 is a flowchart illustrating operation of a low frequency driving mode according to an embodiment of the present invention.
  • the display device according to the present exemplary embodiment is substantially the same as the display device of FIGS. 13 to 15 except for the operation of the low frequency driving mode, the same reference numerals are used for the same or similar components, and redundant descriptions are omitted. do.
  • the display panel driver may divide the input image into a plurality of segments SG1 through SG9.
  • the display panel driver may determine the flicker index for each segment (step S700).
  • the display panel driver may determine the driving frequency for each segment based on the flicker index for each segment.
  • the display panel driver may display the display panel 100.
  • the display panel driver may be configured to perform the same operation. Can be corrected (step S725).
  • the flicker may occur in the worst segment region. Therefore, the flicker can be prevented by correcting the data of the worst segment. For example, the gray level of the data of the worst segment may be increased so that the flicker may not be visually recognized. Also in this case, interpolation may be applied to the boundary between the worst segment and the segments adjacent to the worst segment so that the data compensation of the worst segment is not easily recognized by the user.
  • a correction driving frequency eg, 10 Hz
  • the driving frequency eg, 30 Hz
  • the display panel driver may display the display panel 100. It may be driven at a driving frequency (eg, 30 Hz) of the worst segment (step S720).
  • a driving frequency eg, 30 Hz
  • FIG. 17 is a graph illustrating a threshold voltage over time of a switching element of a display panel according to an exemplary embodiment of the present invention.
  • FIG. 18 is a flowchart illustrating an operation of a low frequency driving mode of the display panel of FIG. 17.
  • 19 is a timing diagram illustrating a gate signal and a correction gate signal applied to the display panel of FIG. 17.
  • 20A is a table illustrating an example of the frequency of the correction frame and the number of correction frames in FIG. 18.
  • 20B is a table showing an example of the frequency of the correction frame and the number of correction frames in FIG. 18.
  • 20C is a table showing an example of the frequency of the correction frame and the number of correction frames in FIG. 18.
  • the display device according to the present exemplary embodiment is substantially the same as the display device of FIGS. 1 to 7 except that the threshold voltage of the switching element is compensated in the low frequency driving mode, the same reference numerals are used for the same or similar components. The overlapping description is omitted.
  • the operation of the low frequency driving mode of the display device according to the present embodiment may be additionally applied to the above-described embodiments.
  • the threshold voltage of the switching element of the pixels of the display panel 100 may be shifted in the negative direction as the duration of the low frequency driving becomes longer.
  • the shift of the threshold voltage may occur in the third pixel switching device T3, the fourth pixel switching device T4, and the seventh pixel switching device T7, which are the oxide thin film transistors.
  • the threshold voltage is shifted, display defects such as a horizontal line defect may occur in the display panel.
  • the display panel driver may count the duration CNT of the low frequency driving mode.
  • the first type of switching element polysilicon thin film transistor
  • the second type of switching element oxide thin film transistor
  • the display panel driver may include the first type of switching element and the second type.
  • a correction frame CF having a correction driving frequency greater than the low frequency driving frequency may be inserted into at least one of the switching elements (step S820).
  • the duration CNT may be initialized.
  • the driving signal GS of FIG. 19 refers to an uncompensated gate signal GS
  • the compensation driving signal GSC refers to a gate signal GS in which a threshold voltage is compensated by inserting a correction frame CF.
  • the compensation driving signal GSC may be at least one of the signals EM, GWP, GI, GWN, and GB driven at a low frequency driving frequency in FIG. 5A.
  • 20A illustrates a case in which the reference time THC and the correction frame frequency (eg, 60 Hz) are constant according to the driving frequency of the low frequency.
  • the reference time THC and the correction frame frequency eg, 60 Hz
  • the low frequency driving frequency when the low frequency driving frequency is 1 Hz and the duration of the low frequency driving mode exceeds 10 seconds, 20 or more correction frames having a correction frame frequency of 60 Hz may be inserted into the threshold voltage of the switching element. Shift can be prevented.
  • 10 or more correction frames having a correction frame frequency of 60 Hz may be inserted to prevent the shift of the threshold voltage of the switching element. have.
  • the low frequency driving frequency is 15 Hz and the duration of the low frequency driving mode exceeds 10 seconds
  • two or more correction frames having a correction frame frequency of 60 Hz may be inserted to prevent the shift of the threshold voltage of the switching element.
  • the low frequency driving frequency is 30 Hz and the duration of the low frequency driving mode exceeds 10 seconds, one or more correction frames having a correction frame frequency of 60 Hz may be inserted to prevent the shift of the threshold voltage of the switching element. have.
  • the reference time THC varies according to the driving frequency of the low frequency, and the correction frame frequency (eg, 60 Hz) is constant.
  • the low frequency driving frequency when the low frequency driving frequency is 1 Hz and the duration of the low frequency driving mode exceeds 10 seconds, 20 or more correction frames having a correction frame frequency of 60 Hz may be inserted into the threshold voltage of the switching element. Shift can be prevented.
  • 10 or more correction frames having a correction frame frequency of 60 Hz may be inserted to prevent the shift of the threshold voltage of the switching element. have.
  • the low frequency driving frequency is 15 Hz and the duration of the low frequency driving mode exceeds 60 seconds
  • two or more correction frames having a correction frame frequency of 60 Hz may be inserted to prevent the shift of the threshold voltage of the switching element.
  • the low frequency driving frequency is 30 Hz and the duration of the low frequency driving mode exceeds 120 seconds, one or more correction frames having a correction frame frequency of 60 Hz may be inserted to prevent the shift of the threshold voltage of the switching element. have.
  • the reference time THC is constant according to a low frequency driving frequency, and the correction frame frequency is variable.
  • the threshold voltage of the switching element is shifted by inserting 10 or more correction frames having a correction frame frequency larger than 2 Hz as the driving frequency. Can be prevented.
  • the threshold voltage of the switching element When the low frequency driving frequency is 15 Hz and the duration of the low frequency driving mode exceeds 10 seconds, shifting the threshold voltage of the switching element by inserting two or more correction frames having a correction frame frequency larger than the driving frequency of 15 Hz. Can be prevented.
  • the threshold voltage of the switching element is shifted by inserting one or more correction frames having a correction frame frequency greater than 30 Hz, the driving frequency. Can be prevented.
  • FIG. 21 is a flowchart illustrating an operation of a low frequency hybrid driving mode of the display panel of FIG. 17.
  • the operation of the low frequency driving mode of FIG. 18 may be equally applied to the low frequency hybrid driving mode.
  • the display panel driver may count the duration CNT of the low frequency hybrid driving mode.
  • the first type of switching element polysilicon thin film transistor
  • the second type of switching element oxide thin film
  • the display panel driver may include the first type of switching element and the second type.
  • a correction frame CF having a correction driving frequency greater than the low frequency hybrid driving frequency may be inserted into at least one of the switching elements.
  • the compensation driving signal GSC may be at least one of the signals GI and GWN driven at the low frequency driving frequency in FIG. 5B.
  • FIG. 22 is a timing diagram illustrating a gate signal and a correction gate off voltage applied to a display panel according to an exemplary embodiment of the present invention.
  • the display device according to the present exemplary embodiment is substantially the same as the display device of FIGS. 17 to 21 except for the method of compensating the threshold voltage of the switching element, the same reference numerals are used for the same or similar elements, and the overlapping is performed. The description will be omitted.
  • the display panel driver may adjust the duration CNT of the low frequency driving mode. Can count.
  • the first type of switching element polysilicon thin film transistor
  • the second type of switching element oxide thin film transistor
  • the data write gate signals GWP and GWN and the data initialization gate signal GI applied to the display panel 100 are generated based on the gate on voltage VGH and the gate off voltage VGL.
  • the display panel driver may reduce the level of the gate off voltage VGL.
  • the amplitude of the data initialization gate signal GI applied to the fourth pixel switching element T4 of FIG. 2 increases, and the fourth pixel switching element T4 is increased. Since the gate-source voltage of increases, the shift of the threshold voltage of the fourth pixel switching element T4 may be compensated.
  • the amplitude of the data write gate signal GWN applied to the third pixel switching element T3 of FIG. 2 increases, and the third pixel switching element ( Since the gate-source voltage of T3 is increased, the shift of the threshold voltage of the third pixel switching element T3 can be compensated.
  • FIG. 23 is a timing diagram illustrating a gate signal and a correction gate on voltage applied to a display panel according to an exemplary embodiment of the present invention.
  • the display device according to the present exemplary embodiment is substantially the same as the display device of FIGS. 17 to 21 except for the method of compensating the threshold voltage of the switching element, the same reference numerals are used for the same or similar elements, and the overlapping is performed. The description will be omitted.
  • the display panel driver may adjust the duration CNT of the low frequency driving mode. Can count.
  • the first type of switching element polysilicon thin film transistor
  • the second type of switching element oxide thin film transistor
  • the data write gate signals GWP and GWN and the data initialization gate signal GI applied to the display panel 100 are generated based on the gate on voltage VGH and the gate off voltage VGL.
  • the display panel driver may increase the level of the gate-on voltage VGH.
  • the amplitude of the data write gate signal GWN applied to the third pixel switching element T3 of FIG. 2 increases, and the third pixel switching element ( Since the gate-source voltage of T3 is increased, the shift of the threshold voltage of the third pixel switching element T3 can be compensated.
  • FIG. 24 is a timing diagram illustrating a gate signal and a correction initialization voltage applied to a display panel according to an exemplary embodiment of the present invention.
  • the display device according to the present exemplary embodiment is substantially the same as the display device of FIGS. 17 to 21 except for the method of compensating the threshold voltage of the switching element, the same reference numerals are used for the same or similar elements, and the overlapping is performed. The description will be omitted.
  • the display panel driver may adjust the duration CNT of the low frequency driving mode. Can count.
  • the first type of switching element polysilicon thin film transistor
  • the second type of switching element oxide thin film transistor
  • the data write gate signals GWP and GWN and the data initialization gate signal GI applied to the display panel 100 are generated based on the gate on voltage VGH and the gate off voltage VGL.
  • the display panel driver when the duration CNT of the low frequency driving mode exceeds the reference time THC, the display panel driver reduces the level of the initialization voltage VI applied to the display panel 100. Can be.
  • the display panel may be driven in a high frequency driving mode, a low frequency hybrid driving mode, and a low frequency driving mode to prevent flicker of the display panel 100.
  • power consumption of the display device may be reduced by dividing the input image of the display panel into a plurality of segments and reducing the driving frequency of the worst segment having the largest driving frequency for each segment.
  • the threshold voltage of the switching element may be prevented from shifting, thereby preventing display failure of the display panel.
  • the display quality degradation of the display panel may be improved by reducing the display quality degradation issue occurring in the low frequency driving mode.
  • the display quality of the display panel can be improved while reducing the power consumption of the display device.
  • gate driver 400 gamma reference voltage generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 제1 타입의 스위칭 소자 및 상기 제1 타입과 상이한 제2 타입의 스위칭 소자를 포함한다. 상기 표시 패널 구동부는 상기 표시 패널을 구동한다. 제1 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자를 고주파 구동 주파수로 구동한다. 제2 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자를 상기 고주파 구동 주파수로 구동하고 상기 제2 타입의 스위칭 소자를 상기 고주파 구동 주파수보다 작은 저주파 구동 주파수로 구동한다. 제3 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자를 상기 저주파 구동 주파수로 구동한다.

Description

표시 장치
본 발명은 표시 장치에 관한 것으로, 소비 전력을 감소시키고 표시 품질을 향상시키는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 복수의 에미션 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 상기 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부 및 상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함한다.
상기 표시 패널에 표시되는 영상이 정지 영상이거나, 상기 표시 패널이 상시 표시 모드(always on mode)로 동작하는 경우, 소비 전력 감소를 위해 상기 표시 패널의 구동 주파수를 감소시킬 수 있다.
상기 표시 패널의 구동 주파수를 감소시키는 경우, 플리커가 시인될 수 있고, 스위칭 소자의 문턱 전압 쉬프트로 인해 표시 오류가 발생하는 등 표시 패널의 표시 품질이 저하될 수 있다.
본 발명의 목적은 표시 패널의 소비 전력을 감소시키고 표시 품질을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 제1 타입의 스위칭 소자 및 상기 제1 타입과 상이한 제2 타입의 스위칭 소자를 포함한다. 상기 표시 패널 구동부는 상기 표시 패널을 구동한다. 제1 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자를 고주파 구동 주파수로 구동한다. 제2 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자를 상기 고주파 구동 주파수로 구동하고 상기 제2 타입의 스위칭 소자를 상기 고주파 구동 주파수보다 작은 저주파 구동 주파수로 구동한다. 제3 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자를 상기 저주파 구동 주파수로 구동한다.
본 발명의 일 실시예에 있어서, 상기 제1 타입의 스위칭 소자는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제2 타입의 스위칭 소자는 산화물 박막 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 타입의 스위칭 소자는 P형 트랜지스터일 수 있다. 상기 제2 타입의 스위칭 소자는 N형 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 제1 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 제2 데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 하이 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 유기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 유기 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압이 인가되는 입력 전극 및 상기 유기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자, 상기 하이 전원 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터 및 상기 애노드 전극 및 로우 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 유기 발광 소자를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 픽셀 스위칭 소자, 상기 제2 픽셀 스위칭 소자, 상기 제5 픽셀 스위칭 소자 및 상기 제6 픽셀 스위칭 소자는 상기 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제3 픽셀 스위칭 소자, 상기 제4 픽셀 스위칭 소자 및 상기 제7 픽셀 스위칭 소자는 상기 산화물 박막 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제7 픽셀 스위칭 소자의 상기 제어 전극은 상기 제6 픽셀 스위칭 소자의 상기 제어 전극과 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 픽셀 스위칭 소자, 상기 제2 픽셀 스위칭 소자, 상기 제5 픽셀 스위칭 소자, 상기 제6 픽셀 스위칭 소자 및 상기 제7 픽셀 스위칭 소자는 상기 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제3 픽셀 스위칭 소자 및 상기 제4 픽셀 스위칭 소자는 상기 산화물 박막 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 모드는 고주파 구동 모드이고, 상기 제2 모드는 저주파 하이브리드 구동 모드이며, 상기 제3 모드는 저주파 구동 모드일 수 있다. 입력 영상이 동영상일 때, 상기 표시 패널은 상기 제1 모드로 구동될 수 있다. 상기 입력 영상이 정지 영상이고 상기 표시 장치가 하이브리드 모드일 때, 상기 표시 패널은 상기 제2 모드로 구동될 수 있다. 상기 입력 영상이 상기 정지 영상이고 상기 표시 장치가 하이브리드 모드가 아닐 때, 상기 표시 패널은 상기 제3 모드로 구동될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동부는 상기 입력 영상의 플리커 지수를 판단하고, 상기 입력 영상의 플리커 지수에 따라 상기 저주파 구동 주파수를 서로 다른 값으로 결정할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동부는 상기 입력 영상이 정지 영상이고, 상기 입력 영상의 최대 휘도와 최소 휘도의 차이가 제1 기준 값 이하일 때, 상기 표시 패널을 상기 제2 모드로 구동할 수 있다. 상기 표시 패널 구동부는 상기 입력 영상이 정지 영상이고, 상기 입력 영상의 상기 최대 휘도와 상기 최소 휘도의 차이가 상기 제1 기준 값을 초과할 때 상기 표시 패널을 상기 제3 모드로 구동할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동부는 상기 입력 영상이 정지 영상이고, 상기 입력 영상의 동일 계조 영상 사이즈가 제2 기준 값을 초과할 때, 상기 표시 패널을 상기 제2 모드로 구동할 수 있다. 상기 표시 패널 구동부는 상기 입력 영상이 정지 영상이고, 상기 입력 영상의 상기 동일 계조 영상 사이즈가 상기 제2 기준 값 이하일 때 상기 표시 패널을 상기 제3 모드로 구동할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동부는 상기 입력 영상을 복수의 세그먼트로 분할하고, 상기 세그먼트별 구동 주파수를 결정할 수 있다. 상기 표시 패널 구동부는 상기 세그먼트별 구동 주파수가 가장 큰 워스트(WORST) 세그먼트의 개수와 상기 세그먼트별 구동 주파수가 가장 빈번한 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값이 제3 기준 값을 초과할 때, 상기 워스트 세그먼트를 상기 워스트 세그먼트의 구동 주파수보다 작은 보정 구동 주파수로 구동할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동부는 상기 워스트 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 상기 절대값이 상기 제3 기준 값을 초과할 때, 상기 워스트 세그먼트 내의 데이터 신호를 보정할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 모드에서, 상기 표시 패널에 인가되는 제2 데이터 기입 게이트 신호 및 데이터 초기화 게이트 신호는 상기 저주파 구동 주파수를 가질 수 있다. 상기 제2 모드에서, 상기 표시 패널에 인가되는 제1 데이터 기입 게이트 신호, 에미션 신호 및 유기 발광 소자 초기화 게이트 신호는 상기 고주파 구동 주파수를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 모드에서, 상기 표시 패널에 인가되는 제1 데이터 기입 게이트 신호, 제2 데이터 기입 게이트 신호, 데이터 초기화 게이트 신호, 에미션 신호 및 유기 발광 소자 초기화 게이트 신호는 상기 저주파 구동 주파수를 가질 수 있다. 상기 표시 패널의 유기 발광 소자의 캐소드 전극에 인가되는 로우 전원 전압은 상기 고주파 구동 주파수를 가질 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 제1 타입의 스위칭 소자 및 상기 제1 타입과 상이한 제2 타입의 스위칭 소자를 포함하는 픽셀을 포함한다. 상기 표시 패널 구동부는 상기 표시 패널을 구동한다. 제1 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자를 고주파 구동 주파수로 구동한다. 제2 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자 중 적어도 하나를 상기 저주파 구동 주파수로 구동한다. 상기 표시 패널 구동부는 상기 제2 모드의 지속 시간을 카운트하여, 상기 제2 모드의 지속 시간이 기준 시간을 초과하는 경우, 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자 중 적어도 하나에 인가되는 구동 신호를 변경한다.
본 발명의 일 실시예에 있어서, 상기 제2 모드의 상기 지속 시간이 상기 기준 시간을 초과하는 경우, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자 중 적어도 하나에 상기 저주파 구동 주파수보다 큰 보정 구동 주파수를 갖는 보정 프레임을 삽입할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널에 인가되는 데이터 기입 게이트 신호는 게이트 온 전압 및 게이트 오프 전압을 기초로 생성될 수 있다. 상기 제2 모드의 상기 지속 시간이 상기 기준 시간을 초과하는 경우, 상기 표시 패널 구동부는 상기 게이트 오프 전압의 레벨을 감소시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널에 인가되는 데이터 기입 게이트 신호는 게이트 온 전압 및 게이트 오프 전압을 기초로 생성될 수 있다. 상기 제2 모드의 지속 시간이 기준 시간을 초과하는 경우, 상기 표시 패널 구동부는 상기 게이트 온 전압의 레벨을 증가시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 모드의 지속 시간이 기준 시간을 초과하는 경우, 상기 표시 패널 구동부는 상기 표시 패널에 인가되는 초기화 전압의 레벨을 감소시킬 수 있다.
이와 같은 표시 장치에 따르면, 상기 표시 패널은 고주파 구동 모드, 저주파 하이브리드 구동 모드 및 저주파 구동 모드로 구동되어, 상기 표시 패널(100)의 플리커를 방지할 수 있다.
또한, 상기 표시 패널의 입력 영상을 복수의 세그먼트로 분할하고, 세그먼트별 구동 주파수가 가장 큰 워스트 세그먼트의 구동 주파수를 감소시켜 상기 표시 장치의 소비 전력을 감소시킬 수 있다.
또한, 상기 표시 패널이 저주파 구동 모드로 오랜 시간 구동될 때, 스위칭 소자의 문턱 전압이 쉬프트하는 것을 방지하여 상기 표시 패널의 표시 불량을 방지할 수 있다.
결과적으로, 저주파 구동 모드에서 발생하는 표시 품질 저하 이슈를 해결하여, 상기 표시 장치의 소비 전력을 감소시키면서 상기 표시 패널의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 픽셀을 나타내는 회로도이다.
도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 4는 표시 장치의 구동 모드를 나타내는 흐름도이다.
도 5a는 저주파 구동 모드에서 도 2의 표시 패널의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다.
도 5b는 저주파 하이브리드 구동 모드에서 도 2의 표시 패널의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다.
도 6은 도 4의 저주파 구동 모드의 동작을 나타내는 상세 흐름도이다.
도 7은 도 4의 저주파 하이브리드 구동 모드의 동작의 일례를 나타내는 상세 흐름도이다.
도 8은 본 발명의 일 실시예에 따른 저주파 하이브리드 구동 모드의 동작의 일례를 나타내는 상세 흐름도이다.
도 9는 저주파 하이브리드 구동 모드에서 본 발명의 일 실시예에 따른 표시 패널의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 픽셀을 나타내는 회로도이다.
도 11은 본 발명의 일 실시예에 따른 표시 패널의 픽셀을 나타내는 회로도이다.
도 12는 도 11의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 13은 본 발명의 일 실시예에 따른 저주파 구동 모드의 동작을 나타내는 흐름도이다.
도 14는 도 13의 표시 패널의 입력 영상의 세그먼트 별 구동 주파수를 나타내는 개념도이다.
도 15는 도 13의 표시 패널의 입력 영상의 세그먼트 별 구동 주파수를 나타내는 그래프이다.
도 16은 본 발명의 일 실시예에 따른 저주파 구동 모드의 동작을 나타내는 흐름도이다.
도 17은 본 발명의 일 실시예에 따른 표시 패널의 스위칭 소자의 시간에 따른 문턱 전압을 나타내는 그래프이다.
도 18은 도 17의 표시 패널의 저주파 구동 모드의 동작을 나타내는 흐름도이다.
도 19는 도 17의 표시 패널에 인가되는 게이트 신호와 보정 게이트 신호를 나타내는 타이밍도이다.
도 20a는 도 18의 보정 프레임의 주파수 및 보정 프레임의 개수의 일례를 나타내는 표이다.
도 20b는 도 18의 보정 프레임의 주파수 및 보정 프레임의 개수의 일례를 나타내는 표이다.
도 20c는 도 18의 보정 프레임의 주파수 및 보정 프레임의 개수의 일례를 나타내는 표이다.
도 21은 도 17의 표시 패널의 저주파 하이브리드 구동 모드의 동작을 나타내는 흐름도이다.
도 22는 본 발명의 일 실시예에 따른 표시 패널에 인가되는 게이트 신호와 보정 게이트 오프 전압을 나타내는 타이밍도이다.
도 23은 본 발명의 일 실시예에 따른 표시 패널에 인가되는 게이트 신호와 보정 게이트 온 전압을 나타내는 타이밍도이다.
도 24는 본 발명의 일 실시예에 따른 표시 패널에 인가되는 게이트 신호와 보정 초기화 전압을 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.
상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GWPL, GWNL, GIL, GBL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EL) 및 상기 게이트 라인들(GWPL, GWNL, GIL, GBL), 상기 데이터 라인들(DL) 및 상기 에미션 라인들(EL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GWPL, GWNL, GIL, GBL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며, 상기 에미션 라인들(EL)은 상기 제1 방향(D1)으로 연장된다.
상기 구동 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 에미션 구동부(600)의 동작을 제어하기 위한 상기 제4 제어 신호(CONT4)를 생성하여 상기 에미션 구동부(600)에 출력한다.
상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GWPL, GWNL, GIL, GBL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GWPL, GWNL, GIL, GBL)에 출력할 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
상기 에미션 구동부(600)는 상기 구동 제어부(200)로부터 입력 받은 상기 제4 제어 신호(CONT4)에 응답하여 상기 에미션 라인들(EL)을 구동하기 위한 에미션 신호들을 생성한다. 상기 에미션 구동부(600)는 상기 에미션 신호들을 상기 에미션 라인들(EL)에 출력할 수 있다.
도 2는 도 1의 표시 패널(100)의 픽셀을 나타내는 회로도이다. 도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 1 내지 도 3을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 유기 발광 소자(OLED)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GWP, GWN), 데이터 초기화 게이트 신호(GI), 유기 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 유기 발광 소자(OLED)를 발광시켜 상기 영상을 표시한다.
본 실시예에서, 상기 픽셀은 제1 타입의 스위칭 소자 및 상기 제1 타입과 상이한 제2 타입의 스위칭 소자를 포함할 수 있다. 예를 들어, 상기 제1 타입의 스위칭 소자는 폴리 실리콘 박막 트랜지스터일 수 있다. 예를 들어, 상기 제1 타입의 스위칭 소자는 저온 폴리 실리콘(LTPS, low temperature polysilicon) 박막 트랜지스터일 수 있다. 예를 들어, 상기 제2 타입의 스위칭 소자는 산화물 박막 트랜지스터일 수 있다. 예를 들어, 상기 제1 타입의 스위칭 소자는 P형 트랜지스터일 수 있고, 상기 제2 타입의 스위칭 소자는 N형 트랜지스터일 수 있다.
예를 들어, 데이터 기입 게이트 신호는 제1 데이터 기입 게이트 신호(GWP) 및 제2 데이터 기입 게이트 신호(GWN)를 포함할 수 있다. 상기 제1 데이터 기입 게이트 신호(GWP)는 상기 P형 트랜지스터에 인가되며, 데이터 기입 타이밍에 로우 레벨의 활성화 신호를 갖는다. 상기 제2 데이터 기입 게이트 신호(GWN)는 상기 N형 트랜지스터에 인가되며, 상기 데이터 기입 타이밍에 하이 레벨의 활성화 신호를 갖는다.
상기 픽셀들 중 적어도 하나는 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 스토리지 캐패시터(CST) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
상기 제1 픽셀 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제1 픽셀 스위칭 소자(T1)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제1 픽셀 스위칭 소자(T1)는 P형 박막 트랜지스터일 수 있다. 상기 제1 픽셀 스위칭 소자(T1)의 제어 전극은 게이트 전극, 상기 제1 픽셀 스위칭 소자(T1)의 입력 전극은 소스 전극, 상기 제1 픽셀 스위칭 소자(T1)의 출력 전극은 드레인 전극일 수 있다.
상기 제2 픽셀 스위칭 소자(T2)는 상기 제1 데이터 기입 게이트 신호(GWP)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제2 픽셀 스위칭 소자(T2)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제2 픽셀 스위칭 소자(T2)는 P형 박막 트랜지스터일 수 있다. 상기 제2 픽셀 스위칭 소자(T2)의 제어 전극은 게이트 전극, 상기 제2 픽셀 스위칭 소자(T2)의 입력 전극은 소스 전극, 상기 제2 픽셀 스위칭 소자(T2)의 출력 전극은 드레인 전극일 수 있다.
상기 제3 픽셀 스위칭 소자(T3)는 상기 제2 데이터 기입 게이트 신호(GWN)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제3 픽셀 스위칭 소자(T3)는 산화물 박막 트랜지스터일 수 있다. 상기 제3 픽셀 스위칭 소자(T3)는 N형 박막 트랜지스터일 수 있다. 상기 제3 픽셀 스위칭 소자(T3)의 제어 전극은 게이트 전극, 상기 제3 픽셀 스위칭 소자(T3)의 입력 전극은 소스 전극, 상기 제3 픽셀 스위칭 소자(T3)의 출력 전극은 드레인 전극일 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 상기 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 초기화 전압(VI)이 인가되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제4 픽셀 스위칭 소자(T4)는 산화물 박막 트랜지스터일 수 있다. 상기 제4 픽셀 스위칭 소자(T4)는 N형 박막 트랜지스터일 수 있다. 상기 제4 픽셀 스위칭 소자(T4)의 제어 전극은 게이트 전극, 상기 제4 픽셀 스위칭 소자(T4)의 입력 전극은 소스 전극, 상기 제4 픽셀 스위칭 소자(T4)의 출력 전극은 드레인 전극일 수 있다.
상기 제5 픽셀 스위칭 소자(T5)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 하이 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제5 픽셀 스위칭 소자(T5)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제5 픽셀 스위칭 소자(T5)는 P형 박막 트랜지스터일 수 있다. 상기 제5 픽셀 스위칭 소자(T5)의 제어 전극은 게이트 전극, 상기 제5 픽셀 스위칭 소자(T5)의 입력 전극은 소스 전극, 상기 제5 픽셀 스위칭 소자(T5)의 출력 전극은 드레인 전극일 수 있다.
상기 제6 픽셀 스위칭 소자(T6)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 유기 발광 소자(OLED)의 애노드 전극에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제6 픽셀 스위칭 소자(T6)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제6 픽셀 스위칭 소자(T6)는 P형 박막 트랜지스터일 수 있다. 상기 제6 픽셀 스위칭 소자(T6)의 제어 전극은 게이트 전극, 상기 제6 픽셀 스위칭 소자(T6)의 입력 전극은 소스 전극, 상기 제6 픽셀 스위칭 소자(T6)의 출력 전극은 드레인 전극일 수 있다.
상기 제7 픽셀 스위칭 소자(T7)는 상기 유기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 상기 초기화 전압(VI)이 인가되는 입력 전극 및 상기 유기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제7 픽셀 스위칭 소자(T7)는 산화물 박막 트랜지스터일 수 있다. 상기 제7 픽셀 스위칭 소자(T7)는 N형 박막 트랜지스터일 수 있다. 상기 제7 픽셀 스위칭 소자(T7)의 제어 전극은 게이트 전극, 상기 제7 픽셀 스위칭 소자(T7)의 입력 전극은 소스 전극, 상기 제7 픽셀 스위칭 소자(T7)의 출력 전극은 드레인 전극일 수 있다.
상기 스토리지 캐패시터(CST)는 상기 하이 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함한다.
상기 유기 발광 소자(OLED)는 상기 애노드 전극 및 로우 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함한다.
도 3을 보면, 제1 구간(DU1) 동안 상기 데이터 초기화 게이트 신호(GI)에 의해 상기 제1 노드(N1) 및 상기 스토리지 캐패시터(CST)가 초기화 된다. 제2 구간(DU2) 동안 상기 제1 및 제2 데이터 기입 게이트 신호(GWP, GWN)에 의해 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)이 보상되고, 상기 쓰레스홀드 전압(|VTH|)이 보상된 상기 데이터 전압(VDATA)이 상기 제1 노드(N1)에 기입된다. 제3 구간(DU3) 동안 상기 유기 발광 소자 초기화 게이트 신호(GB)에 의해 상기 유기 발광 소자(OLED)의 상기 애노드 전극이 초기화 된다. 제4 구간(DU4) 동안 상기 에미션 신호(EM)에 의해 상기 유기 발광 소자(OLED)가 발광하여 상기 표시 패널(100)은 영상을 표시한다.
본 실시예에서, 상기 에미션 신호(EM)의 오프 구간은 상기 제1 내지 제3 구간(DU1, DU2, DU3)인 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 상기 에미션 신호(EM)의 오프 구간은 상기 데이터 기입 구간(DU2)을 포함하면 되고, 상기 에미션 신호(EM)의 오프 구간은 상기 제1 내지 제3 구간(DU1, DU2, DU3)보다 길 수 있다.
상기 제1 구간(DU1)에 상기 데이터 초기화 게이트 신호(GI)가 활성화 레벨을 가질 수 있다. 예를 들어, 상기 데이터 초기화 게이트 신호(GI)의 상기 활성화 레벨은 하이 레벨일 수 있다. 상기 데이터 초기화 게이트 신호(GI)가 상기 활성화 레벨을 가질 때, 상기 제4 픽셀 스위칭 소자(T4)가 턴 온되어, 상기 초기화 전압(VI)이 상기 제1 노드(N1)에 인가될 수 있다. 현재 스테이지의 상기 데이터 초기화 게이트 신호(GI[N])는 이전 스테이지의 스캔 신호(SCAN[N-1])를 기초로 생성될 수 있다.
상기 제2 구간(DU2)에는 상기 제1 데이터 기입 게이트 신호(GWP) 및 상기 제2 데이터 기입 게이트 신호(GWN)가 활성화 레벨을 가질 수 있다. 예를 들어, 상기 제1 데이터 기입 게이트 신호(GWP)의 상기 활성화 레벨은 로우 레벨이고, 상기 제2 데이터 기입 게이트 신호(GWN)의 상기 활성화 레벨은 하이 레벨일 수 있다. 상기 제1 데이터 기입 게이트 신호(GWP) 및 상기 제2 데이터 기입 게이트 신호(GWN)가 상기 활성화 레벨을 가질 때, 상기 제2 픽셀 스위칭 소자(T2) 및 상기 제3 픽셀 스위칭 소자(T3)가 턴 온된다. 또한, 상기 초기화 전압(VI)에 의해 상기 제1 픽셀 스위칭 소자(T1)도 턴 온된다. 현재 스테이지의 상기 제1 데이터 기입 게이트 신호(GWP[N])는 상기 현재 스테이지의 스캔 신호(SCAN[N])를 기초로 생성될 수 있다. 상기 제2 데이터 기입 게이트 신호(GWN[N])는 상기 현재 스테이지의 스캔 신호(SCAN[N])를 기초로 생성될 수 있다.
상기 턴 온된 제1 내지 제3 픽셀 스위칭 소자(T1, T2, T3)에 의해 형성된 경로를 따라, 상기 제1 노드(N1)에는 상기 데이터 전압(VDATA)에서 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압의 절대값(|VTH|)만큼 뺀 전압이 설정된다.
상기 제3 구간(DU3)에는 상기 유기 발광 소자 초기화 게이트 신호(GB)가 활성화 레벨을 가질 수 있다. 예를 들어, 상기 유기 발광 소자 초기화 게이트 신호(GB)의 상기 활성화 레벨은 하이 레벨일 수 있다. 상기 유기 발광 소자 초기화 게이트 신호(GB)가 상기 활성화 레벨을 가질 때, 상기 제7 픽셀 스위칭 소자(T7)가 턴 온되어, 상기 초기화 전압(VI)이 상기 유기 발광 소자(OLED)의 애노드 전극에 인가될 수 있다. 현재 스테이지의 상기 유기 발광 소자 초기화 게이트 신호(GB[N])는 다음 스테이지의 스캔 신호(SCAN[N+1])를 기초로 생성될 수 있다.
상기 제4 구간(DU4)에는 상기 에미션 신호(EM)가 활성화 레벨을 가질 수 있다. 예를 들어, 상기 에미션 신호(EM)의 상기 활성화 레벨은 로우 레벨일 수 있다. 상기 에미션 신호(EM)가 상기 활성화 레벨을 가질 때, 상기 제5 픽셀 스위칭 소자(T5) 및 상기 제6 픽셀 스위칭 소자(T6)가 턴 온된다. 또한, 상기 데이터 전압(VDATA)에 의해 상기 제1 픽셀 스위칭 소자(T1)도 턴 온된다.
구동 전류는 상기 제5 픽셀 스위칭 소자(T5), 상기 제1 픽셀 스위칭 소자(T1) 및 상기 제6 픽셀 스위칭 소자(T6) 순서로 흘러 상기 유기 발광 소자(OLED)를 구동할 수 있다. 상기 구동 전류의 세기는 상기 데이터 전압(VDATA)의 레벨에 의해 결정될 수 있다. 상기 유기 발광 소자(OLED)의 휘도는 상기 구동 전류의 세기에 의해 결정될 수 있다. 상기 제1 픽셀 스위칭 소자(T1)의 입력 전극으로부터 출력 전극에 형성되는 경로를 따라 흐르는 구동 전류(ISD)는 이하의 수식 1과 같이 나타낼 수 있다.
[수식 1]
Figure PCTKR2019007560-appb-I000001
수식 1에서 u는 상기 제1 픽셀 스위칭 소자(T1)의 이동도이고, Cox는 상기 제1 픽셀 스위칭 소자(T1)의 단위 면적당 정전 용량이며, W/L은 상기 제1 픽셀 스위칭 소자(T1)의 폭과 길이의 비를 나타내고, VSG는 상기 제1 픽셀 스위칭 소자(T1)의 입력 전극(N1) 및 제어 전극(N2) 간의 전압을 의미하며, |VTH|는 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압을 의미한다.
상기 제2 구간(DU2)에서 상기 쓰레스홀드 전압(|VTH|)의 보상이 이루어진 상기 제1 노드(N1)의 전압(VG)은 수식 2와 같이 나타낼 수 있다.
[수식 2]
Figure PCTKR2019007560-appb-I000002
상기 제4 구간(DU4)에서 상기 유기 발광 소자(OLED)가 발광할 때, 구동 전압(VOV) 및 상기 구동 전류(ISD)는 아래 수식 3 및 4로 나타낼 수 있다. 수식 3에서 상기 VS는 상기 제2 노드(N2)의 전압이다.
[수식 3]
Figure PCTKR2019007560-appb-I000003
[수식 4]
Figure PCTKR2019007560-appb-I000004
상기 제2 구간(DU2)에서 상기 쓰레스홀드 전압(|VTH|)이 보상되므로, 상기 제4 구간(DU4)에서 상기 유기 발광 소자(OLED)가 발광할 때에는 상기 제1 픽셀 스위칭 소자(T1)의 상기 쓰레스홀드 전압(|VTH|) 성분과는 무관하게 상기 구동 전류(ISD)가 결정될 수 있다.
본 실시예에서는 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드(always on mode)로 동작하는 경우, 소비 전력 감소를 위해 상기 표시 패널(100)의 구동 주파수를 감소시킬 수 있다. 상기 표시 패널(100)의 상기 스위칭 소자가 모두 상기 폴리 실리콘인 경우, 저주파 구동 모드에서 상기 스위칭 소자의 누설 전류로 인해 플리커가 발생할 수 있다. 따라서, 상기 픽셀의 스위칭 소자 중 일부 스위칭 소자들은 산화물 박막 트랜지스터로 구성할 수 있다. 본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3), 상기 제4 픽셀 스위칭 소자(T4) 및 상기 제7 픽셀 스위칭 소자(T7)는 상기 산화물 박막 트랜지스터일 수 있다. 상기 제1 픽셀 스위칭 소자(T1), 상기 제2 픽셀 스위칭 소자(T2), 상기 제5 픽셀 스위칭 소자(T5) 및 상기 제6 픽셀 스위칭 소자(T6)는 폴리 실리콘 박막 트랜지스터일 수 있다.
도 4는 표시 장치의 구동 모드를 나타내는 흐름도이다. 도 5a는 저주파 구동 모드에서 도 2의 표시 패널의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다. 도 5b는 저주파 하이브리드 구동 모드에서 도 2의 표시 패널의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다.
도 1 내지 도 5b를 참조하면, 상기 표시 패널(100)은 제1 모드, 제2 모드 및 제3 모드로 구동될 수 있다. 제1 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자(예컨대, T2, T5, T6) 중 적어도 하나 및 상기 제2 타입의 스위칭 소자(예컨대, T3, T4) 중 적어도 하나를 고주파 구동 주파수로 구동하고, 제2 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 중 적어도 하나를 상기 고주파 구동 주파수로 구동하고 상기 제2 타입의 스위칭 소자 중 적어도 하나를 상기 고주파 구동 주파수보다 작은 저주파 구동 주파수로 구동하며, 제3 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 중 적어도 하나 및 상기 제2 타입의 스위칭 소자 중 적어도 하나를 상기 저주파 구동 주파수로 구동한다.
그러나, 상기 제2 모드에서, 상기 제2 타입의 모든 스위칭 소자가 저주파 구동 주파수로 구동되는 것은 아니다, 상기 제1 타입의 스위칭 소자(예컨대, T7)는 상기 유기 발광 소자를 초기화하기 위한 구성으로, 상기 제5 픽셀 스위칭 소자(T5) 및 상기 제6 픽셀 스위칭 소자(T6)와 마찬가지로 고주파 구동 주파수로 구동될 수 있다.
상기 제1 모드는 고주파 구동 모드이고, 상기 제2 모드는 저주파 하이브리드 구동 모드이며, 상기 제3 모드는 저주파 구동 모드일 수 있다.
상기 표시 패널 구동부(예컨대, 구동 제어부(200))는 상기 입력 영상을 분석한다(단계 S100). 상기 표시 패널 구동부는 상기 입력 영상이 동영상인지 정지 영상인지 판단한다(단계 S200).
상기 입력 영상이 동영상일 때, 상기 표시 패널(100)은 상기 고주파 구동 모드로 구동되고(단계 S300), 상기 입력 영상이 정지 영상이고 상기 표시 장치가 하이브리드 모드일 때(단계 S400), 상기 표시 패널(100)은 상기 저주파 하이브리드 구동 모드로 구동되며(단계 S600), 상기 입력 영상이 상기 정지 영상이고 상기 표시 장치가 하이브리드 모드가 아닐 때(단계 S400), 상기 표시 패널(100)은 상기 저주파 구동 모드로 구동된다(단계 S500).
도 5a는 상기 저주파 구동 모드의 신호를 나타낸다. 상기 저주파 구동 모드에서는 상기 에미션 신호(EM), 상기 제1 데이터 기입 게이트 신호(GWP), 상기 데이터 초기화 게이트 신호(GI), 상기 제2 데이터 기입 게이트 신호(GWN) 및 상기 유기 발광 소자 초기화 게이트 신호(GB)는 모두 저주파 구동 주파수로 구동될 수 있다.
도 5a에서, 상기 고주파 구동 주파수는 60Hz이고, 상기 저주파 구동 주파수는 1Hz일 수 있다. 이 때, 상기 저주파 구동 모드에서, 1초에 하나의 프레임에서만 기입 동작(WRITE)을 수행하고, 나머지 59개의 프레임에서 홀딩 동작(HOLD)을 수행한다.
도 5b는 상기 저주파 하이브리드 구동 모드의 신호를 나타낸다. 상기 저주파 하이브리드 구동 모드에서는 상기 에미션 신호(EM), 상기 제1 데이터 기입 게이트 신호(GWP) 및 상기 유기 발광 소자 초기화 게이트 신호(GB)는 고주파 구동 주파수로 구동되고, 상기 데이터 초기화 게이트 신호(GI) 및 상기 제2 데이터 기입 게이트 신호(GWN)는 저주파 구동 주파수로 구동될 수 있다.
도 5b에서, 상기 고주파 구동 주파수는 60Hz이고, 상기 저주파 구동 주파수는 1Hz일 수 있다. 이 때, 상기 저주파 구동 모드에서, 1초에 하나의 프레임에서만 기입 동작(WRITE)을 수행하고, 나머지 59개의 프레임에서 홀딩 동작(HOLD)을 수행한다. 상기 홀딩 동작(HOLD) 중에도 상기 유기 발광 소자는 턴 온 및 턴 오프를 반복한다.
소비 전력 저감 측면에서는 상기 저주파 하이브리드 구동 모드보다 상기 저주파 구동 모드가 유리하지만, 상기 입력 영상에 따라 상기 저주파 구동 모드에서 플리커가 시인되는 문제가 있다. 따라서, 상기 하이브리드 구동 모드의 활성화 및 비활성화를 통해(단계 S400), 상기 표시 패널(100)은 저주파 구동 모드 및 상기 저주파 하이브리드 구동 모드 중 어느 하나로 구동될 수 있다.
도 6은 도 4의 저주파 구동 모드의 동작을 나타내는 상세 흐름도이다.
도 1 내지 도 6을 참조하면, 상기 저주파 구동 모드에서, 상기 입력 영상을 분석하여 플리커 지수를 판정할 수 있다(단계 S510). 상기 플리커 지수는 표시 영상에 플리커가 발생하지 않는 최저 주파수를 의미할 수 있다.
상기 플리커 지수가 15Hz보다 크고 30Hz보다 작거나 같으면(단계 S520), 상기 표시 패널(100)은 30Hz로 저주파 구동될 수 있다(단계 S530).
도시하지 않았으나, 상기 플리커 지수가 30Hz를 초과하는 경우에는 상기 표시 패널(100)은 고주파 구동 모드(S300)로 동작할 수 있다.
상기 플리커 지수가 10Hz보다 크고 15Hz보다 작거나 같으면(단계 S540), 상기 표시 패널(100)은 15Hz로 저주파 구동될 수 있다(단계 S550).
상기 플리커 지수가 1Hz보다 크고 10Hz보다 작거나 같으면(단계 S560), 상기 표시 패널(100)은 10Hz로 저주파 구동될 수 있다(단계 S570).
상기 플리커 지수가 1Hz보다 작거나 같으면(단계 S560), 상기 표시 패널(100)은 1Hz로 저주파 구동될 수 있다(단계 S580).
도 7은 도 4의 저주파 하이브리드 구동 모드의 동작의 일례를 나타내는 상세 흐름도이다.
도 1 내지 도 7을 참조하면, 상기 저주파 구동 모드의 동작(S500)은 상기 저주파 하이브리드 구동 모드(S600)에도 같은 방식으로 적용될 수 있다.
상기 저주파 하이브리드 구동 모드에서, 상기 입력 영상을 분석하여 플리커 지수를 판정할 수 있다(단계 S610).
상기 플리커 지수가 15Hz보다 크고 30Hz보다 작거나 같으면(단계 S620), 상기 표시 패널(100)은 30Hz로 저주파 하이브리드 구동될 수 있다(단계 S630).
도시하지 않았으나, 상기 플리커 지수가 30Hz를 초과하는 경우에는 상기 표시 패널(100)은 고주파 구동 모드(S300)로 동작할 수 있다.
상기 플리커 지수가 10Hz보다 크고 15Hz보다 작거나 같으면(단계 S640), 상기 표시 패널(100)은 15Hz로 저주파 하이브리드 구동될 수 있다(단계 S650).
상기 플리커 지수가 1Hz보다 크고 10Hz보다 작거나 같으면(단계 S660), 상기 표시 패널(100)은 10Hz로 저주파 하이브리드 구동될 수 있다(단계 S670).
상기 플리커 지수가 1Hz보다 작거나 같으면(단계 S660), 상기 표시 패널(100)은 1Hz로 저주파 하이브리드 구동될 수 있다(단계 S680).
본 실시예에 따르면, 상기 표시 패널(100)은 고주파 구동 모드, 저주파 하이브리드 구동 모드 및 저주파 구동 모드로 구동되어, 상기 표시 장치의 소비 전력을 감소시키면서 상기 표시 패널(100)의 플리커를 효과적으로 방지할 수 있다.
도 8은 본 발명의 일 실시예에 따른 저주파 하이브리드 구동 모드의 동작의 일례를 나타내는 상세 흐름도이다.
본 실시예에 따른 표시 장치는 저주파 하이브리드 구동 모드의 동작을 제외하면, 도 1 내지 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 내지 도 6 및 도 8을 참조하면, 상기 저주파 하이브리드 구동 모드에서, 상기 입력 영상을 분석하여 플리커 지수를 판정할 수 있다(단계 S610).
상기 표시 패널 구동부는 상기 입력 영상의 최대 휘도와 최소 휘도의 차이(OPR|MAX-MIN|)가 제1 기준 값(X) 이하일 때(단계 S615), 상기 표시 패널(100)을 상기 저주파 하이브리드 구동 모드(단계 S620 내지 S680)로 구동할 수 있다.
반면, 상기 표시 패널 구동부는 상기 입력 영상의 상기 최대 휘도와 상기 최소 휘도의 차이(OPR|MAX-MIN|)가 상기 제1 기준 값(X)을 초과할 때(단계 S615), 상기 표시 패널(100)을 상기 저주파 구동 모드(단계 S500)로 구동할 수 있다.
상기 최대 휘도와 최소 휘도의 차이가 충분히 큰 경우에는 플리커 발생의 우려가 상대적으로 적으므로, 저주파 구동 하더라도 플리커가 발생하지 않으며 소비 전력을 더욱 저감할 수 있다.
반면, 상기 최대 휘도와 최소 휘도의 차이가 충분히 크지 않은 경우에는 플리커 발생의 우려가 상대적으로 크므로, 따라서, 저주파 하이브리드 구동을 통해 플리커 발생을 방지할 수 있다.
상기 표시 패널 구동부는 상기 입력 영상의 동일 계조 영상 사이즈가 제2 기준 값(Y)을 초과할 때(단계 S615), 상기 표시 패널을 상기 저주파 하이브리드 구동 모드(단계 S620 내지 S680)로 구동할 수 있다.
반면, 상기 표시 패널 구동부는 상기 입력 영상의 상기 동일 계조 영상 사이즈가 상기 제2 기준 값(Y) 이하일 때(단계 S615), 상기 표시 패널(100)을 상기 저주파 구동 모드(단계 S500)로 구동할 수 있다.
상기 동일 계조 영상 사이즈가 작은 경우에는 플리커 발생의 우려가 상대적으로 적으므로, 저주파 구동 하더라도 플리커가 발생하지 않으며 소비 전력을 더욱 저감할 수 있다.
반면, 상기 동일 계조 영상 사이즈가 큰 경우에는 플리커 발생의 우려가 상대적으로 크므로, 따라서, 저주파 하이브리드 구동을 통해 플리커 발생을 방지할 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)은 고주파 구동 모드, 저주파 하이브리드 구동 모드 및 저주파 구동 모드로 구동되어, 상기 표시 장치의 소비 전력을 감소시키면서 상기 표시 패널(100)의 플리커를 효과적으로 방지할 수 있다.
도 9는 저주파 하이브리드 구동 모드에서 본 발명의 일 실시예에 따른 표시 패널의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 저주파 하이브리드 구동 모드의 동작을 제외하면, 도 1 내지 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 내지 도 5a, 도 6, 도 7 및 도 9를 참조하면, 상기 저주파 하이브리드 구동 모드에서 상기 에미션 신호(EM), 상기 제1 데이터 기입 게이트 신호(GWP), 상기 데이터 초기화 게이트 신호(GI), 상기 제2 데이터 기입 게이트 신호(GWN) 및 상기 유기 발광 소자 초기화 게이트 신호(GB)는 모두 저주파 구동 주파수로 구동될 수 있다.
반면, 상기 표시 패널(100)의 유기 발광 소자(OLED)의 캐소드 전극에 인가되는 로우 전원 전압(ELVSS)은 상기 고주파 구동 주파수를 가질 수 있다. 예를 들어, 상기 로우 전원 전압(ELVSS)은 로우 레벨을 유지하다가, 상기 고주파 구동 주파수로 하이 펄스를 가질 수 있다. 상기 로우 전원 전압(ELVSS)이 상기 하이 펄스를 갖는 경우는 상기 유기 발광 소자(OLED)가 순간적으로 턴 오프 되게 된다. 이 경우, 도 5b와 마찬가지로, 고주파 구동 주파수의 주기로 상기 유기 발광 소자(OLED)가 턴 오프되게 되며, 이러한 동작으로 인해 표시 패널(100)의 플리커가 방지될 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 표시 패널의 픽셀 구조를 제외하면, 도 1 내지 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 3 내지 도 7 및 도 10을 참조하면, 상기 픽셀들 중 적어도 하나는 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 스토리지 캐패시터(CST) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
본 실시예에는 도 2의 제7 픽셀 스위칭 소자의 제어 전극이 제6 픽셀 스위칭 소자의 제어 전극에 연결되는 것을 제외하면, 도 2의 실시예의 픽셀 구조와 동일하다.
제7 픽셀 스위칭 소자(T7)의 제어 전극에는 상기 에미션 신호(EM)가 인가되며, 상기 제7 픽셀 스위칭 소자(T7)는 N형 트랜지스터이므로, 상기 에미션 신호(EM)가 하이 구간을 갖는 동안(도 3의 DU1 내지 DU3), 상기 제7 픽셀 스위칭 소자(T7)가 턴 온 되어, 상기 유기 발광 소자(OLED)의 초기화를 수행할 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 패널의 픽셀을 나타내는 회로도이다. 도 12는 도 11의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 표시 패널의 픽셀 구조를 제외하면, 도 1 내지 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 3 내지 도 7, 도 11 및 도 12를 참조하면, 상기 픽셀들 중 적어도 하나는 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 스토리지 캐패시터(CST) 및 상기 유기 발광 소자(OLED)를 포함할 수 있다.
본 실시예에서는, 상기 제7 픽셀 스위칭 소자(T7)는 상기 유기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 상기 초기화 전압(VI)이 인가되는 입력 전극 및 상기 유기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제7 픽셀 스위칭 소자(T7)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제7 픽셀 스위칭 소자(T7)는 P형 박막 트랜지스터일 수 있다.
도 12를 보면, 제1 구간(DU1) 동안 상기 데이터 초기화 게이트 신호(GI)에 의해 상기 제1 노드(N1) 및 상기 스토리지 캐패시터(CST)가 초기화 된다. 제2 구간(DU2) 동안 상기 제1 및 제2 데이터 기입 게이트 신호(GWP, GWN)에 의해 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)이 보상되고, 상기 쓰레스홀드 전압(|VTH|)이 보상된 상기 데이터 전압(VDATA)이 상기 제1 노드(N1)에 기입된다. 제3 구간(DU3) 동안 상기 유기 발광 소자 초기화 게이트 신호(GB)에 의해 상기 유기 발광 소자(OLED)의 상기 애노드 전극이 초기화 된다. 제4 구간(DU4) 동안 상기 에미션 신호(EM)에 의해 상기 유기 발광 소자(OLED)가 발광하여 상기 표시 패널(100)은 영상을 표시한다.
본 실시예에서, 상기 유기 발광 소자 초기화 게이트 신호(GB)의 상기 활성화 레벨은 로우 레벨일 수 있다.
본 실시예에서는 상기 픽셀의 스위칭 소자 중 일부 스위칭 소자들은 산화물 박막 트랜지스터로 구성할 수 있다. 본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3) 및 상기 제4 픽셀 스위칭 소자(T4)는 상기 산화물 박막 트랜지스터일 수 있다. 상기 제1 픽셀 스위칭 소자(T1), 상기 제2 픽셀 스위칭 소자(T2), 상기 제5 픽셀 스위칭 소자(T5), 상기 제6 픽셀 스위칭 소자(T6) 및 상기 제7 픽셀 스위칭 소자(T7)는 폴리 실리콘 박막 트랜지스터일 수 있다.
도 13은 본 발명의 일 실시예에 따른 저주파 구동 모드의 동작을 나타내는 흐름도이다. 도 14는 도 13의 표시 패널의 입력 영상의 세그먼트 별 구동 주파수를 나타내는 개념도이다. 도 15는 도 13의 표시 패널의 입력 영상의 세그먼트 별 구동 주파수를 나타내는 그래프이다.
본 실시예에 따른 표시 장치는 저주파 구동 모드의 동작을 제외하면, 도 1 내지 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
또는, 본 실시예에 따른 표시 장치의 저주파 구동 모드의 동작은 이상에서 설명한 실시예들에 추가적으로 적용될 수 있다.
도 1 내지 도 5b, 도 13 내지 도 15를 참조하면, 상기 표시 패널 구동부는 상기 입력 영상을 복수의 세그먼트(SG1 내지 SG9)로 분할할 수 있다. 상기 표시 패널 구동부는 상기 세그먼트별 플리커 지수를 판정할 수 있다(단계 S700). 상기 표시 패널 구동부는 상기 세그먼트별 플리커 지수를 기초로 상기 세그먼트별 구동 주파수를 결정할 수 있다.
상기 표시 패널 구동부는 상기 세그먼트별 구동 주파수가 가장 큰 워스트(WORST) 세그먼트를 판단할 수 있다. 또한, 상기 표시 패널 구동부는 상기 세그먼트별 구동 주파수가 가장 빈번한 머저리티(MAJORITY) 세그먼트를 판단할 수 있다.
도 14에서, 상기 워스트(WORST) 세그먼트는 30Hz의 구동 주파수를 갖는 제5 세그먼트(SG5)일 수 있다. 1Hz의 구동 주파수를 갖는 세그먼트들이 4개이고, 2Hz의 구동 주파수를 갖는 세그먼트들이 4개이므로, 상기 세그먼트별 구동 주파수가 가장 빈번한 머저리티(MAJORITY) 세그먼트는 1Hz의 구동 주파수를 갖는 세그먼트들 또는 2Hz의 구동 주파수를 갖는 세그먼트들 중 어느 하나로 결정할 수 있다.
상기 표시 패널 구동부는 상기 워스트(WORST) 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값을 계산할 수 있다. 도 15에서, 상기 워스트(WORST) 세그먼트의 개수는 1이고, 상기 머저리티(MAJORITY) 세그먼트의 개수는 4이므로, 상기 워스트(WORST) 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값은 3일 수 있다.
상기 표시 패널 구동부는 상기 워스트(WORST) 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값이 제3 기준 값(Z)을 초과할 때(단계 S710), 상기 표시 패널(100)을 상기 워스트 세그먼트의 구동 주파수(예컨대, 30Hz)보다 작은 보정 구동 주파수(예컨대, 10Hz)로 구동할 수 있다(단계 S730).
상기 워스트(WORST) 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값이 크다는 것은, 상기 워스트 세그먼트가 전체에서 작은 비율인 것을 의미하고, 이 경우에도 전체 표시 패널(100)을 워스트 세그먼트의 주파수로 구동하는 것은 소비 전력 측면에서 불리할 수 있다.
따라서, 이와 같이, 상기 워스트 세그먼트가 전체에서 작은 비율을 갖는 경우, 상기 표시 패널(100)을 상기 워스트 세그먼트의 구동 주파수보다 작은 보정 구동 주파수로 구동하여 상기 워스트 세그먼트의 표시 품질 저하를 감수하면서 소비 전력을 감소시킬 수 있다.
반면, 상기 표시 패널 구동부는 상기 워스트(WORST) 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값이 제3 기준 값(Z) 이하인 경우(단계 S710), 상기 표시 패널(100)을 상기 워스트 세그먼트의 구동 주파수(예컨대, 30Hz)로 구동할 수 있다(단계 S720).
상기 워스트(WORST) 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값이 작다는 것은, 상기 워스트 세그먼트가 전체에서 큰 비율인 것을 의미하고, 이 경우에는 표시 품질을 감소시키지 않기 위해 전체 표시 패널(100)을 워스트 세그먼트의 주파수로 구동할 수 있다.
도 16은 본 발명의 일 실시예에 따른 저주파 구동 모드의 동작을 나타내는 흐름도이다.
본 실시예에 따른 표시 장치는 저주파 구동 모드의 동작을 제외하면, 도 13 내지 도 15의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 내지 도 5b, 도 14 내지 도 16을 참조하면, 상기 표시 패널 구동부는 상기 입력 영상을 복수의 세그먼트(SG1 내지 SG9)로 분할할 수 있다. 상기 표시 패널 구동부는 상기 세그먼트별 플리커 지수를 판정할 수 있다(단계 S700). 상기 표시 패널 구동부는 상기 세그먼트별 플리커 지수를 기초로 상기 세그먼트별 구동 주파수를 결정할 수 있다.
상기 표시 패널 구동부는 상기 워스트(WORST) 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값이 제3 기준 값(Z)을 초과할 때(단계 S710), 상기 표시 패널(100)을 상기 워스트 세그먼트의 구동 주파수(예컨대, 30Hz)보다 작은 보정 구동 주파수(예컨대, 10Hz)로 구동할 수 있다(단계 S730).
또한, 상기 표시 패널 구동부는 상기 워스트(WORST) 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값이 제3 기준 값(Z)을 초과할 때(단계 S710), 상기 워스트 세그먼트의 데이터를 보정할 수 있다(단계 S725).
상기 표시 패널(100)을 상기 워스트 세그먼트의 구동 주파수(예컨대, 30Hz)보다 작은 보정 구동 주파수(예컨대, 10Hz)로 구동하는 경우, 상기 워스트 세그먼트 영역에서 플리커가 발생할 가능성이 있다. 따라서, 상기 워스트 세그먼트의 데이터를 보정하여 상기 플리커 발생을 방지할 수 있다. 예를 들어, 상기 워스트 세그먼트의 데이터의 계조 레벨을 증가시켜, 상기 플리커가 잘 시인되지 않도록 할 수 있다. 또한 이 경우에, 상기 워스트 세그먼트 및 상기 워스트 세그먼트와 인접한 세그먼트들의 경계부에 인터폴레이션을 적용하여 상기 워스트 세그먼트의 데이터 보상이 사용자에게 잘 시인되지 않도록 할 수 있다.
상기 표시 패널 구동부는 상기 워스트(WORST) 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값이 제3 기준 값(Z) 이하인 경우(단계 S710), 상기 표시 패널(100)을 상기 워스트 세그먼트의 구동 주파수(예컨대, 30Hz)로 구동할 수 있다(단계 S720).
도 17은 본 발명의 일 실시예에 따른 표시 패널의 스위칭 소자의 시간에 따른 문턱 전압을 나타내는 그래프이다. 도 18은 도 17의 표시 패널의 저주파 구동 모드의 동작을 나타내는 흐름도이다. 도 19는 도 17의 표시 패널에 인가되는 게이트 신호와 보정 게이트 신호를 나타내는 타이밍도이다. 도 20a는 도 18의 보정 프레임의 주파수 및 보정 프레임의 개수의 일례를 나타내는 표이다. 도 20b는 도 18의 보정 프레임의 주파수 및 보정 프레임의 개수의 일례를 나타내는 표이다. 도 20c는 도 18의 보정 프레임의 주파수 및 보정 프레임의 개수의 일례를 나타내는 표이다.
본 실시예에 따른 표시 장치는 저주파 구동 모드에서 스위칭 소자의 문턱 전압을 보상하는 것을 제외하면, 도 1 내지 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
또는, 본 실시예에 따른 표시 장치의 저주파 구동 모드의 동작은 이상에서 설명한 실시예들에 추가적으로 적용될 수 있다.
도 1 내지 도 5b, 도 17 내지 도 20c를 참조하면, 상기 표시 패널(100)의 픽셀들의 스위칭 소자의 문턱 전압은 저주파 구동의 지속시간이 길어질수록 네거티브 방향으로 쉬프트될 수 있다.
예를 들어, 상기 문턱 전압의 쉬프트는 상기 산화물 박막 트랜지스터인 상기 제3 픽셀 스위칭 소자(T3), 상기 제4 픽셀 스위칭 소자(T4) 및 상기 제7 픽셀 스위칭 소자(T7)에서 발생할 수 있다. 상기 문턱 전압이 쉬프트되는 경우, 상기 표시 패널에 가로줄 불량 등의 표시 불량이 발생할 수 있다.
상기 표시 패널(100)이 저주파 구동 모드로 동작하는 경우(단계 S500), 상기 표시 패널 구동부는 상기 저주파 구동 모드의 지속 시간(CNT)을 카운트할 수 있다.
상기 저주파 구동 모드의 지속 시간(CNT)이 기준 시간(THC)을 초과하는 경우(단계 S810), 상기 제1 타입의 스위칭 소자(폴리 실리콘 박막 트랜지스터) 및 상기 제2 타입의 스위칭 소자(산화물 박막 트랜지스터) 중 적어도 하나에 인가되는 구동 신호를 변경하여, 상기 문턱 전압의 쉬프트를 방지할 수 있다.
본 실시예에서, 상기 저주파 구동 모드의 상기 지속 시간(CNT)이 상기 기준 시간(THC)을 초과하는 경우(단계 S810), 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자 중 적어도 하나에 상기 저주파 구동 주파수보다 큰 보정 구동 주파수를 갖는 보정 프레임(CF)을 삽입할 수 있다(단계 S820).
예를 들어, 상기 보정 프레임(CF)을 삽입한 후에는 상기 지속 시간(CNT)이 초기화 될 수 있다.
도 19의 구동 신호(GS)는 보상되지 않은 게이트 신호(GS)를 의미하고, 보상 구동 신호(GSC)는 보정 프레임(CF)이 삽입되어 문턱 전압이 보상된 게이트 신호(GS)를 의미한다. 상기 보상 구동 신호(GSC)는 도 5a에서 저주파 구동 주파수로 구동되는 신호들(EM, GWP, GI, GWN, GB) 중 적어도 어느 하나일 수 있다.
도 20a에서는 저주파의 구동 주파수에 따라 상기 기준 시간(THC) 및 보정 프레임 주파수(예컨대, 60Hz)가 일정한 경우를 예시한다.
도 20a를 보면, 상기 저주파 구동 주파수가 1Hz이고, 상기 저주파 구동 모드의 지속 시간이 10초를 초과하는 경우, 60Hz의 보정 프레임 주파수를 갖는 보정 프레임을 20개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다. 상기 저주파 구동 주파수가 2Hz이고, 상기 저주파 구동 모드의 지속 시간이 10초를 초과하는 경우, 60Hz의 보정 프레임 주파수를 갖는 보정 프레임을 10개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다. 상기 저주파 구동 주파수가 15Hz이고, 상기 저주파 구동 모드의 지속 시간이 10초를 초과하는 경우, 60Hz의 보정 프레임 주파수를 갖는 보정 프레임을 2개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다. 상기 저주파 구동 주파수가 30Hz이고, 상기 저주파 구동 모드의 지속 시간이 10초를 초과하는 경우, 60Hz의 보정 프레임 주파수를 갖는 보정 프레임을 1개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다.
도 20b에서는 저주파의 구동 주파수에 따라 상기 기준 시간(THC)은 가변하고 보정 프레임 주파수(예컨대, 60Hz)는 일정한 경우를 예시한다.
도 20b를 보면, 상기 저주파 구동 주파수가 1Hz이고, 상기 저주파 구동 모드의 지속 시간이 10초를 초과하는 경우, 60Hz의 보정 프레임 주파수를 갖는 보정 프레임을 20개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다. 상기 저주파 구동 주파수가 2Hz이고, 상기 저주파 구동 모드의 지속 시간이 20초를 초과하는 경우, 60Hz의 보정 프레임 주파수를 갖는 보정 프레임을 10개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다. 상기 저주파 구동 주파수가 15Hz이고, 상기 저주파 구동 모드의 지속 시간이 60초를 초과하는 경우, 60Hz의 보정 프레임 주파수를 갖는 보정 프레임을 2개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다. 상기 저주파 구동 주파수가 30Hz이고, 상기 저주파 구동 모드의 지속 시간이 120초를 초과하는 경우, 60Hz의 보정 프레임 주파수를 갖는 보정 프레임을 1개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다.
도 20c에서는 저주파의 구동 주파수에 따라 상기 기준 시간(THC)은 일정하고, 상기 보정 프레임 주파수는 가변하는 경우를 예시한다.
도 20c를 보면, 상기 저주파 구동 주파수가 1Hz이고, 상기 저주파 구동 모드의 지속 시간이 10초를 초과하는 경우, 구동 주파수인 1Hz보다 큰 보정 프레임 주파수를 갖는 보정 프레임을 20개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다. 상기 저주파 구동 주파수가 2Hz이고, 상기 저주파 구동 모드의 지속 시간이 10초를 초과하는 경우, 구동 주파수인 2Hz보다 큰 보정 프레임 주파수를 갖는 보정 프레임을 10개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다. 상기 저주파 구동 주파수가 15Hz이고, 상기 저주파 구동 모드의 지속 시간이 10초를 초과하는 경우, 구동 주파수인 15Hz보다 큰 보정 프레임 주파수를 갖는 보정 프레임을 2개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다. 상기 저주파 구동 주파수가 30Hz이고, 상기 저주파 구동 모드의 지속 시간이 10초를 초과하는 경우, 구동 주파수인 30Hz보다 큰 보정 프레임 주파수를 갖는 보정 프레임을 1개 이상 삽입하여 상기 스위칭 소자의 문턱 전압의 쉬프트를 방지할 수 있다.
도 21은 도 17의 표시 패널의 저주파 하이브리드 구동 모드의 동작을 나타내는 흐름도이다.
도 17 내지 도 21을 참조하면, 저주파 하이브리드 구동 모드의 경우에도 도 18의 저주파 구동 모드의 동작을 동일하게 적용할 수 있다.
상기 표시 패널(100)이 저주파 하이브리드 구동 모드로 동작하는 경우(단계 S600), 상기 표시 패널 구동부는 상기 저주파 하이브리드 구동 모드의 지속 시간(CNT)을 카운트할 수 있다.
상기 저주파 하이브리드 구동 모드의 지속 시간(CNT)이 기준 시간(THC)을 초과하는 경우(단계 S910), 상기 제1 타입의 스위칭 소자(폴리 실리콘 박막 트랜지스터) 및 상기 제2 타입의 스위칭 소자(산화물 박막 트랜지스터) 중 적어도 하나에 인가되는 구동 신호를 변경하여, 상기 문턱 전압의 쉬프트를 방지할 수 있다.
본 실시예에서, 상기 저주파 하이브리드 구동 모드의 상기 지속 시간(CNT)이 상기 기준 시간(THC)을 초과하는 경우(단계 S910), 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자 중 적어도 하나에 상기 저주파 하이브리드 구동 주파수보다 큰 보정 구동 주파수를 갖는 보정 프레임(CF)을 삽입할 수 있다(단계 S920).
저주파 하이브리드 구동 모드에서 상기 보상 구동 신호(GSC)는 도 5b에서 저주파 구동 주파수로 구동되는 신호들(GI, GWN) 중 적어도 어느 하나일 수 있다.
도 22는 본 발명의 일 실시예에 따른 표시 패널에 인가되는 게이트 신호와 보정 게이트 오프 전압을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 스위칭 소자의 문턱 전압을 보상하는 방식을 제외하면, 도 17 내지 도 21의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 17, 도 18, 도 21 및 도 22를 참조하면, 상기 표시 패널(100)이 저주파 구동 모드로 동작하는 경우(단계 S500), 상기 표시 패널 구동부는 상기 저주파 구동 모드의 지속 시간(CNT)을 카운트할 수 있다.
상기 저주파 구동 모드의 지속 시간(CNT)이 기준 시간(THC)을 초과하는 경우(단계 S810), 상기 제1 타입의 스위칭 소자(폴리 실리콘 박막 트랜지스터) 및 상기 제2 타입의 스위칭 소자(산화물 박막 트랜지스터) 중 적어도 하나에 인가되는 구동 신호를 변경하여, 상기 문턱 전압의 쉬프트를 방지할 수 있다.
상기 표시 패널(100)에 인가되는 데이터 기입 게이트 신호(GWP, GWN) 및 데이터 초기화 게이트 신호(GI)는 게이트 온 전압(VGH) 및 게이트 오프 전압(VGL)을 기초로 생성된다.
본 실시예에서, 상기 저주파 구동 모드의 상기 지속 시간(CNT)이 상기 기준 시간(THC)을 초과하는 경우, 상기 표시 패널 구동부는 상기 게이트 오프 전압(VGL)의 레벨을 감소시킬 수 있다.
상기 게이트 오프 전압(VGL)의 레벨이 감소하는 경우, 도 2의 제4 픽셀 스위칭 소자(T4)에 인가되는 데이터 초기화 게이트 신호(GI)의 진폭이 증가하고, 상기 제4 픽셀 스위칭 소자(T4)의 게이트-소스 전압이 증가하므로, 상기 제4 픽셀 스위칭 소자(T4)의 문턱 전압의 쉬프트를 보상할 수 있다.
또한, 상기 게이트 오프 전압(VGL)의 레벨이 감소하는 경우, 도 2의 제3 픽셀 스위칭 소자(T3)에 인가되는 데이터 기입 게이트 신호(GWN)의 진폭이 증가하고, 상기 제3 픽셀 스위칭 소자(T3)의 게이트-소스 전압이 증가하므로, 상기 제3 픽셀 스위칭 소자(T3)의 문턱 전압의 쉬프트를 보상할 수 있다.
도 23은 본 발명의 일 실시예에 따른 표시 패널에 인가되는 게이트 신호와 보정 게이트 온 전압을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 스위칭 소자의 문턱 전압을 보상하는 방식을 제외하면, 도 17 내지 도 21의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 17, 도 18, 도 21 및 도 23을 참조하면, 상기 표시 패널(100)이 저주파 구동 모드로 동작하는 경우(단계 S500), 상기 표시 패널 구동부는 상기 저주파 구동 모드의 지속 시간(CNT)을 카운트할 수 있다.
상기 저주파 구동 모드의 지속 시간(CNT)이 기준 시간(THC)을 초과하는 경우(단계 S810), 상기 제1 타입의 스위칭 소자(폴리 실리콘 박막 트랜지스터) 및 상기 제2 타입의 스위칭 소자(산화물 박막 트랜지스터) 중 적어도 하나에 인가되는 구동 신호를 변경하여, 상기 문턱 전압의 쉬프트를 방지할 수 있다.
상기 표시 패널(100)에 인가되는 데이터 기입 게이트 신호(GWP, GWN) 및 데이터 초기화 게이트 신호(GI)는 게이트 온 전압(VGH) 및 게이트 오프 전압(VGL)을 기초로 생성된다.
본 실시예에서, 상기 저주파 구동 모드의 상기 지속 시간(CNT)이 상기 기준 시간(THC)을 초과하는 경우, 상기 표시 패널 구동부는 상기 게이트 온 전압(VGH)의 레벨을 증가시킬 수 있다.
상기 게이트 온 전압(VGH)의 레벨이 증가하는 경우, 도 2의 제4 픽셀 스위칭 소자(T4)에 인가되는 데이터 초기화 게이트 신호(GI)의 진폭이 증가하고, 상기 제4 픽셀 스위칭 소자(T4)의 게이트-소스 전압이 증가하므로, 상기 제4 픽셀 스위칭 소자(T4)의 문턱 전압의 쉬프트를 보상할 수 있다.
또한, 상기 게이트 온 전압(VGH)의 레벨이 증가하는 경우, 도 2의 제3 픽셀 스위칭 소자(T3)에 인가되는 데이터 기입 게이트 신호(GWN)의 진폭이 증가하고, 상기 제3 픽셀 스위칭 소자(T3)의 게이트-소스 전압이 증가하므로, 상기 제3 픽셀 스위칭 소자(T3)의 문턱 전압의 쉬프트를 보상할 수 있다.
도 24는 본 발명의 일 실시예에 따른 표시 패널에 인가되는 게이트 신호와 보정 초기화 전압을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 스위칭 소자의 문턱 전압을 보상하는 방식을 제외하면, 도 17 내지 도 21의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 17, 도 18, 도 21 및 도 24를 참조하면, 상기 표시 패널(100)이 저주파 구동 모드로 동작하는 경우(단계 S500), 상기 표시 패널 구동부는 상기 저주파 구동 모드의 지속 시간(CNT)을 카운트할 수 있다.
상기 저주파 구동 모드의 지속 시간(CNT)이 기준 시간(THC)을 초과하는 경우(단계 S810), 상기 제1 타입의 스위칭 소자(폴리 실리콘 박막 트랜지스터) 및 상기 제2 타입의 스위칭 소자(산화물 박막 트랜지스터) 중 적어도 하나에 인가되는 구동 신호를 변경하여, 상기 문턱 전압의 쉬프트를 방지할 수 있다.
상기 표시 패널(100)에 인가되는 데이터 기입 게이트 신호(GWP, GWN) 및 데이터 초기화 게이트 신호(GI)는 게이트 온 전압(VGH) 및 게이트 오프 전압(VGL)을 기초로 생성된다.
본 실시예에서, 상기 저주파 구동 모드의 지속 시간(CNT)이 기준 시간(THC)을 초과하는 경우, 상기 표시 패널 구동부는 상기 표시 패널(100)에 인가되는 초기화 전압(VI)의 레벨을 감소시킬 수 있다.
상기 초기화 전압(VI)의 레벨이 감소하는 경우, 도 2의 제4 픽셀 스위칭 소자(T4)의 게이트-소스 전압이 증가하므로, 상기 제4 픽셀 스위칭 소자(T4)의 문턱 전압의 쉬프트를 보상할 수 있다.
이와 같은 표시 장치에 따르면, 상기 표시 패널은 고주파 구동 모드, 저주파 하이브리드 구동 모드 및 저주파 구동 모드로 구동되어, 상기 표시 패널(100)의 플리커를 방지할 수 있다.
또한, 상기 표시 패널의 입력 영상을 복수의 세그먼트로 분할하고, 세그먼트별 구동 주파수가 가장 큰 워스트 세그먼트의 구동 주파수를 감소시켜 상기 표시 장치의 소비 전력을 감소시킬 수 있다.
또한, 상기 표시 패널이 저주파 구동 모드로 오랜 시간 구동될 때, 스위칭 소자의 문턱 전압이 쉬프트하는 것을 방지하여 상기 표시 패널의 표시 불량을 방지할 수 있다.
결과적으로, 저주파 구동 모드에서 발생하는 표시 품질 저하 이슈를 해결하여, 상기 표시 장치의 소비 전력을 감소시키면서 상기 표시 패널의 표시 품질을 향상시킬 수 있다.
이상에서 설명한 본 발명에 따른 표시 장치에 따르면, 표시 장치의 소비 전력을 감소시키면서 상기 표시 패널의 표시 품질을 향상시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
<부호의 설명>
100: 표시 패널 200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 에미션 구동부

Claims (20)

  1. 제1 타입의 스위칭 소자 및 상기 제1 타입과 상이한 제2 타입의 스위칭 소자를 포함하는 픽셀을 포함하는 표시 패널; 및
    상기 표시 패널을 구동하는 표시 패널 구동부를 포함하고,
    제1 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자를 고주파 구동 주파수로 구동하고,
    제2 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자를 상기 고주파 구동 주파수로 구동하고 상기 제2 타입의 스위칭 소자를 상기 고주파 구동 주파수보다 작은 저주파 구동 주파수로 구동하며,
    제3 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자를 상기 저주파 구동 주파수로 구동하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 제1 타입의 스위칭 소자는 폴리 실리콘 박막 트랜지스터이고,
    상기 제2 타입의 스위칭 소자는 산화물 박막 트랜지스터인 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 제1 타입의 스위칭 소자는 P형 트랜지스터이고,
    상기 제2 타입의 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 표시 장치.
  4. 제2항에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
    제1 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
    제2 데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 픽셀 스위칭 소자;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 초기화 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자;
    에미션 신호가 인가되는 제어 전극, 하이 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
    상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 유기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
    유기 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압이 인가되는 입력 전극 및 상기 유기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자;
    상기 하이 전원 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터; 및
    상기 애노드 전극 및 로우 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 유기 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 제1 픽셀 스위칭 소자, 상기 제2 픽셀 스위칭 소자, 상기 제5 픽셀 스위칭 소자 및 상기 제6 픽셀 스위칭 소자는 상기 폴리 실리콘 박막 트랜지스터이고,
    상기 제3 픽셀 스위칭 소자, 상기 제4 픽셀 스위칭 소자 및 상기 제7 픽셀 스위칭 소자는 상기 산화물 박막 트랜지스터인 것을 특징으로 하는 표시 장치.
  6. 제4항에 있어서, 상기 제7 픽셀 스위칭 소자의 상기 제어 전극은 상기 제6 픽셀 스위칭 소자의 상기 제어 전극과 연결되는 것을 특징으로 하는 표시 장치.
  7. 제4항에 있어서, 상기 제1 픽셀 스위칭 소자, 상기 제2 픽셀 스위칭 소자, 상기 제5 픽셀 스위칭 소자, 상기 제6 픽셀 스위칭 소자 및 상기 제7 픽셀 스위칭 소자는 상기 폴리 실리콘 박막 트랜지스터이고,
    상기 제3 픽셀 스위칭 소자 및 상기 제4 픽셀 스위칭 소자는 상기 산화물 박막 트랜지스터인 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서, 상기 제1 모드는 고주파 구동 모드이고, 상기 제2 모드는 저주파 하이브리드 구동 모드이며, 상기 제3 모드는 저주파 구동 모드이고,
    입력 영상이 동영상일 때, 상기 표시 패널은 상기 제1 모드로 구동되고,
    상기 입력 영상이 정지 영상이고 상기 표시 장치가 하이브리드 모드일 때, 상기 표시 패널은 상기 제2 모드로 구동되며,
    상기 입력 영상이 상기 정지 영상이고 상기 표시 장치가 하이브리드 모드가 아닐 때, 상기 표시 패널은 상기 제3 모드로 구동되는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 표시 패널 구동부는 상기 입력 영상의 플리커 지수를 판단하고, 상기 입력 영상의 플리커 지수에 따라 상기 저주파 구동 주파수를 서로 다른 값으로 결정하는 것을 특징으로 하는 표시 장치.
  10. 제8항에 있어서, 상기 표시 패널 구동부는 상기 입력 영상이 정지 영상이고, 상기 입력 영상의 최대 휘도와 최소 휘도의 차이가 제1 기준 값 이하일 때, 상기 표시 패널을 상기 제2 모드로 구동하며,
    상기 표시 패널 구동부는 상기 입력 영상이 정지 영상이고, 상기 입력 영상의 상기 최대 휘도와 상기 최소 휘도의 차이가 상기 제1 기준 값을 초과할 때, 상기 표시 패널을 상기 제3 모드로 구동하는 것을 특징으로 하는 표시 장치.
  11. 제8항에 있어서, 상기 표시 패널 구동부는 상기 입력 영상이 정지 영상이고, 상기 입력 영상의 동일 계조 영상 사이즈가 제2 기준 값을 초과할 때, 상기 표시 패널을 상기 제2 모드로 구동하며,
    상기 표시 패널 구동부는 상기 입력 영상이 정지 영상이고, 상기 입력 영상의 상기 동일 계조 영상 사이즈가 상기 제2 기준 값 이하일 때 상기 표시 패널을 상기 제3 모드로 구동하는 것을 특징으로 하는 표시 장치.
  12. 제8항에 있어서, 상기 표시 패널 구동부는 상기 입력 영상을 복수의 세그먼트로 분할하고, 상기 세그먼트별 구동 주파수를 결정하며,
    상기 표시 패널 구동부는 상기 세그먼트별 구동 주파수가 가장 큰 워스트(WORST) 세그먼트의 개수와 상기 세그먼트별 구동 주파수가 가장 빈번한 머저리티(MAJORITY) 세그먼트의 개수의 차이의 절대값이 제3 기준 값을 초과할 때, 상기 표시 패널을 상기 워스트 세그먼트의 구동 주파수보다 작은 보정 구동 주파수로 구동하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 표시 패널 구동부는 상기 워스트 세그먼트의 개수와 상기 머저리티(MAJORITY) 세그먼트의 개수의 차이의 상기 절대값이 상기 제3 기준 값을 초과할 때, 상기 워스트 세그먼트 내의 데이터 신호를 보정하는 것을 특징으로 하는 표시 장치.
  14. 제1항에 있어서, 상기 제2 모드에서, 상기 표시 패널에 인가되는 제2 데이터 기입 게이트 신호 및 데이터 초기화 게이트 신호는 상기 저주파 구동 주파수를 갖고,
    상기 제2 모드에서, 상기 표시 패널에 인가되는 제1 데이터 기입 게이트 신호, 에미션 신호 및 유기 발광 소자 초기화 게이트 신호는 상기 고주파 구동 주파수를 갖는 것을 특징으로 하는 표시 장치.
  15. 제1항에 있어서, 상기 제2 모드에서, 상기 표시 패널에 인가되는 제1 데이터 기입 게이트 신호, 제2 데이터 기입 게이트 신호, 데이터 초기화 게이트 신호, 에미션 신호 및 유기 발광 소자 초기화 게이트 신호는 상기 저주파 구동 주파수를 갖고,
    상기 표시 패널의 유기 발광 소자의 캐소드 전극에 인가되는 로우 전원 전압은 상기 고주파 구동 주파수를 갖는 것을 특징으로 하는 표시 장치.
  16. 제1 타입의 스위칭 소자 및 상기 제1 타입과 상이한 제2 타입의 스위칭 소자를 포함하는 픽셀을 포함하는 표시 패널; 및
    상기 표시 패널을 구동하는 표시 패널 구동부를 포함하고,
    제1 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자를 고주파 구동 주파수로 구동하고,
    제2 모드에서, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자 중 적어도 하나를 상기 저주파 구동 주파수로 구동하며,
    상기 표시 패널 구동부는 상기 제2 모드의 지속 시간을 카운트하여, 상기 제2 모드의 지속 시간이 기준 시간을 초과하는 경우, 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자 중 적어도 하나에 인가되는 구동 신호를 변경하는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 제2 모드의 상기 지속 시간이 상기 기준 시간을 초과하는 경우, 상기 표시 패널 구동부는 상기 제1 타입의 스위칭 소자 및 상기 제2 타입의 스위칭 소자 중 적어도 하나에 상기 저주파 구동 주파수보다 큰 보정 구동 주파수를 갖는 보정 프레임을 삽입하는 것을 특징으로 하는 표시 장치.
  18. 제16항에 있어서, 상기 표시 패널에 인가되는 데이터 기입 게이트 신호 및 데이터 초기화 게이트 신호는 게이트 온 전압 및 게이트 오프 전압을 기초로 생성되고,
    상기 제2 모드의 상기 지속 시간이 상기 기준 시간을 초과하는 경우, 상기 표시 패널 구동부는 상기 게이트 오프 전압의 레벨을 감소시키는 것을 특징으로 하는 표시 장치.
  19. 제16항에 있어서, 상기 표시 패널에 인가되는 데이터 기입 게이트 신호 및 데이터 초기화 게이트 신호는 게이트 온 전압 및 게이트 오프 전압을 기초로 생성되고,
    상기 제2 모드의 지속 시간이 기준 시간을 초과하는 경우, 상기 표시 패널 구동부는 상기 게이트 온 전압의 레벨을 증가시키는 것을 특징으로 하는 표시 장치.
  20. 제16항에 있어서, 상기 제2 모드의 지속 시간이 기준 시간을 초과하는 경우, 상기 표시 패널 구동부는 상기 표시 패널에 인가되는 초기화 전압의 레벨을 감소시키는 것을 특징으로 하는 표시 장치.
PCT/KR2019/007560 2018-07-18 2019-06-21 표시 장치 WO2020017771A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201980047890.2A CN112437953A (zh) 2018-07-18 2019-06-21 显示装置
US17/257,265 US11967284B2 (en) 2018-07-18 2019-06-21 Display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0083343 2018-07-18
KR1020180083343A KR102544572B1 (ko) 2018-07-18 2018-07-18 표시 장치

Publications (1)

Publication Number Publication Date
WO2020017771A1 true WO2020017771A1 (ko) 2020-01-23

Family

ID=69165066

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/007560 WO2020017771A1 (ko) 2018-07-18 2019-06-21 표시 장치

Country Status (4)

Country Link
US (1) US11967284B2 (ko)
KR (1) KR102544572B1 (ko)
CN (1) CN112437953A (ko)
WO (1) WO2020017771A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4064267A4 (en) 2020-02-06 2023-03-01 Samsung Electronics Co., Ltd. DISPLAY CONTROL METHOD AND ELECTRONIC DEVICE SUPPORTING THE SAME
KR20220030514A (ko) 2020-09-02 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR20220148355A (ko) 2021-04-28 2022-11-07 삼성디스플레이 주식회사 화소 회로, 표시 장치, 및 표시 장치의 구동 방법
CN113870766B (zh) 2021-09-14 2023-09-29 厦门天马显示科技有限公司 显示面板和显示装置
KR20230043298A (ko) * 2021-09-23 2023-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20230068004A (ko) * 2021-11-10 2023-05-17 엘지디스플레이 주식회사 디스플레이 장치, 디스플레이 패널 및 디스플레이 구동 방법
KR20240006751A (ko) * 2022-07-06 2024-01-16 삼성디스플레이 주식회사 구동 컨트롤러 및 이를 포함하는 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022450A (ko) * 2014-08-19 2016-03-02 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR20160045215A (ko) * 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20160052942A (ko) * 2014-10-29 2016-05-13 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR20170005210A (ko) * 2015-07-01 2017-01-12 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20180063425A (ko) * 2016-12-01 2018-06-12 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477755B1 (ko) * 2003-03-17 2005-03-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 제어 방법 및 장치
KR20120012637A (ko) * 2010-08-02 2012-02-10 삼성전자주식회사 표시 장치의 구동 장치 및 방법
JP6046413B2 (ja) * 2011-08-08 2016-12-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
KR102015396B1 (ko) * 2012-11-27 2019-08-28 엘지디스플레이 주식회사 쉬프트 레지스터와 이의 구동방법
KR102135877B1 (ko) * 2013-11-22 2020-08-27 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102174236B1 (ko) 2014-02-11 2020-11-05 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102234512B1 (ko) 2014-05-21 2021-04-01 삼성디스플레이 주식회사 표시 장치, 표시 장치를 포함하는 전자 기기 및 그의 구동 방법
WO2016027425A1 (ja) * 2014-08-20 2016-02-25 株式会社Ｊｏｌｅｄ 表示装置及びその駆動方法
KR102454982B1 (ko) 2015-09-24 2022-10-17 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
KR102367216B1 (ko) * 2015-09-25 2022-02-25 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR20170049735A (ko) 2015-10-28 2017-05-11 삼성디스플레이 주식회사 표시 장치
KR102513819B1 (ko) 2016-01-14 2023-03-27 삼성디스플레이 주식회사 표시 장치의 구동 방법, 이를 수행하는 표시 장치 및 이 표시 장치에 포함되는 타이밍 컨트롤러
TWI607429B (zh) * 2016-02-01 2017-12-01 矽創電子股份有限公司 用於顯示裝置的驅動方法及相關的驅動裝置
KR102607897B1 (ko) 2016-11-18 2023-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106920527B (zh) 2017-05-05 2018-02-02 惠科股份有限公司 一种显示面板的驱动方法、驱动装置及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022450A (ko) * 2014-08-19 2016-03-02 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR20160045215A (ko) * 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20160052942A (ko) * 2014-10-29 2016-05-13 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR20170005210A (ko) * 2015-07-01 2017-01-12 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20180063425A (ko) * 2016-12-01 2018-06-12 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치

Also Published As

Publication number Publication date
KR20200010689A (ko) 2020-01-31
KR102544572B1 (ko) 2023-06-19
CN112437953A (zh) 2021-03-02
US11967284B2 (en) 2024-04-23
US20210241699A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
WO2020017771A1 (ko) 표시 장치
WO2018190503A1 (en) Pixel circuit of display panel and display device
WO2019245189A1 (ko) 표시 장치
WO2019231073A1 (en) Display panel and method for driving the display panel
WO2018190669A1 (en) Display panel and driving method of display panel
WO2020071595A1 (en) Display panel and method for driving the display panel
WO2020071826A1 (ko) 정전류 설정 구성을 갖는 표시 장치 및 그 구동 방법
WO2019231074A1 (en) Display panel
WO2020071594A1 (en) Display panel and method for driving the display panel
CN100538485C (zh) 显示装置
EP3735685A1 (en) Display panel
EP3750149A1 (en) Display panel and method for driving the display panel
WO2015012566A1 (ko) 표시장치의 휘도 편차 보상장치 및 보상방법
WO2021025221A1 (ko) 터치 센서를 구비한 표시 장치
WO2020036307A1 (ko) 픽셀 회로 및 이를 포함하는 표시 장치
WO2021132839A1 (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
WO2020226246A1 (ko) 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
WO2021107485A1 (en) Display apparatus
WO2020060186A1 (ko) 영상표시장치
EP4022597A1 (en) Image display apparatus
WO2021215817A1 (ko) 디스플레이 패널
WO2020180036A1 (ko) 화소 및 화소의 구동 방법
WO2022075572A1 (ko) 디스플레이 장치
WO2015167227A1 (ko) 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
WO2023153723A1 (ko) 개용 표시 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19838589

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19838589

Country of ref document: EP

Kind code of ref document: A1