KR102335555B1 - 화소센싱장치 및 패널구동장치 - Google Patents

화소센싱장치 및 패널구동장치 Download PDF

Info

Publication number
KR102335555B1
KR102335555B1 KR1020170029947A KR20170029947A KR102335555B1 KR 102335555 B1 KR102335555 B1 KR 102335555B1 KR 1020170029947 A KR1020170029947 A KR 1020170029947A KR 20170029947 A KR20170029947 A KR 20170029947A KR 102335555 B1 KR102335555 B1 KR 102335555B1
Authority
KR
South Korea
Prior art keywords
sensing
current
data
pixel
mode
Prior art date
Application number
KR1020170029947A
Other languages
English (en)
Other versions
KR20180103271A (ko
Inventor
황동현
김현호
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020170029947A priority Critical patent/KR102335555B1/ko
Priority to PCT/KR2018/002441 priority patent/WO2018164409A1/ko
Priority to CN201880016382.3A priority patent/CN110419074B/zh
Priority to US16/492,021 priority patent/US10957251B2/en
Publication of KR20180103271A publication Critical patent/KR20180103271A/ko
Application granted granted Critical
Publication of KR102335555B1 publication Critical patent/KR102335555B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof

Abstract

본 발명은 각 채널회로 오차 센싱에 사용된 테스트전류를 화소전류를 센싱할 때에도 함께 공급함으로써 테스트전류 자체에서 포함된 오차도 함께 보상할 수 있는 화소센싱장치에 관한 것이다.

Description

화소센싱장치 및 패널구동장치{PIXEL SENSING APPARATUS AND PANEL DRIVING APPARATUS}
본 발명은 표시장치를 구동하는 기술에 관한 것이다.
표시장치에는 패널에 배치되는 화소들을 구동하기 위한 소스드라이버가 포함된다.
소스드라이버는 영상데이터에 따라 데이터전압을 결정하고, 이러한 데이터전압을 화소들로 공급함으로써 각 화소의 밝기를 제어한다.
한편, 동일한 데이터전압이 공급되더라도 화소들의 특성에 따라 각 화소의 밝기는 달라질 수 있다. 예를 들어, 화소에는 구동트랜지스터가 포함되는데, 구동트랜지스터의 문턱전압이 달라지면 동일한 데이터전압이 공급되더라도 화소의 밝기가 달라진다. 소스드라이버가 이러한 화소들의 특성변화를 고려하지 않게 되면 화소들이 원하지 않는 밝기로 구동되고, 화질이 저하되는 문제가 발생할 수 있다.
구체적으로, 화소들은 시간에 따라 혹은 주변 환경에 따라 특성이 변한다. 이때, 소스드라이버가 화소들의 변화된 특성을 고려하지 않고 데이터전압을 공급하게 되면, 화질이 저하되는 문제-예를 들어, 화면얼룩 등의 문제-가 발생한다.
이러한 화질 저하의 문제를 개선하기 위해 표시장치는 화소들의 특성을 센싱하는 화소센싱장치를 포함할 수 있다.
화소센싱장치는 각 화소와 연결되는 센싱라인을 통해 각 화소에 대한 아날로그신호를 수신할 수 있다. 그리고, 화소센싱장치는 아날로그신호를 화소센싱데이터로 변환하여 타이밍컨트롤러로 전송하는데, 타이밍컨트롤러는 이러한 화소센싱데이터를 통해 각 화소의 특성을 파악하게 된다. 그리고, 타이밍컨트롤러는 각 화소의 특성을 반영하여 영상데이터를 보상함으로써 화소의 편차에 따른 화질 저하의 문제를 개선시킬 수 있다.
한편, 화소센싱장치는 패널에 배치되는 많은 화소들-예를 들어, 수 천 개 이상의 많은 화소들-을 짧은 시간 내에 측정하기 위해 다수의 채널회로를 포함할 수 있다. 그런데, 이러한 다수의 채널회로는 제조 과정에 따라, 혹은, 주변 환경에 따라 편차를 가지게 됨으로써 센싱의 정확도를 낮추는 문제를 일으키고 있다.
이러한 배경에서, 본 발명의 목적은, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상하는 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서, 제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로; 및 상기 제1센싱데이터 및 상기 제2센싱데이터를 데이터처리회로로 전송하는 데이터전송부를 포함하고, 상기 데이터처리회로는 상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차을 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하며, 상기 제2센싱데이터에 따라 파악되는 각 화소의 특성에 따라 영상데이터를 보상처리하는 화소센싱장치를 제공한다.
다른 측면에서, 본 발명은, 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서, 제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로; 상기 제1센싱데이터 및 상기 제2센싱데이터를 저장하는 메모리; 상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차를 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하는 편차보상부; 및 각 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 상기 제2센싱데이터를 전송하는 데이터전송부를 포함하는 화소센싱장치를 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상할 수 있게 된다.
도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 2는 도 1의 각 화소에 대한 구조 및 데이터구동회로와 화소센싱회로에서 화소로 입출력되는 신호를 나타내는 도면이다.
도 3은 화소센싱회로의 일 예시 구성을 나타내는 도면이다.
도 4는 일 실시예에 따른 화소센싱회로 및 데이터처리회로의 내부 구성을 나타내는 도면이다.
도 5는 일 실시예에 따른 채널회로에서 제1모드의 전류 흐름을 나타내는 도면이다.
도 6은 일 실시예에 따른 채널회로에서 제2모드의 전류 흐름을 나타내는 도면이다.
도 7은 일 실시예에 따른 패널구동방법의 흐름도이다.
도 8은 다른 실시예에 따른 화소센싱회로의 내부 구성을 나타내는 도면이다.
도 9는 다른 실시예에 따른 채널회로의 구성을 나타내는 도면이다.
도 10은 또 다른 실시예에 따른 채널회로의 구성을 나타내는 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 1을 참조하면, 표시장치(100)는 패널(110) 및 패널(110)을 구동하는 패널구동장치(120, 130, 140, 150)를 포함할 수 있다.
패널(110)에는 복수의 데이터라인(DL), 복수의 게이트라인(GL) 및 복수의 센싱라인(SL)이 배치되고, 복수의 화소(P)가 배치될 수 있다.
패널(110)에 포함되는 적어도 하나의 구성을 구동하는 장치들(120, 130, 140, 150)이 패널구동장치로 호칭될 수 있다. 예를 들어, 데이터구동회로(120), 화소센싱회로(130), 게이트구동회로(140), 데이터처리회로(150) 등이 패널구동장치로 호칭될 수 있다.
전술한 각각의 회로(120, 130, 140, 150)가 패널구동장치로 호칭될 수 있고, 전체 혹은 복수의 회로가 패널구동장치로 호칭될 수도 있다.
패널구동장치에서, 게이트구동회로(140)는 턴온전압 혹은 턴오프전압의 스캔신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)는 데이터라인(DL)과 연결되고 턴오프전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)와 데이터라인(DL)의 연결은 해제된다.
패널구동장치에서, 데이터구동회로(120)는 데이터라인(DL)으로 데이터전압을 공급한다. 데이터라인(DL)으로 공급된 데이터전압은 스캔신호에 따라 데이터라인(DL)과 연결된 화소(P)로 전달되게 된다.
패널구동장치에서, 화소센싱회로(130)는 각 화소(P)에 형성되는 아날로그신호-예를 들어, 전압, 전류 등-를 수신한다. 화소센싱회로(130)는 스캔신호에 따라 각 화소(P)와 연결될 수도 있고, 별도의 센싱신호에 따라 각 화소(P)와 연결될 수도 있다. 이때, 별도의 센싱신호는 게이트구동회로(140)에 의해 생성될 수 있다.
패널구동장치에서, 데이터처리회로(150)는 게이트구동회로(140) 및 데이터구동회로(120)로 각종 제어신호를 공급할 수 있다. 데이터처리회로(150)는 각 프레임에서 구현하는 타이밍에 따라 스캔이 시작되도록 하는 게이트제어신호(GCS)를 생성하여 게이트구동회로(140)로 전송할 수 있다. 그리고, 데이터처리회로(150)는 외부에서 입력되는 영상데이터를 데이터구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환한 영상데이터(RGB)를 데이터구동회로(120)로 출력할 수 있다. 또한, 데이터처리회로(150)는 각 타이밍에 맞게 데이터구동회로(120)가 각 화소(P)로 데이터전압을 공급하도록 제어하는 데이터제어신호(DCS)를 전송할 수 있다.
데이터처리회로(150)는 화소(P)의 특성에 따라 영상데이터(RGB)를 보상하여 전송할 수 있다. 이때, 데이터처리회로(150)는 화소센싱회로(130)로부터 센싱데이터(S_DATA)를 수신할 수 있다. 센싱데이터(S_DATA)에는 화소(P)의 특성에 대한 측정값이 포함될 수 있다.
한편, 데이터구동회로(120)는 소스드라이버라는 명칭으로 불리울 수 있다. 그리고, 게이트구동회로(140)는 게이트드라이버라는 명칭으로 불리울 수 있다. 그리고, 데이터처리회로(150)는 타이밍컨트롤러라는 명칭으로 불리울 수 있다. 데이터구동회로(120)와 화소센싱회로(130)는 하나의 집적회로(125)에 포함되어 있으면서, 소스드라이버IC(Integrated Circuit)라는 명칭으로 불리울 수 있다. 또한, 데이터구동회로(120), 화소센싱회로(130) 및 데이터처리회로(150)는 하나의 집적회로에 포함되어 있으면서, 통합IC라는 명칭으로 불리울 수 있다. 본 실시예가 이러한 명칭으로 제한되는 것은 아니나, 아래 실시예에 대한 설명에서는 소스드라이버, 게이트드라이버, 타이밍컨트롤러 등에서 일반적으로 알려진 일부 구성들의 설명은 생략한다. 따라서, 실시예에 대한 이해에 있어서는 이러한 일부 구성들이 생략되어 있는 것을 고려하여야 한다.
한편, 패널(110)은 유기발광표시패널일 수 있다. 이때, 패널(110)에 배치되는 화소(P)들은 유기발광다이오드(OLED: Organic Light Emitting Diode) 및 하나 이상의 트랜지스터를 포함할 수 있다. 각 화소(P)에 포함되는 유기발광다이오드(OLED) 및 트랜지스터의 특성은 시간 혹은 주변 환경에 따라 변할 수 있다. 일 실시예에 따른 화소센싱회로(130)는 각 화소(P)에 포함된 이러한 구성요소들의 특성을 센싱하여 데이터처리회로(150)로 전송할 수 있다.
도 2는 도 1의 각 화소에 대한 구조 및 데이터구동회로와 화소센싱회로에서 화소로 입출력되는 신호를 나타내는 도면이다.
도 2를 참조하면, 화소(P)는 유기발광다이오드(OLED), 구동트랜지스터(DRT), 스위칭트랜지스터(SWT), 센싱트랜지스터(SENT) 및 스토리지캐패시터(Cstg) 등을 포함할 수 있다.
유기발광다이오드(OLED)는 애노드전극, 유기층 및 캐소드전극 등으로 이루어질 수 있다. 구동트랜지스터(DRT)의 제어에 따라 애노드전극은 구동전압(EVDD)과 연결되고 캐소드전극은 기저전압(EVSS)과 연결되면서 발광하게 된다.
구동트랜지스터(DRT)는 유기발광다이오드(OLED)로 공급되는 구동전류를 제어함으로써 유기발광다이오드(OLED)의 밝기를 제어할 수 있다.
구동트랜지스터(DRT)의 제1노드(N1)는 유기발광다이오드(OLED)의 애노드전극과 전기적으로 연결될 수 있으며, 소스 노드 혹은 드레인 노드일 수 있다. 구동트랜지스터(DRT)의 제2노드(N2)는 스위칭트랜지스터(SWT)의 소스 노드 혹은 드레인 노드와 전기적으로 연결될 수 있으며, 게이트 노드일 수 있다. 구동트랜지스터(DRT)의 제3노드(N3)는 구동전압(EVDD)을 공급하는 구동전압라인(DVL)과 전기적으로 연결될 수 있으며, 드레인 노드 혹은 소스 노드일 수 있다.
스위칭트랜지스터(SWT)는 데이터라인(DL)과 구동트랜지스터(DRT)의 제2노드(N2) 사이에 전기적으로 연결되고, 게이트 라인(GL1 및 GL2)을 통해 스캔신호를 공급받아 턴온될 수 있다.
이러한 스위칭트랜지스터(SWT)가 턴온되면 데이터라인(DL)을 통해 데이터구동회로(120)로부터 공급된 데이터전압(Vdata)이 구동트랜지스터(DRT)의 제2노드(N2)로 전달되게 된다.
스토리지캐패시터(Cstg)는 구동트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 전기적으로 연결될 수 있다.
스토리지캐패시터(Cstg)는 구동트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 존재하는 기생캐패시터일 수도 있고, 구동트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터일 수 있다.
센싱트랜지스터(SENT)는 구동트랜지스터(DRT)의 제1노드(N1)와 센싱라인(SL)을 연결시키고, 센싱라인(SL)은 제1노드(N1)로 기준전압(Vref)을 전달하고 제1노드(N1)에 형성되는 아날로그신호-예를 들어, 전압 혹은 전류-를 화소센싱회로(130)로 전달할 수 있다.
그리고, 화소센싱회로(130)는 센싱라인(SL)을 통해 전달되는 아날로그신호(Vsense 혹은 Isense)를 이용하여 화소(P)의 특성을 측정하게 된다.
제1노드(N1)의 전압을 측정하면, 구동트랜지스터(DRT)의 문턱전압, 이동도(mobility), 전류특성 등을 파악할 수 있다. 또한, 제1노드(N1)의 전압을 측정하면, 유기발광다이오드(OLED)의 기생정전용량, 전류특성 등의 유기발광다이오드(OLED)의 열화정도를 파악할 수 있다.
또한, 구동트랜지스터(DRT)를 거쳐 제1노드(N1)로 전달되는 전류를 측정하면, 구동트랜지스터(DRT)의 전류 능력을 측정할 수 있다. 그리고, 제1노드(N1)를 거쳐 유기발광다이오드(OLED)로 흐르는 전류를 측정하면, 유기발광다이오드(OLED)의 전류 특성을 측정할 수 있다.
화소센싱회로(130)는 제1노드(N1)로부터 전달되거나 제1노드(N1)로 전달되는 전류를 측정하고 측정값을 데이터처리회로(도 1의 150 참조)로 전송할 수 있다. 그리고, 데이터처리회로(도 1의 150 참조)는 이러한 전류를 분석하여 각 화소(P)의 특성을 파악할 수 있다.
도 3은 화소센싱회로의 일 예시 구성을 나타내는 도면이다.
도 3을 참조하면, 화소센싱회로(10)는 복수의 채널회로(11a, ..., 11n)를 포함하고, 각각의 채널회로(11a, ..., 11n)는 아날로그디지털변환(ADC: Analog-Digital-Convert)부(14a, ..., 14n)를 통해 화소(P)에서 전달되는 화소전류(Ipx_a, ..., Ipx_n)를 센싱할 수 있다. 그리고, 화소센싱회로(10)는 센싱된 화소전류(Ipx_a, ..., Ipx_n)에 대응되는 센싱데이터(S_DATA)를 데이터처리회로로 전송할 수 있다.
한편, 각각의 채널회로(11a, ..., 11n)는 별도의 아날로그디지털변환부(14a, ..., 14n)를 포함할 수 있다. 그런데, 각각의 채널회로(11a, ..., 11n)에 포함된 아날로그디지털변환부(14a, ..., 14n)는 제조 공정의 차이 혹은 주변 환경 조건의 차이에 의해 서로 다른 특성을 가질 수 있다. 그리고, 이러한 아날로그디지털변환부(14a, ..., 14n)의 특성 차이에 따라 각각의 채널회로(11a, ..., 11n)는 동일한 화소전류(Ipx_a, ..., Ipx_n)를 서로 다른 값으로 센싱할 수 있다.
화소센싱회로(10)는 채널회로(11a, ..., 11n)의 센싱오차를 보상하기 위해 각각의 채널회로(11a, ..., 11n)에 테스트전류소스(16a, ..., 16n)를 더 포함시킬 수 있다. 화소센싱회로(10)가 테스트모드로 작동할 때, 테스트전류소스(16a, ..., 16n)에서는 미리 정해진 값에 따른 전류가 출력되는데, 데이터처리회로는 테스트모드에서 센싱된 값과 미리 정해진 값을 비교하여 각 채널회로(11a, ..., 11n)의 센싱오차를 계산한다. 그리고, 데이터처리회로는 센싱모드에서 센싱된 값에서 센싱오차를 반영하여 보상된 센싱값을 획득하게 된다.
그런데, 이러한 센싱오차 보상방식은 테스트전류소스(16a, ..., 16n) 자체에 오차가 있는 경우, 효용성이 낮아지게 된다.
채널 화소전류
실제값
(Ipx)		 테스트전류소스오차
(ΔIcal)		 아날로그디지털변환부오차
(ΔADC)		 채널회로
센싱오차
(ΔIcal+ΔADC)		 화소전류
보상전 센싱값		 화소전류
보상후 센싱값
1 100 -3 2 -1 102 103
...
N 90 -3 4 1 94 93
표 1을 참조하면, 제1채널회로(11a)에 포함된 제1테스트전류소스(16a)는 -3의 오프셋오차를 가질 수 있다. 그리고, 제1아날로그디지털변환부(14a)는 2의 오프셋오차를 가질 수 있다. 그런데, 데이터처리회로는 제1테스트전류소스(16a) 및 제1아날로그디지털변환부(14a) 각각의 오차를 구분하기 어렵기 때문에, 제1채널회로(11a)의 센싱오차를 -1로 인식할 수 있다. 그리고, 데이터처리회로는 센싱모드에서 제1화소전류(Ipx_a)에 대한 센싱값이 102로 확인되면, 센싱값 102에서 센싱오차 -1을 반영하여 제1화소전류(Ipx_a)를 103으로 인식할 수 있다. 데이터처리회로가 센싱모드에서의 센싱값 102에서 아날로그디지털변환부(14a)의 오차 2만 반영하였다면 제1화소전류(Ipx_a)는 실제값과 동일한 100으로 인식될 수 있었으나, 센싱값 보상에서 제1테스트전류소스(16a)의 오차 -3가 추가적으로 반영되어 실제값과 다른 103이 인식되었다.
아날로그디지털변환부(14a, ..., 14n) 뿐만 아니라 테스트전류소스(16a, ..., 16n)에도 오차가 발생하기 때문에 도 3을 참조하여 설명한 센싱오차 보상방식에 의하면 데이터처리회로가 화소전류(Ipx_a, ..., Ipx_n)에 대한 정확한 센싱값을 획득하지 못하는 문제가 있다.
도 4는 일 실시예에 따른 화소센싱회로 및 데이터처리회로의 내부 구성을 나타내는 도면이다.
도 4를 참조하면, 패널(110)에는 복수의 화소(P)가 배치될 수 있다. 그리고, 화소센싱회로(130)는 복수의 화소(P)를 센싱하는 복수의 채널회로(410) 및 데이터전송부(420) 등을 포함할 수 있다. 그리고, 데이터처리회로(150)는 데이터수신부(430), 센싱데이터보상부(440), 영상데이터처리부(450) 등을 포함할 수 있다.
각각의 채널회로(410)는 아날로그전단(AFE: Analog-Front-End)부(412), 아날로그디지털변환(ADC: Analog-Digital-Convert)부(414), 테스트전류소스(416), 전류경로제어부(418) 등을 포함할 수 있다.
아날로그전단부(412)는 입력단으로 전달되는 아날로그신호-예를 들어, 전류-를 전처리할 수 있다.
아날로그디지털변환부(414)는 아날로그전단부(412)의 출력신호를 디지털데이터로 변환할 수 있다.
그리고, 데이터전송부(420)는 아날로그디지털변환부(414)로부터 전달되는 디지털데이터를 외부-예를 들어, 데이터처리회로(150)-로 전송할 수 있다.
한편, 패널(110)에는 많은 화소(P)가 배치되기 때문에 이러한 많은 화소(P)를 짧은 시간 내에 센싱하기 위해 화소센싱회로(130)에는 다수의 채널회로(410)가 포함될 수 있다. 각각의 채널회로(410)는 패널(110)에 배치되는 적어도 하나의 화소(P)를 병렬적으로 동시에 센싱함으로써 전체 화소(P)에 대한 센싱 시간을 단축하게 된다.
그런데, 화소센싱회로(130)에 복수의 채널회로(410)가 포함됨으로써 채널회로(410) 사이에 편차가 생기는 문제가 발생할 수 있다.
이러한 채널회로(410)의 편차를 보상하기 위해 각 채널회로(410)는 테스트전류소스(416)를 포함할 수 있다. 테스트전류소스(416)는 아날로그전단부(412)로 테스트전류를 공급할 수 있다.
그리고, 데이터처리회로(150)는 테스트전류에 의해 생성된 디지털데이터를 이용하여 채널회로(410)의 편차-예를 들어, 센싱 오프셋값 편차-를 보상할 수 있다.
데이터처리회로(150)의 데이터수신부(430)는 데이터전송부(420)에서 전송되는 디지털데이터-센싱데이터(S_DATA)-를 수신하고, 센싱데이터보상부(440)는 수신된 센싱데이터(S_DATA)를 이용하여 각 채널회로(410)의 편차를 보상할 수 있다.
센싱데이터보상부(440)는 각 채널회로(410)에 대한 편차 보상이 완료되면, 그 후에 전달되는 센싱데이터(S_DATA)에 대해 보상값-예를 들어, 센싱 오프셋 보상값-을 적용하여 영상데이터처리부(450)로 전달할 수 있다.
그리고, 영상데이터처리부(450)는 보상된 센싱데이터를 이용하여 각 화소(P)의 특성을 파악하고, 각 화소(P)의 특성에 맞게 영상데이터를 보상처리할 수 있다.
한편, 화소센싱회로(130)는 테스트전류소스(416)의 오차를 반영하기 위해 전류경로제어부(418)를 더 포함할 수 있다.
전류경로제어부(418)는 제1모드-예를 들어, 테스트모드-에서는 테스트전류소스(416)에서 공급되는 제1전류를 후단-예를 들어, 아날로그전단부(412) 및 아날로그디지털변환부(414)-으로 전달하고, 제2모드-예를 들어, 센싱모드-에서는 테스트전류소스(416)에서 공급되는 제2전류와 각 화소(P)에서 전달되는 화소전류가 합쳐진 제3전류를 후단으로 전달할 수 있다.
그리고, 아날로그디지털변환부(414)는 제1모드에서, 제1전류에 대응되는 제1센싱데이터를 생성하고, 제2모드에서, 제3전류에 대응되는 제2센싱데이터를 생성할 수 있다. 그리고, 데이터처리회로(150)는 제1센싱데이터를 이용하여 각 채널회로의 센싱오차값을 생성하고, 이러한 센싱오차값을 이용하여 제2센싱데이터를 보상할 수 있다.
원리상으로 보면, 제1모드에서 제1센싱데이터를 통해 파악된 센싱오차값에는 테스트전류소스(416)의 오차와 채널회로(410)의 다른 구성-예를 들어, 아날로그전단부(412) 및 아날로그디지털변환부(414)-의 오차가 포함될 수 있다. 그런데, 화소센싱회로(130)는 제2센싱데이터를 생성할 때, 제1모드에서의 오차발생조건을 동일하게 발생시킴으로써 제1센싱데이터를 통해 파악된 센싱오차값에 의한 보상의 정확도를 높일 수 있다. 구체적으로, 제2센싱데이터는 화소전류와 더불어 테스트전류소스(416)에서 공급되는 전류가 더 포함되게 되는데, 이에 따라, 제2센싱데이터에는 테스트전류소스(416)의 오차와 채널회로(410)의 다른 구성의 오차가 포함되게 된다. 제1센싱데이터를 통해 파악된 센싱오차값에도 동일한 오차가 포함되어 있기 때문에, 데이터처리회로(150)는 이러한 센싱오차값을 제2센싱데이터에 적용하여 보다 정확한 보상을 수행할 수 있다.
도 5는 일 실시예에 따른 채널회로에서 제1모드의 전류 흐름을 나타내는 도면이고, 도 6은 일 실시예에 따른 채널회로에서 제2모드의 전류 흐름을 나타내는 도면이다.
도 5 및 도 6을 참조하면, 전류경로제어부(418)는 제1선택부(512), 전류통합부(514) 및 제2선택부(516) 등을 포함할 수 있다.
제2선택부(516)는 테스트전류소스(416)에서 공급되는 전류를 전류통합부(514) 혹은 제1선택부(512)로 선택적으로 출력할 수 있다.
제1모드에서 제2선택부(516)는 테스트전류소스(416)에서 공급되는 제1전류(Ical1)를 제1선택부(512)로 출력할 수 있다. 그리고, 제2모드에서 제2선택부(516)는 테스트전류소스(416)에서 공급되는 제2전류(Ical2)를 전류통합부(514)로 출력할 수 있다.
제1선택부(512)는 제2선택부(516)에서 출력하는 전류 혹은 전류통합부(514)에서 출력하는 전류를 선택적으로 출력할 수 있다. 제1모드에서, 제1선택부(512)는 제2선택부(516)에서 출력하는 제1전류(Ical1)를 출력할 수 있다. 그리고, 제2모드에서, 제1선택부(512)는 전류통합부(514)에서 출력하는 전류를 출력할 수 있다.
전류통합부(514)는 테스트전류소스(416)에서 공급되는 전류와 화소(P)에서 전달되는 화소전류(Ipx)를 합쳐서 제3전류(Isum)를 생성할 수 있다. 그리고, 전류통합부(514)는 제3전류(Isum)를 제1선택부(512)로 출력할 수 있다. 전류통합부(514)는 제2선택부(516)를 통해 테스트전류소스(416)에 연결될 수 있다.
제1모드에서, 전류통합부(514)는 테스트전류소스(416)로부터 전류를 공급받지 않을 수 있다. 이때, 제2선택부(516)는 테스트전류소스(416)에서 공급되는 전류를 제1선택부(512)로 전달할 수 있다. 제1모드에서, 전류통합부(514)는 화소(P)로부터 화소전류(Ipx)를 전달받지 않을 수 있다. 이때, 화소(P)와 전류통합부(514) 사이에 위치하는 스위치가 개방되면서 화소전류(Ipx)가 전류통합부(514)로 전달되지 않을 수 있다. 제1모드에서, 전류통합부(514)는 제1선택부(512)로 전류를 출력하지 않을 수 있다.
제2모드에서, 전류통합부(514)는 테스트전류소스(416)에서 공급되는 제2전류(Ical2)와 각 화소(P)에서 전달되는 화소전류(Ipx)를 합쳐 제3전류(Isum)를 생성하고 제3전류(Isum)를 제1선택부(512)로 출력할 수 있다.
제1선택부(512) 및 제2선택부(516)는 데이터처리회로로부터 수신되는 제어신호(CTR1, CTR2)에 동기화되어 작동될 수 있다. 예를 들어, 제1제어신호(CTR1)에 따라 제1선택부(512) 및 제2선택부(516)는 제1모드로 작동하고, 제2제어신호(CTR2)에 따라 제1선택부(512) 및 제2선택부(516)는 제2모드로 작동될 수 있다.
아날로그전단부(412)는 제1선택부(512)에서 출력되는 전류를 전처리하여 아날로그신호를 출력할 수 있다.
아날로그전단부(412)는 적분기(413)를 포함할 수 있다. 그리고, 적분기(413)는 증폭기(Ap), 증폭기(Ap)의 일 입력단자-예를 들어, 마이너스 입력단자-와 출력단자 사이에 연결되는 캐패시터(Ci) 및 캐패시터(Ci)와 병렬로 연결되는 리셋스위치(Sr) 등을 포함할 수 있다.
제1선택부(512)에서 출력되는 전류는 캐패시터(Ci)를 통해 적분되면서 아날로그디지털변환부(414)로는 전류신호의 적분값이 전달될 수 있다. 캐패시터(Ci)에 적분된 값은 다음 번 측정에서 리셋스위치(Sr)에 의해 리셋될 수 있다.
아날로그전단부(412)에 포함된 증폭기(Ap), 캐패시터(Ci) 등은 특성에 따라 출력되는 아날로그신호에 오프셋 오차를 발생시킬 수 있다. 그리고, 이러한 오프셋 오차는 아날로그디지털변환부(414)를 통해 생성되는 센싱데이터에 포함될 수 있다.
아날로그디지털변환부(414)는 아날로그전단부(412)에서 출력되는 아날로그신호를 변환하여 센싱데이터를 생성할 수 있다.
제1모드에서, 아날로그디지털변환부(414)는 제1전류(Ical1)에 대응되는 제1센싱데이터(S_DATA1)를 생성하고, 제2모드에서 제3전류(Isum)에 대응되는 제2센싱데이터(S_DATA2)를 생성할 수 있다. 그리고 데이터전송부(420)는 제1센싱데이터(S_DATA1) 및 제2센싱데이터(S_DATA2)를 데이터처리회로로 전송할 수 있다.
데이터처리회로는 제1센싱데이터(S_DATA1)를 이용하여 각 채널회로(410)의 센싱오차값을 생성하고, 이러한 센싱오차값을 이용하여 제2센싱데이터(S_DATA2)를 보상할 수 있다.
채널 화소전류
실제값
(Ipx)		 테스트전류소스오차
(ΔIcal)		 아날로그디지털변환부오차
(ΔADC)		 채널회로
센싱오차
(ΔIcal+ΔADC)		 화소전류
보상전 센싱값		 화소전류
보상후 센싱값
1 100 -3 2 -1 99 100
...
표 2를 참조하면, 채널회로(410)에 포함된 테스트전류소스(516)는 -3의 오프셋오차를 가질 수 있다. 그리고, 아날로그디지털변환부(414)는 2의 오프셋오차를 가질 수 있다. 그런데, 데이터처리회로는 테스트전류소스(516) 및 아날로그디지털변환부(414) 각각의 오차를 구분하기 어렵기 때문에, 채널회로(410)의 센싱오차를 -1로 인식할 수 있다. 데이터처리회로는 제1모드에서 제1센싱데이터(S_DATA1)를 수신하여 채널회로(410)의 센싱오차를 인식할 수 있다.
제2모드에서, 데이터처리회로는 테스트전류소스(416)에서 공급되는 전류와 화소전류가 합쳐진 제3전류(Isum)에 대응되는 제2센싱데이터(S_DATA2)를 수신할 수 있다. 제2센싱데이터(S_DATA2)에 포함된 센싱값 99에는 채널회로(410)의 센싱부분 구성-예를 들어, 아날로그전단부(412) 및 아날로그디지털변환부(414)-의 오차 뿐만 아니라 테스트전류소스(416)의 오차도 포함되어 있다. 이에 따라, 제2센싱데이터(S_DATA2)에 제1모드에서 인식한 센싱오차 -1을 적용하면 화소전류 100을 정확하게 파악할 수 있다.
도 7은 일 실시예에 따른 패널구동방법의 흐름도이다.
도 7을 참조하면, 화소센싱회로는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고 데이터처리회로로 전송할 수 있다(S700).
데이터처리회로는 제1센싱데이터에 포함된 제1전류의 센싱값을 제1전류에 대하여 미리 설정된 센싱값과 비교하여 각 채널회로의 센싱오차를 인식할 수 있다(S702).
그리고, 화소센싱회로는 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하고 데이터처리회로로 전송할 수 있다(S704).
데이터처리회로는 제2센싱데이터에 포함된 제3전류의 센싱값에서 제2전류에 대하여 미리 설정된 센싱값을 빼서 화소전류에 대한 센싱값을 획득할 수 있다. 그리고, 데이터처리회로는 화소전류에 대한 센싱값에 채널회로의 센싱오차-제1센싱데이터에 따라 인식된 각 채널회로의 센싱오차-를 적용하여 화소전류에 대한 보상된 센싱값을 획득할 수 있다(S706).
그리고, 데이터처리회로는 제2센싱데이터에 대한 보상된 센싱값에 따라 파악되는 각 화소의 특성에 따라 영상데이터를 보상처리할 수 있다(S708).
그리고, 데이터구동회로는 보상된 영상데이터를 이용하여 각 데이터라인을 구동할 수 있다(S710).
한편, 전술한 실시예에서 화소센싱회로에서는 각 화소를 센싱한 디지털데이터-화소에 대한 센싱데이터-만 생성하고, 디지털데이터에 대한 보상은 데이터처리회로에서 이루어지는 것으로 설명하였다. 하지만 실시예에 따라서는 화소센싱회로에서 디지털데이터에 대한 보상을 수행하고 보상된 센싱데이터를 데이터처리회로로 전송할 수 있다.
도 8은 다른 실시예에 따른 화소센싱회로의 내부 구성을 나타내는 도면이다.
도 8을 참조하면, 화소센싱회로(830)는 복수의 채널회로(410), 메모리(822), 편차보상부(824) 및 데이터전송부(420) 등을 포함할 수 있다.
각각의 채널회로(410)는 아날로그전단부(412), 아날로그디지털변환부(414), 테스트전류소스(416) 및 전류경로제어부(418) 등을 포함할 수 있다.
각각의 채널회로(410)는 제1모드에서는 테스트전류소스(416)에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 테스트전류소스(416)에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성할 수 있다.
메모리(822)는 각각의 채널회로(410)에서 출력되는 디지털데이터-제1센싱데이터 및 제2센싱데이터-를 저장할 수 있다.
편차보상부(824)는 제1센싱데이터를 이용하여 각 채널회로(410)의 센싱오차를 인식하고, 인식된 센싱오차를 이용하여 제2센싱데이터를 보상할 수 있다.
그리고, 데이터전송부(420)는 보상된 제2센싱데이터를 센싱데이터(S_DATA)로서 데이터처리회로로 전송할 수 있다.
이러한 실시예에서 데이터처리회로는 별도의 센싱값 보상 프로세스 없이 센싱데이터(S_DATA)를 직접 사용하여 각 화소의 특성을 파악할 수 있다.
도 9는 다른 실시예에 따른 채널회로의 구성을 나타내는 도면이다.
도 9를 참조하면, 전류경로제어부(418)는 제1선택부(512), 전류통합부(514) 및 제2선택부(516) 등을 포함할 수 있다.
그리고, 아날로그전단부(412)는 적분기(413)를 포함할 수 있다. 그리고, 적분기(413)는 증폭기(Ap), 증폭기(Ap)의 일 입력단자-예를 들어, 마이너스 입력단자-와 출력단자 사이에 연결되는 캐패시터(Ci) 및 캐패시터(Ci)와 병렬로 연결되는 리셋스위치(Sr) 등을 포함할 수 있다.
아날로그디지털변환부(414)는 아날로그전단부(412)에서 출력되는 아날로그신호를 디지털데이터로 변환하여 메모리(822)에 저장할 수 있다.
전류경로제어부(418)에서 제1선택부(512)와 제2선택부(516)는 내부-예를 들어, 편차보상부(824)-에서 생성되는 제어신호(CTR3)에 동기화되어 작동될 수 있다. 제1선택부(512) 및 제2선택부(516)는 제어신호(CTR3)에 따라 제1모드로 작동되거나 제2모드로 작동될 수 있다.
한편 전류경로제어부는 실시예에 따라 제1선택부 및 제2선택부를 포함하지 않을 수 있다.
도 10은 또 다른 실시예에 따른 채널회로의 구성을 나타내는 도면이다.
도 10을 참조하면, 채널회로(910)는 아날로그전단부(412), 아날로그디지털변환부(414), 테스트전류소스(416), 전류경로제어부(918) 및 경로스위치(Sp) 등을 포함할 수 있다.
전류경로제어부(918)는 제1입력단자(IN1)로 전달되는 전류와 제2입력단자로 전달되는 전류를 합쳐서 출력하는 전류통합부(514)를 포함할 수 있다.
그리고, 전류통합부(514)의 제1입력단자(IN1)는 각 화소(P)와 경로스위치(Sp)를 통해 연결될 수 있다.
경로스위치(Sp)는 제1모드에서 오픈(open)되고, 제2모드에서 클로즈(close)될 수 있다.
제1모드에서 경로스위치(Sp)가 오픈되면 전류통합부(514)는 제1입력단자(IN1)에 형성되는 영(zero)전류와 테스트전류소스(416)가 공급하는 제1전류를 합쳐서 출력할 수 있다. 실질적으로 제1모드에서 전류통합부(514)는 테스트전류소스(416)가 공급하는 제1전류만 출력할 수 있다.
제2모드에서 경로스위치(Sp)가 클로즈되면 전류통합부(514)는 제1입력단자(IN1)으로 전달되는 화소전류와 테스트전류소스(416)가 공급하는 제2전류를 합쳐서 출력할 수 있다.
이러한 경로스위치(Sp)의 동작에 따라 채널회로(910)는 제1모드에서 테스트전류소스(416)가 공급하는 전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서 테스트전류소스에서 공급되는 전류와 각 화소에서 전달되는 화소전류가 합쳐진 전류를 센싱하여 제2센싱데이터를 생성할 수 있다.
그리고, 화소센싱회로는 이러한 제1센싱데이터 및 제2센싱데이터를 데이터처리회로로 전송할 수 있고, 데이터처리회로는 제1센싱데이터를 이용하여 각 채널회로의 센싱오차을 인식하고, 이러한 센싱오차를 이용하여 제2센싱데이터를 보상하며, 제2센싱데이터에 따라 파악되는 각 화소의 특성에 따라 영상데이터를 보상처리할 수 있다.
이상에서 설명한 실시예들에 의하면, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상할 수 있게 된다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서,
    제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로; 및
    상기 제1센싱데이터 및 상기 제2센싱데이터를 데이터처리회로로 전송하는 데이터전송부를 포함하고,
    상기 데이터처리회로는 상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차를 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하며, 상기 제2센싱데이터에 따라 파악되는 상기 각 화소의 특성에 따라 영상데이터를 보상처리하고,
    각 채널회로는,
    상기 테스트전류소스에서 공급되는 상기 제2전류와 상기 화소전류를 합쳐 상기 제3전류를 생성하는 전류통합부,
    상기 제1전류 혹은 상기 제3전류를 선택적으로 출력하는 제1선택부, 및
    상기 제1모드에서 상기 테스트전류소스에서 공급되는 상기 제1전류를 상기 제1선택부로 출력하고, 상기 제2모드에서 상기 테스트전류소스에서 공급되는 상기 제2전류를 상기 전류통합부로 출력하는 제2선택부를 포함하는 화소센싱장치.
  2. 제1항에 있어서,
    상기 각 화소에는 구동트랜지스터 및 유기발광다이오드가 제1노드에 연결되도록 배치되고,
    상기 구동트랜지스터의 제어에 따라 상기 유기발광다이오드로 공급되는 구동전류가 제어되는 화소센싱장치.
  3. 제2항에 있어서,
    상기 화소전류는 상기 구동트랜지스터를 거쳐 상기 제1노드로 전달되는 전류이거나 상기 제1노드를 거쳐 상기 유기발광다이오드로 흐르는 전류인 화소센싱장치.
  4. 제2항에 있어서,
    영상데이터에 따른 데이터전압을 상기 구동트랜지스터의 게이트 노드로 공급하는 데이터구동회로를 더 포함하는 화소센싱장치.
  5. 제1항에 있어서,
    상기 제1선택부 및 상기 제2선택부는 상기 데이터처리회로로부터 수신되는 제어신호에 동기화되어 작동되는 화소센싱장치.
  6. 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서,
    제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로; 및
    상기 제1센싱데이터 및 상기 제2센싱데이터를 데이터처리회로로 전송하는 데이터전송부를 포함하고,
    상기 데이터처리회로는 상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차를 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하며, 상기 제2센싱데이터에 따라 파악되는 상기 각 화소의 특성에 따라 영상데이터를 보상처리하고,
    상기 제1모드에서는 상기 제1전류를 전달받고 상기 제2모드에서는 상기 제3전류를 전달받는 아날로그전단(Analog-Front-End)부, 및
    상기 아날로그전단부의 출력신호를 디지털데이터로 변환하여 상기 제1모드에서 상기 제1센싱데이터를 생성하고, 상기 제2모드에서 상기 제2센싱데이터를 생성하는 아날로그디지털변환(Analog-Digital-Convert)부를 포함하고,
    적어도 둘 이상의 채널회로는 상기 아날로그전단부 혹은 상기 아날로그디지털변환부의 오프셋오차가 상이하며,
    상기 아날로그전단부는,
    증폭기, 상기 증폭기의 일 입력단자와 출력단자 사이에 연결되는 캐패시터 및 상기 캐패시터와 병렬로 연결되는 리셋스위치를 포함하고, 입력되는 전류를 적분한 값을 상기 아날로그디지털변환부로 전달하는 화소센싱장치.
  7. 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서,
    제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로;
    상기 제1센싱데이터 및 상기 제2센싱데이터를 데이터처리회로로 전송하는 데이터전송부; 및
    제1입력단자로 전달되는 전류와 제2입력단자로 전달되는 전류를 합쳐서 출력하는 전류통합부를 포함하고,
    상기 제1입력단자는 상기 각 화소와 스위치를 통해 연결되고,
    상기 스위치는 상기 제1모드에서 오픈(open)되고 상기 제2모드에서 클로즈(close)되고,
    상기 데이터처리회로는 상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차를 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하며, 상기 제2센싱데이터에 따라 파악되는 상기 각 화소의 특성에 따라 영상데이터를 보상처리하는 화소센싱장치.
  8. 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서,
    제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로;
    상기 제1센싱데이터 및 상기 제2센싱데이터를 저장하는 메모리;
    상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차를 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하는 편차보상부; 및
    상기 각 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 상기 제2센싱데이터를 전송하는 데이터전송부를 포함하고,
    각 채널회로는,
    상기 테스트전류소스에서 공급되는 상기 제2전류와 상기 화소전류를 합쳐 상기 제3전류를 생성하는 전류통합부,
    상기 제1전류 혹은 상기 제3전류를 선택적으로 출력하는 제1선택부, 및
    상기 제1모드에서 상기 테스트전류소스에서 공급되는 상기 제1전류를 상기 제1선택부로 출력하고, 상기 제2모드에서 상기 테스트전류소스에서 공급되는 상기 제2전류를 상기 전류통합부로 출력하는 제2선택부를 포함하고,
    상기 제1선택부 및 상기 제2선택부는 상기 편차보상부에 의해 생성되는 제어신호에 동기화되어 작동되는 화소센싱장치.
  9. 제8항에 있어서,
    상기 각 화소에는 구동트랜지스터 및 유기발광다이오드가 제1노드에 연결되도록 배치되고,
    상기 구동트랜지스터의 제어에 따라 상기 유기발광다이오드로 공급되는 구동전류가 제어되는 화소센싱장치.
  10. 제9항에 있어서,
    상기 화소전류는 상기 구동트랜지스터를 거쳐 상기 제1노드로 전달되는 전류이거나 상기 제1노드를 거쳐 상기 유기발광다이오드로 흐르는 전류인 화소센싱장치.
  11. 제9항에 있어서,
    영상데이터에 따른 데이터전압을 상기 구동트랜지스터의 게이트 노드로 공급하는 데이터구동회로를 더 포함하는 화소센싱장치.
  12. 디스플레이 패널에 배치되는 화소들의 전류를 센싱하는 장치에 있어서,
    제1모드에서는 테스트전류소스에서 공급되는 제1전류를 센싱하여 제1센싱데이터를 생성하고, 제2모드에서는 상기 테스트전류소스에서 공급되는 제2전류와 각 화소에서 전달되는 화소전류가 합쳐진 제3전류를 센싱하여 제2센싱데이터를 생성하는 복수의 채널회로;
    상기 제1센싱데이터 및 상기 제2센싱데이터를 저장하는 메모리;
    상기 제1센싱데이터를 이용하여 각 채널회로의 센싱오차를 인식하고, 상기 센싱오차를 이용하여 상기 제2센싱데이터를 보상하는 편차보상부;
    상기 각 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 상기 제2센싱데이터를 전송하는 데이터전송부; 및
    제1입력단자로 전달되는 전류와 제2입력단자로 전달되는 전류를 합쳐서 출력하는 전류통합부를 포함하고,
    상기 제1입력단자는 상기 각 화소와 스위치를 통해 연결되고,
    상기 스위치는 상기 제1모드에서 오픈(open)되고 상기 제2모드에서 클로즈(close)되는 화소센싱장치.
KR1020170029947A 2017-03-09 2017-03-09 화소센싱장치 및 패널구동장치 KR102335555B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170029947A KR102335555B1 (ko) 2017-03-09 2017-03-09 화소센싱장치 및 패널구동장치
PCT/KR2018/002441 WO2018164409A1 (ko) 2017-03-09 2018-02-28 화소센싱장치 및 패널구동장치
CN201880016382.3A CN110419074B (zh) 2017-03-09 2018-02-28 像素感测装置
US16/492,021 US10957251B2 (en) 2017-03-09 2018-02-28 Pixel sensing device and panel driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170029947A KR102335555B1 (ko) 2017-03-09 2017-03-09 화소센싱장치 및 패널구동장치

Publications (2)

Publication Number Publication Date
KR20180103271A KR20180103271A (ko) 2018-09-19
KR102335555B1 true KR102335555B1 (ko) 2021-12-07

Family

ID=63448012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170029947A KR102335555B1 (ko) 2017-03-09 2017-03-09 화소센싱장치 및 패널구동장치

Country Status (4)

Country Link
US (1) US10957251B2 (ko)
KR (1) KR102335555B1 (ko)
CN (1) CN110419074B (ko)
WO (1) WO2018164409A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10837988B2 (en) * 2018-08-31 2020-11-17 Chongqing Hkc Optoelectronics Technology Co., Ltd. Correction method, correction device, and display device
WO2020073227A1 (zh) * 2018-10-10 2020-04-16 深圳市柔宇科技有限公司 外部电学补偿像素电路、驱动方法及显示屏
KR102577467B1 (ko) * 2018-11-02 2023-09-12 엘지디스플레이 주식회사 표시장치와 그 휘도 제어 방법
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
KR102634653B1 (ko) * 2019-09-30 2024-02-08 주식회사 엘엑스세미콘 화소센싱회로 및 집적회로
US11301708B2 (en) 2019-10-01 2022-04-12 Novatek Microelectronics Corp. Image sensing circuit and method
US11610553B2 (en) * 2019-12-19 2023-03-21 Silicon Works Co., Ltd. Pixel sensing device and panel driving device for adjusting differences among integrated circuits
KR20210080734A (ko) * 2019-12-23 2021-07-01 주식회사 실리콘웍스 화소의 특성을 센싱하는 화소센싱장치 및 패널구동장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102177487A (zh) * 2006-12-11 2011-09-07 理海大学 有源矩阵显示器和方法
KR102005052B1 (ko) * 2012-12-03 2019-07-31 삼성디스플레이 주식회사 오차 보상부 및 이를 이용한 유기전계발광 표시장치
KR102028504B1 (ko) * 2012-12-14 2019-10-04 엘지디스플레이 주식회사 보상회로를 포함하는 유기발광 표시장치
KR102033374B1 (ko) * 2012-12-24 2019-10-18 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR101992665B1 (ko) 2012-12-26 2019-06-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR101970574B1 (ko) * 2012-12-28 2019-08-27 엘지디스플레이 주식회사 Oled 표시 장치
KR102028983B1 (ko) 2013-02-28 2019-10-07 엘지디스플레이 주식회사 모바일용 유기 발광 다이오드 표시 장치
CN103247261B (zh) * 2013-04-25 2015-08-12 京东方科技集团股份有限公司 外部补偿感应电路及其感应方法、显示装置
KR102084711B1 (ko) * 2013-10-10 2020-04-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치 구동방법
KR102059806B1 (ko) * 2013-11-18 2020-02-12 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동방법
KR102256069B1 (ko) * 2014-09-03 2021-05-25 삼성디스플레이 주식회사 표시 장치 및 그 보상 방법
KR20160067251A (ko) * 2014-12-03 2016-06-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동방법
KR102261356B1 (ko) * 2014-12-09 2021-06-04 엘지디스플레이 주식회사 전류센싱회로 및 이를 포함하는 유기발광표시장치
KR102320425B1 (ko) * 2014-12-24 2021-11-03 엘지디스플레이 주식회사 표시장치 및 데이터 구동부
KR102262858B1 (ko) * 2015-05-29 2021-06-09 엘지디스플레이 주식회사 데이터 드라이버, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102216705B1 (ko) * 2015-06-30 2021-02-18 엘지디스플레이 주식회사 소스 드라이버 집적회로, 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102339649B1 (ko) * 2015-08-31 2021-12-16 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 방법

Also Published As

Publication number Publication date
KR20180103271A (ko) 2018-09-19
CN110419074B (zh) 2022-12-06
US10957251B2 (en) 2021-03-23
CN110419074A (zh) 2019-11-05
US20200013333A1 (en) 2020-01-09
WO2018164409A1 (ko) 2018-09-13

Similar Documents

Publication Publication Date Title
KR102335555B1 (ko) 화소센싱장치 및 패널구동장치
KR102513959B1 (ko) 표시장치 및 그의 구동방법
KR102320425B1 (ko) 표시장치 및 데이터 구동부
KR102448034B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR20210080734A (ko) 화소의 특성을 센싱하는 화소센싱장치 및 패널구동장치
KR102406346B1 (ko) 화소센싱장치 및 패널구동장치
US10991288B2 (en) Display driving device
KR102610829B1 (ko) 화소센싱회로
KR102586487B1 (ko) 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
KR102441315B1 (ko) 소스 드라이버 집적회로, 유기발광표시장치 및 그 구동방법
US11361716B2 (en) Pixel sensing circuit and panel driving device
US20190066593A1 (en) Luminance controlling unit, light-emitting unit, and luminance controlling method
US10360870B2 (en) Display driver, electro-optical device, and electronic apparatus
US11508315B2 (en) Pixel sensing circuit and pixel sensing method
KR20180076467A (ko) 화소센싱장치 및 패널구동장치
KR102565967B1 (ko) 센싱장치, 패널구동장치 및 표시장치
US10380945B2 (en) Current mirroring circuit, panel driving apparatus and OLED driver
US11475851B2 (en) Pixel sensing apparatus and panel driving apparatus
KR102416761B1 (ko) 유기발광표시장치 및 그 보상 시스템과 보상 방법
US20220366823A1 (en) Pixel sensing circuit and integrated circuit
US11636806B2 (en) Pixel sensing device and panel driving device for sensing characteristics of pixels
KR20230097757A (ko) 데이터 처리 장치, 검사 장치, 및 데이터 처리 장치에서 센싱 데이터를 전송하는 방법
KR20180004366A (ko) 소스드라이버, 표시장치 및 센싱장치
KR20180036850A (ko) 유기발광표시모듈, 유기발광표시장치 및 기저전압 제어 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant