KR102339649B1 - 유기 발광 표시장치와 그 구동 방법 - Google Patents

Abstract

본 발명은 유기 발광 표시장치와 그 구동 방법에 관한 것으로, 센싱 경로를 공유하는 다수의 픽셀들, 데이터 라인들을 통해 상기 픽셀들 각각에 센싱용 데이터 전압을 공급하고, 상기 픽셀들 각각의 유기 발광 다이오드와 상기 센싱 경로를 연결하는 스위치를 도통시켜 상기 픽셀들의 전류를 상기 센싱 경로로 동시에 공급한다.

Description

유기 발광 표시장치와 그 구동 방법{Organic Light Emitting Display and Method of Driving the same}

본 발명은 픽셀의 구동 특성 변화를 센싱한 결과를 바탕으로 화질을 향상시키는 유기 발광 표시장치에 관한 것이다.

액티브 매트릭스 타입의 유기 발광 표시장치는 스스로 발광하는 유기 발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

유기 발광 표시장치의 픽셀들 각각은 OLED에 흐르는 전류를 제어하는 구동 소자를 포함한다. 구동 소자는 TFT(Thin Film Transistor)로 구현될 수 있다. 문턱 전압, 이동도 등과 같은 구동 소자의 전기적 특성은 모든 픽셀들에서 동일하게 설계됨이 바람직하나, 공정 조건, 구동 환경 등에 의해 구동 TFT의 전기적 특성이 균일하지 않다. 구동 소자는 구동 시간이 길어질수록 스트레스(stress)를 많이 받게 되고 데이터 전압에 따라 스트레스 차이가 있다. 구동 소자의 전기적 특성은 스트레스에 영향을 받는다. 따라서, 구동 TFT들은 구동 시간이 경과되면 전기적 특성이 달라진다.

OLED 표시장치에서 픽셀의 구동 특성 변화를 보상하기 위한 보상 방법은 내부 보상 방법과 외부 보상 방법으로 나뉘어진다.

내부 보상 방법은 구동 TFT들 간의 문턱 전압 편차를 픽셀 회로 내부에서 자동으로 보상한다. 내부 보상을 위해서는 OLED에 흐르는 전류가 구동 TFT의 문턱 전압에 상관없이 결정되도록 해야 하기 때문에, 픽셀 회로의 구성이 복잡하게 된다. 내부 보상 방법은 구동 TFT들 간의 이동도 편차를 보상하기가 어렵다.

외부 보상 방법은 구동 TFT들의 전기적 특성(문턱전압, 이동도 등)을 센싱(sensing)하고, 그 센싱 결과를 바탕으로 표시패널 외부의 보상 회로에서 입력 영상의 픽셀 데이터를 변조함으로써 픽셀들 각각의 구동 특성 변화를 보상한다.

외부 보상 방법은 표시패널에서 픽셀들에 연결된 REF 라인을 통해 각 픽셀로부터 센싱 전압을 직접 입력받고, 그 센싱 전압을 디지털 센싱 데이터로 변환하여 센싱값을 발생하여 타이밍 콘트롤러(timing controller)로 전송한다. 타이밍 콘트롤러는 센싱값(SEN)을 기초로 입력 영상의 디지털 비디오 데이터를 변조하여 픽셀의 구동 특성 변화를 보상한다.

최근 유기 발광 표시장치의 고해상도와 유기 화합물의 효율이 증가하여 픽셀 구동에 필요한 전류량(또는 픽셀당 요구 전류)이 급격히 줄어 들고 있다. 픽셀의 구동 특성 변화를 센싱하기 위하여, 픽셀로부터 수신된 센싱 전류도 작아지고 있다. 센싱 전류가 작아지면, 제한된 센싱 시간 동안 샘플 & 홀더의 커패시터의 충전양이 작아져 픽셀의 구동 특성 변화를 센싱하기가 어렵다. 샘플 & 홀더는 센싱 전류를 커패시터에 충전하여 픽셀로부터 수신된 센싱 전압을 샘플링한다.

센싱 전류가 낮아지면, 아날로그-디지털 컨버터(Analog-to-Digital Converter, 이하 "ADC"라 함)의 최소 해상도를 충족하지 못하여 픽셀의 구동 특성이 센싱되지 않는다. 이는 픽셀로부터 얻어진 센싱 전압은 ADC에 의해 디지털 데이터로 변환되는데, 픽셀의 전류가 낮으면 ADC의 최소 입력 전압 이하의 전압으로 낮아지기 때문이다. 저계조 데이터에서 픽셀의 구동 특성을 센싱할 때 픽셀의 전류가 낮아지기 때문에 저계조에서 픽셀의 구동 특성이 보상되지 않는다. 반면에, 고계조 데이터에서 픽셀의 구동 특성은 픽셀의 전류량이 높기 때문에 고해상도, 고정세 픽셀에서도 센싱이 가능하다.

본 발명은 저계조에서 픽셀의 구동 특성 변화를 센싱할 수 있는 유기 발광 표시장치와 그 구동 방법을 제공한다.

본 발명의 유기 발광 표시장치는 센싱 경로를 공유하는 다수의 픽셀들, 데이터 라인들을 통해 상기 픽셀들 각각에 센싱용 데이터 전압을 공급하는 제1 스위치 회로, 상기 픽셀들 각각의 유기 발광 다이오드와 상기 센싱 경로를 연결하는 스위치를 도통시켜 상기 픽셀들의 전류를 상기 센싱 경로로 동시에 공급하는 제2 스위치 회로, 및 상기 센싱 경로의 전압을 샘플링하고 디지털 데이터로 변환하여 상기 픽셀들의 센싱값을 출력하는 센싱 회로를 포함한다. 상기 동시에 센싱되는 픽셀들의 센싱값이 동일하고, 상기 픽셀들에 기입되는 데이터들이 동일한 보상값으로 보상된다.

상기 유기 발광 표시장치의 구동 방법은 상기 데이터 라인들을 통해 상기 픽셀들 각각에 센싱용 데이터 전압을 공급하는 단계, 상기 픽셀들 각각의 유기 발광 다이오드와 상기 센싱 경로를 연결하는 스위치를 도통시켜 상기 픽셀들의 전류를 상기 센싱 경로로 동시에 공급하는 단계, 상기 센싱 경로의 전압을 샘플링하고 디지털 데이터로 변환하여 상기 픽셀들의 센싱값을 출력하는 단계, 및 상기 센싱값을 바탕으로 상기 픽셀들에 기입될 입력 영상의 데이터를 변조하여 상기 픽셀들의 구동 특성 변화를 보상하는 단계를 포함한다.

본 발명은 센싱 경로를 공유하는 다수의 픽셀들을 동시에 센싱하여 저계조에서도 픽셀들의 구동 특성을 안정되게 센싱할 수 있다. 나아가, 본 발명은 고해상도, 고정세 픽셀들에서 픽셀들의 구동 특성을 센싱하여 구동 특성 열화를 보상함으로써 화질을 향상시킬 수 있다. 또한, 본 발명은 센싱 경로를 공유하는 픽셀들을 동시에 센싱함으로써 표시패널에서 센싱 경로의 개수를 최소화하여 픽셀들의 개구율을 높일 수 있고, 센싱 시간을 줄일 수 있다.

나아가, 본 발명은 블록 단위로 센싱값을 검출함으로써 픽셀들의 센싱값을 저장하기 위한 메모리 용량을 대폭 줄일 수 있고 이로 인하여, 회로 비용을 절감할 수 있다.

도 1은 본 발명의 실시예에 따른 유기 발광 표시장치를 보여 주는 블록도이다.
도 2a 내지 도 2c는 데이터 전압에 따른 구동 TFT의 전달 커브와 이를 이용한 구동 특성 편차의 보상 방법을 보여 주는 도면들이다.
도 3은 본 발명의 제1 실시예에 따른 멀티 픽셀 센싱 방법을 보여 주는 회로도이다.
도 4는 본 발명의 제2 실시예에 따른 멀티 픽셀 센싱 방법을 보여 주는 회로도이다.
도 5는 도 3에 도시된 픽셀들에 대한 멀티 센싱 방법에서 센싱 경로를 보여 주는 회로도이다.
도 6은 도 5에 도시된 픽셀들과 센싱 경로의 제어 방법을 보여 주는 파형도이다.
도 7은 도 4에 도시된 픽셀들에 대한 멀티 센싱 방법에서 센싱 경로를 보여 주는 회로도이다.
도 8은 도 7에 도시된 픽셀들과 센싱 경로의 제어 방법을 보여 주는 파형도이다.
도 9는 정상 구동시 입력 영상의 데이터가 픽셀들에 공급되는 경로를 보여 주는 회로도이다.
도 10은 도 9에 도시된 픽셀들과 센싱 경로의 제어 방법을 보여 주는 파형도이다.
도 11 및 도 12는 GIP 회로를 보여 주는 도면들이다.
도 13은 GIP 회로에서 하나의 스테이지 회로 구성을 보여 주는 회로도이다.
도 14는 두 개의 라인들에서 픽셀들을 동시에 센싱할 때 도 13에 도시된 GIP 회로를 제어하는 신호들과 그 출력을 보여 주는 파형도이다.
도 15는 1 픽셀 센싱 방법과 멀티 픽셀 센싱 방법의 보상 효과를 보여 주는 실험 결과 도면이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명의 실시예에 따른 유기 발광 표시장치를 보여 주는 블록도이다. 도 2a 내지 도 2c는 데이터 전압에 따른 구동 TFT의 전달 커브와 이를 이용한 구동 특성 편차의 보상 방법을 보여 주는 도면들이다.

도 1 내지 도 2c를 참조하면, 본 발명의 실시예에 따른 유기 발광 표시장치는 표시패널(10), 데이터 구동부(12), 게이트 구동부(13), 및 타이밍 콘트롤러(11)를 구비한다.

표시패널(10)에는 다수의 데이터 라인들(14)과 다수의 게이트 라인들(15)이 교차되고, 픽셀들이 매트릭스 형태로 배치된다. 표시패널(10)의 픽셀 어레이(Pixel array)에 입력 영상의 데이터가 표시된다. 표시패널(10)은 이웃한 픽셀들에 공통으로 연결되는 기준 전압 라인(도 3 및 도 4에서 “16” 이하, “REF 라인”이라 함), 고전위 구동 전압(VDD)을 픽셀들에 공급하는 VDD 라인을 포함한다. REF 라인을 통해 픽셀들에 미리 설정된 기준 전압(도 5 및 도 7, REF)이 공급된다.

게이트 라인들(15)은 제1 스캔 펄스가 공급되는 다수의 제1 스캔 라인들과, 제2 스캔 펄스가 공급되는 다수의 제2 스캔 라인들을 포함한다. 도 4 내지 도 12에서 S1은 제1 스캔 펄스이고, S2는 제2 스캔 펄스이다.

픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 나뉘어진다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 이하의 설명에서, 픽셀은 서브 픽셀을 의미한다. 픽셀들 각각에 하나의 데이터 라인, 하나의 게이트 라인쌍, 하나의 REF 라인, 하나의 VDD 라인 등의 배선이 연결된다. 게이트 라인쌍은 하나의 제1 스캔 라인과 하나의 제2 스캔 라인을 포함한다.

본 발명은 센싱 경로를 공유하는 픽셀들을 동시에 센싱한다. 센싱 경로를 공유하는 픽셀들은 센싱 경로를 공유하는 이웃한 픽셀들이거나 이격된 픽셀들일 수 있다. 이하에서, “블록(block)”은 센싱 경로를 경유하여 동시에 센싱되는 픽셀들을 포함한다. 본 발명의 실시예에 따른 멀티 픽셀 센싱 방법은 2 개 이상의 픽셀들을 포함하는 블록 단위로 픽셀들의 구동 특성을 동시에 센싱한다. 같은 블록 내에 존재하는 픽셀들의 구동 특성은 동일한 값으로 센싱된다. 본 발명은 블록 센싱값이 하나이기 때문에 그 센싱값에 따라 하나의 보상값을 선택한다. 따라서, 본 발명은 하나의 블록 내에 속한 픽셀들의 구동 특성을 동일한 값으로 센싱하고, 그 센싱값을 바탕으로 그 블록 내의 픽셀들에 기입될 데이터들을 동일한 보상값으로 변조한다. 본원 발명자들은 블록 단위로 센싱하고 보상하지만 화질 평가 실험 결과(도 15)에서 알 수 있듯이, 1 픽셀 보상 방법에 비하여 사용자가 인지하는 화질에서 거의 차이가 없다는 것을 확인하였다. 본 발명의 유기 발광 표시장치에서, 센싱값이 저장되는 메모리는 그 용량이 종래의 1 픽셀 보상 방법에 비하여 대폭 감소된다. 이는 모든 픽셀들에서 센싱값이 검출되는 것이 아니라 두 개 이상의 픽셀들을 포함한 블록 단위로 센싱값들이 검출되기 때문이다.

센싱 경로는 도 3 내지 도 5, 및 도 7과 같이 이웃한 픽셀들에 연결된 REF 라인(16)을 포함한다. 센싱 경로에는 센싱 회로가 연결된다. 센싱 회로는 샘플 & 홀더(sample & holder)와 ADC를 포함한다. 본 발명은 센싱 경로를 공유하는 픽셀들을 동시에 센싱하여 그 픽셀들의 전류가 합해진 전류로 픽셀들의 구동 특성을 센싱하기 때문에 저계조에서 픽셀들의 구동 특성을 센싱할 수 있다.

종래 기술의 경우, 한 개 픽셀씩 픽셀의 전류를 센싱하면 저계조에서 센싱 전류가 작기 때문에 픽셀의 구동 특성을 센싱할 수 없었다. REF 라인을 공유하는 픽셀들에서도 픽셀들을 하나씩 센싱하면 센싱 전류가 작기 때문에 저계조에서 픽셀의 구동 특성을 센싱할 수 없다. 이에 비하여, 본 발명은 다수의 픽셀들을 같은 센싱 경로를 통해 동시에 센싱함으로써 그 픽셀들에서 흐르는 전류의 합으로 픽셀들의 구동 특성을 센싱하여 저계조에서 픽셀들의 구동 특성을 센싱할 수 있다. 따라서, 본 발명은 센싱 전류를 증가시켜 ADC 범위(range)를 넘어 픽셀들의 구동 특성을 센싱할 수 있다. 본 발명은 센싱 전류를 증가시켜 요구 전류가 낮은 고해상도, 고정세 픽셀들에서도 저계조에서 구동 특성을 안정되게 센싱할 수 있다.

데이터 구동부(12)는 센싱 기간 동안 타이밍 콘트롤러(11)의 제어 하에 센싱용 데이터 전압을 픽셀들에 공급한다. 센싱 기간은 프레임 기간들 사이에서 입력 영상의 데이터가 수신되지 않는 블랭크 기간 즉, 버티컬 블랭크 기간(Vertical Blank Period)으로 할당될 수 있다. 센싱 기간은 표시장치의 전원이 켜진 직후 또는 표시장치의 전원이 꺼진 직후의 소정 기간을 포함할 수 있다. 이 경우, 유기 발광 표시장치의 사용 중에 센싱 기간이 미리 설정되고 그 센싱 기간마다 픽셀의 구동 특성이 센싱되어 메모리에 저장된 센싱값이 업데이트 된다. 이러한 보상 방법은 텔레비전과 같이 수명이 긴 응용 분야에 적용될 수 있다.

출하 전에 측정된 센싱값으로 픽셀 구동 특성 편차를 보상하고, 출하 후에 별도의 센싱 기간을 확보하지 않을 수 있다. 이 경우, 출하 후 고객이 사용하는 유기 발광 표시장치의 사용 중에 픽셀들의 구동 특성이 센싱되지 않기 때문에 출하전에 메모리에 저장한 센싱값이 업데이트되지 않는다. 이러한 보상 방법은 모바일 기기에 적용될 수 있다.

센싱용 데이터 전압은 센싱 기간 동안 픽셀들의 구동 TFT의 게이트에 인가된다. 센싱용 데이터 전압은 센싱 기간 동안 구동 TFT를 턴-온(turn-on)시켜 그 구동 TFT에서 전류가 흐르게 한다. 센싱용 데이터 전압(SDATA)은 미리 설정된 계조값으로 발생된다. 센싱용 데이터 전압(SDATA)은 미리 설정된 센싱 계조에 따라 그 전압이 가변된다.

타이밍 콘트롤러(11)는 센싱 기간 동안 내장 메모리에 미리 저장된 센싱용 데이터(도 6 및 도 8, SDATA)를 데이터 구동부(12)로 전송한다. 센싱용 데이터(SDATA)는 입력 영상의 데이터와는 무관하게 미리 설정되어 픽셀의 구동 특성을 센싱하기 위한 데이터다. 데이터 구동부(12)는 디지털 데이터로 수신된 센싱용 데이터(SDATA)를 디지털 아날로그 컨버터(Digital to Analog Converter, 이하 "DAC"라 함)를 통해 감마 보상 전압으로 변환하여 센싱용 데이터 전압을 출력한다. 데이터 구동부(12)는 픽셀들의 전류로 발생하는 센싱 전압을 ADC를 통해 디지털 데이터로 변환하여 센싱값(SEN)을 출력한다. 데이터 구동부(12)는 센싱값(SEN)을 타이밍 콘트롤러(11)로 전송한다. 센싱 전압은 픽셀의 전류에 비례한다.

데이터 구동부(12)는 입력 영상을 표시하는 정상 구동(Normal drive) 기간 동안 DAC를 통해 타이밍 콘트롤러(11)로부터 수신되는 입력 영상의 디지털 비디오 데이터(MDATA)를 데이터 전압으로 변환한 후, 그 데이터 전압을 데이터 라인들(14)에 공급한다. 데이터 구동부(12)에 공급되는 디지털 비디오 데이터(MDATA)는 픽셀의 구동 특성 센싱 결과를 바탕으로 그 구동 특성의 변화를 보상하기 위하여 데이터 변조부(20)에 의해 변조된 데이터(MDATA)이다.

센싱 경로에 연결된 회로 소자들은 데이터 구동부(12)에 내장될 수 있다. 예를 들어, 데이터 구동부(12)는 도 5 및 도 7에서, 샘플 & 홀더(SH), ADC), 스위치 소자들(MR, MS, M1, M2)을 포함할 수 있다.

게이트 구동부(13)는 타이밍 콘트롤러(11)의 제어 하에 도 6 및 도 8과 같은 스캔 펄스(S1, S2)를 발생하여 게이트 라인들(16)에 공급한다. 게이트 구동부(13)는 시프트 레지스터(Shift register)를 이용하여 스캔 펄스(S1, S2)를 시프트시킴으로써 그 펄스들을 게이트 라인들(15)에 순차적으로 공급할 수 있다. 게이트 구동부(13)의 시프트 레지스터는 GIP(Gate-driver In Panel) 공정으로 픽셀 어레이와 함께 표시패널(10)의 기판 상에 직접 형성될 수 있다.

타이밍 콘트롤러(11)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭 신호(DCLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다.

타이밍 콘트롤러(11)는 호스트 시스템으로부터 수신된 타이밍 신호를 바탕으로서 데이터 구동부(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)와, 게이트 구동부(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)를 발생한다. 타이밍 콘트롤러(11)는 데이터 구동부(12)로부터 수신된 센싱값(SEN)을 데이터 변조부(20)에 공급하고, 데이터 변조부(20)에 의해 변조된 데이터(MDATA)를 데이터 구동부(12)로 전송한다.

게이트 타이밍 제어신호(GDC)는 스타트 펄스(start pulse), 시프트 클럭(shift clock) 등을 포함한다. 스타트 펄스는 게이트 구동부(13)의 시프트 레지스터에서 첫 번째 출력이 발생되게 하는 스타트 타이밍을 정의한다. 시프트 레지스터는 스타트 펄스가 입력될 때 구동되기 시작하여 첫 번째 클럭 타이밍에 첫 번째 게이트 펄스를 출력한다. 시프트 클럭(Gate Shift Clock, GSC)은 시프트 레지스터의 출력 시프트 타이밍을 제어한다.

데이터 변조부(20)는 블록들 각각에서 센싱된 센싱값(SEN)을 바탕으로 블록들 각각에서 전달 커브(I-V 곡선, 도 2b의 22)의 파라미터(도 2b의 a', b')를 계산하고 이를 표시패널의 평균 전달 커브(도 2a의 21)의 파라미터와 비교하여 그 차이를 보상하기 위한 보상값을 선택한다. 데이터 변조부(20)는 블록별로 선택된 보상값으로 그 블록 내의 픽셀들에 기입될 입력 영상의 데이터를 변조한다. 보상값은 구동 TFT의 문턱 전압 변화를 보상하기 위한 옵셋값(도 2c의 b)과, 구동 TFT의 이동도 변화를 보상하기 위한 게인값(도 2c의 a)을 포함한다. 옵셋값(b)은 입력 영상의 디지털 비디오 데이터(DATA)에 더해져 구동 TFT의 문턱 전압 변화를 보상한다. 게인값(a)은 입력 영상의 디지털 비디오 데이터(DATA)에 곱해져 구동 TFT의 이동도 변화를 보상한다. 데이터 변조부(20)는 블록 단위로 센싱값이 도출되기 때문에 블록 내의 픽셀들에 기입될 데이터에 동일한 보상값을 적용하여 그 데이터들을 변조한다. 데이터 변조부(20)의 메모리에는 표시패널의 평균 전달 커브, 옵셋값 및 게인값 계산에 필요한 파라미터들이 저장된다. 데이터 변조부(20)는 타이밍 콘트롤러(11)에 내장될 수 있다.

도 2a 내지 도 2c는 데이터 전압에 따른 구동 TFT의 전달 커브와 이를 이용한 픽셀들의 구동 특성 편차 보상 방법을 보여 주는 도면들이다.

도 2a 내지 도 2c를 참조하면, 구동 TFT는 자신의 게이트에 인가되는 데이터 전압(Vdata)에 따라 OLED의 전류(Ioled)를 조절한다.

본 발명은 제품 출하전 유기 발광 표시장치의 픽셀들 각각에 대하여 미리 설정된 계조들에서 OLED의 전류를 센싱한다. 예컨대, 도 2a와 같이 등간격을 갖는 7 개의 계조 전압을 픽셀들 각각에 인가하여 그 픽셀들 각각에서 흐르는 전류를 측정하여 픽셀들의 전달 커브를 독립적으로 도출한다. 7 개 계조에서 측정된 픽셀들의 구동 특성 측정값들 사이의 구간을 근사식으로 근사화하여 픽셀들 각각의 전달 커브(I-V 곡선)을 도출한다.

본 발명은 수 개의 계조 전압과 패널 전체의 전류를 이용하여 도 2a와 같은 각 서브 픽셀용 전달 함수를 얻을 수 있으며 그 평균값을 표시패널의 평균 전달 커브(도 2a의 I-V)로서 데이터 변조부(20) 내의 메모리에 저장한다. 도 2a에서 x 축은 구동 TFT의 게이트에 인가되는 데이터 전압(Vdata)이고, y축은 데이터 전압(Vdata)에 따른 구동 TFT의 드레인 전류(Id)이다.

본 발명은 제품 출하 전에 센싱된 값으로 출하 후 유기 발광 표시장치의 픽셀 구동 특성 편차를 보상할 수 있다. 응용 분야에 따라, 제품 출하후 유기 발광 표시장치가 정상적으로 구동할 때 센싱 기간 마다 픽셀들 각각의 구동 특성 변화를 센싱 시간마다 업데이트(update)할 수 있다. 본 발명은 도 2b와 같이 블록들 각각에서 저계조와 고계조 전압(Vl, Vh)을 구동 TFT의 게이트에 인가하여 저계조와 고계조에서 블록의 전류(I)를 센싱한다. 블록의 전류란 센싱 경로를 공유하여 블록 단위로 동시에 센싱되는 픽셀들 각각에서 흐르는 전류의 합이다. 그리고 본 발명은 블록 단위로 센싱된 저계조와 고계조의 전류값을 미리 설정된 2차 방정식에 대입하여 계조 전구간의 전달 커브(I-V 곡선)를 도출한다. 따라서, 픽셀의 전류가 낮아 픽셀의 저계조 전류값이 센싱되지 않으면 도 2b와 같은 전달 커브(22)를 얻을 수 없다.

본 발명은 센싱 경로를 공유하는 픽셀들을 블록 단위로 동시에 센싱하여 저계조 전류를 크게 함으로써 요구 전류가 낮은 픽셀들에서도 저계조 구동 특성을 센싱할 수 있다. 동시에 센싱되는 픽셀들의 구동 특성은 같은 값으로 센싱된다. 이 때문에 블록 단위로 동시에 센싱되는 픽셀들은 같은 보상값(게인값, 옵셋값)으로 동일하게 보상된다. 도 2b에서, a'는 게인값이고, b'는 옵셋값이다. 여기서, 블록 단위로 동시에 센싱되는 픽셀들의 보상값은 그 픽셀들의 평균 보상값이다. 이 경우, 픽셀들이 정밀하게 보상되지 않지만, 고해상도 픽셀 어레이의 경우에 사용자가 육안으로 느끼는 화질 차이는 없다.

블록 센싱 결과를 바탕으로 블록마다 도 2c에서 전달 커브를 정의하는 계수 a, b, 및 c가 산출될 수 있다. 표시패널의 평균 전달 커브와 다른 전달 커브(22a)로 센싱된 블록은 그 볼록의 픽셀들에 기입될 데이터가 게인값(a)과 옵셋값(b)으로 변조되어 평균 전달 커브(Target I-V 곡선)에 맞게 구동 특성이 보상된다. 도 2c에서 c는 2.2와 같은 상수값으로 설정될 수 있다. 도 2b 및 도 2c에서, Target I-V 곡선(21)은 도 2a에 도시된 표시패널의 평균 전달 커브일 수 있다. 보상전/후 I-V 곡선(22a)은 Target I-V 곡선(21)과 편차가 있는 블록의 전달 커브를 나타낸다.

본원 발명자들은 화질 실험을 통해 픽셀들 각각을 독립적으로 센싱하고 보상하는 1 픽셀 센싱 방법과 본원 발명에서 제안된 복수의 픽셀들을 동시에 센싱하고 보상하는 멀티 픽셀 센싱 방법의 화질을 비교하였다. 도 14는 실험 결과를 보여 주는 실험 이미지의 확대도이다. 도 14에서 <보정전>은 픽셀들 간의 구동 특성 편차가 있는 FHD 해상도의 표시패널에 그레이 이미지(gray image)를 표시할 때 화면의 일부를 확대한 도면이다.

멀티 픽셀 센싱 방법은 본 발명에서 제안된 센싱 방법으로서 센싱 경로를 공유하는 픽셀들을 동시에 센싱하는 방법이다. 실험에서 적용된 멀티 픽셀 센싱 방법은 도 3과 같이 좌우로 이웃한 두 개의 픽셀들을 동시에 센싱하는 2 픽셀 센싱 방법과, 도 4와 같이 상하 좌우로 이웃한 네 개의 픽셀들을 동시에 센싱하는 4 픽셀 센싱 방법이다. 이 실험에서 멀티 픽셀 센싱 방법을 2 픽셀 센싱 방법과 4 픽셀 센싱 방법을 적용하였지만, 본 발명의 멀티 픽셀 센싱 방법은 이에 한정되지 않는다는 것에 주의하여야 한다. 예컨대, 본 발명의 멀티 픽셀 센싱 방법은 센싱 경로를 공유하고 서로 이격된 2 개 이상의 픽셀들을 동시에 센싱할 수 있고, 4 개 이상의 픽셀들을 같은 센싱 경로를 통해 동시에 센싱할 수 있다.

본원 발명자들은 본 발명의 멀티 픽셀 센싱 방법을 FHD(Full　High-Definition) 표시패널과 그 이상의 고해상도 패널에 적용하였을 때 보상전에 비하여 픽셀들의 구동 특성 변화가 보상되어 화질이 크게 향상되었고 1 픽셀 보상 벙법과 비교할 때 사용자가 육안으로 느끼는 보상 효과의 차이가 없다는 것을 실험 결과에서 확인하였다. 해상도가 UHD(Ultra High-Definition), QHD(Quad　High　Definition) 등으로 더 높아지면 1 픽셀 센싱 방법과 멀티 센싱 방법 간의 보상 효과 차이를 인지하기가 더 어렵다.

도 3은 본 발명의 제1 실시예에 따른 멀티 픽셀 센싱 방법을 보여 주는 회로도이다. 이 실시예는 도 15에서 2 픽셀 센싱 방법에 해당한다.

도 3을 참조하면, 본 발명의 멀티 픽셀 센싱 방법은 센싱 경로를 공유하는 2 개의 픽셀들(P1, P2)을 동시에 센싱한다. 이 실시예는 좌우로 이웃한 픽셀들을 동시에 센싱하는 예이지만, 동시에 센싱되는 픽셀들이 이격될 수도 있다는 것에 주의하여야 한다.

픽셀들(P1, P2) 각각은 OLED, 구동 TFT(DT), 제1 및 제2 스위치 TFT(ST1, ST2), 및 스토리지 커패시터(C)를 포함한다. 픽셀 회로는 도 3에 한정되지 않는다.

OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층(EL)을 포함한다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL), 전자주입층(EIL) 등을 포함할 수 있으나, 이에 한정되지 않는다.

TFT들(ST1, ST2, DT)은 도 3에서 n 타입 MOSFET로 예시되었으나 p 타입 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)로 구현될 수 있다. TFT들은 비정질 실리콘(a-Si) TFT, 폴리 실리콘 TFT, 산화물 반도체 TFT 중 어느 하나 또는 그 조합으로 구현될 수 있다.

OLED의 애노드는 제2 노드(B)를 경유하여 구동 TFT(DT)에 연결된다. OLED의 캐소드는 기저 전압원에 연결되어 기저 전압(VSS)이 공급된다.

구동 TFT(DT)는 게이트-소스 간 전압(Vgs)에 따라 OLED에 흐르는 전류(Ioled)를 제어한다. 구동 TFT(DT)는 제1 노드(A)에 접속된 게이트, 고전위 구동 전압(VDD)이 공급되는 드레인, 및 제2 노드(B)에 접속된 소스를 포함한다. 스토리지 커패시터(C)는 제1 노드(A)와 제2 노드(B) 사이에 접속되어 구동 TFT(DT)의 게이트-소스간 전압(Vgs)을 유지한다.

제1 스위치 TFT(ST1)는 제1 스캔 펄스(S1)에 응답하여 데이터 라인(14)으로부터의 데이터 전압(Vdata)을 제1 노드(A)에 인가한다. 제1 스위치 TFT(ST1)는 제1 스캔 펄스(S1)가 공급되는 게이트, 데이터 라인(14)에 접속된 드레인, 및 제1 노드(A)에 접속된 소스를 포함한다.

제2 스위치 TFT(ST2)는 제2 스캔 펄스(S2)에 응답하여 제2 노드(B)와 REF 라인(16) 사이의 전류 패스를 스위칭한다. 제2 스위치 TFT(ST2)는 제2 스캔 펄스(S2)가 공급되는 게이트, 제2 노드(B)에 연결된 드레인, 및 REF 라인(16)에 연결된 소스를 포함한다.

REF 라인(16)을 사이에 두고 이웃한 픽셀들(P1, P2)은 REF 라인(16)을 포함한 센싱 경로를 공유하여 센싱 기간 동안 동시에 센싱된다. 따라서, 본 발명은 1 픽셀 센싱 방법에 비하여, REF 라인(16)을 통해 흐르는 전류(i)가 약 두 배 정도 커지므로 ADC의 하한 범위 아래의 저계조에서 픽셀들(P1, P2)의 구동 특성을 센싱할 수 있다.

도 4는 본 발명의 제2 실시예에 따른 멀티 픽셀 센싱 방법을 보여 주는 회로도이다. 이 실시예는 도 15에서 4 픽셀 센싱 방법에 해당한다.

도 4를 참조하면, 본 발명의 멀티 픽셀 센싱 방법은 센싱 경로를 공유하는 4 개의 픽셀들(P11, P12. P21, P22)을 동시에 센싱한다. 픽셀 어레이의 제N(N은 양의 정수) 라인에 배치된 제1 및 제2 픽셀들(P11, P12)과, 제N+1 라인에 배치된 제3 및 제4 픽셀들(P21, P22)은 상하 좌우로 이웃하고 REF 라인(16)을 포함한 센싱 경로를 공유한다. 이 실시예는 상하좌우로 이웃한 픽셀들을 동시에 센싱하는 예이지만, 동시에 센싱되는 픽셀들이 이격될 수도 있다는 것에 주의하여야 한다. 픽셀들(P11, P12, P13, P14) 각각의 구조는 전술한 도 3의 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명은 생략하기로 한다. REF 라인(16)을 포함한 센싱 경로를 공유하는 픽셀들(P11, P12, P21, P22)은 센싱 기간 동안 동시에 센싱된다. 따라서, 본 발명은 1 픽셀 센싱 방법에 비하여, REF 라인(16)을 통해 흐르는 전류(i)가 약 네 배 정도 커지므로 ADC의 하한 범위 아래의 저계조에서 픽셀들(P1, P2)의 구동 특성을 센싱할 수 있다.

도 5는 도 3에 도시된 픽셀들에 대한 멀티 센싱 방법에서 센싱 경로를 보여 주는 회로도이다. 도 6은 도 5에 도시된 픽셀들과 센싱 경로의 제어 방법을 보여 주는 파형도이다. 이 실시예는 2 픽셀 센싱 방법이다.

도 5 및 도 6을 참조하면, 본 발명의 유기 발광 표시장치는 REF 라인(16)과 다수의 데이터 라인들(14) 사이에 연결된 디멀티플렉서(Demultiplexer, 이하 “DMUX”라 함)(M1, M2), REF 라인(16)에 연결된 제1 센싱 스위치(MS)와, REF 스위치(MR), REF 라인(16)과 샘플 & 홀더(SH) 사이에 연결된 제2 센싱 스위치(SW2), 샘플 & 홀더(SH)에 연결된 ADC, REF 라인(16)과 DAC 사이에 연결된 데이터 스위치(SW1) 등을 더 포함한다.

센싱 기간 동안 픽셀들(P11~P22)에 센싱용 데이터 전압이 공급된다. 센싱용 데이터(SDATA)는 저계조 데이터와 고계조 데이터로 발생될 수 있다. 저계조 데이터는 8 bit 데이터에서 MSB(Most Significant Bits) 2 bit가 “00” 인 저계조 데이터들 중에서 선택될 수 있다. 고계조 데이터는 8 bit 데이터에서 MSB 2 bit가 “11” 인 고계조 데이터들 중에서 선택될 수 있다.

DAC는 센싱 기간 동안 데이터 구동부(12)에 수신되는 센싱용 데이터(SDATA)를 아날로그 감마 보상 전압으로 변환하여 센싱용 데이터 전압을 발생한다. DAC는 정상 구동 기간 동안 데이터 구동부(12)에 수신되는 입력 영상의 데이터(MDATA)를 아날로그 감마 보상 전압으로 변환하여 픽셀들에서 표시될 데이터 전압을 발생한다. DAC의 출력 전압은 데이터 전압으로서 DMUX(M1, M2)를 통해 데이터 라인들(14)에 공급된다. DAC는 데이터 구동부(12)에 내장될 수 있다.

ADC는 센싱 기간 동안 픽셀들의 전류(i)로 발생되는 전압을 디지털 데이터로 변환하여 센싱값(SEN)을 출력한다. 센싱값(SEN)은 타이밍 콘트롤러(11)를 통해 데이터 변조부(20)로 전송된다. ADC는 데이터 구동부(12)에 내장될 수 있다.

DMUX(M1, M2)는 센싱 기간 동안, 타이밍 콘트롤러(11)의 제어 하에 DAC로부터 출력된 센싱용 데이터 전압을 제1 및 제2 데이터 라인들(14)로 분배한다. DMUX(M1, M2)는 정상 구동 기간 동안, 타이밍 콘트롤러(11)의 제어 하에 DAC로부터 출력된 입력 영상의 데이터 전압을 제1 및 제2 데이터 라인들(14)로 분배한다.

DMUX(M1, M2)는 REF 라인(16)과 제1 데이터 라인(14) 사이에 연결된 제1 스위치(M1)과, REF 라인(16)과 제2 데이터 라인(14) 사이에 연결된 제2 스위치(M2)를 포함한다. DMUX(M1, M2)는 데이터 구동부(12)에 내장되거나 표시패널(10) 상에 직접 형성될 수 있다. 도 5의 예에서, 제1 데이터 라인(14)은 REF 라인의 좌측에 이웃하는 데이터 라인(14)이다. 제2 데이터 라인(14)은 REF 라인의 우측에 이웃하는 데이터 라인(14)이다.

제1 스위치(M1)는 제1 DMUX 신호(DMUX1)에 응답하여 DAC로부터 출력된 데이터 전압을 제1 데이터 라인(14)을 통해 픽셀들(P11, P21)에 공급한다. 제2 스위치(M2)는 제2 DMUX 신호(DMUX2)에 응답하여 DAC로부터 출력된 데이터 전압을 제2 데이터 라인(14)을 통해 픽셀들(P12, P22)에 공급한다.

제1 센싱 스위치(MS)는 타이밍 콘트롤러(11)의 제어 하에 센싱 경로를 스위칭한다. REF 스위치(MR)는 타이밍 콘트롤러(11)의 제어 하에 기준 전압(REF)의 전송 경로를 스위칭한다. 기준 전압(REF)의 전송 경로는 REF 스위치(MR)와 REF 라인(16) 및 제2 스위치 TFT(ST2)를 포함한다. 기준 전압(REF)은 기준 전압(REF)의 전송 경로를 통해 픽셀들(P11, P12, P21, P22)의 제2 노드(B)에 공급된다.

REF 스위치(MR)는 타이밍 콘트롤러(11)로부터 수신된 SWR 신호에 응답하여 턴-온(turn-on)된다. SWR 신호는 데이터 스위치(SW1)를 제어하는 제어 신호(이하, “SW1 신호”라 함)와 동기된다. SWR 신호와 SW1 신호의 펄스 지속 기간(duration)은 대략 2 수평 기간일 수 있으나 이에 한정되지 않는다. 그리고 SWR 신호와 SW1 신호는 제1 스캔 펄스(S1(1), S1(2))에 동기된다. 제1 스캔 펄스(S1(1), S1(2))는 대략 1 수평 기간(1H)의 펄스폭으로 발생될 수 있으나 이에 한정되지 않는다. 제1 스캔 펄스(S1(1), S1(2))는 제1 및 제2 DMUX 신호(DMUX1, DMUX2)와 중첩된다. S1(1)은 제N 라인에 배열된 픽셀들(P11, P12)의 제1 스위치 TFT(ST1)를 턴-온시키는 스캔 펄스이다. S1(2)는 제N+1 라인에 배열된 픽셀들(P21, P22)의 제1 스위치 TFT(ST1)를 턴-온시키는 스캔 펄스이다.

SWR 신호와 SW1 신호의 펄스 지속 기간은 제1 DMUX 신호(DMUX1)와 제2 DMUX 신호(DMUX2)에 중첩된다. DMUX 신호(DMUX1, DMUX2) 각각은 1/2 수평기간 만큼의 펄스로 발생될 수 있으나, 이에 한정되지 않는다. 제2 DMUX 신호(DMUX2)는 제1 DMUX 신호(DMUX1) 보다 늦게 발생된다.

제1 센싱 스위치(MS)는 타이밍 콘트롤러(11)로부터 수신된 SWS 신호에 응답하여 REF 스위치(MR)에 이어서 턴-온(turn-on)된다.

SWS 신호는 SWR 신호에 이어서 라이징(rising)되고 SWR 신호 보다 긴 펄스 지속 기간을 갖는다. SWS 신호는 제2 센싱 스위치(SW2)를 제어하는 제어 신호(이하, “SW2 신호”라 함)와 동기된다. 따라서, 제1 및 제2 센싱 스위치(MS, SW2)는 동시에 턴-온된다. 도 5의 예에서, SWS 신호와 SW2 신호의 펄스 지속 기간은 7 수평 기간으로 예시되었으나 이에 한정되지 않는다.

제2 스캔 펄스(S2(1), S2(2))는 제1 스캔 펄스(S1(1), S1(2))와 동시에 라이징(rising)되고 제1 스캔 펄스(S1(1), S1(2)) 보다 늦게 폴링(falling)된다. 제2 스캔 펄스(S2(1), S2(2))의 펄스 지속 기간은 도 6의 예에서 9 수평 기간으로 예시되었으나 이에 한정되지 않는다. 제2 스캔 펄스(S2(1), S2(2))의 펄스 지속 기간은 SW1 신호 SW2 신호, SWR 신호, SWS 신호, DMUX 신호(DMUX1, DMUX2)와 중첩된다. S2(1)은 제N 라인에 배열된 픽셀들(P11, P12)의 제2 스위치 TFT(ST2)를 턴-온시키는 스캔 펄스이다. S2(2)는 제N+1 라인에 배열된 픽셀들(P21, P22)의 제2 스위치 TFT(ST2)를 턴-온시키는 스캔 펄스이다.

제N 라인의 픽셀들(P11, P12)이 센싱될 때, 먼저 센싱용 데이터 전압이 픽셀들(P11, P12)의 제1 노드(A)에 공급되고, 기준 전압(REF)이 픽셀들(P11, P12)의 제2 노드(B)에 공급된다. 이 때, 구동 TFT(DT)의 게이트에 센싱 데이터 전압이 인가된다. 그 결과, 구동 TFT(DT)를 통해 OLED로 전류(i)가 흐르기 시작한다.

제1 센싱 스위치(MS)와 픽셀들(P11, P12)의 제2 스위치 TFT(ST2)가 턴-온될 때 OLED의 전류(i)는 REF 라인(16)을 따라 흐른다. 이 때, 센싱 경로를 공유하는 픽셀들(P11, P12)에서 흐르는 전류가 REF 라인(16)에서 더해져 REF 라인(16)의 전류는 약 2 배만큼 상승한다. 도 6에서, “VS(1)”은 제N 라인의 픽셀들(P11, P12)에 흐르는 전류의 합으로 상승하는 센싱 전압이다. REF 라인(16)에 인가되는 센싱 전압이 샘플 & 홀더(SH)에 샘플링되고, ADC를 통해 디지털 데이터로 변환된다. ADC로부터 출력된 센싱값(SEN)은 타이밍 콘트롤러(11)로 전송된다.

제N 라인의 픽셀들이 동시에 센싱된 후에 제N+1 라인에서 센싱 경로를 공유하는 픽셀들(P21, P22)의 구동 특성이 동시에 센싱된다. 도 6에서, “VS(2)”는 제N+1 라인의 픽셀들(P21, P22)에 흐르는 전류의 합으로 상승하는 센싱 전압이다.

도 7은 도 4에 도시된 픽셀들에 대한 멀티 센싱 방법에서 센싱 경로를 보여 주는 회로도이다. 도 8은 도 7에 도시된 픽셀들과 센싱 경로의 제어 방법을 보여 주는 파형도이다. 이 실시예는 4 픽셀 센싱 방법이다.

도 7 및 도 8을 참조하면, 본 발명의 유기 발광 표시장치는 REF 라인(16)과 다수의 데이터 라인들(14) 사이에 연결된 DMUX(M1, M2), REF 라인(16)에 연결된 제1 센싱 스위치(MS), REF 스위치(MR), REF 라인(16)과 샘플 & 홀더(SH) 사이에 연결된 제2 센싱 스위치(SW2), 샘플 & 홀더(SH)에 연결된 ADC, REF 라인(16)과 DAC 사이에 연결된 데이터 스위치(SW1) 등을 더 포함한다.

이 실시예는 픽셀 어레이의 구조가 전술한 도 5와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다. 이 실시예는 도 8과 같이 두 라인들의 픽셀들(P11, P12, P21, P22)에 센싱 데이터 전압을 공급한 후, 두 라인들의 픽셀들(P11, P12, P21, P22)에 공급되는 제2 스캔 펄스들(S2(1), S2(2))을 중첩함으로써 두 라인들에 배치된 4 개의 픽셀들(P11, P12, P21, P22)을 동시에 센싱한다.

SWR 신호와 SW1 신호의 펄스 지속 기간은 제1 DMUX 신호(DMUX1)와 제2 DMUX 신호(DMUX2)에 중첩된다. SWR 신호와 SW1 신호는 도 8의 예에서, 3 수평 기간의 펄스폭으로 발생되나, 이에 한정되지 않는다. DMUX 신호(DMUX1, DMUX2) 각각은 4 개의 픽셀들(P11, P12, P21, P22)에 센싱 데이터 전압이 공급될 수 있도록 SW1의 펄스 지속 기간 동안 2 회씩 발생된다. DMUX 신호(DMUX1, DMUX2) 각각은 1/2 수평기간 만큼의 펄스로 2회씩 발생될 수 있다. 제2 DMUX 신호(DMUX2)는 제1 DMUX 신호(DMUX1) 보다 늦게 발생된다.

SWS 신호는 SWR 신호에 이어서 라이징되고 SWR 신호 보다 긴 펄스 지속 기간을 갖는다. SWS 신호는 SW2 신호와 동기된다.

제2 스캔 펄스(S2(1), S2(2))는 제1 스캔 펄스(S1(1), S1(2))와 동시에 라이징되고 제1 스캔 펄스(S1(1), S1(2)) 보다 늦게 폴링된다. 제2 스캔 펄스(S2(1), S2(2))의 펄스 지속 기간은 SW1 신호, SW2 신호, SWR 신호, SWS 신호, DMUX 신호(DMUX1, DMUX2)와 중첩된다. 제N 라인과 제N+1 라인에 배치된 네 개의 픽셀들을 동시에 센싱하기 위하여, S2(1) 신호와 S2(2)가 중첩된다. 다수의 라인들에 배치된 픽셀들을 동시에 센싱하려면, 그 픽셀들이 공유되는 센싱 경로로 동시에 도통되어야 하므로 둘 이상의 제2 스캔 펄스(S2(1), S2(2))가 중첩되어야 한다. S2(1)은 제N 라인에 배열된 픽셀들(P11, P12)의 제2 스위치 TFT(ST2)를 턴-온시키는 스캔 펄스이다. S2(2)는 제N+1 라인에 배열된 픽셀들(P21, P22)의 제2 스위치 TFT(ST2)를 턴-온시키는 스캔 펄스이다.

2 픽셀 센싱 방법은 먼저, 센싱용 데이터 전압을 픽셀들(P11, P12)의 제1 노드(A)에 공급하고, 기준 전압(REF)을 픽셀들(P11, P12)의 제2 노드(B)에 공급한다. 이 때, 센싱 경로를 공유하는 픽셀들(P11, P12, P21, P22) 각각의 구동 TFT(DT)의 게이트에 센싱 데이터 전압이 인가되고, 구동 TFT(DT)를 통해 OLED로 전류(i)가 흐르기 시작한다.

제1 센싱 스위치(MS)와 제2 스위치 TFT(ST2)가 턴-온될 때 OLED의 전류(i)는 REF 라인(16)을 따라 흐른다. 이 때, 센싱 경로를 공유하는 픽셀들(P11, P12, P21, P22)에서 흐르는 전류가 REF 라인(16)에서 더해져 REF 라인(16)의 전류는 약 4 배만큼 상승한다. 도 8에서, “VS(1~4)”는 제N 및 제N+1 라인의 픽셀들(P11, P12, P21, P22)에 흐르는 전류의 합으로 상승하는 센싱 전압이다. REF 라인(16)에 인가되는 센싱 전압이 샘플 & 홀더(SH)에 샘플링되고, ADC를 통해 디지털 데이터로 변환된다. ADC로부터 출력된 센싱값(SEN)은 타이밍 콘트롤러(11)로 전송된다. 이렇게 센싱 경로를 공유하는 두 개 라인의 픽셀들이 동시에 센싱된 후에 다음 두 라인의 픽셀들이 동시에 센싱된다

제N 및 제N+1 라인의 픽셀들(P11, P12, P21, P22)이 동시에 센싱된 후에 도시하지 않은 제N+2 및 제N+3 라인에서 센싱 경로를 공유하는 픽셀들의 구동 특성이 동시에 센싱된다. 도 8에서, “VS(5~8)”는 제N+2 및 제N+3 라인에서 센싱 경로를 공유하는 네 픽셀들에 흐르는 전류의 합으로 상승하는 센싱 전압이다.

도 9는 정상 구동시 입력 영상의 데이터가 픽셀들에 공급되는 경로를 보여 주는 회로도이다. 도 10은 도 9에 도시된 픽셀들과 센싱 경로의 제어 방법을 보여 주는 파형도이다.

도 9 및 도 10을 참조하면, 정상 구동 모드에서 픽셀들에 라인 단위로 순차적으로 입력 영상의 데이터가 기입된다. 이를 위하여, 도 9에서, SW1, MS, MR, DMUX(M1, M2) 등의 스위치 소자들이 턴-온되어 데이터 전압 전송 경로와 기준 전압 경로를 형성한다. SW2는 턴-오프된다.

제1 스캔 펄스(S1(1)~S1(n))는 시프트 레지스터(Shift register)에 의해 순차적으로 시프트된다. 마찬가지로, 제2 스캔 펄스(S2(1)~S2(n))는 시프트 레지스터에 의해 순차적으로 시프트된다. 같은 픽셀에 공급되는 제1 스캔 펄스와 제2 스캔 펄스는 동기된다. 정상 구동 모드에서, 제2 노드(B)에 기준 전압(REF)이 공급되고, 제1 노드(A)에 입력 영상의 데이터 전압이 공급된다. 도 10에서 DATA는 제1 및 제2 스캔 펄스에 동기되어 픽셀들에 기입되는 입력 영상의 데이터이다. 정상 구동 모드에서, 픽셀의 제1 노드(A) 즉, 구동 TFT(DT)의 게이트에 입력 영상의 데이터 전압이 인가된다.

도 11 및 도 12는 GIP 회로를 보여 주는 도면들이다. 도 13은 GIP 회로에서 하나의 스테이지 회로 구성을 보여 주는 회로도이다. 도 14는 두 개의 라인들에서 픽셀들을 동시에 센싱할 때 도 13에 도시된 GIP 회로를 제어하는 신호들과 그 출력을 보여 주는 파형도이다.

도 11 내지 도 14를 참조하면, 게이트 구동부는 표시패널(10)의 기판 상에 직접 형성된 제1 및 제2 GIP 회로를 포함한다. 제1 GIP 회로는 시프트 레지스터를 포함하여 제1 스캔 펄스(S1(1)~S1(n))를 순차적으로 발생한다. 제2 GIP 회로는 시프트 레지스터를 포함하여 제2 스캔 펄스(S2(1)~S2(n))를 순차적으로 발생한다. 타이밍 콘트롤러(11)는 게이트 타이밍 제어 신호(G1VST, G1CLK1~4, G2VST, G2CLK1~4)를 발생하여 제1 및 제2 GIP 회로(GIP1, GIP2)의 동작 타이밍을 제어한다. 제1 및 제2 GIP 회로(GIP1, GIP2)는 타이밍 콘트롤러(11)에 의해 동기된다. 게이트 타이밍 제어 신호(G1VST, G1CLK1~4, G2VST, G2CLK1~4)는 타이밍 콘트롤러(11)에서 디지털 로직 전압 레벨로 발생된다. GIP 회로의 TFT들은 픽셀 어레이의 TFT와 동시에 형성되고 그 구조가 유사하여 같은 디지털 로직 전압 보다 높은 전압으로 구동된다. 따라서, 타이밍 콘트롤러(11)로부터 출력된 게이트 타이밍 제어 신호(G1VST, G1CLK1~4, G2VST, G2CLK1~4)는 도시하지 않은 레벨 시프터(Level shifter)에 의해 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 스윙하는 전압으로 변한다. 게이트 하이 전압(VGH)은 픽셀 어레이의 TFT와 GIP 회로(GIP1, GIP2)의 TFT의 문턱 전압 보다 높은 전압이다. 게이트 로우 전압(VGL)은 픽셀 어레이의 TFT와 GIP 회로의 TFT의 문턱 전압 보다 낮은 전압이다.

제1 GIP 회로(GIP1)의 시프트 레지스터는 종속적으로 접속된 스테이지들(SR1(1)~SR1(n))을 포함한다. 스테이지들(SR1(1)~SR1(n))은 제1 스타트 펄스(G1VST)에 응답하여 첫 번째 출력을 발생하고, 시프트 클럭(G1CLK1~4) 타이밍에 맞추어 출력을 시프트함으로써 제1 스캔 펄스(S1(1)~S1(n))를 순차적으로 출력한다. 제2 GIP 회로(GIP2)의 시프트 레지스터는 종속적으로 접속된 스테이지들(SR2(1)~SR2(n))을 포함한다. 스테이지들(SR2(1)~SR2(n))은 제2 스타트 펄스(G2VST)에 응답하여 첫 번째 출력을 발생하고, 시프트 클럭(G2CLK1~4) 타이밍에 맞추어 출력을 시프트함으로써 제2 스캔 펄스(S2(1)~S2(n))를 순차적으로 출력한다.

제N 라인과 제N+1 라인에서 센싱 경로를 공유하는 픽셀들(P11, P12, P21, P22)을 동시에 센싱하기 위해서는 제2 GIP 회로(GIP2)에 인가되는 시프트 클럭(G2CLK1~4)이 중첩된다. 도 14와 같은 4 상(phase) 클럭의 경우에, 두 개의 클럭 배선들을 통해 입력되는 시프트 클럭들(G2CLK1, G2CLK2)이 중첩되고, 그 시프트 클럭들(G2CLK1, G2CLK2)은 다른 두 개의 클럭 배선들을 통해 입력되는 시프트 클럭들(G2CLK3, G2CLK4)과 중첩되지 않는다. 다른 두 개의 클럭 배선들을 통해 입력되는 시프트 클럭들(G2CLK3, G2CLK4)은 서로 중첩된다. 스타트 펄스(G2VST)는 첫 번째 발생하는 시프트 클럭(G2CLK4)과 동기된다. 한편, 제2 GIP 회로(GIP2)에 인가되는 시프트 클럭(G2CLK1~4)은 중첩될 필요가 없다.

스테이지들 각각은 도 13과 같은 풀업 트랜지스터(pull-up transistor)(T6)를 제어하는 Q 노드, 풀다운 트랜지스터(pull-down transistor)(T7)를 제어하는 QB 노드, Q 노드와 QB 노드의 충방전을 제어하는 스위치 회로를 포함한다. 스위치 회로는 다수의 TFT들(T1~T5, T8, T9)을 포함할 수 있다. TFT들(T1~T9)은 n type MOSFET로 구현될 수 있으나 이에 한정되지 않는다.

제1 및 제2 GIP 회로(GIP1, GIP2) 각각에서 시프트 레지스터의 스테이지 회로는 도 13과 같이 동일한 회로로 구현될 수 있다. 제1 시프트 클럭(CLK1)에 응답하여 출력(SRO)을 발생하는 스테이지를 제N 스테이지로 가정하여 도 13의 회로 구성을 설명하기로 한다. 제N+1 스테이지는 제N 스테이지에 이어서 제2 시프트 클럭(CLK2)에 응답하여 출력을 발생한다. 도 13에 도시된 “CLKn(n은 1, 2, 3, 4)”은 도 14에서 G1CLKn 또는 G2CLKn일 수 있다.

제1 및 제2 TFT(T1, T2)는 VST와 CLK4가 동시에 입력될 때 게이트 하이 전압(VGH)으로 Q 노드(Q)를 충전한다. 제1 TFT(T1)는 VST에 응답하여 턴-온된다. VST는 도 11 및 도 12에 도시된 스타트 펄스(G1VST, G2VST)이거나 혹은, 앞단 스테이지 즉, 제N-1 스테이지의 출력 또는 캐리 신호일 수 있다. 스타트 펄스(VST)는 VST 노드를 통해 제N 스테이지에 입력된다. 제1 TFT(T1)의 게이트는 VST 노드에 연결된다. 제1 TFT(T1)의 드레인은 VGH 노드에 연결된다. VGH 노드에는 게이트 하이 전압(VGH)이 공급된다. 제1 TFT(T1)의 소스는 제2 TFT(T2)의 드레인에 연결된다. 제2 TFT(T2)는 CLK4에 응답하여 턴-온된다. 제2 TFT(T2)의 게이트는 CLK4 노드에 연결된다. 제2 TFT(T2)의 소스는 Q 노드(Q)에 연결된다. 제2 TFT(T2)의 드레인은 제1 TFT(T1)의 소스에 연결된다.

제3 TFT(T3)는 QB 노드(QB)의 전압에 응답하여 Q 노드(Q)를 방전시킨다. 제3 TFT(T3)의 게이트는 QB 노드(QB)에 연결된다. 제3 TFT(T3)의 드레인은 Q 노드(Q)에 연결된다. 제3 TFT(T3)의 소스는 VGL 노드에 연결된다. VGL 노드에는 게이트 로우 전압(VGL)이 공급된다.

제4 TFT(T4)는 CLK3에 응답하여 QB 노드(QB)를 충전시킨다. 제4 TFT(T4)의 게이트는 CLK3 노드에 연결된다. 제4 TFT(T4)의 드레인은 VGH 노드에 연결된다. 제4 TFT(T4)의 소스는 QB 노드(QB)에 연결된다. 제5 TFT(T5)는 VST에 응답하여 QB 노드(QB)를 방전시킨다. 제5 TFT(T5)의 게이트는 VST 노드에 연결된다. 제5 TFT(T5)의 드레인은 CLK3 노드에 연결된다. 제5 TFT(T5)의 소스는 VGL 노드에 연결된다.

제8 TFT(T8)는 Q 노드(Q)의 전압에 응답하여 QB 노드(QB)를 방전시킨다. 제8 TFT(T8)의 게이트는 Q 노드(Q)에 연결된다. 제8 TFT(T8)의 드레인은 QB 노드(QB)에 연결된다. 제8 TFT(T8)의 소스는 VGL 노드에 연결된다.

제9 TFT(T9)는 VGH 노드의 전압이 낮아질 때 Q 노드(Q)를 분리하여 Q 노드(Q)를 플로팅(floating) 시킨다. 제9 TFT(T9)의 게이트는 VGH 노드에 연결된다. 제9 TFT(T9)의 드레인은 Q 노드(Q)의 일측에 연결되고, 제9 TFT(T9)의 소스는 Q 노드의 타측에 연결된다. 게이트 하이 전압(VGH)이 발생되는 동안, 제9 TFT(T9)는 온(ON) 상태를 유지한다. 제9 TFT(T9)는 생략 가능하다.

제6 TFT(T6)는 풀업 트랜지스터이다. Q 노드(Q)의 전압이 VGH 만큼 충전된 상태에서 CLK1이 입력되면 부트스트래핑(bootstrapping)으로 인하여 Q 노드(Q)의 전압은 2VGH 만큼 상승하여 제6 TFT(T6)를 턴-온시킨다. 이 때, 제6 TFT(T6)를 통해 출력 노드에 전류가 공급되어 출력 노드의 전압이 라이징된다. 제6 TFT(T6)의 게이트는 Q 노드에 연결된다. 제6 TFT(6)의 드레인은 CLK1 노드에 연결되고, 제6 TFT(T6)의 소스는 출력 노드에 연결된다.

제7 TFT(T7)는 QB 노드(QB)의 전압에 응답하여 출력 노드의 전압을 방전시키는 풀다운 트랜지스터이다. 제7 TFT(T7)의 게이트는 QB 노드(QB)에 연결된다. 제7 TFT(T7)의 드레인은 출력 노드에 연결된다. 제7 TFT(T23)의 소스는 VGL 노드에 연결된다.

본 발명은 전술한 실시예에서 2 픽셀 센싱 방법, 4 픽셀 센싱 방법을 예시하였지만 이에 한정되지 않는다는 것에 주의하여야 한다. 예컨대, 본 발명은 두 라인 이상의 라인들에 배치되고 센싱 경로를 공유하는 4 개 이상의 픽셀들을 동시에 센싱할 수도 있다.

이상에서 살펴 본 바와 같이, 본 발명의 유기 발광 표시장치는 데이터 라인들(14)을 통해 센싱 경로를 공유하는 픽셀들 각각에 센싱용 데이터 전압을 공급하는 제1 스위치 회로, 픽셀들의 유기 발광 다이오드와 센싱 경로를 연결하는 스위치를 도통시켜 픽셀들의 전류를 상기 센싱 경로로 동시에 공급하는 제2 스위치 회로, 및 센싱 경로의 전압을 샘플링하고 디지털 데이터로 변환하여 상기 픽셀들의 센싱값을 출력하는 센싱 회로를 포함한다. 센싱 경로는 센싱 회로와 연결된 REF 라인(16)을 포함한다. 제1 스위치 회로는 REF 라인(16)과 다수의 데이터 라인들(14) 사이에 연결된 DMUX와, 제1 스캔 펄스(S1(1)~S1(n))를 출력하는 제1 시프트 레지스터(또는 제1 GIP 회로)를 포함한다. 제2 스위치 회로는 제2 스캔 펄스(S2(1)~S2(n))를 발생하는 제2 시프트 레지스터를 포함한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동부 13 : 게이트 구동부
14 : 데이터 라인 15 : 게이트 라인
20 : 데이터 변조부 GIP1, GIP2 : GIP 회로

Claims (11)

1. 센싱 경로를 공유하는 다수의 픽셀들;
   제1 스캔 펄스에 응답하여 데이터 라인들을 통해 상기 픽셀들 각각에 센싱용 데이터 전압을 공급하는 제1 스위치 회로;
   제2 스캔 펄스에 응답하여 상기 픽셀들 각각의 유기 발광 다이오드와 상기 센싱 경로를 연결하는 스위치를 도통시켜 상기 픽셀들의 전류를 상기 센싱 경로로 동시에 공급하는 제2 스위치 회로; 및
   상기 센싱 경로를 통해 센싱값을 도출하는 센싱 회로를 포함하고,
   상기 동시에 센싱되는 픽셀들의 센싱값이 동일하고, 상기 픽셀들에 기입되는 데이터들이 동일한 보상값으로 보상되며,
   상기 제1 및 제2 스캔 펄스는 동시에 라이징되고,
   상기 제2 스캔 펄스의 펄스 지속 시간이 상기 제1 스캔 펄스의 지속 시간 보다 더 긴 유기 발광 표시장치.
2. 제 1 항에 있어서,
   상기 픽셀들은 픽셀 어레이에서 같은 라인에 배치되고 이웃한 픽셀들을 포함하는 유기 발광 표시장치.
3. 제 1 항에 있어서,
   상기 픽셀들은 픽셀 어레이에서 두 개 이상의 라인들에 배치되고 이웃한 픽셀들을 포함하는 유기 발광 표시장치.
4. 제 1 항에 있어서,
   상기 픽셀들 각각은
   제1 노드를 통해 전압에 따라 상기 유기 발광 다이오드에 전류를 공급하는 구동 TFT;
   상기 제1 스캔 펄스에 응답하여 상기 데이터 라인들 중 어느 하나의 데이터 라인을 통해 공급되는 전압을 상기 제1 노드에 공급하는 제1 스위치 TFT;
   상기 제2 스캔 펄스에 응답하여 상기 센싱 경로를 제2 노드를 경유하여 상기 유기 발광 다이오드의 애노드에 연결하는 제2 스위치 TFT; 및
   상기 제1 노드와 상기 제2 노드 사이에 연결된 커패시터를 포함하는 유기 발광 표시장치.
5. 삭제
6. 제 1 항에 있어서,
   상기 제1 스위치 회로는,
   상기 제1 스캔 펄스의 펄스 지속 기간 동안 상기 센싱 경로를 통해 입력되는 센싱용 데이터 전압을 다수의 데이터 라인들로 분배하는 디멀티플렉서; 및
   상기 제1 스캔 펄스를 발생하는 제1 시프트 레지스터를 포함하는 유기 발광 표시장치.
7. 제 6 항에 있어서,
   상기 디멀티플렉서는
   상기 센싱 경로로부터의 제1 센싱용 데이터 전압을 제1 픽셀에 연결된 제1 데이터 라인에 공급하는 제1 스위치; 및
   상기 센싱 경로로부터의 제2 센싱용 데이터 전압을 제2 픽셀에 연결된 제2 데이터 라인에 공급하는 제2 스위치를 포함하는 유기 발광 표시장치.
8. 제 7 항에 있어서,
   상기 제2 스위치 회로는
   상기 제2 스캔 펄스를 발생하는 제2 시프트 레지스터를 포함하는 유기 발광 표시장치.
9. 제 8 항에 있어서,
   상기 픽셀들은 픽셀 어레이에서 두 개 이상의 라인들에 배치되고 이웃한 픽셀들을 포함하고,
   상기 두 개 이상의 라인들에 순차적으로 공급되는 상기 제2 스캔 펄스가 서로 중첩되는 유기 발광 표시장치.
10. 제 9 항에 있어서,
    상기 제2 시프트 레지스터에 연결된 클럭 배선들 중 일부 클럭 배선들에 공급되는 시프트 클럭들은 서로 중첩되고 다른 클럭 배선들을 통해 공급되는 시프트 클럭과 중첩되지 않으며,
    상기 제2 시프트 레지스터에 입력되는 스타트 펄스가 상기 시프트 클럭들 중에서 첫 번째 발생하는 시프트 클럭과 중첩되는 유기 발광 표시장치.
11. 센싱 경로를 공유하는 다수의 픽셀들을 구비하는 유기 발광 표시장치의 구동 방법에 있어서,
    데이터 라인들을 통해 상기 픽셀들 각각에 센싱용 데이터 전압을 공급하는 단계;
    상기 픽셀들 각각의 유기 발광 다이오드와 상기 센싱 경로를 연결하는 스위치를 도통시켜 상기 픽셀들의 전류를 상기 센싱 경로로 동시에 공급하는 단계;
    상기 센싱 경로의 전압을 샘플링하고 디지털 데이터로 변환하여 상기 픽셀들의 센싱값을 출력하는 단계; 및
    상기 센싱값을 바탕으로 상기 픽셀들에 기입될 입력 영상의 데이터를 변조하여 상기 픽셀들의 구동 특성 변화를 보상하는 단계를 포함하고,
    상기 동시에 센싱되는 픽셀들의 센싱값이 동일하고, 상기 픽셀들에 기입되는 데이터들이 동일한 보상값으로 보상되는 유기 발광 표시장치의 구동 방법.

Images