WO2021125614A1 - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
WO2021125614A1
WO2021125614A1 PCT/KR2020/017176 KR2020017176W WO2021125614A1 WO 2021125614 A1 WO2021125614 A1 WO 2021125614A1 KR 2020017176 W KR2020017176 W KR 2020017176W WO 2021125614 A1 WO2021125614 A1 WO 2021125614A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
sensing
node
value
light emitting
Prior art date
Application number
PCT/KR2020/017176
Other languages
English (en)
French (fr)
Inventor
이요한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/757,689 priority Critical patent/US11922839B2/en
Priority to CN202080088380.2A priority patent/CN114902319A/zh
Publication of WO2021125614A1 publication Critical patent/WO2021125614A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Definitions

  • the present invention relates to a display device and a driving method thereof.
  • the display device may include a plurality of pixels, and a light emitting diode included in the plurality of pixels emits light with various colors and luminance, so that various images may be displayed.
  • the plurality of pixels may include pixel circuits having substantially the same structure.
  • a process deviation may occur according to positions of pixels. Accordingly, even transistors performing the same function in each pixel may have different characteristics, such as mobility and threshold voltage. Similarly, threshold voltages of the light emitting diodes of each pixel may be different from each other. In this process, a technology for sensing characteristic information (mobility, threshold voltage, etc.) of elements included in pixels and compensating for characteristic information changed according to deterioration is being developed.
  • light emitting diodes can be implemented in nano or micro sizes, so that a plurality of light emitting diodes can be included in a pixel to emit light with high luminance.
  • a display device including such light emitting diodes may display a clearer image.
  • a display device provides pixels, a sensing unit connected to the pixels through sensing lines, and a sensing value of the sensing unit to each of the pixels.
  • a compensator for calculating a current compensation value for the pixel wherein a first pixel of the pixels includes a gate electrode connected to a first node, a first electrode connected to a first power source, and a second electrode connected to a second node
  • the first pixel includes a second transistor including a gate electrode connected to a first scan line, a first electrode connected to a data line, and a second electrode connected to a first node, and is connected to a second scan line. It may further include a third transistor including a gate electrode, the first electrode connected to the second node, and the second electrode connected to the sensing line.
  • a scan signal of a turn-on level is supplied to the first scan line
  • a scan signal of a turn-off level is supplied to the second scan line
  • the data voltage is can be supplied in line.
  • the turn-on level scan signal is supplied to the first scan line
  • the turn-on level scan signal is supplied to the second scan line
  • the sensed data voltage is It can be supplied as a data line.
  • the turn-on level scan signal is supplied to the first scan line
  • the turn-on level scan signal is supplied to the second scan line
  • the sensed data voltage is It is supplied to the data line, and during the sensing period, the voltage of the second power source may be maintained in an elevated state from the first level to the second level.
  • the sensing unit includes a first sensing transistor including a gate electrode connected to the first control line, a first electrode connected to the sensing line, and a second electrode connected to the third node, and connected to the second control line.
  • a second sensing transistor including a gate electrode which is a gate electrode, a first electrode connected to the reference power source Rvdd, and a second electrode connected to a third node; a gate electrode connected to a second control line; a sensing line;
  • a fourth sensing transistor including a resistor, a gate electrode connected to the first control line, a first electrode connected to a reference power source, and a second electrode connected to a fourth node, and a first terminal connected to a fifth node
  • an amplifier comprising: a second resistor including
  • a turn-on level control signal may be supplied to the first control line, and during the sensing period, a turn-off level control signal may be supplied to the second control line.
  • the amplifier may output the first output voltage based on the voltage of the third node and the voltage of the reference power.
  • the compensator may calculate a change amount of the voltage of the second node based on the first output voltage value of the first output voltage and a preset reference voltage value, and increase the current compensation value as the change amount increases.
  • the compensator calculates a reduction rate that is a ratio of the sensed value of the voltage of the second node to the reference voltage value, extracts compensation amount data corresponding to the reduction rate data from a pre-stored lookup table, and generates a current from the extracted compensation amount data.
  • a reward value can be calculated.
  • the compensator may calculate the current compensation value based on a ratio of the reference voltage value to the voltage sensed value of the second node.
  • a turn-off level control signal may be supplied to the first control line, and during the sensing period, a turn-on level control signal may be supplied to the second control line.
  • the amplifier may output the second output voltage based on the voltage of the fifth node and the voltage of the reference power.
  • the compensator may calculate a change amount of the sensing current based on the second output voltage value of the second output voltage and a preset reference current value, and calculate a current compensation value based on the change amount.
  • the sensing unit senses the voltage of the second node to output a first sensed value, and during a second sensing period that does not overlap with the first sensing period, senses the sensing current to obtain a second sensed value can be printed out.
  • a method of driving a display device includes a voltage sensing step of sensing a voltage applied to a plurality of light emitting diodes included in a pixel, and a short circuit based on the voltage and a preset reference voltage.
  • a defective light emitting diode detection step of detecting whether a defective light emitting diode exists in the pixel, and when a defective light emitting diode is detected, calculating a current compensation value for the pixel, but increasing the current compensation value as the voltage is lower and calculating a current compensation value.
  • the pixel includes a first transistor including a gate electrode connected to a first node, a first electrode connected to a first power source, and a second electrode connected to a second node, and an anode connected to the second node. and a first light emitting diode including a cathode and a second light emitting diode including an anode connected in series with the cathode of the first light emitting diode and a cathode connected to a second power source, wherein the voltage sensing step includes a second node voltage can be sensed.
  • the detecting of the defective light emitting diode when the voltage of the second node is less than the reference voltage, it may be determined that the defective light emitting diode is present.
  • the step of calculating the current compensation value may include calculating a change amount of the voltage of the second node based on the voltage of the second node and the reference voltage, and increasing the current compensation value as the amount of change increases.
  • embodiments of the present invention can provide a display device and a driving method thereof, which minimizes a luminance deviation between pixels by allowing a corresponding pixel to emit light with an appropriate luminance even when the light emitting diode is short-circuited.
  • FIG. 1 is a block diagram schematically illustrating a display device according to an exemplary embodiment.
  • FIG. 2 is an equivalent circuit diagram illustrating an exemplary embodiment of a first pixel included in the display device of FIG. 1 .
  • FIG. 3 is a timing diagram for explaining an operation in which the first pixel of FIG. 2 emits light in a display period.
  • FIG. 4 is an equivalent circuit diagram for explaining an operation in which the first pixel of FIG. 2 emits light in a display period.
  • FIG. 5 is a diagram for describing a first pixel, a sensing unit, a compensator, and a memory included in the display device of FIG. 1 .
  • FIG. 6 is an equivalent circuit diagram illustrating an embodiment of the sensing unit of FIG. 5 .
  • FIG. 7 is a timing diagram illustrating an operation in which the sensing unit of FIG. 5 senses a voltage in a first sensing period.
  • FIG. 8 is an equivalent circuit diagram exemplarily illustrating voltages and currents generated in the first pixel of FIG. 5 in a first sensing period.
  • FIG. 9 is an equivalent circuit diagram illustrating an operation of the sensing unit of FIG. 6 sensing a voltage of a second node in a first sensing period.
  • FIG. 10 is a timing diagram for explaining an operation in which the sensing unit of FIG. 5 senses a current in a second sensing period.
  • FIG. 11 is an equivalent circuit diagram exemplarily illustrating voltages and currents generated in the first pixel of FIG. 5 during a second sensing period.
  • FIG. 12 is an equivalent circuit diagram for explaining an operation of the sensing unit of FIG. 6 sensing the current of the first pixel during the second sensing period.
  • FIG. 13 is a view exemplarily showing a light source unit of the present invention.
  • FIG. 14 is a diagram exemplarily illustrating voltages and currents applied to the light source unit of FIG. 13 .
  • 15 and 16 are diagrams exemplarily illustrating changes in magnitude of voltage and current applied to the light source unit when the light emitting diode is short-circuited.
  • 17 is a flowchart illustrating a method of driving a display device according to an exemplary embodiment.
  • the following embodiments may be applied to various display devices such as an organic light emitting display device, a liquid crystal display device, a field emission display device, and an electrophoretic device.
  • display devices such as an organic light emitting display device, a liquid crystal display device, a field emission display device, and an electrophoretic device.
  • FIG. 1 is a block diagram schematically illustrating a display device 10 according to an exemplary embodiment.
  • a display device 10 includes a timing controller 11 , a data driver 12 , a scan driver 13 , a display unit 14 , a sensing unit 15 , and compensation. It may include a unit 16 and a memory 17 , and the like.
  • the timing controller 11 may receive various grayscale values (or grayscale data) and control signals for each image frame from an external processor (not shown).
  • the timing controller 11 may render grayscale values to correspond to a specification of the display device 10 .
  • the external processor may provide a red grayscale value, a green grayscale value, and a blue grayscale value for each unit dot.
  • the display unit 14 has a pentile structure, since adjacent unit dots share pixels, the pixels may not correspond to each grayscale value one-to-one, and rendering of grayscale values is difficult. need.
  • rendering of the grayscale values may be unnecessary.
  • the rendered or non-rendered grayscale values may be provided to the data driver 12 .
  • the timing controller 11 may provide control signals suitable for respective specifications to the data driver 12 and the scan driver 13 for frame display. Meanwhile, the timing controller 11 may provide control signals suitable for specifications to the sensing unit 15 through the first control line C1 and the second control line C2 to instruct the sensing operation.
  • the data driver 12 may generate data voltages to be provided to the data lines D1 , D2 , D3 , and Dm by using grayscale values and control signals. For example, the data driver 12 may sample grayscale values using a clock signal and apply data voltages corresponding to the grayscale values to the data lines D1 to Dm in units of pixel rows. m may be an integer greater than 0.
  • the scan driver 13 receives a clock signal, a scan start signal, and the like from the timing controller 11 and provides first scan signals and second scan lines S21 to the first scan lines S11, S12, and S1n. , S22, S2n) may generate second scan signals. n may be an integer greater than 0.
  • the scan driver 13 may sequentially supply first scan signals having a turn-on level pulse to the first scan lines S11 , S12 , and S1n . Also, the scan driver 13 may sequentially supply second scan signals having a turn-on level pulse to the second scan lines S21 , S22 , and S2n .
  • the scan driver 13 may include a first scan driver connected to the first scan lines S11, S12, and S1n and a second scan driver connected to the second scan lines S21, S22, and S2n.
  • Each of the first scan driver and the second scan driver may include scan stages configured in the form of a shift register.
  • Each of the first scan driver and the second scan driver may generate scan signals by sequentially transferring a scan start signal in the form of a pulse of a turn-on level to the next scan stage according to the control of the clock signal.
  • the first scan signals and the second scan signals may be the same.
  • the first scan line and the second scan line connected to each pixel PXij may be connected to the same node.
  • the scan driver 13 is not divided into a first scan driver and a second scan driver, but may be configured as a single scan driver.
  • the display unit 14 may include pixels PXij. Each of the pixels PXij may be connected to a corresponding data line, a scan line, and a sensing line. This will be described later with reference to FIG. 2 .
  • the sensing unit 15 may receive a control signal from the timing control unit 11 and receive the sensing signal through each of the sensing lines I1, I2, I3, and Ip. For example, the sensing unit 15 may receive a sensing signal through the sensing lines I1 , I2 , I3 , and Ip for at least a partial period of the sensing period. p may be an integer greater than 0, and may be the same as m described above.
  • the sensing unit 15 may be connected to the pixels PXij through sensing lines I1, I2, I3, and Ip.
  • the sensing unit 15 may include sensing channels connected to the sensing lines I1, I2, I3, and Ip.
  • the sensing lines I1, I2, I3, and Ip and the sensing channels may correspond one-to-one.
  • the data driving unit 12 and the sensing unit 15 may be configured separately.
  • the data driver 12 and the sensing unit 15 may be integrally configured.
  • the sensing unit 15 may sense a sensing current or a sensing voltage, and output a sensed value therefor.
  • the sensed value (or sensed data) is a digital value and may mean a sensing current value with respect to a sensing current, and may mean a sensing voltage value with respect to a sensing voltage.
  • the sensing voltage may mean a voltage of a specific node connected to the light emitting diode, as will be described later with reference to FIGS. 5 to 9 .
  • the sensing unit 15 may measure a sensing voltage according to a sensing current flowing through each of the pixels PXij and output a first sensing value.
  • the timing controller 11 supplies the turn-on level control signal through the first control line C1 and the turn-off level control signal through the second control line C2 .
  • the sensing unit 15 senses a sensing voltage generated from at least one light emitting diode included in each of the pixels PXij during the first sensing period according to the control signal supplied from the timing controller 11 , and performs sensing.
  • a first sensed value that is a voltage value may be output.
  • the sensing unit 15 may measure a sensing current for each pixel PXij and output a second sensing value. Specifically, the timing controller 11 supplies the turn-off level control signal through the first control line C1 and the turn-on level control signal through the second control line C2 . In addition, the sensing unit 15 senses the sensing current of only some of the pixels PXij or senses the sensing current of all the pixels PXij during the second sensing period according to the control signal supplied from the timing controller 11 , and performs sensing. A second sensed value (or second sensed values) that is a current value may be output.
  • first sensing period and the second sensing period may not overlap.
  • first sensing time and the second sensing period may be sequentially arranged periods, for example, the first sensing period may be a period preceding the second sensing period, and the first sensing period may be the second sensing period. It may be a period that comes after the period.
  • the compensator 16 may calculate a current compensation value for each of the pixels based on the sensed value of the sensing unit 15 . For example, the compensator 16 calculates a current compensation value based on the second sensing value output from the sensing unit 15 and a preset reference current value, and applies the current compensation value to the input grayscale value input from the outside. It can be reflected to generate an output grayscale value. As another example, the compensator 16 calculates a current compensation value based on the first sensed value output from the sensing unit 15 and a preset reference voltage value, and calculates a current compensation value based on the input grayscale value input from the outside. can be reflected to generate an output grayscale value.
  • the reference current value (or reference current data) is a digital value of the current flowing through the pixel PXij and may mean a current value expected when the reference grayscale data is input from the outside
  • the reference voltage value (or reference voltage data) is a digital value of a voltage generated by the light emitting diode included in the pixel PXij, and may mean a voltage value expected when reference grayscale data is input.
  • the reference current value and the reference voltage value may be stored in advance in the memory 17 before shipment, and may be actively redefined in the process of using the product.
  • the input grayscale value is grayscale data input from an external processor and may mean grayscale data for an image frame.
  • the output grayscale value may refer to grayscale data input to the data driver 12 after the input grayscale value is compensated by the compensator 16 .
  • the compensator 16 may include a lookup table (not shown).
  • the lookup table may exist in a data form or in a physical form. Before shipment of the display device 10 of FIG. 1 , the lookup table may store compensation amount data corresponding to a sensed value or a change amount of the sensed value in advance. A detailed description thereof will be given later. Meanwhile, the lookup table may be included outside the compensator 16 , for example, in the memory 17 . In another embodiment, the lookup table may update compensation amount data corresponding to a sensed value or a change amount of the sensed value after the display device 10 of FIG. 1 is shipped.
  • the memory 17 may store a reference current value, a reference voltage value, and the like, and may store the above-described lookup table.
  • the memory 17 may internally communicate with the compensator 16 to provide the compensator 16 with a reference current value, a reference voltage value, and compensation amount data of a lookup table.
  • the pixel PXij according to an embodiment of the present invention will be described.
  • the pixel PXij shown in FIG. 1 is combined with the i-th first scan line S1i and the second scan line S2i and the j-th data It will be referred to as a first pixel PXij defined by a line Dj.
  • FIG. 2 is an equivalent circuit diagram illustrating an exemplary embodiment of the first pixel PXij included in the display device 10 of FIG. 1
  • FIG. 3 illustrates an operation in which the first pixel PXij of FIG. 2 emits light during the display period.
  • FIG. 4 is an equivalent circuit diagram for explaining an operation in which the first pixel PXij of FIG. 2 emits light in the display period.
  • the first pixel PXij included in the display device 10 includes a first transistor T1 , a second transistor T2 , a third transistor T3 ,
  • the storage capacitor Cst and the light source unit LSU may be included.
  • the transistors T1 , T2 , and T3 may be configured as N-type transistors. In another embodiment, the transistors T1 , T2 , and T3 may be configured as P-type transistors. In another embodiment, the transistors T1 , T2 , and T3 may be configured as a combination of an N-type transistor and a P-type transistor.
  • the N-type transistor refers to a transistor in which an amount of conducting current increases when a voltage difference between a gate electrode and a source electrode increases in a positive direction.
  • the P-type transistor refers to a transistor in which an amount of conducting current increases when the voltage difference between the gate electrode and the source electrode increases in the negative direction.
  • Such a transistor may be configured in various forms, such as a thin film transistor (TFT), a field effect transistor (FET), and a bipolar junction transistor (BJT).
  • the first transistor T1 may include a gate electrode connected to the first node N1 , a first electrode connected to the first power source ELVDD, and a second electrode connected to the second node N2 . have.
  • This first transistor T1 may be referred to as a driving transistor.
  • the second transistor T2 includes a gate electrode connected to the first scan line (eg, the i-th first scan line S1i, hereinafter the same) and a data line (eg, the j-th data line Dj). , hereinafter the same) may include a first electrode connected to the first electrode and a second electrode connected to the first node (N1). This second transistor T2 may be referred to as a scanning transistor.
  • the third transistor T3 has a gate electrode connected to the second scan line (eg, the i-th second scan line S2i, hereinafter the same), a first electrode connected to the second node N2, It may include a second electrode connected to the sensing line (eg, the j-th sensing line Ij, hereinafter the same).
  • the storage capacitor Cst may include a first electrode connected to the first node N1 and a second electrode connected to the second node N2 .
  • the light source unit LSU may include a plurality of light emitting diodes LD1 and LD2 electrically connected between the first power source ELVDD and the second power source ELVSS.
  • Each of the light emitting diodes may have a size ranging from a nano scale to a micro scale.
  • the present invention is not limited thereto.
  • the light emitting diodes LD1 and LD2 may be connected to each other in a series structure.
  • the light source unit LSU includes a first light emitting diode LD1 including an anode and a cathode connected to the second node N2 , and an anode and a second light emitting diode connected in series with the cathode of the first light emitting diode LD1 .
  • a second light emitting diode LD2 including a cathode connected to the second power source ELVSS may be included.
  • the present invention is not limited thereto, and as will be described later with reference to FIGS. 13 to 16 , the plurality of light emitting diodes included in the light source unit LSU may be connected in a combination of a series structure and a parallel structure.
  • data voltages DV(i-1)j, DVij, and DV(i+1)j may be sequentially applied to the data line Dj in units of horizontal periods during the display period. Then, a scan signal of a turn-on level (high level) is applied to the first scan line S1i in a corresponding horizontal period, and the first scan line S1i and the second scan line S2i are applied to the second scan line S2i. In synchronization, a scan signal of a turn-off level (low level) may be applied. In another embodiment, a scan signal having a turn-off level may be always applied to the second scan line S2i during the display period. Meanwhile, a control signal of a turn-off level may be applied to the first control line C1 and the second control line C2 .
  • a turn-on level scan signal is supplied to the first scan line S1i, and a turn-off level scan signal is applied to the second scan line S2i.
  • the second transistor T2 may be turned on and the third transistor T3 may be turned off.
  • the data voltage DVij may be supplied to the data line Dj at an arbitrary time point (eg, td) during which the turn-on state of the second transistor T2 is maintained. Accordingly, a voltage corresponding to the difference between the data voltage DVij and the voltage of the second node N2 is written in the storage capacitor Cst of the first pixel PXij. Meanwhile, during the display period, turn-off level control signals are supplied to the first control line C1 and the second control line C2 to stop the sensing operation of the sensing unit 15 .
  • the first pixel PXij according to a voltage difference between the gate electrode and the source electrode (eg, the second electrode) of the first transistor T1 , the first power source ELVDD, the first The amount of driving current I D flowing in the driving path between the transistor T1 and the second power source ELVSS is determined, and the driving voltage V D is generated in the light source unit LSU according to the flow of the driving current I D .
  • the luminance of the light source unit LSU (specifically, the light emitting diodes LD1 and LD2 ) may be determined according to the amount of the driving current I D .
  • the second transistor T2 and the third transistor ( T3) may be turned off. Therefore, regardless of the voltage change of the data line Dj, the voltage difference between the gate electrode and the source electrode of the first transistor T1 is maintained by the storage capacitor Cst, and the light source unit LSU (specifically, the light emitting diode) The luminance of the ones LD1 and LD2 may be maintained.
  • FIG. 5 is a view for explaining the first pixel PXij, the sensing unit 15, the compensation unit 16, and the memory 17 included in the display device 10 of FIG. 1 .
  • the first pixel PXij includes the first transistor T1 , the second transistor T2 , the third transistor T3 , the storage capacitor Cst and the light source as described above with reference to FIG. 2 . It may include a unit LSU, and a description thereof will be omitted.
  • the sensing unit 15 may be connected to the first pixel PXij through a sensing line Ij. Specifically, the sensing unit 15 may be connected to the second electrode of the third transistor T3 included in the first pixel PXij through the sensing line Ij.
  • the sensing unit 15 is configured to operate the second node N2 in the first sensing period. ) can be sensed to output a sensed value. Specifically, in order to detect whether the driving voltage V D generated in the first light emitting diode LD1 and the second light emitting diode LD2 is normal, the sensing unit 15 operates the second node ( The voltage of N2 may be sensed, and the voltage value of the voltage of the second node N2 may be output as the first sensed value.
  • the sensing unit 15 flows to the second node N2 in the second sensing period.
  • a sensed value may be output by sensing the current.
  • the sensing unit 15 may include a second sensing period that does not overlap the first sensing period.
  • a sensing current that is a current flowing through the second node N2 may be sensed during the sensing period, and a current value of the sensing current may be output as a second sensing value.
  • the compensator 16 may receive a first sensed value during the first sensing period, and may calculate a current compensation value for the first pixel PXij based on the first sensed value.
  • the first sensed value is a voltage value of the second voltage
  • the compensator 16 may increase the current compensation value to maintain the required luminance.
  • the compensator 16 may internally communicate with the memory 17 to receive a lookup table, a reference voltage value, and the like, necessary for calculating a current compensation value.
  • the compensator 16 may receive the second sensing value during the second sensing period and calculate a current compensation value for the first pixel PXij based on the second sensing value.
  • the second sensed value is a current controlled by the first transistor T1, and this current depends on characteristics such as threshold voltage and mobility even in the transistors of the first transistor T1. may include information about Accordingly, when information on the characteristics of the first transistor T1 is obtained from the second sensed value, in order to minimize the luminance deviation occurring between the pixels, the compensator 16 calculates the current compensation values for each of the pixels. can be calculated.
  • the compensator 16 may provide a current compensation value to the timing control unit 11 .
  • the timing controller 11 may provide a compensated grayscale value (not shown) to the data driver 12 by reflecting a current compensation value to a grayscale value for an image frame from an external processor.
  • the data driver 12 may generate a compensation data voltage (not shown) to be provided to the data line Dm by using the compensation grayscale value.
  • the above-described embodiment may be applied to each of the pixels PXij included in the display device 10 of FIG. 1 .
  • FIG. 6 is an equivalent circuit diagram illustrating an embodiment of the sensing unit 15 of FIG. 5 .
  • the sensing unit 15 includes a first sensing transistor Ts1, a second sensing transistor Ts2, a third sensing transistor Ts3, a fourth sensing transistor Ts4, and a first resistor R1. , a second resistor R2 , a third resistor R3 , an amplifier AMP, and an analog-to-digital converter (ADC), and the like.
  • the first sensing transistor Ts1 may include a gate electrode connected to the first control line C1, a first electrode connected to the sensing line Ij, and a second electrode connected to the third node N3.
  • the second sensing transistor Ts2 may include a gate electrode connected to the second control line C2, a first electrode connected to the reference power source Rvdd, and a second electrode connected to the third node N3.
  • the third sensing transistor Ts3 may include a gate electrode connected to the second control line C2, a first electrode connected to the sensing line Ij, and a second electrode connected to the fourth node N4.
  • the first resistor R1 may include a first terminal connected to the fourth node N4 and a second terminal connected to the fifth node N5 .
  • the resistance value of the first resistor R1 is a value designed by a designer and may be stored in the memory 17 .
  • the fourth sensing transistor Ts4 may include a gate electrode connected to the first control line C1, a first electrode connected to the reference power source Rvdd, and a second electrode connected to the fourth node N4. have.
  • the second resistor R2 may include a first terminal connected to the fifth node N5 and a second terminal connected to the sixth node N6 .
  • the resistance value of the second resistor R2 is a value designed by a designer and may be stored in the memory 17 .
  • the amplifier AMP has a first input terminal (eg, a non-inverting terminal) connected to the third node N3 and a second input terminal (eg, an inverting terminal) connected to the sixth node N6 . and an output terminal connected to the analog-to-digital converter (ADC) and the third resistor (R3).
  • the amplifier AMP may be configured as an operational amplifier.
  • the amplifier AMP outputs the amplified output voltage Vout according to a preset gain based on a difference between the voltage inputted to the first input terminal and the voltage inputted to the second input terminal to the output terminal. can be output through
  • the third resistor R3 may include a first terminal connected to the sixth node N6 and an output terminal, specifically, a second terminal connected to the seventh node N7 .
  • the resistance value of the third resistor R3 is a value designed by a designer and may be stored in the memory 17 .
  • the voltage input to the first input terminal and the voltage input to the second input terminal of the amplifier AMP may be equipotential according to a virtual short, and flows to each of the first input terminal and the second input terminal. There may be no current. Accordingly, the preset voltage of the reference power source Rvdd is applied to any one node among the third node N3 and the fifth node N5 and the unknown voltage is applied to the other node, so that the output voltage of the amplifier AMP is applied. When Vout is output, the unknown voltage may be calculated from the voltage of the reference power source Rvdd, the output voltage Vout of the amplifier AMP, the second resistor R2, and the third resistor R3.
  • the unknown current may also be calculated from the voltage of the reference power source Rvdd, the output voltage Vout of the amplifier AMP, the second resistor R2, and the third resistor R3. A detailed description thereof will be described later with reference to FIGS. 9 and 12 .
  • the analog-to-digital converter ADC may be connected to an output terminal of the amplifier AMP.
  • An analog-to-digital converter (ADC) may convert an analog signal into a digital value.
  • the analog-to-digital converter ADC may receive an output voltage Vout that is an analog signal and convert it into an output voltage value that is a digital value.
  • the converted output voltage value may be provided to the compensator 16 shown in FIG. 5 .
  • FIG. 7 is a timing diagram illustrating an operation in which the sensing unit 15 of FIG. 5 senses a voltage in a first sensing period
  • FIG. 8 is a timing diagram illustrating an operation generated in the first pixel PXij of FIG. 5 in the first sensing period. It is an equivalent circuit diagram exemplarily showing voltage and current
  • FIG. 9 is an equivalent circuit diagram for explaining an operation in which the sensing unit 15 of FIG. 6 senses the voltage of the second node N2 in the first sensing period.
  • first sensing data voltages SDV1(i-1)j, SDV1ij, and SDV1(i+1)j are sequentially applied to the data line Dj in units of horizontal periods.
  • a scan signal having a turn-on level may be applied to the first scan line S1i in a corresponding horizontal period.
  • a scan signal having a turn-on level may be applied to the second scan line S2i.
  • a turn-on level control signal may be applied to the first control line C1
  • a turn-off level control signal may be applied to the second control line C2 .
  • the second transistor T2 and the third transistor (T3) may be turned on.
  • the first sensing data voltage SDV1ij may be supplied to the data line Dj at an arbitrary time point (eg, tss1 ) when the second transistor T2 is turned on.
  • a voltage corresponding to a difference between the first sensing data voltage SDV1ij and an initial power (not shown) applied to the second node N2 is written in the storage capacitor Cst of the first pixel PXij.
  • the current I is transferred to the first power source ELVDD and the second It flows through a path between the first transistor T1 and the second power source ELVSS, and as the current I flows, a voltage V may be generated in the light source unit LSU.
  • the voltage of the second node N2 may correspond to the sum of the voltage of the second power source ELVSS and the voltage V generated in the light source unit LSU.
  • the third transistor T3 since the third transistor T3 is turned on, the voltage of the second node N2 may be supplied to the sensing line Ij.
  • a turn-on level control signal is supplied to the first control line C1, and a turn-off level control signal is transmitted to the second control line C2.
  • the first sensing transistor Ts1 and the fourth sensing transistor Ts4 may be turned on, and the second sensing transistor Ts2 and the third sensing transistor Ts3 may be turned off.
  • the voltage of the second node N2 may be applied to the third node N3 through the sensing line Ij, and the voltage of the reference power source Rvdd may be applied to the fifth node N5.
  • the amplifier AMP may output a first output voltage based on the voltage of the third node N3 and the voltage of the reference power Rvdd, and the outputted first output voltage is the analog-to-digital converter ADC.
  • the first output voltage value of the first output voltage may be provided to the compensator 16 .
  • the compensator 16 may obtain a voltage value (a first sensing value) of the voltage of the second node N2 from the first output voltage value of the first output voltage.
  • the voltage of the third node N3 applied to the first input terminal of the amplifier AMP and the voltage applied to the second input terminal of the amplifier AMP is an equipotential, and the current flowing through the second resistor R2 and the current flowing through the third resistor R3 are the same. This can be expressed as [Equation 1] below.
  • V ref is the voltage of the reference power source Rvdd
  • V vs is the voltage of the third node N3
  • V out1 is the first output voltage
  • R 2 is the second resistor
  • R 3 is the third resistor.
  • the voltage of the third node N3 may be expressed as in [Equation 2] below by summarizing the terms of [Equation 1].
  • the voltage of the reference power source Rvdd, the digital value of each of the second resistor R2 and the third resistor R3 are previously stored in the memory 17 and a first output voltage that is a digital value of the first output voltage Since the value is output by the analog-to-digital converter (ADC), the compensator 16 provides the voltage of the reference power source Rvdd, the digital value of each of the second resistor R2 and the third resistor R3, and the first output voltage
  • the voltage value of the voltage of the third node N3 may be calculated by substituting the value into the above-mentioned [Equation 2]. Accordingly, the voltage of the second node N2 corresponding to the voltage of the third node N3 may be measured.
  • the voltage of the third node N3 may be expressed as [Equation 3] below.
  • the compensator 16 may calculate a change amount of the voltage of the second node N2 based on the first output voltage value of the first output voltage and a preset reference voltage value.
  • the reference voltage value may be stored in the memory 17 as described above with reference to FIG. 1 .
  • the compensator 16 uses the above-described [Equation 2] (if the second resistor R2 and the third resistor R3 are the same, [Equation 3]) to the third node N3.
  • the amount of change in the voltage of the second node N2 may be calculated by calculating the difference between the voltage values of , and the rate of decrease of the voltage value of the voltage of the second node N2 compared to the reference voltage value.
  • the compensator 16 may increase the current compensation value as the amount of change increases.
  • the compensator 16 detects the voltage of the second node N2 with respect to the reference voltage value (eg, the first sensing value). value), calculates a reduction rate (ie, first sensed value/reference voltage value), extracts compensation amount data corresponding to reduction rate data from a pre-stored lookup table, and calculates a current compensation value from the extracted compensation amount data can do.
  • the calculation speed is increased by calculating the current compensation value using the lookup table set before shipment of the display device 10 of FIG. 1 .
  • the compensator 16 may be configured such that the power consumption of the light source unit LSU is always constant, and the voltage of the second node N2 is inversely proportional to the amount of decrease. Thus, the current compensation value can be increased.
  • the compensator 16 is configured to apply the ratio of the reference voltage value to the sensed value (eg, the first sensed value) of the voltage of the second node N2 (ie, the reference voltage value/the first sensed value). Based on the current compensation value can be calculated.
  • the compensation The unit 16 may calculate a current compensation value to be 1.5 times the driving current I D for the first pixel PXij.
  • the compensator 16 may provide a current compensation value to the timing control unit 11 , and the timing control unit 11 applies a current compensation value to a grayscale value for an image frame from an external processor.
  • a compensation grayscale value (not shown) may be provided to the data driver 12 .
  • the data driver 12 may generate a compensation data voltage (not shown) to be provided to the data line Dm by using the compensation grayscale value.
  • the above-described embodiment may be applied to each of the pixels PXij included in the display device 10 of FIG. 1 .
  • the timing controller when the first current compensation value for the first pixel PXij and the second current compensation value for the second pixel (not shown) different from the first pixel PXij are different from each other, the timing controller ( Although the 11 ) receives the same grayscale values for the first pixel PXij and the second pixel from the external processor, the data driver 12 provides different data voltages to the first pixel PXij and the second pixel can do.
  • the data driver 12 when the first current compensation value is greater than the second current compensation value, the data driver 12 provides the first pixel PXij with a data voltage greater than that of the second pixel, thereby driving the first pixel to be larger. current can flow.
  • the data driver 12 provides a data voltage smaller than that of the second pixel to the first pixel PXij. Accordingly, a larger driving current may flow through the first pixel PXij.
  • the accuracy is increased by calculating the current compensation value in real time according to the voltage of the second node N2 sensed after shipment.
  • FIG. 10 is a timing diagram for explaining an operation in which the sensing unit 15 of FIG. 5 senses a current in the second sensing period
  • FIG. 11 is a timing diagram illustrating the operation generated in the first pixel PXij of FIG. 5 in the second sensing period.
  • It is an equivalent circuit diagram exemplarily illustrating voltage and current
  • FIG. 12 is an equivalent circuit diagram for explaining an operation in which the sensing unit 15 of FIG. 6 senses the current of the first pixel PXij in the second sensing period.
  • second sensing data voltages SDV2(i-1)j, SDV2ij, and SDV2(i+1)j are sequentially applied to the data line Dj in units of horizontal periods.
  • the second sensing data voltages SDV2(i-1)j, SDV2ij, and SDV2(i+1)j are the first sensing data voltages SDV1(i-1)j, SDV1ij, SDV1(i+1)j) may be the same or different.
  • a scan signal having a turn-on level may be applied to the first scan line S1i in a corresponding horizontal period.
  • a scan signal having a turn-on level may be applied to the second scan line S2i as well.
  • the voltage of the second power source ELVSS may be maintained in an elevated state from the first level to the second level.
  • the first level is, for example, a low level
  • the second level may be a high level.
  • a turn-off level control signal may be applied to the first control line C1
  • a turn-on level control signal may be applied to the second control line C2 .
  • the second transistor T2 and the third transistor (T3) may be turned on.
  • the second sensing data voltage SDV2ij may be supplied to the data line Dj at any point in time (eg, tss2 ) when the second transistor T2 is turned on.
  • a voltage corresponding to the difference between the second sensing data voltage SDV2ij and the initial power (not shown) applied to the second node N2 is written in the storage capacitor Cst of the first pixel PXij.
  • a sensing current (I S) is determined according to the voltage difference between the gate electrode and the source electrode of the first transistor (T1).
  • the third transistor (T3) is turned on can be supplied to the sensing unit 15 through the sensing lines (Ij) Since the on-state, the sensing current (I S).
  • a turn-off level control signal is supplied to the first control line C1 , and a turn-on level control signal is transmitted to the second control line C2 .
  • the first sensing transistor Ts1 and the fourth sensing transistor Ts4 may be turned off, and the second sensing transistor Ts2 and the third sensing transistor Ts3 may be turned on.
  • the sensed current (I S) is a sensing line (Ij) and the third sensing via a transistor (Ts3) flows to the first resistor (R1), a fifth node (N5) with the passage of the sensing current (I S) voltage may occur.
  • the voltage of the reference power source Rvdd may be applied to the third node N3.
  • the amplifier AMP may output the second output voltage based on the voltage of the fifth node N5 and the voltage of the reference power Rvdd, and the output second output voltage is the analog-to-digital converter ADC.
  • the second output voltage value of the second output voltage may be provided to the compensator 16 .
  • Compensation unit 16 may obtain the current value of the sensed current (I S) from the second output voltage value of the second output voltage.
  • the voltage of the reference power supply Rvdd applied to the first input terminal of the amplifier AMP and the voltage applied to the second input terminal of the amplifier AMP is equipotential, and the current flowing through the first resistor (R1) sensing the current (I S) and the current, and a third resistor (R3) passing through the second resistor (R2) flowing in the same.
  • Rvdd the voltage of the reference power supply Rvdd applied to the first input terminal of the amplifier AMP and the voltage applied to the second input terminal of the amplifier AMP
  • I s is the sensing current
  • V ref is the voltage of the reference power supply Rvdd
  • V is the voltage of the fifth node N5
  • V out2 is the second output voltage
  • R 2 is the second resistor
  • R 3 is the second 3 means resistance.
  • the voltage of the reference power source Rvdd, the digital values of the second resistor R2 and the third resistor R3 are stored in advance in the memory 17, and a second output voltage that is a digital value of the second output voltage. Since the value is output by the analog-to-digital converter (ADC), the compensator 16 calculates the voltage of the reference power source Rvdd, the digital value of each of the third resistor R3, and the second output voltage value as described above in [Equation] 4] to calculate the current value of the sensing current ( IS ). Accordingly, the sensing current (I S ) may be measured.
  • ADC analog-to-digital converter
  • the compensation section 16 may calculate an amount of change in the sensed current (I S) based on the second value and the output voltage and a preset reference current value of the second output voltage. More specifically, the compensation unit 16 receives output a current value (second sensing value) sensed current (I S) using the above-mentioned formula 4, and provides the reference current value from the memory 17, by calculating a reference current value and the sensed difference between the current value of the current (I S), the reference rate of decrease of the current value of the sensed current value compared to the current (I S) and so on, we can calculate the amount of change in the sensed current (I S). And, it is possible to calculate the compensation current value based on the amount of change in the sensed current (I S).
  • a more integrated display device 10 can be provided by implementing a circuit structure capable of sensing the voltage and current applied to the light emitting diodes.
  • FIG. 13 is a view exemplarily showing a light source unit (LSU) of the present invention
  • FIG. 14 is a view exemplarily showing voltage and current applied to the light source unit (LSU) of FIG. 13
  • FIGS. 15 and 16 are It is a view exemplarily illustrating changes in magnitude of voltage and current applied to the light source unit LSU when the light emitting diode is short-circuited.
  • the light source unit LSU illustrated in FIG. 13 may include three or more light emitting diodes unlike the light source unit LSU illustrated in FIGS. 2 , 4 , 5 , 8 , and 11 .
  • the light emitting diodes included in the light source unit LSU shown in FIG. 13 may be connected in a combination of a series structure and a parallel structure, and may include light emitting diode units in which one or more light emitting diodes are grouped.
  • the light source unit LSU may include a first light emitting diode unit LDU1, a second light emitting diode unit LDU2, and a third light emitting diode unit LDU3, and the first light emitting diode unit (
  • the number of light emitting diodes included in each of LDU1), the second light emitting diode unit LDU2, and the third light emitting diode unit LDU3 may be the same or different from each other.
  • the present invention is not limited thereto.
  • the first light emitting diode unit LDU1, the second light emitting diode unit LDU2, and the third light emitting diode unit LDU3 each include the same number of light emitting diodes. .
  • the light emitting diode unit may mean a group of light emitting diodes connected only in a parallel structure.
  • one light emitting diode unit and another light emitting diode unit may be connected to each other in a series structure.
  • the first light emitting diode unit LDU1 , the second light emitting diode unit LDU2 , and the third light emitting diode unit LDU3 may be connected to each other in a series structure.
  • connection structure between the LED units is a series structure, the current flowing through each of the LED units may be the same.
  • connection structure between the plurality of light emitting diodes included in any one light emitting diode unit is a parallel structure, the voltage generated in one light emitting diode unit and each of the plurality of light emitting diodes included in the one light emitting diode unit The voltages generated may be the same.
  • the first driving current I D1 flows through the light source unit LSU according to the luminance required by the first pixel PXij
  • the first light emitting diode unit LDU1 and the second A first driving current I D1 may flow through each of the light emitting diode unit LDU2 and the third light emitting diode unit LDU3 .
  • the first driving voltage V D1 is generated in the light source unit LSU
  • the first driving voltage V D1 is the first light emitting diode unit LDU1 , the second light emitting diode unit LDU2
  • the third It may be equally distributed to each of the light emitting diode units LDU3. That is, the voltage generated in each of the first light emitting diode unit LDU1 , the second light emitting diode unit LDU2 , and the third light emitting diode unit LDU3 may be 1/3 of the first driving voltage V D1 .
  • the display device 10 may compensate for the driving current by sensing the voltage generated by the light source unit LSU.
  • the second light emitting diode unit LDU2 when at least one light emitting diode included in the second light emitting diode unit LDU2 is short-circuited, the second light emitting diode unit LDU2 does not emit light.
  • the voltage generated by the light source unit LSU may be changed from the first driving voltage V D1 to the second driving voltage V D2 .
  • the second driving voltage V D2 may be less than the first driving voltage V D1 .
  • the display device 10 senses the second driving voltage V D2 so that the power consumption of the light source unit LSU is maintained, and calculates the change amount of the driving voltage to calculate the current
  • the first driving current I D1 for the first pixel PXij may be increased by calculating a compensation value and providing a compensation data voltage according to the compensation grayscale value to the first pixel PXij.
  • the second driving current I D2 greater than the first driving current I D1 flows in the light source unit LSU shown in FIG. 15 , the light source unit LSU is requested by the first pixel PXij. It is possible to emit light with a luminance that is
  • the display device 10 calculates a first ratio of the first driving voltage V D1 to the second driving voltage V D2 , and a reciprocal of the first ratio.
  • a current compensation value that is a multiple of the first driving current I D1 is calculated.
  • the display device 10 generates a compensated grayscale value by reflecting the calculated compensation value on the received grayscale value, and applies a compensation data voltage according to the compensated grayscale value to the first pixel including the light source unit LSU shown in FIG. 15 . (PXij).
  • a second driving current I D2 according to the compensation data voltage flows in the light source unit LSU shown in FIG. 15 , and in this case, the second driving current I D2 is equal to the first driving current I D1 and the first ratio may be equal to the product of the reciprocal of
  • the second driving voltage V D2 may be 2/3 of the first driving voltage V D1 . Accordingly, the first ratio is 2/3, and the second driving current I D2 may be 1.5 times the first driving current I D1 .
  • the second light emitting diode unit LDU2 and the third light emitting diode unit LDU3 does not glow
  • the voltage generated by the light source unit LSU may be changed from the second driving voltage V D2 to the third driving voltage V D3 .
  • the third driving voltage V D3 may be smaller than the second driving voltage V D2 .
  • the display device 10 senses the third driving voltage V D3 so that the power consumption of the light source unit LSU is maintained, and the driving voltage
  • the second driving current I D2 for the first pixel PXij may be increased by calculating a change amount of , calculating a current compensation value, and providing a compensation data voltage according to the compensation grayscale value to the first pixel PXij. have.
  • the third driving current I D3 greater than the second driving current I D2 flows in the light source unit LSU shown in FIG. 16 , the light source unit LSU is requested by the first pixel PXij. It is possible to continue to emit light with a luminance that is set.
  • the display device 10 calculates a second ratio of the first driving voltage V D1 to the third driving voltage V D3 , and a reciprocal of the second ratio.
  • a current compensation value that is a multiple of the first driving current I D1 is calculated.
  • the display device 10 generates a compensated grayscale value by reflecting the calculated compensation value on the received grayscale value, and applies a compensation data voltage according to the compensated grayscale value to the first pixel including the light source unit LSU shown in FIG. 16 . (PXij).
  • a third driving current I D3 according to the compensation data voltage flows in the light source unit LSU shown in FIG. 16 , and in this case, the third driving current I D3 is the first driving current I D1 and the second ratio may be equal to the product of the reciprocal of
  • the third driving voltage V D3 may be 1/3 of the first driving voltage V D1 .
  • the second ratio may be 1/3
  • the third driving current I D3 may be three times the first driving current I D1 .
  • the number of light emitting diode units, the number of light emitting diodes, etc. are limited to those shown in FIGS. 14 to 16 . it is not
  • the display device 10 can minimize the luminance deviation by calculating the current compensation value so that the corresponding pixel emits light with the required luminance even when the light emitting diode is short-circuited.
  • the display device 10 can extend the lifespan of a product by maintaining the luminance required for each of the pixels.
  • 17 is a flowchart illustrating a method of driving the display device 10 according to an exemplary embodiment.
  • a short-circuited defective light emitting diode is detected from among a plurality of light emitting diodes included in a pixel, and when the defective light emitting diode is detected, a current It may be a method of calculating a compensation value.
  • Such a driving method may include a voltage sensing step ( S110 ), a defective light emitting diode detection step ( S120 ), and a current compensation value calculation step ( S130 ), and the like.
  • the voltage sensing step S110 corresponds to a step of sensing a voltage applied to the plurality of light emitting diodes included in the pixel.
  • the pixel has a gate electrode connected to the first node N1 , a first electrode connected to the first power source ELVDD, and a second node N2 in the same manner as in the first pixel PXij described above.
  • the second light emitting diode LD2 may include an anode connected in series and a cathode connected to the second power source ELVSS.
  • the voltage sensing step S110 senses the voltage of the second node N2.
  • the step of detecting the bad light emitting diode ( S120 ) corresponds to the step of detecting whether a shorted bad light emitting diode exists in the pixel based on the voltage and a preset reference voltage.
  • the step of detecting the bad light emitting diode when the voltage of the second node N2 is less than the reference voltage, it may be determined that the bad light emitting diode is present.
  • the step of calculating the current compensation value corresponds to a step of calculating a current compensation value for the pixel, but increasing the current compensation value as the voltage decreases.
  • the amount of change in the voltage of the second node N2 is calculated based on the voltage of the second node N2 and the reference voltage, and as the amount of change increases, the current compensation value is increased.
  • embodiments of the present invention can provide a display device and a driving method thereof that minimizes a luminance deviation between pixels by allowing a corresponding pixel to emit light with an appropriate luminance even when the light emitting diode is short-circuited.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 표시 장치 및 이의 구동 방법에 관한 것이다. 구체적으로, 본 발명의 일 실시예에 따른 표시 장치는 화소들과, 센싱부 및 센싱부의 센싱값에 기초하여 화소들 각각에 대한 전류 보상값을 산출하는 보상부를 포함하되, 화소들 중 제1 화소는 전류를 제어하는 제1 트랜지스터와 직렬로 연결된 적어도 두 개의 발광 다이오드를 포함하고, 센싱부는 센싱 기간에 발광 다이오드들의 전압을 센싱하여 센싱값을 출력하고, 보상부는 센싱 기간에서 제2 노드의 전압이 작을수록 제1 화소에 대한 전류 보상값을 증가시키는 것을 특징으로 한다.

Description

표시 장치 및 이의 구동 방법
본 발명은 표시 장치 및 이의 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치는 복수의 화소들을 포함할 수 있고, 복수의 화소들에 포함됨 발광 다이오드가 다양한 색상 및 휘도로 발광함으로써, 다양한 영상을 표시할 수 있다.
복수의 화소들은 실질적으로 동일한 구조의 화소 회로들을 포함할 수 있다. 하지만, 표시 장치가 대형화됨에 따라 화소들의 위치에 따른 공정 편차가 발생할 수 있다. 따라서, 각 화소들에서 동일한 기능을 수행하는 트랜지스터들이라도 이동도(mobility), 문턱 전압(threshold voltage) 등의 특성이 서로 다를 수 있다. 유사하게, 각 화소들의 발광 다이오드들의 문턱 전압들이 서로 다를 수 있다. 이러한 과정에서 화소들에 포함된 소자들의 특성 정보들(이동도, 문턱 전압 등)의 센싱하고, 열화에 따라 변경되는 특성 정보들을 보상하는 기술이 개발되고 있다.
한편, 최근, 발광 다이오드는 나노 사이즈 내지 마이크로 사이즈로 구현 가능하게 됨으로써, 복수의 발광 다이오드들이 화소에 포함되어 고휘도로 발광할 수 있다. 이러한 발광 다이오드들을 포함하는 표시 장치는 더욱 선명한 영상을 표시할 수 있다.
그런데, 이러한 발광 다이오드들 중 단락(Short) 등으로 인해 불량 발광 다이오드가 화소 내에 존재하는 경우, 해당 화소가 요구되는 휘도로 발광하지 못하게 되고, 복수의 화소들 간의 휘도 편차가 발생할 수 있다는 문제점이 있다.
따라서, 발광 다이오드가 단락되더라도 해당 화소가 적절한 휘도로 계속 발광하도록 구동 전류를 보상하는 기술이 요구되고 있다.
본 발명이 해결하려는 과제는, 발광 다이오드가 단락되더라도 해당 화소가 적절한 휘도로 발광하게 함으로써 화소들 간의 휘도 편차를 최소화하는 표시 장치 및 이의 구동 방법을 제공하고자 한다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명의 일 실시예에 따른 표시 장치는, 화소들과, 화소들과 센싱 라인들을 통해서 연결된 센싱부 및 센싱부의 센싱값에 기초하여 화소들 각각에 대한 전류 보상값을 산출하는 보상부를 포함하되, 화소들 중 제1 화소는, 제1 노드에 연결되는 게이트 전극과, 제1 전원에 연결되는 제1 전극과, 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터와, 제2 노드에 연결되는 애노드와, 캐소드를 포함하는 제1 발광 다이오드 및 제1 발광 다이오드의 캐소드와 직렬 연결되는 애노드와, 제2 전원과 연결되는 캐소드를 포함하는 제2 발광 다이오드를 포함하고, 센싱부는, 센싱 기간에 제2 노드의 전압을 센싱하여 센싱값을 출력하고, 보상부는, 센싱 기간에서 제2 노드의 전압이 작을수록 제1 화소에 대한 전류 보상값을 증가시키는 것을 특징으로 한다.
여기서, 제1 화소는, 제1 주사 라인과 연결되는 게이트 전극과, 데이터 라인과 연결되는 제1 전극과, 제1 노드에 연결되는 제2 전극을 포함하는 제2 트랜지스터 및 제2 주사 라인과 연결되는 게이트 전극과, 제2 노드에 연결되는 제1 전극과, 센싱 라인과 연결되는 제2 전극을 포함하는 제3 트랜지스터를 더 포함할 수 있다.
여기서, 표시 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인으로 공급되고, 표시 기간 동안, 턴-오프 레벨의 주사 신호가 제2 주사 라인으로 공급되고, 표시 기간 동안, 데이터 전압이 데이터 라인으로 공급될 수 있다.
여기서, 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인으로 공급되고, 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제2 주사 라인으로 공급되고, 센싱 기간 동안, 센싱 데이터 전압이 데이터 라인으로 공급될 수 있다.
여기서, 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인으로 공급되고, 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제2 주사 라인으로 공급되고, 센싱 기간 동안, 센싱 데이터 전압이 데이터 라인으로 공급되고, 센싱 기간 동안, 제2 전원의 전압이 제1 레벨에서 제2 레벨로 상승된 상태로 유지될 수 있다.
여기서, 센싱부는, 제1 제어 라인과 연결되는 게이트 전극과, 센싱 라인과 연결되는 제1 전극과, 제3 노드에 연결되는 제2 전극을 포함하는 제1 센싱 트랜지스터와, 제2 제어 라인과 연결되는 게이트 전극과, 기준 전원(Rvdd)과 연결되는 제1 전극과, 제3 노드에 연결되는 제2 전극을 포함하는 제2 센싱 트랜지스터와, 제2 제어 라인과 연결되는 게이트 전극과, 센싱 라인과 연결되는 제1 전극과, 제4 노드에 연결되는 제2 전극을 포함하는 제3 센싱 트랜지스터와, 제4 노드에 연결되는 제1 단자와, 제5 노드에 연결되는 제2 단자를 포함하는 제1 저항과, 제1 제어 라인과 연결되는 게이트 전극과, 기준 전원과 연결되는 제1 전극 및 제4 노드에 연결되는 제2 전극을 포함하는 제4 센싱 트랜지스터와, 제5 노드에 연결되는 제1 단자와, 제6 노드에 연결되는 제2 단자를 포함하는 제2 저항과, 제3 노드에 연결되는 제1 입력 단자와, 제6 노드에 연결되는 제2 입력 단자와, 출력 단자를 포함하는 증폭기 및 제6 노드에 연결되는 제1 단자와, 출력 단자와 연결되는 제2 단자를 포함하는 제3 저항을 포함할 수 있다.
여기서, 센싱 기간 동안, 턴-온 레벨의 제어 신호가 제1 제어 라인으로 공급되고, 센싱 기간 동안, 턴-오프 레벨의 제어 신호가 제2 제어 라인으로 공급될 수 있다.
여기서, 증폭기는, 제3 노드의 전압 및 기준 전원의 전압에 기초하여 제1 출력 전압을 출력할 수 있다.
여기서, 보상부는, 제1 출력 전압의 제1 출력 전압값과 미리 설정된 기준 전압값에 기초하여 제2 노드의 전압의 변화량을 계산하고, 변화량이 클수록 전류 보상값을 증가시킬 수 있다.
여기서, 보상부는, 기준 전압값에 대한 제2 노드의 전압의 센싱값의 비율인 감소율을 계산하고, 미리 저장된 룩업 테이블에서 감소율 데이터에 대응되는 보상량 데이터를 추출하고, 추출된 보상량 데이터로부터 전류 보상값을 산출할 수 있다.
여기서, 보상부는, 제2 노드의 전압의 센싱값에 대한 기준 전압값의 비율에 기초하여 전류 보상값으로 산출할 수 있다.
여기서, 센싱 기간 동안, 턴-오프 레벨의 제어 신호가 제1 제어 라인으로 공급되고, 센싱 기간 동안, 턴-온 레벨의 제어 신호가 제2 제어 라인으로 공급될 수 있다.
여기서, 증폭기는, 제5 노드의 전압 및 기준 전원의 전압에 기초하여 제2 출력 전압을 출력할 수 있다.
여기서, 보상부는, 제2 출력 전압의 제2 출력 전압값과 및 미리 설정된 기준 전류값에 기초하여 센싱 전류의 변화량을 계산하고, 변화량에 기초하여 전류 보상값을 산출할 수 있다.
여기서, 센싱부는, 제1 센싱 기간 동안, 제2 노드의 전압을 센싱하여 제1 센싱값을 출력하고, 제1 센싱 기간과 중복되지 않는 제2 센싱 기간 동안, 센싱 전류를 센싱하여 제2 센싱값을 출력할 수 있다.
다른 측면에서, 본 발명의 일 실시예에 따른 표시 장치의 구동 방법은, 화소에 포함된 복수의 발광 다이오드들에 인가되는 전압을 센싱하는 전압 센싱 단계와, 전압 및 미리 설정된 기준 전압에 기초하여 단락(Short)된 불량 발광 다이오드가 화소에 존재하는지 여부를 검출하는 불량 발광 다이오드 검출 단계 및 불량 발광 다이오드가 검출되는 경우, 화소에 대한 전류 보상값을 산출하되, 전압이 작을수록 전류 보상값을 증가시키는 전류 보상값 산출 단계를 포함한다.
여기서, 화소는, 제1 노드에 연결되는 게이트 전극과, 제1 전원에 연결되는 제1 전극과, 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터와, 제2 노드에 연결되는 애노드와, 캐소드를 포함하는 제1 발광 다이오드 및 제1 발광 다이오드의 캐소드와 직렬 연결되는 애노드와, 제2 전원과 연결되는 캐소드를 포함하는 제2 발광 다이오드를 포함하고, 전압 센싱 단계는, 제2 노드의 전압을 센싱할 수 있다.
여기서, 불량 발광 다이오드 검출 단계는, 제2 노드의 전압이 기준 전압보다 작은 경우, 불량 발광 다이오드가 존재하는 것으로 판단할 수 있다.
여기서, 전류 보상값 산출 단계는, 제2 노드의 전압과 기준 전압에 기초하여 제2 노드의 전압의 변화량을 계산하고, 변화량이 클수록 전류 보상값을 증가시킬 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
전술한 바에 의하면, 본 발명의 실시예들은 발광 다이오드가 단락되더라도 해당 화소가 적절한 휘도로 발광하게 함으로써 화소들 간의 휘도 편차를 최소화하는 표시 장치 및 이의 구동 방법을 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 도 1의 표시 장치에 포함된 제1 화소의 일 실시예를 나타낸 등가회로도이다.
도 3은 도 2의 제1 화소가 표시 기간에 발광하는 동작을 설명하기 위한 타이밍도이다.
도 4는 도 2의 제1 화소가 표시 기간에 발광하는 동작을 설명하기 위한 등가회로도이다.
도 5는 도 1의 표시 장치에 포함된 제1 화소, 센싱부, 보상부 및 메모리를 설명하기 위한 도면이다.
도 6은 도 5의 센싱부의 일 실시예를 나타낸 등가회로도이다.
도 7은 도 5의 센싱부가 제1 센싱 기간에 전압을 센싱하는 동작을 설명하기 위한 타이밍도이다.
도 8은 제1 센싱 기간에 도 5의 제1 화소에서 발생하는 전압 및 전류를 예시적으로 나타낸 등가회로도이다.
도 9는 도 6의 센싱부가 제1 센싱 기간에 제2 노드의 전압을 센싱하는 동작을 설명하기 위한 등가회로도이다.
도 10은 도 5의 센싱부가 제2 센싱 기간에 전류를 센싱하는 동작을 설명하기 위한 타이밍도이다.
도 11은 제2 센싱 기간에 도 5의 제1 화소에서 발생하는 전압 및 전류를 예시적으로 나타낸 등가회로도이다.
도 12는 도 6의 센싱부가 제2 센싱 기간에 제1 화소의 전류를 센싱하는 동작을 설명하기 위한 등가회로도이다.
도 13은 본 발명의 광원 유닛을 예시적으로 나타낸 도면이다.
도 14는 도 13의 광원 유닛에 인가되는 전압 및 전류를 예시적으로 나타낸 도면이다.
도 15 및 도 16은 발광 다이오드가 단락될 때 광원 유닛에 인가되는 전압 및 전류 각각의 크기 변화를 예시적으로 나타낸 도면이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 흐름도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예는 유기발광 표시 장치, 액정 표시 장치, 전계 방출 표시 장치, 전기영동장치와 같은 여러 표시 장치에 적용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(10)를 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 표시부(14), 센싱부(15), 보상부(16) 및 메모리(17) 등을 포함할 수 있다.
타이밍 제어부(11)는 외부 프로세서(미도시)로부터 각각의 영상 프레임(Frame)에 대한 각종 계조값들(또는 계조 데이터들) 및 제어 신호들을 수신할 수 있다. 타이밍 제어부(11)는 표시 장치(10)의 사양(specification)에 대응하도록 계조값들을 렌더링(rendering)할 수 있다. 예를 들어, 외부 프로세서는 각각의 단위 도트(unit dot)에 대해서 적색 계조값, 녹색 계조값, 청색 계조값을 제공할 수 있다. 하지만, 예를 들어, 표시부(14)가 펜타일(pentile) 구조인 경우, 인접한 단위 도트끼리 화소를 공유하므로, 각각의 계조값에 화소가 1대 1 대응하지 않을 수 있으며, 계조값들의 렌더링이 필요하다. 각각의 계조값에 화소가 1대 1 대응하는 경우, 계조값들의 렌더링이 불필요할 수도 있다. 렌더링되거나 렌더링되지 않은 계조값들은 데이터 구동부(12)로 제공될 수 있다. 한편, 타이밍 제어부(11)는 프레임 표시를 위하여 데이터 구동부(12), 주사 구동부(13)에 각각의 사양에 적합한 제어 신호들을 제공할 수 있다. 한편, 타이밍 제어부(11)는 센싱 동작을 명령하기 위해 센싱부(15)에 사양에 적합한 제어 신호들을 제1 제어 라인(C1) 및 제2 제어 라인(C2)을 통해 제공할 수 있다.
데이터 구동부(12)는 계조값들 및 제어 신호들을 이용하여 데이터 라인들(D1, D2, D3, Dm)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 데이터 구동부(12)는 클록 신호를 이용하여 계조값들을 샘플링하고, 계조값들에 대응하는 데이터 전압들을 화소행 단위로 데이터 라인들(D1~Dm)에 인가할 수 있다. m은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호 등을 수신하여 제1 주사 라인들(S11, S12, S1n)에 제공할 제1 주사 신호들 및 제2 주사 라인들(S21, S22, S2n)에 제공할 제2 주사 신호들을 생성할 수 있다. n은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 제1 주사 라인들(S11, S12, S1n)에 턴-온 레벨의 펄스를 갖는 제1 주사 신호들을 순차적으로 공급할 수 있다. 또한, 주사 구동부(13)는 제2 주사 라인들(S21, S22, S2n)에 턴-온 레벨의 펄스를 갖는 제2 주사 신호들을 순차적으로 공급할 수 있다.
도시되지 않았지만, 주사 구동부(13)는 제1 주사 라인들(S11, S12, S1n)에 연결된 제1 주사 구동부 및 제2 주사 라인들(S21, S22, S2n)에 연결된 제2 주사 구동부를 포함할 수 있다. 각각의 제1 주사 구동부 및 제2 주사 구동부는 시프트 레지스터(shift register) 형태로 구성된 주사 스테이지들을 포함할 수 있다. 각각의 제1 주사 구동부 및 제2 주사 구동부는 클록 신호의 제어에 따라 턴-온 레벨의 펄스 형태인 주사 시작 신호를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.
실시예에 따라, 제1 주사 신호들 및 제2 주사 신호들이 동일할 수 있다. 이러한 경우, 각 화소(PXij)에 연결되는 제1 주사 라인 및 제2 주사 라인은 서로 동일한 노드에 연결될 수 있다. 이러한 경우, 주사 구동부(13)는 제1 주사 구동부 및 제2 주사 구동부로 나뉘어지지 않고, 단일(single) 주사 구동부로 구성될 수도 있다.
표시부(14)는 화소(PXij)들을 포함할 수 있다. 각각의 화소(PXij)들은 대응하는 데이터 라인, 주사 라인, 및 센싱 라인에 연결될 수 있다. 이에 대한 설명은 도 2를 참조하여 후술한다.
센싱부(15)는 타이밍 제어부(11)로부터 제어 신호를 수신하여 센싱 라인들(I1, I2, I3, Ip) 각각을 통해서 센싱 신호를 수신할 수 있다. 예를 들어, 센싱부(15)는 센싱 기간 중 적어도 일부 기간 동안 센싱 라인들(I1, I2, I3, Ip)로 센싱 신호를 수신할 수 있다. p는 0보다 큰 정수일 수 있으며, 전술한 m과 동일할 수 있다. 센싱부(15)는 화소(PXij)들과 센싱 라인들(I1, I2, I3, Ip)을 통해서 연결될 수 있다.
도시되지 않았지만, 센싱부(15)는 센싱 라인들(I1, I2, I3, Ip)에 연결된 센싱 채널들을 포함할 수 있다. 예를 들어, 센싱 라인들(I1, I2, I3, Ip)과 센싱 채널들은 1대 1로 대응할 수 있다.
한편, 본 실시예와 같이 데이터 구동부(12) 및 센싱부(15)가 별개로 구성될 수 있다. 하지만 다른 실시예에서, 데이터 구동부(12) 및 센싱부(15)는 일체로 구성될 수도 있다.
센싱부(15)는 센싱 전류 또는 센싱 전압을 센싱하고, 이에 대한 센싱값을 출력할 수 있다. 여기서, 센싱값(또는 센싱 데이터)은 디지털값으로서 센싱 전류에 대한 센싱 전류값을 의미할 수 있고, 센싱 전압에 대한 센싱 전압값을 의미할 수 있다. 한편, 센싱 전압은 도 5 내지 도 9를 참조하여 후술하는 바와 같이 발광 다이오드와 연결된 특정 노드의 전압을 의미할 수 있다.
일 실시예로, 센싱부(15)는 화소(PXij)들별로 흐르는 센싱 전류에 따른 센싱 전압을 측정하고, 제1 센싱값을 출력할 수 있다. 구체적으로, 타이밍 제어부(11)는 턴-온 레벨의 제어 신호를 제1 제어 라인(C1)을 통해 공급하고, 턴-오프 레벨의 제어 신호를 제2 제어 라인(C2)을 통해 공급한다. 그리고, 센싱부(15)는 타이밍 제어부(11)에서 공급된 제어 신호에 따라 제1 센싱 기간 동안, 화소(PXij)들 각각에 포함된 적어도 하나의 발광 다이오드에서 발생하는 센싱 전압을 센싱하여, 센싱 전압값인 제1 센싱값을 출력할 수 있다.
다른 실시예로, 센싱부(15)는 화소(PXij)들별로 센싱 전류를 측정하고, 제2 센싱값을 출력할 수 있다. 구체적으로, 타이밍 제어부(11)는 턴-오프 레벨의 제어 신호를 제1 제어 라인(C1)을 통해 공급하고, 턴-온 레벨의 제어 신호를 제2 제어 라인(C2)을 통해 공급한다. 그리고, 센싱부(15)는 타이밍 제어부(11)에서 공급된 제어 신호에 따라 제2 센싱 기간 동안에 일부 화소(PXij)들만의 센싱 전류를 센싱하거나 전체 화소(PXij)들의 센싱 전류를 센싱하여, 센싱 전류값인 제2 센싱값(또는 제2 센싱값들)을 출력할 수 있다.
여기서, 제1 센싱 기간과 제2 센싱 기간은 중복되지 않을 수 있다. 그리고, 제1 센싱 시간과 제2 센싱 기간은 순차적으로 배열된 기간일 수 있으며, 예를 들어, 제1 센싱 기간이 제2 센싱 기간보다 선행되는 기간일 수 있고, 제1 센싱 기간이 제2 센싱 기간 이후에 도래되는 기간일 수 있다.
보상부(16)는 센싱부(15)의 센싱값에 기초하여 화소들 각각에 대한 전류 보상값을 산출할 수 있다. 예를 들어, 보상부(16)는 센싱부(15)로부터 출력된 제2 센싱값과 미리 설정된 기준 전류값에 기초하여 전류 보상값을 산출하고, 외부로부터 입력된 입력 계조값에 전류 보상값을 반영하여 출력 계조값을 생성할 수 있다. 다른 예를 들어, 보상부(16)는 센싱부(15)로부터 출력된 제1 센싱값과 미리 설정된 기준 전압값에 기초하여 전류 보상값을 산출하고, 외부로부터 입력된 입력 계조값에 전류 보상값을 반영하여 출력 계조값을 생성할 수 있다.
여기서, 기준 전류값(또는 기준 전류 데이터)은 화소(PXij)에 흐르는 전류의 디지털값으로서 기준 계조 데이터가 외부로부터 입력될 때 예상되는 전류값을 의미할 수 있고, 기준 전압값(또는 기준 전압 데이터)은 화소(PXij)에 포함된 발광 다이오드에서 발생하는 전압의 디지털값으로서 기준 계조 데이터가 입력될 때 예상되는 전압값을 의미할 수 있다. 기준 전류값과 기준 전압값은 출하 전에 메모리(17)에 미리 저장될 수 있고, 제품 사용 과정에서 능동적으로 재정의될 수도 있다.
한편, 입력 계조값은 외부 프로세서로부터 입력되는 계조 데이터로서, 영상 프레임에 대한 계조 데이터를 의미할 수 있다. 그리고, 출력 계조값은 입력 계조값이 보상부(16)에 의해 보상되어 데이터 구동부(12)에 입력되는 계조 데이터를 의미할 수 있다.
보상부(16)는 룩업 테이블(미도시)을 포함할 수 있다. 룩업 테이블은 데이터 형태로 존재할 수 있고, 물리적인 형태로 존재할 수도 있다. 룩업 테이블은, 도 1의 표시 장치(10)의 출하 전에, 센싱값이나 센싱값의 변화량 등에 대응되는 보상량 데이터를 미리 저장할 수 있다. 이에 대한 구체적인 설명은 후술한다. 한편, 룩업 테이블은 보상부(16)의 외부, 예를 들어 메모리(17)에 포함될 수 있다. 다른 실시예에서, 룩업 테이블은 도 1의 표시 장치(10)의 출하 후에, 센싱값이나 센싱값의 변화량 등에 대응되는 보상량 데이터를 갱신할 수도 있다.
메모리(17)는 기준 전류값, 기준 전압값 등을 저장할 수 있고, 전술한 룩업 테이블을 저장할 수 있다. 이러한 메모리(17)는 보상부(16)와 내부적으로 통신하여 기준 전류값, 기준 전앖값, 룩업 테이블의 보상량 데이터 등을 보상부(16)에 제공할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 화소(PXij)를 설명하되, 편의상 도 1에 도시된 화소(PXij)를 i 번째 제1 주사 라인(S1i) 및 제 2 주사 라인(S2i)과 j 번째 데이터 라인(Dj)에 의해 정의되는 제1 화소(PXij)로 명명하기로 한다.
도 2는 도 1의 표시 장치(10)에 포함된 제1 화소(PXij)의 일 실시예를 나타낸 등가회로도이고, 도 3은 도 2의 제1 화소(PXij)가 표시 기간에 발광하는 동작을 설명하기 위한 타이밍도이며, 도 4는 도 2의 제1 화소(PXij)가 표시 기간에 발광하는 동작을 설명하기 위한 등가회로도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)에 포함된 제1 화소(PXij)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 스토리지 커패시터(Cst) 및 광원 유닛(LSU) 등을 포함할 수 있다.
트랜지스터들(T1, T2, T3)은 N형 트랜지스터로 구성될 수 있다. 다른 실시예에서, 트랜지스터들(T1, T2, T3)은 P형 트랜지스터로 구성될 수도 있다. 다른 실시예에서, 트랜지스터들(T1, T2, T3)은 N형 트랜지스터 및 P형 트랜지스터의 조합으로 구성될 수도 있다. N형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 양의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. P형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 음의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. 이러한 트랜지스터는 TFT(Thin Film Transistor), FET(Field Effect Transistor), BJT(Bipolar Junction Transistor) 등 다양한 형태로 구성될 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)에 연결되는 게이트 전극과, 제1 전원(ELVDD)에 연결되는 제1 전극과, 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다. 이러한 제1 트랜지스터(T1)는 구동 트랜지스터로 명명될 수 있다.
제2 트랜지스터(T2)는 제1 주사 라인(예를 들어, i 번째 제1 주사 라인(S1i), 이하 동일)과 연결되는 게이트 전극과, 데이터 라인(예를 들어, j 번째 데이터 라인(Dj), 이하 동일)과 연결되는 제1 전극과, 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다. 이러한 제2 트랜지스터(T2)는 스캐닝 트랜지스터(Scanning transistor)로 명명될 수 있다.
제3 트랜지스터(T3)는 제2 주사 라인(예를 들어, i 번째 제2 주사 라인(S2i), 이하 동일)과 연결되는 게이트 전극과, 제2 노드(N2)에 연결되는 제1 전극과, 센싱 라인(예를 들어, j 번째 센싱 라인(Ij), 이하 동일)과 연결되는 제2 전극을 포함할 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)에 연결되는 제1 전극과, 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다.
광원 유닛(LSU)은 제1 전원(ELVDD)과 제2 전원(ELVSS)의 사이에 전기적으로 연결된 복수의 발광 다이오드들(LD1, LD2)을 포함할 수 있다. 발광 다이오드들 각각은 나노 스케일(Nano scale) 내지 마이크로 스케일(Micro scale) 범위의 크기를 가질 수 있다. 하지만, 이에 한정되는 것은 아니다. 일 실시예에서, 발광 다이오드들(LD1, LD2)은 서로 직렬 구조로 연결될 수 있다. 예를 들어, 광원 유닛(LSU)은 제2 노드(N2)에 연결되는 애노드와 캐소드를 포함하는 제1 발광 다이오드(LD1)와, 제1 발광 다이오드(LD1)의 캐소드와 직렬 연결되는 애노드와 제2 전원(ELVSS)과 연결되는 캐소드를 포함하는 제2 발광 다이오드(LD2)를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며 도 13 내지 도 16을 참조하여 후술하는 바와 같이, 광원 유닛(LSU)에 포함된 복수의 발광 다이오드들은 직렬 구조 및 병렬 구조의 조합으로 연결될 수도 있다.
도 3을 참조하면, 표시 기간 동안, 데이터 라인(Dj)에는 수평 기간 단위로 순차적으로 데이터 전압들(DV(i-1)j, DVij, DV(i+1)j)이 인가될 수 있다. 그리고, 제1 주사 라인(S1i)에는 해당하는 수평 기간에 턴-온 레벨(하이 레벨(High level))의 주사 신호가 인가되고, 제2 주사 라인(S2i)에는 제1 주사 라인(S1i)과 동기화 되어 턴-오프 레벨의(로우 레벨(Low level)) 주사 신호가 인가될 수 있다. 다른 실시예에서 제2 주사 라인(S2i)에는 표시 기간 동안 항상 턴-오프 레벨의 주사 신호가 인가될 수 있다. 한편, 제1 제어 라인(C1) 및 제2 제어 라인(C2)에는 턴-오프 레벨의 제어 신호가 인가될 수 있다.
도 3 및 도 4를 참조하여 예를 들면, 표시 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인(S1i)으로 공급되고, 턴-오프 레벨의 주사 신호가 제2 주사 라인(S2i)으로 공급되면, 제2 트랜지스터(T2)는 턴-온 상태가 되고 제3 트랜지스터(T3)는 턴-오프 상태가 될 수 있다. 그리고, 제2 트랜지스터(T2)는 턴-온 상태가 유지되는 임의의 시점(예를 들어, td)에 데이터 전압(DVij)이 데이터 라인(Dj)으로 공급될 수 있다. 따라서, 제1 화소(PXij)의 스토리지 커패시터(Cst)에는 데이터 전압(DVij) 및 제2 노드(N2)의 전압의 차이에 해당하는 전압이 기입된다. 한편, 표시 기간 동안, 턴-오프 레벨의 제어 신호들이 제1 제어 라인(C1) 및 제2 제어 라인(C2)으로 공급되어 센싱부(15)의 센싱 동작은 중지될 수 있다.
도 4를 참조하면, 제1 화소(PXij)에서, 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극(예를 들어, 제2 전극) 간의 전압차에 따라, 제1 전원(ELVDD), 제1 트랜지스터(T1) 및 제2 전원(ELVSS) 간의 구동 경로로 흐르는 구동 전류(I D)량이 결정되고, 구동 전류(I D)의 흐름에 따라 광원 유닛(LSU)에서 구동 전압(V D)이 발생할 수 있다. 이에, 광원 유닛(LSU)(구체적으로, 발광 다이오드들(LD1, LD2))의 휘도(Luminance)는 구동 전류(I D)량에 따라 결정될 수 있다.
이어서 도 3 및 도 4를 참조하면, 이후, 제1 주사 라인(S1i) 및 제2 주사 라인(S2i)으로 턴-오프 레벨의 주사 신호가 인가되면, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-오프 상태가 될 수 있다. 따라서, 데이터 라인(Dj)의 전압 변화와 무관하게, 스토리지 커패시터(Cst)에 의해서 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극 간의 전압차가 유지되고, 광원 유닛(LSU)(구체적으로, 발광 다이오드들(LD1, LD2))의 휘도가 유지될 수 있다.
도 5는 도 1의 표시 장치(10)에 포함된 제1 화소(PXij), 센싱부(15), 보상부(16) 및 메모리(17)를 설명하기 위한 도면이다.
도 5를 참조하면, 제1 화소(PXij)는 도 2를 참조하여 전술한 바와 같이 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 스토리지 커패시터(Cst) 및 광원 유닛(LSU)을 포함할 수 있으며, 이에 대한 설명은 생략하기로 한다.
센싱부(15)는 제1 화소(PXij)와 센싱 라인(Ij)을 통해서 연결될 수 있다. 구체적으로, 센싱부(15)는 제1 화소(PXij)에 포함된 제3 트랜지스터(T3)의 제2 전극과 센싱 라인(Ij)을 통해서 연결될 수 있다.
한편, 발광 시 광원 유닛(LSU)에서 발생하는 구동 전압(V D)이 요구되는 휘도에 대응되는 정상 상태인지 여부를 검출하기 위해, 센싱부(15)는 제1 센싱 기간에 제2 노드(N2)의 전압을 센싱하여 센싱값을 출력할 수 있다. 구체적으로, 제1 발광 다이오드(LD1) 및 제2 발광 다이오드(LD2)에서 발생하는 구동 전압(V D)의 정상 여부를 검출하기 위해, 센싱부(15)는 제1 센싱 기간 동안에 제2 노드(N2)의 전압을 센싱하고, 제2 노드(N2)의 전압의 전압값을 제1 센싱값으로 출력할 수 있다.
한편, 광원 유닛(LSU)으로 흐르는 구동 전류(I D)가 요구되는 휘도에 대응되는 정상 상태인지 여부를 검출하기 위해, 센싱부(15)는 제2 센싱 기간에 제2 노드(N2)로 흐르는 전류를 센싱하여 센싱값을 출력할 수 있다. 구체적으로, 제1 발광 다이오드(LD1) 및 제2 발광 다이오드(LD2)에 흐르는 구동 전류(I D)의 정상 여부를 검출하기 위해, 센싱부(15)는 제1 센싱 기간과 중복되지 않는 제2 센싱 기간 동안에 제2 노드(N2)에 흐르는 전류인 센싱 전류를 센싱하고, 센싱 전류의 전류값을 제2 센싱값을 출력할 수 있다.
일 실시예로, 보상부(16)는 제1 센싱 기간에 제1 센싱값을 입력받고, 제1 센싱값에 기초하여 제1 화소(PXij)에 대한 전류 보상값을 산출할 수 있다. 이 경우, 제1 센싱값은 제2 전압의 전압값이므로, 제2 노드(N2)의 전압이 작아지면, 요구되는 휘도를 유지하기 위해 보상부(16)는 전류 보상값을 증가시킬 수 있다. 이때, 보상부(16)는 메모리(17)와 내부적으로 통신을 수행하여, 전류 보상값을 산출하는데 필요한 룩업 테이블, 기준 전압값 등을 수신할 수 있다.
다른 실시예로, 보상부(16)는 제2 센싱 기간에 제2 센싱값을 입력받고, 제2 센싱값에 기초하여 제1 화소(PXij)에 대한 전류 보상값을 산출할 수 있다. 이 경우, 제2 센싱값은 제1 트랜지스터(T1)에 의해 제어되는 전류이고, 이러한 전류는 제1 트랜지스터(T1)의 트랜지스터들이라도 문턱 전압(Threshold voltage), 이동도(Mobility) 등의 특성에 대한 정보를 포함할 수 있다. 따라서, 제2 센싱값으로부터 제1 트랜지스터(T1)의 특성에 대한 정보가 획득되면, 화소들 사이에서 발생하는 휘도 편차를 최소화하기 위해, 보상부(16)는 화소들 각각에 대한 전류 보상값들을 산출할 수 있다.
보상부(16)는 전류 보상값을 타이밍 제어부(11)에 제공할 수 있다. 타이밍 제어부(11)는 외부 프로세서로부터 영상 프레임(Frame)에 대한 계조값에 전류 보상값을 반영하여 보상 계조값(미도시)을 데이터 구동부(12)에 제공할 수 있다. 데이터 구동부(12)는 보상 계조값을 이용하여 데이터 라인(Dm)으로 제공할 보상 데이터 전압(미도시)을 생성할 수 있다. 전술한 실시예는 도 1의 표시 장치(10)에 포함된 화소(PXij)들 각각에 적용될 수 있다.
이하에서는 센싱부(15)의 일 실시예를 구체적으로 설명한다.
도 6은 도 5의 센싱부(15)의 일 실시예를 나타낸 등가회로도이다.
도 6을 참조하면, 센싱부(15)는 제1 센싱 트랜지스터(Ts1), 제2 센싱 트랜지스터(Ts2), 제3 센싱 트랜지스터(Ts3), 제4 센싱 트랜지스터(Ts4), 제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 증폭기(AMP) 및 아날로그-디지털 컨버터(Analog to Digital Converter, ADC) 등을 포함할 수 있다.
제1 센싱 트랜지스터(Ts1)는 제1 제어 라인(C1)과 연결되는 게이트 전극과, 센싱 라인(Ij)과 연결되는 제1 전극과, 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다.
제2 센싱 트랜지스터(Ts2)는 제2 제어 라인(C2)과 연결되는 게이트 전극과, 기준 전원(Rvdd)과 연결되는 제1 전극과, 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다.
제3 센싱 트랜지스터(Ts3)는 제2 제어 라인(C2)과 연결되는 게이트 전극과, 센싱 라인(Ij)과 연결되는 제1 전극과, 제4 노드(N4)에 연결되는 제2 전극을 포함할 수 있다.
제1 저항(R1)은 제4 노드(N4)에 연결되는 제1 단자와, 제5 노드(N5)에 연결되는 제2 단자를 포함할 수 있다. 제1 저항(R1)의 저항값은 설계자에 의해 설계된 값이며, 메모리(17)에 저장될 수 있다.
제4 센싱 트랜지스터(Ts4)는 제1 제어 라인(C1)과 연결되는 게이트 전극과, 기준 전원(Rvdd)과 연결되는 제1 전극 및 제4 노드(N4)에 연결되는 제2 전극을 포함할 수 있다.
제2 저항(R2)은 제5 노드(N5)에 연결되는 제1 단자와, 제6 노드(N6)에 연결되는 제2 단자를 포함할 수 있다. 제2 저항(R2)의 저항값은 설계자에 의해 설계된 값이며, 메모리(17)에 저장될 수 있다.
증폭기(AMP)는 제3 노드(N3)에 연결되는 제1 입력 단자(예를 들어, 비반전 단자)와, 제6 노드(N6)에 연결되는 제2 입력 단자(예를 들어, 반전 단자)와, 아날로그 디지털 컨버터(ADC) 및 제3 저항(R3)과 연결되는 출력 단자를 포함할 수 있다. 증폭기(AMP)는 연산 증폭기(Operational amplifier)로 구성될 수도 있다.
일 실시예로, 증폭기(AMP)는 제1 입력 단자에 입력되는 전압과 제2 입력 단자에 입력되는 전압 간의 차이에 기초하여 미리 설정된 게인(Gain)에 따라 증폭된 출력 전압(Vout)을 출력 단자를 통해 출력할 수 있다.
제3 저항(R3)은 제6 노드(N6)에 연결되는 제1 단자와, 출력 단자, 구체적으로 제7 노드(N7)에 연결되는 제2 단자를 포함할 수 있다. 제3 저항(R3)의 저항값은 설계자에 의해 설계된 값이며, 메모리(17)에 저장될 수 있다.
한편, 증폭기(AMP)의 제1 입력 단자에 입력되는 전압과 제2 입력 단자에 입력되는 전압은 가상 단락(Virtual Short)에 따라 등전위일 수 있으며, 제1 입력 단자 및 제2 입력 단자 각각으로 흐르는 전류는 없을 수 있다. 이에 따라, 미리 설정된 기준 전원(Rvdd)의 전압이 제3 노드(N3) 및 제5 노드(N5) 중 어느 하나의 노드에 인가되고 미지의 전압이 다른 노드에 인가되어 증폭기(AMP)의 출력 전압(Vout)이 출력되는 경우, 미지의 전압은 기준 전원(Rvdd)의 전압, 증폭기(AMP)의 출력 전압(Vout), 제2 저항(R2) 및 제3 저항(R3)으로부터 산출될 수 있다. 한편, 미리 설정된 기준 전원(Rvdd)의 전압이 제3 노드(N3)에 인가되고 미지의 전류가 제1 저항(R1)으로 흐르게 되어 증폭기(AMP)의 출력 전압(Vout)이 출력되는 경우, 미지의 전류도 마찬가지로 기준 전원(Rvdd)의 전압, 증폭기(AMP)의 출력 전압(Vout), 제2 저항(R2) 및 제3 저항(R3)으로부터 산출될 수 있다. 이에 대한 구체적인 설명은 도 9 및 도 12를 참조하여 후술한다.
아날로그 디지털 컨버터(ADC)는 증폭기(AMP)의 출력 단자와 연결될 수 있다. 아날로그 디지털 컨버터(ADC)는 아날로그 신호를 디지털값으로 변환할 수 있다. 구체적으로, 아날로그 디지털 컨버터(ADC)는 아날로그 신호인 출력 전압(Vout)을 입력받아 디지털값인 출력 전압값으로 변환할 수 있다. 변환된 출력 전압값은 도 5에 도시된 보상부(16)에 제공될 수 있다.
이하에서는 센싱부(15)의 전압 센싱 동작을 설명한다.
도 7은 도 5의 센싱부(15)가 제1 센싱 기간에 전압을 센싱하는 동작을 설명하기 위한 타이밍도이고, 도 8은 제1 센싱 기간에 도 5의 제1 화소(PXij)에서 발생하는 전압 및 전류를 예시적으로 나타낸 등가회로도이며, 도 9는 도 6의 센싱부(15)가 제1 센싱 기간에 제2 노드(N2)의 전압을 센싱하는 동작을 설명하기 위한 등가회로도이다.
도 7을 참조하면, 센싱 기간 동안, 데이터 라인(Dj)에는 수평 기간 단위로 순차적으로 제1 센싱 데이터 전압들(SDV1(i-1)j, SDV1ij, SDV1(i+1)j)이 인가될 수 있다. 한편, 제1 주사 라인(S1i)에는 해당하는 수평 기간에 턴-온 레벨의 주사 신호가 인가될 수 있다. 또한, 제1 주사 라인(S1i)과 동기화 되어, 제2 주사 라인(S2i)에는 턴-온 레벨의 주사 신호가 인가될 수 있다. 한편, 제1 제어 라인(C1)에는 턴-온 레벨의 제어 신호가 인가될 수 있고, 제2 제어 라인(C2)에는 턴-오프 레벨의 제어 신호가 인가될 수 있다.
도 7 및 도 8을 참조하여 예를 들면, 제1 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인과 제2 주사 라인 각각으로 공급되면, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-온 상태가 될 수 있다. 제2 트랜지스터(T2)가 턴-온 상태가 유지되는 임의의 시점(예를 들어, tss1)에 제1 센싱 데이터 전압(SDV1ij)이 데이터 라인(Dj)으로 공급될 수 있다. 제1 화소(PXij)의 스토리지 커패시터(Cst)에는 제1 센싱 데이터 전압(SDV1ij) 및 제2 노드(N2)에 인가된 초기 전원(미도시)의 차이에 해당하는 전압이 기입된다. 그리고, 제1 화소(PXij)에서, 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극(예를 들어, 제2 전극) 간의 전압차에 따라, 전류(I)가 제1 전원(ELVDD), 제1 트랜지스터(T1) 및 제2 전원(ELVSS) 간의 경로로 흐르고, 전류(I)가 흐름에 따라 광원 유닛(LSU)에서 전압(V)이 발생할 수 있다. 여기서, 제2 노드(N2)의 전압은 제2 전원(ELVSS)의 전압과 광원 유닛(LSU)에서 발생한 전압(V)의 합과 대응될 수 있다. 이때, 제3 트랜지스터(T3)는 턴-온 상태이므로, 제2 노드(N2)의 전압은 센싱 라인(Ij)에 공급될 수 있다.
도 7 내지 도 9를 참조하면, 제1 센싱 기간 동안, 턴-온 레벨의 제어 신호가 제1 제어 라인(C1)으로 공급되고, 턴-오프 레벨의 제어 신호가 제2 제어 라인(C2)으로 공급되면, 제1 센싱 트랜지스터(Ts1) 및 제4 센싱 트랜지스터(Ts4)는 턴-온 상태가 되고 제2 센싱 트랜지스터(Ts2) 및 제3 센싱 트랜지스터(Ts3)는 턴-오프 상태가 될 수 있다. 이때, 제2 노드(N2)의 전압은 센싱 라인(Ij)을 통해 제3 노드(N3)에 인가되고, 기준 전원(Rvdd)의 전압은 제5 노드(N5)에 인가될 수 있다. 이 경우, 증폭기(AMP)는 제3 노드(N3)의 전압 및 기준 전원(Rvdd)의 전압에 기초하여 제1 출력 전압을 출력할 수 있고, 출력된 제1 출력 전압은 아날로그 디지털 컨버터(ADC)로 입력되어 제1 출력 전압의 제1 출력 전압값이 보상부(16)에 제공될 수 있다. 보상부(16)는 제1 출력 전압의 제1 출력 전압값으로부터 제2 노드(N2)의 전압의 전압값(제1 센싱값)을 획득할 수 있다.
구체적으로 예를 들면, 증폭기(AMP)의 제1 입력 단자에 인가된 제3 노드(N3)의 전압과 증폭기(AMP)의 제2 입력 단자에 인가된 전압(즉, 제6 노드(N6)의 전압)은 등전위이고, 제2 저항(R2)에 흐르는 전류와 제3 저항(R3)에 흐르는 전류가 동일하다. 이는 아래의 [수학식 1]과 같이 표현될 수 있다.
Figure PCTKR2020017176-appb-img-000001
여기서, V ref는 기준 전원(Rvdd)의 전압, V vs는 제3 노드(N3)의 전압, V out1은 제1 출력 전압, R 2는 제2 저항, R 3는 제3 저항을 의미한다.
여기서, 제3 노드(N3)의 전압은 [수학식 1]의 항을 정리하여 아래의 [수학식 2]과 같이 표현될 수 있다.
Figure PCTKR2020017176-appb-img-000002
여기서, 기준 전원(Rvdd)의 전압, 제2 저항(R2), 제3 저항(R3) 각각의 디지털값은 메모리(17)에 미리 저장되어 있고, 제1 출력 전압의 디지털값인 제1 출력 전압값은 아날로그 디지털 컨버터(ADC)에 의해 출력되므로, 보상부(16)는, 기준 전원(Rvdd)의 전압, 제2 저항(R2), 제3 저항(R3) 각각의 디지털값과 제1 출력 전압값을 전술한 [수학식 2]에 대입하여 제3 노드(N3)의 전압의 전압값을 산출할 수 있다. 이로써, 제3 노드(N3)의 전압과 대응되는 제2 노드(N2)의 전압이 측정될 수 있다.
만약 제2 저항(R2)과 제3 저항(R3)이 동일한 경우, 제3 노드(N3)의 전압은 아래의 [수학식 3]과 같이 표현될 수도 있다.
Figure PCTKR2020017176-appb-img-000003
한편, 보상부(16)는 제1 출력 전압의 제1 출력 전압값과 미리 설정된 기준 전압값에 기초하여 제2 노드(N2)의 전압의 변화량을 계산할 수 있다. 여기서, 기준 전압값은 도 1을 참조하여 전술한 바와 같이, 메모리(17)에 저장될 수 있다. 구체적으로, 보상부(16)는 전술한 [수학식 2](만약 제2 저항(R2)과 제3 저항(R3)이 동일한 경우, [수학식 3])를 이용하여 제3 노드(N3)의 전압과 대응되는 제2 노드(N2)의 전압의 전압값(제1 센싱값)을 산출하고, 메모리(17)로부터 기준 전압값을 제공받으며, 기준 전압값과 제2 노드(N2)의 전압의 전압값 간의 차이값, 기준 전압값 대비 제2 노드(N2)의 전압의 전압값의 감소율 등을 계산함으로써 제2 노드(N2)의 전압의 변화량을 계산할 수 있다. 이때, 보상부(16)는 변화량이 클수록 전류 보상값을 증가시킬 수 있다.
여기서, 제2 노드(N2)의 전류 보상값을 산출하는 일 실시예로서, 보상부(16)는 기준 전압값에 대한 제2 노드(N2)의 전압의 센싱값(예를 들어, 제1 센싱값)의 비율인 감소율(즉, 제1 센싱값/기준 전압값)을 계산하고, 미리 저장된 룩업 테이블에서 감소율 데이터에 대응되는 보상량 데이터를 추출하고, 추출된 보상량 데이터로부터 전류 보상값을 산출할 수 있다.
전술한 실시예에 의하면, 도 1의 표시 장치(10)의 출하 전에 설정된 룩업 테이블을 이용하여 전류 보상값을 산출함으로써 연산 속도를 증대시키는 효과가 있다.
제2 노드(N2)의 전류 보상값을 산출하는 다른 실시예로서, 보상부(16)는 광원 유닛(LSU)에서의 소비 전력이 항상 일정하도록, 제2 노드(N2)의 전압이 감소량만큼 반비례하여 전류 보상값을 증가시킬 수 있다. 구체적으로, 보상부(16)는 제2 노드(N2)의 전압의 센싱값(예를 들어, 제1 센싱값)에 대한 기준 전압값의 비율(즉, 기준 전압값/제1 센싱값)에 기초하여 전류 보상값으로 산출할 수 있다. 예를 들면, 기준 전압값에 대한 제1 센싱값의 비율이 2/3인 경우, 그 비율의 역수에 해당되는 제1 센싱값에 대한 기준 전압값의 비율은 3/2, 즉 1.5이므로, 보상부(16)는 제1 화소(PXij)에 대한 구동 전류(I D)의 1.5배가 되도록 하는 전류 보상값을 산출할 수 있다.
전술한 바와 동일하게, 보상부(16)는 전류 보상값을 타이밍 제어부(11)에 제공할 수 있고, 타이밍 제어부(11)는 외부 프로세서로부터 영상 프레임(Frame)에 대한 계조값에 전류 보상값을 반영하여 보상 계조값(미도시)을 데이터 구동부(12)에 제공할 수 있다. 데이터 구동부(12)는 보상 계조값을 이용하여 데이터 라인(Dm)으로 제공할 보상 데이터 전압(미도시)을 생성할 수 있다. 전술한 실시예는 도 1의 표시 장치(10)에 포함된 화소(PXij)들 각각에 적용될 수 있다.
일 실시예에 따르면, 제1 화소(PXij)에 대한 제1 전류 보상값 및 제1 화소(PXij)와 다른 제2 화소(미도시)에 대한 제2 전류 보상값이 서로 다른 경우, 타이밍 제어부(11)가 외부 프로세서로부터 제1 화소(PXij) 및 제2 화소에 대해서 서로 동일한 계조값들을 수신하더라도, 데이터 구동부(12)는 제1 화소(PXij) 및 제2 화소에 대해서 서로 다른 데이터 전압들을 제공할 수 있다.
예를 들어, 제1 전류 보상값이 제2 전류 보상값보다 큰 경우, 데이터 구동부(12)는 제1 화소(PXij)에 제2 화소보다 큰 데이터 전압을 제공함으로써, 제1 화소에 더 큰 구동 전류가 흐르도록 할 수 있다.
다만, 도 2에 도시된 바와 달리 화소(PXij)의 제1 트랜지스터(T1)가 P형 트랜지스터로 구성된 경우, 데이터 구동부(12)는 제1 화소(PXij)에 제2 화소보다 작은 데이터 전압을 제공함으로써, 제1 화소(PXij)에 더 큰 구동 전류가 흐르도록 할 수 있다.
전술한 실시예에 의하면, 출하 후 센싱되는 제2 노드(N2)의 전압에 따라 전류 보상값을 실시간으로 산출함으로써 정확도를 증대시키는 효과가 있다.
이하에서는 센싱부(15)의 전류 센싱 동작을 설명한다.
도 10은 도 5의 센싱부(15)가 제2 센싱 기간에 전류를 센싱하는 동작을 설명하기 위한 타이밍도이고, 도 11은 제2 센싱 기간에 도 5의 제1 화소(PXij)에서 발생하는 전압 및 전류를 예시적으로 나타낸 등가회로도이며, 도 12는 도 6의 센싱부(15)가 제2 센싱 기간에 제1 화소(PXij)의 전류를 센싱하는 동작을 설명하기 위한 등가회로도이다.
도 10을 참조하면, 센싱 기간 동안, 데이터 라인(Dj)에는 수평 기간 단위로 순차적으로 제2 센싱 데이터 전압들(SDV2(i-1)j, SDV2ij, SDV2(i+1)j)이 인가될 수 있다. 여기서, 제2 센싱 데이터 전압들(SDV2(i-1)j, SDV2ij, SDV2(i+1)j)은 도 7에 도시된 제1 센싱 데이터 전압들(SDV1(i-1)j, SDV1ij, SDV1(i+1)j)과 동일하거나 다를 수 있다. 한편, 제1 주사 라인(S1i)에는 해당하는 수평 기간에 턴-온 레벨의 주사 신호가 인가될 수 있다. 또한, 제1 주사 라인(S1i)과 동기화 되어, 제2 주사 라인(S2i)에도 턴-온 레벨의 주사 신호가 인가될 수 있다. 그리고, 제2 전원(ELVSS)의 전압이 제1 레벨에서 제2 레벨로 상승된 상태로 유지될 수 있다. 여기서, 제1 레벨은 예를 들어, 로우 레벨인 경우, 제2 레벨은 하이 레벨일 수 있다. 한편, 제1 제어 라인(C1)에는 턴-오프 레벨의 제어 신호가 인가될 수 있고, 제2 제어 라인(C2)에는 턴-온 레벨의 제어 신호가 인가될 수 있다.
도 10 및 도 11을 참조하여 예를 들면, 제2 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인과 제2 주사 라인 각각으로 공급되면, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-온 상태가 될 수 있다. 제2 트랜지스터(T2)가 턴-온 상태가 유지되는 임의의 시점(예를 들어, tss2)에 제2 센싱 데이터 전압(SDV2ij)이 데이터 라인(Dj)으로 공급될 수 있다. 제1 화소(PXij)의 스토리지 커패시터(Cst)에는 제2 센싱 데이터 전압(SDV2ij) 및 제2 노드(N2)에 인가된 초기 전원(미도시)의 차이에 해당하는 전압이 기입된다. 그리고, 제1 화소(PXij)에서, 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극간의 전압차에 따라 센싱 전류(I S)가 결정된다. 이때, 제3 트랜지스터(T3)는 턴-온 상태이므로, 센싱 전류(I S)는 센싱 라인(Ij)을 통해 센싱부(15)로 공급될 수 있다.
도 10 내지 도 12를 참조하면, 제2 센싱 기간 동안, 턴-오프 레벨의 제어 신호가 제1 제어 라인(C1)으로 공급되고, 턴-온 레벨의 제어 신호가 제2 제어 라인(C2)으로 공급되면, 제1 센싱 트랜지스터(Ts1) 및 제4 센싱 트랜지스터(Ts4)는 턴-오프 상태가 되고 제2 센싱 트랜지스터(Ts2) 및 제3 센싱 트랜지스터(Ts3)는 턴-온 상태가 될 수 있다. 이때, 센싱 전류(I S)는 센싱 라인(Ij) 및 제3 센싱 트랜지스터(Ts3)를 통해 제1 저항(R1)으로 흐르고, 센싱 전류(I S)의 흐름에 따라 제5 노드(N5)의 전압이 발생할 수 있다. 그리고, 기준 전원(Rvdd)의 전압은 제3 노드(N3)에 인가될 수 있다. 이 경우, 증폭기(AMP)는 제5 노드(N5)의 전압 및 기준 전원(Rvdd)의 전압에 기초하여 제2 출력 전압을 출력할 수 있고, 출력된 제2 출력 전압은 아날로그 디지털 컨버터(ADC)로 입력되어 제2 출력 전압의 제2 출력 전압값이 보상부(16)에 제공될 수 있다. 보상부(16)는 제2 출력 전압의 제2 출력 전압값으로부터 센싱 전류(I S)의 전류값을 획득할 수 있다.
구체적으로 예를 들면, 전술한 바와 유사하게, 증폭기(AMP)의 제1 입력 단자에 인가된 기준 전원(Rvdd)의 전압과 증폭기(AMP)의 제2 입력 단자에 인가된 전압(즉, 제6 노드(N6)의 전압)은 등전위이고, 제1 저항(R1)에 흐르는 센싱 전류(I S)와 제2 저항(R2)에 흐르는 전류 및 제3 저항(R3)에 흐르는 전류는 동일하다. 이를 아래의 [수학식 4]과 같이 표현될 수 있다.
Figure PCTKR2020017176-appb-img-000004
여기서, I s는 센싱 전류, V ref는 기준 전원(Rvdd)의 전압, V is는 제5 노드(N5)의 전압, V out2는 제2 출력 전압, R 2는 제2 저항, R 3는 제3 저항을 의미한다.
여기서, 기준 전원(Rvdd)의 전압, 제2 저항(R2), 제3 저항(R3) 각각의 디지털값은 메모리(17)에 미리 저장되어 있고, 제2 출력 전압의 디지털값인 제2 출력 전압값은 아날로그 디지털 컨버터(ADC)에 의해 출력되므로, 보상부(16)는, 기준 전원(Rvdd)의 전압, 제3 저항(R3) 각각의 디지털값과 제2 출력 전압값을 전술한 [수학식 4]에 대입하여 센싱 전류(I S)의 전류값을 산출할 수 있다. 이로써, 센싱 전류(I S)가 측정될 수 있다.
한편, 보상부(16)는 제2 출력 전압의 제2 출력 전압값과 및 미리 설정된 기준 전류값에 기초하여 센싱 전류(I S)의 변화량을 계산할 수 있다. 구체적으로, 보상부(16)는 전술한 [수학식 4]를 이용하여 센싱 전류(I S)의 전류값(제2 센싱값)을 산출하고, 메모리(17)로부터 기준 전류값을 제공받으며, 기준 전류값과 센싱 전류(I S)의 전류값 간의 차이값, 기준 전류값 대비 센싱 전류(I S)의 전류값의 감소율 등을 계산함으로써 센싱 전류(I S)의 변화량을 계산할 수 있다. 그리고, 센싱 전류(I S)의 변화량에 기초하여 전류 보상값을 산출할 수 있다.
전술한 실시예에 의하면, 발광 다이오드들에 인가되는 전압과 전류를 센싱하는 동작을 비교적 단순한 회로 구조로 구현함으로써 제조 단자를 줄일 수 있는 효과가 있다.
또한, 전술한 실시예에 의하면, 발광 다이오드들에 인가되는 전압과 전류를 센싱할 수 있는 회로 구조를 구현함으로써 보다 집적화된 표시 장치(10)를 제공할 수 있는 효과가 있다.
도 13은 본 발명의 광원 유닛(LSU)을 예시적으로 나타낸 도면이고, 도 14는 도 13의 광원 유닛(LSU)에 인가되는 전압 및 전류를 예시적으로 나타낸 도면이며, 도 15 및 도 16은 발광 다이오드가 단락될 때 광원 유닛(LSU)에 인가되는 전압 및 전류 각각의 크기 변화를 예시적으로 나타낸 도면이다.
도 13을 참조하면, 도 13에 도시된 광원 유닛(LSU)은 도 2, 4, 5, 8, 및 11에 도시된 광원 유닛(LSU)과 다르게 3개 이상의 발광 다이오드들을 포함할 수 있다.
여기서, 도 13에 도시된 광원 유닛(LSU)에 포함된 발광 다이오드들은 직렬 구조 및 병렬 구조의 조합으로 연결될 수 있으며, 하나 이상의 발광 다이오드를 그룹(Group)화한 발광 다이오드 유닛들을 포함할 수 있다. 예를 들면, 광원 유닛(LSU)은 제1 발광 다이오드 유닛(LDU1)과, 제2 발광 다이오드 유닛(LDU2)과, 제3 발광 다이오드 유닛(LDU3)을 포함할 수 있고, 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에 포함된 발광 다이오드들의 개수는 동일할 수 있고 서로 다를 수 있다. 하지만, 이에 한정되는 것은 아니다. 이하에서는 편의상 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각은 동일한 개수의 발광 다이오드들을 포함하는 것을 기준으로 본 발명의 실시예들을 설명한다.
발광 다이오드 유닛은 병렬 구조만으로 연결된 발광 다이오드들의 그룹을 의미할 수 있다. 그리고, 하나의 발광 다이오드 유닛과 다른 발광 다이오드 유닛은 서로 직렬 구조로 연결될 수 있다. 예를 들면, 제1 발광 다이오드 유닛(LDU1)과 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3)은 서로 직렬 구조로 연결될 수 있다.
한편, 발광 다이오드 유닛들 간의 연결 구조는 직렬 구조이므로, 발광 다이오드 유닛들 각각에 흐르는 전류는 동일할 수 있다. 한편, 어느 하나의 발광 다이오드 유닛에 포함된 복수의 발광 다이오드들 간의 연결 구조는 병렬 구조이므로, 하나의 발광 다이오드 유닛에서 발생하는 전압과 그 하나의 발광 다이오드 유닛에 포함된 복수의 발광 다이오드들 각각에서 발생하는 전압은 동일할 수 있다.
도 14를 참조하여 예를 들면, 제1 화소(PXij)에서 요구되는 휘도에 따라 제1 구동 전류(I D1)가 광원 유닛(LSU)에 흐르는 경우, 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에 제1 구동 전류(I D1)가 흐를 수 있다. 그리고, 제1 구동 전압(V D1)이 광원 유닛(LSU)에서 발생하는 경우, 제1 구동 전압(V D1)은 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에 균등 분배될 수 있다. 즉, 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에서 발생하는 전압은 제1 구동 전압(V D1)의 1/3일 수 있다.
한편, 하나의 발광 다이오드 유닛에 포함된 발광 다이오드들 중 적어도 하나의 발광 다이오드가 단락(Short)되는 경우, 그 하나의 발광 다이오드 유닛은 발광하지 않는다. 이 경우, 광원 유닛(LSU)에서 발생하는 전압은 감소되므로, 구동 전류가 보상되지 않으면, 광원 유닛(LSU)은 요구되는 휘도로 발광하지 못하게 된다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(10)는 전술한 바와 같이, 광원 유닛(LSU)에서 발생하는 전압을 센싱하여 구동 전류를 보상할 수 있다.
도 15를 참조하여 예를 들면, 제2 발광 다이오드 유닛(LDU2)에 포함된 적어도 하나의 발광 다이오드가 단락된 경우, 제2 발광 다이오드 유닛(LDU2)은 발광하지 않는다. 이때, 광원 유닛(LSU)에서 발생하는 전압은 제1 구동 전압(V D1)에서 제2 구동 전압(V D2)으로 변경될 수 있다. 여기서, 제2 구동 전압(V D2)은 제1 구동 전압(V D1)보다 작을 수 있다. 이 경우, 본 발명의 일 실시예에 따른 표시 장치(10)는, 광원 유닛(LSU)의 소비 전력이 유지되도록, 제2 구동 전압(V D2)을 센싱하고, 구동 전압의 변화량을 계산하여 전류 보상값을 산출하고, 보상 계조값에 따른 보상 데이터 전압을 제1 화소(PXij)에 제공하여 제1 화소(PXij)에 대한 제1 구동 전류(I D1)를 증가시킬 수 있다. 이 경우, 도 15에 도시된 광원 유닛(LSU)에서 제1 구동 전류(I D1)보다 큰 제2 구동 전류(I D2)가 흐르게 되므로, 광원 유닛(LSU)은 제1 화소(PXij)에서 요구되는 휘도로 발광할 수 있게 된다.
구체적으로 예를 들면, 본 발명의 일 실시예에 따른 표시 장치(10)는 제1 구동 전압(V D1) 대비 제2 구동 전압(V D2)의 제1 비율을 계산하고, 제1 비율의 역수를 제1 구동 전류(I D1)의 배수로 하는 전류 보상값을 산출한다. 표시 장치(10)는 수신된 계조값에 산출된 보상값을 반영하여 보상 계조값을 생성하고, 보상 계조값에 따른 보상 데이터 전압을 도 15에 도시된 광원 유닛(LSU)을 포함하는 제1 화소(PXij)에 공급한다. 도 15에 도시된 광원 유닛(LSU)에서 보상 데이터 전압에 따른 제2 구동 전류(I D2)가 흐르고, 이때, 제2 구동 전류(I D2)는 제1 구동 전류(I D1)와 제1 비율의 역수의 곱과 동일할 수 있다.
다시 말해, 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에서 발생하는 전압은 제1 구동 전압(V D1)의 1/3이므로, 제2 발광 다이오드 유닛(LDU2)이 발광하지 않는 경우, 제2 구동 전압(V D2)은 제1 구동 전압(V D1)의 2/3일 수 있다. 따라서, 제1 비율은 2/3이고, 제2 구동 전류(I D2)는 제1 구동 전류(I D1)의 1.5배일 수 있다.
한편, 도 16을 참조하여 예를 들면, 제3 발광 다이오드 유닛(LDU3)에 포함된 적어도 하나의 발광 다이오드가 추가적으로 단락되는 경우, 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3)은 발광하지 않는다. 이때, 광원 유닛(LSU)에서 발생하는 전압은 제2 구동 전압(V D2)에서 제3 구동 전압(V D3)으로 변경될 수 있다. 여기서, 제3 구동 전압(V D3)은 제2 구동 전압(V D2)보다 작을 수 있다. 이 경우에도 전술한 바와 유사하게, 본 발명의 일 실시예에 따른 표시 장치(10)는, 광원 유닛(LSU)의 소비 전력이 유지되도록, 제3 구동 전압(V D3)을 센싱하고, 구동 전압의 변화량을 계산하여 전류 보상값을 산출하고, 보상 계조값에 따른 보상 데이터 전압을 제1 화소(PXij)에 제공하여 제1 화소(PXij)에 대한 제2 구동 전류(I D2)를 증가시킬 수 있다. 이 경우, 도 16에 도시된 광원 유닛(LSU)에서 제2 구동 전류(I D2)보다 큰 제3 구동 전류(I D3)가 흐르게 되므로, 광원 유닛(LSU)은 제1 화소(PXij)에서 요구되는 휘도로 계속해서 발광할 수 있게 된다.
구체적으로 예를 들면, 본 발명의 일 실시예에 따른 표시 장치(10)는 제1 구동 전압(V D1) 대비 제3 구동 전압(V D3)의 제2 비율을 계산하고, 제2 비율의 역수를 제1 구동 전류(I D1)의 배수로 하는 전류 보상값을 산출한다. 표시 장치(10)는 수신된 계조값에 산출된 보상값을 반영하여 보상 계조값을 생성하고, 보상 계조값에 따른 보상 데이터 전압을 도 16에 도시된 광원 유닛(LSU)을 포함하는 제1 화소(PXij)에 공급한다. 도 16에 도시된 광원 유닛(LSU)에서 보상 데이터 전압에 따른 제3 구동 전류(I D3)가 흐르고, 이때, 제3 구동 전류(I D3)는 제1 구동 전류(I D1)와 제2 비율의 역수의 곱과 동일할 수 있다.
다시 말해, 즉, 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에서 발생하는 전압은 제1 구동 전압(V D1)의 1/3이므로, 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3)이 모두 발광하지 않는 경우, 제3 구동 전압(V D3)은 제1 구동 전압(V D1)의 1/3일 수 있다. 이때, 제2 비율은 1/3이고, 제3 구동 전류(I D3)는 제1 구동 전류(I D1)의 3배일 수 있다.
도 14 내지 도 16에 도시된 광원 유닛은 본 발명의 실시예들을 설명하기 위해 예시적으로 도시된 것이므로, 발광 다이오드 유닛들의 개수, 발광 다이오드들의 개수 등이 도 14 내지 도 16에 도시된 바에 한정되는 것은 아니다.
전술한 바에 하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 발광 다이오드가 단락되더라도 해당 화소가 요구되는 휘도로 발광하도록 전류 보상값을 산출함으로써 휘도 편차를 최소화할 수 있다.
또한, 전술한 바에 의하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 화소들 각각에서 요구되는 휘도를 유지함으로써 제품의 수명을 연장할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 표시 장치(10)의 구동 방법을 구체적으로 설명한다.
도 17은 본 발명의 일 실시예에 따른 표시 장치(10)의 구동 방법을 설명하기 위한 흐름도이다.
도 17을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)의 구동 방법은 화소에 포함된 복수의 발광 다이오드들 중에서 단락된 불량 발광 다이오드를 검출하고, 불량 발광 다이오드가 검출될 때 전류 보상값을 산출하는 방법일 수 있다.
이러한 구동 방법은 전압 센싱 단계(S110)와, 불량 발광 다이오드 검출 단계(S120) 및 전류 보상값 산출 단계 (S130) 등을 포함할 수 있다.
전압 센싱 단계(S110)는 화소에 포함된 복수의 발광 다이오드들에 인가되는 전압을 센싱하는 단계에 해당한다.
여기서, 화소는, 전술한 제1 화소(PXij)와 동일하게 제1 노드(N1)에 연결되는 게이트 전극과, 제1 전원(ELVDD)에 연결되는 제1 전극과, 제2 노드(N2)에 연결되는 제2 전극을 포함하는 제1 트랜지스터(T1)와, 제2 노드(N2)에 연결되는 애노드와, 캐소드를 포함하는 제1 발광 다이오드(LD1) 및 제1 발광 다이오드(LD1)의 캐소드와 직렬 연결되는 애노드와, 제2 전원(ELVSS)과 연결되는 캐소드를 포함하는 제2 발광 다이오드(LD2)를 포함할 수 있다. 이때, 전압 센싱 단계(S110)는 제2 노드(N2)의 전압을 센싱한다.
불량 발광 다이오드 검출 단계(S120)는 전압 및 미리 설정된 기준 전압에 기초하여 단락(Short)된 불량 발광 다이오드가 화소에 존재하는지 여부를 검출 단계에 해당한다.
여기서, 불량 발광 다이오드 검출 단계(S120)는 제2 노드(N2)의 전압이 기준 전압보다 작은 경우, 불량 발광 다이오드가 존재하는 것으로 판단할 수 있다.
불량 발광 다이오드가 검출되는 경우, 전류 보상값 산출 단계 (S130)는 화소에 대한 전류 보상값을 산출하되, 전압이 작을수록 전류 보상값을 증가시키는 단계에 해당한다.
여기서, 전류 보상값 산출 단계 (S130)는 제2 노드(N2)의 전압과 기준 전압에 기초하여 제2 노드(N2)의 전압의 변화량을 계산하고, 변화량이 클수록 전류 보상값을 증가시킨다.
이상에서 설명한 바와 같이, 본 발명의 실시예들은 발광 다이오드가 단락되더라도 해당 화소가 적절한 휘도로 발광하게 함으로써 화소들 간의 휘도 편차를 최소화하는 표시 장치 및 이의 구동 방법을 제공할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술일 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (19)

  1. 화소들;
    상기 화소들과 센싱 라인들을 통해서 연결된 센싱부; 및
    상기 센싱부의 센싱값에 기초하여 상기 화소들 각각에 대한 전류 보상값을 산출하는 보상부를 포함하되,
    상기 화소들 중 제1 화소는,
    제1 노드에 연결되는 게이트 전극과, 제1 전원에 연결되는 제1 전극과, 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터;
    상기 제2 노드에 연결되는 애노드와, 캐소드를 포함하는 제1 발광 다이오드; 및
    상기 제1 발광 다이오드의 캐소드와 직렬 연결되는 애노드와, 제2 전원과 연결되는 캐소드를 포함하는 제2 발광 다이오드를 포함하고,
    상기 센싱부는,
    센싱 기간에 상기 제2 노드의 전압을 센싱하여 상기 센싱값을 출력하고,
    상기 보상부는,
    상기 센싱 기간에서 상기 제2 노드의 전압이 작을수록 상기 제1 화소에 대한 상기 전류 보상값을 증가시키는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 화소는,
    제1 주사 라인과 연결되는 게이트 전극과, 데이터 라인과 연결되는 제1 전극과, 상기 제1 노드에 연결되는 제2 전극을 포함하는 제2 트랜지스터; 및
    제2 주사 라인과 연결되는 게이트 전극과, 상기 제2 노드에 연결되는 제1 전극과, 상기 센싱 라인과 연결되는 제2 전극을 포함하는 제3 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서,
    표시 기간 동안, 턴-온 레벨의 주사 신호가 상기 제1 주사 라인으로 공급되고,
    상기 표시 기간 동안, 턴-오프 레벨의 주사 신호가 상기 제2 주사 라인으로 공급되고,
    상기 표시 기간 동안, 데이터 전압이 상기 데이터 라인으로 공급되는 것을 특징으로 하는 표시 장치.
  4. 제2항에 있어서,
    상기 센싱 기간 동안, 턴-온 레벨의 주사 신호가 상기 제1 주사 라인으로 공급되고,
    상기 센싱 기간 동안, 턴-온 레벨의 상기 주사 신호가 상기 제2 주사 라인으로 공급되고,
    상기 센싱 기간 동안, 센싱 데이터 전압이 상기 데이터 라인으로 공급되는 것을 특징으로 하는 표시 장치.
  5. 제2항에 있어서,
    상기 센싱 기간 동안, 턴-온 레벨의 주사 신호가 상기 제1 주사 라인으로 공급되고,
    상기 센싱 기간 동안, 턴-온 레벨의 상기 주사 신호가 상기 제2 주사 라인으로 공급되고,
    상기 센싱 기간 동안, 센싱 데이터 전압이 상기 데이터 라인으로 공급되고,
    상기 센싱 기간 동안, 상기 제2 전원의 전압이 제1 레벨에서 제2 레벨로 상승된 상태로 유지되는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 센싱부는,
    제1 제어 라인과 연결되는 게이트 전극과, 상기 센싱 라인과 연결되는 제1 전극과, 제3 노드에 연결되는 제2 전극을 포함하는 제1 센싱 트랜지스터;
    제2 제어 라인과 연결되는 게이트 전극과, 기준 전원과 연결되는 제1 전극과, 상기 제3 노드에 연결되는 제2 전극을 포함하는 제2 센싱 트랜지스터;
    상기 제2 제어 라인과 연결되는 게이트 전극과, 상기 센싱 라인과 연결되는 제1 전극과, 제4 노드에 연결되는 제2 전극을 포함하는 제3 센싱 트랜지스터;
    상기 제4 노드에 연결되는 제1 단자와, 제5 노드에 연결되는 제2 단자를 포함하는 제1 저항;
    상기 제1 제어 라인과 연결되는 게이트 전극과, 상기 기준 전원과 연결되는 제1 전극 및 상기 제4 노드에 연결되는 제2 전극을 포함하는 제4 센싱 트랜지스터;
    상기 제5 노드에 연결되는 제1 단자와, 제6 노드에 연결되는 제2 단자를 포함하는 제2 저항;
    상기 제3 노드에 연결되는 제1 입력 단자와, 상기 제6 노드에 연결되는 제2 입력 단자와, 출력 단자를 포함하는 증폭기; 및
    상기 제6 노드에 연결되는 제1 단자와, 상기 출력 단자와 연결되는 제2 단자를 포함하는 제3 저항을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서,
    상기 센싱 기간 동안, 턴-온 레벨의 제어 신호가 상기 제1 제어 라인으로 공급되고,
    상기 센싱 기간 동안, 턴-오프 레벨의 제어 신호가 상기 제2 제어 라인으로 공급되는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서,
    상기 증폭기는,
    상기 제3 노드의 전압 및 상기 기준 전원의 전압에 기초하여 제1 출력 전압을 출력하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서,
    상기 보상부는,
    상기 제1 출력 전압의 제1 출력 전압값과 미리 설정된 기준 전압값에 기초하여 상기 제2 노드의 전압의 변화량을 계산하고,
    상기 변화량이 클수록 상기 전류 보상값을 증가시키는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서,
    상기 보상부는,
    상기 기준 전압값에 대한 상기 제2 노드의 전압의 센싱값의 비율인 감소율을 계산하고,
    미리 저장된 룩업 테이블에서 감소율 데이터에 대응되는 보상량 데이터를 추출하고,
    추출된 상기 보상량 데이터로부터 상기 전류 보상값을 산출하는 것을 특징으로 하는 표시 장치.
  11. 제9항에 있어서,
    상기 보상부는,
    상기 제2 노드의 전압의 센싱값에 대한 상기 기준 전압값의 비율에 기초하여 상기 전류 보상값으로 산출하는 것을 특징으로 하는 표시 장치.
  12. 제6항에 있어서,
    센싱 기간 동안, 턴-오프 레벨의 제어 신호가 상기 제1 제어 라인으로 공급되고,
    상기 센싱 기간 동안, 턴-온 레벨의 제어 신호가 상기 제2 제어 라인으로 공급되는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서,
    상기 증폭기는,
    상기 제5 노드의 전압 및 상기 기준 전원의 전압에 기초하여 제2 출력 전압을 출력하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서,
    상기 보상부는,
    상기 제2 출력 전압의 제2 출력 전압값과 및 미리 설정된 기준 전류값에 기초하여 센싱 전류의 변화량을 계산하고,
    상기 변화량에 기초하여 상기 전류 보상값을 산출하는 것을 특징으로 하는 표시 장치.
  15. 제1항에 있어서,
    상기 센싱부는,
    제1 센싱 기간 동안, 상기 제2 노드의 전압을 센싱하여 제1 센싱값을 출력하고,
    상기 제1 센싱 기간과 중복되지 않는 제2 센싱 기간 동안, 센싱 전류를 센싱하여 제2 센싱값을 출력하는 것을 특징으로 하는 표시 장치.
  16. 화소에 포함된 복수의 발광 다이오드들에 인가되는 전압을 센싱하는 전압 센싱 단계;
    상기 전압 및 미리 설정된 기준 전압에 기초하여 단락(Short)된 불량 발광 다이오드가 상기 화소에 존재하는지 여부를 검출하는 불량 발광 다이오드 검출 단계; 및
    상기 불량 발광 다이오드가 검출되는 경우, 상기 화소에 대한 전류 보상값을 산출하되, 상기 전압이 작을수록 상기 전류 보상값을 증가시키는 전류 보상값 산출 단계를 포함하는 표시 장치의 구동 방법.
  17. 제16항에 있어서,
    상기 화소는,
    제1 노드에 연결되는 게이트 전극과, 제1 전원에 연결되는 제1 전극과, 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터;
    상기 제2 노드에 연결되는 애노드와, 캐소드를 포함하는 제1 발광 다이오드; 및
    상기 제1 발광 다이오드의 캐소드와 직렬 연결되는 애노드와, 제2 전원과 연결되는 캐소드를 포함하는 제2 발광 다이오드를 포함하고,
    상기 전압 센싱 단계는,
    상기 제2 노드의 전압을 센싱하는 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제17항에 있어서,
    상기 불량 발광 다이오드 검출 단계는,
    상기 제2 노드의 전압이 상기 기준 전압보다 작은 경우, 상기 불량 발광 다이오드가 존재하는 것으로 판단하는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제18항에 있어서,
    상기 전류 보상값 산출 단계는,
    상기 제2 노드의 전압과 상기 기준 전압에 기초하여 상기 제2 노드의 전압의 변화량을 계산하고,
    상기 변화량이 클수록 상기 전류 보상값을 증가시키는 것을 특징으로 하는 표시 장치의 구동 방법.
PCT/KR2020/017176 2019-12-17 2020-11-27 표시 장치 및 이의 구동 방법 WO2021125614A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/757,689 US11922839B2 (en) 2019-12-17 2020-11-27 Display device and operating method therefor
CN202080088380.2A CN114902319A (zh) 2019-12-17 2020-11-27 显示装置及操作显示装置的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0169047 2019-12-17
KR1020190169047A KR20210077855A (ko) 2019-12-17 2019-12-17 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
WO2021125614A1 true WO2021125614A1 (ko) 2021-06-24

Family

ID=76478402

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/017176 WO2021125614A1 (ko) 2019-12-17 2020-11-27 표시 장치 및 이의 구동 방법

Country Status (4)

Country Link
US (1) US11922839B2 (ko)
KR (1) KR20210077855A (ko)
CN (1) CN114902319A (ko)
WO (1) WO2021125614A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150079247A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR20170064163A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR20170076952A (ko) * 2015-12-24 2017-07-05 엘지디스플레이 주식회사 에러 픽셀 검출용 유기발광 표시장치와 그 구동방법
US20180033373A1 (en) * 2016-07-28 2018-02-01 Lg Display Co., Ltd. Organic light-emitting display panel, organic light-emitting display device, driving circuit, controller, and driving method
KR20180026028A (ko) * 2016-09-01 2018-03-12 엘지디스플레이 주식회사 표시장치 및 이의 리페어 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207914B2 (en) 2005-11-07 2012-06-26 Global Oled Technology Llc OLED display with aging compensation
JP2014123583A (ja) 2011-04-11 2014-07-03 Sharp Corp 発光装置、発光装置の製造方法、照明装置、バックライトおよび表示装置
KR101493226B1 (ko) 2011-12-26 2015-02-17 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 구동 회로의 특성 파라미터 측정 방법 및 장치
US9741286B2 (en) * 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
KR102262858B1 (ko) * 2015-05-29 2021-06-09 엘지디스플레이 주식회사 데이터 드라이버, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102407848B1 (ko) 2017-09-11 2022-06-13 삼성디스플레이 주식회사 퀀텀-나노 발광 다이오드 픽셀 및 퀀텀-나노 발광 다이오드 디스플레이 장치
KR102448353B1 (ko) 2017-10-31 2022-09-27 엘지디스플레이 주식회사 표시 장치
KR102435096B1 (ko) * 2017-12-20 2022-08-23 엘지디스플레이 주식회사 전계 발광 표시장치와 그 불량 픽셀 관리 방법
TWI706395B (zh) * 2019-01-25 2020-10-01 友達光電股份有限公司 畫素電路及其檢測方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150079247A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR20170064163A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR20170076952A (ko) * 2015-12-24 2017-07-05 엘지디스플레이 주식회사 에러 픽셀 검출용 유기발광 표시장치와 그 구동방법
US20180033373A1 (en) * 2016-07-28 2018-02-01 Lg Display Co., Ltd. Organic light-emitting display panel, organic light-emitting display device, driving circuit, controller, and driving method
KR20180026028A (ko) * 2016-09-01 2018-03-12 엘지디스플레이 주식회사 표시장치 및 이의 리페어 방법

Also Published As

Publication number Publication date
US11922839B2 (en) 2024-03-05
US20230014815A1 (en) 2023-01-19
KR20210077855A (ko) 2021-06-28
CN114902319A (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
WO2020027445A1 (ko) 화소 회로 및 이를 포함하는 표시 장치
WO2019245189A1 (ko) 표시 장치
WO2018131759A1 (en) Display apparatus, control method and compensation coefficient calculation method thereof
WO2016003243A1 (ko) Oled 표시 장치
WO2017164458A1 (en) Organic light emitting diode display device and method of operating the same
WO2015088152A1 (ko) 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
KR20170003871A (ko) 표시장치, 패널 결함 검출 시스템 및 패널 결함 검출 방법
KR20180057752A (ko) 표시 장치
WO2020027403A1 (ko) 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치
WO2018164409A1 (ko) 화소센싱장치 및 패널구동장치
WO2020036307A1 (ko) 픽셀 회로 및 이를 포함하는 표시 장치
WO2019132177A1 (en) Electroluminescent display device and method for driving the same
WO2015012566A1 (ko) 표시장치의 휘도 편차 보상장치 및 보상방법
WO2020075969A1 (ko) 표시 장치
WO2020017771A1 (ko) 표시 장치
WO2020082466A1 (zh) 伽马电压校正电路、方法及显示装置
WO2020226246A1 (ko) 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
WO2018169212A1 (ko) 유기 발광 다이오드의 측정 장치 및 방법
WO2021125614A1 (ko) 표시 장치 및 이의 구동 방법
CN108877677A (zh) 像素电路、显示面板、显示装置和驱动像素电路的方法
WO2020204483A1 (en) Display apparatus and controlling method thereof
WO2021045379A1 (ko) 본딩불량을 판단하는 데이터 구동장치 및 이를 포함하는 표시장치
WO2022164078A1 (ko) 기판 효과를 제거한 OLEDoS 화소 보상 회로 및 그 제어 방법
WO2019027225A1 (en) ORGANIC ELECTROLUMINESCENT DISPLAY DEVICE
US11361716B2 (en) Pixel sensing circuit and panel driving device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20903132

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20903132

Country of ref document: EP

Kind code of ref document: A1