KR20210077855A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20210077855A
KR20210077855A KR1020190169047A KR20190169047A KR20210077855A KR 20210077855 A KR20210077855 A KR 20210077855A KR 1020190169047 A KR1020190169047 A KR 1020190169047A KR 20190169047 A KR20190169047 A KR 20190169047A KR 20210077855 A KR20210077855 A KR 20210077855A
Authority
KR
South Korea
Prior art keywords
voltage
sensing
node
value
light emitting
Prior art date
Application number
KR1020190169047A
Other languages
English (en)
Inventor
이요한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190169047A priority Critical patent/KR20210077855A/ko
Priority to US17/757,689 priority patent/US11922839B2/en
Priority to CN202080088380.2A priority patent/CN114902319A/zh
Priority to PCT/KR2020/017176 priority patent/WO2021125614A1/ko
Publication of KR20210077855A publication Critical patent/KR20210077855A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 표시 장치 및 이의 구동 방법에 관한 것이다. 구체적으로, 본 발명의 일 실시예에 따른 표시 장치는 화소들과, 센싱부 및 센싱부의 센싱값에 기초하여 화소들 각각에 대한 전류 보상값을 산출하는 보상부를 포함하되, 화소들 중 제1 화소는 전류를 제어하는 제1 트랜지스터와 직렬로 연결된 적어도 두 개의 발광 다이오드를 포함하고, 센싱부는 센싱 기간에 발광 다이오드들의 전압을 센싱하여 센싱값을 출력하고, 보상부는 센싱 기간에서 제2 노드의 전압이 작을수록 제1 화소에 대한 전류 보상값을 증가시키는 것을 특징으로 한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치는 복수의 화소들을 포함할 수 있고, 복수의 화소들에 포함됨 발광 다이오드가 다양한 색상 및 휘도로 발광함으로써, 다양한 영상을 표시할 수 있다.
복수의 화소들은 실질적으로 동일한 구조의 화소 회로들을 포함할 수 있다. 하지만, 표시 장치가 대형화됨에 따라 화소들의 위치에 따른 공정 편차가 발생할 수 있다. 따라서, 각 화소들에서 동일한 기능을 수행하는 트랜지스터들이라도 이동도(mobility), 문턱 전압(threshold voltage) 등의 특성이 서로 다를 수 있다. 유사하게, 각 화소들의 발광 다이오드들의 문턱 전압들이 서로 다를 수 있다. 이러한 과정에서 화소들에 포함된 소자들의 특성 정보들(이동도, 문턱 전압 등)의 센싱하고, 열화에 따라 변경되는 특성 정보들을 보상하는 기술이 개발되고 있다.
한편, 최근, 발광 다이오드는 나노 사이즈 내지 마이크로 사이즈로 구현 가능하게 됨으로써, 복수의 발광 다이오드들이 화소에 포함되어 고휘도로 발광할 수 있다. 이러한 발광 다이오드들을 포함하는 표시 장치는 더욱 선명한 영상을 표시할 수 있다.
그런데, 이러한 발광 다이오드들 중 단락(Short) 등으로 인해 불량 발광 다이오드가 화소 내에 존재하는 경우, 해당 화소가 요구되는 휘도로 발광하지 못하게 되고, 복수의 화소들 간의 휘도 편차가 발생할 수 있다는 문제점이 있다.
따라서, 발광 다이오드가 단락되더라도 해당 화소가 적절한 휘도로 계속 발광하도록 구동 전류를 보상하는 기술이 요구되고 있다.
본 발명이 해결하려는 과제는, 발광 다이오드가 단락되더라도 해당 화소가 적절한 휘도로 발광하게 함으로써 화소들 간의 휘도 편차를 최소화하는 표시 장치 및 이의 구동 방법을 제공하고자 한다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명의 일 실시예에 따른 표시 장치는, 화소들과, 화소들과 센싱 라인들을 통해서 연결된 센싱부 및 센싱부의 센싱값에 기초하여 화소들 각각에 대한 전류 보상값을 산출하는 보상부를 포함하되, 화소들 중 제1 화소는, 제1 노드에 연결되는 게이트 전극과, 제1 전원에 연결되는 제1 전극과, 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터와, 제2 노드에 연결되는 애노드와, 캐소드를 포함하는 제1 발광 다이오드 및 제1 발광 다이오드의 캐소드와 직렬 연결되는 애노드와, 제2 전원과 연결되는 캐소드를 포함하는 제2 발광 다이오드를 포함하고, 센싱부는, 센싱 기간에 제2 노드의 전압을 센싱하여 센싱값을 출력하고, 보상부는, 센싱 기간에서 제2 노드의 전압이 작을수록 제1 화소에 대한 전류 보상값을 증가시키는 것을 특징으로 한다.
여기서, 제1 화소는, 제1 주사 라인과 연결되는 게이트 전극과, 데이터 라인과 연결되는 제1 전극과, 제1 노드에 연결되는 제2 전극을 포함하는 제2 트랜지스터 및 제2 주사 라인과 연결되는 게이트 전극과, 제2 노드에 연결되는 제1 전극과, 센싱 라인과 연결되는 제2 전극을 포함하는 제3 트랜지스터를 더 포함할 수 있다.
여기서, 표시 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인으로 공급되고, 표시 기간 동안, 턴-오프 레벨의 주사 신호가 제2 주사 라인으로 공급되고, 표시 기간 동안, 데이터 전압이 데이터 라인으로 공급될 수 있다.
여기서, 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인으로 공급되고, 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제2 주사 라인으로 공급되고, 센싱 기간 동안, 센싱 데이터 전압이 데이터 라인으로 공급될 수 있다.
여기서, 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인으로 공급되고, 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제2 주사 라인으로 공급되고, 센싱 기간 동안, 센싱 데이터 전압이 데이터 라인으로 공급되고, 센싱 기간 동안, 제2 전원의 전압이 제1 레벨에서 제2 레벨로 상승된 상태로 유지될 수 있다.
여기서, 센싱부는, 제1 제어 라인과 연결되는 게이트 전극과, 센싱 라인과 연결되는 제1 전극과, 제3 노드에 연결되는 제2 전극을 포함하는 제1 센싱 트랜지스터와, 제2 제어 라인과 연결되는 게이트 전극과, 기준 전원(Rvdd)과 연결되는 제1 전극과, 제3 노드에 연결되는 제2 전극을 포함하는 제2 센싱 트랜지스터와, 제2 제어 라인과 연결되는 게이트 전극과, 센싱 라인과 연결되는 제1 전극과, 제4 노드에 연결되는 제2 전극을 포함하는 제3 센싱 트랜지스터와, 제4 노드에 연결되는 제1 단자와, 제5 노드에 연결되는 제2 단자를 포함하는 제1 저항과, 제1 제어 라인과 연결되는 게이트 전극과, 기준 전원과 연결되는 제1 전극 및 제4 노드에 연결되는 제2 전극을 포함하는 제4 센싱 트랜지스터와, 제5 노드에 연결되는 제1 단자와, 제6 노드에 연결되는 제2 단자를 포함하는 제2 저항과, 제3 노드에 연결되는 제1 입력 단자와, 제6 노드에 연결되는 제2 입력 단자와, 출력 단자를 포함하는 증폭기 및 제6 노드에 연결되는 제1 단자와, 출력 단자와 연결되는 제2 단자를 포함하는 제3 저항을 포함할 수 있다.
여기서, 센싱 기간 동안, 턴-온 레벨의 제어 신호가 제1 제어 라인으로 공급되고, 센싱 기간 동안, 턴-오프 레벨의 제어 신호가 제2 제어 라인으로 공급될 수 있다.
여기서, 증폭기는, 제3 노드의 전압 및 기준 전원의 전압에 기초하여 제1 출력 전압을 출력할 수 있다.
여기서, 보상부는, 제1 출력 전압의 제1 출력 전압값과 미리 설정된 기준 전압값에 기초하여 제2 노드의 전압의 변화량을 계산하고, 변화량이 클수록 전류 보상값을 증가시킬 수 있다.
여기서, 보상부는, 기준 전압값에 대한 제2 노드의 전압의 센싱값의 비율인 감소율을 계산하고, 미리 저장된 룩업 테이블에서 감소율 데이터에 대응되는 보상량 데이터를 추출하고, 추출된 보상량 데이터로부터 전류 보상값을 산출할 수 있다.
여기서, 보상부는, 제2 노드의 전압의 센싱값에 대한 기준 전압값의 비율에 기초하여 전류 보상값으로 산출할 수 있다.
여기서, 센싱 기간 동안, 턴-오프 레벨의 제어 신호가 제1 제어 라인으로 공급되고, 센싱 기간 동안, 턴-온 레벨의 제어 신호가 제2 제어 라인으로 공급될 수 있다.
여기서, 증폭기는, 제5 노드의 전압 및 기준 전원의 전압에 기초하여 제2 출력 전압을 출력할 수 있다.
여기서, 보상부는, 제2 출력 전압의 제2 출력 전압값과 및 미리 설정된 기준 전류값에 기초하여 센싱 전류의 변화량을 계산하고, 변화량에 기초하여 전류 보상값을 산출할 수 있다.
여기서, 센싱부는, 제1 센싱 기간 동안, 제2 노드의 전압을 센싱하여 제1 센싱값을 출력하고, 제1 센싱 기간과 중복되지 않는 제2 센싱 기간 동안, 센싱 전류를 센싱하여 제2 센싱값을 출력할 수 있다.
다른 측면에서, 본 발명의 일 실시예에 따른 표시 장치의 구동 방법은, 화소에 포함된 복수의 발광 다이오드들에 인가되는 전압을 센싱하는 전압 센싱 단계와, 전압 및 미리 설정된 기준 전압에 기초하여 단락(Short)된 불량 발광 다이오드가 화소에 존재하는지 여부를 검출하는 불량 발광 다이오드 검출 단계 및 불량 발광 다이오드가 검출되는 경우, 화소에 대한 전류 보상값을 산출하되, 전압이 작을수록 전류 보상값을 증가시키는 전류 보상값 산출 단계를 포함한다.
여기서, 화소는, 제1 노드에 연결되는 게이트 전극과, 제1 전원에 연결되는 제1 전극과, 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터와, 제2 노드에 연결되는 애노드와, 캐소드를 포함하는 제1 발광 다이오드 및 제1 발광 다이오드의 캐소드와 직렬 연결되는 애노드와, 제2 전원과 연결되는 캐소드를 포함하는 제2 발광 다이오드를 포함하고, 전압 센싱 단계는, 제2 노드의 전압을 센싱할 수 있다.
여기서, 불량 발광 다이오드 검출 단계는, 제2 노드의 전압이 기준 전압보다 작은 경우, 불량 발광 다이오드가 존재하는 것으로 판단할 수 있다.
여기서, 전류 보상값 산출 단계는, 제2 노드의 전압과 기준 전압에 기초하여 제2 노드의 전압의 변화량을 계산하고, 변화량이 클수록 전류 보상값을 증가시킬 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
전술한 바에 의하면, 본 발명의 실시예들은 발광 다이오드가 단락되더라도 해당 화소가 적절한 휘도로 발광하게 함으로써 화소들 간의 휘도 편차를 최소화하는 표시 장치 및 이의 구동 방법을 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 도 1의 표시 장치에 포함된 제1 화소의 일 실시예를 나타낸 등가회로도이다.
도 3은 도 2의 제1 화소가 표시 기간에 발광하는 동작을 설명하기 위한 타이밍도이다.
도 4는 도 2의 제1 화소가 표시 기간에 발광하는 동작을 설명하기 위한 등가회로도이다.
도 5는 도 1의 표시 장치에 포함된 제1 화소, 센싱부, 보상부 및 메모리를 설명하기 위한 도면이다.
도 6은 도 5의 센싱부의 일 실시예를 나타낸 등가회로도이다.
도 7은 도 5의 센싱부가 제1 센싱 기간에 전압을 센싱하는 동작을 설명하기 위한 타이밍도이다.
도 8은 제1 센싱 기간에 도 5의 제1 화소에서 발생하는 전압 및 전류를 예시적으로 나타낸 등가회로도이다.
도 9는 도 6의 센싱부가 제1 센싱 기간에 제2 노드의 전압을 센싱하는 동작을 설명하기 위한 등가회로도이다.
도 10은 도 5의 센싱부가 제2 센싱 기간에 전류를 센싱하는 동작을 설명하기 위한 타이밍도이다.
도 11은 제2 센싱 기간에 도 5의 제1 화소에서 발생하는 전압 및 전류를 예시적으로 나타낸 등가회로도이다.
도 12는 도 6의 센싱부가 제2 센싱 기간에 제1 화소의 전류를 센싱하는 동작을 설명하기 위한 등가회로도이다.
도 13은 본 발명의 광원 유닛을 예시적으로 나타낸 도면이다.
도 14는 도 13의 광원 유닛에 인가되는 전압 및 전류를 예시적으로 나타낸 도면이다.
도 15 및 도 16은 발광 다이오드가 단락될 때 광원 유닛에 인가되는 전압 및 전류 각각의 크기 변화를 예시적으로 나타낸 도면이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 흐름도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예는 유기발광 표시 장치, 액정 표시 장치, 전계 방출 표시 장치, 전기영동장치와 같은 여러 표시 장치에 적용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(10)를 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 표시부(14), 센싱부(15), 보상부(16) 및 메모리(17) 등을 포함할 수 있다.
타이밍 제어부(11)는 외부 프로세서(미도시)로부터 각각의 영상 프레임(Frame)에 대한 각종 계조값들(또는 계조 데이터들) 및 제어 신호들을 수신할 수 있다. 타이밍 제어부(11)는 표시 장치(10)의 사양(specification)에 대응하도록 계조값들을 렌더링(rendering)할 수 있다. 예를 들어, 외부 프로세서는 각각의 단위 도트(unit dot)에 대해서 적색 계조값, 녹색 계조값, 청색 계조값을 제공할 수 있다. 하지만, 예를 들어, 표시부(14)가 펜타일(pentile) 구조인 경우, 인접한 단위 도트끼리 화소를 공유하므로, 각각의 계조값에 화소가 1대 1 대응하지 않을 수 있으며, 계조값들의 렌더링이 필요하다. 각각의 계조값에 화소가 1대 1 대응하는 경우, 계조값들의 렌더링이 불필요할 수도 있다. 렌더링되거나 렌더링되지 않은 계조값들은 데이터 구동부(12)로 제공될 수 있다. 한편, 타이밍 제어부(11)는 프레임 표시를 위하여 데이터 구동부(12), 주사 구동부(13)에 각각의 사양에 적합한 제어 신호들을 제공할 수 있다. 한편, 타이밍 제어부(11)는 센싱 동작을 명령하기 위해 센싱부(15)에 사양에 적합한 제어 신호들을 제1 제어 라인(C1) 및 제2 제어 라인(C2)을 통해 제공할 수 있다.
데이터 구동부(12)는 계조값들 및 제어 신호들을 이용하여 데이터 라인들(D1, D2, D3, Dm)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 데이터 구동부(12)는 클록 신호를 이용하여 계조값들을 샘플링하고, 계조값들에 대응하는 데이터 전압들을 화소행 단위로 데이터 라인들(D1~Dm)에 인가할 수 있다. m은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호 등을 수신하여 제1 주사 라인들(S11, S12, S1n)에 제공할 제1 주사 신호들 및 제2 주사 라인들(S21, S22, S2n)에 제공할 제2 주사 신호들을 생성할 수 있다. n은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 제1 주사 라인들(S11, S12, S1n)에 턴-온 레벨의 펄스를 갖는 제1 주사 신호들을 순차적으로 공급할 수 있다. 또한, 주사 구동부(13)는 제2 주사 라인들(S21, S22, S2n)에 턴-온 레벨의 펄스를 갖는 제2 주사 신호들을 순차적으로 공급할 수 있다.
도시되지 않았지만, 주사 구동부(13)는 제1 주사 라인들(S11, S12, S1n)에 연결된 제1 주사 구동부 및 제2 주사 라인들(S21, S22, S2n)에 연결된 제2 주사 구동부를 포함할 수 있다. 각각의 제1 주사 구동부 및 제2 주사 구동부는 시프트 레지스터(shift register) 형태로 구성된 주사 스테이지들을 포함할 수 있다. 각각의 제1 주사 구동부 및 제2 주사 구동부는 클록 신호의 제어에 따라 턴-온 레벨의 펄스 형태인 주사 시작 신호를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.
실시예에 따라, 제1 주사 신호들 및 제2 주사 신호들이 동일할 수 있다. 이러한 경우, 각 화소(PXij)에 연결되는 제1 주사 라인 및 제2 주사 라인은 서로 동일한 노드에 연결될 수 있다. 이러한 경우, 주사 구동부(13)는 제1 주사 구동부 및 제2 주사 구동부로 나뉘어지지 않고, 단일(single) 주사 구동부로 구성될 수도 있다.
표시부(14)는 화소(PXij)들을 포함할 수 있다. 각각의 화소(PXij)들은 대응하는 데이터 라인, 주사 라인, 및 센싱 라인에 연결될 수 있다. 이에 대한 설명은 도 2를 참조하여 후술한다.
센싱부(15)는 타이밍 제어부(11)로부터 제어 신호를 수신하여 센싱 라인들(I1, I2, I3, Ip) 각각을 통해서 센싱 신호를 수신할 수 있다. 예를 들어, 센싱부(15)는 센싱 기간 중 적어도 일부 기간 동안 센싱 라인들(I1, I2, I3, Ip)로 센싱 신호를 수신할 수 있다. p는 0보다 큰 정수일 수 있으며, 전술한 m과 동일할 수 있다. 센싱부(15)는 화소(PXij)들과 센싱 라인들(I1, I2, I3, Ip)을 통해서 연결될 수 있다.
도시되지 않았지만, 센싱부(15)는 센싱 라인들(I1, I2, I3, Ip)에 연결된 센싱 채널들을 포함할 수 있다. 예를 들어, 센싱 라인들(I1, I2, I3, Ip)과 센싱 채널들은 1대 1로 대응할 수 있다.
한편, 본 실시예와 같이 데이터 구동부(12) 및 센싱부(15)가 별개로 구성될 수 있다. 하지만 다른 실시예에서, 데이터 구동부(12) 및 센싱부(15)는 일체로 구성될 수도 있다.
센싱부(15)는 센싱 전류 또는 센싱 전압을 센싱하고, 이에 대한 센싱값을 출력할 수 있다. 여기서, 센싱값(또는 센싱 데이터)은 디지털값으로서 센싱 전류에 대한 센싱 전류값을 의미할 수 있고, 센싱 전압에 대한 센싱 전압값을 의미할 수 있다. 한편, 센싱 전압은 도 5 내지 도 9를 참조하여 후술하는 바와 같이 발광 다이오드와 연결된 특정 노드의 전압을 의미할 수 있다.
일 실시예로, 센싱부(15)는 화소(PXij)들별로 흐르는 센싱 전류에 따른 센싱 전압을 측정하고, 제1 센싱값을 출력할 수 있다. 구체적으로, 타이밍 제어부(11)는 턴-온 레벨의 제어 신호를 제1 제어 라인(C1)을 통해 공급하고, 턴-오프 레벨의 제어 신호를 제2 제어 라인(C2)을 통해 공급한다. 그리고, 센싱부(15)는 타이밍 제어부(11)에서 공급된 제어 신호에 따라 제1 센싱 기간 동안, 화소(PXij)들 각각에 포함된 적어도 하나의 발광 다이오드에서 발생하는 센싱 전압을 센싱하여, 센싱 전압값인 제1 센싱값을 출력할 수 있다.
다른 실시예로, 센싱부(15)는 화소(PXij)들별로 센싱 전류를 측정하고, 제2 센싱값을 출력할 수 있다. 구체적으로, 타이밍 제어부(11)는 턴-오프 레벨의 제어 신호를 제1 제어 라인(C1)을 통해 공급하고, 턴-온 레벨의 제어 신호를 제2 제어 라인(C2)을 통해 공급한다. 그리고, 센싱부(15)는 타이밍 제어부(11)에서 공급된 제어 신호에 따라 제2 센싱 기간 동안에 일부 화소(PXij)들만의 센싱 전류를 센싱하거나 전체 화소(PXij)들의 센싱 전류를 센싱하여, 센싱 전류값인 제2 센싱값(또는 제2 센싱값들)을 출력할 수 있다.
여기서, 제1 센싱 기간과 제2 센싱 기간은 중복되지 않을 수 있다. 그리고, 제1 센싱 시간과 제2 센싱 기간은 순차적으로 배열된 기간일 수 있으며, 예를 들어, 제1 센싱 기간이 제2 센싱 기간보다 선행되는 기간일 수 있고, 제1 센싱 기간이 제2 센싱 기간 이후에 도래되는 기간일 수 있다.
보상부(16)는 센싱부(15)의 센싱값에 기초하여 화소들 각각에 대한 전류 보상값을 산출할 수 있다. 예를 들어, 보상부(16)는 센싱부(15)로부터 출력된 제2 센싱값과 미리 설정된 기준 전류값에 기초하여 전류 보상값을 산출하고, 외부로부터 입력된 입력 계조값에 전류 보상값을 반영하여 출력 계조값을 생성할 수 있다. 다른 예를 들어, 보상부(16)는 센싱부(15)로부터 출력된 제1 센싱값과 미리 설정된 기준 전압값에 기초하여 전류 보상값을 산출하고, 외부로부터 입력된 입력 계조값에 전류 보상값을 반영하여 출력 계조값을 생성할 수 있다.
여기서, 기준 전류값(또는 기준 전류 데이터)은 화소(PXij)에 흐르는 전류의 디지털값으로서 기준 계조 데이터가 외부로부터 입력될 때 예상되는 전류값을 의미할 수 있고, 기준 전압값(또는 기준 전압 데이터)은 화소(PXij)에 포함된 발광 다이오드에서 발생하는 전압의 디지털값으로서 기준 계조 데이터가 입력될 때 예상되는 전압값을 의미할 수 있다. 기준 전류값과 기준 전압값은 출하 전에 메모리(17)에 미리 저장될 수 있고, 제품 사용 과정에서 능동적으로 재정의될 수도 있다.
한편, 입력 계조값은 외부 프로세서로부터 입력되는 계조 데이터로서, 영상 프레임에 대한 계조 데이터를 의미할 수 있다. 그리고, 출력 계조값은 입력 계조값이 보상부(16)에 의해 보상되어 데이터 구동부(12)에 입력되는 계조 데이터를 의미할 수 있다.
보상부(16)는 룩업 테이블(미도시)을 포함할 수 있다. 룩업 테이블은 데이터 형태로 존재할 수 있고, 물리적인 형태로 존재할 수도 있다. 룩업 테이블은, 도 1의 표시 장치(10)의 출하 전에, 센싱값이나 센싱값의 변화량 등에 대응되는 보상량 데이터를 미리 저장할 수 있다. 이에 대한 구체적인 설명은 후술한다. 한편, 룩업 테이블은 보상부(16)의 외부, 예를 들어 메모리(17)에 포함될 수 있다. 다른 실시예에서, 룩업 테이블은 도 1의 표시 장치(10)의 출하 후에, 센싱값이나 센싱값의 변화량 등에 대응되는 보상량 데이터를 갱신할 수도 있다.
메모리(17)는 기준 전류값, 기준 전압값 등을 저장할 수 있고, 전술한 룩업 테이블을 저장할 수 있다. 이러한 메모리(17)는 보상부(16)와 내부적으로 통신하여 기준 전류값, 기준 전?陋?, 룩업 테이블의 보상량 데이터 등을 보상부(16)에 제공할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 화소(PXij)를 설명하되, 편의상 도 1에 도시된 화소(PXij)를 i 번째 제1 주사 라인(S1i) 및 제 2 주사 라인(S2i)과 j 번째 데이터 라인(Dj)에 의해 정의되는 제1 화소(PXij)로 명명하기로 한다.
도 2는 도 1의 표시 장치(10)에 포함된 제1 화소(PXij)의 일 실시예를 나타낸 등가회로도이고, 도 3은 도 2의 제1 화소(PXij)가 표시 기간에 발광하는 동작을 설명하기 위한 타이밍도이며, 도 4는 도 2의 제1 화소(PXij)가 표시 기간에 발광하는 동작을 설명하기 위한 등가회로도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)에 포함된 제1 화소(PXij)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 스토리지 커패시터(Cst) 및 광원 유닛(LSU) 등을 포함할 수 있다.
트랜지스터들(T1, T2, T3)은 N형 트랜지스터로 구성될 수 있다. 다른 실시예에서, 트랜지스터들(T1, T2, T3)은 P형 트랜지스터로 구성될 수도 있다. 다른 실시예에서, 트랜지스터들(T1, T2, T3)은 N형 트랜지스터 및 P형 트랜지스터의 조합으로 구성될 수도 있다. N형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 양의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. P형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 음의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. 이러한 트랜지스터는 TFT(Thin Film Transistor), FET(Field Effect Transistor), BJT(Bipolar Junction Transistor) 등 다양한 형태로 구성될 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)에 연결되는 게이트 전극과, 제1 전원(ELVDD)에 연결되는 제1 전극과, 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다. 이러한 제1 트랜지스터(T1)는 구동 트랜지스터로 명명될 수 있다.
제2 트랜지스터(T2)는 제1 주사 라인(예를 들어, i 번째 제1 주사 라인(S1i), 이하 동일)과 연결되는 게이트 전극과, 데이터 라인(예를 들어, j 번째 데이터 라인(Dj), 이하 동일)과 연결되는 제1 전극과, 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다. 이러한 제2 트랜지스터(T2)는 스캐닝 트랜지스터(Scanning transistor)로 명명될 수 있다.
제3 트랜지스터(T3)는 제2 주사 라인(예를 들어, i 번째 제2 주사 라인(S2i), 이하 동일)과 연결되는 게이트 전극과, 제2 노드(N2)에 연결되는 제1 전극과, 센싱 라인(예를 들어, j 번째 센싱 라인(Ij), 이하 동일)과 연결되는 제2 전극을 포함할 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)에 연결되는 제1 전극과, 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다.
광원 유닛(LSU)은 제1 전원(ELVDD)과 제2 전원(ELVSS)의 사이에 전기적으로 연결된 복수의 발광 다이오드들(LD1, LD2)을 포함할 수 있다. 발광 다이오드들 각각은 나노 스케일(Nano scale) 내지 마이크로 스케일(Micro scale) 범위의 크기를 가질 수 있다. 하지만, 이에 한정되는 것은 아니다. 일 실시예에서, 발광 다이오드들(LD1, LD2)은 서로 직렬 구조로 연결될 수 있다. 예를 들어, 광원 유닛(LSU)은 제2 노드(N2)에 연결되는 애노드와 캐소드를 포함하는 제1 발광 다이오드(LD1)와, 제1 발광 다이오드(LD1)의 캐소드와 직렬 연결되는 애노드와 제2 전원(ELVSS)과 연결되는 캐소드를 포함하는 제2 발광 다이오드(LD2)를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며 도 13 내지 도 16을 참조하여 후술하는 바와 같이, 광원 유닛(LSU)에 포함된 복수의 발광 다이오드들은 직렬 구조 및 병렬 구조의 조합으로 연결될 수도 있다.
도 3을 참조하면, 표시 기간 동안, 데이터 라인(Dj)에는 수평 기간 단위로 순차적으로 데이터 전압들(DV(i-1)j, DVij, DV(i+1)j)이 인가될 수 있다. 그리고, 제1 주사 라인(S1i)에는 해당하는 수평 기간에 턴-온 레벨(하이 레벨(High level))의 주사 신호가 인가되고, 제2 주사 라인(S2i)에는 제1 주사 라인(S1i)과 동기화 되어 턴-오프 레벨의(로우 레벨(Low level)) 주사 신호가 인가될 수 있다. 다른 실시예에서 제2 주사 라인(S2i)에는 표시 기간 동안 항상 턴-오프 레벨의 주사 신호가 인가될 수 있다. 한편, 제1 제어 라인(C1) 및 제2 제어 라인(C2)에는 턴-오프 레벨의 제어 신호가 인가될 수 있다.
도 3 및 도 4를 참조하여 예를 들면, 표시 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인(S1i)으로 공급되고, 턴-오프 레벨의 주사 신호가 제2 주사 라인(S2i)으로 공급되면, 제2 트랜지스터(T2)는 턴-온 상태가 되고 제3 트랜지스터(T3)는 턴-오프 상태가 될 수 있다. 그리고, 제2 트랜지스터(T2)는 턴-온 상태가 유지되는 임의의 시점(예를 들어, td)에 데이터 전압(DVij)이 데이터 라인(Dj)으로 공급될 수 있다. 따라서, 제1 화소(PXij)의 스토리지 커패시터(Cst)에는 데이터 전압(DVij) 및 제2 노드(N2)의 전압의 차이에 해당하는 전압이 기입된다. 한편, 표시 기간 동안, 턴-오프 레벨의 제어 신호들이 제1 제어 라인(C1) 및 제2 제어 라인(C2)으로 공급되어 센싱부(15)의 센싱 동작은 중지될 수 있다.
도 4를 참조하면, 제1 화소(PXij)에서, 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극(예를 들어, 제2 전극) 간의 전압차에 따라, 제1 전원(ELVDD), 제1 트랜지스터(T1) 및 제2 전원(ELVSS) 간의 구동 경로로 흐르는 구동 전류(ID)량이 결정되고, 구동 전류(ID)의 흐름에 따라 광원 유닛(LSU)에서 구동 전압(VD)이 발생할 수 있다. 이에, 광원 유닛(LSU)(구체적으로, 발광 다이오드들(LD1, LD2))의 휘도(Luminance)는 구동 전류(ID)량에 따라 결정될 수 있다.
이어서 도 3 및 도 4를 참조하면, 이후, 제1 주사 라인(S1i) 및 제2 주사 라인(S2i)으로 턴-오프 레벨의 주사 신호가 인가되면, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-오프 상태가 될 수 있다. 따라서, 데이터 라인(Dj)의 전압 변화와 무관하게, 스토리지 커패시터(Cst)에 의해서 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극 간의 전압차가 유지되고, 광원 유닛(LSU)(구체적으로, 발광 다이오드들(LD1, LD2))의 휘도가 유지될 수 있다.
도 5는 도 1의 표시 장치(10)에 포함된 제1 화소(PXij), 센싱부(15), 보상부(16) 및 메모리(17)를 설명하기 위한 도면이다.
도 5를 참조하면, 제1 화소(PXij)는 도 2를 참조하여 전술한 바와 같이 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 스토리지 커패시터(Cst) 및 광원 유닛(LSU)을 포함할 수 있으며, 이에 대한 설명은 생략하기로 한다.
센싱부(15)는 제1 화소(PXij)와 센싱 라인(Ij)을 통해서 연결될 수 있다. 구체적으로, 센싱부(15)는 제1 화소(PXij)에 포함된 제3 트랜지스터(T3)의 제2 전극과 센싱 라인(Ij)을 통해서 연결될 수 있다.
한편, 발광 시 광원 유닛(LSU)에서 발생하는 구동 전압(VD)이 요구되는 휘도에 대응되는 정상 상태인지 여부를 검출하기 위해, 센싱부(15)는 제1 센싱 기간에 제2 노드(N2)의 전압을 센싱하여 센싱값을 출력할 수 있다. 구체적으로, 제1 발광 다이오드(LD1) 및 제2 발광 다이오드(LD2)에서 발생하는 구동 전압(VD)의 정상 여부를 검출하기 위해, 센싱부(15)는 제1 센싱 기간 동안에 제2 노드(N2)의 전압을 센싱하고, 제2 노드(N2)의 전압의 전압값을 제1 센싱값으로 출력할 수 있다.
한편, 광원 유닛(LSU)으로 흐르는 구동 전류(ID)가 요구되는 휘도에 대응되는 정상 상태인지 여부를 검출하기 위해, 센싱부(15)는 제2 센싱 기간에 제2 노드(N2)로 흐르는 전류를 센싱하여 센싱값을 출력할 수 있다. 구체적으로, 제1 발광 다이오드(LD1) 및 제2 발광 다이오드(LD2)에 흐르는 구동 전류(ID)의 정상 여부를 검출하기 위해, 센싱부(15)는 제1 센싱 기간과 중복되지 않는 제2 센싱 기간 동안에 제2 노드(N2)에 흐르는 전류인 센싱 전류를 센싱하고, 센싱 전류의 전류값을 제2 센싱값을 출력할 수 있다.
일 실시예로, 보상부(16)는 제1 센싱 기간에 제1 센싱값을 입력받고, 제1 센싱값에 기초하여 제1 화소(PXij)에 대한 전류 보상값을 산출할 수 있다. 이 경우, 제1 센싱값은 제2 전압의 전압값이므로, 제2 노드(N2)의 전압이 작아지면, 요구되는 휘도를 유지하기 위해 보상부(16)는 전류 보상값을 증가시킬 수 있다. 이때, 보상부(16)는 메모리(17)와 내부적으로 통신을 수행하여, 전류 보상값을 산출하는데 필요한 룩업 테이블, 기준 전압값 등을 수신할 수 있다.
다른 실시예로, 보상부(16)는 제2 센싱 기간에 제2 센싱값을 입력받고, 제2 센싱값에 기초하여 제1 화소(PXij)에 대한 전류 보상값을 산출할 수 있다. 이 경우, 제2 센싱값은 제1 트랜지스터(T1)에 의해 제어되는 전류이고, 이러한 전류는 제1 트랜지스터(T1)의 트랜지스터들이라도 문턱 전압(Threshold voltage), 이동도(Mobility) 등의 특성에 대한 정보를 포함할 수 있다. 따라서, 제2 센싱값으로부터 제1 트랜지스터(T1)의 특성에 대한 정보가 획득되면, 화소들 사이에서 발생하는 휘도 편차를 최소화하기 위해, 보상부(16)는 화소들 각각에 대한 전류 보상값들을 산출할 수 있다.
보상부(16)는 전류 보상값을 타이밍 제어부(11)에 제공할 수 있다. 타이밍 제어부(11)는 외부 프로세서로부터 영상 프레임(Frame)에 대한 계조값에 전류 보상값을 반영하여 보상 계조값(미도시)을 데이터 구동부(12)에 제공할 수 있다. 데이터 구동부(12)는 보상 계조값을 이용하여 데이터 라인(Dm)으로 제공할 보상 데이터 전압(미도시)을 생성할 수 있다. 전술한 실시예는 도 1의 표시 장치(10)에 포함된 화소(PXij)들 각각에 적용될 수 있다.
이하에서는 센싱부(15)의 일 실시예를 구체적으로 설명한다.
도 6은 도 5의 센싱부(15)의 일 실시예를 나타낸 등가회로도이다.
도 6을 참조하면, 센싱부(15)는 제1 센싱 트랜지스터(Ts1), 제2 센싱 트랜지스터(Ts2), 제3 센싱 트랜지스터(Ts3), 제4 센싱 트랜지스터(Ts4), 제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 증폭기(AMP) 및 아날로그-디지털 컨버터(Analog to Digital Converter, ADC) 등을 포함할 수 있다.
제1 센싱 트랜지스터(Ts1)는 제1 제어 라인(C1)과 연결되는 게이트 전극과, 센싱 라인(Ij)과 연결되는 제1 전극과, 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다.
제2 센싱 트랜지스터(Ts2)는 제2 제어 라인(C2)과 연결되는 게이트 전극과, 기준 전원(Rvdd)과 연결되는 제1 전극과, 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다.
제3 센싱 트랜지스터(Ts3)는 제2 제어 라인(C2)과 연결되는 게이트 전극과, 센싱 라인(Ij)과 연결되는 제1 전극과, 제4 노드(N4)에 연결되는 제2 전극을 포함할 수 있다.
제1 저항(R1)은 제4 노드(N4)에 연결되는 제1 단자와, 제5 노드(N5)에 연결되는 제2 단자를 포함할 수 있다. 제1 저항(R1)의 저항값은 설계자에 의해 설계된 값이며, 메모리(17)에 저장될 수 있다.
제4 센싱 트랜지스터(Ts4)는 제1 제어 라인(C1)과 연결되는 게이트 전극과, 기준 전원(Rvdd)과 연결되는 제1 전극 및 제4 노드(N4)에 연결되는 제2 전극을 포함할 수 있다.
제2 저항(R2)은 제5 노드(N5)에 연결되는 제1 단자와, 제6 노드(N6)에 연결되는 제2 단자를 포함할 수 있다. 제2 저항(R2)의 저항값은 설계자에 의해 설계된 값이며, 메모리(17)에 저장될 수 있다.
증폭기(AMP)는 제3 노드(N3)에 연결되는 제1 입력 단자(예를 들어, 비반전 단자)와, 제6 노드(N6)에 연결되는 제2 입력 단자(예를 들어, 반전 단자)와, 아날로그 디지털 컨버터(ADC) 및 제3 저항(R3)과 연결되는 출력 단자를 포함할 수 있다. 증폭기(AMP)는 연산 증폭기(Operational amplifier)로 구성될 수도 있다.
일 실시예로, 증폭기(AMP)는 제1 입력 단자에 입력되는 전압과 제2 입력 단자에 입력되는 전압 간의 차이에 기초하여 미리 설정된 게인(Gain)에 따라 증폭된 출력 전압(Vout)을 출력 단자를 통해 출력할 수 있다.
제3 저항(R3)은 제6 노드(N6)에 연결되는 제1 단자와, 출력 단자, 구체적으로 제7 노드(N7)에 연결되는 제2 단자를 포함할 수 있다. 제3 저항(R3)의 저항값은 설계자에 의해 설계된 값이며, 메모리(17)에 저장될 수 있다.
한편, 증폭기(AMP)의 제1 입력 단자에 입력되는 전압과 제2 입력 단자에 입력되는 전압은 가상 단락(Virtual Short)에 따라 등전위일 수 있으며, 제1 입력 단자 및 제2 입력 단자 각각으로 흐르는 전류는 없을 수 있다. 이에 따라, 미리 설정된 기준 전원(Rvdd)의 전압이 제3 노드(N3) 및 제5 노드(N5) 중 어느 하나의 노드에 인가되고 미지의 전압이 다른 노드에 인가되어 증폭기(AMP)의 출력 전압(Vout)이 출력되는 경우, 미지의 전압은 기준 전원(Rvdd)의 전압, 증폭기(AMP)의 출력 전압(Vout), 제2 저항(R2) 및 제3 저항(R3)으로부터 산출될 수 있다. 한편, 미리 설정된 기준 전원(Rvdd)의 전압이 제3 노드(N3)에 인가되고 미지의 전류가 제1 저항(R1)으로 흐르게 되어 증폭기(AMP)의 출력 전압(Vout)이 출력되는 경우, 미지의 전류도 마찬가지로 기준 전원(Rvdd)의 전압, 증폭기(AMP)의 출력 전압(Vout), 제2 저항(R2) 및 제3 저항(R3)으로부터 산출될 수 있다. 이에 대한 구체적인 설명은 도 9 및 도 12를 참조하여 후술한다.
아날로그 디지털 컨버터(ADC)는 증폭기(AMP)의 출력 단자와 연결될 수 있다. 아날로그 디지털 컨버터(ADC)는 아날로그 신호를 디지털값으로 변환할 수 있다. 구체적으로, 아날로그 디지털 컨버터(ADC)는 아날로그 신호인 출력 전압(Vout)을 입력받아 디지털값인 출력 전압값으로 변환할 수 있다. 변환된 출력 전압값은 도 5에 도시된 보상부(16)에 제공될 수 있다.
이하에서는 센싱부(15)의 전압 센싱 동작을 설명한다.
도 7은 도 5의 센싱부(15)가 제1 센싱 기간에 전압을 센싱하는 동작을 설명하기 위한 타이밍도이고, 도 8은 제1 센싱 기간에 도 5의 제1 화소(PXij)에서 발생하는 전압 및 전류를 예시적으로 나타낸 등가회로도이며, 도 9는 도 6의 센싱부(15)가 제1 센싱 기간에 제2 노드(N2)의 전압을 센싱하는 동작을 설명하기 위한 등가회로도이다.
도 7을 참조하면, 센싱 기간 동안, 데이터 라인(Dj)에는 수평 기간 단위로 순차적으로 제1 센싱 데이터 전압들(SDV1(i-1)j, SDV1ij, SDV1(i+1)j)이 인가될 수 있다. 한편, 제1 주사 라인(S1i)에는 해당하는 수평 기간에 턴-온 레벨의 주사 신호가 인가될 수 있다. 또한, 제1 주사 라인(S1i)과 동기화 되어, 제2 주사 라인(S2i)에는 턴-온 레벨의 주사 신호가 인가될 수 있다. 한편, 제1 제어 라인(C1)에는 턴-온 레벨의 제어 신호가 인가될 수 있고, 제2 제어 라인(C2)에는 턴-오프 레벨의 제어 신호가 인가될 수 있다.
도 7 및 도 8을 참조하여 예를 들면, 제1 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인과 제2 주사 라인 각각으로 공급되면, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-온 상태가 될 수 있다. 제2 트랜지스터(T2)가 턴-온 상태가 유지되는 임의의 시점(예를 들어, tss1)에 제1 센싱 데이터 전압(SDV1ij)이 데이터 라인(Dj)으로 공급될 수 있다. 제1 화소(PXij)의 스토리지 커패시터(Cst)에는 제1 센싱 데이터 전압(SDV1ij) 및 제2 노드(N2)에 인가된 초기 전원(미도시)의 차이에 해당하는 전압이 기입된다. 그리고, 제1 화소(PXij)에서, 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극(예를 들어, 제2 전극) 간의 전압차에 따라, 전류(I)가 제1 전원(ELVDD), 제1 트랜지스터(T1) 및 제2 전원(ELVSS) 간의 경로로 흐르고, 전류(I)가 흐름에 따라 광원 유닛(LSU)에서 전압(V)이 발생할 수 있다. 여기서, 제2 노드(N2)의 전압은 제2 전원(ELVSS)의 전압과 광원 유닛(LSU)에서 발생한 전압(V)의 합과 대응될 수 있다. 이때, 제3 트랜지스터(T3)는 턴-온 상태이므로, 제2 노드(N2)의 전압은 센싱 라인(Ij)에 공급될 수 있다.
도 7 내지 도 9를 참조하면, 제1 센싱 기간 동안, 턴-온 레벨의 제어 신호가 제1 제어 라인(C1)으로 공급되고, 턴-오프 레벨의 제어 신호가 제2 제어 라인(C2)으로 공급되면, 제1 센싱 트랜지스터(Ts1) 및 제4 센싱 트랜지스터(Ts4)는 턴-온 상태가 되고 제2 센싱 트랜지스터(Ts2) 및 제3 센싱 트랜지스터(Ts3)는 턴-오프 상태가 될 수 있다. 이때, 제2 노드(N2)의 전압은 센싱 라인(Ij)을 통해 제3 노드(N3)에 인가되고, 기준 전원(Rvdd)의 전압은 제5 노드(N5)에 인가될 수 있다. 이 경우, 증폭기(AMP)는 제3 노드(N3)의 전압 및 기준 전원(Rvdd)의 전압에 기초하여 제1 출력 전압을 출력할 수 있고, 출력된 제1 출력 전압은 아날로그 디지털 컨버터(ADC)로 입력되어 제1 출력 전압의 제1 출력 전압값이 보상부(16)에 제공될 수 있다. 보상부(16)는 제1 출력 전압의 제1 출력 전압값으로부터 제2 노드(N2)의 전압의 전압값(제1 센싱값)을 획득할 수 있다.
구체적으로 예를 들면, 증폭기(AMP)의 제1 입력 단자에 인가된 제3 노드(N3)의 전압과 증폭기(AMP)의 제2 입력 단자에 인가된 전압(즉, 제6 노드(N6)의 전압)은 등전위이고, 제2 저항(R2)에 흐르는 전류와 제3 저항(R3)에 흐르는 전류가 동일하다. 이는 아래의 [수학식 1]과 같이 표현될 수 있다.
[수학식 1]
Figure pat00001
여기서, Vref는 기준 전원(Rvdd)의 전압, Vvs는 제3 노드(N3)의 전압, Vout1은 제1 출력 전압, R2는 제2 저항, R3는 제3 저항을 의미한다.
여기서, 제3 노드(N3)의 전압은 [수학식 1]의 항을 정리하여 아래의 [수학식 2]과 같이 표현될 수 있다.
[수학식 2]
Figure pat00002
여기서, 기준 전원(Rvdd)의 전압, 제2 저항(R2), 제3 저항(R3) 각각의 디지털값은 메모리(17)에 미리 저장되어 있고, 제1 출력 전압의 디지털값인 제1 출력 전압값은 아날로그 디지털 컨버터(ADC)에 의해 출력되므로, 보상부(16)는, 기준 전원(Rvdd)의 전압, 제2 저항(R2), 제3 저항(R3) 각각의 디지털값과 제1 출력 전압값을 전술한 [수학식 2]에 대입하여 제3 노드(N3)의 전압의 전압값을 산출할 수 있다. 이로써, 제3 노드(N3)의 전압과 대응되는 제2 노드(N2)의 전압이 측정될 수 있다.
만약 제2 저항(R2)과 제3 저항(R3)이 동일한 경우, 제3 노드(N3)의 전압은 아래의 [수학식 3]과 같이 표현될 수도 있다.
[수학식 3]
Figure pat00003
한편, 보상부(16)는 제1 출력 전압의 제1 출력 전압값과 미리 설정된 기준 전압값에 기초하여 제2 노드(N2)의 전압의 변화량을 계산할 수 있다. 여기서, 기준 전압값은 도 1을 참조하여 전술한 바와 같이, 메모리(17)에 저장될 수 있다. 구체적으로, 보상부(16)는 전술한 [수학식 2](만약 제2 저항(R2)과 제3 저항(R3)이 동일한 경우, [수학식 3])를 이용하여 제3 노드(N3)의 전압과 대응되는 제2 노드(N2)의 전압의 전압값(제1 센싱값)을 산출하고, 메모리(17)로부터 기준 전압값을 제공받으며, 기준 전압값과 제2 노드(N2)의 전압의 전압값 간의 차이값, 기준 전압값 대비 제2 노드(N2)의 전압의 전압값의 감소율 등을 계산함으로써 제2 노드(N2)의 전압의 변화량을 계산할 수 있다. 이때, 보상부(16)는 변화량이 클수록 전류 보상값을 증가시킬 수 있다.
여기서, 제2 노드(N2)의 전류 보상값을 산출하는 일 실시예로서, 보상부(16)는 기준 전압값에 대한 제2 노드(N2)의 전압의 센싱값(예를 들어, 제1 센싱값)의 비율인 감소율(즉, 제1 센싱값/기준 전압값)을 계산하고, 미리 저장된 룩업 테이블에서 감소율 데이터에 대응되는 보상량 데이터를 추출하고, 추출된 보상량 데이터로부터 전류 보상값을 산출할 수 있다.
전술한 실시예에 의하면, 도 1의 표시 장치(10)의 출하 전에 설정된 룩업 테이블을 이용하여 전류 보상값을 산출함으로써 연산 속도를 증대시키는 효과가 있다.
제2 노드(N2)의 전류 보상값을 산출하는 다른 실시예로서, 보상부(16)는 광원 유닛(LSU)에서의 소비 전력이 항상 일정하도록, 제2 노드(N2)의 전압이 감소량만큼 반비례하여 전류 보상값을 증가시킬 수 있다. 구체적으로, 보상부(16)는 제2 노드(N2)의 전압의 센싱값(예를 들어, 제1 센싱값)에 대한 기준 전압값의 비율(즉, 기준 전압값/제1 센싱값)에 기초하여 전류 보상값으로 산출할 수 있다. 예를 들면, 기준 전압값에 대한 제1 센싱값의 비율이 2/3인 경우, 그 비율의 역수에 해당되는 제1 센싱값에 대한 기준 전압값의 비율은 3/2, 즉 1.5이므로, 보상부(16)는 제1 화소(PXij)에 대한 구동 전류(ID)의 1.5배가 되도록 하는 전류 보상값을 산출할 수 있다.
전술한 바와 동일하게, 보상부(16)는 전류 보상값을 타이밍 제어부(11)에 제공할 수 있고, 타이밍 제어부(11)는 외부 프로세서로부터 영상 프레임(Frame)에 대한 계조값에 전류 보상값을 반영하여 보상 계조값(미도시)을 데이터 구동부(12)에 제공할 수 있다. 데이터 구동부(12)는 보상 계조값을 이용하여 데이터 라인(Dm)으로 제공할 보상 데이터 전압(미도시)을 생성할 수 있다. 전술한 실시예는 도 1의 표시 장치(10)에 포함된 화소(PXij)들 각각에 적용될 수 있다.
일 실시예에 따르면, 제1 화소(PXij)에 대한 제1 전류 보상값 및 제1 화소(PXij)와 다른 제2 화소(미도시)에 대한 제2 전류 보상값이 서로 다른 경우, 타이밍 제어부(11)가 외부 프로세서로부터 제1 화소(PXij) 및 제2 화소에 대해서 서로 동일한 계조값들을 수신하더라도, 데이터 구동부(12)는 제1 화소(PXij) 및 제2 화소에 대해서 서로 다른 데이터 전압들을 제공할 수 있다.
예를 들어, 제1 전류 보상값이 제2 전류 보상값보다 큰 경우, 데이터 구동부(12)는 제1 화소(PXij)에 제2 화소보다 큰 데이터 전압을 제공함으로써, 제1 화소에 더 큰 구동 전류가 흐르도록 할 수 있다.
다만, 도 2에 도시된 바와 달리 화소(PXij)의 제1 트랜지스터(T1)가 P형 트랜지스터로 구성된 경우, 데이터 구동부(12)는 제1 화소(PXij)에 제2 화소보다 작은 데이터 전압을 제공함으로써, 제1 화소(PXij)에 더 큰 구동 전류가 흐르도록 할 수 있다.
전술한 실시예에 의하면, 출하 후 센싱되는 제2 노드(N2)의 전압에 따라 전류 보상값을 실시간으로 산출함으로써 정확도를 증대시키는 효과가 있다.
이하에서는 센싱부(15)의 전류 센싱 동작을 설명한다.
도 10은 도 5의 센싱부(15)가 제2 센싱 기간에 전류를 센싱하는 동작을 설명하기 위한 타이밍도이고, 도 11은 제2 센싱 기간에 도 5의 제1 화소(PXij)에서 발생하는 전압 및 전류를 예시적으로 나타낸 등가회로도이며, 도 12는 도 6의 센싱부(15)가 제2 센싱 기간에 제1 화소(PXij)의 전류를 센싱하는 동작을 설명하기 위한 등가회로도이다.
도 10을 참조하면, 센싱 기간 동안, 데이터 라인(Dj)에는 수평 기간 단위로 순차적으로 제2 센싱 데이터 전압들(SDV2(i-1)j, SDV2ij, SDV2(i+1)j)이 인가될 수 있다. 여기서, 제2 센싱 데이터 전압들(SDV2(i-1)j, SDV2ij, SDV2(i+1)j)은 도 7에 도시된 제1 센싱 데이터 전압들(SDV1(i-1)j, SDV1ij, SDV1(i+1)j)과 동일하거나 다를 수 있다. 한편, 제1 주사 라인(S1i)에는 해당하는 수평 기간에 턴-온 레벨의 주사 신호가 인가될 수 있다. 또한, 제1 주사 라인(S1i)과 동기화 되어, 제2 주사 라인(S2i)에도 턴-온 레벨의 주사 신호가 인가될 수 있다. 그리고, 제2 전원(ELVSS)의 전압이 제1 레벨에서 제2 레벨로 상승된 상태로 유지될 수 있다. 여기서, 제1 레벨은 예를 들어, 로우 레벨인 경우, 제2 레벨은 하이 레벨일 수 있다. 한편, 제1 제어 라인(C1)에는 턴-오프 레벨의 제어 신호가 인가될 수 있고, 제2 제어 라인(C2)에는 턴-온 레벨의 제어 신호가 인가될 수 있다.
도 10 및 도 11을 참조하여 예를 들면, 제2 센싱 기간 동안, 턴-온 레벨의 주사 신호가 제1 주사 라인과 제2 주사 라인 각각으로 공급되면, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-온 상태가 될 수 있다. 제2 트랜지스터(T2)가 턴-온 상태가 유지되는 임의의 시점(예를 들어, tss2)에 제2 센싱 데이터 전압(SDV2ij)이 데이터 라인(Dj)으로 공급될 수 있다. 제1 화소(PXij)의 스토리지 커패시터(Cst)에는 제2 센싱 데이터 전압(SDV2ij) 및 제2 노드(N2)에 인가된 초기 전원(미도시)의 차이에 해당하는 전압이 기입된다. 그리고, 제1 화소(PXij)에서, 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극간의 전압차에 따라 센싱 전류(IS)가 결정된다. 이때, 제3 트랜지스터(T3)는 턴-온 상태이므로, 센싱 전류(IS)는 센싱 라인(Ij)을 통해 센싱부(15)로 공급될 수 있다.
도 10 내지 도 12를 참조하면, 제2 센싱 기간 동안, 턴-오프 레벨의 제어 신호가 제1 제어 라인(C1)으로 공급되고, 턴-온 레벨의 제어 신호가 제2 제어 라인(C2)으로 공급되면, 제1 센싱 트랜지스터(Ts1) 및 제4 센싱 트랜지스터(Ts4)는 턴-오프 상태가 되고 제2 센싱 트랜지스터(Ts2) 및 제3 센싱 트랜지스터(Ts3)는 턴-온 상태가 될 수 있다. 이때, 센싱 전류(IS)는 센싱 라인(Ij) 및 제3 센싱 트랜지스터(Ts3)를 통해 제1 저항(R1)으로 흐르고, 센싱 전류(IS)의 흐름에 따라 제5 노드(N5)의 전압이 발생할 수 있다. 그리고, 기준 전원(Rvdd)의 전압은 제3 노드(N3)에 인가될 수 있다. 이 경우, 증폭기(AMP)는 제5 노드(N5)의 전압 및 기준 전원(Rvdd)의 전압에 기초하여 제2 출력 전압을 출력할 수 있고, 출력된 제2 출력 전압은 아날로그 디지털 컨버터(ADC)로 입력되어 제2 출력 전압의 제2 출력 전압값이 보상부(16)에 제공될 수 있다. 보상부(16)는 제2 출력 전압의 제2 출력 전압값으로부터 센싱 전류(IS)의 전류값을 획득할 수 있다.
구체적으로 예를 들면, 전술한 바와 유사하게, 증폭기(AMP)의 제1 입력 단자에 인가된 기준 전원(Rvdd)의 전압과 증폭기(AMP)의 제2 입력 단자에 인가된 전압(즉, 제6 노드(N6)의 전압)은 등전위이고, 제1 저항(R1)에 흐르는 센싱 전류(IS)와 제2 저항(R2)에 흐르는 전류 및 제3 저항(R3)에 흐르는 전류는 동일하다. 이를 아래의 [수학식 4]과 같이 표현될 수 있다.
[수학식 4]
Figure pat00004
여기서, Is는 센싱 전류, Vref는 기준 전원(Rvdd)의 전압, Vis는 제5 노드(N5)의 전압, Vout2는 제2 출력 전압, R2는 제2 저항, R3는 제3 저항을 의미한다.
여기서, 기준 전원(Rvdd)의 전압, 제2 저항(R2), 제3 저항(R3) 각각의 디지털값은 메모리(17)에 미리 저장되어 있고, 제2 출력 전압의 디지털값인 제2 출력 전압값은 아날로그 디지털 컨버터(ADC)에 의해 출력되므로, 보상부(16)는, 기준 전원(Rvdd)의 전압, 제3 저항(R3) 각각의 디지털값과 제2 출력 전압값을 전술한 [수학식 4]에 대입하여 센싱 전류(IS)의 전류값을 산출할 수 있다. 이로써, 센싱 전류(IS)가 측정될 수 있다.
한편, 보상부(16)는 제2 출력 전압의 제2 출력 전압값과 및 미리 설정된 기준 전류값에 기초하여 센싱 전류(IS)의 변화량을 계산할 수 있다. 구체적으로, 보상부(16)는 전술한 [수학식 4]를 이용하여 센싱 전류(IS)의 전류값(제2 센싱값)을 산출하고, 메모리(17)로부터 기준 전류값을 제공받으며, 기준 전류값과 센싱 전류(IS)의 전류값 간의 차이값, 기준 전류값 대비 센싱 전류(IS)의 전류값의 감소율 등을 계산함으로써 센싱 전류(IS)의 변화량을 계산할 수 있다. 그리고, 센싱 전류(IS)의 변화량에 기초하여 전류 보상값을 산출할 수 있다.
전술한 실시예에 의하면, 발광 다이오드들에 인가되는 전압과 전류를 센싱하는 동작을 비교적 단순한 회로 구조로 구현함으로써 제조 단자를 줄일 수 있는 효과가 있다.
또한, 전술한 실시예에 의하면, 발광 다이오드들에 인가되는 전압과 전류를 센싱할 수 있는 회로 구조를 구현함으로써 보다 집적화된 표시 장치(10)를 제공할 수 있는 효과가 있다.
도 13은 본 발명의 광원 유닛(LSU)을 예시적으로 나타낸 도면이고, 도 14는 도 13의 광원 유닛(LSU)에 인가되는 전압 및 전류를 예시적으로 나타낸 도면이며, 도 15 및 도 16은 발광 다이오드가 단락될 때 광원 유닛(LSU)에 인가되는 전압 및 전류 각각의 크기 변화를 예시적으로 나타낸 도면이다.
도 13을 참조하면, 도 13에 도시된 광원 유닛(LSU)은 도 2, 4, 5, 8, 및 11에 도시된 광원 유닛(LSU)과 다르게 3개 이상의 발광 다이오드들을 포함할 수 있다.
여기서, 도 13에 도시된 광원 유닛(LSU)에 포함된 발광 다이오드들은 직렬 구조 및 병렬 구조의 조합으로 연결될 수 있으며, 하나 이상의 발광 다이오드를 그룹(Group)화한 발광 다이오드 유닛들을 포함할 수 있다. 예를 들면, 광원 유닛(LSU)은 제1 발광 다이오드 유닛(LDU1)과, 제2 발광 다이오드 유닛(LDU2)과, 제3 발광 다이오드 유닛(LDU3)을 포함할 수 있고, 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에 포함된 발광 다이오드들의 개수는 동일할 수 있고 서로 다를 수 있다. 하지만, 이에 한정되는 것은 아니다. 이하에서는 편의상 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각은 동일한 개수의 발광 다이오드들을 포함하는 것을 기준으로 본 발명의 실시예들을 설명한다.
발광 다이오드 유닛은 병렬 구조만으로 연결된 발광 다이오드들의 그룹을 의미할 수 있다. 그리고, 하나의 발광 다이오드 유닛과 다른 발광 다이오드 유닛은 서로 직렬 구조로 연결될 수 있다. 예를 들면, 제1 발광 다이오드 유닛(LDU1)과 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3)은 서로 직렬 구조로 연결될 수 있다.
한편, 발광 다이오드 유닛들 간의 연결 구조는 직렬 구조이므로, 발광 다이오드 유닛들 각각에 흐르는 전류는 동일할 수 있다. 한편, 어느 하나의 발광 다이오드 유닛에 포함된 복수의 발광 다이오드들 간의 연결 구조는 병렬 구조이므로, 하나의 발광 다이오드 유닛에서 발생하는 전압과 그 하나의 발광 다이오드 유닛에 포함된 복수의 발광 다이오드들 각각에서 발생하는 전압은 동일할 수 있다.
도 14를 참조하여 예를 들면, 제1 화소(PXij)에서 요구되는 휘도에 따라 제1 구동 전류(ID1)가 광원 유닛(LSU)에 흐르는 경우, 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에 제1 구동 전류(ID1)가 흐를 수 있다. 그리고, 제1 구동 전압(VD1)이 광원 유닛(LSU)에서 발생하는 경우, 제1 구동 전압(VD1)은 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에 균등 분배될 수 있다. 즉, 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에서 발생하는 전압은 제1 구동 전압(VD1)의 1/3일 수 있다.
한편, 하나의 발광 다이오드 유닛에 포함된 발광 다이오드들 중 적어도 하나의 발광 다이오드가 단락(Short)되는 경우, 그 하나의 발광 다이오드 유닛은 발광하지 않는다. 이 경우, 광원 유닛(LSU)에서 발생하는 전압은 감소되므로, 구동 전류가 보상되지 않으면, 광원 유닛(LSU)은 요구되는 휘도로 발광하지 못하게 된다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(10)는 전술한 바와 같이, 광원 유닛(LSU)에서 발생하는 전압을 센싱하여 구동 전류를 보상할 수 있다.
도 15를 참조하여 예를 들면, 제2 발광 다이오드 유닛(LDU2)에 포함된 적어도 하나의 발광 다이오드가 단락된 경우, 제2 발광 다이오드 유닛(LDU2)은 발광하지 않는다. 이때, 광원 유닛(LSU)에서 발생하는 전압은 제1 구동 전압(VD1)에서 제2 구동 전압(VD2)으로 변경될 수 있다. 여기서, 제2 구동 전압(VD2)은 제1 구동 전압(VD1)보다 작을 수 있다. 이 경우, 본 발명의 일 실시예에 따른 표시 장치(10)는, 광원 유닛(LSU)의 소비 전력이 유지되도록, 제2 구동 전압(VD2)을 센싱하고, 구동 전압의 변화량을 계산하여 전류 보상값을 산출하고, 보상 계조값에 따른 보상 데이터 전압을 제1 화소(PXij)에 제공하여 제1 화소(PXij)에 대한 제1 구동 전류(ID1)를 증가시킬 수 있다. 이 경우, 도 15에 도시된 광원 유닛(LSU)에서 제1 구동 전류(ID1)보다 큰 제2 구동 전류(ID2)가 흐르게 되므로, 광원 유닛(LSU)은 제1 화소(PXij)에서 요구되는 휘도로 발광할 수 있게 된다.
구체적으로 예를 들면, 본 발명의 일 실시예에 따른 표시 장치(10)는 제1 구동 전압(VD1) 대비 제2 구동 전압(VD2)의 제1 비율을 계산하고, 제1 비율의 역수를 제1 구동 전류(ID1)의 배수로 하는 전류 보상값을 산출한다. 표시 장치(10)는 수신된 계조값에 산출된 보상값을 반영하여 보상 계조값을 생성하고, 보상 계조값에 따른 보상 데이터 전압을 도 15에 도시된 광원 유닛(LSU)을 포함하는 제1 화소(PXij)에 공급한다. 도 15에 도시된 광원 유닛(LSU)에서 보상 데이터 전압에 따른 제2 구동 전류(ID2)가 흐르고, 이때, 제2 구동 전류(ID2)는 제1 구동 전류(ID1)와 제1 비율의 역수의 곱과 동일할 수 있다.
다시 말해, 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에서 발생하는 전압은 제1 구동 전압(VD1)의 1/3이므로, 제2 발광 다이오드 유닛(LDU2)이 발광하지 않는 경우, 제2 구동 전압(VD2)은 제1 구동 전압(VD1)의 2/3일 수 있다. 따라서, 제1 비율은 2/3이고, 제2 구동 전류(ID2)는 제1 구동 전류(ID1)의 1.5배일 수 있다.
한편, 도 16을 참조하여 예를 들면, 제3 발광 다이오드 유닛(LDU3)에 포함된 적어도 하나의 발광 다이오드가 추가적으로 단락되는 경우, 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3)은 발광하지 않는다. 이때, 광원 유닛(LSU)에서 발생하는 전압은 제2 구동 전압(VD2)에서 제3 구동 전압(VD3)으로 변경될 수 있다. 여기서, 제3 구동 전압(VD3)은 제2 구동 전압(VD2)보다 작을 수 있다. 이 경우에도 전술한 바와 유사하게, 본 발명의 일 실시예에 따른 표시 장치(10)는, 광원 유닛(LSU)의 소비 전력이 유지되도록, 제3 구동 전압(VD3)을 센싱하고, 구동 전압의 변화량을 계산하여 전류 보상값을 산출하고, 보상 계조값에 따른 보상 데이터 전압을 제1 화소(PXij)에 제공하여 제1 화소(PXij)에 대한 제2 구동 전류(ID2)를 증가시킬 수 있다. 이 경우, 도 16에 도시된 광원 유닛(LSU)에서 제2 구동 전류(ID2)보다 큰 제3 구동 전류(ID3)가 흐르게 되므로, 광원 유닛(LSU)은 제1 화소(PXij)에서 요구되는 휘도로 계속해서 발광할 수 있게 된다.
구체적으로 예를 들면, 본 발명의 일 실시예에 따른 표시 장치(10)는 제1 구동 전압(VD1) 대비 제3 구동 전압(VD3)의 제2 비율을 계산하고, 제2 비율의 역수를 제1 구동 전류(ID1)의 배수로 하는 전류 보상값을 산출한다. 표시 장치(10)는 수신된 계조값에 산출된 보상값을 반영하여 보상 계조값을 생성하고, 보상 계조값에 따른 보상 데이터 전압을 도 16에 도시된 광원 유닛(LSU)을 포함하는 제1 화소(PXij)에 공급한다. 도 16에 도시된 광원 유닛(LSU)에서 보상 데이터 전압에 따른 제3 구동 전류(ID3)가 흐르고, 이때, 제3 구동 전류(ID3)는 제1 구동 전류(ID1)와 제2 비율의 역수의 곱과 동일할 수 있다.
다시 말해, 즉, 제1 발광 다이오드 유닛(LDU1), 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3) 각각에서 발생하는 전압은 제1 구동 전압(VD1)의 1/3이므로, 제2 발광 다이오드 유닛(LDU2) 및 제3 발광 다이오드 유닛(LDU3)이 모두 발광하지 않는 경우, 제3 구동 전압(VD3)은 제1 구동 전압(VD1)의 1/3일 수 있다. 이때, 제2 비율은 1/3이고, 제3 구동 전류(ID3)는 제1 구동 전류(ID1)의 3배일 수 있다.
도 14 내지 도 16에 도시된 광원 유닛은 본 발명의 실시예들을 설명하기 위해 예시적으로 도시된 것이므로, 발광 다이오드 유닛들의 개수, 발광 다이오드들의 개수 등이 도 14 내지 도 16에 도시된 바에 한정되는 것은 아니다.
전술한 바에 하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 발광 다이오드가 단락되더라도 해당 화소가 요구되는 휘도로 발광하도록 전류 보상값을 산출함으로써 휘도 편차를 최소화할 수 있다.
또한, 전술한 바에 의하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 화소들 각각에서 요구되는 휘도를 유지함으로써 제품의 수명을 연장할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 표시 장치(10)의 구동 방법을 구체적으로 설명한다.
도 17은 본 발명의 일 실시예에 따른 표시 장치(10)의 구동 방법을 설명하기 위한 흐름도이다.
도 17을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)의 구동 방법은 화소에 포함된 복수의 발광 다이오드들 중에서 단락된 불량 발광 다이오드를 검출하고, 불량 발광 다이오드가 검출될 때 전류 보상값을 산출하는 방법일 수 있다.
이러한 구동 방법은 전압 센싱 단계(S110)와, 불량 발광 다이오드 검출 단계(S120) 및 전류 보상값 산출 단계 (S130) 등을 포함할 수 있다.
전압 센싱 단계(S110)는 화소에 포함된 복수의 발광 다이오드들에 인가되는 전압을 센싱하는 단계에 해당한다.
여기서, 화소는, 전술한 제1 화소(PXij)와 동일하게 제1 노드(N1)에 연결되는 게이트 전극과, 제1 전원(ELVDD)에 연결되는 제1 전극과, 제2 노드(N2)에 연결되는 제2 전극을 포함하는 제1 트랜지스터(T1)와, 제2 노드(N2)에 연결되는 애노드와, 캐소드를 포함하는 제1 발광 다이오드(LD1) 및 제1 발광 다이오드(LD1)의 캐소드와 직렬 연결되는 애노드와, 제2 전원(ELVSS)과 연결되는 캐소드를 포함하는 제2 발광 다이오드(LD2)를 포함할 수 있다. 이때, 전압 센싱 단계(S110)는 제2 노드(N2)의 전압을 센싱한다.
불량 발광 다이오드 검출 단계(S120)는 전압 및 미리 설정된 기준 전압에 기초하여 단락(Short)된 불량 발광 다이오드가 화소에 존재하는지 여부를 검출 단계에 해당한다.
여기서, 불량 발광 다이오드 검출 단계(S120)는 제2 노드(N2)의 전압이 기준 전압보다 작은 경우, 불량 발광 다이오드가 존재하는 것으로 판단할 수 있다.
불량 발광 다이오드가 검출되는 경우, 전류 보상값 산출 단계 (S130)는 화소에 대한 전류 보상값을 산출하되, 전압이 작을수록 전류 보상값을 증가시키는 단계에 해당한다.
여기서, 전류 보상값 산출 단계 (S130)는 제2 노드(N2)의 전압과 기준 전압에 기초하여 제2 노드(N2)의 전압의 변화량을 계산하고, 변화량이 클수록 전류 보상값을 증가시킨다.
이상에서 설명한 바와 같이, 본 발명의 실시예들은 발광 다이오드가 단락되더라도 해당 화소가 적절한 휘도로 발광하게 함으로써 화소들 간의 휘도 편차를 최소화하는 표시 장치 및 이의 구동 방법을 제공할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술일 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 11: 타이밍 제어부
12: 데이터 구동부 13: 주사 구동부
14: 표시부 15: 센싱부
16: 보상부 17: 메모리
PXij: 화소 S11~S1n: 제1 주사 라인들
S21~S2n: 제2 주사 라인들 D1~Dm: 데이터 라인들
I1~Ip: 센싱 라인들 N1: 제1 노드
N2: 제2 노드 T1: 제1 트랜지스터
T2: 제2 트랜지스터 T3: 제3 트랜지스터
Cst: 스토리지 커패시터 LSU: 광원 유닛
ELVDD: 제1 전원 ELVSS: 제2 전원
LD1: 제1 발광 다이오드 LD2: 제2 발광 다이오드

Claims (19)

  1. 화소들;
    상기 화소들과 센싱 라인들을 통해서 연결된 센싱부; 및
    상기 센싱부의 센싱값에 기초하여 상기 화소들 각각에 대한 전류 보상값을 산출하는 보상부를 포함하되,
    상기 화소들 중 제1 화소는,
    제1 노드에 연결되는 게이트 전극과, 제1 전원에 연결되는 제1 전극과, 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터;
    상기 제2 노드에 연결되는 애노드와, 캐소드를 포함하는 제1 발광 다이오드; 및
    상기 제1 발광 다이오드의 캐소드와 직렬 연결되는 애노드와, 제2 전원과 연결되는 캐소드를 포함하는 제2 발광 다이오드를 포함하고,
    상기 센싱부는,
    센싱 기간에 상기 제2 노드의 전압을 센싱하여 상기 센싱값을 출력하고,
    상기 보상부는,
    상기 센싱 기간에서 상기 제2 노드의 전압이 작을수록 상기 제1 화소에 대한 상기 전류 보상값을 증가시키는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 화소는,
    제1 주사 라인과 연결되는 게이트 전극과, 데이터 라인과 연결되는 제1 전극과, 상기 제1 노드에 연결되는 제2 전극을 포함하는 제2 트랜지스터; 및
    제2 주사 라인과 연결되는 게이트 전극과, 상기 제2 노드에 연결되는 제1 전극과, 상기 센싱 라인과 연결되는 제2 전극을 포함하는 제3 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서,
    표시 기간 동안, 턴-온 레벨의 주사 신호가 상기 제1 주사 라인으로 공급되고,
    상기 표시 기간 동안, 턴-오프 레벨의 주사 신호가 상기 제2 주사 라인으로 공급되고,
    상기 표시 기간 동안, 데이터 전압이 상기 데이터 라인으로 공급되는 것을 특징으로 하는 표시 장치.
  4. 제2항에 있어서,
    상기 센싱 기간 동안, 턴-온 레벨의 주사 신호가 상기 제1 주사 라인으로 공급되고,
    상기 센싱 기간 동안, 턴-온 레벨의 상기 주사 신호가 상기 제2 주사 라인으로 공급되고,
    상기 센싱 기간 동안, 센싱 데이터 전압이 상기 데이터 라인으로 공급되는 것을 특징으로 하는 표시 장치.
  5. 제2항에 있어서,
    상기 센싱 기간 동안, 턴-온 레벨의 주사 신호가 상기 제1 주사 라인으로 공급되고,
    상기 센싱 기간 동안, 턴-온 레벨의 상기 주사 신호가 상기 제2 주사 라인으로 공급되고,
    상기 센싱 기간 동안, 센싱 데이터 전압이 상기 데이터 라인으로 공급되고,
    상기 센싱 기간 동안, 상기 제2 전원의 전압이 제1 레벨에서 제2 레벨로 상승된 상태로 유지되는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 센싱부는,
    제1 제어 라인과 연결되는 게이트 전극과, 상기 센싱 라인과 연결되는 제1 전극과, 제3 노드에 연결되는 제2 전극을 포함하는 제1 센싱 트랜지스터;
    제2 제어 라인과 연결되는 게이트 전극과, 기준 전원과 연결되는 제1 전극과, 상기 제3 노드에 연결되는 제2 전극을 포함하는 제2 센싱 트랜지스터;
    상기 제2 제어 라인과 연결되는 게이트 전극과, 상기 센싱 라인과 연결되는 제1 전극과, 제4 노드에 연결되는 제2 전극을 포함하는 제3 센싱 트랜지스터;
    상기 제4 노드에 연결되는 제1 단자와, 제5 노드에 연결되는 제2 단자를 포함하는 제1 저항;
    상기 제1 제어 라인과 연결되는 게이트 전극과, 상기 기준 전원과 연결되는 제1 전극 및 상기 제4 노드에 연결되는 제2 전극을 포함하는 제4 센싱 트랜지스터;
    상기 제5 노드에 연결되는 제1 단자와, 제6 노드에 연결되는 제2 단자를 포함하는 제2 저항;
    상기 제3 노드에 연결되는 제1 입력 단자와, 상기 제6 노드에 연결되는 제2 입력 단자와, 출력 단자를 포함하는 증폭기; 및
    상기 제6 노드에 연결되는 제1 단자와, 상기 출력 단자와 연결되는 제2 단자를 포함하는 제3 저항을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서,
    상기 센싱 기간 동안, 턴-온 레벨의 제어 신호가 상기 제1 제어 라인으로 공급되고,
    상기 센싱 기간 동안, 턴-오프 레벨의 제어 신호가 상기 제2 제어 라인으로 공급되는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서,
    상기 증폭기는,
    상기 제3 노드의 전압 및 상기 기준 전원의 전압에 기초하여 제1 출력 전압을 출력하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서,
    상기 보상부는,
    상기 제1 출력 전압의 제1 출력 전압값과 미리 설정된 기준 전압값에 기초하여 상기 제2 노드의 전압의 변화량을 계산하고,
    상기 변화량이 클수록 상기 전류 보상값을 증가시키는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서,
    상기 보상부는,
    상기 기준 전압값에 대한 상기 제2 노드의 전압의 센싱값의 비율인 감소율을 계산하고,
    미리 저장된 룩업 테이블에서 감소율 데이터에 대응되는 보상량 데이터를 추출하고,
    추출된 상기 보상량 데이터로부터 상기 전류 보상값을 산출하는 것을 특징으로 하는 표시 장치.
  11. 제9항에 있어서,
    상기 보상부는,
    상기 제2 노드의 전압의 센싱값에 대한 상기 기준 전압값의 비율에 기초하여 상기 전류 보상값으로 산출하는 것을 특징으로 하는 표시 장치.
  12. 제6항에 있어서,
    센싱 기간 동안, 턴-오프 레벨의 제어 신호가 상기 제1 제어 라인으로 공급되고,
    상기 센싱 기간 동안, 턴-온 레벨의 제어 신호가 상기 제2 제어 라인으로 공급되는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서,
    상기 증폭기는,
    상기 제5 노드의 전압 및 상기 기준 전원의 전압에 기초하여 제2 출력 전압을 출력하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서,
    상기 보상부는,
    상기 제2 출력 전압의 제2 출력 전압값과 및 미리 설정된 기준 전류값에 기초하여 센싱 전류의 변화량을 계산하고,
    상기 변화량에 기초하여 상기 전류 보상값을 산출하는 것을 특징으로 하는 표시 장치.
  15. 제1항에 있어서,
    상기 센싱부는,
    제1 센싱 기간 동안, 상기 제2 노드의 전압을 센싱하여 제1 센싱값을 출력하고,
    상기 제1 센싱 기간과 중복되지 않는 제2 센싱 기간 동안, 센싱 전류를 센싱하여 제2 센싱값을 출력하는 것을 특징으로 하는 표시 장치.
  16. 화소에 포함된 복수의 발광 다이오드들에 인가되는 전압을 센싱하는 전압 센싱 단계;
    상기 전압 및 미리 설정된 기준 전압에 기초하여 단락(Short)된 불량 발광 다이오드가 상기 화소에 존재하는지 여부를 검출하는 불량 발광 다이오드 검출 단계; 및
    상기 불량 발광 다이오드가 검출되는 경우, 상기 화소에 대한 전류 보상값을 산출하되, 상기 전압이 작을수록 상기 전류 보상값을 증가시키는 전류 보상값 산출 단계를 포함하는 표시 장치의 구동 방법.
  17. 제16항에 있어서,
    상기 화소는,
    제1 노드에 연결되는 게이트 전극과, 제1 전원에 연결되는 제1 전극과, 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터;
    상기 제2 노드에 연결되는 애노드와, 캐소드를 포함하는 제1 발광 다이오드; 및
    상기 제1 발광 다이오드의 캐소드와 직렬 연결되는 애노드와, 제2 전원과 연결되는 캐소드를 포함하는 제2 발광 다이오드를 포함하고,
    상기 전압 센싱 단계는,
    상기 제2 노드의 전압을 센싱하는 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제17항에 있어서,
    상기 불량 발광 다이오드 검출 단계는,
    상기 제2 노드의 전압이 상기 기준 전압보다 작은 경우, 상기 불량 발광 다이오드가 존재하는 것으로 판단하는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제18항에 있어서,
    상기 전류 보상값 산출 단계는,
    상기 제2 노드의 전압과 상기 기준 전압에 기초하여 상기 제2 노드의 전압의 변화량을 계산하고,
    상기 변화량이 클수록 상기 전류 보상값을 증가시키는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020190169047A 2019-12-17 2019-12-17 표시 장치 및 이의 구동 방법 KR20210077855A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190169047A KR20210077855A (ko) 2019-12-17 2019-12-17 표시 장치 및 이의 구동 방법
US17/757,689 US11922839B2 (en) 2019-12-17 2020-11-27 Display device and operating method therefor
CN202080088380.2A CN114902319A (zh) 2019-12-17 2020-11-27 显示装置及操作显示装置的方法
PCT/KR2020/017176 WO2021125614A1 (ko) 2019-12-17 2020-11-27 표시 장치 및 이의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190169047A KR20210077855A (ko) 2019-12-17 2019-12-17 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20210077855A true KR20210077855A (ko) 2021-06-28

Family

ID=76478402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190169047A KR20210077855A (ko) 2019-12-17 2019-12-17 표시 장치 및 이의 구동 방법

Country Status (4)

Country Link
US (1) US11922839B2 (ko)
KR (1) KR20210077855A (ko)
CN (1) CN114902319A (ko)
WO (1) WO2021125614A1 (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207914B2 (en) 2005-11-07 2012-06-26 Global Oled Technology Llc OLED display with aging compensation
JP2014123583A (ja) 2011-04-11 2014-07-03 Sharp Corp 発光装置、発光装置の製造方法、照明装置、バックライトおよび表示装置
KR101493226B1 (ko) 2011-12-26 2015-02-17 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 구동 회로의 특성 파라미터 측정 방법 및 장치
KR102104254B1 (ko) 2013-12-31 2020-04-24 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
US9741286B2 (en) * 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
KR102262858B1 (ko) * 2015-05-29 2021-06-09 엘지디스플레이 주식회사 데이터 드라이버, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20170064163A (ko) 2015-11-30 2017-06-09 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR102478671B1 (ko) 2015-12-24 2022-12-19 엘지디스플레이 주식회사 에러 픽셀 검출용 유기발광 표시장치와 그 구동방법
KR102604368B1 (ko) 2016-07-28 2023-11-22 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 구동 회로, 컨트롤러 및 구동방법
KR102549884B1 (ko) * 2016-09-01 2023-07-03 엘지디스플레이 주식회사 표시장치 및 이의 리페어 방법
KR102407848B1 (ko) 2017-09-11 2022-06-13 삼성디스플레이 주식회사 퀀텀-나노 발광 다이오드 픽셀 및 퀀텀-나노 발광 다이오드 디스플레이 장치
KR102448353B1 (ko) 2017-10-31 2022-09-27 엘지디스플레이 주식회사 표시 장치
KR102435096B1 (ko) * 2017-12-20 2022-08-23 엘지디스플레이 주식회사 전계 발광 표시장치와 그 불량 픽셀 관리 방법
TWI706395B (zh) 2019-01-25 2020-10-01 友達光電股份有限公司 畫素電路及其檢測方法

Also Published As

Publication number Publication date
WO2021125614A1 (ko) 2021-06-24
US11922839B2 (en) 2024-03-05
CN114902319A (zh) 2022-08-12
US20230014815A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US20200211475A1 (en) Driving controller, display device including the same and driving method of display device
KR102212424B1 (ko) 표시 장치 및 표시 장치 구동방법
JP2019028426A (ja) 電界発光表示装置及びその駆動方法
KR20180057752A (ko) 표시 장치
KR102501659B1 (ko) 플리커 정량화 시스템 및 이의 구동 방법
KR20150025953A (ko) 유기 발광 표시 장치
KR102084711B1 (ko) 표시 장치 및 표시 장치 구동방법
KR20170060219A (ko) 유기 발광 표시 장치
US11049474B2 (en) Display device
KR102648976B1 (ko) 전계발광표시장치 및 이의 구동방법
US10504435B2 (en) Pixel and an organic light-emitting display apparatus
KR20210012093A (ko) 표시장치의 열화 보상 방법
US11610549B2 (en) Pixel driving circuit and driving method therefor, display panel and display device
KR20170005938A (ko) 전류 센서 및 그를 포함하는 유기전계발광 표시장치
US20240096258A1 (en) Display device and driving method thereof
US10762842B2 (en) Controller, display device and method for controlling to reduce degradation of image quality with use
US11735092B2 (en) Display device and method of driving the same
KR20210089819A (ko) 표시 장치 및 그 구동 방법
KR20150035073A (ko) 유기발광소자표시장치 및 그 구동방법
KR102414311B1 (ko) 유기발광표시장치 및 그 휘도제어방법
US11922839B2 (en) Display device and operating method therefor
KR102649826B1 (ko) 유기발광 표시장치 및 그 구동 방법
US20210256892A1 (en) Display device
US11817058B2 (en) Light emitting display device and method of driving the same
KR102626055B1 (ko) 표시 패널의 검사 장치 및 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal