WO2018163631A1 - 電源装置及び電源装置の制御方法 - Google Patents

電源装置及び電源装置の制御方法 Download PDF

Info

Publication number
WO2018163631A1
WO2018163631A1 PCT/JP2018/002042 JP2018002042W WO2018163631A1 WO 2018163631 A1 WO2018163631 A1 WO 2018163631A1 JP 2018002042 W JP2018002042 W JP 2018002042W WO 2018163631 A1 WO2018163631 A1 WO 2018163631A1
Authority
WO
WIPO (PCT)
Prior art keywords
period
voltage
switching element
input voltage
transformer
Prior art date
Application number
PCT/JP2018/002042
Other languages
English (en)
French (fr)
Inventor
魁元 張
隆章 佐野
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to DE112018001236.0T priority Critical patent/DE112018001236T5/de
Priority to JP2019504368A priority patent/JPWO2018163631A1/ja
Publication of WO2018163631A1 publication Critical patent/WO2018163631A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/40—Means for preventing magnetic saturation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a power supply device and a control method for the power supply device.
  • This application claims priority based on Japanese Patent Application No. 2017-045257 filed on Mar. 9, 2017, and incorporates all the description content described in the above Japanese application.
  • the DC / DC converter includes an active clamp type DC / DC converter.
  • an active clamp type DC / DC converter a series circuit of a primary winding of a transformer and a main switching element is connected to a DC power supply, and an active clamp circuit including a capacitor and an auxiliary switching element is connected to both ends of the primary winding. ing. Then, by alternately turning on and off the main switching element and the auxiliary switching element at a required duty ratio, the magnetizing energy and leakage energy of the transformer are circulated through the capacitor of the active clamp circuit, thereby improving the power conversion efficiency. be able to.
  • the power supply apparatus includes a transformer, a first switching element connected in series to a primary winding of the transformer, a first capacitor connected in parallel to the first switching element, and the primary winding.
  • a power supply device in which an input voltage is applied to a primary winding of the transformer, the voltage acquisition unit acquiring an input voltage during a period in which the first switching element is on, and the first switching Whether the transformer is magnetically saturated based on the input voltage acquired in the first period when the element is on and the input voltage acquired in the second period that is a predetermined period before the first period
  • the and a determining unit or the control unit controls the on / off the first switching element based on a determination result of the determination unit.
  • a control method for a power supply apparatus includes a transformer, a first switching element connected in series to a primary winding of the transformer, a first capacitor connected in parallel to the first switching element, A series circuit of a second switching element and a second capacitor connected in parallel to the primary winding, and on / off of the first switching element and the second switching element are controlled based on a required duty ratio.
  • a power supply device control method in which an input voltage is applied to a primary winding of the transformer, wherein the voltage acquisition unit acquires an input voltage during a period when the first switching element is on. , Based on the input voltage acquired in the first period when the first switching element is on and the input voltage acquired in the second period before the first period. Nsu it is determined the determination unit whether magnetic saturation, the control unit controls the on / off the first switching element based on a determination result of the determination unit.
  • an object of the present invention is to provide a power supply apparatus and a control method for the power supply apparatus that can prevent magnetic saturation of the transformer.
  • the power supply device includes a transformer, a first switching element connected in series to the primary winding of the transformer, a first capacitor connected in parallel to the first switching element, A series circuit of a second switching element and a second capacitor connected in parallel to the primary winding, and on / off of the first switching element and the second switching element are controlled based on a required duty ratio.
  • a power supply device that applies an input voltage to the primary winding of the transformer, the voltage acquisition unit acquiring an input voltage during a period when the first switching element is on, and the first The transformer is magnetically saturated based on the input voltage acquired in the first period when one switching element is on and the input voltage acquired in the second period that is a predetermined period before the first period. Or a whether a determination unit for, the control unit controls the on / off the first switching element based on a determination result of the determination unit.
  • the method of controlling the power supply device includes a transformer, a first switching element connected in series to the primary winding of the transformer, and a first connected in parallel to the first switching element.
  • a control unit for controlling the off-state wherein the input voltage is applied to the primary winding of the transformer, wherein the input voltage during the on-period of the first switching element is a voltage acquisition unit. Is acquired based on the input voltage acquired in the first period when the first switching element is on and the input voltage acquired in the second period before the first period.
  • the transformer determines the determination unit whether magnetic saturation, the control unit controls the on / off the first switching element based on a determination result of the determination unit.
  • the voltage acquisition unit acquires an input voltage during a period in which the first switching element is on.
  • the input voltage acquired by the voltage acquisition unit is a voltage corresponding to (or equivalent to) the actual input voltage applied to the power supply apparatus, and may be a voltage lower than the actual input voltage. it can.
  • the determination unit magnetically saturates the transformer based on the input voltage acquired in the first period when the first switching element is on and the input voltage acquired in the second period before the first period. It is determined whether or not.
  • the predetermined period can be set to the switching period of the first switching element and the second switching element, for example.
  • the second period can be (n ⁇ 1) periods.
  • the rapid fluctuation of the input voltage is determined based on the input voltage acquired in the first period and the second period. For example, when the rate of change (or amount of change) of the voltage acquired in the first period (for example, n period) is larger than the voltage acquired in the second period (for example, (n ⁇ 1) period) It can be determined that the transformer is magnetically saturated before the transformer reaches magnetic saturation.
  • the control unit controls on / off of the first switching element based on the determination result of the determination unit. For example, when the determination unit determines that magnetic saturation occurs, the control unit can control on / off of the first switching element before magnetic saturation occurs. Thereby, magnetic saturation of the transformer can be prevented beforehand.
  • the determination unit is configured such that the ratio of the input voltage acquired in the first period to the input voltage acquired in the second period is greater than or equal to a predetermined upper limit value or When the ratio is equal to or lower than a predetermined lower limit value, it is determined that the transformer is magnetically saturated.
  • the determination unit Determined as magnetic saturation.
  • the second period is (n-1) cycles, the input voltage acquired in the second period is V (n-1), the first period is n cycles, and the input is acquired in the first period
  • the voltage is V (n).
  • the determination unit can determine that the transformer is magnetically saturated when V (n) ⁇ X1 ⁇ V (n ⁇ 1).
  • the upper limit value X1 can be a threshold that can be determined to be magnetic saturation before the transformer reaches magnetic saturation. That is, the transformer does not reach magnetic saturation at the time when V (n) is acquired, but may be a threshold value that can determine that the transformer is magnetically saturated at a time later than that time.
  • the determination unit can determine that the transformer is magnetically saturated when V (n) ⁇ X2 ⁇ V (n ⁇ 1).
  • the lower limit value X2 can be a threshold that can be determined to be magnetic saturation before the transformer reaches magnetic saturation.
  • the control unit when the ratio is equal to or higher than the upper limit value, the control unit has an on period of the first switching element shorter than an on period based on the required duty ratio. The on / off of the first switching element is controlled so that
  • control unit controls on / off of the first switching element so that the on period of the first switching element is shorter than the on period based on the required duty ratio.
  • the ratio is equal to or higher than the upper limit value, that is, when V (n) ⁇ X1 ⁇ V (n ⁇ 1), the voltage applied to the transformer during the ON period of the first switching element (for example, the positive voltage) ) Towards excessive and the excitation current at the positive electrode increases, so that the magnetic energy at the positive electrode and the negative electrode becomes unbalanced (magnetic energy at the positive electrode> magnetic energy at the negative electrode), which may lead to magnetic saturation.
  • the ON / OFF of the first switching element is controlled so that the ON period of the first switching element is shorter than the ON period based on the required duty ratio.
  • the voltage applied to the transformer for example, the voltage of the positive electrode
  • the transformer it is possible to prevent the transformer from being magnetically saturated by bringing the magnetic energy at the positive electrode and the negative electrode close to a balanced state.
  • the control unit when the ratio is equal to or lower than the lower limit value, the control unit is configured such that the ON period of the first switching element is longer than the ON period based on the required duty ratio.
  • the on / off of the first switching element is controlled so that
  • control unit controls on / off of the first switching element so that the on period of the first switching element is longer than the on period based on a required duty ratio.
  • the ratio is equal to or lower than the lower limit value, that is, when V (n) ⁇ X2 ⁇ V (n ⁇ 1), the voltage applied to the transformer during the ON period of the first switching element (for example, the positive voltage) ) Towards excessive and insufficient, and the excitation current at the positive electrode decreases, so that the magnetic energy at the positive electrode and the negative electrode becomes an unbalanced state (magnetic energy of the positive electrode ⁇ magnetic energy of the negative electrode), which may lead to magnetic saturation.
  • the ON / OFF of the first switching element is controlled so that the ON period of the first switching element becomes longer than the ON period based on the required duty ratio.
  • the voltage applied to the transformer for example, the positive voltage
  • the transformer it is possible to prevent the transformer from being magnetically saturated by bringing the magnetic energy at the positive electrode and the negative electrode close to a balanced state.
  • the power supply device has a binary output unit that outputs one of two values depending on whether the ratio is equal to or higher than the upper limit value or whether the ratio is equal to or lower than the lower limit value. And an insulated transmission element that transmits the binary output from the binary output unit, and the determination unit determines whether or not the transformer is magnetically saturated according to the output of the insulated transmission element .
  • the binary output unit outputs one of the binary values depending on whether the ratio is equal to or higher than the upper limit value or whether the ratio is equal to or lower than the lower limit value.
  • the binary output unit can be configured by a circuit including a comparator, for example, and includes one comparator that inputs the ratio and the upper limit value, and another comparator that receives the ratio and the lower limit value, respectively. Can do.
  • the insulated transmission element transmits the binary output from the binary output unit.
  • the insulated transmission element can be constituted by a photocoupler, for example, and can electrically insulate the input side and the output side.
  • the determination unit determines whether or not the transformer is magnetically saturated according to the output of the insulated transmission element.
  • the fluctuation of the input voltage can be transmitted to the determination unit by a digital signal.
  • a digital signal when an input voltage change is transmitted as an analog signal, separate insulation is used to ensure electrical insulation between the primary side of the power supply (such as a circuit to which the input voltage is applied) and the determination unit. A transformer or the like is required, which is expensive.
  • the binary output unit and the insulation type transmission element the fluctuation of the input voltage can be transmitted to the determination unit by an electrically insulated digital signal, which can be realized at low cost.
  • the power supply device is connected between input terminals to which an input voltage is applied, a first voltage dividing circuit in which a plurality of resistors are connected in series, and is connected between the input terminals. And a second voltage dividing circuit connected in series, and the voltage acquisition unit acquires an input voltage in the first period from the first voltage dividing circuit, and from the second voltage dividing circuit, the voltage dividing unit An input voltage in the second period is acquired.
  • the first voltage dividing circuit is connected between input terminals to which an input voltage is applied, and a plurality of resistors are connected in series.
  • the second voltage dividing circuit is connected between input terminals, and a resistor and a capacitor are connected in series.
  • the voltage acquisition unit acquires the input voltage in the first period (for example, n cycles) from the first voltage dividing circuit. Specifically, when the voltage VIN (n) applied to the first voltage dividing circuit is V (n) and the voltage divided by the plurality of resistors of the first voltage dividing circuit is V (n), the voltage acquisition unit V (n) is acquired.
  • the voltage acquisition unit acquires the input voltage in the second period (for example, (n ⁇ 1) period) from the second voltage dividing circuit. Specifically, the voltage acquisition unit can acquire the voltage at the connection point between the resistor and the capacitor. By setting the time constant for charging or discharging the capacitor via the resistor to be equal to a predetermined period (that is, the time from the (n ⁇ 1) period to the n period), the voltage acquisition unit can The voltage V (n ⁇ 1) can be acquired from the second voltage dividing circuit at the timing of acquiring the voltage V (n) from the circuit.
  • the power supply device includes a first voltage dividing circuit connected between one end side of the secondary winding of the transformer and a predetermined ground level, and a plurality of resistors connected in series, and the one end And a second voltage dividing circuit in which a resistor and a capacitor are connected in series, and the voltage acquisition unit is connected to the first voltage dividing circuit from the first voltage dividing circuit in the first period. An input voltage is acquired, and an input voltage in the second period is acquired from the second voltage dividing circuit.
  • the first voltage dividing circuit is connected between one end of the secondary winding of the transformer and a predetermined ground level, and a plurality of resistors are connected in series.
  • the second voltage dividing circuit is connected between one end of the secondary winding of the transformer and a predetermined ground level, and a resistor and a capacitor are connected in series.
  • the voltage acquisition unit acquires the input voltage in the first period (for example, n cycles) from the first voltage dividing circuit.
  • the winding ratio of the primary and secondary windings of the transformer is 1: N
  • the voltage applied to the first voltage dividing circuit is N ⁇ VIN (n)
  • the first voltage dividing circuit When the voltage divided by the plurality of resistors is V (n), the voltage acquisition unit acquires the voltage V (n).
  • the voltage acquisition unit acquires the input voltage in the second period (for example, (n ⁇ 1) period) from the second voltage dividing circuit. Specifically, the voltage acquisition unit can acquire the voltage at the connection point between the resistor and the capacitor. By setting the time constant for charging or discharging the capacitor via the resistor to be equal to a predetermined period (that is, the time from the (n ⁇ 1) period to the n period), the voltage acquisition unit can The voltage V (n ⁇ 1) can be acquired from the second voltage dividing circuit at the timing of acquiring the voltage V (n) from the circuit.
  • FIG. 1 is an explanatory diagram illustrating an example of a circuit configuration of the power supply apparatus 100 according to the present embodiment.
  • the power supply apparatus 100 according to the present embodiment includes terminals A and B on the input side and terminals C and D on the output side.
  • a DC power supply (not shown) is connected to the terminals A and B on the input side, and the output side A load is connected to the terminals C and D.
  • the power supply device 100 is, for example, a step-down converter.
  • the power supply apparatus 100 includes a transformer 30, a MOSFET (Metal / Oxide / Semiconductor / Field / Effect / Transistor, hereinafter referred to as "FET") 11 as a first switching element, a capacitor 21 as a first capacitor, and a second switching element.
  • the FET 11 and FET 12 each have a body diode.
  • a voltage detector 70 is connected between the terminals A and B.
  • the terminal A is connected to one end of the primary winding 31 of the transformer 30.
  • the other end of the primary winding 31 is connected to the drain of the FET 11.
  • the source of the FET 11 is connected to the terminal B.
  • a capacitor 21 (resonance capacitor) is connected between the drain and source of the FET 11.
  • a series circuit of the FET 12 and the capacitor 22 is connected to both ends of the primary winding 31.
  • a series circuit of the FET 12 and the capacitor 22 constitutes an active clamp circuit.
  • one end of the capacitor 22 is connected to one end of the primary winding 31, and the drain of the FET 12 is connected to the other end of the capacitor 22.
  • the source of the FET 12 is connected to the other end of the primary winding 31.
  • the cathode of the diode 41 is connected to one end of the secondary winding 32 of the transformer 30, and the anode of the diode 41 is connected to the terminal D (ground level).
  • the other end of the secondary winding 32 is connected to the cathode of the diode 42 and one end of the inductor 61.
  • the anode of the diode 42 is connected to the anode of the diode 41.
  • the anodes of the diode 41 and the diode 42 are connected to each other.
  • the present invention is not limited to this, and the cathodes of the diode 41 and the diode 42 are connected to each other. It may be configured.
  • the other end of the inductor 61 is connected to the terminal C.
  • a capacitor 23 is connected between the terminals C and D.
  • the control unit 50 outputs a gate voltage to the gates of the FETs 11 and 12.
  • the control unit 50 includes a determination unit 51 and the like.
  • FIG. 2 is an explanatory diagram showing an example of the circuit configuration of the voltage detection unit 70 of the present embodiment.
  • the voltage detection unit 70 includes resistors 711, 712, and 721, a capacitor 722, multiplication circuits 73 and 74, comparators 75 and 76, a NAND circuit 77, a photo coupler 78, and the like.
  • the comparators 75 and 76 and the multiplication circuits 73 and 74 have a function as a voltage acquisition unit.
  • resistors 711 and 712 are connected in series between the terminals A and B.
  • a resistor 721 and a capacitor 722 are connected in series between the connection point of the resistors 711 and 712 and the terminal B.
  • the connection points of the resistors 711 and 712 are connected to the inverting input terminal of the comparator 75 and the non-inverting input terminal of the comparator 76, respectively.
  • a connection point between the resistor 721 and the capacitor 722 is connected to input terminals of the multiplication circuits 73 and 74, respectively.
  • the multiplication circuit 73 multiplies the input voltage by X1 and outputs it from the output terminal.
  • the output terminal of the multiplier circuit 73 is connected to the non-inverting input terminal of the comparator 75.
  • the multiplication circuit 74 multiplies the input voltage by X2 and outputs it from the output terminal.
  • the output terminal of the multiplier circuit 74 is connected to the inverting input terminal of the comparator 76.
  • the output terminals of the comparators 75 and 76 are connected to the input terminal of the NAND circuit 77.
  • the output terminal of the NAND circuit 77 is connected to the input side of the photocoupler 78, and the output side of the photocoupler 78 is connected to the control unit 50.
  • a series circuit of resistors 711 and 712 connected between the terminals A and B constitutes a first voltage dividing circuit 71. That is, the first voltage dividing circuit 71 outputs the voltage V obtained by dividing the input voltage VIN applied between the terminals A and B to the inverting input terminal of the comparator 75 and the non-inverting input terminal of the comparator 76.
  • a series circuit of resistors 711 and 721 and a capacitor 722 connected between the terminals A and B constitutes a second voltage dividing circuit 72. That is, the second voltage dividing circuit 72 outputs a voltage V obtained by dividing the input voltage VIN applied between the terminals A and B to the multiplying circuits 73 and 74.
  • the time constant for charging or discharging the capacitor 722 via the resistor 721 is set to about the switching period (predetermined period) of the power supply device 100, so that the first voltage dividing circuit 71
  • the voltage detected by the second voltage dividing circuit 72 can be delayed by a predetermined period (the switching period of the FETs 11 and 12 of the power supply device 100) with respect to the detected voltage V. That is, as shown in FIG. 2, the voltage V (n ⁇ 1) can be acquired from the second voltage dividing circuit 72 at the timing when the voltage V (n) is acquired from the first voltage dividing circuit 71.
  • the voltage V (n) is an n-cycle voltage
  • the voltage V (n-1) is an (n-1) -cycle voltage.
  • the multiplication circuit 73 outputs a voltage X1 ⁇ V (n ⁇ 1) obtained by multiplying the voltage V (n ⁇ 1) by X1.
  • the coefficient X1 is an upper limit value.
  • the multiplication circuit 74 outputs a voltage X2 ⁇ V (n ⁇ 1) obtained by multiplying the voltage V (n ⁇ 1) by X2.
  • the coefficient X2 is a lower limit value.
  • the comparator 75 functions as a voltage acquisition unit and a binary output unit. When the voltage V (n) ⁇ the voltage X1 ⁇ V (n ⁇ 1), the comparator 75 outputs 0 (low level) and the voltage V ( If n) ⁇ voltage X1 ⁇ V (n ⁇ 1), 1 (high level) is output. That is, the comparator 75 outputs 0 when the ratio of the voltage V (n) detected in the n period to the voltage V (n ⁇ 1) detected in the (n ⁇ 1) period is equal to or higher than the upper limit value X1. .
  • the comparator 76 functions as a voltage acquisition unit and a binary output unit. When the voltage V (n) ⁇ the voltage X2 ⁇ V (n ⁇ 1), the comparator 76 outputs 0 (low level) and the voltage V ( When n)> voltage X2 ⁇ V (n ⁇ 1), 1 (high level) is output. That is, the comparator 76 outputs 0 when the ratio of the voltage V (n) detected in the n period to the voltage V (n ⁇ 1) detected in the (n ⁇ 1) period is equal to or lower than the lower limit value X2. .
  • the NAND circuit 77 When either of the comparators 75 and 76 outputs 0, the NAND circuit 77 outputs 1 (high level) to drive the photocoupler 78, and the photocoupler 78 outputs 1 (high level) to the control unit 50. Output.
  • the control unit 50 determines that the ratio of the voltage V (n) detected in the n period to the voltage V (n ⁇ 1) detected in the (n ⁇ 1) period is equal to or higher than the upper limit value X1, or ( n-1)
  • the voltage detector 70 sets 1 (high level). Can be acquired.
  • the unit 50 determines whether the ratio of the voltage V (n) detected in the n period to the voltage V (n ⁇ 1) detected in the (n ⁇ 1) period is equal to or more than the upper limit value X1, or (n ⁇ 1) It is possible to distinguish and determine whether the ratio of the voltage V (n) detected in the n period to the voltage V (n ⁇ 1) detected in the period is equal to or lower than the lower limit value X2.
  • FIG. 3 is a time chart showing an example of the waveform of each part of the power supply apparatus 100 of the present embodiment.
  • the waveforms of the gate voltage of the FET 11, the gate voltage of the FET 12, the voltage of the transformer 30 (also referred to as transformer voltage), and the exciting current of the transformer 30 are schematically shown from the top. Since the waveform of each part is schematically illustrated for convenience, the actual waveform of each part may be different.
  • the period T is divided into four periods D1, D2, D3, and D4.
  • the period T is a predetermined period and is a switching period of the FETs 11 and 12.
  • the switching period is, for example, about 100 kHz, but is not limited to this.
  • the period D1 is an ON period of the FET 11, and the FET 11 is repeatedly turned on / off at a predetermined duty ratio (D1 / T).
  • the voltage V1 of the positive electrode of the transformer 30 is applied. Further, the excitation current increases linearly.
  • the period D3 is an ON period of the FET 12, and the FET 12 is repeatedly turned on / off at a predetermined duty ratio (D3 / T).
  • the voltage V2 of the negative electrode of the transformer 30 is applied.
  • the excitation current decreases linearly. In the state where the magnetic energy of the transformer 30 is balanced, the equation V1 ⁇ D1 ⁇ V2 ⁇ D3 holds.
  • the periods D2 and D4 are periods in which both the FET 11 and the FET 12 are turned off. Next, the operation state of the power supply apparatus 100 in each period D1 to D4 will be described in order.
  • FIG. 4 is an explanatory diagram illustrating an example of an operation state in the period D1 of the power supply device 100 according to the present embodiment.
  • the FET 11 is turned on and the FET 12 is turned off under the control of the control unit 50.
  • the power supply voltage on the input side is applied to the primary winding of the transformer 30, and the voltage of the primary winding becomes positive.
  • the voltage of the secondary winding also becomes positive, the diode 41 becomes conductive, and a load current flows through the load.
  • the total of the load current and the excitation current flows through the primary winding 31 of the transformer 30. As shown in FIG. 3, the excitation current increases linearly.
  • FIG. 3 the excitation current increases linearly.
  • Lm represents the exciting inductance of the transformer 30, and Ls represents the leakage inductance.
  • Ls represents the leakage inductance.
  • the magnetic flux generated by the load currents flowing on the primary side and the secondary side of the transformer 30 cancel each other, whereas the excitation current creates a magnetic flux, which is one of the factors that determine whether the transformer 30 is magnetically saturated. Is the excitation current.
  • FIG. 5 is an explanatory diagram illustrating an example of an operation state in the period D2 of the power supply device 100 according to the present embodiment.
  • the FET 11 is turned off.
  • the FET 12 remains off.
  • the capacitor Cs (21) is charged and the exciting current is maintained.
  • the capacitor 21 is also referred to as a capacitor Cs.
  • the diode 41 becomes reverse biased and becomes non-conductive. The load current flowing in the diode 41 flows through the diode 42.
  • FIG. 6 is an explanatory diagram illustrating an example of an operation state in the period D3 of the power supply device 100 according to the present embodiment.
  • the FET 12 is turned on.
  • the FET 11 remains off.
  • the voltage of the capacitor 22 is applied to the transformer 30 in the reverse direction (negative voltage direction)
  • the exciting current of the transformer 30 decreases, and the excitation of the transformer 30 is reset. Transition to the state.
  • the excitation current of the transformer 30 reverses (becomes negative, the current direction is reversed), the energy stored in the capacitor 22 is released, and the energy is stored in the leakage inductance Ls of the transformer 30.
  • FIG. 7 is an explanatory diagram illustrating an example of an operation state in the period D4 of the power supply apparatus 100 according to the present embodiment.
  • the FET 12 is turned off, and the FET 11 remains off.
  • resonance occurs due to the transformer 30 (more specifically, the leakage inductance Ls) and the capacitor Cs.
  • the diode 42 includes a load current Il flowing through the load (shown by a solid line in the figure), an excitation current Im (shown by a broken line in the figure), a transformer 30 (a leakage inductance Ls of the transformer 30), and a resonance of the capacitor Cs.
  • Resonance current Ir (indicated by a one-dot chain line in the figure) flows.
  • the load current Il flows through the diode 42, the inductor 61, and the closed loop of the load.
  • the load current Il becomes a constant value by relatively increasing the inductance of the inductor 61.
  • the exciting current Im flows through the closed loop of the transformer 30 and the diodes 42 and 41. In the period D4, since the voltage applied to the excitation inductance Lm is substantially zero, the excitation current Im is maintained.
  • FIG. 8 is a schematic diagram showing the relationship between the input voltage and the output voltage of the power supply apparatus 100 of the present embodiment.
  • the switching cycle is T
  • the period during which the FET 11 is on is D (corresponding to the period D1 in FIG. 3).
  • the horizontal axis indicates time.
  • the power supply apparatus 100 outputs magnetic energy to the transformer 30 during the period D in which the FET 11 is on in the switching period (predetermined period) T, and is output by the power applied to the transformer 30 during the period D. Electric power is supplied to the load. Although not shown in FIG. 8, during the period in which the FET 12 is on (corresponding to the period D3 in FIG. 3), magnetic energy is released and a magnetic reset is performed.
  • FIG. 9 is a time chart showing an example of a method for determining the duty ratio of the FET 11 of the power supply device 100 of the present embodiment.
  • the upper diagram shows the input voltage VIN, and the lower diagram shows the duty ratio of the FET 11.
  • the horizontal axis indicates time.
  • VOUT is a predetermined output voltage and is a constant value.
  • the FET 11 is turned on only for a period corresponding to Dt (n), and the input voltage in the n period is VIN (n).
  • the control unit 50 determines the duty ratio of the FET 11 in a certain cycle based on the input voltage in the previous cycle. Therefore, even if the input voltage VIN varies within the allowable range, a required output voltage can be output by adjusting the duty ratio of the FET 11.
  • Each of the duty ratios Dt (n ⁇ 1), Dt (n), and Dt (n + 1) is an input voltage based on a predetermined duty ratio that is predetermined for outputting a predetermined output voltage (output power). This is a finely adjusted duty ratio due to fluctuations in, and can be called a required duty ratio.
  • the case where the input voltage fluctuates rapidly is, for example, a case where a delay occurs in tracking the duty ratio.
  • FIG. 10 is a time chart showing an example of duty ratio tracking when the input voltage increases rapidly.
  • the upper diagram shows the input voltage VIN
  • the lower diagram shows the duty ratio of the FET 11.
  • the horizontal axis indicates time.
  • FIG. 11 is a time chart showing an example of the duty ratio tracking when the input voltage rapidly decreases.
  • the upper diagram shows the input voltage VIN
  • the lower diagram shows the duty ratio of the FET 11.
  • the horizontal axis indicates time.
  • the determination unit 51 determines whether the transformer 30 is magnetically saturated based on the input voltage acquired in the first period when the FET 11 is on and the input voltage acquired in the second period before the first period. Determine whether.
  • the predetermined period can be, for example, the switching period of the FETs 11 and 12.
  • the second period can be (n ⁇ 1) periods.
  • the input voltage acquired by the comparators 75 and 76 is a voltage corresponding to (corresponding to) the actual input voltage applied to the power supply apparatus 100, and can be a voltage lower than the actual input voltage.
  • the duty ratio may be delayed as shown in FIGS.
  • the magnetic energy of the positive electrode and the negative electrode of the transformer 30 is unbalanced, an excessive excitation current flows, and the transformer 30 may become magnetically saturated.
  • the rapid fluctuation of the input voltage is determined based on the input voltage acquired in the first period and the second period. For example, when the rate of change (or amount of change) of the voltage acquired in the first period (for example, n period) is larger than the voltage acquired in the second period (for example, (n ⁇ 1) period) It can be determined that the transformer 30 is magnetically saturated before the transformer 30 reaches magnetic saturation.
  • the control unit 50 controls on / off of the FET 11 based on the determination result of the determination unit 51. For example, when the determination unit 51 determines that magnetic saturation occurs, the control unit 50 can control on / off of the FET 11 before magnetic saturation occurs. Thereby, magnetic saturation of the transformer 30 can be prevented in advance.
  • the determination unit 51 determines that the ratio of the input voltage acquired in the first period to the input voltage acquired in the second period is greater than or equal to a predetermined upper limit value, or the ratio is a predetermined lower limit value. When it is below, it is determined that the transformer is magnetically saturated.
  • the second period is (n-1) cycles, the input voltage acquired in the second period is V (n-1), the first period is n cycles, and the input is acquired in the first period
  • the voltage is V (n).
  • the determination unit 51 obtains 1 (high level) from the voltage detection unit 70 (via the comparator 75) when V (n) ⁇ X1 ⁇ V (n ⁇ 1). It can be determined that the transformer 30 is magnetically saturated.
  • the upper limit value X1 can be a threshold value that can determine that the transformer 30 reaches magnetic saturation before reaching magnetic saturation. That is, the transformer 30 does not reach magnetic saturation at the time when V (n) is acquired, but may be a threshold value that can determine that the transformer 30 is magnetically saturated at a later time.
  • the upper limit value can be, for example, about 1.5, but is not limited thereto.
  • the determination unit 51 obtains 1 (high level) from the voltage detection unit 70 (via the comparator 76) when V (n) ⁇ X2 ⁇ V (n ⁇ 1). In this case, it can be determined that the transformer 30 is magnetically saturated.
  • the lower limit value X2 can be a threshold that can be determined to be magnetic saturation before the transformer 30 reaches magnetic saturation.
  • the lower limit value can be, for example, about 0.5, but is not limited thereto.
  • FIG. 12 is a time chart showing an example of a control method when the input voltage by the power supply apparatus 100 according to the present embodiment increases rapidly.
  • the upper diagram shows the input voltage VIN
  • the lower diagram shows the duty ratio of the FET 11.
  • the horizontal axis indicates time.
  • the period is represented by T (1), T (2), T (3), and T (4).
  • the control unit 50 determines the duty ratio Dt (2) in the cycle T (2) based on the input voltage VIN (1) in the cycle T (1).
  • the FET 11 is turned on only for a period corresponding to Dt (2), and the input voltage in the cycle T (2) is VIN (2).
  • the control unit 50 sets the duty ratio Dt (3) in the period T (3) to This is determined based on the input voltage VIN (2) at the cycle T (2).
  • the FET 11 is turned on only for a period corresponding to Dt (3), and the input voltage in the cycle T (3) is VIN (3).
  • the control unit 50 sets the duty ratio Dt (4) in the period T (4). , Smaller than a predetermined duty ratio (for example, smaller by ⁇ D).
  • the FET 11 is turned on only for a period corresponding to Dt (4), but since the duty ratio is reduced, the input voltage VIN (4) further increases in the period T (4). Even if the duty ratio is reduced, the magnetic energy input to the transformer 30 can be reduced, and the unbalanced state of the magnetic energy can be suppressed to prevent the transformer 30 from being magnetically saturated. .
  • the control unit 50 determines that the ON period of the FET 11 is required. On / off of the FET 11 is controlled so as to be shorter than the ON period based on the duty ratio.
  • the ratio is equal to or higher than the upper limit value, that is, when V (n) ⁇ X1 ⁇ V (n ⁇ 1), the voltage applied to the transformer 30 during the ON period of the FET 11 (for example, the positive voltage) is excessive.
  • the excitation current at the positive electrode increases, the magnetic energy at the positive electrode and the negative electrode becomes unbalanced (magnetic energy at the positive electrode> magnetic energy at the negative electrode), which may cause magnetic saturation.
  • the on / off of the FET 11 is controlled so that the on period of the FET 11 is shorter than the on period based on the required duty ratio.
  • the voltage applied to the transformer 30 for example, the voltage of the positive electrode
  • the transformer 30 from being magnetically saturated by bringing the magnetic energy at the negative electrode close to a balanced state.
  • FIG. 13 is a time chart showing an example of a control method when the input voltage by the power supply apparatus 100 according to the present embodiment rapidly decreases.
  • the upper diagram shows the input voltage VIN
  • the lower diagram shows the duty ratio of the FET 11.
  • the horizontal axis indicates time.
  • the period is represented by T (11), T (12), T (13), and T (14).
  • the control unit 50 determines the duty ratio Dt (12) in the cycle T (12) based on the input voltage VIN (11) in the cycle T (11).
  • the FET 11 is turned on only for a period corresponding to Dt (12), and the input voltage in the cycle T (12) is VIN (12).
  • the control unit 50 sets the duty ratio Dt (13) in the period T (13) to This is determined based on the input voltage VIN (12) in the cycle T (12).
  • the FET 11 is turned on only for a period corresponding to Dt (13), and the input voltage in the cycle T (13) is VIN (13).
  • the control unit 50 sets the duty ratio Dt (14) in the cycle T (14). , Larger than a predetermined duty ratio (for example, larger by ⁇ D).
  • the FET 11 is turned on only for a period corresponding to Dt (14), but since the duty ratio is increased, the input voltage VIN (14) further decreases in the period T (14). Even if the duty ratio is increased, the magnetic energy input to the transformer 30 can be increased and the unbalanced state of the magnetic energy can be suppressed to prevent the transformer 30 from being magnetically saturated. .
  • the control unit 50 when the ratio of the input voltage acquired in the n period to the input voltage acquired in the (n ⁇ 1) period is equal to or lower than the lower limit value X2, the control unit 50 requires the ON period of the FET 11 to be required.
  • the on / off of the FET 11 is controlled so as to be longer than the on period based on the duty ratio.
  • the voltage (for example, the positive voltage) applied to the transformer 30 during the ON period of the FET 11 is Since the excitation current at the positive electrode decreases due to excess or deficiency, the magnetic energy at the positive electrode and the negative electrode becomes an unbalanced state (magnetic energy of the positive electrode ⁇ magnetic energy of the negative electrode), which may cause magnetic saturation.
  • the ON / OFF of the switching element of the FET 11 is controlled so that the ON period of the FET 11 is longer than the ON period based on the required duty ratio.
  • the voltage applied to the transformer 30 for example, the voltage of the positive electrode
  • the transformer 30 it is possible to prevent the transformer 30 from being magnetically saturated by bringing the magnetic energy at the negative electrode close to a balanced state.
  • the timing at which the FET 11 is turned off is adjusted.
  • the timing is not limited to this, and the timing at which the FET 11 is turned on may be adjusted.
  • the comparator 75 outputs one of the two values depending on whether the ratio of the input voltage acquired in the n period to the input voltage acquired in the (n ⁇ 1) period is equal to or higher than the upper limit value X1. Further, the comparator 76 outputs one of the two values depending on whether the ratio of the input voltage acquired in the n period to the input voltage acquired in the (n ⁇ 1) period is equal to or lower than the lower limit value X2. .
  • the photocoupler 78 transmits the binary values output from the comparators 75 and 76.
  • the input side and the output side can be electrically insulated by the photocoupler 78.
  • the fluctuation of the input voltage can be transmitted to the control unit 50 (determination unit 51) by a digital signal.
  • a digital signal In general, when the fluctuation of the input voltage is transmitted as an analog signal, separate insulation is used to ensure electrical insulation between the primary side of the power supply (such as the circuit to which the input voltage is applied) and the control circuit. A transformer or the like is required, which is expensive.
  • the photocoupler 78, the comparators 75 and 76, etc. fluctuations in the input voltage can be transmitted to the control unit 50 (determination unit 51) by an electrically isolated digital signal, which can be realized at low cost. it can.
  • the first voltage dividing circuit 71 is connected between terminals A and B on the input side to which an input voltage is applied, and a plurality of resistors 711 and 712 are connected in series.
  • the second voltage dividing circuit 72 is connected between terminals A and B, and resistors 711 and 721 and a capacitor 722 are connected in series.
  • the comparator 75 (voltage acquisition unit) acquires the input voltage in the first period (for example, n cycles) from the first voltage dividing circuit 71. Specifically, when the voltage VIN (n) applied to the first voltage dividing circuit 71 and the voltage divided by the plurality of resistors 711 and 712 of the first voltage dividing circuit 71 are V (n), the comparator 75 acquires the voltage V (n). The same applies to the comparator 76.
  • the multiplication circuit 73 (voltage acquisition unit) acquires the input voltage from the second voltage dividing circuit 72 in the second period (for example, (n ⁇ 1) period). Specifically, the multiplier circuit 73 can acquire the voltage at the connection point between the resistor 721 and the capacitor 722. By setting the time constant for charging or discharging the capacitor 722 via the resistor 721 to be equal to a predetermined period (that is, the time from the (n ⁇ 1) period to the n period), the multiplier circuit 73 The voltage V (n ⁇ 1) can be acquired from the second voltage dividing circuit 72 at the timing when the voltage V (n) is acquired from the first voltage dividing circuit 71. The same applies to the multiplication circuit 74.
  • the voltage detection unit 70 is connected between the terminals A and B on the input side, but is not limited to this configuration.
  • the voltage detection unit can be provided on the secondary side of the transformer 30.
  • FIG. 14 is an explanatory diagram showing another example of the circuit configuration of the power supply apparatus 100 of the present embodiment.
  • the voltage detector 170 is connected between one end of the secondary winding 32 of the transformer 30 and a predetermined ground level. More specifically, the voltage detector 170 is connected between the connection point between one end of the secondary winding of the transformer 30 and the cathode of the diode 42 and the ground level on the secondary side of the transformer 30.
  • N When the turns ratio of the primary winding and the secondary winding of the transformer 30 is 1: N, the voltage VIN is applied to the voltage detection unit 70, but the voltage (N ⁇ VIN) is applied to the voltage detection unit 170. Is applied.
  • the voltage divided by the plurality of resistors of the first voltage dividing circuit 71 is represented as V (n).
  • FIG. 15 is an explanatory diagram illustrating an example of a circuit configuration of the voltage detection unit 170 of the present embodiment.
  • the difference from the voltage detection unit 70 shown in FIG. 2 is that the voltage detection unit 170 does not include the photocoupler 78. This is because the voltage detection unit 170 is provided on the secondary side of the transformer 30, so that it is not necessary to insulate the primary side and the secondary side of the transformer 30. Thereby, parts cost can further be reduced.
  • the function and operation of the voltage detection unit 170 are the same as those of the voltage detection unit 70 shown in FIG.
  • the NAND circuit 77 outputs 1 (high level) to the control unit 50 when either of the comparators 75 and 76 outputs 0.
  • FIG. 16 is a flowchart illustrating an example of a processing procedure of the control method of the power supply apparatus 100 according to the present embodiment.
  • the control unit 50 turns on / off the FET 11 and FET 12 at a predetermined cycle T (S11).
  • the control unit 50 determines whether or not the FET 11 is in the on period (S12). If the FET 11 is not in the on period (NO in S12), the process of step S12 is continued.
  • the control unit 50 acquires the input voltage in the n cycle (for example, the current cycle) and the (n-1) cycle (the previous cycle) (S13). ).
  • the acquired input voltage is a voltage divided by the first voltage dividing circuit 71 and the second voltage dividing circuit 72 (voltage corresponding to the input voltage).
  • the control unit 50 determines whether or not the ratio of the input voltage acquired in the n period to the input voltage acquired in the (n ⁇ 1) period is equal to or higher than the upper limit value X1 (S14). When the ratio is equal to or greater than the upper limit value X1 (YES in S14), the control unit 50 makes the duty ratio of the FET 11 in the (n + 1) cycle smaller than the required duty ratio (S15), and performs the process of step S19 described later. Do.
  • the control unit 50 determines whether the ratio of the input voltage acquired in the n period to the input voltage acquired in the (n-1) period is equal to or less than the lower limit value X2. It is determined whether or not (S16). When the ratio is equal to or lower than the lower limit value X2 (YES in S16), the control unit 50 makes the duty ratio of the FET 11 in the (n + 1) period larger than the required duty ratio (S17), and performs the process of step S19 described later. Do.
  • the control unit 50 sets the duty ratio of the FET 11 in the (n + 1) period to a predetermined value (a value finely adjusted based on the required duty ratio) (S18). .
  • the control unit 50 determines whether or not to end the process (S19). If the process is not ended (NO in S19), the process after step S11 is repeated. When the process ends (YES in S19), the control unit 50 stops the switching of the FET 11 and FET 12, and ends the process.
  • control unit 50 is configured by, for example, a CPU (processor), a RAM (memory), and the like, and a computer program that defines the procedure of each process as shown in FIG. Is loaded into a RAM (memory), and a computer program is executed by a CPU (processor), whereby a control method of the power supply device 50 can be realized on the computer.
  • a CPU processor
  • RAM memory
  • CPU processor
  • the voltage acquired at each cycle may be an instantaneous value or an average value.
  • the timing for acquiring the voltage may be the central point in the ON period of the FET 11. Moreover, you may make it acquire the average value of the voltage acquired immediately after ON and immediately before OFF respectively.
  • the switching element is not limited to a MOSFET, but may be a device such as an IGBT (Insulated Gate Bipolar Transistor).
  • IGBT Insulated Gate Bipolar Transistor
  • the switching element is a MOSFET as in the present embodiment, there is an equivalently incorporated body diode between the drain and source.
  • a bipolar transistor is used as the switching element, a diode may be connected in antiparallel between the collector and emitter of the transistor.
  • the configuration of the DC / DC converter as illustrated in FIG. 1 is described as an example of the power supply device.
  • the configuration of the DC / DC converter is limited to the configuration illustrated in FIG. Instead, any configuration may be used as long as the switching element is connected in series to the primary winding of the transformer and the transformer is magnetically reset.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

電源装置は、第１のスイッチング素子がオンの期間での入力電圧を取得する電圧取得部と、第１のスイッチング素子がオンの第１の期間で取得した入力電圧及び第１の期間よりも所定周期前の第２の期間で取得した入力電圧に基づいて、トランスが磁気飽和するか否かを判定する判定部とを備え、制御部は、判定部の判定結果に基づいて第１のスイッチング素子のオン／オフを制御する。

Description

電源装置及び電源装置の制御方法
　本発明は、電源装置及び電源装置の制御方法に関する。
　本出願は、２０１７年３月９日出願の日本出願第２０１７－０４５２５７号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　直流電圧を変換するＤＣ／ＤＣコンバータが産業用機器及び車載装置に用いられている。ＤＣ／ＤＣコンバータには、アクティブクランプ型のＤＣ／ＤＣコンバータがある。アクティブクランプ型のＤＣ／ＤＣコンバータは、トランスの一次巻線と主スイッチング素子との直列回路が直流電源に接続され、一次巻線の両端にキャパシタと補助スイッチング素子とからなるアクティブクランプ回路が接続されている。そして、主スイッチング素子と補助スイッチング素子とを所要のデューティ比で交互にオン／オフすることによって、トランスの磁化エネルギー及び漏れエネルギーをアクティブクランプ回路のキャパシタを介して循環させ、電源変換効率を向上させることができる。
　入力電圧の変動等によりデューティ比の追従に遅延が生ずると、トランスに過大な励磁電流が流れ、トランスが磁気飽和になり、励磁電流が急激に増加するおそれがある。そこで、トランスの一次側電流の瞬時値を検出し、検出した瞬時値と過去の瞬時値の平均値との差分を求め、その差分が所定値以上である場合、トランスの励磁動作を停止させて磁気リセットを行うＤＣ／ＤＣコンバータが開示されている（特許文献１参照）。
特開２００８－１９９８７８号公報
　本開示の電源装置は、トランスと、該トランスの一次巻線に直列に接続された第１のスイッチング素子と、該第１のスイッチング素子に並列に接続された第１のキャパシタと、前記一次巻線に並列に接続された第２のスイッチング素子及び第２のキャパシタの直列回路と、所要のデューティ比に基づいて前記第１のスイッチング素子及び第２のスイッチング素子のオン／オフを制御する制御部とを備え、前記トランスの一次巻線に入力電圧が印加される電源装置であって、前記第１のスイッチング素子がオンの期間での入力電圧を取得する電圧取得部と、前記第１のスイッチング素子がオンの第１の期間で取得した入力電圧及び前記第１の期間よりも所定周期前の第２の期間で取得した入力電圧に基づいて、前記トランスが磁気飽和するか否かを判定する判定部とを備え、前記制御部は、前記判定部の判定結果に基づいて前記第１のスイッチング素子のオン／オフを制御する。
　本開示の電源装置の制御方法は、トランスと、該トランスの一次巻線に直列に接続された第１のスイッチング素子と、該第１のスイッチング素子に並列に接続された第１のキャパシタと、前記一次巻線に並列に接続された第２のスイッチング素子及び第２のキャパシタの直列回路と、所要のデューティ比に基づいて前記第１のスイッチング素子及び第２のスイッチング素子のオン／オフを制御する制御部とを備え、前記トランスの一次巻線に入力電圧が印加される電源装置の制御方法であって、前記第１のスイッチング素子がオンの期間での入力電圧を電圧取得部が取得し、前記第１のスイッチング素子がオンの第１の期間で取得された入力電圧及び前記第１の期間よりも所定周期前の第２の期間で取得された入力電圧に基づいて、前記トランスが磁気飽和するか否かを判定部が判定し、前記制御部は、前記判定部の判定結果に基づいて前記第１のスイッチング素子のオン／オフを制御する。
本実施の形態の電源装置の回路構成の一例を示す説明図である。 本実施の形態の電圧検出部の回路構成の一例を示す説明図である。 本実施の形態の電源装置の各部の波形の一例を示すタイムチャートである。 本実施の形態の電源装置の期間Ｄ１での動作状態の一例を示す説明図である。 本実施の形態の電源装置の期間Ｄ２での動作状態の一例を示す説明図である。 本実施の形態の電源装置の期間Ｄ３での動作状態の一例を示す説明図である。 本実施の形態の電源装置の期間Ｄ４での動作状態の一例を示す説明図である。 本実施の形態の電源装置の入力電圧と出力電圧との関係を示す模式図である。 本実施の形態の電源装置のＦＥＴのデューティ比を決定する方法の一例を示すタイムチャートである。 入力電圧が急激に増加する場合のデューティ比の追従の一例を示すタイムチャートである。 入力電圧が急激に減少する場合のデューティ比の追従の一例を示すタイムチャートである。 本実施の形態の電源装置による入力電圧が急激に増加する場合の制御方法の一例を示すタイムチャートである。 本実施の形態の電源装置による入力電圧が急激に減少する場合の制御方法の一例を示すタイムチャートである。 本実施の形態の電源装置の回路構成の他の例を示す説明図である。 本実施の形態の電圧検出部の回路構成の一例を示す説明図である。 本実施の形態の電源装置の制御方法の処理手順の一例を示すフローチャートである。
[本開示が解決しようとする課題]
　しかし、特許文献１のような従来のＤＣ／ＤＣコンバータでは、電流の瞬時値と平均値とを比較しているため、瞬時値に至る前の電流値がトランスの磁気飽和となる電流であっても、電流のピーク値に至るまでトランスの励磁動作は停止されない。このため、結果としてトランスが磁気飽和状態になった後で磁気リセットが行われることになり、トランスの磁気飽和を未然に防止することができない。
　そこで、トランスの磁気飽和を未然に防止することができる電源装置及び電源装置の制御方法を提供することを目的とする。
[本開示の効果]
　本開示によれば、トランスの磁気飽和を未然に防止することができる。
［本願発明の実施形態の説明］
　本実施の形態に係る電源装置は、トランスと、該トランスの一次巻線に直列に接続された第１のスイッチング素子と、該第１のスイッチング素子に並列に接続された第１のキャパシタと、前記一次巻線に並列に接続された第２のスイッチング素子及び第２のキャパシタの直列回路と、所要のデューティ比に基づいて前記第１のスイッチング素子及び第２のスイッチング素子のオン／オフを制御する制御部とを備え、前記トランスの一次巻線に入力電圧が印加される電源装置であって、前記第１のスイッチング素子がオンの期間での入力電圧を取得する電圧取得部と、前記第１のスイッチング素子がオンの第１の期間で取得した入力電圧及び前記第１の期間よりも所定周期前の第２の期間で取得した入力電圧に基づいて、前記トランスが磁気飽和するか否かを判定する判定部とを備え、前記制御部は、前記判定部の判定結果に基づいて前記第１のスイッチング素子のオン／オフを制御する。
　本実施の形態に係る電源装置の制御方法は、トランスと、該トランスの一次巻線に直列に接続された第１のスイッチング素子と、該第１のスイッチング素子に並列に接続された第１のキャパシタと、前記一次巻線に並列に接続された第２のスイッチング素子及び第２のキャパシタの直列回路と、所要のデューティ比に基づいて前記第１のスイッチング素子及び第２のスイッチング素子のオン／オフを制御する制御部とを備え、前記トランスの一次巻線に入力電圧が印加される電源装置の制御方法であって、前記第１のスイッチング素子がオンの期間での入力電圧を電圧取得部が取得し、前記第１のスイッチング素子がオンの第１の期間で取得された入力電圧及び前記第１の期間よりも所定周期前の第２の期間で取得された入力電圧に基づいて、前記トランスが磁気飽和するか否かを判定部が判定し、前記制御部は、前記判定部の判定結果に基づいて前記第１のスイッチング素子のオン／オフを制御する。
　電圧取得部は、第１のスイッチング素子がオンの期間での入力電圧を取得する。なお、具体的には、電圧取得部で取得する入力電圧は、電源装置に印加される実際の入力電圧に対応する（相当する）電圧であり、実際の入力電圧よりも低い電圧とすることができる。
　判定部は、第１のスイッチング素子がオンの第１の期間で取得した入力電圧及び第１の期間よりも所定周期前の第２の期間で取得した入力電圧に基づいて、トランスが磁気飽和するか否かを判定する。所定周期は、例えば、第１のスイッチング素子及び第２のスイッチング素子のスイッチング周期とすることができる。第１の期間をｎ周期とすると、第２の期間を（ｎ－１）周期とすることができる。
　電源装置に印加される入力電圧が急激に変動（例えば、急激に増加または急激に減少）すると、デューティ比の追従に遅延が生ずる場合がある。デューティ比の追従が遅延する過渡期間では、トランスの正極及び負極の磁気エネルギーにアンバランスが生じ、過大な励磁電流が流れ、トランスが磁気飽和になるおそれがある。そこで、入力電圧の急激な変動を、第１の期間及び第２の期間で取得した入力電圧に基づいて判定する。例えば、第２の期間（例えば、（ｎ－１）周期）で取得した電圧に対して、第１の期間（例えば、ｎ周期）で取得した電圧の変化率（あるいは変化量）が大きいときは、トランスが磁気飽和に至る前に、トランスが磁気飽和すると判定することができる。
　制御部は、判定部の判定結果に基づいて第１のスイッチング素子のオン／オフを制御する。例えば、判定部で磁気飽和となると判定した場合、制御部は、磁気飽和となる前に第１のスイッチング素子のオン／オフを制御することができる。これにより、トランスの磁気飽和を未然に防止することができる。
　本実施の形態に係る電源装置において、前記判定部は、前記第２の期間で取得された入力電圧に対する前記第１の期間で取得された入力電圧の比率が所定の上限値以上である場合又は前記比率が所定の下限値以下である場合、前記トランスが磁気飽和すると判定する。
　判定部は、第２の期間で取得された入力電圧に対する第１の期間で取得された入力電圧の比率が所定の上限値以上である場合又は比率が所定の下限値以下である場合、トランスが磁気飽和すると判定する。
　第２の期間を（ｎ－１）周期とし、第２の期間で取得された入力電圧をＶ（ｎ－１）とし、第１の期間をｎ周期とし、第１の期間で取得された入力電圧をＶ（ｎ）とする。上限値をＸ１とすると、判定部は、Ｖ（ｎ）≧Ｘ１・Ｖ（ｎ－１）となる場合、トランスが磁気飽和すると判定することができる。なお、上限値Ｘ１は、トランスが磁気飽和に至る前に磁気飽和になると判定することができる閾値とすることができる。すなわち、Ｖ（ｎ）を取得した時点ではトランスは磁気飽和に至っていないが、当該時点よりも後の時点でトランスが磁気飽和すると判定することができる閾値とすればよい。
　また、下限値をＸ２とすると、判定部は、Ｖ（ｎ）≦Ｘ２・Ｖ（ｎ－１）となる場合、トランスが磁気飽和すると判定することができる。なお、下限値Ｘ２は、トランスが磁気飽和に至る前に磁気飽和になると判定することができる閾値とすることができる。
　上述の構成により、入力電圧が急激に変動（例えば、急激に増加または急激に減少）した場合でも、トランスが磁気飽和に至る前に、トランスが磁気飽和すると判定することができる。
　本実施の形態に係る電源装置において、前記制御部は、前記比率が前記上限値以上である場合、前記第１のスイッチング素子のオンの期間が前記所要のデューティ比に基づくオンの期間よりも短くなるように前記第１のスイッチング素子のオン／オフを制御する。
　制御部は、比率が上限値以上である場合、第１のスイッチング素子のオンの期間が所要のデューティ比に基づくオンの期間よりも短くなるように第１のスイッチング素子のオン／オフを制御する。
　比率が上限値以上である場合、すなわち、Ｖ（ｎ）≧Ｘ１・Ｖ（ｎ－１）となる場合、第１のスイッチング素子のオンの期間においてトランスに印加される電圧（例えば、正極の電圧）が過剰となり、正極での励磁電流が増加するので、正極及び負極での磁気エネルギーがアンバランス状態（正極の磁気エネルギー＞負極の磁気エネルギー）となり、磁気飽和となる可能性がある。
　そこで、第１のスイッチング素子のオンの期間が所要のデューティ比に基づくオンの期間よりも短くなるように第１のスイッチング素子のオン／オフを制御する。これにより、第１のスイッチング素子のオンの期間においてトランスに印加される電圧（例えば、正極の電圧）が過剰となることを防止して、正極での励磁電流の増加を抑制することができるので、正極及び負極での磁気エネルギーをバランス状態に近づけてトランスが磁気飽和することを防止することができる。
　本実施の形態に係る電源装置において、前記制御部は、前記比率が前記下限値以下である場合、前記第１のスイッチング素子のオンの期間が前記所要のデューティ比に基づくオンの期間よりも長くなるように前記第１のスイッチング素子のオン／オフを制御する。
　制御部は、比率が下限値以下である場合、第１のスイッチング素子のオンの期間が所要のデューティ比に基づくオンの期間よりも長くなるように第１のスイッチング素子のオン／オフを制御する。
　比率が下限値以下である場合、すなわち、Ｖ（ｎ）≦Ｘ２・Ｖ（ｎ－１）となる場合、第１のスイッチング素子のオンの期間においてトランスに印加される電圧（例えば、正極の電圧）が過不足となり、正極での励磁電流が減少するので、正極及び負極での磁気エネルギーがアンバランス状態（正極の磁気エネルギー＜負極の磁気エネルギー）となり、磁気飽和となる可能性がある。
　そこで、第１のスイッチング素子のオンの期間が所要のデューティ比に基づくオンの期間よりも長くなるように第１のスイッチング素子のオン／オフを制御する。これにより、第１のスイッチング素子のオンの期間においてトランスに印加される電圧（例えば、正極の電圧）が過不足となることを防止して、正極での励磁電流の減少を抑制することができるので、正極及び負極での磁気エネルギーをバランス状態に近づけてトランスが磁気飽和することを防止することができる。
　本実施の形態に係る電源装置は、前記比率が前記上限値以上であるか否か又は前記比率が前記下限値以下であるか否かに応じて二値のいずれかを出力する二値出力部と、該二値出力部が出力する二値を伝達する絶縁型伝達素子とを備え、前記判定部は、前記絶縁型伝達素子の出力に応じて前記トランスが磁気飽和するか否かを判定する。
　二値出力部は、比率が上限値以上であるか否か又は比率が下限値以下であるか否かに応じて二値のいずれかを出力する。二値出力部は、例えば、コンパレータを含む回路で構成することができ、比率と上限値とをそれぞれ入力とする一のコンパレータ、及び比率と下限値とをそれぞれ入力とする他のコンパレータを含めることができる。
　絶縁型伝達素子は、二値出力部が出力する二値を伝達する。絶縁型伝達素子は、例えば、フォトカップラで構成することができ、入力側と出力側とを電気的に絶縁することができる。判定部は、絶縁型伝達素子の出力に応じてトランスが磁気飽和するか否かを判定する。
　二値出力部及び絶縁型伝達素子を用いることにより、入力電圧の変動をデジタル信号によって判定部へ伝達することができる。一般的に入力電圧の変動をアナログ信号のままで伝達する場合、電源装置の一次側（入力電圧が印加される回路など）と判定部との間の電気的絶縁を確保するために別個の絶縁トランス等が必要となり、高価となる。二値出力部及び絶縁型伝達素子を用いることにより、入力電圧の変動を電気的に絶縁されたデジタル信号によって判定部へ伝達することができるので、安価に実現することができる。
　本実施の形態に係る電源装置は、入力電圧が印加される入力端子間に接続され、複数の抵抗が直列に接続された第１分圧回路と、前記入力端子間に接続され、抵抗とキャパシタとが直列に接続された第２分圧回路とを備え、前記電圧取得部は、前記第１分圧回路から前記第１の期間での入力電圧を取得し、前記第２分圧回路から前記第２の期間での入力電圧を取得する。
　第１分圧回路は、入力電圧が印加される入力端子間に接続され、複数の抵抗が直列に接続されている。第２分圧回路は、入力端子間に接続され、抵抗とキャパシタとが直列に接続されている。
　電圧取得部は、第１分圧回路から第１の期間（例えば、ｎ周期）での入力電圧を取得する。具体的には、第１分圧回路に印加される電圧ＶＩＮ（ｎ）とし、第１分圧回路の複数の抵抗で分圧される電圧をＶ（ｎ）とすると、電圧取得部は、電圧Ｖ（ｎ）を取得する。
　電圧取得部は、第２分圧回路から第２の期間（例えば、（ｎ－１）周期）での入力電圧を取得する。具体的には、電圧取得部は、抵抗とキャパシタとの接続点の電圧を取得することができる。抵抗を介してキャパシタに充電又はキャパシタから放電する時定数を所定周期（すなわち、（ｎ－１）周期からｎ周期までの時間）と同程度にすることにより、電圧取得部は、第１分圧回路から電圧Ｖ（ｎ）を取得するタイミングで、第２分圧回路から電圧Ｖ（ｎ－１）を取得することができる。
　本実施の形態に係る電源装置は、前記トランスの二次巻線の一端側と所定の接地レベルとの間に接続され、複数の抵抗が直列に接続された第１分圧回路と、前記一端側と接地レベルとの間に接続され、抵抗とキャパシタとが直列に接続された第２分圧回路とを備え、前記電圧取得部は、前記第１分圧回路から前記第１の期間での入力電圧を取得し、前記第２分圧回路から前記第２の期間での入力電圧を取得する。
　第１分圧回路は、トランスの二次巻線の一端側と所定の接地レベルとの間に接続され、複数の抵抗が直列に接続されている。第２分圧回路は、トランスの二次巻線の一端側と所定の接地レベルとの間に接続され、抵抗とキャパシタとが直列に接続されている。
　電圧取得部は、第１分圧回路から第１の期間（例えば、ｎ周期）での入力電圧を取得する。具体的には、トランスの一次巻線と二次巻線の巻線比を１：Ｎとし、第１分圧回路に印加される電圧をＮ・ＶＩＮ（ｎ）とし、第１分圧回路の複数の抵抗で分圧される電圧をＶ（ｎ）とすると、電圧取得部は、電圧Ｖ（ｎ）を取得する。
　電圧取得部は、第２分圧回路から第２の期間（例えば、（ｎ－１）周期）での入力電圧を取得する。具体的には、電圧取得部は、抵抗とキャパシタとの接続点の電圧を取得することができる。抵抗を介してキャパシタに充電又はキャパシタから放電する時定数を所定周期（すなわち、（ｎ－１）周期からｎ周期までの時間）と同程度にすることにより、電圧取得部は、第１分圧回路から電圧Ｖ（ｎ）を取得するタイミングで、第２分圧回路から電圧Ｖ（ｎ－１）を取得することができる。
［本願発明の実施形態の詳細］
　以下、本発明の実施の形態を図面に基づいて説明する。図１は本実施の形態の電源装置１００の回路構成の一例を示す説明図である。本実施の形態の電源装置１００は、入力側の端子Ａ及びＢ、出力側の端子Ｃ及びＤを備え、入力側の端子Ａ及びＢには、直流電源（不図示）が接続され、出力側の端子Ｃ及びＤには負荷が接続される。電源装置１００は、例えば、降圧変換装置である。
　電源装置１００は、トランス３０、第１のスイッチング素子としてのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor、以下、「ＦＥＴ」と称する）１１、第１のキャパシタとしてのキャパシタ２１、第２のスイッチング素子としてのＦＥＴ１２、第２のキャパシタとしてのキャパシタ２２、整流回路を構成するダイオード４１及びダイオード４２、キャパシタ２３、インダクタ６１（出力側のチョークコイル）、及びＦＥＴ１１、ＦＥＴ１２のオン／オフを制御する制御部５０などを備える。ＦＥＴ１１、ＦＥＴ１２は、それぞれボディダイオードを有する。端子Ａ、Ｂ間には、電圧検出部７０が接続されている。
　端子Ａには、トランス３０の一次巻線３１の一端が接続されている。一次巻線３１の他端には、ＦＥＴ１１のドレインが接続されている。ＦＥＴ１１のソースは、端子Ｂに接続されている。ＦＥＴ１１のドレイン・ソース間には、キャパシタ２１（共振用のキャパシタ）が接続されている。
　一次巻線３１の両端には、ＦＥＴ１２とキャパシタ２２との直列回路が接続されている。ＦＥＴ１２とキャパシタ２２との直列回路は、アクティブクランプ回路を構成する。
　図１の例では、一次巻線３１の一端にキャパシタ２２の一端が接続され、キャパシタ２２の他端にはＦＥＴ１２のドレインが接続されている。ＦＥＴ１２のソースは、一次巻線３１の他端に接続されている。
　トランス３０の二次巻線３２の一端にはダイオード４１のカソードが接続され、ダイオード４１のアノードは端子Ｄ（接地レベル）に接続されている。二次巻線３２の他端には、ダイオード４２のカソード及びインダクタ６１の一端が接続されている。ダイオード４２のアノードは、ダイオード４１のアノードに接続されている。なお、図１の例では、ダイオード４１、ダイオード４２それぞれのアノード同士が接続された構成となっているが、これに限定されるものではなく、ダイオード４１、ダイオード４２それぞれのカソード同士が接続された構成にしてもよい。
　インダクタ６１の他端は端子Ｃに接続されている。端子Ｃ及びＤ間にはキャパシタ２３が接続されている。制御部５０は、ＦＥＴ１１、ＦＥＴ１２のゲートへゲート電圧を出力する。
　制御部５０は、判定部５１などを備える。
　図２は本実施の形態の電圧検出部７０の回路構成の一例を示す説明図である。電圧検出部７０は、抵抗７１１、７１２、７２１、キャパシタ７２２、乗算回路７３、７４、コンパレータ７５、７６、ＮＡＮＤ回路７７、フォトカプッラ７８などを備える。コンパレータ７５、７６、乗算回路７３、７４は、電圧取得部としての機能を有する。
　より具体的には、端子Ａ、Ｂ間には、抵抗７１１、７１２が直列に接続されている。抵抗７１１、７１２の接続点と端子Ｂとの間には、抵抗７２１とキャパシタ７２２とが直列に接続されている。抵抗７１１、７１２の接続点は、コンパレータ７５の反転入力端及びコンパレータ７６の非反転入力端にそれぞれ接続されている。抵抗７２１とキャパシタ７２２の接続点は、乗算回路７３、７４の入力端にそれぞれ接続されている。乗算回路７３は、入力された電圧をＸ１倍して出力端から出力する。乗算回路７３の出力端は、コンパレータ７５の非反転入力端に接続されている。また、乗算回路７４は、入力された電圧をＸ２倍して出力端から出力する。乗算回路７４の出力端は、コンパレータ７６の反転入力端に接続されている。コンパレータ７５、７６の出力端は、ＮＡＮＤ回路７７の入力端に接続されている。ＮＡＮＤ回路７７の出力端は、フォトカップラ７８の入力側に接続され、フォトカップラ７８の出力側は制御部５０に接続されている。
　端子Ａ、Ｂ間に接続された抵抗７１１、７１２の直列回路は、第１分圧回路７１を構成する。すなわち、第１分圧回路７１は、端子Ａ、Ｂ間に印加された入力電圧ＶＩＮを分圧した電圧Ｖをコンパレータ７５の反転入力端及びコンパレータ７６の非反転入力端へ出力する。
　端子Ａ、Ｂ間に接続された抵抗７１１、７２１、キャパシタ７２２の直列回路は、第２分圧回路７２を構成する。すなわち、第２分圧回路７２は、端子Ａ、Ｂ間に印加された入力電圧ＶＩＮを分圧した電圧Ｖを乗算回路７３、７４へ出力する。
　第２分圧回路７２において、抵抗７２１を介してキャパシタ７２２に充電又はキャパシタ７２２から放電する時定数を、電源装置１００のスイッチング周期（所定周期）程度とすることにより、第１分圧回路７１で検出する電圧Ｖに対して、第２分圧回路７２で検出する電圧を所定周期（電源装置１００のＦＥＴ１１、１２のスイッチング周期）だけ遅らせることができる。すなわち、図２に示すように、第１分圧回路７１から電圧Ｖ（ｎ）を取得するタイミングで、第２分圧回路７２から電圧Ｖ（ｎ－１）を取得することができる。ここで、電圧Ｖ（ｎ）はｎ周期の電圧であり、電圧Ｖ（ｎ－１）は（ｎ－１）周期の電圧を表す。
　乗算回路７３は、電圧Ｖ（ｎ－１）をＸ１倍した電圧Ｘ１・Ｖ（ｎ－１）を出力する。ここで、係数Ｘ１は上限値である。また、乗算回路７４は、電圧Ｖ（ｎ－１）をＸ２倍した電圧Ｘ２・Ｖ（ｎ－１）を出力する。ここで、係数Ｘ２は下限値である。
　コンパレータ７５は、電圧取得部及び二値出力部としての機能を有し、電圧Ｖ（ｎ）≧電圧Ｘ１・Ｖ（ｎ－１）である場合、０（ローレベル）を出力し、電圧Ｖ（ｎ）＜電圧Ｘ１・Ｖ（ｎ－１）である場合、１（ハイレベル）を出力する。すなわち、コンパレータ７５は、（ｎ－１）周期で検出された電圧Ｖ（ｎ－１）に対するｎ周期で検出された電圧Ｖ（ｎ）の比率が上限値Ｘ１以上である場合、０を出力する。
　コンパレータ７６は、電圧取得部及び二値出力部としての機能を有し、電圧Ｖ（ｎ）≦電圧Ｘ２・Ｖ（ｎ－１）である場合、０（ローレベル）を出力し、電圧Ｖ（ｎ）＞電圧Ｘ２・Ｖ（ｎ－１）である場合、１（ハイレベル）を出力する。すなわち、コンパレータ７６は、（ｎ－１）周期で検出された電圧Ｖ（ｎ－１）に対するｎ周期で検出された電圧Ｖ（ｎ）の比率が下限値Ｘ２以下である場合、０を出力する。
　ＮＡＮＤ回路７７は、コンパレータ７５、７６のいずれかが０を出力した場合、１（ハイレベル）を出力してフォトカップラ７８を駆動し、フォトカップラ７８は、１（ハイレベル）を制御部５０へ出力する。
　すなわち、制御部５０は、（ｎ－１）周期で検出された電圧Ｖ（ｎ－１）に対するｎ周期で検出された電圧Ｖ（ｎ）の比率が上限値Ｘ１以上である場合、あるいは、（ｎ－１）周期で検出された電圧Ｖ（ｎ－１）に対するｎ周期で検出された電圧Ｖ（ｎ）の比率が下限値Ｘ２以下である場合、電圧検出部７０から１（ハイレベル）を取得することができる。
　なお、図示していないが、ＮＡＮＤ回路７７に代えて、コンパレータ７５、７６それぞれの出力段に別個のＮＯＴ回路を接続し、各ＮＯＴ回路の出力に別個のフォトカップをそれぞれ接続することにより、制御部５０は、（ｎ－１）周期で検出された電圧Ｖ（ｎ－１）に対するｎ周期で検出された電圧Ｖ（ｎ）の比率が上限値Ｘ１以上となったのか、あるいは、（ｎ－１）周期で検出された電圧Ｖ（ｎ－１）に対するｎ周期で検出された電圧Ｖ（ｎ）の比率が下限値Ｘ２以下となったのかを区別して判定することができる。
　次に、本実施の形態の電源装置１００の動作について説明する。
　図３は本実施の形態の電源装置１００の各部の波形の一例を示すタイムチャートである。図３では、上から、ＦＥＴ１１のゲート電圧、ＦＥＴ１２のゲート電圧、トランス３０の電圧（トランス電圧とも称する）、トランス３０の励磁電流（以下、励磁電流とも称する）の各波形を模式的に示す。便宜上各部の波形を模式的に図示するので、実際の各部の波形は異なる場合がある。
　図３に示すように、周期Ｔを期間Ｄ１、Ｄ２、Ｄ３及びＤ４の４つの期間に区分する。周期Ｔは、所定周期であり、ＦＥＴ１１、１２のスイッチング周期である。スイッチング周期は、例えば、１００ｋＨｚ程度であるが、これに限定されない。期間Ｄ１は、ＦＥＴ１１のオン期間であり、ＦＥＴ１１は、所定のデューティ比（Ｄ１／Ｔ）でオン／オフを繰り返す。期間Ｄ１では、トランス３０の正極の電圧Ｖ１が印加されている。また、励磁電流は直線的に増加する。
　また、期間Ｄ３は、ＦＥＴ１２のオン期間であり、ＦＥＴ１２は、所定のデューティ比（Ｄ３／Ｔ）でオン／オフを繰り返す。期間Ｄ３では、トランス３０の負極の電圧Ｖ２が印加されている。また、励磁電流は直線的に減少する。なお、トランス３０の磁気エネルギーがバランスされている状態では、Ｖ１×Ｄ１≒Ｖ２×Ｄ３という式が成り立つ。
　期間Ｄ２、Ｄ４は、ＦＥＴ１１及びＦＥＴ１２の両方がオフとなる期間である。次に、各期間Ｄ１～Ｄ４における電源装置１００の動作状態について順に説明する。
　図４は本実施の形態の電源装置１００の期間Ｄ１での動作状態の一例を示す説明図である。図３に示すように、期間Ｄ１においては、制御部５０の制御により、ＦＥＴ１１がオンとなり、ＦＥＴ１２はオフとなる。期間Ｄ１では、トランス３０の一次巻線には、入力側の電源電圧が印加され、一次巻線の電圧は正となる。二次巻線の電圧も正となり、ダイオード４１が導通して負荷に負荷電流が流れる。トランス３０の一次巻線３１には、負荷電流及び励磁電流の合計が流れる。図３に示すように、励磁電流は直線的に増加する。図４中、符号Ｌｍはトランス３０の励磁インダクタンスを表し、Ｌｓは漏れインダクタンスを表す。なお、便宜上、図４において、一次巻線及び二次巻線の下端に対して上端の電位が高い場合を正極の電圧とする。
　なお、トランス３０の一次側と二次側それぞれに流れる負荷電流による磁束はお互いに打消し合うのに対し、励磁電流は磁束を作るので、トランス３０が磁気飽和するか否かの要因の一つは励磁電流となる。
　図５は本実施の形態の電源装置１００の期間Ｄ２での動作状態の一例を示す説明図である。期間Ｄ２では、ＦＥＴ１１がオフとなる。ＦＥＴ１２はオフのままである。期間Ｄ２では、ＦＥＴ１１をオフにすることにより、キャパシタＣｓ（２１）が充電され、励磁電流が維持される。なお、キャパシタ２１が共振用のキャパシタであることを表すため、キャパシタ２１をキャパシタＣｓとも称する。キャパシタＣｓの充電に伴ってトランス３０（一次巻線及び二次巻線）の電圧は減少して負になると、ダイオード４１は逆バイアスとなり、非導通となる。ダイオード４１に流れていた負荷電流はダイオード４２を介して流れるようになる。
　図６は本実施の形態の電源装置１００の期間Ｄ３での動作状態の一例を示す説明図である。期間Ｄ３では、ＦＥＴ１２がオンとなる。ＦＥＴ１１はオフのままである。期間Ｄ３では、ＦＥＴ１２がオンになるので、トランス３０には、キャパシタ２２の電圧が逆方向（負の電圧の方向）に印加され、トランス３０の励磁電流は減少し、トランス３０の励磁をリセットする状態に移行する。そして、トランス３０の励磁電流が逆転し（負になる、電流方向が逆になる）、キャパシタ２２に蓄えられたエネルギーが放出され、トランス３０の漏れインダクタンスＬｓにエネルギーが蓄積される。
　図７は本実施の形態の電源装置１００の期間Ｄ４での動作状態の一例を示す説明図である。期間Ｄ４では、ＦＥＴ１２をオフにし、ＦＥＴ１１はオフのままである。期間Ｄ４では、トランス３０（より具体的には、漏れインダクタンスＬｓ）及びキャパシタＣｓによる共振が発生する。ダイオード４２には、負荷に流れる負荷電流Ｉｌ（図中、実線で示す）、トランス３０の励磁電流Ｉｍ（図中、破線で示す）、トランス３０（トランス３０の漏れインダクタンスＬｓ）及びキャパシタＣｓの共振による共振電流Ｉｒ（図中、一点鎖線で示す）が流れる。
　負荷電流Ｉｌは、ダイオード４２、インダクタ６１、負荷の閉ループを流れる。負荷電流Ｉｌは、例えば、インダクタ６１のインダクタンスを比較的大きくすることにより、一定の値となる。
　励磁電流Ｉｍは、トランス３０、ダイオード４２、４１の閉ループを流れる。期間Ｄ４において、励磁インダクタンスＬｍに印加される電圧がほぼゼロであるため、励磁電流Ｉｍは維持される。
　図８は本実施の形態の電源装置１００の入力電圧と出力電圧との関係を示す模式図である。図中、スイッチング周期をＴとし、ＦＥＴ１１がオンの期間をＤ（図３の期間Ｄ１に相当）とする。横軸は時間を示す。トランス３０の一次巻線と二次巻線の巻線比を１：Ｎとする。入力電圧ＶＩＮを二次側に変換した電圧は、Ｎ・ＶＩＮとなるので、損失等を無視すれば、Ｄ・Ｎ・ＶＩＮ＝Ｔ・ＶＯＵＴという関係が成立する。すなわち、ＦＥＴ１１のデューティ比（「デューティ」とも称する）Ｄｔは、Ｄｔ＝Ｄ／Ｔ＝（ＶＯＵＴ／ＶＩＮ）・（１／Ｎ）で求めることができる。
　本実施の形態の電源装置１００は、スイッチング周期（所定周期）Ｔのうち、ＦＥＴ１１がオンである期間Ｄにおいて、トランス３０に磁気エネルギーが投入され、期間Ｄにおいてトランス３０に印加された電力によって出力電力が負荷へ供給される。図８には図示していないが、ＦＥＴ１２がオンの期間（図３の期間Ｄ３に相当）において、磁気エネルギーが放出されて磁気リセットが行われる。
　図９は本実施の形態の電源装置１００のＦＥＴ１１のデューティ比を決定する方法の一例を示すタイムチャートである。上段の図は入力電圧ＶＩＮを示し、下段の図はＦＥＴ１１のデューティ比を示す。横軸は時間を示す。
　まず、（ｎ－１）周期でのデューティ比をＤｔ（ｎ－１）とすると、ＦＥＴ１１は、Ｄｔ（ｎ－１）に相当する期間だけオンとなり、（ｎ－１）周期での入力電圧がＶＩＮ（ｎ－１）であるとする。制御部５０は、ｎ周期でのデューティ比Ｄｔ（ｎ）を、Ｄｔ（ｎ）＝（ＶＯＵＴ／ＶＩＮ（ｎ－１））・（１／Ｎ）によって求める。ここで、ＶＯＵＴは所定の出力電圧であり、一定値とする。
　ｎ周期では、ＦＥＴ１１は、Ｄｔ（ｎ）に相当する期間だけオンとなり、ｎ周期での入力電圧がＶＩＮ（ｎ）であるとする。制御部５０は、（ｎ＋１）周期でのデューティ比Ｄｔ（ｎ＋１）を、Ｄｔ（ｎ＋１）＝（ＶＯＵＴ／ＶＩＮ（ｎ））・（１／Ｎ）によって求める。このように、制御部５０は、ある周期におけるＦＥＴ１１のデューティ比を、１つ前の周期での入力電圧に基づいて決定する。従って、入力電圧ＶＩＮが許容範囲内で変動しても、ＦＥＴ１１のデューティ比を調整することによって所要の出力電圧を出力することができる。
　なお、各デューティ比Ｄｔ（ｎ－１）、Ｄｔ（ｎ）、Ｄｔ（ｎ＋１）は、所定の出力電圧（出力電力）を出力するために予め定められた所要のデューティ比を基準として、入力電圧の変動によって、微調整されたデューティ比であり、所要のデューティ比ということができる。
　次に、入力電圧が急激に変動する場合について説明する。入力電圧が急激に変動する場合とは、例えば、デューティ比の追従に遅延が生じる場合である。
　図１０は入力電圧が急激に増加する場合のデューティ比の追従の一例を示すタイムチャートである。上段の図は入力電圧ＶＩＮを示し、下段の図はＦＥＴ１１のデューティ比を示す。横軸は時間を示す。まず、（ｎ－１）周期でのデューティ比をＤｔ（ｎ－１）とすると、ＦＥＴ１１は、Ｄｔ（ｎ－１）に相当する期間だけオンとなり、（ｎ－１）周期での入力電圧がＶＩＮ（ｎ－１）であるとする。
　ｎ周期でのデューティ比Ｄｔ（ｎ）は、Ｄｔ（ｎ）＝（ＶＯＵＴ／ＶＩＮ（ｎ－１））・（１／Ｎ）によって求められ、ｎ周期での入力電圧は、破線で示す程度、すなわち、（ｎ－１）周期での入力電圧ＶＩＮ（ｎ－１）から比較的小さい変動であると想定したとする。しかし、実際には、入力電圧ＶＩＮ（ｎ－１）よりも大きく増加した入力電圧ＶＩＮ（ｎ）が印加されたとする。そうすると、模様を付した領域に相当する電圧が過剰に印加されたことになり、デューティ比の追従に遅延が生じる。なお、この場合には、トランス３０に投入される磁気エネルギーが放出される磁気エネルギーよりも大きくなり、磁気エネルギーのアンバランス状態となる。
　図１１は入力電圧が急激に減少する場合のデューティ比の追従の一例を示すタイムチャートである。上段の図は入力電圧ＶＩＮを示し、下段の図はＦＥＴ１１のデューティ比を示す。横軸は時間を示す。まず、（ｎ－１）周期でのデューティ比をＤｔ（ｎ－１）とすると、ＦＥＴ１１は、Ｄｔ（ｎ－１）に相当する期間だけオンとなり、（ｎ－１）周期での入力電圧がＶＩＮ（ｎ－１）であるとする。
　ｎ周期でのデューティ比Ｄｔ（ｎ）は、Ｄｔ（ｎ）＝（ＶＯＵＴ／ＶＩＮ（ｎ－１））・（１／Ｎ）によって求められ、ｎ周期での入力電圧は、破線で示す程度、すなわち、（ｎ－１）周期での入力電圧ＶＩＮ（ｎ－１）から比較的小さい変動であると想定したとする。しかし、実際には、入力電圧ＶＩＮ（ｎ－１）よりも急激に減少した入力電圧ＶＩＮ（ｎ）が印加されたとする。そうすると、模様を付した領域に相当する電圧が過不足となり、デューティ比の追従に遅延が生じる。なお、この場合には、トランス３０に投入される磁気エネルギーが放出される磁気エネルギーよりも小さくなり、磁気エネルギーのアンバランス状態となる。
　次に、本実施の形態の電源装置１００によるトランス３０が磁気飽和するか否かの判定方法について説明する。
　判定部５１は、ＦＥＴ１１がオンの第１の期間で取得した入力電圧及び第１の期間よりも所定周期前の第２の期間で取得した入力電圧に基づいて、トランス３０が磁気飽和するか否かを判定する。所定周期は、例えば、ＦＥＴ１１、１２のスイッチング周期とすることができる。第１の期間をｎ周期とすると、第２の期間を（ｎ－１）周期とすることができる。
　コンパレータ７５、７６で取得する入力電圧は、電源装置１００に印加される実際の入力電圧に対応する（相当する）電圧であり、実際の入力電圧よりも低い電圧とすることができる。
　電源装置１００に印加される入力電圧が急激に変動（例えば、急激に増加または急激に減少）すると、図１０及び図１１に示したように、デューティ比の追従に遅延が生ずる場合がある。デューティ比の追従が遅延する過渡期間では、トランス３０の正極及び負極の磁気エネルギーにアンバランスが生じ、過大な励磁電流が流れ、トランス３０が磁気飽和になるおそれがある。
　そこで、入力電圧の急激な変動を、第１の期間及び第２の期間で取得した入力電圧に基づいて判定する。例えば、第２の期間（例えば、（ｎ－１）周期）で取得した電圧に対して、第１の期間（例えば、ｎ周期）で取得した電圧の変化率（あるいは変化量）が大きいときは、トランス３０が磁気飽和に至る前に、トランス３０が磁気飽和すると判定することができる。
　制御部５０は、判定部５１の判定結果に基づいてＦＥＴ１１のオン／オフを制御する。例えば、判定部５１で磁気飽和となると判定した場合、制御部５０は、磁気飽和となる前にＦＥＴ１１のオン／オフを制御することができる。これにより、トランス３０の磁気飽和を未然に防止することができる。
　より具体的には、判定部５１は、第２の期間で取得された入力電圧に対する第１の期間で取得された入力電圧の比率が所定の上限値以上である場合又は比率が所定の下限値以下である場合、トランスが磁気飽和すると判定する。
　第２の期間を（ｎ－１）周期とし、第２の期間で取得された入力電圧をＶ（ｎ－１）とし、第１の期間をｎ周期とし、第１の期間で取得された入力電圧をＶ（ｎ）とする。上限値をＸ１とすると、判定部５１は、Ｖ（ｎ）≧Ｘ１・Ｖ（ｎ－１）となる場合、すなわち、電圧検出部７０（コンパレータ７５経由）から１（ハイレベル）を取得した場合、トランス３０が磁気飽和すると判定することができる。なお、上限値Ｘ１は、トランス３０が磁気飽和に至る前に磁気飽和になると判定することができる閾値とすることができる。すなわち、Ｖ（ｎ）を取得した時点ではトランス３０は磁気飽和に至っていないが、当該時点よりも後の時点でトランス３０が磁気飽和すると判定することができる閾値とすればよい。上限値は、例えば、１．５程度とすることができるが、これに限定されるものではない。
　また、下限値をＸ２とすると、判定部５１は、Ｖ（ｎ）≦Ｘ２・Ｖ（ｎ－１）となる場合、すなわち、電圧検出部７０（コンパレータ７６経由）から１（ハイレベル）を取得した場合、トランス３０が磁気飽和すると判定することができる。なお、下限値Ｘ２は、トランス３０が磁気飽和に至る前に磁気飽和になると判定することができる閾値とすることができる。下限値は、例えば、０．５程度とすることができるが、これに限定されるものではない。
　上述の構成により、入力電圧が急激に変動（例えば、急激に増加または急激に減少）した場合でも、トランス３０が磁気飽和に至る前に、トランス３０が磁気飽和すると判定することができる。
　図１２は本実施の形態の電源装置１００による入力電圧が急激に増加する場合の制御方法の一例を示すタイムチャートである。上段の図は入力電圧ＶＩＮを示し、下段の図はＦＥＴ１１のデューティ比を示す。横軸は時間を示す。便宜上、周期をＴ（１）、Ｔ（２）、Ｔ（３）、Ｔ（４）で表す。まず、周期Ｔ（１）でのデューティ比をＤｔ（１）とすると、ＦＥＴ１１は、Ｄｔ（１）に相当する期間だけオンとなり、周期Ｔ（１）での入力電圧がＶＩＮ（１）であるとする。
　制御部５０は、周期Ｔ（２）でのデューティ比Ｄｔ（２）を、周期Ｔ（１）での入力電圧ＶＩＮ（１）に基づいて決定する。ＦＥＴ１１は、Ｄｔ（２）に相当する期間だけオンとなり、周期Ｔ（２）での入力電圧がＶＩＮ（２）であるとする。
　周期Ｔ（２）において、入力電圧ＶＩＮ（１）に対する入力電圧ＶＩＮ（２）の比率が上限値Ｘ１以上でないので、制御部５０は、周期Ｔ（３）でのデューティ比Ｄｔ（３）を、周期Ｔ（２）での入力電圧ＶＩＮ（２）に基づいて決定する。ＦＥＴ１１は、Ｄｔ（３）に相当する期間だけオンとなり、周期Ｔ（３）での入力電圧がＶＩＮ（３）であるとする。
　周期Ｔ（３）において、入力電圧ＶＩＮ（２）に対する入力電圧ＶＩＮ（３）の比率が上限値Ｘ１以上となるので、制御部５０は、周期Ｔ（４）でのデューティ比Ｄｔ（４）を、所定のデューティ比よりも小さく（例えば、ΔＤだけ小さい）する。
　周期Ｔ（４）において、ＦＥＴ１１は、Ｄｔ（４）に相当する期間だけオンとなるが、デューティ比を小さくしているので、周期Ｔ（４）において、入力電圧ＶＩＮ（４）が、さらに増加したとしても、デューティ比を小さくしている分だけ、トランス３０に投入される磁気エネルギーを小さくすることができ、磁気エネルギーのアンバランス状態を抑制して、トランス３０が磁気飽和することを防止できる。
　上述のように、制御部５０は、（ｎ－１）周期において取得された入力電圧に対するｎ周期において取得された入力電圧の比率が上限値Ｘ１以上である場合、ＦＥＴ１１のオンの期間が所要のデューティ比に基づくオンの期間よりも短くなるようにＦＥＴ１１のオン／オフを制御する。
　比率が上限値以上である場合、すなわち、Ｖ（ｎ）≧Ｘ１・Ｖ（ｎ－１）となる場合、ＦＥＴ１１のオンの期間においてトランス３０に印加される電圧（例えば、正極の電圧）が過剰となり、正極での励磁電流が増加するので、正極及び負極での磁気エネルギーがアンバランス状態（正極の磁気エネルギー＞負極の磁気エネルギー）となり、磁気飽和となる可能性がある。
　そこで、図１２に示すように、ＦＥＴ１１のオンの期間が所要のデューティ比に基づくオンの期間よりも短くなるようにＦＥＴ１１のオン／オフを制御する。これにより、ＦＥＴ１１のオンの期間においてトランス３０に印加される電圧（例えば、正極の電圧）が過剰となることを防止して、正極での励磁電流の増加を抑制することができるので、正極及び負極での磁気エネルギーをバランス状態に近づけてトランス３０が磁気飽和することを防止することができる。
　図１３は本実施の形態の電源装置１００による入力電圧が急激に減少する場合の制御方法の一例を示すタイムチャートである。上段の図は入力電圧ＶＩＮを示し、下段の図はＦＥＴ１１のデューティ比を示す。横軸は時間を示す。便宜上、周期をＴ（１１）、Ｔ（１２）、Ｔ（１３）、Ｔ（１４）で表す。まず、周期Ｔ（１１）でのデューティ比をＤｔ（１１）とすると、ＦＥＴ１１は、Ｄｔ（１１）に相当する期間だけオンとなり、周期Ｔ（１１）での入力電圧がＶＩＮ（１１）であるとする。
　制御部５０は、周期Ｔ（１２）でのデューティ比Ｄｔ（１２）を、周期Ｔ（１１）での入力電圧ＶＩＮ（１１）に基づいて決定する。ＦＥＴ１１は、Ｄｔ（１２）に相当する期間だけオンとなり、周期Ｔ（１２）での入力電圧がＶＩＮ（１２）であるとする。
　周期Ｔ（１２）において、入力電圧ＶＩＮ（１１）に対する入力電圧ＶＩＮ（１２）の比率が下限値Ｘ２以下でないので、制御部５０は、周期Ｔ（１３）でのデューティ比Ｄｔ（１３）を、周期Ｔ（１２）での入力電圧ＶＩＮ（１２）に基づいて決定する。ＦＥＴ１１は、Ｄｔ（１３）に相当する期間だけオンとなり、周期Ｔ（１３）での入力電圧がＶＩＮ（１３）であるとする。
　周期Ｔ（１３）において、入力電圧ＶＩＮ（１２）に対する入力電圧ＶＩＮ（１３）の比率が下限値Ｘ２以下となるので、制御部５０は、周期Ｔ（１４）でのデューティ比Ｄｔ（１４）を、所定のデューティ比よりも大きく（例えば、ΔＤだけ大きい）する。
　周期Ｔ（１４）において、ＦＥＴ１１は、Ｄｔ（１４）に相当する期間だけオンとなるが、デューティ比を大きくしているので、周期Ｔ（１４）において、入力電圧ＶＩＮ（１４）が、さらに減少したとしても、デューティ比を大きくしている分だけ、トランス３０に投入される磁気エネルギーを大きくすることができ、磁気エネルギーのアンバランス状態を抑制して、トランス３０が磁気飽和することを防止できる。
　上述のように、制御部５０は、（ｎ－１）周期において取得された入力電圧に対するｎ周期において取得された入力電圧の比率が下限値Ｘ２以下である場合、ＦＥＴ１１のオンの期間が所要のデューティ比に基づくオンの期間よりも長くなるようにＦＥＴ１１のオン／オフを制御する。
　比率が下限値Ｘ２以下である場合、すなわち、Ｖ（ｎ）≦Ｘ２・Ｖ（ｎ－１）となる場合、ＦＥＴ１１のオンの期間においてトランス３０に印加される電圧（例えば、正極の電圧）が過不足となり、正極での励磁電流が減少するので、正極及び負極での磁気エネルギーがアンバランス状態（正極の磁気エネルギー＜負極の磁気エネルギー）となり、磁気飽和となる可能性がある。
　そこで、図１３に示すように、ＦＥＴ１１のオンの期間が所要のデューティ比に基づくオンの期間よりも長くなるようにＦＥＴ１１のスイッチング素子のオン／オフを制御する。これにより、ＦＥＴ１１のオンの期間においてトランス３０に印加される電圧（例えば、正極の電圧）が過不足となることを防止して、正極での励磁電流の減少を抑制することができるので、正極及び負極での磁気エネルギーをバランス状態に近づけてトランス３０が磁気飽和することを防止することができる。
　なお、図１２、図１３の例では、ＦＥＴ１１のオンからオフするタイミングを調整しているが、これに限定されるものでなく、ＦＥＴ１１のオフからオンするタイミングを調整してもよい。
　コンパレータ７５は、（ｎ－１）周期において取得された入力電圧に対するｎ周期において取得された入力電圧の比率が上限値Ｘ１以上であるか否かに応じて二値のいずれかを出力する。また、コンパレータ７６は、（ｎ－１）周期において取得された入力電圧に対するｎ周期において取得された入力電圧の比率が下限値Ｘ２以下であるか否かに応じて二値のいずれかを出力する。
　フォトカップラ７８は、コンパレータ７５、７６が出力する二値を伝達する。フォトカップラ７８によって、入力側と出力側とを電気的に絶縁することができる。
　フォトカップラ７８、コンパレータ７５、７６などを用いることにより、入力電圧の変動をデジタル信号によって制御部５０（判定部５１）へ伝達することができる。一般的に入力電圧の変動をアナログ信号のままで伝達する場合、電源装置の一次側（入力電圧が印加される回路など）と制御回路との間の電気的絶縁を確保するために別個の絶縁トランス等が必要となり、高価となる。フォトカップラ７８、コンパレータ７５、７６などを用いることにより、入力電圧の変動を電気的に絶縁されたデジタル信号によって制御部５０（判定部５１）へ伝達することができるので、安価に実現することができる。
　第１分圧回路７１は、入力電圧が印加される入力側の端子Ａ、Ｂ間に接続され、複数の抵抗７１１、７１２が直列に接続されている。第２分圧回路７２は、端子Ａ、Ｂ間に接続され、抵抗７１１、７２１とキャパシタ７２２とが直列に接続されている。
　コンパレータ７５（電圧取得部）は、第１分圧回路７１から第１の期間（例えば、ｎ周期）での入力電圧を取得する。具体的には、第１分圧回路７１に印加される電圧ＶＩＮ（ｎ）とし、第１分圧回路７１の複数の抵抗７１１、７１２で分圧される電圧をＶ（ｎ）とすると、コンパレータ７５は、電圧Ｖ（ｎ）を取得する。コンパレータ７６についても同様である。
　乗算回路７３（電圧取得部）は、第２分圧回路７２から第２の期間（例えば、（ｎ－１）周期）での入力電圧を取得する。具体的には、乗算回路７３は、抵抗７２１とキャパシタ７２２との接続点の電圧を取得することができる。抵抗７２１を介してキャパシタ７２２に充電又はキャパシタ７２２から放電する時定数を所定周期（すなわち、（ｎ－１）周期からｎ周期までの時間）と同程度にすることにより、乗算回路７３は、第１分圧回路７１から電圧Ｖ（ｎ）を取得するタイミングで、第２分圧回路７２から電圧Ｖ（ｎ－１）を取得することができる。乗算回路７４についても同様である。
　上述の実施の形態では、電圧検出部７０を入力側の端子Ａ、Ｂ間に接続する構成であったが、かかる構成に限定されるものではない。例えば、電圧検出部をトランス３０の二次側に設けることもできる。
　図１４は本実施の形態の電源装置１００の回路構成の他の例を示す説明図である。図１に示した例との相違点は、電圧検出部１７０を、トランス３０の二次巻線３２の一端側と所定の接地レベルとの間に接続した点である。より具体的には、トランス３０の二次巻線の一端側とダイオード４２のカソードとの接続点と、トランス３０の二次側の接地レベルとの間に電圧検出部１７０を接続している。トランス３０の一次巻線と二次巻線の巻線比を１：Ｎとすると、電圧検出部７０には、電圧ＶＩＮが印加されるが、電圧検出部１７０には、電圧（Ｎ・ＶＩＮ）が印加される。この場合にも、第１分圧回路７１の複数の抵抗で分圧される電圧をＶ（ｎ）と表すことにする。
　図１５は本実施の形態の電圧検出部１７０の回路構成の一例を示す説明図である。図２に示す電圧検出部７０との相違点は、電圧検出部１７０は、フォトカップラ７８を具備しない点である。電圧検出部１７０は、トランス３０の二次側に設けられているので、トランス３０の一次側と二次側とを絶縁する必要がないからである。これにより、部品コストをさらに低減することができる。なお、電圧検出部１７０の機能、動作は図２に示す電圧検出部７０と同様であるので説明は省略する。
　図１５において、ＮＡＮＤ回路７７は、コンパレータ７５、７６のいずれかが０を出力した場合、１（ハイレベル）を制御部５０へ出力する。
　制御部５０は、（ｎ－１）周期で検出された電圧Ｖ（ｎ－１）に対するｎ周期で検出された電圧Ｖ（ｎ）の比率が上限値Ｘ１以上である場合、あるいは、（ｎ－１）周期で検出された電圧Ｖ（ｎ－１）に対するｎ周期で検出された電圧Ｖ（ｎ）の比率が下限値Ｘ２以下である場合、電圧検出部７０から１（ハイレベル）を取得することができる。
　図１６は本実施の形態の電源装置１００の制御方法の処理手順の一例を示すフローチャートである。制御部５０は、所定周期ＴでＦＥＴ１１、ＦＥＴ１２のオン／オフを行う（Ｓ１１）。制御部５０は、ＦＥＴ１１がオン期間であるか否かを判定し（Ｓ１２）、ＦＥＴ１１がオン期間でない場合（Ｓ１２でＮＯ）、ステップＳ１２の処理を続ける。
　ＦＥＴ１１がオン期間である場合（Ｓ１２でＹＥＳ）、制御部５０は、ｎ周期（例えば、現時点の周期）及び（ｎ－１）周期（一つ前の周期）での入力電圧を取得する（Ｓ１３）。なお、取得する入力電圧は、第１分圧回路７１、第２分圧回路７２で分圧された電圧（入力電圧に対応する電圧）である。
　制御部５０は、（ｎ－１）周期において取得された入力電圧に対するｎ周期において取得された入力電圧の比率が上限値Ｘ１以上であるか否かを判定する（Ｓ１４）。比率が上限値Ｘ１以上である場合（Ｓ１４でＹＥＳ）、制御部５０は、（ｎ＋１）周期でのＦＥＴ１１のデューティ比を所要のデューティ比よりも小さくし（Ｓ１５）、後述のステップＳ１９の処理を行う。
　比率が上限値Ｘ１以上でない場合（Ｓ１４でＮＯ）、制御部５０は、（ｎ－１）周期において取得された入力電圧に対するｎ周期において取得された入力電圧の比率が下限値Ｘ２以下であるか否かを判定する（Ｓ１６）。比率が下限値Ｘ２以下である場合（Ｓ１６でＹＥＳ）、制御部５０は、（ｎ＋１）周期でのＦＥＴ１１のデューティ比を所要のデューティ比よりも大きくし（Ｓ１７）、後述のステップＳ１９の処理を行う。
　比率が下限値Ｘ２以下でない場合（Ｓ１６でＮＯ）、制御部５０は、（ｎ＋１）周期でのＦＥＴ１１のデューティ比を所定値（所要のデューティ比を基準に微調整した値）にする（Ｓ１８）。制御部５０は、処理を終了するか否かを判定し（Ｓ１９）、処理を終了しない場合（Ｓ１９でＮＯ）、ステップＳ１１以降の処理を繰り返す。処理を終了する場合（Ｓ１９でＹＥＳ）、制御部５０は、ＦＥＴ１１、ＦＥＴ１２のスイッチングを停止して処理を終了する。
　本実施の形態の電源装置１００の制御方法は、制御部５０を、例えば、ＣＰＵ（プロセッサ）、ＲＡＭ（メモリ）などで構成し、図１６に示すような、各処理の手順を定めたコンピュータプログラムをＲＡＭ（メモリ）にロードし、コンピュータプログラムをＣＰＵ（プロセッサ）で実行することにより、コンピュータ上で電源装置５０の制御方法を実現することができる。
　本実施の形態において、ＦＥＴ１１がオン状態において、各周期で取得する電圧は、瞬時値でもよく、あるいは平均値などでもよい。電圧を取得するタイミングは、ＦＥＴ１１のオン期間の中央時点でもよい。また、オン直後及びオフ直前それぞれで取得した電圧の平均値を取得するようにしてもよい。
　スイッチング素子はＭＯＳＦＥＴに限定されるものではなく、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのデバイスであってもよい。本実施の形態のように、スイッチング素子が、ＭＯＳＦＥＴの場合には、ドレイン・ソース間には等価的に内蔵されたボディダイオードが存在する。また、スイッチング素子として、バイポーラトランジスタを用いる場合には、トランジスタのコレクタ・エミッタ間にダイオードを逆並列に接続すればよい。
　本実施の形態では、電源装置として、図１に示したようなＤＣ／ＤＣコンバータの構成を例に挙げて説明したが、ＤＣ／ＤＣコンバータの構成は図１に例示した構成に限定されるものではなく、トランスの一次巻線に直列にスイッチング素子が接続され、トランスの磁気リセットが行われるような構成であればよい。
　以上に開示された実施の形態及び実施例は、全ての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態及び実施例ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての修正や変形を含むものと意図される。
　１１、１２　ＦＥＴ
　２１、２２、２３　キャパシタ
　３０　トランス
　３１　一次巻線
　３２　二次巻線
　４１、４２　ダイオード
　５０　制御部
　５１　判定部
　６１　インダクタ
　７０、１７０　電圧検出部
　７１　第１分圧回路
　７２　第２分圧回路
　７３、７４　乗算回路
　７５、７６　コンパレータ
　７７　ＮＡＮＤ回路
　７８　フォトカップラ
　７１１、７１２、７２１　抵抗
　７２２　キャパシタ

Claims (8)

  1. 　トランスと、該トランスの一次巻線に直列に接続された第１のスイッチング素子と、該第１のスイッチング素子に並列に接続された第１のキャパシタと、前記一次巻線に並列に接続された第２のスイッチング素子及び第２のキャパシタの直列回路と、所要のデューティ比に基づいて前記第１のスイッチング素子及び第２のスイッチング素子のオン／オフを制御する制御部とを備え、前記トランスの一次巻線に入力電圧が印加される電源装置であって、
    　前記第１のスイッチング素子がオンの期間での入力電圧を取得する電圧取得部と、
    　前記第１のスイッチング素子がオンの第１の期間で取得した入力電圧及び前記第１の期間よりも所定周期前の第２の期間で取得した入力電圧に基づいて、前記トランスが磁気飽和するか否かを判定する判定部と
    　を備え、
    　前記制御部は、
    　前記判定部の判定結果に基づいて前記第１のスイッチング素子のオン／オフを制御する電源装置。
  2. 　前記判定部は、
    　前記第２の期間で取得された入力電圧に対する前記第１の期間で取得された入力電圧の比率が所定の上限値以上である場合又は前記比率が所定の下限値以下である場合、前記トランスが磁気飽和すると判定する請求項１に記載の電源装置。
  3. 　前記制御部は、
    　前記比率が前記上限値以上である場合、前記第１のスイッチング素子のオンの期間が前記所要のデューティ比に基づくオンの期間よりも短くなるように前記第１のスイッチング素子のオン／オフを制御する請求項２に記載の電源装置。
  4. 　前記制御部は、
    　前記比率が前記下限値以下である場合、前記第１のスイッチング素子のオンの期間が前記所要のデューティ比に基づくオンの期間よりも長くなるように前記第１のスイッチング素子のオン／オフを制御する請求項２又は請求項３に記載の電源装置。
  5. 　前記比率が前記上限値以上であるか否か又は前記比率が前記下限値以下であるか否かに応じて二値のいずれかを出力する二値出力部と、
    　該二値出力部が出力する二値を伝達する絶縁型伝達素子と
    　を備え、
    　前記判定部は、
    　前記絶縁型伝達素子の出力に応じて前記トランスが磁気飽和するか否かを判定する請求項２から請求項４のいずれか一項に記載の電源装置。
  6. 　入力電圧が印加される入力端子間に接続され、複数の抵抗が直列に接続された第１分圧回路と、
    　前記入力端子間に接続され、抵抗とキャパシタとが直列に接続された第２分圧回路と
    　を備え、
    　前記電圧取得部は、
    　前記第１分圧回路から前記第１の期間での入力電圧を取得し、
    　前記第２分圧回路から前記第２の期間での入力電圧を取得する請求項１から請求項５のいずれか一項に記載の電源装置。
  7. 　前記トランスの二次巻線の一端側と所定の接地レベルとの間に接続され、複数の抵抗が直列に接続された第１分圧回路と、
    　前記一端側と接地レベルとの間に接続され、抵抗とキャパシタとが直列に接続された第２分圧回路と
    　を備え、
    　前記電圧取得部は、
    　前記第１分圧回路から前記第１の期間での入力電圧を取得し、
    　前記第２分圧回路から前記第２の期間での入力電圧を取得する請求項１から請求項５のいずれか一項に記載の電源装置。
  8. 　トランスと、該トランスの一次巻線に直列に接続された第１のスイッチング素子と、該第１のスイッチング素子に並列に接続された第１のキャパシタと、前記一次巻線に並列に接続された第２のスイッチング素子及び第２のキャパシタの直列回路と、所要のデューティ比に基づいて前記第１のスイッチング素子及び第２のスイッチング素子のオン／オフを制御する制御部とを備え、前記トランスの一次巻線に入力電圧が印加される電源装置の制御方法であって、
    　前記第１のスイッチング素子がオンの期間での入力電圧を電圧取得部が取得し、
    　前記第１のスイッチング素子がオンの第１の期間で取得された入力電圧及び前記第１の期間よりも所定周期前の第２の期間で取得された入力電圧に基づいて、前記トランスが磁気飽和するか否かを判定部が判定し、
    　前記制御部は、
    　前記判定部の判定結果に基づいて前記第１のスイッチング素子のオン／オフを制御する電源装置の制御方法。
     
PCT/JP2018/002042 2017-03-09 2018-01-24 電源装置及び電源装置の制御方法 WO2018163631A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112018001236.0T DE112018001236T5 (de) 2017-03-09 2018-01-24 Stromquellenvorrichtung und Verfahren zur Steuerung derselben
JP2019504368A JPWO2018163631A1 (ja) 2017-03-09 2018-01-24 電源装置及び電源装置の制御方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-045257 2017-03-09
JP2017045257 2017-03-09

Publications (1)

Publication Number Publication Date
WO2018163631A1 true WO2018163631A1 (ja) 2018-09-13

Family

ID=63448123

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/002042 WO2018163631A1 (ja) 2017-03-09 2018-01-24 電源装置及び電源装置の制御方法

Country Status (3)

Country Link
JP (1) JPWO2018163631A1 (ja)
DE (1) DE112018001236T5 (ja)
WO (1) WO2018163631A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0984338A (ja) * 1995-09-19 1997-03-28 Omron Corp 両極性フォワードコンバータ
JP2003037973A (ja) * 2001-07-24 2003-02-07 Fuji Electric Co Ltd 電力変換装置における偏磁低減方法及び偏磁低減回路
WO2009050943A1 (ja) * 2007-10-19 2009-04-23 Murata Manufacturing Co., Ltd. スイッチング電源装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4985385B2 (ja) 2007-01-19 2012-07-25 株式会社豊田自動織機 Ｄｃ−ｄｃコンバータの制御方法、およびｄｃ−ｄｃコンバータ
JP6360016B2 (ja) 2015-08-26 2018-07-18 株式会社日立製作所 診断装置、診断システム、機器、及び、診断方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0984338A (ja) * 1995-09-19 1997-03-28 Omron Corp 両極性フォワードコンバータ
JP2003037973A (ja) * 2001-07-24 2003-02-07 Fuji Electric Co Ltd 電力変換装置における偏磁低減方法及び偏磁低減回路
WO2009050943A1 (ja) * 2007-10-19 2009-04-23 Murata Manufacturing Co., Ltd. スイッチング電源装置

Also Published As

Publication number Publication date
JPWO2018163631A1 (ja) 2020-01-16
DE112018001236T5 (de) 2019-12-05

Similar Documents

Publication Publication Date Title
US11848603B2 (en) Auxiliary power supply apparatus and method for isolated power converters
US9667153B2 (en) Switching power supply apparatus for generating control signal for lowering switching frequency of switching devices
US10491136B2 (en) Bridge-less type electric power conversion device having current detection circuit of current transformer type
JP6607495B2 (ja) 電力変換装置
US20150263631A1 (en) Current resonance dc-dc converter
JP2019075913A (ja) 制御装置
JP5182204B2 (ja) Ｄｃ−ｄｃコンバータ
US7848119B2 (en) Direct current to direct current converter
JP2015070750A (ja) 電力変換装置
JP2022124673A (ja) Ｄｃ－ｄｃコンバータおよび車両
WO2018163631A1 (ja) 電源装置及び電源装置の制御方法
US11936297B2 (en) DC-DC converter including first and second coils magnetically coupled such that current flows through second coil in forward direction of diode by mutual induction as current flowing through first coil from intermediate terminal to output terminal increases and vehicle
WO2018186344A1 (ja) 電源装置及び電源装置の制御方法
JP2019009848A (ja) Ｄｃ−ｄｃコンバータ、これを用いた電源システム及び当該電源システムを用いた自動車
JP5954256B2 (ja) 制御方法
JP2013062916A (ja) 電力変換装置
JP2013090505A (ja) Ｄｃｄｃコンバータおよびｄｃｄｃコンバータの制御方法
TW201717532A (zh) 單級交流至直流轉換器
WO2018146877A1 (ja) 電源装置及び電源装置の制御方法
US9673716B2 (en) Resonant converter with three switches
WO2018185999A1 (ja) 電源装置及び電源装置の制御方法
JP2018153037A (ja) 直流変換装置
WO2019131469A1 (ja) 電源装置及び電源装置の制御方法
JP2014197949A (ja) 電力変換回路
JP2019146384A (ja) 電源装置及び電源装置の制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18763394

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019504368

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18763394

Country of ref document: EP

Kind code of ref document: A1