JP2014197949A - 電力変換回路 - Google Patents

Abstract

【課題】フェーズシフト方式で駆動する絶縁型ＤＣ−ＤＣコンバータとしての電力変換回路において、今回の制御周期の出力電流から次回の制御周期の目標電流までの出力電流の変化を用いて、スイッチング素子の制御信号のデューティ比を調整することにより、次回の制御周期の出力電流を制御する場合であっても、出力電流のロバスト性の低下を抑える。
【解決手段】直流電力が交流電力に変換されるようにスイッチング素子１３、１６とスイッチング素子１４、１５とを交互にオン、オフさせるとともに、スイッチング素子１４、１６がオフする際にコンデンサ１８、２０と１次側インダクタ２１の共振回路によりスイッチング素子１４、１６にかかる電圧がゼロになるように制御信号Ｓ１〜Ｓ４の位相を互いにずらし、１次側インダクタ２１の影響をなくすように、制御信号Ｓ１〜Ｓ４のデューティ比Ｄ１に補正値を加える。
【選択図】図１

Description

本発明は、電力変換回路に関する。

電力変換回路として、例えば、フェーズシフト方式で駆動する絶縁型ＤＣ−ＤＣコンバータがある（例えば、特許文献１参照）。フェーズシフト方式で駆動する絶縁型ＤＣ−ＤＣコンバータでは、フルブリッジ回路の複数のスイッチング素子のオン、オフを制御する各制御信号の位相を互いにずらすことにより、トランスの１次コイルに直列接続されるインダクタとスイッチング素子に並列接続されるコンデンサとで共振回路を構成させてスイッチング素子にかかる電圧をゼロにさせた後にスイッチング素子をオンさせている。これにより、スイッチング素子がオンする際のスイッチング損失を低減することができる。

しかしながら、フェーズシフト方式で駆動する絶縁型ＤＣ−ＤＣコンバータでは、トランスの１次コイルに直列接続されるインダクタにより、トランスの１次コイルやインダクタに流れる電流の向きが変わる際、インダクタのみに電圧がかかり、トランスの１次コイルに電圧がかからない期間が発生してしまう。すなわち、トランスの１次コイルに電流が流れていても、２次コイルに電流が流れない期間が発生してしまう。このように、フェーズシフト方式で駆動する絶縁型ＤＣ−ＤＣコンバータにおいて、今回の制御周期の出力電流から次回の制御周期の目標の出力電流（目標電流）までの出力電流の変化を用いて、スイッチング素子の制御信号のデューティ比を調整することにより、次回の制御周期の出力電流を制御する場合、出力電流と目標電流との間に誤差が生じてしまい、絶縁型ＤＣ−ＤＣコンバータの出力電流のロバスト性が低下するおそれがある。

特開２０１２−４４７５７号公報

本発明では、フェーズシフト方式で駆動する絶縁型ＤＣ−ＤＣコンバータとしての電力変換回路において、今回の制御周期の出力電流から次回の制御周期の目標電流までの出力電流の変化を用いて、スイッチング素子の制御信号のデューティ比を調整することにより、次回の制御周期の出力電流を制御する場合であっても、電力変換回路の出力電流のロバスト性の低下を抑えることが可能な技術を提供することを目的とする。

本実施形態の電力変換回路は、フルブリッジ回路と、トランスと、１次側インダクタと、整流回路と、平滑回路と、制御回路とを備える。
前記フルブリッジ回路は、互いに直列接続される第１及び第２のスイッチング素子と、互いに直列接続されるとともに前記第１及び第２のスイッチング素子に並列接続される第３及び第４のスイッチング素子とを備え、入力される直流電力を交流電力に変換する。

前記トランスは、前記第１及び第２のスイッチング素子の接続点と前記第３及び第４のスイッチング素子の接続点との間に設けられる１次コイルと、２次コイルとを備え、前記フルブリッジ回路により変換される交流電力を前記１次コイルから前記２次コイルに伝える。

前記第１〜第４のコンデンサは、前記第１〜第４のスイッチング素子にそれぞれ並列接続される。
前記１次側インダクタは、前記第３及び第４のスイッチング素子の接続点と前記１次コイルとの間に設けられる。

前記整流回路は、前記２次コイルに伝わる交流電力を整流する。
前記平滑回路は、前記整流回路により整流される電力を平滑する。
前記制御回路は、前記直流電力が前記交流電力に変換されるように前記第１及び第４のスイッチング素子と前記第２及び第３のスイッチング素子とを交互にオン、オフさせるとともに、前記第２のスイッチング素子に並列接続される前記第２のコンデンサと前記１次側インダクタとの共振回路により前記第２のスイッチング素子のオン時に前記第２のスイッチング素子にかかる電圧がゼロになるように、又は、前記第４のスイッチング素子に並列接続される前記第４のコンデンサと前記１次側インダクタとの共振回路により前記第４のスイッチング素子のオン時に前記第４のスイッチング素子にかかる電圧がゼロになるように、前記第１〜第４のスイッチング素子のオン、オフのタイミングをずらす。

さらに、前記制御回路は、前記１次側インダクタの影響をなくすように、前記第１〜第４のスイッチング素子のオン、オフを制御する制御信号のデューティ比に補正値を加える。

これにより、今回の制御周期の出力電流から次回の制御周期の目標電流までの出力電流の変化を用いて、スイッチング素子の制御信号のデューティ比を調整することにより、次回の制御周期の出力電流を制御する場合であっても、出力電流と目標電流との間に生じる誤差を小さくすることができ電力変換回路の出力電流のロバスト性が低下することを抑えることができる。

本発明によれば、フェーズシフト方式で駆動する絶縁型ＤＣ−ＤＣコンバータとしての電力変換回路において、今回の制御周期の出力電流から次回の制御周期の目標電流までの出力電流の変化を用いて、スイッチング素子の制御信号のデューティ比を調整することにより、次回の制御周期の出力電流を制御する場合であっても、電力変換回路の出力電流のロバスト性の低下を抑えることができる。

実施形態の電力変換回路を示す図である。 各スイッチング素子の制御信号、トランスの１次コイルの電流、電圧、１次側インダクタの電流、電圧のタイミングチャートを示す図である。 フルブリッジ回路に流れる電流を示す図である。 出力電流の一例を示す図である。

図１は、実施形態の電力変換回路を示す図である。
図１に示す電力変換回路１は、例えば、車載バッテリを充電するための、フェーズシフト方式で駆動する絶縁型ＤＣ−ＤＣコンバータであって、外部から入力される目標の出力電流に応じた出力電流を車載バッテリに供給する。また、電力変換回路１は、コンデンサ２と、フルブリッジ回路３と、トランス４と、整流回路５と、平滑回路６と、制御回路７と、電圧検出部８〜１０と、電流検出部１１、１２とを備える。

フルブリッジ回路３は、スイッチング素子１３〜１６と、コンデンサ１７〜２０と、１次側インダクタ２１と、ダイオード２２、２３とを備える。なお、スイッチング素子１３〜１６は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に限らず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタなどでもよい。

整流回路５は、ダイオード２４〜２７を備える。なお、整流回路５の回路構成は特に限定されない。
平滑回路６は、インダクタ２８と、コンデンサ２９とを備える。

コンデンサ２は、電力変換回路１の入力段に設けられている。スイッチング素子１３、１４は互いに直列接続されるとともにコンデンサ２に並列接続されている。スイッチング素子１５、１６は互いに直列接続されるとともにスイッチング素子１３、１４に並列接続されている。コンデンサ２及びスイッチング素子１４、１６は、電力変換回路１の１次側グランドに接続されている。コンデンサ１７はスイッチング素子１３に並列接続され、コンデンサ１８はスイッチング素子１４に並列接続され、コンデンサ１９はスイッチング素子１５に並列接続され、コンデンサ２０はスイッチング素子１６に並列接続されている。トランス４の１次コイルの一方端は１次側インダクタ２１を介してスイッチング素子１５、１６の接続点に接続され、トランス４の１次コイルの他方端はスイッチング素子１３、１４の接続点に接続されている。すなわち、トランス４の１次コイルは、スイッチング素子１３、１４の接続点とスイッチング素子１５、１６の接続点との間に設けられている。ダイオード２２のカソード端子はスイッチング素子１３、１５の接続点に接続され、ダイオード２２のアノード端子はトランス４の１次コイルの一方端及びダイオード２３のカソード端子に接続されている。ダイオード２３のアノード端子はスイッチング素子１４、１６の接続点に接続されている。ダイオード２４のカソード端子はインダクタ２８の一方端及びダイオード２６のカソード端子に接続され、ダイオード２４のアノード端子はトランス４の２次コイルの一方端及びダイオード２５のカソード端子に接続されている。ダイオード２６のアノード端子はトランス４の２次コイルの他方端及びダイオード２７のカソード端子に接続されている。ダイオード２５、２７のアノード端子はそれぞれ電力変換回路１の２次側グランドに接続されている。コンデンサ２９は電力変換回路１の出力段に設けられている。インダクタ２８の他方端はコンデンサ２９の一方端に接続されている。コンデンサ２９の他方端は電力変換回路１の２次側グランドに接続されている。

電圧検出部８は電力変換回路１の入力電圧Ｖｉｎ１を検出し、電圧検出部９はトランス４の２次コイル側へ入力される電圧（インダクタ２８にかかる電圧）Ｖｉｎ２を検出し、電圧検出部１０は電力変換回路１の出力電圧Ｖｏｕｔを検出する。なお、電圧検出部８〜１０は、例えば、電圧計とする。

電流検出部１１は１次側インダクタ２１に流れる電流ＩＬ１を検出し、電流検出部１２は電力変換回路１の出力電流（インダクタ２８に流れる電流）ＩＬ２を検出する。なお、電流検出部１１、１２は、例えば、電流計とする。

制御信号Ｓ１によりスイッチング素子１３がオン、オフし、制御信号Ｓ２によりスイッチング素子１４がオン、オフし、制御信号Ｓ３によりスイッチング素子１５がオン、オフし、制御信号Ｓ４によりスイッチング素子１６がオン、オフする。スイッチング素子１３〜１６がそれぞれオン、オフすることにより、入力電力が交流電力に変換されてトランス４の１次コイルから２次コイルに伝わる。そして、２次コイルに伝わった交流電力は整流回路５により整流された後、平滑回路６により平滑されて出力される。

制御回路７は、入力電圧Ｖｉｎ１、電圧Ｖｉｎ２、出力電圧Ｖｏｕｔ、電流ＩＬ１、及び出力電流ＩＬ２を用いてピーク電流制御（ＰＣＭＣ：peak current mode control）を行うことにより、制御信号Ｓ１〜Ｓ４のそれぞれのデューティ比を調整し出力電流ＩＬ２を制御する。例えば、制御回路７は、ＣＰＵ（Central Processing Unit）、マルチコアＣＰＵ、プログラマブルなデバイス（ＦＰＧＡ（Field Programmable Gate Array）、ＰＬＤ（Programmable Logic Device）など）などに構成され、不図示の記憶部に記憶されているプログラムをＣＰＵ、プログラマブルなデバイス、又はＰＬＤなどが読み出して実行することにより、制御回路７の動作が実現される。

また、制御回路７は、電力変換回路１をフェーズシフト方式で駆動するために、図２に示すように、制御信号Ｓ１〜Ｓ４のそれぞれの位相をずらしている。
まず、制御信号Ｓ１、Ｓ４がハイレベル、制御信号Ｓ２、Ｓ３がローレベルであり、スイッチング素子１３、１６がオンし、スイッチング素子１４、１５がオフしているとき（図２の（ａ）期間）では、図３（ａ）に示すように、電流がスイッチング素子１３、トランス４の１次コイル、１次側インダクタ２１、スイッチング素子１６を介してグランドへ流れる。このとき、図２に示すように、トランス４の１次コイルには負の電圧がかかっているため、トランス４の２次コイルにも負の電圧がかかり、ダイオード２７、トランス４の２次コイル、ダイオード２４、インダクタ２８に電流が流れ、出力電流ＩＬ２が上昇する。

次に、制御信号Ｓ４がハイレベル、制御信号Ｓ１〜Ｓ３がローレベルになり、スイッチング素子１６がオン、スイッチング素子１３〜１５がオフすると（図２の（ｂ）期間）、図３（ｂ）に示すように、コンデンサ１８とトランス４の１次コイル及び１次側インダクタ２１とで構成される共振回路により、コンデンサ１８からトランス４の１次コイル、１次側インダクタ２１、及びスイッチング素子１６を介してグランドへ電流が流れ、コンデンサ１８にかかる電圧がゼロに低下する。そのため、スイッチング素子１４にかかる電圧もゼロに低下する。

次に、制御信号Ｓ２、Ｓ４がハイレベル、制御信号Ｓ１、Ｓ３がローレベルになり、スイッチング素子１４、１６がオン、スイッチング素子１３、１５がオフすると（図２の（ｃ）期間）、図３（ｃ）に示すように、トランス４の１次コイル及び１次側インダクタ２１からスイッチング素子１４及びダイオード２３へ電流が流れる。スイッチング素子１４がオンするとき、スイッチング素子１４にかかる電圧がゼロになっているため、スイッチング素子１４のスイッチング損失を低減することができる。さらに、１次側インダクタ２１からスイッチング素子１６へ流れる電流をダイオード２３を介して１次側インダクタ２１に返すことで、トランス４の１次コイルに流れる電流を小さくすることができるため、トランス４の１次コイルに流れる電流の変動を抑えることができる。

次に、制御信号Ｓ２がハイレベル、制御信号Ｓ１、Ｓ３、Ｓ４がローレベルになり、スイッチング素子１４がオン、スイッチング素子１３、１５、１６がオフすると（図２（ｄ）期間）、図３（ｄ）に示すように、コンデンサ１９、２０と１次側インダクタ２１とで構成される共振回路により、１次側インダクタ２１からコンデンサ２０へ電流が流れるとともに、コンデンサ１９からコンデンサ２０へ電流が流れてコンデンサ２０が充電される。これにより、コンデンサ２０にかかる電圧が上昇し、スイッチング素子１５にかかる電圧がゼロに低下する。

次に、制御信号Ｓ２、Ｓ３がハイレベル、制御信号Ｓ１、Ｓ４がローレベルになり、スイッチング素子１４、１５がオン、スイッチング素子１３、１６がオフすると（図２（ｅ）期間）、図３（ｅ）に示すように、電流がスイッチング素子１５、１次側インダクタ２１、トランス４の１次コイル、スイッチング素子１４を介してグランドへ流れる。スイッチング素子１５がオンするとき、スイッチング素子１５にかかる電圧がゼロになっているため、スイッチング素子１５のスイッチング損失を低減することができる。また、このとき、図２に示すように、１次側インダクタ２１に正の電圧がかかっているが、トランス４の１次コイルに電圧がかかっていない。このように、トランス４の１次コイルや１次側インダクタ２１に流れる電流の向きが変わる際、１次側インダクタ２１のみに電圧がかかり、トランス４の１次コイルに電圧がかからない期間が発生する。この期間は、トランス４の２次コイルに電流が流れないため、出力電流ＩＬ２が上昇しない。すなわち、トランス４の１次コイルや１次側インダクタ２１に流れる電流の向きが変わる際、１次側インダクタ２１で発生する損失により、トランス４の１次コイルから２次コイルへエネルギーが伝わらない期間が発生し、出力電流ＩＬ２と目標電流Ｉｔｇｔとの間に誤差が生じてしまい電力変換回路１の出力電流ＩＬ２のロバスト性が低下するおそれがある。

そこで、制御回路７は、例えば、ピーク電流制御時、Ｄ１＝１／Ｖｉｎ２｛Ｌ２×（Ｉｔｇｔ−ＩＬ２）／ｍ×Ｔ＋２×Ｖｏｕｔ｝−Ｄ０を計算することにより、次回の制御周期におけるデューティ比Ｄ１を求めるとともに、１次側インダクタ２１のみに電圧がかかる時間（Ｄｔ＝（Ｌ１×ΔＩ／Ｖｉｎ１））に応じたデューティ比を補正値として、デューティ比Ｄ１に加算する。制御回路７は、補正後のデューティ比Ｄ１の制御信号Ｓ１〜Ｓ４によりスイッチング素子１３〜１６のオン、オフを制御する。なお、図４に示すように、Ｉｔｇｔは次回の制御周期の目標の出力電流を示し、ｍは制御周期（デューティ比Ｄ１を求める時間間隔）を示し、Ｔはスイッチング素子１３〜１６のスイッチング周期を示す。また、Ｄ０は今回の制御周期におけるデューティ比を示し、Ｌ１は１次側インダクタ２１のインダクタンス値を示し、Ｌ２はインダクタ２８のインダクタンス値を示し、ΔＩは電流ＩＬ１の最大値と最小値の差分を示す。

このように、本実施形態の電力変換回路１では、トランス４の１次コイルに電圧がかかる時間が増えるように、制御信号のデューティ比を補正している。すなわち、ピーク電流制御により求められる制御信号Ｓ１〜Ｓ４のデューティ比Ｄ１に、１次側インダクタ２１のみに電圧がかかる時間Ｄｔに応じたデューティ比を補正値として追加している。これにより、出力電流ＩＬ２と目標電流Ｉｔｇｔとの間に生じる誤差を小さくすることができ電力変換回路１の出力電流ＩＬ２のロバスト性が低下することを抑えることができる。

１ 電力変換回路
２ コンデンサ
３ フルブリッジ回路
４ トランス
５ 整流回路
６ 平滑回路
７ 制御回路

Claims (3)

1. 互いに直列接続される第１及び第２のスイッチング素子と、互いに直列接続されるとともに前記第１及び第２のスイッチング素子に並列接続される第３及び第４のスイッチング素子とを備え、入力される直流電力を交流電力に変換するフルブリッジ回路と、
   前記第１及び第２のスイッチング素子の接続点と前記第３及び第４のスイッチング素子の接続点との間に設けられる１次コイルと、２次コイルとを備え、前記フルブリッジ回路により変換される交流電力を前記１次コイルから前記２次コイルに伝えるトランスと、
   前記第１〜第４のスイッチング素子にそれぞれ並列接続される第１〜第４のコンデンサと、
   前記第３及び第４のスイッチング素子の接続点と前記１次コイルとの間に設けられる１次側インダクタと、
   前記２次コイルに伝わる交流電力を整流する整流回路と、
   前記整流回路により整流される電力を平滑する平滑回路と、
   前記直流電力が前記交流電力に変換されるように前記第１及び第４のスイッチング素子と前記第２及び第３のスイッチング素子とを交互にオン、オフさせるとともに、前記第２のスイッチング素子に並列接続される前記第２のコンデンサと前記１次側インダクタとの共振回路により前記第２のスイッチング素子のオン時に前記第２のスイッチング素子にかかる電圧がゼロになるように、又は、前記第４のスイッチング素子に並列接続される前記第４のコンデンサと前記１次側インダクタとの共振回路により前記第４のスイッチング素子のオン時に前記第４のスイッチング素子にかかる電圧がゼロになるように、前記第１〜第４のスイッチング素子のオン、オフのタイミングをずらす制御回路と、
   を備え、
   前記制御回路は、前記１次側インダクタによる影響をなくすように、前記第１〜第４のスイッチング素子のオン、オフを制御する制御信号のデューティ比に補正値を加える
   ことを特徴とする電力変換回路。
2. 請求項１に記載の電力変換回路であって、
   前記制御回路は、前記１次側インダクタのみに電圧がかかる時間に応じた前記補正値を、前記制御信号のデューティ比に加える
   ことを特徴とする電力変換回路。
3. 請求項２に記載の電力変換回路であって、
   前記制御回路は、（前記１次側インダクタのインダクタンス値）×（前記１次コイルに流れる電流の最大値と最小値との差分）／（当該電力変換回路に入力される電圧）を計算することにより、前記１次側インダクタのみに電圧がかかる時間を求める
   ことを特徴とする電力変換回路。