WO2018159207A1 - 検査システム - Google Patents

検査システム Download PDF

Info

Publication number
WO2018159207A1
WO2018159207A1 PCT/JP2018/003382 JP2018003382W WO2018159207A1 WO 2018159207 A1 WO2018159207 A1 WO 2018159207A1 JP 2018003382 W JP2018003382 W JP 2018003382W WO 2018159207 A1 WO2018159207 A1 WO 2018159207A1
Authority
WO
WIPO (PCT)
Prior art keywords
prober
tester
inspection system
units
test unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/003382
Other languages
English (en)
French (fr)
Inventor
徹也 加賀美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020197028843A priority Critical patent/KR102270542B1/ko
Priority to KR1020217019230A priority patent/KR102319587B1/ko
Priority to CN201880015667.5A priority patent/CN110383444B/zh
Priority to US16/490,484 priority patent/US10871516B2/en
Publication of WO2018159207A1 publication Critical patent/WO2018159207A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers

Definitions

  • the present invention relates to an inspection system for inspecting a substrate.
  • a semiconductor device manufacturing process electrical inspection of a plurality of semiconductor elements (devices) formed on a wafer is performed at the stage where all processes on a semiconductor wafer (hereinafter simply referred to as a wafer) as a substrate are completed.
  • An apparatus for performing such an electrical inspection generally gives an electrical signal to a device, a probe stage having a wafer stage, a probe card having a probe that contacts the device, an aligner for aligning the wafer, and the like. And a tester for inspecting various electrical characteristics of the device.
  • a cell having a prober section having a probe card, a chuck plate for holding a wafer, etc., and a test head containing a tester is arranged horizontally.
  • An inspection system in which a plurality of units are arranged in the direction and the height direction is used (for example, Patent Document 1).
  • Patent Document 1 exemplifies a cell having four cells in the horizontal direction and three cells in the height direction. In each cell, a test head is placed on the prober.
  • an object of the present invention is to provide an inspection system capable of efficiently inspecting a substrate with a higher throughput than before without increasing the footprint as much as possible.
  • a plurality of prober units for contacting a probe of a probe card to a device formed on a substrate on a stage, and an electrical signal is given to the plurality of devices on the substrate via the probe card
  • a tester for inspecting the electrical characteristics of the device, and the plurality of prober units are arranged in a state in which a plurality of units, each of which is stacked in a plurality of stages, are arranged in a horizontal direction.
  • an inspection system in which a test unit constituting a main part is arranged on a side of a predetermined prober part among the plurality of prober parts.
  • test unit is disposed between prober portions adjacent in the horizontal direction among the plurality of prober portions.
  • the tester includes a tester module board that applies an electrical signal to a device formed on a substrate and measures electrical characteristics, and a tester motherboard that serves as an interface between the probe card and the tester module board, and the test unit Preferably includes a tester module board and a controller and power supply for the tester module board, and the tester motherboard is disposed in the prober section.
  • the test unit is provided corresponding to a plurality of the prober units, and the test unit includes a plurality of the tester module boards respectively connected to the tester motherboards of the corresponding plurality of prober units.
  • test unit is connected to two prober units on both sides of the test unit, or four probers on two sides of the test unit.
  • the structure connected to the part can be taken.
  • the tester module board and the tester motherboard may be configured to be connected by a cable or a connector.
  • the contact block may be disposed between the tester motherboard and the probe card, and the probe card and the contact block may be connected by pogo pins.
  • the tester motherboard and the contact block may be connected by soldering or a connector.
  • the tester module board it is preferable that a part having a high operating frequency or a part having a high waveform accuracy is brought close to the tester motherboard.
  • the components of the tester module can be arranged close to each other in the order of high operating frequency or high waveform accuracy.
  • the plurality of prober units are arranged in a state in which a plurality of units in which the prober units are stacked in multiple stages are arranged in the horizontal direction, and the test unit constituting the main part of the tester includes the plurality of probers. Since it is disposed on the side of a predetermined prober portion among the portions, the substrate can be efficiently inspected with a higher throughput than before without increasing the footprint as much as possible.
  • inspection system of FIG. It is a figure which shows the structure of the test unit in the test
  • FIG. 1 is a side view showing a schematic configuration of the inspection system according to the first embodiment of the present invention
  • FIG. 2 is a schematic configuration diagram showing a prober unit in the inspection system of FIG. 1
  • FIG. 3 is a test in the inspection system of FIG. It is a figure which shows the structure of a unit, and the connection of a test unit and the tester motherboard of a prober part.
  • the inspection system 100 of this embodiment performs an electrical inspection of a wafer W that is a substrate to be inspected.
  • the prober unit 10 is stacked in four stages in the height direction (Z direction). Four units are arranged in the horizontal direction (X direction), and a total of 16 prober units 10 are provided.
  • test unit 20 constituting the main part of the tester is arranged on the side of the predetermined prober unit 10 among the plurality of prober units 10. Specifically, test units 20 are arranged between the prober units 10 adjacent in the horizontal direction, and a total of eight test units 20 are provided.
  • the prober unit 10 includes a stage 11 for sucking and supporting the wafer W by vacuum suction or the like, and an XY table mechanism, a Z-direction moving mechanism, and a ⁇ -direction moving mechanism (all not shown).
  • 11 is moved in the X, Y, Z, and ⁇ directions to position the wafer W at a predetermined position, a probe card 13 provided facing the stage 11, and a support plate 14 that supports the probe card 13.
  • a contact block 21 for connecting the probe card 13 and a tester motherboard 22 which is a component of the tester.
  • the tester motherboard 22 is disposed on the contact block 21. That is, the tester motherboard 22 is disposed in the prober unit 10.
  • the probe card 13 has a plurality of probes 13 a that are in contact with the electrodes of the device formed on the wafer W.
  • a plurality of pogo pins 21 a connected to the probe card 13 are provided below the contact block 21.
  • the tester mother board 22 and the contact block 21 are directly soldered or connected by a connector. About 10,000 connectors 21a are provided.
  • the inspection space between the support plate 14 and the stage 11 is sealed with a seal or bellows, and the space is decompressed.
  • the stage 11 may be attracted to the support plate 14 as a state, and in that case, one aligner 12 can be used in common for the four prober portions 10 of the same stage.
  • the test unit 20 is a main part of the tester and can be connected to the two prober units 10 on both sides.
  • the test unit 20 includes two tester module boards 23, one controller 24, and one power supply 25.
  • a tester is configured by the test unit 20 and the tester mother board 22 arranged in the prober unit 10.
  • Each tester module board 23 is provided in the vicinity of the corresponding prober unit 10, and these are controlled by a common controller 24 and supplied with power from a common power supply 25.
  • a controller 24 for example, a personal computer can be used.
  • the power supply 25 supplies power to the tester module board 23 and the controller 24.
  • the tester module board 23 performs power supply, waveform input (driver), waveform measurement (comparator), voltage, current output and measurement to devices on the wafer W.
  • Each tester module board 23 is actually composed of a plurality of boards.
  • the tester motherboard 22 arranged in the prober unit 10 among the tester components is a board for passing input / output of waveform, voltage, and current between the tester module board 23 and the probe card 13.
  • device capacitors are mounted.
  • the corresponding tester module board 23 and the tester mother board 22 are connected by a wiring 26 capable of adjusting impedance. Further, the connection between the tester module board 23 and the tester motherboard 22 may be a connector connection.
  • the inspection system 100 is a loading / unloading system in which four transfer devices for transferring the wafer W to the four prober units 10 at each stage, and a wafer storage container and a probe card storage container are connected. Has a part.
  • the transport device can also transport the probe card when the probe card is replaced.
  • the inspection system 100 includes a control unit that controls the transfer of the wafer W to the prober unit 10, the movement of the stage 11, the vacuum system, and the like.
  • the wafer W is transferred to each prober unit 10 by the transfer device, the position of the stage 11 is adjusted, and a plurality of probe cards 13 are attached to the electrodes of the device formed on the wafer W.
  • the prober 13a is brought into contact, and the electrical characteristics are inspected by a tester.
  • the wafers W are sequentially transferred to the 16 prober units 10, and a plurality of wafers W can be inspected simultaneously by a tester.
  • the cell 230 having the configuration in which the test head 220 is placed on the prober unit 210 as in the prior art is high in height and depends on the model, but in many cases, as shown in FIG.
  • the number of cells was limited to 3 stages. Therefore, if the number of cells is increased to increase the throughput, the number of cells in the horizontal direction must be increased, but doing so increases the footprint of the system.
  • the frame is divided for each cell, and the test head 220 is accommodated in the frame, and thus is restricted by the prober unit. For this reason, even if the test head 220 becomes smaller, the volume does not change, and it is difficult to improve the overall volume efficiency, and it is difficult to increase the number of cells while suppressing an increase in footprint. is there.
  • the prober unit 10 and the test unit 20 in which the components constituting the main part of the tester are unitized are not separated from the conventional cell structure in which the prober unit and the test head are integrated.
  • the test unit 20 is arranged on the side of the prober unit 10.
  • the prober unit 10 needs to be stacked in the height direction, so that the number of steps in the height direction can be increased. For example, what is conventionally three steps as shown in FIG. 4 is changed to four steps as shown in FIG. Can be increased.
  • placing the test unit 20 next to the prober unit 10 increases the footprint, but the prober unit 10 and the test unit 20 are completely separated, and in the frame of the prober unit as before. There is no need to house the test head. For this reason, the configuration of the test unit 20 can be determined without restriction by securing a certain space for the test head in the frame of the cell as in the prior art. Thereby, volume efficiency can be improved and the increase in footprint can be suppressed as much as possible.
  • test unit 20 is provided between the two prober units 10 and connected to the two prober units 10 on both sides, the controller 24 and the power source 25 can be shared with the two prober units, Since the unit 20 can be miniaturized, the effect of further suppressing an increase in footprint is high. Further, since the width of the test unit 20 can be appropriately adjusted according to performance (operating frequency, number of power supplies, etc.), the footprint can be finely adjusted.
  • the number of stages of the probe unit 10 can be increased, the degree of freedom of the configuration and arrangement of the test unit 20 can be increased, and one test unit 20 can be shared by the two prober units 10.
  • the number of prober units that manage wafer processing can be increased without increasing printing as much as possible. Therefore, the substrate can be efficiently inspected with a higher throughput than before without increasing the footprint as much as possible.
  • the tester motherboard 22 is not subjected to a load from the test head as in the prior art, the contact stability is high. Further, since no load is applied to the tester mother board 22 in this way, the tester mother board 22 and the contact block 21 can be directly soldered or connected by connectors, so that contact stability is further improved.
  • the tester module board 23 and the tester motherboard 22 are connected to each other by wiring or connectors, pin assignments that differ for each customer can be replaced by cables, leading to cost reduction.
  • the tester module board 23 and the tester motherboard 22 are connected to each other by wiring connection or connector connection, the heat of the prober unit 10 and the test unit 20 can be easily cut off.
  • the heat efficiency is improved even in the inspection sensitive to the heat transfer of the prober such as the low temperature inspection and the high temperature inspection.
  • test unit 20 is a dedicated area separate from the prober unit 10, there is no need for a housing like a conventional test head, and the test unit 20 has both prober units 10 on both sides. Since the controller 24 and the power source 25 are shared, the cost can be reduced.
  • the structure of the prober unit 10 may be the same as the conventional one, many parts of the conventional inspection system can be used as they are, and the apparatus cost can be suppressed.
  • FIG. 5 is a side view showing a schematic configuration of the inspection system according to the second embodiment of the present invention
  • FIG. 6 shows the configuration of the test unit and the connection between the test unit and the tester motherboard in the prober section in the inspection system of FIG.
  • FIG. 5 is a side view showing a schematic configuration of the inspection system according to the second embodiment of the present invention
  • FIG. 6 shows the configuration of the test unit and the connection between the test unit and the tester motherboard in the prober section in the inspection system of FIG.
  • the inspection system 100 ′ of the present embodiment includes four units stacked in four levels in the height direction (Z direction), and four probers 10 arranged in the horizontal direction (X direction). A total of 16 prober units 10 are provided.
  • test unit 20 'constituting the main part of the tester is arranged between the prober units 10 adjacent in the horizontal direction.
  • One test unit 20 ′ is connected to a total of four prober units 10 in two stages on both sides.
  • the test unit 20 ′ has four tester module boards 23 corresponding to each prober unit 10, one controller 24, and one power supply 25.
  • a power source 25 is disposed at the bottom
  • a controller 24 is disposed thereon
  • four tester module boards 23 are disposed thereon.
  • Each tester module board 23 is connected to a tester motherboard 22 of the nearest prober unit 10 by wiring 26.
  • the connection may be a connector connection.
  • one test unit 20 ' is arranged for the four prober units 10, and the controller 24 and the power source 25 can be shared by the four tester module boards.
  • the volumetric efficiency is higher than that of the test unit 20 of the embodiment. For this reason, the footprint of a system can be made smaller than 1st Embodiment. Further, since the controller 24 and the power source 25 can be shared by the four tester module boards 23, the cost reduction effect is higher than that of the first embodiment.
  • FIG. 7 is a diagram showing the configuration of the test unit and the connection between the test unit and the tester motherboard in the prober section in the inspection system according to the third embodiment of the present invention.
  • test unit 20 ′′ constituting the main part of the tester is provided between the prober parts 10 adjacent in the lateral direction.
  • the test unit 20 ′′ has two tester module boards 23, one controller 24, and one power supply 25, similar to the test unit 20 of the first embodiment.
  • the test unit 20 is different from the test unit 20 in that a component 23a, which is a component having a high operating frequency or a component having a high waveform system, is arranged close to the tester motherboard 22.
  • the component 23a which is a component having a high operating frequency or a component having a high waveform accuracy, close to the tester motherboard 22, the high-frequency waveform and the high-accuracy waveform can be transmitted without deterioration.
  • the components of the tester module board 23 are arranged close to the tester motherboard 22 in order of increasing operating frequency or increasing waveform accuracy.
  • the present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the idea of the present invention.
  • an example is shown in which four prober parts are arranged horizontally and stacked in four steps in the height direction.
  • the number in the horizontal direction and the number in the height direction are not limited thereto.
  • the present invention is not limited to this.
  • the prober may be connected to eight on both sides. May be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

検査システム（１００）は、ステージ上の基板に形成されたデバイスにプローブカードのプローブを接触させる複数のプローバ部（１０）と、プローブカードを介して基板上の複数のデバイスに電気的信号を与え、デバイスの電気特性を検査するテスタとを有する。複数のプローバ部（１０）は、各プローバ部（１０）が多段に積み重ねられたユニットが、横方向に複数並べられた状態で配置され、テスタの主要部を構成するテストユニット（２０）が複数のプローバ部（１０）のうち所定のプローバ部（１０）の側方に配置されている。

Description

検査システム
　本発明は、基板の検査を行う検査システムに関する。
　半導体デバイスの製造プロセスにおいては、基板である半導体ウエハ（以下単にウエハと記す）における全てのプロセスが終了した段階で、ウエハに形成されている複数の半導体素子（デバイス）の電気的検査が行われる。このような電気的検査を行う装置は、一般的に、ウエハステージ、デバイスに接触するプローブを有するプローブカード、ウエハの位置合わせを行うアライナー等を有するプローバ部と、デバイスに電気的信号を与え、デバイスの種々の電気特性を検査するためのテスタとを有している。
　また、このような電気的検査を多数のウエハに対して効率的に行うため、プローブカードやウエハ保持用のチャックプレート等を有するプローバ部と、テスタを収納したテストヘッドとを有するセルを、横方向および高さ方向に複数台並べた検査システムが用いられている（例えば特許文献１）。特許文献１では横方向に４個、高さ方向に３個のセルを有するものが例示されている。また、各セルにおいては、プローバ部の上にテストヘッドが載せられている。
特開２０１４－１７９３７９号公報
　上述したような検査システムにおいては、さらなる効率的な検査が求められ、スループットを高めるためにさらにセル数を増加させることが求められているが、このような検査システムを配置するクリーンルームの高さに制限があり、高さ方向のセルの数を増加させることは困難である。また、クリーンルームでのシステムのフットプリントを極力抑える必要があることから、横方向のセルの数にも限界がある。
　したがって、本発明の目的は、フットプリントを極力増加させることなく、従来よりもスループットを高めて効率的に基板の検査を行うことができる検査システムを提供することにある。
　本発明によれば、ステージ上の基板に形成されたデバイスにプローブカードのプローブを接触させる複数のプローバ部と、前記プローブカードを介して前記基板上の複数のデバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタとを有し、前記複数のプローバ部は、各プローバ部が多段に積み重ねられて構成されたユニットが、横方向に複数並べられた状態で配置され、前記テスタの主要部を構成するテストユニットが前記複数のプローバ部のうち所定のプローバ部の側方に配置されることを特徴とする検査システムが提供される。
　前記テストユニットは、前記複数のプローバ部のうち、横方向に隣り合うプローバ部の間に配置されていることが好ましい。
　前記テスタは、基板に形成されたデバイスに電気信号を与え、電気特性の測定を行うテスタモジュールボードと、前記プローブカードと前記テスタモジュールボード間のインターフェースとなるテスタマザーボードとを有し、前記テストユニットは、前記テスタモジュールボード、および前記テスタモジュールボードのためのコントローラおよび電源を有し、前記テスタマザーボードは前記プローバ部に配置されていることが好ましい。
　前記テストユニットは、複数の前記プローバ部に対応して設けられ、前記テストユニットは、前記対応する複数のプローバ部の前記テスタマザーボードにそれぞれ接続される複数の前記テスタモジュールボードを有することが好ましい。
　前記テストユニットは、前記プローバ部の数に応じて複数有していることが好ましく、前記テストユニットは、その両側の２つのプローバ部に接続されているか、または、その両側２つずつ４つのプローバ部に接続されている構成をとることができる。
　前記テスタモジュールボードと前記テスタマザーボードとはケーブル接続またはコネクタ接続される構成とすることができる。
　前記テスタマザーボードと前記プローブカードとの間にコンタクトブロックが配置され、前記プローブカードと前記コンタクトブロックとの間はポゴピンにより接続される構成とすることができる。この場合に、前記テスタマザーボードと前記コンタクトブロックとの間は、半田付けまたはコネクタにより接続される構成とすることができる。
　前記テスタモジュールボードの構成部品のうち、動作周波数が高い部品または波形精度が高い部品を前記テスタマザーボードに近接させることが好ましい。この場合に、前記テスタモジュールの構成部品を、動作周波数が高い順または波形精度が高い順に近づけて配置することができる。
　本発明によれば、複数のプローバ部は、各プローバ部が多段に積み重ねられたユニットが、横方向に複数並べられた状態で配置され、テスタの主要部を構成するテストユニットが前記複数のプローバ部のうち所定のプローバ部の側方に配置されるので、フットプリントを極力増加させることなく、従来よりもスループットを高めて効率的に基板の検査を行うことができる。
本発明の第１の実施形態に係る検査システムの概略構成を示す側面図である。 図１の検査システムにおけるプローバ部を示す概略構成図である。 図１の検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。 従来の検査システムを示す側面図である。 本発明の第２の実施形態に係る検査システムの概略構成を示す側面図である。 図５の検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。 本発明の第３の実施形態に係る検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。
　以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
　＜第１の実施形態＞
　まず、第１の実施形態について説明する。
　図１は本発明の第１の実施形態に係る検査システムの概略構成を示す側面図、図２は図１の検査システムにおけるプローバ部を示す概略構成図、図３は図１の検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。
　本実施形態の検査システム１００は、被検査基板であるウエハＷの電気的検査を行うものであり、図１に示すように、プローバ部１０が高さ方向（Ｚ方向）に４段積み重ねられたユニットが、横方向（Ｘ方向）に４つ並べられており、合計１６個のプローバ部１０を有している。
　複数のプローバ部１０のうち所定のプローバ部１０の側方にはテスタの主要部を構成するテストユニット２０が配置されている。具体的には、横方向に隣り合うプローバ部１０の間に、それぞれテストユニット２０が配置されており、テストユニット２０は合計８つ設けられている。
　プローバ部１０は、図２に示すように、ウエハＷを真空吸着等により吸着支持するステージ１１と、Ｘ－Ｙテーブル機構、Ｚ方向移動機構およびθ方向移動機構（いずれも図示せず）によりステージ１１をＸ、Ｙ、Ｚ、θ方向に移動して、ウエハＷを所定位置へ位置決めするアライナー１２と、ステージ１１と対向して設けられたプローブカード１３と、プローブカード１３を支持する支持プレート１４とを有するプローバ本体１５と、プローブカード１３とテスタの構成要素であるテスタマザーボード２２とを接続するコンタクトブロック２１とを有している。テスタマザーボード２２は、コンタクトブロック２１の上に配置されている。すなわち、テスタマザーボード２２は、プローバ部１０に配置されている。
　プローブカード１３は、ウエハＷに形成されたデバイスの電極に接触する複数のプローブ１３ａを有している。また、コンタクトブロック２１の下側にはプローブカード１３と接続する複数のポゴピン２１ａが設けられている。また、テスタマザーボード２２とコンタクトブロック２１の接続は、直接半田付けまたはコネクタ接続されている。コネクタ２１ａは、１００００個程度設けられている。
　なお、プローブ１３ａをウエハＷに形成されたデバイスの電極に接触させて検査を行っている際に、支持プレート１４とステージ１１との間の検査空間をシールやベローズで密閉し、その空間を減圧状態としてステージ１１を支持プレート１４に吸着させてもよく、その場合は、１つのアライナー１２を、同じ段の４つのプローバ部１０に対して共通に用いることができる。
　テストユニット２０は、テスタの主要部をなすものであり、両側の２つのプローバ部１０に接続可能である。図３に示すように、テストユニット２０は、２つのテスタモジュールボード２３と、１つのコントローラ２４と、１つの電源２５とを有している。このテストユニット２０とプローバ部１０に配置されたテスタマザーボード２２により、テスタが構成される。各テスタモジュールボード２３は、それぞれに対応するプローバ部１０の近傍に設けられており、これらは共通のコントローラ２４で制御され、共通の電源２５から給電される。コントローラ２４としては、例えばパーソナルコンピュータを用いることができる。電源２５はテスタモジュールボード２３およびコントローラ２４に給電する。
　テスタモジュールボード２３は、ウエハＷ上のデバイスに対する電力供給、波形入力（ドライバ）、波形測定（コンパレータ）、電圧、電流出力および測定を行うものである。各テスタモジュールボード２３は、実際には、複数のボードからなっている。また、テスタの構成部品の中でプローバ部１０に配置されるテスタマザーボード２２は、テスタモジュールボード２３とプローブカード１３との間で波形、電圧、電流の入出力を受け渡すためのボードであり、その他にデバイス用コンデンサが搭載される。対応するテスタモジュールボード２３とテスタマザーボード２２とはインピーダンス調整可能な配線２６により接続されている。また、テスタモジュールボード２３とテスタマザーボード２２との接続は、コネクタ接続であってもよい。
　なお、図示していないが、検査システム１００は、各段の４つのプローバ部１０に対してウエハＷを搬送する４つの搬送装置と、ウエハ収納容器およびプローブカード収納容器等が接続された搬入出部を有している。搬送装置は、プローブカード交換の際にはプローブカードの搬送も行えるようになっている。また、やはり図示していないが、検査システム１００は、プローバ部１０に対するウエハＷの搬送やステージ１１の移動、真空系等を制御する制御部を有している。
　このように構成される検査システム１００においては、搬送装置によりウエハＷを各プローバ部１０に搬送し、ステージ１１の位置調節を行って、ウエハＷに形成されたデバイスの電極にプローブカード１３の複数のプローバ１３ａを接触させ、テスタにより電気特性を検査する。このとき、ウエハＷは１６台のプローバ部１０に順次搬送され、テスタにより複数のウエハＷに対して同時並行的に検査を行うことができる。
　図４に示すように、従来の検査システム２００は、プローバ部２１０の上に、テスタの構成部品を筐体内に収納してなるテストヘッド２２０を載せた構成を有するセル２３０を横方向と高さ方向に複数第並べた構成を有している。しかし、従来のようにプローバ部２１０の上にテストヘッド２２０を載せた構成のセル２３０は、高さが高く、機種にもよるが、多くの場合、図４に示すように、高さ方向のセルの数は３段が限界であった。したがって、セルの数を増加させてスループットを高めようとすると、横方向のセル数を増加せざるを得ないが、そうするとシステムのフットプリントが大きくなってしまう。また、従来の検査システムでは、フレームがセルごとに分かれており、テストヘッド２２０は、そのフレーム内に収容されるため、プローバ部の制約を受ける。このため、テストヘッド２２０が小さくなっても容積は変わらず、全体の容積効率を改善することは困難であり、このことからもフットプリントの増加を抑えつつセルの数を増加させることは困難である。
　そこで、本実施形態では、従来のようなプローバ部とテストヘッドとが一体となったセル構造ではなく、プローバ部１０と、テスタの主要部をなす構成部品をユニット化したテストユニット２０とを別個にし、テストユニット２０をプローバ部１０の側方に配置するようにした。
　これにより、高さ方向に重ねるのはプローバ部１０だけでよいので、高さ方向の段数を増やすことができ、例えば、図４のように従来３段だったものを図１のように４段に増やすことができる。また、テストユニット２０をプローバ部１０の横に置くことにより、その分フットプリントは増加するが、プローバ部１０とテストユニット２０が完全に分かれており、従来のようにプローバ部のフレームの中にテストヘッドを収容する必要がなくなる。このため、従来のようにセルのフレームの中にテストヘッド用の一定の空間を確保しておくことによる制約がなくテストユニット２０の構成を決めることができる。これにより、容積効率を高め、フットプリントの増加を極力抑えることができる。特に、テストユニット２０を２つのプローバ部１０の間に設け、両側の２台のプローバ部１０に接続しているため、コントローラ２４および電源２５を２つのプローバ部に対し共用することができ、テストユニット２０を小型化できるので、一層フットプリントの増加を抑制する効果が高い。また、テストユニット２０の幅は、性能（動作周波数、電源数等）に応じて適正に調整することができるので、フットプリントをきめ細かに調整可能である。
　このように、プローブ部１０の段数を増加することができ、テストユニット２０の構成および配置の自由度を高くし、かつ１台のテストユニット２０を２台のプローバ部１０で共用できることから、フットプリントを極力増加させることなく、ウエハ処理を司るプローバ部の台数を増やすことができる。このため、フットプリントを極力増加させることなく、従来よりもスループットを高めて効率的に基板の検査を行うことができる。
　さらに、テスタマザーボード２２は、従来のようにテストヘッドからの荷重負荷がかからないので、接触安定性が高い。また、このようにテスタマザーボード２２に負荷がかからないことから、テスタマザーボード２２とコンタクトブロック２１とを直接半田付けまたはコネクタ接続できるので、一層接触安定性が良くなる。
　さらにまた、テスタモジュールボード２３とテスタマザーボード２２とは配線接続またはコネクタ接続とするため、従来客先毎に異なっていたピンアサインがケーブル交換で済み、コストダウンにつながる。また、このようにテスタモジュールボード２３とテスタマザーボード２２とを配線接続またはコネクタ接続とすることにより、プローバ部１０とテストユニット２０の熱の遮断も容易に行うことができ、常温での検査のみならず、低温検査や高温検査といったプローバ部の熱移動に敏感な検査においても熱の効率が良くなる。
　さらにまた、上述のように、テストユニット２０はプローバ部１０とは別個の専用のエリアであるため、従来のテストヘッドのような筐体が必要なく、また、テストユニット２０は両側のプローバ部１０に接続され、コントローラ２４および電源２５が共用されるので、コストダウンを図ることができる。
　さらにまた、プローバ部１０の構造は、従来と同様でよいため、従来の検査システムの部品を多数そのまま用いることができ、装置コストを抑制することができる。
　＜第２の実施形態＞
　次に、第２の実施形態について説明する。
　図５は本発明の第２の実施形態に係る検査システムの概略構成を示す側面図、図６は図５の検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。
　本実施形態の検査システム１００′は、第１の実施形態と同様、プローバ部１０が高さ方向（Ｚ方向）に４段積み重ねられたユニットが、横方向（Ｘ方向）に４つ並べられており、合計１６個のプローバ部１０を有している。
　横方向に隣接するプローバ部１０の間には、それぞれテスタの主要部を構成するテストユニット２０′が配置されている。１つのテストユニット２０′は、両側２段、合計４つのプローバ部１０に接続されている。
　具体的には、テストユニット２０′は、各プローバ部１０に対応する４つのテスタモジュールボード２３と、１つのコントローラ２４と、１つの電源２５とを有している。テストユニット２０′は、一番下に電源２５が配置され、その上にコントローラ２４が配置され、さらにその上に４つのテスタモジュールボード２３が配置されている。各テスタモジュールボード２３は、最も近いプローバ部１０のテスタマザーボード２２に配線２６で接続されている。接続は、コネクタ接続であってもよい。
　本実施形態では、４つのプローバ部１０に対して１つのテストユニット２０′が配置されており、コントローラ２４および電源２５を４つのテスタモジュールボードで共用できるので、テストユニット２０′は、第１の実施形態のテストユニット２０よりも容積効率が高い。このため、システムのフットプリントを第１の実施形態よりも小さくすることができる。また、コントローラ２４および電源２５を４つのテスタモジュールボード２３で共用できることより、第１の実施形態よりもコストダウンの効果も高い。
　＜第３の実施形態＞
　次に、第３の実施形態について説明する。
　図７は、本発明の第３の実施形態に係る検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。
　本実施形態では、第１の実施形態と同様、プローバ部１０が高さ方向（Ｚ方向）に４段積み重ねられたユニットが、横方向（Ｘ方向）に４つ並べられており、合計１６個のプローバ部１０を有しており、横方向に隣接するプローバ部１０の間にテスタの主要部を構成するテストユニット２０″が設けられている。
　テストユニット２０″は、第１の実施形態のテストユニット２０と同様、２つのテスタモジュールボード２３と、１つのコントローラ２４と、１つの電源２５とを有しているが、テスタモジュールボード２３のうち、動作周波数が高い部品または波形制度が高い部品である部品２３ａをテスタマザーボード２２に近接して配置した点がテストユニット２０とは異なっている。
　このように、動作周波数が高い部品または波形精度が高い部品である部品２３ａをテスタマザーボード２２に近接して配置することにより、高周波数波形および高精度波形を劣化させずに伝送することができる。
　このとき、テスタモジュールボード２３の構成部品を、動作周波数が高い順または波形精度が高い順にテスタマザーボード２２に近づけて配置することが好ましい。
　＜他の適用＞
　なお、本発明は上記実施形態に限定されることなく、本発明の思想の範囲内において種々変形可能である。例えば、上記実施形態では、プローバ部を横に４個並べ、高さ方向に４段積み重ねた例を示したが、横方向の個数および高さ方向の段数はこれに限るものでない。また、テストユニットを両側２つまたは両側４つのプローバ部に接続した場合を示したが、これに限らず、例えば両側８つに接続してもよく、また、プローバ部とテストユニットを１対１で設けてもよい。
　１０；プローバ部、１１；ステージ、１２；アライナー、１３；プローブカード、１３ａ；プローブ、１４；支持部材、２０，２０′，２０″；テストユニット、２１；コンタクトブロック、２１ａ；ポゴピン、２２；テスタマザーボード、２３；テスタモジュールボード、２３ａ；部品、２４；コントローラ、２５；電源、２６；配線、１００，１００′；検査システム、Ｗ；半導体ウエハ（基板）

Claims (12)

  1. 　ステージ上の基板に形成されたデバイスにプローブカードのプローブを接触させる複数のプローバ部と、
    　前記プローブカードを介して前記基板上の複数のデバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタと
    を有し、
    　前記複数のプローバ部は、各プローバ部が多段に積み重ねられて構成されたユニットが、横方向に複数並べられた状態で配置され、
    　前記テスタの主要部を構成するテストユニットが前記複数のプローバ部のうち所定のプローバ部の側方に配置されることを特徴とする検査システム。
  2. 　前記テストユニットは、前記複数のプローバ部のうち、横方向に隣り合うプローバ部の間に配置されていることを特徴とする請求項１に記載の検査システム。
  3. 　前記テスタは、基板に形成されたデバイスに電気信号を与え、電気特性の測定を行うテスタモジュールボードと、前記プローブカードと前記テスタモジュールボード間のインターフェースとなるテスタマザーボードとを有し、前記テストユニットは、前記テスタモジュールボード、および前記テスタモジュールボードのためのコントローラおよび電源を有し、前記テスタマザーボードは前記プローバ部に配置されていることを特徴とする請求項１または請求項２に記載の検査システム。
  4. 　前記テストユニットは、複数の前記プローバ部に対応して設けられ、前記テストユニットは、前記対応する複数のプローバ部の前記テスタマザーボードにそれぞれ接続される複数の前記テスタモジュールボードを有することを特徴とする請求項３に記載の検査システム。
  5. 　前記テストユニットは、前記プローバ部の数に応じて複数有していることを特徴とする請求項４に記載の検査システム。
  6. 　前記テストユニットは、その両側の２つのプローバ部に接続されていることを特徴とする請求項５に記載の検査システム。
  7. 　前記テストユニットは、その両側２つずつ４つのプローバ部に接続されることを特徴とする請求項５に記載の検査システム。
  8. 　前記テスタモジュールボードと前記テスタマザーボードとはケーブル接続またはコネクタ接続されることを特徴とする請求項３から請求項７のいずれか１に記載の検査システム。
  9. 　前記テスタマザーボードと前記プローブカードとの間にコンタクトブロックが配置され、前記プローブカードと前記コンタクトブロックとの間はポゴピンにより接続されていることを特徴とする請求項３から請求項８のいずれか１項に記載の検査システム。
  10. 　前記テスタマザーボードと前記コンタクトブロックとの間は、半田付けまたはコネクタにより接続されることを特徴とする請求項９に記載の検査システム。
  11. 　前記テスタモジュールボードの構成部品のうち、動作周波数が高い部品または波形精度が高い部品を前記テスタマザーボードに近接させることを特徴とする請求項３から請求項１０のいずれか１項に記載の検査システム。
  12. 　前記テスタモジュールの構成部品を、動作周波数が高い順または波形精度が高い順に近づけて配置することを特徴とする請求項１１に記載の検査システム。
PCT/JP2018/003382 2017-03-03 2018-02-01 検査システム Ceased WO2018159207A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020197028843A KR102270542B1 (ko) 2017-03-03 2018-02-01 검사 시스템
KR1020217019230A KR102319587B1 (ko) 2017-03-03 2018-02-01 검사 시스템
CN201880015667.5A CN110383444B (zh) 2017-03-03 2018-02-01 检查系统
US16/490,484 US10871516B2 (en) 2017-03-03 2018-02-01 Inspection system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-040383 2017-03-03
JP2017040383A JP6807252B2 (ja) 2017-03-03 2017-03-03 検査システム

Publications (1)

Publication Number Publication Date
WO2018159207A1 true WO2018159207A1 (ja) 2018-09-07

Family

ID=63370873

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/003382 Ceased WO2018159207A1 (ja) 2017-03-03 2018-02-01 検査システム

Country Status (6)

Country Link
US (1) US10871516B2 (ja)
JP (1) JP6807252B2 (ja)
KR (2) KR102319587B1 (ja)
CN (1) CN110383444B (ja)
TW (1) TWI738978B (ja)
WO (1) WO2018159207A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548389B1 (ko) * 2021-06-21 2023-06-27 주식회사 쎄믹스 전장 유지보수 도어를 갖는 프로버

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074941A (ja) * 1998-06-19 2000-03-14 Advantest Corp コンタクタ及びコンタクタを形成する方法
WO2010092672A1 (ja) * 2009-02-12 2010-08-19 株式会社アドバンテスト 半導体ウェハ試験装置
JP2014179379A (ja) * 2013-03-13 2014-09-25 Tokyo Electron Ltd ウエハ検査装置及び該装置の整備方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172053A (en) * 1989-02-24 1992-12-15 Tokyo Electron Limited Prober apparatus
US5539676A (en) * 1993-04-15 1996-07-23 Tokyo Electron Limited Method of identifying probe position and probing method in prober
KR100213840B1 (ko) * 1995-01-24 1999-08-02 오우라 히로시 반도체 시험장치
JP2005136302A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2008205042A (ja) * 2007-02-16 2008-09-04 Renesas Technology Corp 半導体集積回路装置の製造方法
KR101232691B1 (ko) * 2008-02-29 2013-02-13 니혼 하츠쵸 가부시키가이샤 배선기판 및 프로브 카드
JP5789206B2 (ja) * 2011-12-08 2015-10-07 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
WO2013100917A1 (en) * 2011-12-27 2013-07-04 Intel Corporation Optical transmission of test data for testing integrated circuits
JP5690321B2 (ja) * 2012-11-29 2015-03-25 株式会社アドバンテスト プローブ装置および試験装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074941A (ja) * 1998-06-19 2000-03-14 Advantest Corp コンタクタ及びコンタクタを形成する方法
WO2010092672A1 (ja) * 2009-02-12 2010-08-19 株式会社アドバンテスト 半導体ウェハ試験装置
JP2014179379A (ja) * 2013-03-13 2014-09-25 Tokyo Electron Ltd ウエハ検査装置及び該装置の整備方法

Also Published As

Publication number Publication date
US10871516B2 (en) 2020-12-22
KR102319587B1 (ko) 2021-10-29
CN110383444B (zh) 2023-05-30
KR20190120350A (ko) 2019-10-23
CN110383444A (zh) 2019-10-25
JP6807252B2 (ja) 2021-01-06
TWI738978B (zh) 2021-09-11
JP2018147980A (ja) 2018-09-20
KR102270542B1 (ko) 2021-06-28
US20200011925A1 (en) 2020-01-09
KR20210079418A (ko) 2021-06-29
TW201843752A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
JP5226022B2 (ja) 試験装置および試験方法
JP5690321B2 (ja) プローブ装置および試験装置
US10114070B2 (en) Substrate inspection apparatus
US11035883B2 (en) Intermediate connection member and inspection apparatus
WO2010125605A1 (ja) 配線基板ユニットおよび試験装置
WO2018168263A1 (ja) 検査装置の診断方法および検査システム
JP6807252B2 (ja) 検査システム
JP4482707B1 (ja) 試験装置
KR20140124065A (ko) 검사 장치 및 검사 방법
JP2021028993A (ja) 検査システム
JP7148017B2 (ja) 検査治具及びそれを備えた基板検査装置
JP5619855B2 (ja) プローブ装置、試験装置、及び、プローブ方法
JP2025179987A (ja) 検査システム、および検査システムの組立方法
JP2006126063A (ja) 半導体検査装置およびｉｃソケット
JP2015105834A (ja) 電子部品検査装置、電子部品の検査方法、及び、検査方法のプログラム
WO2026034260A1 (ja) 検査装置、及び検査方法
WO2023276769A1 (ja) スキャナ装置、及び電気検査装置
WO2026018739A1 (ja) 検査装置、および検査用治具
JP2010204080A (ja) 試験装置
JP2005114407A (ja) 電気的接続ユニット及び電気的接続装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18760976

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197028843

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18760976

Country of ref document: EP

Kind code of ref document: A1