WO2018143401A1

WO2018143401A1 - 調光装置

Info

Publication number: WO2018143401A1
Application number: PCT/JP2018/003565
Authority: WO
Inventors: 高橋　洋
Original assignee: 株式会社オルタステクノロジー
Priority date: 2017-02-02
Filing date: 2018-02-02
Publication date: 2018-08-09
Also published as: JPWO2018143401A1; US20190353945A1; EP3579045A4; CN110268307B; JP6733747B2; US10890791B2; EP3579045A1; CN110268307A

Abstract

調光装置（１０）は、基材に設けられた電極をそれぞれが備える第１及び第２積層体と、第１及び第２積層体に挟持された液晶層とを含む調光素子（１１）と、交流電源と調光素子（１１）との間に接続されたスイッチング素子（Ｔ１）と、交流電源が、０Ｖより高くかつ交流電源の最大値より低い第１電圧より高いか否かを検知するコンパレータ（ＣＰ１）と、交流電源が第１電圧より高い場合に、スイッチング素子（Ｔ１）をＰＷＭ制御、又はＰＦＭ制御する制御回路（３８）とを含む。

Description

調光装置

　本発明は、液晶を用いた調光装置に関する。

　配向処理を必ずしも必要とせず、偏光板も不要で明るい表示が可能な高分子分散型液晶やポリマーネットワーク型液晶を用いた調光装置が知られている。液晶層（調光層）は、液晶材料と高分子材料とを含み、液晶材料の常光屈折率と高分子材料の屈折率とは概略同じに設定される。

　調光装置は、例えば、液晶層に電圧を印加しない場合、散乱状態となり、液晶層に電圧を印加する場合、透過状態となる。調光装置には、例えば、家庭や会社での使用を考えて商用電源（実効電圧１００Ｖ、周波数６０Ｈｚ又は５０Ｈｚ）を用いることが望ましい。しかし、商用電源の波高値（最大値）は、１００√２Ｖであり、液晶層の耐電圧が商用電源の波高値より低い場合、調光装置を駆動することができない。

　このため、スライダックと呼ばれる可変単巻変圧器などを使用して商用電源を減圧し、減圧された交流電源を用いて調光装置を駆動することが考えられる。この場合、調光装置が大型化し、また、調光装置の重量が増えてしまう。

　また、商用電源をＡＣ／ＤＣ電源回路で直流に変換した後、この直流電圧を用いて調光装置を駆動することが考えられる。この場合、電源の変換効率が低くなり、調光装置の消費電力が大きくなってしまう。

　本発明は、消費電力を低減することが可能な調光装置を提供する。

　本発明の一態様に係る調光装置は、基材に設けられた電極をそれぞれが備える第１及び第２積層体と、前記第１及び第２積層体に挟持された液晶層とを含む調光素子と、交流電源と前記調光素子との間に接続された第１スイッチング素子と、前記交流電源が、０Ｖより高くかつ前記交流電源の最大値より低い第１電圧より高いか否かを検知する第１コンパレータと、前記交流電源が前記第１電圧より高い場合に、前記第１スイッチング素子をＰＷＭ（pulse width modulation）制御、又はＰＦＭ（pulse frequency modulation）制御する制御回路とを具備する。

　本発明によれば、消費電力を低減することが可能な調光装置を提供することができる。

第１実施形態に係る調光装置のブロック図。調光素子の断面図。液晶層の配向を説明する断面図。調光素子の等価回路図。駆動回路の回路図。商用電源の交流波形を説明する図。第１実施形態に係る駆動回路の動作を説明するタイミング図。第１実施形態に係る調光素子に印加される交流電圧を説明する図。変形例に係る駆動回路の動作を説明するタイミング図。変形例に係る調光素子に印加される交流電圧を説明する図。調光素子におけるＶ－Ｔ特性の一例を示すグラフ。第２実施形態に係る駆動回路の動作を説明するタイミング図。

実施形態

　以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らない。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。

　［第１実施形態］
　［１］　調光装置１０の構成
　図１は、本発明の第１実施形態に係る調光装置１０のブロック図である。調光装置１０は、調光素子１１、駆動回路１２、電源回路１３、及び制御回路１４を備える。

　調光素子１１は、光の透過率を制御できる素子である。調光素子１１は、例えば調光フィルムから構成される。調光フィルムは、電源のオン／オフで、透明と不透明（白濁）とを瞬時に切り替え可能な機能性フィルムである。調光素子１１の構成の一例については後述する。

　駆動回路１２は、調光素子１１に電圧を印加し、調光素子１１を駆動する。駆動回路１２の回路構成については後述する。

　電源回路１３は、外部から交流電源を受ける。一例として、本実施形態では、交流電源には、商用交流電源（商用電源）が適用される。商用電源は、工業用や家庭用として電力会社などから供給される一般電源であり、交流電源である。商用電源は、実効電圧１００Ｖ、波高値（最大値）１００√２、周波数６０Ｈｚ又は５０Ｈｚである。電源回路１３は、調光素子１１に商用電源を供給する。また、電源回路１３は、駆動回路１２に含まれる能動素子用の電源として使用される所定の電圧（直流電圧）を生成し、この直流電圧を駆動回路１２に供給する。

　制御回路１４は、駆動回路１２及び電源回路１３を制御する。制御回路１４は、駆動回路１２及び電源回路１３が所望の動作を行うことが可能なように、駆動回路１２及び電源回路１３に制御信号を供給する。

　［１－１］　調光素子１１の構成
　次に、調光素子１１の構成について説明する。図２は、調光素子１１の断面図である。調光素子１１の平面形状は、任意の形状とすることが可能であり、例えば四角形である。調光素子１１が調光フィルムである場合、調光フィルムは、貼り付けられる領域の外形に合わせて加工される。

　調光素子１１は、対向配置された基材２０、２１と、基材２０、２１間に配置された液晶層（調光層）２４とを備える。基材２０、２１は、透明部材から構成され、例えば透明フィルムから構成される。基材２０、２１には、例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレン（ＰＥ）フィルム、及びポリカーボネート（ＰＣ）フィルムなどを用いることができる。

　液晶層２４は、液晶材料２４Ａ及び高分子材料２４Ｂを備える。液晶層２４は、高分子分散型液晶（ＰＤＬＣ：Polymer Dispersed Liquid Crystal）、又はポリマーネットワーク型液晶（ＰＮＬＣ：Polymer Network Liquid Crystal）から構成される。高分子分散型液晶は、高分子材料からなるマトリックス中に液晶材料を分散させた複合体からなり、すなわち、マトリックス中において液晶が相分離した構造を有する。ポリマーネットワーク型液晶は、高分子材料からなる３次元網目構造（ポリマーネットワーク）中に連続相を有する液晶材料を満たした複合体からなる。高分子材料としては光硬化樹脂を用いることができる。例えば、ＰＤＬＣは、光重合型の高分子前駆体（モノマー）に液晶材料を混合させた溶液に紫外線を照射し、モノマーを重合させてポリマーを形成し、そのポリマーからなるマトリックス中に液晶が分散される。

　透明電極２２は、液晶層２４に接するようにして、基材２０上に設けられる。透明電極２３は、液晶層２４に接するようにして、基材２１上に設けられる。透明電極２２、２３は、光透過性及び導電性を有する材料からなり、例えばＩＴＯ（インジウム錫酸化物）から構成される。

　調光素子１１は、透明電極２２、２３にそれぞれ電気的に接続され、駆動回路１２に電気的に接続するための接続端子（図示せず）を備える。この接続端子は、金属（例えば、金、銀、銅、及びアルミニウムなど）から構成される。

　液晶層２４は、シール材２５によって透明電極２２、２３間に封止される。シール材２５は、液晶層２４を囲むように形成される。シール材２５は、例えば光硬化樹脂から構成される。

　［１－２］　液晶層２４の動作
　次に、液晶層（調光層）２４の大まかな動作について説明する。

　液晶層２４において、液晶材料の常光屈折率と高分子材料の屈折率とは概略同じに設定される。液晶材料としては、例えば、正の誘電率異方性を有するポジ型（Ｐ型）のネマティック液晶が用いられる。

　図２に示すように、スイッチング素子１３Ａがオフし、調光素子１１への商用電源１５の供給が停止される。スイッチング素子１３Ａは、電源回路１３に含まれ、スイッチング素子１３Ａの動作は、制御回路１４によって制御される。このオフ状態において、液晶層２４には、電圧が印加されない。

　液晶層２４に電圧（電界）が印加されない場合、液晶分子は、高分子マトリックス（又はポリマーネットワーク）の界面に対してランダムな状態になる。この場合、液晶材料の屈折率と高分子マトリックスの屈折率とが異なる状態となり、入射光は高分子マトリックスの界面で散乱する。すなわち、液晶分子が配向されていない状態において、液晶層２４は高ヘイズ状態となる。このとき、液晶層２４は白濁した状態となり、調光素子１１は、不透明な状態となる。よって、調光素子１１は、対象物を観察者から遮蔽することができる。ヘイズ値は、部材の透明性に関する指標であり、曇り度を表す。ヘイズ値が小さいほど、透明度が高い。

　一方、図３に示すように、スイッチング素子１３Ａがオンし、調光素子１１に商用電源１５が供給される。このオン状態において、液晶層２４に電圧が印加される。

　液晶層２４に電圧が印加された場合、液晶分子の長軸（ダイレクタ）は、電極面に対して概略垂直方向に配向する。この場合、液晶材料の屈折率と高分子マトリックスの屈折率とが概略同じ状態になり、入射光は、液晶層２４内でほとんど散乱されず、液晶層２４を透過する。すなわち、液晶分子が配向されている状態において、液晶層２４は低ヘイズ状態となる。このとき、液晶層２４は透明な状態となり、調光素子１１も、透明な状態となる。よって、観察者は、調光素子１１越しに対象物を観察することができる。

　なお、本実施形態では、非通電時に不透明状態となり、通電時に透明状態となる調光素子について説明しているが、これに限定されるものではない。非通電時に透明状態となり、通電時に不透明状態となるリバースタイプにも適用可能である。

　［１－３］　調光素子１１の等価回路
　次に、調光素子１１の等価回路について説明する。図４は、調光素子１１の等価回路図である。

　透明電極２２は、平面状に形成される。よって、透明電極２２は、端子側（駆動回路１２に接続される端子側）から末端側（端子と反対側）まで広がるように、複数の抵抗成分Ｒ１～１１を構成する。

　同様に、透明電極２３は、平面状に形成される。よって、透明電極２３は、端子側から末端側まで広がるように、複数の抵抗成分Ｒ１２～２２を構成する。

　液晶層２４は、透明電極２２と透明電極２３との間に接続された複数の容量成分Ｃ１～Ｃ４を構成する。

　図４から理解できるように、調光素子１１は、端子側の電圧が高く、末端側に向かうにつれて電圧が低くなる。

　［１－４］　駆動回路１２の構成
　次に、駆動回路１２の構成について説明する。図５は、駆動回路１２の回路図である。

　ノードＮ１は、電源回路１３を介して商用電源１５に接続される。ノードＮ１には、分圧回路３０が接続される。分圧回路３０は、ノードＮ１と接地端子ＧＮＤとの間に直列接続された抵抗Ｒ３０、Ｒ３１を備える。分圧回路３０は、商用電源１５の最大値より低い最大値を有する交流電圧をノードＮ２から出力する。例えば、分圧回路３０は、ノードＮ１の電圧を１／２０程度まで低下させる。分圧回路３０の分圧比は、分圧回路３０の後段に接続される複数の能動素子の耐電圧に応じて最適に設定される。

　オペアンプＡＰ１の非反転入力端子は、ノードＮ２に接続され、その反転入力端子は、その出力端子に接続される。オペアンプＡＰ１は、ボルテージフォロアを構成する。オペアンプＡＰ１の正電源端子には、正電圧“＋Ｖ１”が印加され、その負電源端子には、負電圧“－Ｖ１”が印加される。例えば、正電圧“＋Ｖ１”は、＋１５Ｖ程度、負電圧“－Ｖ１”は、－１５Ｖ程度である。後述する他の能動素子に印加される直流電源も、オペアンプＡＰ１と同じである。

　オペアンプＡＰ１の出力端子は、ノードＮ３を介して抵抗Ｒ３２の一端に接続される。抵抗Ｒ３２の他端は、ノードＮ４に接続される。

　電圧リミッタ３１は、オペアンプＡＰ２、ダイオードＤ１、及び可変電源３２を備える。電圧リミッタ３１は、上限リミッタであり、正電圧を所定電圧に制限する。オペアンプＡＰ２の反転入力端子は、ノードＮ４に接続され、その非反転入力端子は、可変電源３２の正極に接続される。オペアンプＡＰ２の出力端子は、ダイオードＤ１のカソードに接続される。ダイオードＤ１のアノードは、ノードＮ４に接続される。可変電源３２は、直流電源であり、正の基準電圧“ＶｒｅｆＣ＋”をオペアンプＡＰ２の非反転入力端子に供給する。基準電圧“ＶｒｅｆＣ＋”は可変であり、電圧リミッタ３１は、基準電圧“ＶｒｅｆＣ＋”に応じて、正側の制限電圧を調整できる。基準電圧“ＶｒｅｆＣ＋”は、制御回路１４、又は外部からユーザによって、任意に設定可能である。

　電圧リミッタ３３は、オペアンプＡＰ３、ダイオードＤ２、及び可変電源３４を備える。電圧リミッタ３３は、下限リミッタであり、負電圧を所定電圧に制限する。オペアンプＡＰ３の反転入力端子は、ノードＮ４に接続され、その非反転入力端子は、可変電源３４の負極に接続される。オペアンプＡＰ３の出力端子は、ダイオードＤ２のアノードに接続される。ダイオードＤ２のカソードは、ノードＮ４に接続される。可変電源３４は、直流電源であり、負の基準電圧“ＶｒｅｆＣ－”をオペアンプＡＰ３の非反転入力端子に供給する。基準電圧“ＶｒｅｆＣ－”は可変であり、電圧リミッタ３３は、基準電圧“ＶｒｅｆＣ－”に応じて、負側の制限電圧を調整できる。基準電圧“ＶｒｅｆＣ－”は、制御回路１４、又は外部からユーザによって、任意に設定可能である。

　誤差増幅器３５の第１入力端子は、ノードＮ４に接続され、その第２入力端子は、分圧回路３６に接続される。分圧回路３６は、後述する帰還回路４３と接地端子ＧＮＤとの間に直列接続された抵抗Ｒ３３、Ｒ３４を備える。分圧回路３６は、帰還回路４３の出力より低い電圧をノードＮ５から出力する。抵抗Ｒ３３、Ｒ３４間のノードＮ５は、誤差増幅器３５の第２入力端子に接続される。分圧回路３６の分圧比は、分圧回路３０の分圧比と同じに設定される。分圧回路３６に含まれる抵抗はそれぞれ、例えば、分圧回路３０に含まれる抵抗の１／１０程度に設定される。

　コンパレータＣＰ１の非反転入力端子は、ノードＮ３に接続され、その反転入力端子は、可変電源３２の正極に接続される。コンパレータＣＰ１の出力端子は、タイミング発生回路３９に接続される。コンパレータＣＰ１は、オペアンプＡＰ１の出力と、基準電圧“ＶｒｅｆＣ＋”とを比較し、比較結果をタイミング発生回路３９に送る。

　コンパレータＣＰ２の反転入力端子は、ノードＮ３に接続され、その非反転入力端子は、可変電源３４の負極に接続される。コンパレータＣＰ２の出力端子は、タイミング発生回路３９に接続される。コンパレータＣＰ２は、オペアンプＡＰ１の出力と、基準電圧“ＶｒｅｆＣ－”とを比較し、比較結果をタイミング発生回路３９に送る。

　コンパレータＣＰ３の非反転入力端子は、ノードＮ３に接続され、その反転入力端子は、接地端子ＧＮＤに接続される。接地端子ＧＮＤには、０Ｖが印加される。コンパレータＣＰ３の出力端子は、タイミング発生回路３９に接続される。コンパレータＣＰ３は、ゼロクロス回路を構成する。すなわち、コンパレータＣＰ３は、交流電源の電圧がゼロになる地点（ゼロクロス点）を検知する。

　トランジスタ（スイッチング素子）Ｔ１、Ｔ２は、ＭＯＳトランジスタ、又はバイポーラトランジスタから構成される。本実施形態では、トランジスタＴ１、Ｔ２として、例えば、ＮチャネルＭＯＳトランジスタ（又はパワーＭＯＳトランジスタ）を用いる例を説明する。

　トランジスタＴ１のドレインは、ノードＮ１に接続され、そのソースは、トランジスタＴ２のソースに接続され、そのゲートは、ゲートドライバ４１に接続される。トランジスタＴ２のドレインは、ノードＮ６を介してローパスフィルタＬＰＦに接続され、そのゲートは、ゲートドライバ４２に接続される。

　整流素子としてのダイオード（帰還ダイオードとも呼ばれる）Ｄ３は、トランジスタＴ１に並列接続される。ダイオードＤ３のアノードは、トランジスタＴ１のソースに接続され、そのカソードは、トランジスタＴ１のドレインに接続される。同様に、ダイオードＤ４は、トランジスタＴ２に並列接続される。ダイオードＤ４のアノードは、トランジスタＴ２のソースに接続され、そのカソードは、トランジスタＴ２のドレインに接続される。

　なお、トランジスタＴ１をＭＯＳトランジスタで構成する場合、ＭＯＳトランジスタＴ１の寄生ダイオードがダイオードＤ３の役割を果たすので、ダイオードＤ３を新たに追加する必要はない。同様に、トランジスタＴ２をＭＯＳトランジスタで構成する場合、ＭＯＳトランジスタＴ２の寄生ダイオードがダイオードＤ４の役割を果たすので、ダイオードＤ４を新たに追加する必要はない。トランジスタＴ１、Ｔ２をバイポーラトランジスタで構成する場合、バイポーラトランジスタＴ１、Ｔ２にそれぞれ、ダイオードＤ３、Ｄ４が並列接続される。

　ローパスフィルタＬＰＦは、インダクタＬ、及びキャパシタＣを備える。すなわち、ローパスフィルタＬＰＦは、ＬＣローパスフィルタから構成される。インダクタＬの一端は、ノードＮ６に接続され、その他端は、ノードＮ７を介してキャパシタＣの一方の電極に接続される。キャパシタＣの他方の電極は、接地端子ＧＮＤに接続される。

　調光素子１１は、ノードＮ７と接地端子ＧＮＤとの間に接続される。調光素子１１は、等価回路として表現すると、図４から理解されるように、抵抗性負荷ＲＬと、容量性負荷ＣＬとを含む。

　帰還回路４３は、ノードＮ６、Ｎ７を介してインダクタＬに並列接続される。帰還回路４３は、インダクタＬの電圧を検知し、この検知した電圧を分圧回路３６を介して誤差増幅器３５にフィードバックする。インダクタＬの電圧は、調光素子１１に印加される電圧に概略相当する。

　誤差増幅器３５は、ノードＮ４の電圧とノードＮ５の電圧との差を増幅する。誤差増幅器３５の出力は、ＰＷＭ回路３７に送られる。ノードＮ４の電圧は、商用電源１５の交流電圧を例えば１／２０倍した交流電圧に概略対応した交流電圧である。ノードＮ５の電圧は、インダクタＬの電圧を例えば１／２０倍した電圧に概略対応した電圧である。誤差増幅器３５の出力は、ＰＷＭ回路３７に送られる。

　ＰＷＭ回路３７は、誤差増幅器３５の出力を用いて、ＰＷＭ制御を実行する。パルス幅変調（ＰＷＭ：pulse width modulation）は、パルス信号の周波数を変化させずに、パルス信号の幅（パルス幅）を変化させる方式である。ＰＷＭ回路３７は、誤差増幅器３５の出力（誤差）が大きい場合は、パルス幅を小さくし、誤差増幅器３５の出力が小さい場合は、パルス幅を大きくする。すなわち、ＰＷＭ回路３７は、高周波発振器を備え、誤差増幅器３５の出力を用いて、パルス信号のデューティ比を制御する。

　なお、本実施形態では、ＰＷＭ制御を例に挙げて説明したが、これに限定されず、ＰＦＭ制御を適用してもよい。パルス周波数変調（ＰＦＭ：pulse frequency modulation）は、パルス幅を変化させずに、パルス信号の周波数を変化させる方式である。ＰＦＭ制御を適用する場合、電圧をより減らしたい期間では、パルス信号の周波数を低くする。

　間引き回路４０は、交流電圧（交流波形）の一部の期間（周期）を間引くためのタイミングを制御する。すなわち、駆動回路１２は、調光素子１１に印加する交流波形を部分的又は周期的に間引くことが可能である。間引き回路４０の出力は、タイミング発生回路３９に送られる。間引き回路４０の動作は、第２実施形態で説明する。

　タイミング発生回路３９は、コンパレータＣＰ１～ＣＰ３の出力と、間引き回路４０の出力とを用いて、ＰＷＭ制御用のパルス信号を生成するためのタイミングを制御する。タイミング発生回路３９の出力は、ＰＷＭ切替回路３８に送られる。

　ＰＷＭ切替回路３８は、タイミング発生回路３９の出力を用いて、ＰＷＭ制御を行う期間とＰＷＭ制御を行わない期間とを切り替える制御を実行する。ＰＷＭ制御を行う期間において、ＰＷＭ切替回路３８は、ＰＷＭ回路３７の出力を用いて、ＰＷＭ制御（すなわち、パルス幅の制御）を実行する。ＰＷＭ制御を行わない期間において、ＰＷＭ切替回路３８は、ＰＷＭ回路３７の出力に関わらず、ＰＷＭ制御を実行しない（すなわち、トランジスタＴ１又はトランジスタＴ２をオンさせる）。

　ゲートドライバ４１は、ＰＷＭ切替回路３８の制御に基づいて、トランジスタＴ１にゲート電圧を印加し、トランジスタＴ１のスイッチング動作を制御する。ゲートドライバ４２は、ＰＷＭ切替回路３８の制御に基づいて、トランジスタＴ２にゲート電圧を印加し、トランジスタＴ２のスイッチング動作を制御する。ゲートドライバ４１、４２の電圧レベルはそれぞれ、トランジスタＴ１、Ｔ２の特性に応じて最適に設定される。

　［２］　調光装置１０の動作
　上記のように構成された調光装置１０の動作について説明する。図６は、商用電源１５の交流波形を説明する図である。

　商用電源１５は、正の最大値“＋Ｖｍ”、負の最小値“－Ｖｍ”、周期Ｔとする。“＋Ｖｍ＝＋１００√２”、“－Ｖｍ＝－１００√２”である。

　調光素子１１は、それの構成要素の特性、特に液晶層２４の特性に応じて、耐電圧が規定される。調光素子１１は、正の制限電圧“＋Ｖｃ”、負の制限電圧“－Ｖｃ”を有するものとする。“Ｖｃ＜Ｖｍ”であり、例えば、Ｖｃ＝２０～１２０Ｖである。本明細書において、範囲を示す記号“～”は、両側の数値を含むものとする。図６の矢印で示す部分は、調光素子１１の耐電圧がオーバーする部分である。

　本実施形態では、調光装置１０の電源として商用電源を用いつつ、調光素子１１に印加される交流電圧を、制限電圧“－Ｖｃ”以上かつ制限電圧“＋Ｖｃ”以下に制御する。

　図７は、駆動回路１２の動作を説明するタイミング図である。　
　時刻ｔ０において、商用電源１５は、０Ｖとなり、その後、正側に電圧が遷移するものとする。時刻ｔ０において、ゼロクロス用のコンパレータＣＰ３は、商用電源１５が０Ｖになったことを検知し、ハイレベルを出力する。ゲートドライバ４１は、信号Ｓ１としてハイレベルを出力する。これにより、トランジスタＴ１がオンする。

　時刻ｔ１において、商用電源１５が正の制限電圧“＋Ｖｃ”より高くなると、コンパレータＣＰ１は、ハイレベルを出力する。可変電源３２からコンパレータＣＰ１に印加される基準電圧“ＶｒｅｆＣ＋”は、制限電圧“＋Ｖｃ”の１／２０程度に設定される。コンパレータＣＰ１の出力がハイレベルになると、ＰＷＭ切替回路３８は、ＰＷＭ制御をオンする。すなわち、ＰＷＭ切替回路３８は、ＰＷＭ制御用のパルス信号をゲートドライバ４１に送る。ゲートドライバ４１は、信号Ｓ１としてパルス信号をトランジスタＴ１のゲートに供給する。信号Ｓ１のパルス幅（デューティ比）は、ＰＷＭ回路３７により制御される。

　時刻ｔ２において、商用電源１５が正の制限電圧“＋Ｖｃ”以下になると、コンパレータＣＰ１は、ローレベルを出力する。コンパレータＣＰ１の出力がローレベルになると、ＰＷＭ切替回路３８は、ＰＷＭ制御をオフする。ゲートドライバ４１は、信号Ｓ１としてローレベルを出力する。これにより、トランジスタＴ１がオフする。トランジスタＴ１がオフした後、調光素子１１の容量性負荷ＣＬにより、調光素子１１の印加電圧は保持される。

　時刻ｔ３において、商用電源１５は、０Ｖとなり、その後、負側に電圧が遷移する。時刻ｔ３において、ゼロクロス用のコンパレータＣＰ３は、商用電源１５が０Ｖになったことを検知し、ローレベルを出力する。ゲートドライバ４２は、信号Ｓ２としてハイレベルを出力する。これにより、トランジスタＴ２がオンする。

　時刻ｔ４において、商用電源１５が負の制限電圧“－Ｖｃ”より低くなると、コンパレータＣＰ２は、ハイレベルを出力する。可変電源３４からコンパレータＣＰ２に印加される基準電圧“ＶｒｅｆＣ－”は、制限電圧“－Ｖｃ”の１／２０程度に設定される。コンパレータＣＰ２の出力がハイレベルになると、ＰＷＭ切替回路３８は、ＰＷＭ制御をオンする。すなわち、ＰＷＭ切替回路３８は、ＰＷＭ制御用のパルス信号をゲートドライバ４２に送る。ゲートドライバ４２は、信号Ｓ２としてパルス信号をトランジスタＴ２のゲートに供給する。信号Ｓ２のパルス幅（デューティ比）は、ＰＷＭ回路３７により制御される。

　時刻ｔ５において、商用電源１５が負の制限電圧“－Ｖｃ”以上になると、コンパレータＣＰ２は、ローレベルを出力する。コンパレータＣＰ２の出力がローレベルになると、ＰＷＭ切替回路３８は、ＰＷＭ制御をオフする。ゲートドライバ４２は、信号Ｓ２としてローレベルを出力する。これにより、トランジスタＴ２がオフする。トランジスタＴ２がオフした後、調光素子１１の容量性負荷ＣＬにより、調光素子１１の印加電圧は保持される。

　時刻ｔ６において、商用電源１５は、０Ｖとなり、その後、正側に電圧が遷移する。時刻ｔ６において、ゼロクロス用のコンパレータＣＰ３は、ハイレベルを出力する。以後、同様の制御が実行され、駆動回路１２は、商用電源１５を、制限電圧“－Ｖｃ”と制限電圧“＋Ｖｃ”との間を変化する交流電圧に変換する。

　図８は、調光素子１１に印加される交流電圧を説明する図である。交流波形のＰＷＭ領域では、トランジスタＴ１によって生成されるパルス電圧がローパスフィルタＬＰＦによって平滑され、ほぼ制限電圧“＋Ｖｃ”に設定される。制限電圧“－Ｖｃ”についても同様である。そして、調光素子１１には、制限電圧“＋Ｖｃ”と制限電圧“－Ｖｃ”との間で変化する交流電圧が印加される。

　［３］　変形例
　次に、第１実施形態の変形例について説明する。変形例では、調光素子１１の制限電圧Ｖｃがより低い場合、例えば最大値Ｖｍの１／２以下である場合における、交流波形の生成例である。図９は、第１実施形態の変形例に係る駆動回路１２の動作を説明するタイミング図である。

　可変電源３２の基準電圧“ＶｒｅｆＣ＋”は、制限電圧“＋Ｖｃ”に対応して最適に設定され、可変電源３４の基準電圧“ＶｒｅｆＣ－”は、制限電圧“－Ｖｃ”に対応して最適に設定される。

　ＰＷＭ領域に対応する期間ｔ１～ｔ２は、変形例の方が、第１実施形態の図７に比べて、長くなっている。同様に、ＰＷＭ領域に対応する期間ｔ４～ｔ５は、変形例の方が、第１実施形態の図７に比べて、長くなっている。

　制限電圧“＋Ｖｃ”を低くするには、パルス信号の幅を狭くしつつ、ＰＷＭ制御の期間を長くすればよい。同様に、制限電圧“－Ｖｃ”を高くするには、パルス信号の幅を狭くしつつ、ＰＷＭ制御の期間を長くすればよい。

　これにより、変形例における制限電圧“＋Ｖｃ”を、第１実施形態の図７に比べて、低くすることができる。また、変形例における制限電圧“－Ｖｃ”を、第１実施形態の図７に比べて、高くすることができる。その他の動作は、前述した第１実施形態の動作と同じである。

　図１０は、変形例に係る調光素子１１に印加される交流電圧を説明する図である。交流波形のＰＷＭ領域では、パルス電圧がローパスフィルタＬＰＦによって平滑され、ほぼ制限電圧“＋Ｖｃ”に設定される。制限電圧“－Ｖｃ”についても同様である。そして、調光素子１１には、第１実施形態の図８より振幅の小さい交流電圧が印加される。

　［４］　調光素子１１の光学特性
　次に、調光素子１１の光学特性、すなわち電圧対透過率（Ｖ－Ｔ：voltage-transmittance）特性について説明する。図１１は、調光素子１１におけるＶ－Ｔ特性の一例を示すグラフである。図１１の横軸が電圧（Ｖ）、縦軸が透過率（％）であり、図１１の横軸及び縦軸ともに任意単位である。図１１の電圧は、交流電源の実効電圧である。図１１には、交流電源の周波数を変えた４つのグラフ、すなわち、周波数が１Ｈｚ、３０Ｈｚ、６０Ｈｚ、１００Ｈｚの場合のグラフを載せている。

　図１１から理解できるように、調光素子１１に印加する実効電圧を変化させることで、調光素子１１の透過率を変化させることができる。また、交流電源の周波数を変化させることで、調光素子１１の透過率を任意に変化させることができる。

　すなわち、上記動作説明では、調光素子１１の耐電圧を考慮して、制限電圧を規定している。しかし、調光素子１１の耐電圧以下の範囲において、電圧“＋Ｖｃ”、“－Ｖｃ”を変化させることで、調光素子１１の透過率を任意に変化させることができる。また、交流電源の周波数を変化させることで、調光素子１１の透過率を任意に変化させることができる。前述したように、可変電源３２の基準電圧“ＶｒｅｆＣ＋”を変化させることで、電圧“＋Ｖｃ”を変化させることができ、可変電源３４の基準電圧“ＶｒｅｆＣ－”を変化させることで、電圧“－Ｖｃ”を変化させることができる。

　［５］　第１実施形態の効果
　以上詳述したように第１実施形態では、調光装置１０は、高分子分散型液晶又はポリマーネットワーク型液晶を含む調光素子１１と、商用電源１５と調光素子１１との間に直列接続されたトランジスタ（スイッチング素子）Ｔ１、Ｔ２と、トランジスタＴ１に並列接続され、調光素子１１から商用電源１５へ向かう順方向に接続されたダイオード（整流素子）Ｄ３と、トランジスタＴ２に並列接続され、商用電源１５から調光素子１１へ向かう順方向に接続されたダイオード（整流素子）Ｄ４とを備える。ＰＷＭ切替回路（制御回路）３８は、商用電源１５が、０Ｖより高くかつ商用電源１５の最大値より低い制限電圧“＋Ｖｃ”より高い場合に、トランジスタＴ１をＰＷＭ制御、又はＰＦＭ制御し、商用電源１５が、商用電源１５の最小値より高くかつ０Ｖより低い制限電圧“－Ｖｃ”より低い場合に、トランジスタＴ２をＰＷＭ制御、又はＰＦＭ制御するようにしている。

　従って第１実施形態によれば、工業用や家庭用として電力会社などから供給される一般電源である商用電源１５を用いて、調光装置１０を駆動させることができる。また、調光素子１１に含まれる液晶層２４が劣化するのを抑制できる。

　アナログ素子を用いてアナログ的に交流波形を生成すると、消費電力が増加委し、また、発熱量が増加してしまう。これに対し、本実施形態では、ＰＷＭ制御を用いて交流電圧の振幅を小さくしているので、消費電力を低減でき、また発熱量を低減できる。

　また、発熱量を低減できるため、放熱機器が不要である。また、商用電源１５を降圧するスライダック（可変単巻変圧器）が不要である。このため、装置を小型化することが可能である。

　また、可変電源３２の基準電圧“ＶｒｅｆＣ＋”と、商用電源１５を降圧した交流電圧とをコンパレータＣＰ１で比較し、この比較結果に応じて、制限電圧“＋Ｖｃ”より低い電圧を調光素子１１に印加するようにしている。よって、基準電圧“ＶｒｅｆＣ＋”を変化させることで、制限電圧“＋Ｖｃ”を任意に変化させることができる。この結果、調光素子１１の透過率を任意に変化させることができる。

　また、制限電圧“＋Ｖｃ”と制限電圧“－Ｖｃ”との間の電圧は、商用電源１５がそのまま使用される。よって、電力損失をより低減できる。

　［第２実施形態］
　第２実施形態では、交流電圧を、部分的又は周期的に間引くようにしている。

　図１２は、本発明の第２実施形態に係る駆動回路１２の動作を説明するタイミング図である。時刻ｔ０～ｔ６までの動作は、第１実施形態の図７と同じである。

　図５に示すように、間引き回路４０は、ゼロクロス検知用のコンパレータＣＰ３の出力を受ける。間引き回路４０は、間引きパターンをタイミング発生回路３９に送る。

　間引き回路４０は、時刻ｔ０～ｔ６において、間引きパターンとしてローベルを出力する。例えば、間引きパターンがローレベルである場合、タイミング発生回路３９は、トランジスタＴ１、Ｔ２をスイッチング動作させるための信号を生成する。

　時刻ｔ６において、ゼロクロス用のコンパレータＣＰ３は、ハイレベルを出力する。コンパレータＣＰ３の出力を受けて、間引き回路４０は、間引きパターンとしてハイレベルを出力する。タイミング発生回路３９は、間引きパターンがハイレベルである期間、トランジスタＴ１、Ｔ２をオフさせる。トランジスタＴ１、Ｔ２がオフしている期間、調光素子１１の容量性負荷ＣＬにより、調光素子１１の印加電圧は保持される。

　時刻ｔ１２において、ゼロクロス用のコンパレータＣＰ３は、ハイレベルを出力する。コンパレータＣＰ３の出力を受けて、間引き回路４０は、間引きパターンとしてローレベルを出力する。タイミング発生回路３９は、間引きパターンがローレベルである期間、トランジスタＴ１、Ｔ２をスイッチング動作させるための信号を生成する。これにより、調光素子１１に交流電圧が印加される。以後、同様の制御が実行され、駆動回路１２は、商用電源１５を、制限電圧“－Ｖｃ”と制限電圧“＋Ｖｃ”との間を変化する交流電圧に変換する。

　商用電源１５を間引く期間（すなわち、間引き回路４０による間引きパターン）は、任意に設定可能である。例えば、１周期おきに交流電圧を間引く、すなわち、２周期のうちの１周期だけ交流電圧を間引いてもよい。この場合は、商用電源１５の周波数の１／２の周波数を有する波形を生成できる。例えば、商用電源１５の周波数が６０Ｈｚである場合、周波数が３０Ｈｚの交流電圧を生成できる。また、２周期おきに１周期だけ交流電圧を間引く、すなわち、３周期のうちの１周期だけ交流電圧を間引いてもよい。

　間引き回路４０は、ゼロクロス用のコンパレータＣＰ３の出力の立ち上がりエッジの回数をカウントし、カウント値に応じて、交流電圧を間引く期間を設定する。

　第２実施形態によれば、交流電圧を間引く期間では、トランジスタＴ１、Ｔ２の消費電力を削減できる。これにより、調光装置１０の消費電力を低減できる。

　また、交流電圧を間引くことで、トランジスタ（ＭＯＳトランジスタ）Ｔ１、Ｔ２がオンする時間を短くできる。これにより、ＭＯＳトランジスタＴ１、Ｔ２のサイズを小さくすることが可能となる。また、ＭＯＳトランジスタのサイズを小さくすると、ＭＯＳトランジスタの消費電力及び発熱量を減らせるので、調光装置１０の消費電力及び発熱量を減らすことができる。その他の効果は、第１実施形態と同じである。

　［実施例］
　上記各実施形態では、ＰＤＬＣ又はＰＮＬＣを用いた液晶素子（調光素子）を例示しているが、これに限定されるものではない。液晶素子は、偏光板及び配向膜を液晶層の両側に配置した構成でもよく、ＴＮ（Twisted Nematic）方式、ＶＡ（Vertical Alignment）方式、又はＩＰＳ（In-Plane Switching）方式などを用いることができる。また、調光素子として、液晶素子以外で、電圧により屈折率が変化する様々な種類の電気光学素子を用いることができる。

　上記各実施形態で示したスイッチング素子Ｔ１、Ｔ２は、ＭＯＳトランジスタ、又はバイポーラトランジスタ以外に、炭化シリコン（ＳｉＣ）を半導体層に用いたＳｉＣ－ＭＯＳＦＥＴ、又は窒化ガリウム（ＧａＮ）を半導体層に用いたＧａＮ－ＭＯＳＦＥＴなどで構成してもよい。

　上記各実施形態で示した整流素子Ｄ３、Ｄ４は、ダイオード以外に、ショットキダイオード、ファーストリカバリダイオード（ＦＲＤ）、ＳｉＣダイオード、ＧａＮダイオード、又はＭＯＳダイオードなどで構成してもよい。

　上記各実施形態は、交流電源の一例として商用交流電源（商用電源）を用いて説明されている。しかし、これに限定されず、様々な波形の交流電源を適用できる。

　上記各実施形態で説明した調光装置は、住宅、オフィス、又は公共施設における窓や室内パーテーション、商業施設又はイベント会場における映像投影スクリーンやサイネージ、車両（自動車）又は航空機における窓やサンルーフなどに適用可能である。

　例えば、車両等で、直流電源（バッテリー）を電力供給源とする場合は、Ｄ／Ａコンバーターを用いて交流電源を生成している。本実施形態に係る調光装置は、直流電源を変換した交流電源にも適用できる。

　上記各実施形態では、液晶素子として調光素子を例に挙げて説明しているが、これに限定されず、液晶を用いた様々な装置（液晶表示装置を含む）に適用可能である。

　なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

Claims

　基材に設けられた電極をそれぞれが備える第１及び第２積層体と、前記第１及び第２積層体に挟持された液晶層とを含む調光素子と、
　交流電源と前記調光素子との間に接続された第１スイッチング素子と、
　前記交流電源が、０Ｖより高くかつ前記交流電源の最大値より低い第１電圧より高いか否かを検知する第１コンパレータと、
　前記交流電源が前記第１電圧より高い場合に、前記第１スイッチング素子をＰＷＭ（pulse width modulation）制御、又はＰＦＭ（pulse frequency modulation）制御する制御回路と
　を具備する調光装置。
　前記制御回路は、前記交流電源が前記第１電圧以下である場合に、前記第１スイッチング素子をオンさせて、前記交流電源をそのまま前記調光素子に印加する
　請求項１に記載の調光装置。
　前記制御回路は、前記ＰＷＭ制御又は前記ＰＦＭ制御を行う期間を変化させることで、前記調光素子の透過率を変化させる
　請求項１に記載の調光装置。
　前記調光素子に印加される交流電圧を少なくとも１周期分間引く間引き回路をさらに具備する
　請求項１に記載の調光装置。
　前記交流電源が０Ｖになるタイミングを検知する第２コンパレータをさらに具備し、
　前記間引き回路は、前記第２コンパレータの出力を用いて、前記周期を決定する
　請求項４に記載の調光装置。
　前記交流電源を分圧して交流電圧を生成する分圧回路と、
　直流電圧を発生する直流電源と、
　前記交流電圧を前記直流電圧以下に制限するリミッタと
　をさらに具備し、
　前記第１コンパレータは、前記分圧回路の交流電圧と、前記リミッタの出力とを比較する
　請求項１に記載の調光装置。
　前記直流電源は、前記直流電圧のレベルを変化させる
　請求項６に記載の調光装置。
　前記第１スイッチング素子に並列接続され、前記調光素子から前記交流電源へ向かう順方向に接続された整流素子をさらに具備する
　請求項１に記載の調光装置。
　前記第１スイッチング素子と前記調光素子との間に接続されたローパスフィルタをさらに具備する
　請求項１に記載の調光装置。
　前記第１スイッチング素子と前記調光素子との間に接続された第２スイッチング素子と、
　前記交流電源が、前記交流電源の最小値より高くかつ０Ｖより低い第２電圧より低いか否かを検知する第３コンパレータと
　をさらに具備し、
　前記制御回路は、前記交流電源が前記第２電圧より低い場合に、前記第２スイッチング素子をＰＷＭ制御、又はＰＦＭ制御する
　請求項１に記載の調光装置。