JP7226510B2 - 調光装置 - Google Patents

Description

本発明は、液晶を用いた調光装置に関する。

配向処理を必ずしも必要とせず、偏光板も不要で明るい表示が可能な高分子分散型液晶やポリマーネットワーク型液晶を用いた調光素子が知られている。液晶層（調光層）は、液晶材料と高分子材料とを含み、液晶材料の常光屈折率と高分子材料の屈折率とは概略同じに設定される。

調光素子は、例えば、液晶層に電圧を印加しない場合に、散乱状態となり、液晶層に電圧を印加した場合に、透過状態となる。例えば、調光素子の駆動は、印加電圧に対する駆動効率を高くするために、パルス駆動が用いられる。

家庭や会社内で調光素子を使用する場合、商用電源からＡＣ／ＤＣコンバータ等を使用してＤＣ電源を生成し、このＤＣ電源とスイッチング素子とを用いてパルス駆動を行う。また、自動車等で調光素子を使用する場合、バッテリー等の二次電池電源等から給電されるＤＣ電源からＤＣ／ＤＣコンバータ等で所要の電圧を得た後、パルス駆動を行う。

建物等に調光素子を固定する場合、及び自動車の窓等に調光素子を設置する場合、建物や窓の実装上、電源を印加する端子部を調光素子の一方にまとめることが要求される。しかし、平面形状を有する調光素子のうち端子部から離れた部分では、調光素子の持つ抵抗成分及び容量成分によって電圧降下が生じる。このため、端子部に耐圧以下の最大電圧を印加しても、端子部と逆の末端部に印加される電圧は、液晶を駆動する閾値電圧に達することができず、十分な透過モードへの移行ができない。

また、容量成分により調光素子の末端部で生じる電圧降下の影響を低減するために、駆動周波数を下げ、末端部に印加される電圧が上昇するまで同極性の電圧を印加し続ける手法が考えられる。しかし、末端部に印加される電圧が上昇するまでの時間が長くなるため、末端部付近においてフリッカーが目立ってしまう。

特開２０１３－７２８９５号公報

本発明は、色ムラ及びフリッカーを低減することが可能な調光装置を提供する。

本発明の一態様に係る調光装置は、第１及び第２基材と、前記第１基材上に平面状に設けられた第１電極と、前記第２基材上に平面状に設けられた第２電極と、前記第１及び第２電極間に充填されかつ高分子分散型又はポリマーネットワーク型の液晶層と、前記第１及び第２電極に電気的に接続された第１及び第２端子とを含む調光素子と、正側電圧波形と、前記正側電圧波形と極性が異なる負側電圧波形とを生成する波形発生回路と、前記正側電圧波形に基づいて、前記第１端子に第１駆動電圧を印加する第１電力増幅器と、前記負側電圧波形に基づいて、前記第２端子に第２駆動電圧を印加する第２電力増幅器とを具備する。前記第１駆動電圧は、第１期間において第１電圧に設定され、前記第１期間に続く第２期間において前記第１電圧より低い第２電圧に設定され、前記第２期間に続く第３期間において前記第２電圧より低い第３電圧に設定され、前記第３期間に続く第４期間において前記第２電圧より低くかつ前記第３電圧より高い第４電圧に設定される。前記第２駆動電圧は、前記第１期間において前記第３電圧に設定され、前記第２期間において前記第４電圧に設定され、前記第３期間において前記第１電圧に設定され、前記第４期間において前記第２電圧に設定される。前記第１電圧と前記第３電圧との電圧差は、前記調光素子の耐圧より小さい。

本発明によれば、色ムラ及びフリッカーを低減することが可能な調光装置を提供することができる。

第１実施形態に係る調光装置のブロック図。 調光素子の平面図。 図２のＡ－Ａ´線に沿った調光素子の断面図。 液晶層の配向を説明する断面図。 調光素子の等価回路図。 駆動回路を主として示した回路図。 制御回路の動作を説明するタイミング図。 第１実施形態に係る駆動回路の動作を説明するタイミング図。 調光素子におけるＶ－Ｔ特性の一例を示すグラフ。 比較例に係る駆動回路の回路図。 比較例に係る調光装置の動作を説明する図。 第１例に係る消費される電荷量の模式図。 第２例に係る消費される電荷量の模式図。 第２実施形態に係る駆動回路を主として示した回路図。 第３実施形態に係る駆動回路を主として示した回路図。 第３実施形態に係る駆動回路の動作を説明するタイミング図。

以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らない。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。

［第１実施形態］
［１］ 調光装置１０の構成
図１は、本発明の第１実施形態に係る調光装置１０のブロック図である。調光装置１０は、調光素子１１、駆動回路１２、電源回路１３、及び制御回路１４を備える。

調光素子１１は、光の透過率を制御可能な素子である。調光素子１１は、例えば調光フィルムから構成される。調光フィルムは、透明と不透明（白濁）とを切り替え可能な機能性フィルムである。例えば、調光フィルムに電圧（最大電圧）を印加することで、調光フィルムを透明状態に設定でき、一方、調光フィルムに０Ｖ（最小電圧）を印加することで、調光フィルムを白濁状態に設定できる。また、最大電圧と最小電圧との中間電圧を調光フィルムに印加することで、透明と白濁との間で段階的な階調表示が可能である。調光素子１１の具体的な構成については後述する。

駆動回路１２は、調光素子１１に電圧（駆動電圧）を印加し、調光素子１１を駆動する。駆動回路１２の回路構成については後述する。

電源回路１３は、外部から電源（外部電源）を受ける。外部電源は、商用電源、交流電圧（交流電源）、又は直流電圧（直流電源）である。電源回路１３は、外部電源を用いて、調光素子１１の動作に必要な複数レベルの電圧を生成する。電源回路１３によって生成された電圧は、駆動回路１２に供給される。

制御回路１４は、駆動回路１２及び電源回路１３を制御する。制御回路１４は、駆動回路１２及び電源回路１３が所望の動作を行うことが可能なように、駆動回路１２及び電源回路１３に制御信号を供給する。

［１－１］ 調光素子１１の構成
次に、調光素子１１の構成について説明する。図２は、調光素子１１の平面図である。図３は、図２のＡ－Ａ´線に沿った調光素子１１の断面図である。

調光素子１１の平面形状は、任意の形状とすることが可能であり、例えば四角形である。調光素子１１が調光フィルムである場合、調光フィルムは、貼り付けられる領域の外形に合わせて加工される。

調光素子１１は、対向配置された基材２０、２１と、基材２０、２１間に配置された液晶層（調光層）２４とを備える。基材２０、２１は、透明部材から構成され、例えば透明フィルムから構成される。基材２０、２１には、例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレン（ＰＥ）フィルム、及びポリカーボネート（ＰＣ）フィルムなどを用いることができる。

液晶層２４は、液晶材料２４Ａ及び高分子材料２４Ｂを備える。液晶層２４は、高分子分散型液晶（ＰＤＬＣ：Polymer Dispersed Liquid Crystal）、又はポリマーネットワーク型液晶（ＰＮＬＣ：Polymer Network Liquid Crystal）から構成される。高分子分散型液晶は、高分子材料からなるマトリックス中に液晶材料を分散させた複合体からなり、すなわち、マトリックス中において液晶が相分離した構造を有する。ポリマーネットワーク型液晶は、高分子材料からなる３次元網目構造（ポリマーネットワーク）中に連続相を有する液晶材料を満たした複合体からなる。高分子材料としては光硬化樹脂を用いることができる。例えば、ＰＤＬＣは、光重合型の高分子前駆体（モノマー）に液晶材料を混合させた溶液に紫外線を照射し、モノマーを重合させてポリマーを形成し、そのポリマーからなるマトリックス中に液晶が分散される。

透明電極２２は、液晶層２４に接するようにして、基材２０上に設けられる。透明電極２３は、液晶層２４に接するようにして、基材２１上に設けられる。透明電極２２、２３は、光透過性及び導電性を有する材料からなり、例えばＩＴＯ（インジウム錫酸化物）から構成される。

調光素子１１は、透明電極２３に電気的に接続された端子Ｔ１と、透明電極２２に電気的に接続された端子Ｔ２とを備える。端子Ｔ１、Ｔ２は、例えば、調光素子１１の一側部にまとめて配置される。端子Ｔ１、Ｔ２は、駆動回路１２に電気的に接続される。端子Ｔ１、Ｔ２は、金属（例えば、金、銀、銅、及びアルミニウムなど）から構成される。

液晶層２４は、シール材２５によって透明電極２２、２３間に封止される。シール材２５は、液晶層２４を囲むように形成される。シール材２５は、例えば光硬化樹脂から構成される。液晶層２４の材料によっては、シール材２５は必ずしも必要ではない。

［１－２］ 液晶層２４の動作
次に、液晶層（調光層）２４の大まかな動作について説明する。

液晶層２４において、液晶材料の常光屈折率と高分子材料の屈折率とは概略同じに設定される。液晶材料としては、例えば、正の誘電率異方性を有するポジ型（Ｐ型）のネマティック液晶が用いられる。

まず、オフ状態における液晶層２４の動作について説明する。オフ状態とは、透明電極２２と透明電極２３とに同電圧（例えば０Ｖ）が印加された状態であり、液晶層２４に電界が印加されていない状態である。図３は、オフ状態における液晶層２４の様子を示している。

液晶層２４に電圧（電界）が印加されない場合、液晶分子は、高分子マトリックス（又はポリマーネットワーク）の界面に対してランダムな状態になる。この場合、液晶材料の屈折率と高分子マトリックスの屈折率とが異なる状態となり、入射光は高分子マトリックスの界面で散乱する。すなわち、液晶分子が配向されていない状態において、液晶層２４は高ヘイズ状態となる。このとき、液晶層２４は白濁した状態となり、調光素子１１は、不透明な状態となる。よって、調光素子１１は、対象物を観察者から遮蔽することができる。ヘイズ値は、部材の透明性に関する指標であり、曇り度を表す。ヘイズ値が小さいほど、透明度が高い。

次に、オン状態における液晶層２４の動作について説明する。オン状態とは、透明電極２２と透明電極２３とに異なる電圧（例えば０Ｖ及び正電圧）が印加された状態であり、液晶層２４に電界が印加されている状態である。なお、透明電極２２と透明電極２３とには、交流電圧が印加される。図４は、オン状態における液晶層２４の様子を示している。

液晶層２４に電圧が印加された場合、液晶分子の長軸（ダイレクタ）は、電極面に対して概略垂直方向に配向する。この場合、液晶材料の屈折率と高分子マトリックスの屈折率とが概略同じ状態になり、入射光は、液晶層２４内でほとんど散乱されず、液晶層２４を透過する。すなわち、液晶分子が配向されている状態において、液晶層２４は低ヘイズ状態となる。このとき、調光素子１１は、透明な状態となる。よって、観察者は、調光素子１１越しに対象物を観察することができる。

なお、本実施形態では、非通電時に不透明状態となり、通電時に透明状態となる調光素子について説明しているが、これに限定されるものではない。非通電時に透明状態となり、通電時に不透明状態となるリバースタイプにも適用可能である。

［１－３］ 調光素子１１の等価回路
次に、調光素子１１の等価回路について説明する。図５は、調光素子１１の等価回路図である。

透明電極２２は、平面状に形成される。よって、透明電極２２は、端子側（端子Ｔ１、Ｔ２が配置される側）から末端側（端子Ｔ１、Ｔ２と反対側）まで広がるように、複数の抵抗成分Ｒ１～１１を構成する。

同様に、透明電極２３は、平面状に形成される。よって、透明電極２３は、端子側から末端側まで広がるように、複数の抵抗成分Ｒ１２～２２を構成する。

液晶層２４は、透明電極２２と透明電極２３との間に接続された複数の容量成分Ｃ１～Ｃ４を構成する。

図４から理解できるように、調光素子１１は、抵抗成分の電圧降下に起因して、端子側から末端側にいくにつれて、電圧が低くなる。すなわち、調光素子１１は、端子側の電圧が高く、末端側の電圧が低くなる。末端側のノードをＮ１、Ｎ２と表記する。

［１－４］ 駆動回路１２の構成
次に、駆動回路１２の構成について説明する。図６は、駆動回路１２を主として示した回路図である。

制御回路１４は、信号ＯＶＰＯＳＩＮ、信号ＣＯＮＰＯＳＩＮ、信号ＯＶＮＥＧＩＮ、及び信号ＣＯＮＮＥＧＩＮを生成し、これらの制御信号を駆動回路１２に送る。信号ＯＶＰＯＳＩＮ、信号ＣＯＮＰＯＳＩＮ、信号ＯＶＮＥＧＩＮ、及び信号ＣＯＮＮＥＧＩＮの電圧波形については、後述する。

電源回路１３は、オーバードライブ用の正側電圧源３０、オーバードライブ用の負側電圧源３１、液晶の配向を制御するための正側制御電圧を生成する電圧源３２、及び負側制御電圧を生成する電圧源３３を備える。電圧源３０は、オーバードライブ電圧Ｖｏｖ＋を生成する。電圧源３１は、オーバードライブ電圧Ｖｏｖ－を生成する。電圧源３２は、制御電圧Ｖｃ＋を生成する。電圧源３３は、制御電圧Ｖｃ－を生成する。“Ｖｏｖ＋＞Ｖｃ＋＞Ｖｃ－＞Ｖｏｖ－”の関係を有する。

正側制御電圧Ｖｃ＋、負側制御電圧Ｖｃ－は、最終的な液晶の配向を制御する電圧であり、使用される液晶材料に応じて決定される。すなわち、液晶材料に応じて液晶分子が垂直に配向する電圧（液晶の閾値電圧）が決定され、電圧“（Ｖｃ＋）－（Ｖｃ－）”は、液晶の閾値電圧と同じか若干高く設定される。電圧“（Ｖｏｖ＋）－（Ｖｏｖ－）”は、液晶の耐圧より小さく設定される。例えば、Ｖｏｖ＋＝７０Ｖ、Ｖｏｖ－＝０Ｖ、Ｖｃ＋＝５５Ｖ、Ｖｃ－＝１５Ｖである。

駆動回路１２は、スイッチング素子４０～４７を備える。スイッチング素子４０の第１端子は、電圧源３０に接続され、その第２端子は、端子Ｔ１に接続され、その制御端子には、信号ＯＶＰＯＳＩＮが入力される。スイッチング素子４０は、信号ＯＶＰＯＳＩＮがハイレベル（例えば電圧Ｖｄｄ＝５Ｖ）の場合にオンし、信号ＯＶＰＯＳＩＮがローレベル（例えば０Ｖ）の場合にオフする。

スイッチング素子４１の第１端子は、電圧源３１に接続され、その第２端子は、端子Ｔ１に接続され、その制御端子には、信号ＯＶＮＥＧＩＮが入力される。スイッチング素子４１は、信号ＯＶＮＥＧＩＮがハイレベルの場合にオンし、信号ＯＶＮＥＧＩＮがローレベルの場合にオフする。

スイッチング素子４２の第１端子は、電圧源３０に接続され、その第２端子は、端子Ｔ２に接続され、その制御端子には、信号ＯＶＮＥＧＩＮが入力される。スイッチング素子４２は、信号ＯＶＮＥＧＩＮがハイレベルの場合にオンし、信号ＯＶＮＥＧＩＮがローレベルの場合にオフする。

スイッチング素子４３の第１端子は、電圧源３１に接続され、その第２端子は、端子Ｔ２に接続され、その制御端子には、信号ＯＶＰＯＳＩＮが入力される。スイッチング素子４３は、信号ＯＶＰＯＳＩＮがハイレベルの場合にオンし、信号ＯＶＰＯＳＩＮがローレベルの場合にオフする。

スイッチング素子４４の第１端子は、電圧源３３に接続され、その第２端子は、端子Ｔ１に接続され、その制御端子には、信号ＣＯＮＮＥＧＩＮが入力される。スイッチング素子４４は、信号ＣＯＮＮＥＧＩＮがハイレベルの場合にオンし、信号ＣＯＮＮＥＧＩＮがローレベルの場合にオフする。

スイッチング素子４５の第１端子は、電圧源３２に接続され、その第２端子は、端子Ｔ１に接続され、その制御端子には、信号ＣＯＮＰＯＳＩＮが入力される。スイッチング素子４５は、信号ＣＯＮＰＯＳＩＮがハイレベルの場合にオンし、信号ＣＯＮＰＯＳＩＮがローレベルの場合にオフする。

スイッチング素子４６の第１端子は、電圧源３３に接続され、その第２端子は、端子Ｔ２に接続され、その制御端子には、信号ＣＯＮＰＯＳＩＮが入力される。スイッチング素子４６は、信号ＣＯＮＰＯＳＩＮがハイレベルの場合にオンし、信号ＣＯＮＰＯＳＩＮがローレベルの場合にオフする。

スイッチング素子４７の第１端子は、電圧源３２に接続され、その第２端子は、端子Ｔ２に接続され、その制御端子には、信号ＣＯＮＮＥＧＩＮが入力される。スイッチング素子４７は、信号ＣＯＮＮＥＧＩＮがハイレベルの場合にオンし、信号ＣＯＮＮＥＧＩＮがローレベルの場合にオフする。

［２］ 調光装置１０の動作
上記のように構成された調光装置１０の動作について説明する。図７は、制御回路１４の動作を説明するタイミング図である。前述したように、制御回路１４は、信号ＯＶＰＯＳＩＮ、信号ＣＯＮＰＯＳＩＮ、信号ＯＶＮＥＧＩＮ、及び信号ＣＯＮＮＥＧＩＮを生成する。

時刻ｔ０において、制御回路１４は、信号ＯＶＰＯＳＩＮをハイレベル（例えば電圧Ｖｄｄ＝５Ｖ）にする。時刻ｔ１において、制御回路１４は、信号ＯＶＰＯＳＩＮをローレベル（例えば０Ｖ）にし、信号ＣＯＮＰＯＳＩＮをハイレベルにする。

時刻ｔ２において、制御回路１４は、信号ＣＯＮＰＯＳＩＮをローレベルにし、信号ＯＶＮＥＧＩＮをハイレベルにする。時刻ｔ３において、制御回路１４は、信号ＯＶＮＥＧＩＮをローレベルにし、信号ＣＯＮＮＥＧＩＮをハイレベルにする。

時刻ｔ４において、制御回路１４は、信号ＣＯＮＮＥＧＩＮをローレベルにし、信号ＯＶＰＯＳＩＮをハイレベルにする。時刻ｔ０～ｔ４が１つのサイクルであり、以後、同様のサイクルが繰り返される。

図８は、駆動回路１２の動作を説明するタイミング図である。図８の時刻ｔ０～ｔ９は、図７の時刻ｔ０～ｔ９に対応する。図８には、（１）駆動回路１２が調光素子１１の端子Ｔ１に印加する駆動電圧ＯＵＴ１、（２）駆動回路１２が調光素子１１の端子Ｔ２に印加する駆動電圧ＯＵＴ２、（３）調光素子１１のノードＮ１の電圧Ｖ１ｏｕｔ、及び（４）調光素子１１のノードＮ２の電圧Ｖ２ｏｕｔを示している。駆動電圧ＯＵＴ１が実線、駆動電圧ＯＵＴ２が破線、電圧Ｖ１ｏｕｔが一点鎖線、電圧Ｖ２ｏｕｔが二点鎖線で示される。

期間ｔ０～ｔ１において、スイッチング素子４０がオンし、電圧ＯＵＴ１＝Ｖｏｖ＋に設定される。また、期間ｔ０～ｔ１において、スイッチング素子４３がオンし、電圧ＯＵＴ２＝Ｖｏｖ－に設定される。これにより、末端側の電圧Ｖ１ｏｕｔは、端子Ｔ１に制御電圧Ｖｃ＋を印加する場合に比べて、速く立ち上がる。また、末端側の電圧Ｖ２ｏｕｔは、端子Ｔ２に制御電圧Ｖｃ－を印加する場合に比べて、速く立ち下がる。

期間ｔ１～ｔ２において、スイッチング素子４５がオンし、電圧ＯＵＴ１＝Ｖｃ＋に設定される。また、期間ｔ１～ｔ２において、スイッチング素子４６がオンし、電圧ＯＵＴ２＝Ｖｃ－に設定される。これにより、末端側の電圧Ｖ１ｏｕｔは、制御電圧Ｖｃ＋に設定され、末端側の電圧Ｖ２ｏｕｔは、制御電圧Ｖｃ－に設定される。

期間ｔ２～ｔ３において、スイッチング素子４１がオンし、電圧ＯＵＴ１＝Ｖｏｖ－に設定される。また、期間ｔ２～ｔ３において、スイッチング素子４２がオンし、電圧ＯＵＴ２＝Ｖｏｖ＋に設定される。これにより、末端側の電圧Ｖ１ｏｕｔは、端子Ｔ１に制御電圧Ｖｃ－を印加する場合に比べて、速く立ち下がる。また、末端側の電圧Ｖ２ｏｕｔは、端子Ｔ２に制御電圧Ｖｃ＋を印加する場合に比べて、速く立ち上がる。

期間ｔ３～ｔ４において、スイッチング素子４４がオンし、電圧ＯＵＴ１＝Ｖｃ－に設定される。また、期間ｔ３～ｔ４において、スイッチング素子４７がオンし、電圧ＯＵＴ２＝Ｖｃ＋に設定される。これにより、末端側の電圧Ｖ１ｏｕｔは、制御電圧Ｖｃ－に設定され、末端側の電圧Ｖ２ｏｕｔは、制御電圧Ｖｃ＋に設定される。

以後、サイクルｔ０～ｔ４と同じ動作が繰り返される。例えば、駆動周波数は、２０Ｈｚである。

なお、オーバードライブ期間、すなわち、期間ｔ０～ｔ１、及び期間ｔ２～ｔ３の各々は、調光素子１１の負荷（抵抗及び容量）に応じて設定される。すなわち、オーバードライブ期間は、末端側の電圧Ｖ１ｏｕｔが制御電圧Ｖｃ－から制御電圧Ｖｃ＋に立ち上がる期間より短く設定される。また、オーバードライブ期間は、末端側の電圧Ｖ２ｏｕｔが制御電圧Ｖｃ＋から制御電圧Ｖｃ－に立ち下がる期間より短く設定される。

図９は、調光素子１１における電圧対透過率（Ｖ－Ｔ：voltage-transmittance）特性の一例を示すグラフである。図９の横軸が電圧（Ｖ）、縦軸が透過率（％）であり、図９の横軸及び縦軸ともに任意単位である。図９の電圧は、液晶層に印加される電圧、すなわち、電極２２、２３間の電圧である。

図９から理解できるように、調光素子１１に印加する電圧（駆動電圧）を変化させることで、調光素子１１の透過率を変化させることができる。また、調光素子１１に飽和電圧以上の駆動電圧を印加しても、透過率は変わらない。飽和電圧とは、最大透過率を実現する電圧のうち最小電圧である。例えば、電圧“（Ｖｃ＋）－（Ｖｃ－）”は、飽和電圧以下に設定される。よって、オーバードライブ電圧を液晶の耐圧を越えない範囲で、飽和電圧以上の電圧に設定した場合でも、オーバードライブ電圧を用いて、液晶の透過率に影響を及ぼすことなく、調光素子１１を駆動できる。

端子側の実効電圧は、ほぼ制御電圧Ｖｃ＋、Ｖｃ－となる。また、末端側の電圧がより速いタイミングで制御電圧Ｖｃ＋、Ｖｃ－に到達するため、末端側の実効電圧も制御電圧Ｖｃ＋、Ｖｃ－に近くなる。これにより、端子側と末端側との透過率の差が小さくなり、色ムラを低減することができる。

また、ゼロクロス点（電圧Ｖ１ｏｕｔと電圧Ｖ２ｏｕｔとが交差する点）を含む極性反転を行う期間（例えば、図８の期間ｔ０～ｔ１）では、液晶に印加される実効電圧が低いため、液晶の透過率は、所望の透過率にならない。特に、ゼロクロス点では、液晶に印加される電圧は、０Ｖである。しかし、本実施形態では、オーバードライブ駆動を用いることで、末端側の電圧がより速いタイミングで上昇する。これにより、極性反転を行う期間を短くできるので、フリッカーを低減することができる。

［３］ 比較例
次に、比較例に係る調光装置について説明する。図１０は、比較例に係る駆動回路の回路図である。

電圧源３２は、制御電圧Ｖｃ＋を生成する。電圧源３３は、制御電圧Ｖｃ－を生成する。例えば、Ｖｃ＋＝４０Ｖ、Ｖｃ－＝０Ｖである。

スイッチング素子４４の第１端子は、電圧源３３に接続され、その第２端子は、端子Ｔ１に接続され、その制御端子には、信号ＮＥＧＩＮが入力される。スイッチング素子４４は、信号ＮＥＧＩＮがハイレベルの場合にオンし、信号ＮＥＧＩＮがローレベルの場合にオフする。

スイッチング素子４５の第１端子は、電圧源３２に接続され、その第２端子は、端子Ｔ１に接続され、その制御端子には、信号ＰＯＳＩＮが入力される。スイッチング素子４５は、信号ＰＯＳＩＮがハイレベルの場合にオンし、信号ＰＯＳＩＮがローレベルの場合にオフする。

スイッチング素子４６の第１端子は、電圧源３３に接続され、その第２端子は、端子Ｔ２に接続され、その制御端子には、信号ＰＯＳＩＮが入力される。スイッチング素子４６は、信号ＰＯＳＩＮがハイレベルの場合にオンし、信号ＰＯＳＩＮがローレベルの場合にオフする。

スイッチング素子４７の第１端子は、電圧源３２に接続され、その第２端子は、端子Ｔ２に接続され、その制御端子には、信号ＮＥＧＩＮが入力される。スイッチング素子４７は、信号ＮＥＧＩＮがハイレベルの場合にオンし、信号ＮＥＧＩＮがローレベルの場合にオフする。

図１１は、比較例に係る調光装置の動作を説明する図である。時刻ｔ０において、信号ＰＯＳＩＮがハイレベルにされ、信号ＮＥＧＩＮがローレベルにされる。時刻ｔ１において、信号ＰＯＳＩＮがローレベルにされ、信号ＮＥＧＩＮがハイレベルにされる。時刻ｔ２において、信号ＰＯＳＩＮがハイレベルにされ、信号ＮＥＧＩＮがローレベルにされる。

期間ｔ０～ｔ１において、スイッチング素子４５がオンし、電圧ＯＵＴ１＝Ｖｃ＋に設定される。また、期間ｔ０～ｔ１において、スイッチング素子４６がオンし、電圧ＯＵＴ２＝Ｖｃ－に設定される。これにより、末端側の電圧Ｖ１ｏｕｔは、オーバードライブ駆動に比べて、緩やかに立ち上がる。また、末端側の電圧Ｖ２ｏｕｔは、オーバードライブ駆動に比べて、緩やかに立ち下がる。

期間ｔ１～ｔ２において、スイッチング素子４４がオンし、電圧ＯＵＴ１＝Ｖｃ－に設定される。また、期間ｔ１～ｔ２において、スイッチング素子４７がオンし、電圧ＯＵＴ２＝Ｖｃ＋に設定される。これにより、末端側の電圧Ｖ１ｏｕｔは、オーバードライブ駆動に比べて、緩やかに立ち下がる。また、末端側の電圧Ｖ２ｏｕｔは、オーバードライブ駆動に比べて、緩やかに立ち上がる。

比較例では、極性反転において、末端側の電圧Ｖ１ｏｕｔ、電圧Ｖ２ｏｕｔが所望の電圧（Ｖｃ＋、Ｖｃ－）になるまでの時間が長い。これにより、比較例では、フリッカーが大きくなってしまう。また、比較例では、端子側と末端側とで実効電圧が異なる期間が長くなるため、色ムラが発生してしまう。

［４］ 第１実施形態の効果
以上詳述したように第１実施形態では、調光装置１０は、対向配置された基材２０、２１と、基材２０、２１にそれぞれ設けられた透明電極２２、２３と、透明電極２２、２３間に充填された液晶層２４と、透明電極２２、２３に電気的に接続された端子Ｔ１、Ｔ２とを含む調光素子１１と、端子Ｔ１に駆動電圧ＯＵＴ１を印加し、端子Ｔ２に駆動電圧ＯＵＴ１と極性が異なる駆動電圧ＯＵＴ２を印加する駆動回路１２とを具備する。駆動電圧ＯＵＴ１は、第１期間において正側オーバードライブ電圧Ｖｏｖ＋に設定され、前記第１期間に続く第２期間において正側制御電圧Ｖｃ＋に設定され、第２期間に続く第３期間において負側オーバードライブ電圧Ｖｏｖ－に設定され、第３期間に続く第４期間において負側制御電圧Ｖｃ－に設定される。

従って第１実施形態によれば、端子側と反対側の電圧を、より速く制御電圧Ｖｃ＋、Ｖｃ－に設定することができる。これにより、端子側と末端側との透過率の差が小さくなり、色ムラを低減することができる。

また、ゼロクロス点（電圧Ｖ１ｏｕｔと電圧Ｖ２ｏｕｔとが交差する点）を含む極性反転を行う期間では、フリッカーが発生する原因となる。しかし、本実施形態では、極性反転を行う期間を短くできるので、フリッカーを低減することができる。

図１２は、第１例に係る消費される電荷量の模式図である。図１２の横軸は、端子－末端間の位置を表し、縦軸は、液晶に印加される電圧（印加電圧）を表している。例えば、０Ｖ～４０Ｖの領域は、透過率を変化させることが可能な階調領域であり、４０Ｖ～７０Ｖの領域は、透過率がほぼ変化しない飽和領域である。

電荷量Ａは、通常パルス駆動における電荷量である。第１例の通常パルス駆動は、印加電圧４０Ｖを用い、かつ末端側の電圧が４０Ｖになるまで周波数を低くして駆動する例である。通常パルス駆動では、末端側が最終的に４０Ｖになるので、端子側と末端側との色ムラは低減できる。しかし、極性反転にかかる時間が長くなるので、フリッカーが大きくなる。

電荷量Ｂは、通常パルス駆動に対するオーバードライブ駆動で増加する電荷量である。オーバードライブ駆動は、オーバードライブ電圧７０Ｖを用いて駆動する例である。端子側から末端側にいくにつれて電圧が低くなるので、電荷量Ｂは、端子側から末端側に向かって漸減する三角形で表される。オーバードライブ駆動を行う場合、電荷量Ｂの増加のみで、通常パルス駆動に比べて、フリッカーを低減できるとともに、色ムラが低減できる。

電荷量Ｃは、フル駆動に対するオーバードライブ駆動で減少する電荷量である。フル駆動は、７０Ｖを用いて駆動する例である。すなわち、“電荷量Ａ＋電荷量Ｂ＋電荷量Ｃ”がフル駆動の電荷量である。フル駆動では、フリッカーは低減されるが、消費される電荷量が大きくなる。オーバードライブ駆動では、フル駆動と同程度にフリッカーを低減できつつ、フル駆動に比べて消費される電荷量を低減できる。

図１３は、第２例に係る消費される電荷量の模式図である。第２例は、中間調を実施した場合の例である。

電荷量Ｄは、通常パルス駆動における電荷量である。第２例の通常パルス駆動は、印加電圧２０Ｖを用い、かつ末端側の電圧が２０Ｖになるまで周波数を低くして駆動する例である。通常パルス駆動では、末端側が最終的に２０Ｖになるので、端子側と末端側との色ムラは低減できる。しかし、極性反転にかかる時間が長くなるので、フリッカーが大きくなる。また、フリッカーを低減させるために、周波数を大きくすると、端子側と末端側との電位差が大きくなり、色ムラが発生する。周波数を大きくした場合の電荷量は、図１３の破線で示した下の領域である。すなわち、色ムラとフリッカーとはトレードオフの関係にある。

電荷量Ｅは、通常パルス駆動に対するオーバードライブ駆動で増加する電荷量である。オーバードライブ駆動を用いて中間調を実施した場合でも、電荷量Ｅの増加のみで、通常パルス駆動に比べて、フリッカーを低減できるとともに、色ムラが低減できる。また、第２例の場合も、オーバードライブ駆動では、７０Ｖのフル駆動と同程度にフリッカーを低減できる。

［第２実施形態］
第２実施形態は、駆動回路１２、及び電源回路１３の具体的な構成例である。第２実施形態は、トランジスタを用いてデジタル式に駆動回路１２を構成した例である。

図１４は、本発明の第２実施形態に係る駆動回路１２を主として示した回路図である。本実施形態では、駆動回路１２を構成する複数のスイッチング素子の各々は、ＭＯＳトランジスタ、又はバイポーラトランジスタから構成される。本実施形態では、ＮチャネルＭＯＳトランジスタ（又はパワーＭＯＳトランジスタ）を用いる例について説明する。調光素子１１は、等価回路として表現すると、図５から理解されるように、抵抗性負荷ＲＬと、容量性負荷ＣＬとを含む。

駆動回路１２は、ゲートドライバ１２Ａを備える。ゲートドライバ１２Ａは、前述した信号ＯＶＰＯＳＩＮ、信号ＣＯＮＰＯＳＩＮ、信号ＯＶＮＥＧＩＮ、及び信号ＣＯＮＮＥＧＩＮを出力する。ゲートドライバ１２Ａは、信号ＯＶＰＯＳＩＮ、信号ＣＯＮＰＯＳＩＮ、信号ＯＶＮＥＧＩＮ、及び信号ＣＯＮＮＥＧＩＮを、トランジスタに最適なゲート電圧レベルに設定する。制御回路１４は、タイミング発生回路１４Ａを備える。タイミング発生回路１４Ａは、信号ＯＶＰＯＳＩＮ、信号ＣＯＮＰＯＳＩＮ、信号ＯＶＮＥＧＩＮ、及び信号ＣＯＮＮＥＧＩＮのタイミングを制御する。

駆動回路１２は、ＮチャネルＭＯＳトランジスタ４０～４３、４４Ａ、４４Ｂ、４５Ａ、４５Ｂ、４６Ａ、４６Ｂ、４７Ａ、４７Ｂを備える。

トランジスタ４０のドレインは、オーバードライブ電圧Ｖｏｖ＋を生成する電圧源３０に接続され、そのソースは、端子Ｔ１に接続され、そのゲートには、信号ＯＶＰＯＳＩＮが入力される。

トランジスタ４１のドレインは、端子Ｔ１に接続され、そのソースは、オーバードライブ電圧Ｖｏｖ－を生成する電圧源３１に接続され、そのゲートには、信号ＯＶＮＥＧＩＮが入力される。

トランジスタ４２のドレインは、電圧源３０に接続され、そのソースは、端子Ｔ２に接続され、そのゲートには、信号ＯＶＮＥＧＩＮが入力される。

トランジスタ４３のドレインは、端子Ｔ２に接続され、そのソースは、電圧源３１に接続され、そのゲートには、信号ＯＶＰＯＳＩＮが入力される。

トランジスタ４４Ａ、４４Ｂは、図６のスイッチング素子４４を構成する。トランジスタ４４Ａのドレインは、端子Ｔ１に接続され、そのソースは、トランジスタ４４Ｂのソースに接続され、そのゲートには、信号ＣＯＮＮＥＧＩＮが入力される。トランジスタ４４Ｂのドレインは、制御電圧Ｖｃ－を生成する電圧源３３に接続され、そのゲートには、信号ＣＯＮＮＥＧＩＮが入力される。

トランジスタ４５Ａ、４５Ｂは、図６のスイッチング素子４５を構成する。トランジスタ４５Ａのドレインは、端子Ｔ１に接続され、そのソースは、トランジスタ４５Ｂのソースに接続され、そのゲートには、信号ＣＯＮＰＯＳＩＮが入力される。トランジスタ４５Ｂのドレインは、制御電圧Ｖｃ＋を生成する電圧源３２に接続され、そのゲートには、信号ＣＯＮＰＯＳＩＮが入力される。

トランジスタ４６Ａ、４６Ｂは、図６のスイッチング素子４６を構成する。トランジスタ４６Ａのドレインは、端子Ｔ２に接続され、そのソースは、トランジスタ４６Ｂのソースに接続され、そのゲートには、信号ＣＯＮＰＯＳＩＮが入力される。トランジスタ４６Ｂのドレインは、電圧源３３に接続され、そのゲートには、信号ＣＯＮＰＯＳＩＮが入力される。

トランジスタ４７Ａ、４７Ｂは、図６のスイッチング素子４７を構成する。トランジスタ４７Ａのドレインは、端子Ｔ２に接続され、そのソースは、トランジスタ４７Ｂのソースに接続され、そのゲートには、信号ＣＯＮＮＥＧＩＮが入力される。トランジスタ４７Ｂのドレインは、電圧源３２に接続され、そのゲートには、信号ＣＯＮＮＥＧＩＮが入力される。

電源回路１３は、電圧源１３Ａ、及び電圧源３０～３３を備える。電圧源１３Ａは、電源電圧ＶＣＣから電圧Ｖｉｎを生成する。

電圧源３０は、定電圧素子としてのツェナーダイオード（定電圧ダイオード）３０Ａ、及び抵抗３０Ｂを備える。ツェナーダイオード３０Ａのカソードは、電圧源１３Ａに接続され、そのアノードは、抵抗３０Ｂの一端に接続される。抵抗３０Ｂの他端は、接地端子ＧＮＤに接続される。電圧源３０は、他の構成を用いてもよい。例えば、扱う電圧が大きい場合には、２個又はそれ以上のツェナーダイオードを直列接続してもよい。また、ツェナーダイオード３０Ａと抵抗３０Ｂとの接続ノードに、電流増幅用のＮＰＮトランジスタを追加してもよい。また、電圧源３０は、電圧制御端子を備えたシリーズレギュレータで構成してもよい。また、電圧源３０は、ＤＣ／ＤＣコンバータで構成してもよい。

電圧源３２は、ツェナーダイオード３２Ａ、及び抵抗３２Ｂを備える。抵抗３２Ｂの一端は、電圧源１３Ａに接続され、その他端は、ツェナーダイオード３２Ａのカソードに接続される。ツェナーダイオード３２Ａのアノードは、接地端子ＧＮＤに接続される。電圧源３２には、電圧源３０と同様の他の構成例を用いてもよい。

電圧源３３は、ツェナーダイオード３３Ａ、及び抵抗３３Ｂを備える。ツェナーダイオード３３Ａのカソードは、電圧源１３Ａに接続され、そのアノードは、抵抗３３Ｂの一端に接続される。抵抗３３Ｂの他端は、接地端子ＧＮＤに接続される。電圧源３３には、電圧源３０と同様の他の構成例を用いてもよい。

以上詳述したように第２実施形態では、トランジスタを用いて駆動回路１２を構成することができる。第２実施形態の電圧制御は、第１実施形態の電圧制御と同じである。その他の効果は、第１実施形態と同じである。

［第３実施形態］
第３実施形態は、駆動回路１２、及び電源回路１３の具体的な構成例である。第３実施形態は、電力増幅器を用いてアナログ式に駆動回路１２を構成した例である。

図１５は、本発明の第３実施形態に係る駆動回路１２を主として示した回路図である。駆動回路１２は、オーバードライブ波形発生回路１２Ｂ、及び電力増幅器１２Ｃ、１２Ｄを備える。オーバードライブ波形発生回路１２Ｂは、タイミング発生回路１４Ａからの制御信号を用いて、正側電圧波形ＶＰ、及び負側電圧波形ＶＮを生成する。

電力増幅器１２Ｃ、１２Ｄは、第１象限から第４象限までの動作が可能な４象限出力が可能である。すなわち、電力増幅器１２Ｃ、１２Ｄは、電圧の向きによらず、電流の供給（ソース）と吸収（シンク）とが可能である。

電力増幅器１２Ｃは、オーバードライブ波形発生回路１２Ｂから正極電圧波形ＶＰを受け、この正極電圧波形ＶＰを増幅する。電力増幅器１２Ｃは、駆動電圧ＯＵＴ１を出力する。駆動電圧ＯＵＴ１は、調光素子１１の端子Ｔ１に印加される。

電力増幅器１２Ｄは、オーバードライブ波形発生回路１２Ｂから負極電圧波形ＶＮを受け、この負極電圧波形ＶＮを増幅する。電力増幅器１２Ｄは、駆動電圧ＯＵＴ２を出力する。駆動電圧ＯＵＴ２は、調光素子１１の端子Ｔ２に印加される。

図１６は、駆動回路１２の動作を説明するタイミング図である。駆動電圧ＯＵＴ１、ＯＵＴ２は、第１実施形態の図８と同じ波形である。駆動電圧ＯＵＴ１は、前段の正極電圧波形ＶＰと波形は同じで、出力電流を増幅したものである。駆動電圧ＯＵＴ２は、前段の負極電圧波形ＶＮと波形は同じで、出力電流を増幅したものである。

第２実施形態によれば、アナログ式にオーバードライブ駆動を実現できる。その他の効果は、第１実施形態と同じである。

［実施例］
上記実施形態では、ＰＤＬＣ又はＰＮＬＣを用いた液晶素子（調光素子）を例示しているが、これに限定されるものではない。調光素子としての液晶素子は、偏光板及び配向膜を液晶層の両側に配置した構成でもよく、ＴＮ（Twisted Nematic）方式、ＶＡ（Vertical Alignment）方式、又はＩＰＳ（In-Plane Switching）方式などを用いることができる。また、調光素子として、液晶素子以外で、電圧により屈折率が変化する様々な種類の電気光学素子を用いることができる。

上記実施形態で示したスイッチング素子は、ＭＯＳトランジスタ、又はバイポーラトランジスタ以外に、炭化シリコン（ＳｉＣ）を半導体層に用いたＳｉＣ－ＭＯＳＦＥＴ、又は窒化ガリウム（ＧａＮ）を半導体層に用いたＧａＮ－ＭＯＳＦＥＴなどで構成してもよい。

上記実施形態で説明した調光装置は、住宅、オフィス、又は公共施設における窓や室内パーテーション、商業施設又はイベント会場における映像投影スクリーンやサイネージ、自動車又は航空機における窓やサンルーフなどに適用可能である。

上記実施形態では、液晶素子として調光素子を例に挙げて説明しているが、これに限定されず、本実施形態における駆動方法は、液晶を用いた様々な装置（液晶表示装置を含む）に適用可能である。

なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。

［１］
第１及び第２基材と、前記第１及び第２基材にそれぞれ設けられた第１及び第２電極と、前記第１及び第２電極間に充填された液晶層と、前記第１及び第２電極に電気的に接続された第１及び第２端子とを含む調光素子と、
前記第１端子に第１駆動電圧を印加し、前記第２端子に前記第１駆動電圧と極性が異なる第２駆動電圧を印加する駆動回路と
を具備し、
前記第１駆動電圧は、第１期間において第１電圧に設定され、前記第１期間に続く第２期間において前記第１電圧より低い第２電圧に設定され、前記第２期間に続く第３期間において前記第２電圧より低い第３電圧に設定され、前記第３期間に続く第４期間において前記第２電圧より低くかつ前記第３電圧より高い第４電圧に設定される
調光装置。

［２］
前記第１電圧と前記第３電圧との電圧差は、前記調光素子の耐圧より小さい
［１］に記載の調光装置。

［３］
前記第２電圧と前記第４電圧との電圧差は、前記調光素子の飽和電圧以下である
［１］に記載の調光装置。

［４］
前記駆動回路は、第１乃至第８スイッチング素子を含み、
前記第１スイッチング素子は、前記第１電圧を発生する第１電圧源と前記第１端子との間に接続され、
前記第２スイッチング素子は、前記第３電圧を発生する第３電圧源と前記第１端子との間に接続され、
前記第３スイッチング素子は、前記第１電圧源と前記第２端子との間に接続され、
前記第４スイッチング素子は、前記第３電圧源と前記第２端子との間に接続され、
前記第５スイッチング素子は、前記第２電圧を発生する第２電圧源と前記第１端子との間に接続され、
前記第６スイッチング素子は、前記第４電圧を発生する第４電圧源と前記第１端子との間に接続され、
前記第７スイッチング素子は、前記第２電圧源と前記第２端子との間に接続され、
前記第８スイッチング素子は、前記第４電圧源と前記第２端子との間に接続される
［１］乃至［３］のいずれかに記載の調光装置。

［５］
第１乃至第４制御信号を生成する制御回路をさらに具備し、
前記第１制御信号は、前記第１及び第４スイッチング素子に入力され、
前記第２制御信号は、前記第２及び第３スイッチング素子に入力され、
前記第３制御信号は、前記第５及び第８スイッチング素子に入力され、
前記第４制御信号は、前記第６及び第７スイッチング素子に入力される
［４］に記載の調光装置。

［６］
前記第１乃至第４電圧源の各々は、定電圧素子を含む
［４］又は［５］に記載の調光装置。

［７］
前記第１乃至第８スイッチング素子の各々は、トランジスタで構成される
［４］乃至［６］のいずれかに記載の調光装置。

１０…調光装置、１１…調光素子、１２…駆動回路、１３…電源回路、１４…制御回路、２０，２１…基材、２２，２３…透明電極、２４…液晶層、２５…シール材、３０～３３…電圧源、４０～４７…スイッチング素子

Claims (4)

1. 第１及び第２基材と、前記第１基材上に平面状に設けられた第１電極と、前記第２基材上に平面状に設けられた第２電極と、前記第１及び第２電極間に充填されかつ高分子分散型又はポリマーネットワーク型の液晶層と、前記第１及び第２電極に電気的に接続された第１及び第２端子とを含む調光素子と、
   正側電圧波形と、前記正側電圧波形と極性が異なる負側電圧波形とを生成する波形発生回路と、
   前記正側電圧波形に基づいて、前記第１端子に第１駆動電圧を印加する第１電力増幅器と、
   前記負側電圧波形に基づいて、前記第２端子に第２駆動電圧を印加する第２電力増幅器と、
   を具備し、
   前記第１駆動電圧は、第１期間において第１電圧に設定され、前記第１期間に続く第２期間において前記第１電圧より低い第２電圧に設定され、前記第２期間に続く第３期間において前記第２電圧より低い第３電圧に設定され、前記第３期間に続く第４期間において前記第２電圧より低くかつ前記第３電圧より高い第４電圧に設定され、
   前記第２駆動電圧は、前記第１期間において前記第３電圧に設定され、前記第２期間において前記第４電圧に設定され、前記第３期間において前記第１電圧に設定され、前記第４期間において前記第２電圧に設定され、
   前記第１電圧と前記第３電圧との電圧差は、前記調光素子の耐圧より小さい
   調光装置。
2. 前記第２電圧と前記第４電圧との電圧差は、前記調光素子の飽和電圧以下である
   請求項１に記載の調光装置。
3. 前記第２電圧と前記第４電圧との電圧差は、前記液晶層の閾値電圧以上である
   請求項１又は２に記載の調光装置。
4. 前記第１期間は、前記第１電極のうち前記第１端子から最も離れた末端側の電圧が前記第４電圧から前記第２電圧に立ち上がる期間より短く設定され、
   前記第３期間は、前記末端側の電圧が前記第２電圧から前記第４電圧に立ち下がる期間より短く設定される
   請求項１乃至３のいずれかに記載の調光装置。
   

Images