WO2018117104A1 - 半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット - Google Patents

半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット Download PDF

Info

Publication number
WO2018117104A1
WO2018117104A1 PCT/JP2017/045551 JP2017045551W WO2018117104A1 WO 2018117104 A1 WO2018117104 A1 WO 2018117104A1 JP 2017045551 W JP2017045551 W JP 2017045551W WO 2018117104 A1 WO2018117104 A1 WO 2018117104A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
alloy
back electrode
electrode
electrode structure
Prior art date
Application number
PCT/JP2017/045551
Other languages
English (en)
French (fr)
Inventor
陽平 水野
加藤　哲也
千春 石倉
Original Assignee
田中貴金属工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 田中貴金属工業株式会社 filed Critical 田中貴金属工業株式会社
Priority to RU2019122822A priority Critical patent/RU2718134C1/ru
Priority to EP17882299.5A priority patent/EP3561856B1/en
Priority to CN201780079188.5A priority patent/CN110100305A/zh
Priority to KR1020227008278A priority patent/KR20220035992A/ko
Priority to KR1020197020816A priority patent/KR20190095407A/ko
Priority to JP2018558003A priority patent/JP6944956B2/ja
Priority to US16/471,174 priority patent/US11501974B2/en
Publication of WO2018117104A1 publication Critical patent/WO2018117104A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Definitions

  • the present invention relates to an electrode structure of a back electrode formed on the back surface of a semiconductor substrate of a semiconductor device such as a power module.
  • the present invention relates to a back electrode formed on the back surface of a semiconductor substrate and having a multilayer structure of Ti layer / Ni layer / Ag alloy layer, which has excellent bondability and peel strength between the Ni layer and the Ag alloy layer.
  • a power module such as a MOSFET or IGBT
  • electrodes are provided on both the front and back surfaces of a semiconductor substrate such as Si or SiC to ensure vertical conduction.
  • a semiconductor substrate such as Si or SiC
  • the back electrode disposed on the back surface of the semiconductor substrate a multi-layer structure in which a plurality of metal layers are stacked is generally applied.
  • a Ti layer for electrical ohmic bonding is formed on the semiconductor substrate while ensuring adhesion with the substrate, and when the semiconductor substrate is mounted, A Ni layer is formed to ensure the bondability with the solder. Furthermore, an Ag layer is formed from the viewpoint of preventing the surface oxidation of the Ni layer in order to improve the bondability of the Ni layer.
  • An example of a semiconductor device to which such a back electrode having a multilayer structure of Ti layer / Ni layer / Ag layer is applied is, for example, one described in Patent Document 1.
  • the electrode structure of the back electrode is basically the above three-layer structure, but a contact layer made of a metal such as Al having a low electron barrier with respect to Si constituting the semiconductor substrate is used as an underlayer of the Ti layer. It may be additionally formed.
  • the size of the power module is increasing while the output is also increased. Due to this tendency, the temperature of the mounted semiconductor device rises, and there is concern about its durability. For such a temperature rise of the semiconductor device, measures such as improvement of heat dissipation of a heat sink mounted on the substrate have been studied, but it is considered that improvement of the electrode structure is also effective.
  • the present invention has been made based on the background as described above, and provides an electrode structure of a back surface electrode of a semiconductor substrate that is unlikely to cause electrode breakdown due to peeling that occurs near the Ni layer. And the manufacturing method of such an electrode structure is clarified.
  • the present invention that solves the above problems is an electrode structure of a back electrode that is formed on the back side of a semiconductor substrate and has a multilayer structure in which each metal layer is laminated in the order of Ti layer / Ni layer / Ag alloy layer from the semiconductor substrate.
  • the Ag alloy layer is made of an alloy of Ag and an additive metal M selected from Sn, Sb, and Pd, and the back electrode is formed from the Ag alloy layer by an X-ray photoelectron spectrometer.
  • elemental analysis is performed in the depth direction up to the Ni layer, an intermediate region in which the spectra derived from all metals of Ni, Ag, and additive element M can be detected can be observed at the boundary between the Ni layer and the Ag alloy layer.
  • the maximum content of additive element M is The value is 5 At least%, an electrode structure of the back electrode.
  • the combination of Ni and Ag is not originally a preferable combination of metals from the viewpoint of adhesion.
  • many metals have a certain degree of adhesion when they are laminated by thin film manufacturing techniques such as sputtering, vacuum deposition, plating, and CVD.
  • thin film manufacturing techniques such as sputtering, vacuum deposition, plating, and CVD.
  • not all combinations are the same, and there are metal combinations with poor adhesion.
  • Even in the combination of Ni and Ag defects and peeling do not easily occur immediately after the back electrode is manufactured by the above-described method. However, since it is not a combination with high adhesiveness, peeling tends to occur in a high temperature atmosphere.
  • the material of the metal layer formed on the Ni layer is changed from Ag (pure Ag) to an Ag alloy containing a predetermined additive element M, and the Ni layer and the Ag alloy.
  • the interface state between the layers is appropriate.
  • a back electrode having a multilayer structure in which peeling is unlikely to occur is obtained.
  • the back electrode according to the present invention will be described more specifically.
  • the electrode structure of the present invention is composed of a plurality of metal layers and is employed as a back electrode of a semiconductor substrate. These metal layers are laminated in the order of Ti layer / Ni layer / Ag alloy layer from the semiconductor substrate. The order of stacking and the technical significance of the Ti layer and the Ni layer are basically the same as those of the prior art.
  • the technical significance of the Ag alloy layer is the same as that of the conventional back electrode.
  • the reason why the Ag (pure Ag) is changed to the Ag alloy is to intentionally form an intermediate region to be described later and to improve the adhesion to the Ni layer.
  • the Ag alloy layer may act as a supply source of the element M in the intermediate region in the manufacturing process of the back electrode.
  • the Ag alloy layer is made of an alloy of Ag and an additive metal M selected from Sn, Sb, and Pd (Ag-M alloy).
  • an effect can be exerted in securing the adhesion with the Ni layer.
  • an intermediate region where the constituent elements of these metal layers coexist under specific conditions is observed at the boundary between the Ag alloy layer and the Ni layer.
  • This intermediate region is defined as Ni at the boundary between the Ni layer and the Ag alloy layer when elemental analysis in the depth direction from the Ag alloy layer to the Ni layer is performed on the back electrode by an X-ray photoelectron spectrometer (XPS).
  • XPS X-ray photoelectron spectrometer
  • XPS is an analyzer that measures the constituent elements and electronic state (binding energy) of a sample based on the energy of photoelectrons emitted when the sample to be measured is irradiated with X-rays.
  • XPS is an analyzer that can perform excellent qualitative analysis and quantitative analysis on a measurement site.
  • the composition / state in the depth direction of a sample is evaluated by analyzing spectral information obtained by alternately repeating etching (sputtering with argon ions) and measurement on the sample in the apparatus. be able to.
  • the spectra derived from all metals of Ni, Ag, and additive element M are measured, and based on them, the content (atomic%) of each metal in the intermediate region is measured. Can do.
  • the spectra of Ni, Ag, and additive element M have independent changes, but the additive element M shows a substantially chevron-shaped change with symmetry.
  • the maximum value indicated by the symmetrical peak-shaped curved spectrum of the additive element M is 5 atomic% or more.
  • the maximum amount of the additive element M in the intermediate region is less than 5 atomic%, even when an Ag alloy layer is applied instead of pure Ag, the adhesion to the Ni layer is insufficient, and peeling may occur. And the peeling prevention effect of Ag alloy layer becomes large because the maximum amount of the addition element M in an intermediate region increases from 5 atomic% or more.
  • the maximum amount of the additive element M is preferably 7 atomic% or more. Further, the upper limit of the maximum amount of the additive element M in the intermediate region is preferably 40 atomic% or less.
  • the thickness of the intermediate region is preferably 40 nm or more and 150 nm or less, and more preferably 70 nm or more and 150 nm or less.
  • the additive element M is a metal element selected from Sn, Sb, and Pd. According to the study by the present inventors, the effect of preventing peeling of the Ag alloy layer is exhibited by these additive elements. In the vicinity of the boundary between the Ag alloy layer and the Ni layer, adhesion is ensured when these additive elements are present and form an intermediate region together with Ag and Ni.
  • the intermediate region described above is formed between the Ni layer of the back electrode and the Ag alloy layer.
  • the Ag alloy layer is a metal layer having the same function as the Ag layer in the prior art, and prevents surface oxidation of the Ni layer.
  • This Ag alloy layer is made of an Ag alloy containing the above additive element M in a range of 1.5 atomic% to 4.5 atomic%.
  • the thickness of the Ag alloy layer is preferably 50 nm or more and 1000 nm or less. If the thickness is less than 50 nm, the anti-oxidation effect of the Ni layer becomes insufficient, and if it exceeds 1000 nm, the stress increases, which may be a new factor in peeling from the Ni layer.
  • the Ag alloy layer is formed on the surface of the Ni layer.
  • the technical significance of the Ni layer is to ensure the bondability with the solder when mounting the semiconductor substrate, as in the prior art.
  • the thickness is preferably 200 nm or more and 7000 nm or less.
  • the Ni layer is formed on the surface of the Ti layer.
  • the technical significance of the Ti layer is to improve adhesion to the substrate and establish electrical ohmic contact on the semiconductor substrate, as in the prior art.
  • the thickness of the Ti layer is preferably 20 nm or more and 1000 nm or less.
  • the back electrode having the electrode structure described above is formed on the back surface of the semiconductor substrate.
  • the semiconductor substrate is made of a semiconductor such as Si, SiC, or GaN. Further, a metal layer such as Al may be formed as a contact layer on the semiconductor substrate, and the back electrode (Ti layer / Ni layer / Ag alloy layer) of the present invention may be formed thereon.
  • the back electrode manufacturing method of the present invention is basically similar to the conventional back electrode manufacturing method. That is, in the present invention, a Ti layer and a Ni layer are sequentially formed on a semiconductor substrate, and an Ag alloy layer is further formed. However, since the back electrode of the present invention has an intermediate region between the Ni layer and the Ag alloy layer, a process for forming the intermediate electrode is required. Here, there are several methods for forming the intermediate region.
  • an electrode having a three-layer structure of Ti layer / Ni layer / Ag alloy layer is first manufactured, and then an additive element M is supplied from the Ag alloy layer to the interface with the Ni layer to form an intermediate region.
  • the method of doing is mentioned.
  • This method is useful when the additive element M is Sn or Sb. That is, a step of forming a Ti layer on the back surface of the semiconductor substrate, a step of forming a Ni layer on the Ti layer, and Sn or Sb is contained in the Ni layer by 2.0 atomic% or more and 9.0 atomic% or less.
  • the method includes a step of forming an Ag alloy layer made of an Ag alloy, and further includes a step of heating the substrate to 100 ° C. or more and 300 ° C. or less after forming the Ag alloy layer.
  • the method for forming the Ti layer, Ni layer, and Ag alloy layer on the substrate can be formed by a general thin film manufacturing technique such as a sputtering method, a vacuum evaporation method, a plating method, or a CVD method.
  • the film thickness can be controlled under known conditions in each process.
  • a preferred method for forming each metal layer is a sputtering method.
  • the additive element M is supplied to the Ni layer / Ag alloy layer interface by heating to 100 ° C. or more and 300 ° C. or less.
  • the reason why the heat treatment temperature is set to 100 ° C. or more and 300 ° C. or less is that when the temperature is less than 100 ° C., the additive element M is not sufficiently supplied to the intermediate region.
  • the processing time of this heat processing shall be 15 minutes or more and 120 minutes or less.
  • the heat treatment atmosphere may be in the air, a reducing atmosphere or a non-oxidizing atmosphere, or in a vacuum.
  • the manufacturing method of the back electrode in which the Ag alloy layer is formed on the Ni layer is useful when the additive element M is Sn or Sb.
  • Sn or Sb is an element that is relatively easy to move in the Ag alloy and can be appropriately supplied to the Ni layer / Ag alloy layer interface.
  • the Sn or Sb content of the Ag alloy layer formed by this method is 2.0 atomic% or more and 9.0 atomic% or less because the maximum content of the additive element M in the intermediate region (according to XPS). This is because the measured value is 5 atomic% or more.
  • the second method for manufacturing the back electrode is to form a Ti layer / Ni layer, form a metal layer of the additive element M thereon, form an Ag layer, and heat-treat this to heat-treat the additive element M.
  • This is a method of forming an intermediate region while diffusing and retracting a part of the additive element M from the metal layer to the Ag layer.
  • This method is useful when the additive element M is Pd. That is, performing a step of forming a Ti layer on the back surface of the semiconductor substrate and a step of forming a Ni layer on the Ti layer, forming a Pd thin film on the Ni layer, forming an Ag layer, and then It is a manufacturing method of the back electrode including the process of heating the said board
  • the intermediate region is formed by heating to 100 ° C. or more and 300 ° C. or less.
  • Pd diffuses from the Pd layer to the Ag layer, and an intermediate region is formed.
  • the Ag layer becomes an Ag alloy layer.
  • the reason for setting the heat treatment temperature to 100 ° C. or more and 300 ° C. or less is that if the temperature is less than 100 ° C., the diffusion of the additive element M does not occur sufficiently. This is because the influence becomes large.
  • the processing time of this heat processing shall be 15 minutes or more and 120 minutes or less.
  • the heat treatment atmosphere may be in the air, a reducing atmosphere or a non-oxidizing atmosphere, or in a vacuum.
  • the formation method of the Ti layer, the Ni layer, and the Ag layer is the same as the first method.
  • the Pd layer can also be formed by the same thin film manufacturing technique. In this method, the thickness of the Pd layer is preferably 5 nm or more and 50 nm or less.
  • the sputtering target for forming the Ag alloy layer by the sputtering method is made of an Ag alloy containing Sn or Sb in an amount of 2.0% by mass to 9.5% by mass or less, and the average grain size of the Ag alloy is as follows. It is preferable to apply a sputtering target having a particle size of 20 ⁇ m or more and 250 ⁇ m or less and a relative standard deviation (variation) of crystal grains of 20% or less with respect to the average particle size.
  • This sputtering target is required to have a suitable particle size range with respect to the average particle size of the constituting crystal grains, and in addition to this, there is little variation in the particle size of individual crystal grains.
  • the reason for setting these conditions is that if the average particle size is less than 20 ⁇ m, the manufacturing cost is increased, which is not realistic.
  • the thickness exceeds 300 ⁇ m, the unevenness of the sputtering surface increases with the consumption of the target during sputtering, and the micro arc discharge tends to increase. Further, when the relative standard deviation (variation) exceeds 20% of the average particle diameter, the film thickness distribution in the target surface tends not to be uniform.
  • Examples of the method for measuring the crystal grain size include the following methods.
  • a rectangular parallelepiped sample of about 10 mm is taken at an arbitrary portion from the target surface of each sample, etched to reveal a crystal grain boundary, and a photograph with a magnification of 60 to 120 times is taken with an optical microscope. The magnification of the photograph is selected so that the crystal grains can be easily counted.
  • one straight line is drawn at an arbitrary position in the vertical and horizontal directions, and the number of crystal grains cut along each straight line is counted.
  • a value obtained by dividing the vertical and horizontal dimensions of the photograph by the number of each crystal grain is defined as the average grain size.
  • the electrode structure of the back electrode of the semiconductor substrate according to the present invention described above is a multilayer structure of Ti layer / Ni layer / Ag alloy layer, and is observed by a predetermined method at the interface between the Ni layer and the Ag alloy layer. An intermediate region. According to the present invention, the Ag alloy layer does not easily peel from the Ni layer on the back electrode of the semiconductor substrate. This makes it possible to drive the apparatus stably while maintaining the original function of each metal layer.
  • an electrode having a multilayer structure of Ti layer / Ni layer / Ag—Sn alloy layer (Examples 1 and 2) and Ti layer / Ni layer / Ag—Sb alloy layer (Example 3) Were manufactured and the configuration was examined.
  • a silicon substrate size: 20 mm ⁇ 20 mm, thickness 625 ⁇ m
  • each metal layer was formed on the substrate by a sputtering method.
  • a commercially available Ti target and Ni target having a purity of 99.9% were used for the formation of the Ti layer and the Ni layer.
  • the film thicknesses of the Ti layer and Ni layer were 100 nm and 300 nm, respectively.
  • Ag alloy layer Ag-7.5 mass% Sn alloy (Example 1), Ag-9.5 mass% Sn alloy (Example 2), Ag-5.0 mass% Sb alloy (Example 3) Used the target.
  • the average particle size was 23.3 ⁇ m (Example 1), 164.6 ⁇ m (Example 2), and 30.5 ⁇ m (Example 3).
  • the relative standard deviation of crystal grains is 20% or less with respect to the average grain size.
  • 200 nm of Ag alloy layers were formed using this target.
  • XPS analysis was performed on the multilayered electrodes of each of the manufactured examples, and the configuration of the intermediate region was examined. XPS analysis was performed on the electrode of each example immediately after the formation of the Ag alloy layer, after the heat treatment, and after the PCT test.
  • the analysis data obtained under the above conditions was analyzed by the following procedure using the analysis software “Multipak” to create a profile of composition (atomic%).
  • a background is drawn for each element from the measurement data.
  • the selection energy range [eV] of each element is specified as the following range.
  • the specified range is -1.0 eV to +3.0 eV from the peak position.
  • the specified range is ⁇ 1.0 eV from the peak position.
  • the specified range is ⁇ 0.5 eV from the peak position.
  • the specified range is ⁇ 0.5 eV from the peak position.
  • the designated range is -2.5 eV to +3.0 eV from the peak position near 485 eV.
  • Sb (3d5) Specify a peak near 528 eV and a peak near 530 eV together.
  • the specified range is -2.5 eV to 530 eV peak position +3.5 eV from the peak position near 528 eV.
  • an analysis was performed on the central portion of the substrate (20 mm ⁇ 20 mm). Considering the measurement area at the time of analysis (500 ⁇ m ⁇ 500 ⁇ m) and the sputtering conditions at the time of analysis (2 kV, 2 mm ⁇ 2 mm), when specifying the configuration of the back electrode according to the present invention, one point for each 10 mm ⁇ 10 mm area An analysis is preferably performed. In the analysis of the present embodiment, it is predicted that the etching marks by sputtering reach about 5 mm ⁇ 5 mm, so it can be said that it is sufficient to analyze one point (center portion) per 10 mm ⁇ 10 mm region.
  • Example 1 the profiles (composition (atomic%) with respect to the sputtering cycle (depth)) when XPS analysis is performed are shown in FIG. 1 (Example 1) and FIG. 2 (Example 3).
  • Example 1 Ti layer / Ni layer / Ag—Sn alloy layer
  • Ni, Ag, Sn are formed at the interface between the Ni layer and the Ag alloy layer by heat treatment. It can be seen that a region containing each of the above elements and having a peak with a substantially mountain-shaped peak is formed. This region is an intermediate region, and the peak (maximum value) of the Sn content in this case is 12.7 atomic%.
  • Example 1 After forming an Ag alloy layer of an Ag-7.5 mass% Sn alloy (Ag-6.9 atomic% Sn alloy), heat treatment is performed to form an intermediate region. As a result of this heat treatment, it was confirmed that the Ag alloy layer was an Ag-4.0 atomic% Sn alloy and the composition changed.
  • the thickness of the intermediate region of Example 1 was measured from the XPS profile.
  • the thickness of the intermediate region was calculated from the width (number of cycles) of the region where all of Ni, Ag, and additive element M were detected, and the etching depth per cycle estimated for each metal.
  • the thickness of the intermediate region of Example 1 was 80 nm, and it was confirmed that it was within the preferred range (40 nm or more and 150 nm or less).
  • Example 3 Ti layer / Ni layer / Ag—Sb alloy layer.
  • the peak (maximum value) of the content of the additive element M (Sb) in the intermediate region in Example 3 is 12.4 atomic%.
  • an Ag alloy layer of an Ag-5.0 mass% Sb alloy (Ag-4.5 atomic% Sb alloy) was formed and then heat-treated to form an intermediate region.
  • the Ag alloy layer was changed to a composition of Ag-2.4 atomic% Sb.
  • the thickness of the intermediate region of Example 3 was calculated, it was confirmed to be 100 nm and within a preferable range (40 nm or more and 150 nm or less).
  • Example 2 Ti layer / Ni layer / Ag—Sn alloy layer
  • the composition and thickness of the intermediate region were also measured.
  • the peak (maximum value) of the content of the additive element M (Sn) in the intermediate region of Example 2 was 21.9 atomic%.
  • the thickness of the intermediate region was 80 nm.
  • the electrode according to each example was subjected to a PCT test (pressure cooker test: saturated pressurized steam test) as an accelerated heating test to evaluate the adhesion of the Ni layer / Ag alloy layer.
  • a PCT test pressure cooker test: saturated pressurized steam test
  • the substrate on which the electrode was formed was exposed to an atmosphere of a temperature of 120 ° C., a relative humidity (RH) of 100%, and 2 atm for 96 hours. And the presence or absence of peeling of an Ag alloy layer was examined about the electrode after exposure.
  • Table 1 shows the maximum content of the additive element M (Sn, Sb) in the intermediate region and the PCT test results (exfoliation presence / absence) for the back electrode of each example in this embodiment.
  • the back electrode in each example has an intermediate region containing an additive element M of 5 atomic% or more which is a specified amount. And it was confirmed by the PCT test that the back electrode in each Example has no peeling of the Ag alloy layer and has good adhesion with the Ni layer.
  • the peel strength of the Ag alloy layer was measured.
  • the peel strength was measured using a “Psycus NN type” test apparatus manufactured by Daipura Wintes Co., Ltd.
  • the surface layer is peeled by cutting at a low speed with a sharp cutting edge from the surface layer (Ag alloy layer) of the back electrode to the interface with the Ni alloy layer.
  • the horizontal force, vertical force, and vertical displacement applied to the cutting edge are measured to calculate the peel strength of the surface layer.
  • the following conditions were applied.
  • ⁇ Measurement mode Constant speed mode
  • Horizontal speed 40 nm / sec
  • Vertical speed 2nm / sec
  • Cutting edge Single crystal diamond (blade width 0.3 mm, squeeze 20 °, Nige 10 °)
  • the peel strength was measured for the PCT test of Example 2 (Ti layer / Ni layer / Ag—Sn alloy layer). For comparison, the same measurement was performed on the back electrode of the prior art, that is, the back electrode having a structure of Ti layer / Ni layer / Ag layer (after the PCT test). The results are shown in Table 2.
  • the back electrode in this embodiment has a high peel strength of the Ag alloy layer, and has a peel strength of 4 times or more that of the Ag layer of the conventional back electrode.
  • Second Embodiment In this embodiment, a back electrode (Ti layer / Ni layer / Ag—Pd alloy layer) to which Pd was applied as the additive element M was manufactured.
  • a Ti layer and a Ni layer were formed on the same substrate as in the first embodiment by sputtering.
  • the film thicknesses of the Ti layer and Ni layer were 100 nm and 300 nm, respectively.
  • a Pd thin film is formed on the surface of the Ni layer, and then an intermediate layer and an Ag alloy layer are formed by forming an Ag layer and performing heat treatment.
  • the Pd thin film and the subsequent Ag layer were formed by sputtering, and the Pd thin film was formed to 20 nm and the Ag layer was formed to 500 nm.
  • the PCT test and the XPS analysis were performed on the back electrode according to this embodiment as in the first embodiment.
  • the XPS analysis conditions were the same as in the first embodiment, but the analysis elements were specified as Ag (3d), Ni (2p), Ti (2p), Si (2p), C (1s), O (1s). ) And Pd (3d).
  • the selected energy range for background correction is specified together with a peak near Pd (3d): 335 eV and a peak near 340 eV.
  • the specified range was ⁇ 2.5 eV to +5.0 eV from the peak position near 335 eV.
  • FIG. 3 shows the result of XPS analysis for the back electrode of the second embodiment.
  • a high peak of Pd is observed near the interface with the Ni layer in the state after the formation of the Pd thin film and the formation of the Ag layer, but the Pd content is lowered by the heat treatment and becomes a gentle peak. Yes. Accordingly, Pd diffuses into the Ag layer, and an Ag alloy layer is formed. The peak of the Pd content in the intermediate region formed by this heat treatment was 16.5 atomic%.
  • the Ag alloy layer has a composition of Ag-2.3 atomic% Pd. And also in the back surface electrode of this 2nd Embodiment, it was confirmed that it is a favorable state without peeling of an Ag alloy layer after a PCT test.
  • the thickness of the intermediate region was calculated based on the profile of XPS analysis. As a result, the thickness of the intermediate region was calculated to be 80 nm, and it was confirmed that it was within the preferred range.
  • the back electrode Ti layer / Ni layer / Ag—Sn alloy layer having a different composition in the intermediate region (maximum content of the additive element M) while the additive element M is Sn Manufactured.
  • a Ti layer and a Ni layer were formed on a silicon substrate by a sputtering method.
  • the film thicknesses of the Ti layer and Ni layer were 100 nm and 300 nm, respectively.
  • a target of Ag-1.7 mass% Sn alloy (Comparative Example 1) was used to form an Ag-5.0 mass% Sn alloy (Example 4) and an Ag-Sn alloy layer.
  • the average particle diameter of the Ag alloy is in the range of 20 ⁇ m to 300 ⁇ m.
  • heat treatment was performed to form an intermediate region as in the first embodiment.
  • the heat treatment was performed at a temperature of 250 ° C. for 60 minutes in the air.
  • the electrode structure of the back electrode of the semiconductor substrate according to the present invention has a multilayer structure of Ti layer / Ni layer / Ag alloy layer, and exhibits excellent adhesion between the Ni layer and the Ag alloy layer. According to the present invention, it is possible to drive the apparatus stably while maintaining the function of each metal layer constituting the back electrode.
  • the present invention is expected to be applied to semiconductor devices such as power power modules such as MOSFETs and IGBTs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Optics & Photonics (AREA)

Abstract

本発明は、半導体基板の裏面側に形成されるＴｉ層／Ｎｉ層／Ａｇ合金層の順序で各金属層が積層した多層構造を有する裏面電極の電極構造に関する。前記Ａｇ合金層は、Ａｇと、Ｓｎ、Ｓｂ、Ｐｄのいずれかより選択される添加金属Ｍとの合金からなり、前記裏面電極を、Ｘ線光電子分光分析装置により前記Ａｇ合金層から前記Ｎｉ層まで深さ方向に元素分析したとき、Ｎｉ層とＡｇ合金層との境界に、Ｎｉ、Ａｇ、添加元素Ｍの全ての金属由来のスペクトルが検出可能となる中間領域が観察可能な状態になっており、更に、Ｎｉ、Ａｇ、添加元素Ｍの全ての金属由来のスペクトルに基づき、前記中間領域における各金属の含有量を換算したとき、添加元素Ｍの含有量の最大値が５原子％以上である、裏面電極の電極構造である。

Description

半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット
　本発明は、パワーモジュール等の半導体装置の半導体基板の裏面に形成される裏面電極の電極構造に関する。特に、半導体基板裏面に形成され、Ｔｉ層／Ｎｉ層／Ａｇ合金層の多層構造を有する裏面電極であって、Ｎｉ層とＡｇ合金層との接合性や剥離強度に優れたものに関する。
　ＭＯＳＦＥＴやＩＧＢＴ等のパワーモジュールと称される半導体装置においては、ＳｉやＳｉＣ等の半導体基板の表面及び裏面の双方に電極を設置し、上下方向の導通を確保している。この半導体基板裏面に設置される裏面電極として、複数の金属層を積層させた多層構造のものが適用されるのが一般的である。
　裏面電極の具体的な構成としては、半導体基板上に、基板との密着性を確保すると共に電気的オーミック接合のためのＴｉ層が形成され、その上に、半導体基板の実装の際、基板とはんだとの接合性を確保するためのＮｉ層が形成される。更に、前記Ｎｉ層の接合性改善のため、Ｎｉ層の表面酸化防止の観点から、Ａｇ層が形成されることとなる。このようなＴｉ層／Ｎｉ層／Ａｇ層の多層構造の裏面電極を適用した半導体装置の例としては、例えば、特許文献１記載のものが挙げられる。尚、裏面電極の電極構造としては、上記の３層構造が基本であるが、半導体基板を構成するＳｉに対して電子障壁が低いＡｌ等の金属からなるコンタクト層がＴｉ層の下地層として、追加的に形成されることがある。
特開２００３－３４７４８７号公報
　上記のような多層構造の裏面電極を備える半導体基板が実装されたパワーモジュール等においては、小型化が進む一方で高出力化も進んでいる。この傾向により、搭載された半導体装置の温度は上昇することになり、その耐久性が懸念されるところである。こうした半導体装置の温度上昇に対しては、基板に実装されるヒートシンクの放熱性向上等の対策が検討されているが、電極構造の改善も有効であると考えられる。
　電極構造の改善の方向性としては、特に、上記した多層構造の裏面電極に関し、Ｎｉ層とＡｇ層との密着性の向上が課題となっている。本発明者等の検討では、モジュールの使用過程でＮｉ層とＡｇ層との間で剥離が生じ、故障の原因となることがある。このような剥離による電極破壊は、これまでも問題になり得る現象であったが、今後の高出力化された半導体装置においては、一層深刻な問題となると考えられる。
　本発明は、以上のような背景のもとになされたものであり、半導体基板の裏面電極の電極構造に関し、Ｎｉ層近傍で生じる剥離による電極破壊が生じ難いものを提供する。そして、そのような電極構造の製造方法に関しても明らかにする。
　上記課題を解決する本願発明は、半導体基板の裏面側に形成され、前記半導体基板からＴｉ層／Ｎｉ層／Ａｇ合金層の順序で各金属層が積層した多層構造を有する裏面電極の電極構造であって、前記Ａｇ合金層は、Ａｇと、Ｓｎ、Ｓｂ、Ｐｄのいずれかより選択される添加金属Ｍとの合金からなり、前記裏面電極を、Ｘ線光電子分光分析装置により前記Ａｇ合金層から前記Ｎｉ層まで深さ方向に元素分析したとき、Ｎｉ層とＡｇ合金層との境界に、Ｎｉ、Ａｇ、添加元素Ｍの全ての金属由来のスペクトルが検出可能となる中間領域が観察可能な状態になっており、更に、Ｎｉ、Ａｇ、添加元素Ｍの全ての金属由来のスペクトルに基づき、前記中間領域における各金属の含有量（原子％）を換算したとき、添加元素Ｍの含有量の最大値が５原子％以上である、裏面電極の電極構造である。
　本発明者等によると、ＮｉとＡｇとの組み合わせは、密着性の観点からすると、本来、好ましい金属の組み合わせではない。通常、多くの金属は、スパッタリング法、真空蒸着法、めっき法、ＣＶＤ法等の薄膜製造技術により積層させたとき、ある程度の密着性を有する。但し、すべての組み合わせがそうであるとは限らず、密着性に乏しい金属の組み合わせも存在する。ＮｉとＡｇとの組み合わせにおいても、上記した方法で裏面電極を製造した直後においては欠陥や剥離が容易に生じることはない。しかし、本来は密着性の高い組み合わせではないので、高温雰囲気においては剥離が生じ易くなる。
　本発明に係る裏面電極の電極構造は、Ｎｉ層の上に形成される金属層の材料を、Ａｇ（純Ａｇ）から所定の添加元素Ｍを含むＡｇ合金に変更すると共に、Ｎｉ層とＡｇ合金層との間の界面状態が適切となっている。裏面電極に対して、このような材質変更と構造変更を施した結果、剥離が生じ難い多層構造を有する裏面電極が得られる。以下、本発明に係る裏面電極について、より具体的に説明する。
　本発明の電極構造は、複数の金属層からなり、半導体基板の裏面電極に採用される。それらの金属層は、半導体基板からＴｉ層／Ｎｉ層／Ａｇ合金層の順序で積層する。この積層の順序、及び、Ｔｉ層及びＮｉ層の技術的意義は、基本的に従来技術と同様である。
　また、Ａｇ合金層の技術的意義も、従来の裏面電極と同様である。本発明において、Ａｇ（純Ａｇ）からＡｇ合金に変えたのは後述する中間領域を意図的に形成させて、Ｎｉ層に対する密着性を向上させるためである。また、Ａｇ合金層は、裏面電極の製造工程において、中間領域における元素Ｍの供給源として作用することもある。
　Ａｇ合金層は、Ａｇと、Ｓｎ、Ｓｂ、Ｐｄのいずれかより選択される添加金属Ｍとの合金（Ａｇ－Ｍ合金）からなる。これらの３種の金属種が適用されるのは、本発明者による具体的な検討から、Ｎｉ層との密着性を確保する上で効果を発揮し得るからである。
　そして、本発明に係る電極構造では、Ａｇ合金層とＮｉ層との境界において、それら金属層の構成元素が特定条件で共存する中間領域が観察される。この中間領域とは、Ｘ線光電子分光分析装置（ＸＰＳ）により、裏面電極をＡｇ合金層からＮｉ層まで深さ方向の元素分析をしたときに、Ｎｉ層とＡｇ合金層との境界において、Ｎｉ、Ａｇ、添加元素Ｍに由来するスペクトルの全てが同時に検出される領域である。
　ＸＰＳは、測定対象である試料に対してＸ線照射したときに放出される光電子のエネルギーに基づき、試料の構成元素と電子状態（結合エネルギー）を測定する分析装置である。そして、ＸＰＳは、測定部位に対して優れた定性分析及び定量分析を行うことができる分析装置である。また、ＸＰＳでは、装置内で試料に対して、エッチング（アルゴンイオン等によるスパッタリング）と測定を交互に繰り返し得られたスペクトル情報を分析することで、試料の深さ方向の組成・状態を評価することができる。
　本発明においても、ＸＰＳを適用することで、Ｎｉ、Ａｇ、添加元素Ｍの全ての金属由来のスペクトルを測定して、それらに基づき中間領域における各金属の含有量（原子％）を測定することができる。本発明における中間領域においては、Ｎｉ、Ａｇ、添加元素Ｍのスペクトルは、それぞれ独立した変化を有するが、添加元素Ｍに関しては対称性のある略山形曲線状の変化を示す。
　そして、本発明に係る裏面電極では、前記した添加元素Ｍの対称性のある略山形曲線状のスペクトルのピークが示す最大値が５原子％以上であることを要する。中間領域における添加元素Ｍの最大量が５原子％未満では、純Ａｇに替えてＡｇ合金層を適用してもＮｉ層に対する密着性が不足し、剥離の可能性が生じる。そして、中間領域における添加元素Ｍの最大量が５原子％以上から増大することで、Ａｇ合金層の剥離防止効果が大きくなる。この添加元素Ｍの最大量は、７原子％以上となっているものが好ましい。また、中間領域における添加元素Ｍの最大量の上限としては、４０原子％以下とするのが好ましい。中間領域における添加元素Ｍの含有量が過剰になっても、Ａｇ合金層とＮｉ層に対する密着性は低下する可能性がある。尚、この中間領域の厚さは、４０ｎｍ以上１５０ｎｍ以下が好ましく、７０ｎｍ以上１５０ｎｍ以下であるものがより好ましい。
　そして、添加元素Ｍは、Ｓｎ、Ｓｂ、Ｐｄのいずれかより選択される金属元素である。本発明者等の検討によれば、Ａｇ合金層の剥離防止の効果は、これらの添加元素よって発揮されている。Ａｇ合金層とＮｉ層との境界付近において、これらの添加元素が存在してＡｇ、Ｎｉと共に中間領域を形成している場合において密着性が確保される。
　以上説明した中間領域は、裏面電極のＮｉ層とＡｇ合金層との間に形成される。ここで、Ａｇ合金層は、従来技術におけるＡｇ層と同じ機能を有する金属層であり、Ｎｉ層の表面酸化を防止する。このＡｇ合金層は、上記の添加元素Ｍを１．５原子％以上４．５原子％以下含むＡｇ合金からなる。また、Ａｇ合金層の厚さは、５０ｎｍ以上１０００ｎｍ以下であるものが好ましい。５０ｎｍ未満ではＮｉ層の酸化防止効果が不十分となり、１０００ｎｍを超えると応力が大きくなり、Ｎｉ層からの剥離の新たな要因となる可能性がある。
　Ａｇ合金層は、Ｎｉ層の表面上に形成される。Ｎｉ層の技術的意義は従来技術と同様、半導体基板実装の際のはんだとの接合性を確保するためである。その厚さは、２００ｎｍ以上７０００ｎｍ以下とするのは好ましい。
　そして、Ｎｉ層は、Ｔｉ層の表面上に形成される。Ｔｉ層の技術的意義は従来技術と同様、半導体基板上に基板との密着性改善と電気的オーミック接合を確立するためである。Ｔｉ層の厚さは、２０ｎｍ以上１０００ｎｍ以下とするのが好ましい。
　以上説明した電極構造を有する裏面電極は、半導体基板の裏面に形成される。半導体基板は、Ｓｉ、ＳｉＣ、ＧａＮ等の半導体で構成される。また、半導体基板上に、Ａｌ等の金属層をコンタクト層として形成して、そこに本発明の裏面電極（Ｔｉ層／Ｎｉ層／Ａｇ合金層）を形成しても良い。
　次に、本発明に係る裏面電極の電極構造の製造方法について説明する。本発明の裏面電極の製造方法は、基本的に、従来の裏面電極の製造方法に類似している。即ち、本発明では、半導体基板にＴｉ層、Ｎｉ層を順次形成し、更に、Ａｇ合金層を形成する。但し、本発明の裏面電極は、Ｎｉ層とＡｇ合金層との間に中間領域を有するため、その形成のための工程が必要となる。ここで、中間領域の形成工程については、いくつかの方法がある。
　第１の方法としては、まずＴｉ層／Ｎｉ層／Ａｇ合金層の３層構造の電極を製造し、その後、Ａｇ合金層から添加元素ＭをＮｉ層との界面に供給して中間領域を形成する方法が挙げられる。この方法は、添加元素ＭがＳｎ又はＳｂである場合に有用である。即ち、半導体基板の裏面にＴｉ層を形成する工程と、前記Ｔｉ層上にＮｉ層を形成する工程、前記Ｎｉ層上に、Ｓｎ又はＳｂを２．０原子％以上９．０原子％以下含むＡｇ合金からなるＡｇ合金層を形成する工程を含み、更に、前記Ａｇ合金層を形成した後、前記基板を１００℃以上３００℃以下に加熱する工程を含む方法である。
　基板上に、Ｔｉ層、Ｎｉ層、Ａｇ合金層を形成する方法については、スパッタリング法、真空蒸着法、めっき法、ＣＶＤ法等の一般的な薄膜製造技術により形成できる。その膜厚は、各プロセスにおける公知の条件で制御することができる。各金属層の好ましい形成方法はスパッタリング法である。
　この裏面電極の製造方法では、Ｎｉ層上にＡｇ合金層を形成した後、１００℃以上３００℃以下に加熱することで、添加元素ＭをＮｉ層／Ａｇ合金層界面に供給する。熱処理温度を１００℃以上３００℃以下とするのは、１００℃未満では添加元素Ｍが十分に中間領域へ供給されないからである。一方、３００℃を超えると膜内部構造に変化が生じ膜表面粗さへの影響が大きくなるからである。尚、この熱処理の処理時間は、１５分以上１２０分以下とするのが好ましい。熱処理雰囲気は、大気中でも良く、還元性雰囲気又は非酸化性雰囲気でも良く、真空中でも良い。
　このようにＮｉ層上にＡｇ合金層を形成する裏面電極の製造方法は、添加元素ＭがＳｎ又はＳｂである場合に有用である。Ｓｎ又はＳｂがＡｇ合金中で比較的移動し易い元素であるので、Ｎｉ層／Ａｇ合金層界面に適切に供給できるからである。尚、この方法で形成するＡｇ合金層のＳｎ又はＳｂの含有量を２．０原子％以上９．０原子％以下とするのは、中間領域における添加元素Ｍの含有量の最大値（ＸＰＳによる測定値）を５原子％以上にするためである。
　裏面電極を製造するための第２の方法は、Ｔｉ層／Ｎｉ層を形成し、そこに添加元素Ｍの金属層を形成した後、Ａｇ層を形成し、これを熱処理して添加元素Ｍの金属層から添加元素Ｍの一部をＡｇ層に拡散・退避させつつ中間領域を形成する方法である。この方法は、添加元素ＭがＰｄである場合に有用である。即ち、半導体基板の裏面にＴｉ層を形成する工程と、前記Ｔｉ層上にＮｉ層を形成する工程とを行い、前記Ｎｉ層上にＰｄ薄膜を形成した後、Ａｇ層を形成し、その後、前記基板を１００℃以上３００℃以下に加熱する工程をする工程を含む裏面電極の製造方法である。
　この裏面電極の製造方法においては、Ｎｉ層上にＰｄ層及びＡｇ層を形成した後、１００℃以上３００℃以下に加熱することで、中間領域を形成する。この熱処理では、Ｐｄ層からＰｄがＡｇ層に拡散し、中間領域が形成される同時に、Ａｇ層がＡｇ合金層となる。熱処理温度を１００℃以上３００℃以下とするのは、１００℃未満では添加元素Ｍの拡散が十分に生じないからである、３００℃を超えると膜内部構造に変化が生じ膜表面粗さへの影響が大きくなるからである。尚、この熱処理の処理時間は、１５分以上１２０分以下とするのが好ましい。熱処理雰囲気は、大気中でも良く、還元性雰囲気又は非酸化性雰囲気でも良く、真空中でも良い。
　Ｔｉ層、Ｎｉ層、および、Ａｇ層の形成方法については、上記第１の方法と同様である。また、Ｐｄ層についても同様の薄膜製造技術により形成できる。この方法においては、Ｐｄ層の厚さは、５ｎｍ以上５０ｎｍ以下とするのが好ましい。
　以上で説明した裏面電極の製造方法において、Ａｇ合金層の形成が要求される第１の方法では、Ａｇ合金層の形成に際してスパッタリング法の適用が好ましい。ここで、スパッタリング法にてＡｇ合金層を形成するためのスパッタリングターゲットとしては、Ｓｎ又はＳｂを２．０質量％上９．５質量％以下含むＡｇ合金からなり、前記Ａｇ合金の結晶粒の平均粒径が２０μｍ以上２５０μｍ以下であり、かつ、結晶粒の相対標準偏差（ばらつき）が、平均粒径に対して２０％以下であるスパッタリングターゲットの適用が好ましい。
　このスパッタリングターゲットは、構成する結晶粒の平均粒径について好適な粒径範囲が設定され、これに加えて個々の結晶粒の粒径についてばらつきが少ないことが要求される。これらの条件を設定する理由は、平均粒径が２０μｍ未満では製造コスト増を招き現実的でない。一方、３００μｍを超えると、スパッタ時にターゲットの消耗に伴ってスパッタ表面の凹凸が大きくなり、マイクロアーク放電が増加する傾向がある。また、相対標準偏差（ばらつき）が平均粒径の２０％を超えるとターゲット面内における膜厚分布が均一にならない傾向がある。
　結晶粒径の測定方法としては、例えば、次のような方法がある。各試料のターゲット面より任意の部分で１０ｍｍ程度の直方体サンプルを採取し、エッチングをして結晶粒界を現出させ、光学顕微鏡で倍率６０倍以上１２０倍以下の写真を撮影する。写真の倍率は結晶粒を計数し易い倍率を選択する。各写真において、縦横垂直な方向に任意の位置で直線を１本ずつ引き、それぞれの直線で切断された結晶粒の数を数える。写真の縦横寸法を各結晶粒の数で割った数値を平均粒径とする。
　以上説明した、本発明に係る半導体基板の裏面電極の電極構造は、Ｔｉ層／Ｎｉ層／Ａｇ合金層の多層構造としつつ、Ｎｉ層とＡｇ合金層との界面において、所定の方法で観察される中間領域を備える。本発明によれば、半導体基板の裏面電極についてＮｉ層からのＡｇ合金層の剥離が生じがたくなる。これにより各金属層の本来の機能を維持しつつ、安定した装置駆動が可能となる。
第１実施形態の実施例１（Ｔｉ層／Ｎｉ層／Ａｇ－Ｓｎ合金層）の裏面電極についてのＸＰＳ分析の結果を示す図。 第１実施形態の実施例３（Ｔｉ層／Ｎｉ層／Ａｇ－Ｓｂ合金層）の裏面電極についてのＸＰＳ分析の結果を示す図。 第２実施形態（Ｔｉ層／Ｎｉ層／Ａｇ－Ｐｄ合金層）の裏面電極についてのＸＰＳ分析の結果を示す図。
　以下、本発明の実施形態について、以下に記載する実施例に基づいて説明する。
第１実施形態：本実施形態では、Ｔｉ層／Ｎｉ層／Ａｇ－Ｓｎ合金層（実施例１、２）、Ｔｉ層／Ｎｉ層／Ａｇ－Ｓｂ合金層（実施例３）の多層構造の電極を製造し、その構成を検討した。いずれの実施例においても、多層構造の電極の製造は、基板としてシリコン基板（寸法：２０ｍｍ×２０ｍｍ、厚さ６２５μｍ）を用い、基板上にスパッタリング法にて各金属層を形成した。Ｔｉ層及びＮｉ層の形成には、市販の純度９９．９％のＴｉターゲット、Ｎｉターゲットを用いた。Ｔｉ層、Ｎｉ層の膜厚は、それぞれ１００ｎｍ、３００ｎｍとした。
　Ａｇ合金層については、Ａｇ－７．５質量％Ｓｎ合金（実施例１）、Ａｇ－９．５質量％Ｓｎ合金（実施例２）、Ａｇ－５．０質量％Ｓｂ合金（実施例３）のターゲットを使用した。これらのターゲットについては、平均粒径が２３．３μｍ（実施例１）、１６４．６μｍ（実施例２）、３０．５μｍ（実施例３）であった。また、いずれのターゲットにおいても、結晶粒の相対標準偏差が平均粒径に対して２０％以下に有ることが確認されている。そして、このターゲットを用いて、Ａｇ合金層を２００ｎｍ形成した。
　Ｔｉ層／Ｎｉ層／Ａｇ合金層を形成後、熱処理を行って中間領域を形成した。熱処理条件は、温度２５０℃として大気中で６０分間加熱した。この熱処理により、中間領域を有するＴｉ層／Ｎｉ層／Ａｇ合金層の３層構造の電極を製造した。
　そして、製造した各実施例の多層構造の電極についてＸＰＳ分析を行い、中間領域の構成を検討した。ＸＰＳ分析は、各実施例の電極について、Ａｇ合金層成膜直後、熱処理後、ＰＣＴ試験後の各段階において行った。
　ＸＰＳ分析は、分析装置としてＰＨＩ Ｑｕａｎｔｅｒａ ＳＸＭ（アルバック・ファイ株式会社製）を使用し、分析条件を以下のとおりとした。
・測定領域：５００μｍ×５００μｍ
・ビーム径：φ１００μｍ
・測定モード：「１００μ２０Ｗ１５ｋＶ」選択
「パルスエネルギー選択」として「Ｈｉｇｈ４」選択
・測定時間：各指定元素の選択軌道数×４サイクル分とする。
・元素指定：Ａｇ（３ｄ）、Ｎｉ（２ｐ）、Ｔｉ（２ｐ）、Ｓｉ（２ｐ）、Ｃ（１ｓ）、Ｏ（１ｓ）、Ｓｎ（３ｄ５）、Ｓｂ（３ｄ５）
・スパッタリングの条件：サイクル数１４０
　　スパッタレート：２ｋＶ　２ｍｍ×２ｍｍ
　　スパッタ時間：６０ｓ／サイクル
　上記条件にて得られた分析データは、解析ソフトウェア「Ｍｕｌｔｉｐａｋ」により、以下の手順で解析して組成（原子％）のプロファイルを作成した。
（１）測定データから、各元素毎にバックグラウンドを引く。
　このとき、各元素の選択エネルギー範囲［ｅＶ］を以下の範囲に指定する。
・Ａｇ（３ｄ）：（ｉ）３６８ｅＶ付近、（ｉｉ）３７４ｅＶ付近の２つピークが存在するが、これらをまとめて指定する。指定範囲は、（ｉ）のピーク位置より－２ｅＶ～（ｉｉ）のピーク位置より＋３ｅＶとする。
・Ｎｉ（２ｐ）：８５２ｅＶ付近のピークのみ指定する。指定範囲は、ピーク位置より－２．０ｅＶ～＋２．５ｅＶとする。
・Ｔｉ（２ｐ）：４５４ｅＶ付近のピークのみ指定する。指定範囲は、ピーク位置より－１．０ｅＶ～＋３．０ｅＶとする。
・Ｓｉ（２ｐ）：９９ｅＶ付近のピークのみ指定する。指定範囲は、ピーク位置より±１．０ｅＶとする。
・Ｃ（１ｓ）：２８５ｅＶ付近のピークのみ指定する。指定範囲は、ピーク位置より±０．５ｅＶとする。
・Ｏ（１ｓ）：５３０ｅＶ付近のピークのみ指定する。指定範囲は、ピーク位置より±０．５ｅＶとする。
・Ｓｎ（３ｄ５）：４８５ｅＶ付近のピークと４８７ｅＶ付近のピークを合わせて一緒に指定する。指定範囲は、４８５ｅＶ付近のピーク位置より－２．５ｅＶ～４８７ｅＶ付近のピーク位置より＋３．０ｅＶとする。
・Ｓｂ（３ｄ５）：５２８ｅＶ付近のピークと５３０ｅＶ付近のピークを合わせて一緒に指定する。指定範囲は、５２８ｅＶ付近のピーク位置より－２．５ｅＶ～５３０ｅＶ付近のピーク位置＋３．５ｅＶとする。
（２）各元素に対するバックグランドの範囲を指定後、測定データに反映させて補正する。
（３）補正後の測定データから原子％を算出する。
（４）計算データを抽出して、スパッタリング深さに応じた組成のプロファイルを作成する。
　本実施形態では、基板（２０ｍｍ×２０ｍｍ）の中心部分について分析を行った。上記した分析時の測定領域（５００μｍ×５００μｍ）や分析時のスパッタ条件（２ｋＶ　２ｍｍ×２ｍｍ）を考慮すると、本発明に係る裏面電極の構成特定に際しては、１０ｍｍ×１０ｍｍの領域毎に１点の分析を行うのが好ましい。本実施形態の分析の際には、スパッタリングによるエッチング痕が５ｍｍ×５ｍｍ程度にまで及ぶと予測されるので、１０ｍｍ×１０ｍｍの領域につき１点（中心部分）の分析を行えば足りるといえる。
　尚、実際の半導体装置においても、本実施形態で使用した基板と同じか、それ以下の寸法の基板の適用例が多くなっている。よって、上記条件による場合、ダイシング加工される前の半導体装置用基板について、任意の１点で分析を行うことが好ましいと予測される。
　以上述べた分析条件に基づき、ＸＰＳ分析を行ったときのプロファイル（スパッタサイクル（深さ）に対する組成（原子％））を図１（実施例１）、図２（実施例３）に示す。図１の実施例１（Ｔｉ層／Ｎｉ層／Ａｇ－Ｓｎ合金層）の構造についてみると、Ａｇ合金を成膜後、熱処理によってＮｉ層とＡｇ合金層との界面に、Ｎｉ、Ａｇ、Ｓｎの各元素を含み、かつ、Ｓｎの含有量が略山形状のピークを有する領域が形成されることがわかる。この領域が中間領域であって、この場合のＳｎ含有量のピーク（最大値）は、１２．７原子％となっている。この実施例１の電極では、Ａｇ－７．５質量％Ｓｎ合金（Ａｇ－６．９原子％Ｓｎ合金）のＡｇ合金層を形成後、熱処理して中間領域が形成される。この熱処理の結果、Ａｇ合金層は、Ａｇ－４．０原子％Ｓｎ合金となっており、組成が変化することが確認された。
　そして、ＸＰＳプロファイルから、実施例１の中間領域の厚さを測定した。中間領域の厚さは、Ｎｉ、Ａｇ、添加元素Ｍの全てが検出される領域の幅（サイクル数）と、各金属について推定されるサイクル当たりのエッチング深さとから算出した。その結果、実施例１の中間領域の厚さは８０ｎｍであり、好適範囲内（４０ｎｍ以上１５０ｎｍ以下）にあることが確認された。
　また、図２で示すように、実施例１と同様の結果が、実施例３（Ｔｉ層／Ｎｉ層／Ａｇ－Ｓｂ合金層）でも観察された。実施例３における中間領域の添加元素Ｍ（Ｓｂ）の含有量のピーク（最大値）は、１２．４原子％となっている。また、実施例３では、Ａｇ－５．０質量％Ｓｂ合金（Ａｇ－４．５原子％Ｓｂ合金）のＡｇ合金層を形成後、熱処理して中間領域を形成した。この熱処理の結果、Ａｇ合金層は、Ａｇ－２．４原子％Ｓｂの組成に変化していた。更に、実施例３の中間領域の厚さを算出したところ、１００ｎｍであり好適範囲内（４０ｎｍ以上１５０ｎｍ以下）にあることが確認された。
　尚、実施例２（Ｔｉ層／Ｎｉ層／Ａｇ－Ｓｎ合金層）についても、中間領域の組成、厚さを測定した。実施例２の中間領域の添加元素Ｍ（Ｓｎ）の含有量のピーク（最大値）は、２１．９原子％であった。中間領域の厚さは８０ｎｍであった。
　次に、各実施例に係る電極について、加速加熱試験であるＰＣＴ試験（プレッシャークッカー試験：飽和加圧蒸気試験）を行い、Ｎｉ層／Ａｇ合金層の密着性を評価した。ＰＣＴ試験では、電極を形成した基板を温度１２０℃、相対湿度（ＲＨ）１００％、２ａｔｍの雰囲気中に９６時間暴露した。そして、暴露後の電極について、Ａｇ合金層の剥離の有無を検討した。
　本実施形態における各実施例の裏面電極について、中間領域における添加元素Ｍ（Ｓｎ、Ｓｂ）の含有量の最大値、ＰＣＴ試験の結果（剥離有無）を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１から分かるように、各実施例における裏面電極は、規定量である５原子％以上の添加元素Ｍを含む中間領域を有する。そして、各実施例における裏面電極は、ＰＣＴ試験によってもＡｇ合金層の剥離が無く、Ｎｉ層と良好な密着性を有することが確認された。
　更に、Ａｇ合金層のＮｉ層に対する密着性を確認するため、Ａｇ合金層の剥離強度を測定した。剥離強度の測定は、ダイプラ・ウィンテス株式会社製「サイカスＮＮ型」試験装置を用いた。この測定では、裏面電極の表面層（Ａｇ合金層）から、Ｎｉ合金層との界面にかけて、鋭利な切刃で低速で切削を行って表面層を剥離する。この過程で切刃にかかる水平力と垂直力、垂直変位を測定して表面層の剥離強度を算出する。本実施形態では、以下の条件を適用した。
・測定モード：定速度モード
・水平速度：４０ｎｍ／ｓｅｃ
・垂直速度：２ｎｍ／ｓｅｃ
・切刃：単結晶ダイヤモンド（刃幅０．３ｍｍ、スクイ２０°、ニゲ１０°）
　この剥離強度の測定は、実施例２（Ｔｉ層／Ｎｉ層／Ａｇ－Ｓｎ合金層）のＰＣＴ試験後のものについて行った。また、比較のため、従来技術の裏面電極、即ち、Ｔｉ層／Ｎｉ層／Ａｇ層の構成を有する裏面電極（ＰＣＴ試験後）についても同じ測定を行った。この結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２から明らかなように、本実施形態における裏面電極はＡｇ合金層の剥離強度が高く、従来の裏面電極のＡｇ層の４倍以上の剥離強度を有する。
第２実施形態：本実施形態では、添加元素ＭとしてＰｄを適用した裏面電極（Ｔｉ層／Ｎｉ層／Ａｇ－Ｐｄ合金層）を製造した。この多層構造の電極の製造では、まず、第１実施形態と同じ基板にスパッタリング法にてＴｉ層及びＮｉ層を形成した。Ｔｉ層、Ｎｉ層の膜厚は、それぞれ１００ｎｍ、３００ｎｍとした。
　そして、本実施形態では、Ｎｉ層の表面にＰｄ薄膜を形成し、その後、Ａｇ層を形成して熱処理することで、中間領域及びＡｇ合金層を形成した。Ｐｄ薄膜とその後のＡｇ層の形成は、スパッタリング法により行い、Ｐｄ薄膜を２０ｎｍ、Ａｇ層を５００ｎｍ形成した。
　Ｔｉ層／Ｎｉ層／Ｐｄ薄膜／Ａｇ層を形成後、熱処理を行って中間領域を形成し裏面電極とした。熱処理条件は、温度２５０℃として大気中で６０分間加熱した。この熱処理により、中間領域を有するＴｉ層／Ｎｉ層／Ａｇ合金層の３層構造の電極を製造した。
　本実施形態に係る裏面電極についても、第１実施形態と同様、ＰＣＴ試験とＸＰＳ分析を行った。ＸＰＳ分析の条件は、第１実施形態と同様としたが、分析元素の指定は、Ａｇ（３ｄ）、Ｎｉ（２ｐ）、Ｔｉ（２ｐ）、Ｓｉ（２ｐ）、Ｃ（１ｓ）、Ｏ（１ｓ）に加えてＰｄ（３ｄ）とした。また、測定データの解析において、バックグラウンド補正のための選択エネルギー範囲は、Ｐｄ（３ｄ）：３３５ｅＶ付近のピークと３４０ｅＶ付近のピークを合わせて一緒に指定する。指定範囲は、３３５ｅＶ付近のピーク位置より－２．５ｅＶ～３４０ｅＶ付近のピーク位置より＋５．０ｅＶとした。
　第２実施形態の裏面電極についてのＸＰＳ分析の結果を図３に示す。この実施形態に係る電極の場合、Ｐｄ薄膜形成からＡｇ層形成後の状態においてＮｉ層との界面付近でＰｄの高いピークが見られるが、熱処理によってＰｄ含有量が低下し緩やかなピークになっている。その分、Ａｇ層へのＰｄの拡散が生じ、Ａｇ合金層が形成されている。この熱処理によって形成された中間領域のＰｄ含有量のピークは、１６．５原子％であった。Ａｇ合金層は、Ａｇ－２．３原子％Ｐｄの組成となっている。そして、この第２実施形態の裏面電極においても、ＰＣＴ試験後Ａｇ合金層の剥離の無い良好な状態であることが確認された。
　本実施形態でもＸＰＳ分析のプロファイルに基づき、中間領域の厚さを算出した。その結果、中間領域のは厚さ８０ｎｍと算出され、好適範囲内にあることが確認された。
第３実施形態：本実施形態では、添加元素ＭをＳｎとしつつ、中間領域の組成（添加元素Ｍの含有量の最大値）の異なる裏面電極（Ｔｉ層／Ｎｉ層／Ａｇ－Ｓｎ合金層）を製造した。まず、第１実施形態と同様に、シリコン基板にＴｉ層及びＮｉ層をスパッタリング法で形成した。Ｔｉ層、Ｎｉ層の膜厚は、それぞれ１００ｎｍ、３００ｎｍとした。
　本実施形態では、Ａｇ－５．０質量％Ｓｎ合金（実施例４）、Ａｇ－Ｓｎ合金層形成のため、Ａｇ－１．７質量％Ｓｎ合金（比較例１）のターゲットを使用した。これらのターゲットについては、Ａｇ合金の平均粒径がいずれも２０μｍ以上３００μｍ以下の範囲内であることが確認されている。
　Ｔｉ層／Ｎｉ層／Ａｇ－Ｓｎ合金層を形成後、第１実施形態と同様、熱処理を行って中間領域を形成した。熱処理条件は、温度２５０℃として大気中で６０分間加熱した。
　そして、各実施例、比較例の電極について、ＸＰＳ分析を行い、中間領域における最大Ｓｎ含有量及び中間領域の厚さを測定した。また、第１実施形態と同様、ＰＣＴ試験を行い、Ｎｉ層／Ａｇ合金層の密着性を評価した。その結果を表３に示す。尚、表３には、第１実施形態の実施例１、２の結果も併せて示した。
Figure JPOXMLDOC01-appb-T000003
　表３から、添加元素Ｍ（Ｓｎ）の濃度低いＡｇ合金層を適用した比較例１の電極は、中間領域におけるＳｎ含有量の最大値も基準（５原子％）以下であった。そして、ＰＣＴ試験の結果、剥離が生じた。一方、実施例４の中間領域におけるＳｎ含有量の最大値は、実施例１、２と比較すると低くなっているものの、基準値以上であり剥離は生じなかった。
　本発明に係る半導体基板の裏面電極の電極構造は、Ｔｉ層／Ｎｉ層／Ａｇ合金層の多層構造を有し、Ｎｉ層とＡｇ合金層との間において優れた密着性を発揮する。本発明によれば、裏面電極を構成する各金属層の機能を維持しながら安定した装置駆動が可能となる。本発明に対しては、ＭＯＳＦＥＴやＩＧＢＴといったパワーパワーモジュール等の半導体装置への応用が期待される。

Claims (9)

  1. 　半導体基板の裏面側に形成され、前記半導体基板からＴｉ層／Ｎｉ層／Ａｇ合金層の順序で各金属層が積層した多層構造を有する裏面電極の電極構造であって、
    　前記Ａｇ合金層は、Ａｇと、Ｓｎ、Ｓｂ、Ｐｄのいずれかより選択される添加金属Ｍとの合金からなり、
    　前記裏面電極を、Ｘ線光電子分光分析装置により前記Ａｇ合金層から前記Ｎｉ層まで深さ方向に元素分析したとき、Ｎｉ層とＡｇ合金層との境界に、Ｎｉ、Ａｇ、添加元素Ｍの全ての金属由来のスペクトルが検出可能となる中間領域が観察可能な状態になっており、
    　更に、Ｎｉ、Ａｇ、添加元素Ｍの全ての金属由来のスペクトルに基づき、前記中間領域における各金属の含有量（原子％）を換算したとき、添加元素Ｍの含有量の最大値が５原子％以上である、裏面電極の電極構造。
  2. 　中間領域における添加元素Ｍの含有量の最大値が７原子％以上である請求項１記載の裏面電極の電極構造。
  3. 　中間領域の厚さが４０ｎｍ以上１５０ｎｍ以下である請求項１又は請求項２記載の裏面電極の電極構造。
  4. 　Ａｇ合金層は、添加元素Ｍを１．５原子％以上４．５原子％以下含むＡｇ合金であり、前記Ａｇ合金層の厚さは、５０ｎｍ以上１０００ｎｍ以下である請求項１～請求項３のいずれかに記載の裏面電極の電極構造。
  5. 　Ｎｉ層の厚さは、２００ｎｍ以上７０００ｎｍ以下である請求項１～請求項４のいずれかに記載の裏面電極の電極構造。
  6. 　Ｔｉ層の厚さは、２０ｎｍ以上１０００ｎｍ以下である記載の請求項１～請求項５のいずれかに裏面電極の電極構造。
  7. 　請求項１～請求項６のいずれかに記載の裏面電極の電極構造の製造方法であって、
    　添加元素ＭはＳｎ又はＳｂであり、
    　半導体基板の裏面にＴｉ層を形成する工程と、前記Ｔｉ層上にＮｉ層を形成する工程、前記Ｎｉ層上に、Ｓｎ又はＳｂを２．０質量％以上９．５質量％以下含むＡｇ合金からなるＡｇ合金層を形成する工程、とを含み、
    　更に、前記Ａｇ合金層を形成した後、前記基板を１００℃以上３００℃以下に加熱する工程を含む電極構造の製造方法。
  8. 　請求項１～請求項６のいずれかに記載の裏面電極の電極構造の製造方法であって、
    　添加元素ＭはＰｄであり、
    　半導体基板の裏面にＴｉ層を形成する工程と、前記Ｔｉ層上にＮｉ層を形成する工程とを行い、
    　前記Ｎｉ層上にＰｄ薄膜を形成した後、Ａｇ層を形成し、
    　その後、前記基板を１００℃以上３００℃以下に加熱する工程を含む電極構造の製造方法。
  9. 　請求項７に記載の裏面電極の電極構造の製造方法で使用され、Ａｇ合金層を形成するためのスパッタリングターゲットであって、
    　Ｓｎ又はＳｂを２．０質量％以上９．５質量％以下含むＡｇ合金からなり、
    　前記Ａｇ合金の結晶粒の平均粒径２０μｍ以上３００μｍ以下であり、かつ、結晶粒の相対標準偏差が、平均粒径に対して２０％以下であるスパッタリングターゲット。
PCT/JP2017/045551 2016-12-22 2017-12-19 半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット WO2018117104A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
RU2019122822A RU2718134C1 (ru) 2016-12-22 2017-12-19 Электродная структура тыльного электрода полупроводниковой подложки, способ ее получения и распыляемая мишень для применения в получении электродной структуры
EP17882299.5A EP3561856B1 (en) 2016-12-22 2017-12-19 Electrode structure of back electrode of semiconductor substrate and manufacturing method thereof
CN201780079188.5A CN110100305A (zh) 2016-12-22 2017-12-19 半导体衬底的背面电极的电极结构及其制造方法、以及供于该电极结构的制造的溅射靶
KR1020227008278A KR20220035992A (ko) 2016-12-22 2017-12-19 반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃
KR1020197020816A KR20190095407A (ko) 2016-12-22 2017-12-19 반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃
JP2018558003A JP6944956B2 (ja) 2016-12-22 2017-12-19 半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット
US16/471,174 US11501974B2 (en) 2016-12-22 2017-12-19 Electrode structure of back electrode of semiconductor substrate, method for producing the same, and sputtering target for use in producing the electrode structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016249100 2016-12-22
JP2016-249100 2016-12-22

Publications (1)

Publication Number Publication Date
WO2018117104A1 true WO2018117104A1 (ja) 2018-06-28

Family

ID=62626567

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/045551 WO2018117104A1 (ja) 2016-12-22 2017-12-19 半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット

Country Status (8)

Country Link
US (1) US11501974B2 (ja)
EP (1) EP3561856B1 (ja)
JP (1) JP6944956B2 (ja)
KR (2) KR20190095407A (ja)
CN (1) CN110100305A (ja)
RU (1) RU2718134C1 (ja)
TW (1) TWI675481B (ja)
WO (1) WO2018117104A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034016A (zh) * 2019-03-25 2019-07-19 华中科技大学 一种半导体芯片正面铝层可焊化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186438A (ja) * 2002-12-03 2004-07-02 Sanken Electric Co Ltd 半導体素子およびその製造方法
JP2007273744A (ja) * 2006-03-31 2007-10-18 Stanley Electric Co Ltd Ｌｅｄ用共晶基板及びその製造方法
JP2014236043A (ja) * 2013-05-31 2014-12-15 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366351B1 (ko) * 2001-01-02 2002-12-31 삼성에스디아이 주식회사 태양전지의 후면전극부 형성방법
JP2003347487A (ja) 2002-05-29 2003-12-05 Nec Kansai Ltd 半導体装置
JP2007288032A (ja) * 2006-04-19 2007-11-01 Sanken Electric Co Ltd 半導体基板の表面処理装置及び製造方法並びに硫黄の発生源
JP5179766B2 (ja) * 2007-03-08 2013-04-10 スタンレー電気株式会社 半導体発光装置およびその製造方法
KR101578356B1 (ko) * 2009-02-25 2015-12-17 엘지전자 주식회사 후면전극형 태양전지 및 그 제조방법
KR101070071B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 후면 전극형 태양전지 제조방법
JP5830907B2 (ja) * 2011-04-06 2015-12-09 三菱マテリアル株式会社 導電性膜形成用銀合金スパッタリングターゲットおよびその製造方法
JP5298233B2 (ja) * 2011-10-04 2013-09-25 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料及びその製造方法
RU2496166C1 (ru) * 2012-02-02 2013-10-20 Закрытое акционерное общество "Монокристалл" (ЗАО "Монокристалл") Токопроводящая серебряная паста для тыльного электрода солнечного элемента
JP2013177667A (ja) * 2012-02-02 2013-09-09 Kobe Steel Ltd 反射膜および／または透過膜、もしくは電気配線および／または電極に用いられるＡｇ合金膜、並びにＡｇ合金スパッタリングターゲットおよびＡｇ合金フィラー
JP5275504B1 (ja) * 2012-06-15 2013-08-28 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品
TWI465333B (zh) * 2012-07-25 2014-12-21 Jx Nippon Mining & Metals Corp Electronic material for electronic parts and method for manufacturing the same, use of its connector terminals, connectors and electronic parts
TWI488733B (zh) * 2012-10-04 2015-06-21 Jx Nippon Mining & Metals Corp Metal material for electronic parts and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186438A (ja) * 2002-12-03 2004-07-02 Sanken Electric Co Ltd 半導体素子およびその製造方法
JP2007273744A (ja) * 2006-03-31 2007-10-18 Stanley Electric Co Ltd Ｌｅｄ用共晶基板及びその製造方法
JP2014236043A (ja) * 2013-05-31 2014-12-15 三菱電機株式会社 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3561856A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034016A (zh) * 2019-03-25 2019-07-19 华中科技大学 一种半导体芯片正面铝层可焊化方法
CN110034016B (zh) * 2019-03-25 2022-03-29 华中科技大学 一种半导体芯片正面铝层可焊化方法

Also Published As

Publication number Publication date
EP3561856A1 (en) 2019-10-30
JP6944956B2 (ja) 2021-10-06
TWI675481B (zh) 2019-10-21
EP3561856B1 (en) 2024-04-03
CN110100305A (zh) 2019-08-06
TW201842669A (zh) 2018-12-01
JPWO2018117104A1 (ja) 2019-10-24
RU2718134C1 (ru) 2020-03-30
US20190393043A1 (en) 2019-12-26
KR20220035992A (ko) 2022-03-22
EP3561856A4 (en) 2020-03-11
EP3561856C0 (en) 2024-04-03
KR20190095407A (ko) 2019-08-14
US11501974B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
JP6499545B2 (ja) 金属セラミック接合基板及び、その製造方法
US10784182B2 (en) Bonded substrate and method for manufacturing bonded substrate
JP4466925B2 (ja) フレキシブル銅基板用バリア膜及びバリア膜形成用スパッタリングターゲット
US20110079418A1 (en) Ceramic wiring board and method of manufacturing thereof
WO2015076128A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7197703B2 (ja) 接合基板および接合基板の製造方法
TW533514B (en) Physical vapor deposition target/backing plate assemblies; and methods of forming physical vapor deposition target/backing plate assemblies
Chuang et al. Oxidation of copper pads and its influence on the quality of Au/Cu bonds during thermosonic wire bonding process
JPWO2016010106A1 (ja) 薄型基板およびその製造方法、並びに基板の搬送方法
WO2018117104A1 (ja) 半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット
JP6456676B2 (ja) 金属セラミック接合基板及び、その製造方法
TW201405679A (zh) 施加用於晶圓級封裝的最終金屬層之方法與相關裝置
TWI808287B (zh) 層積體
JP2015203148A (ja) 銅合金材、セラミック配線基板及びセラミック配線基板の製造方法
JP6501044B1 (ja) 半導体装置、及び半導体装置の製造方法
JP2020077833A (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP2011192840A (ja) 半導体素子用平角状アルミニウム被覆銅リボン
JP7189214B2 (ja) 複合部材
WO2016013305A1 (ja) 炭化珪素半導体装置の製造方法
US20150289385A1 (en) Manufacturing method of power-module substrate
Natzke et al. Thin layer Ag-Sn transient liquid phase bonding using magnetron sputtering for chip to baseplate bonding
JP5856505B2 (ja) ヒートシンクおよびその製造方法
WO2024009851A1 (ja) 接合体、セラミックス回路基板、半導体装置、及び接合体の製造方法
JP7420922B2 (ja) 接合基板
JP2015051452A (ja) 接合方法及び前記方法により接合された接合部を有する構造体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17882299

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018558003

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197020816

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2017882299

Country of ref document: EP

Effective date: 20190722