JP2007273744A - Led用共晶基板及びその製造方法 - Google Patents

Led用共晶基板及びその製造方法 Download PDF

Info

Publication number
JP2007273744A
JP2007273744A JP2006097920A JP2006097920A JP2007273744A JP 2007273744 A JP2007273744 A JP 2007273744A JP 2006097920 A JP2006097920 A JP 2006097920A JP 2006097920 A JP2006097920 A JP 2006097920A JP 2007273744 A JP2007273744 A JP 2007273744A
Authority
JP
Japan
Prior art keywords
substrate
led
eutectic
film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006097920A
Other languages
English (en)
Inventor
Iwao Shoji
巌 東海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2006097920A priority Critical patent/JP2007273744A/ja
Publication of JP2007273744A publication Critical patent/JP2007273744A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

【課題】 本発明は、表面のヒロックの発生や下地層を構成するNiの表面拡散を抑制するようにした、AuSn共晶接合のためのLED用共晶基板及びその製造方法を提供することを目的とする。
【解決手段】 Si基板11と、この基板上に形成された複数の下地層13〜15と、この下地層の最上層のNi層15の上に形成されたAg薄膜16と、このAg薄膜上のLEDチップ実装部及びボンディング部の領域に形成されたAg合金膜17及びLEDチップ実装部及びボンディング部を除いた表面領域に形成された透光性導電膜18と、を含んでおり、上記Ag薄膜及びAg合金膜の膜厚が400nm以上であるように、LED用共晶基板10を構成する。
【選択図】 図2

Description

本発明は、LEDチップをAuSn共晶接合するためのLED用共晶基板及びその製造方法に関するものである。
従来、LEDチップを直接にパッケージに対して共晶接合できる場合を除いて、使用されるパッケージングの耐熱温度が共晶温度以下であるような場合、あるいは接合面の表面粗さが大きい場合には、表面に共晶材に対して濡れ性の良好で共晶可能な基板(共晶基板)を使用するようにしている。
そして、このような共晶基板に対してLEDチップを接合して、LEDとした後、このLEDを使用して、共晶可能ではないパッケージであっても、Agペーストやエポキシ等の接着剤によりダイボンディングすることにより、LEDパッケージの実装を行なうことができるようになっている。
ここで、このような共晶基板を使用したLEDは、例えば図9に示すように構成されている。
図9において、LED1は、共晶基板としてのSiC等の導電性の半導体基板2上に、LEDチップ3が搭載されている。
ここで、上記半導体基板2は、Si基板2aから構成されており、その両面にSiO2 の酸化膜2bが形成されていると共に、その上面には、下地層としてのTi,Cu,Niの各金属薄膜2c,2d,2eが順次に形成され、さらに一番上には反射率の高いAg薄膜2fが形成されている。
これにより、LEDチップ3から出射した光等を、下側にてこのAg薄膜2fで反射させて、LEDチップ2の光利用効率を高めるようになっている。
尚、Cuの金属薄膜2dの存在により、LEDチップ3の駆動時に発生する熱が、この金属薄膜2dにより拡散されることになり、図9にて水平方向に関する熱の局部的上昇が抑制され得るようになっている。
上記LEDチップ3は、基板3a上に成長させた窒化物系半導体3bから構成されており、その上下両面に電極3c,3dが形成されている。
これにより、窒化物系半導体3bが、電流注入によって発光層として作用し、所定の波長で発光するようになっている。
ここで、上記基板3aは、SiC等の導電性半導体から構成されている。
また、上記窒化物系半導体3bは、MOCVD法や液相法等によって成長させたInGaN,GaN,AlN,InN,AlGaN,AlInGaN等から構成されており、pn接合による量子井戸構造を有している。
このpn接合を構成するために、n型化を行なうためのドーパントとしては、Si,Ge,Se,Te,C等が使用されており、またp型化を行なうためのドーパントとしては、Zn,Mg,Be,Ca,Sr,Ba等が使用されている。
また、上記電極3c,3dのうち、上方のカソード電極3cは、Au電極が使用されており、金線により接合可能な形状を有していると共に、下方のアノード電極3dは、AuSn共晶合金をスパッタまたは電子ビーム蒸着にて成膜することにより作製されている。
このような構成のLED1によれば、LEDチップ3は、実際には、半導体基板2の最上層であるAg薄膜2fの上面に対して、図10に示すようにAuSnハンダ4により共晶接合されることにより、ダイボンディングされると共に、上記半導体基板2の隣接したボンディング部に対して金線5が打ち込まれ接合されることにより、ワイヤボンディングされることになる。
そして、外部から金線5及び電極3c,3dを介して、LEDチップ3に駆動電圧が印加されると、LEDチップ3が駆動されて発光するようになっている。
特開2005−79298 特開2005−259820 特開2006−49871
しかしながら、上述したLED1においては、半導体基板2上にLEDチップ3を共晶接合するために、AuSnから成る下方の電極3dを利用して、AuSnハンダ4により共晶接合が行なわれている。
この場合、接合は、LEDチップ3に対して圧力を加えたり、スクラブを掛けたり、あるいはフラックスを使用することにより、行なわれている。
ここで、何れの接合方法においても、半導体基板2及びLEDチップ3を前もって共晶温度以上の温度に加温しておく必要がある。
ところで、図9に示すように、上記半導体基板2の最上層として純金属であるAg薄膜2fが使用されている場合には、上述した共晶接合により、表面に白濁が生じてしまう。
これは、共晶接合の際の熱によって、さらにはダイシングによる残留応力やエッジ効果によって、Ag薄膜2fの表面に微細な凹凸であるヒロック(ノジュール)が発生し、このヒロックにて入射光が乱反射されるためである。
そして、このようなヒロックが発生すると、ヒロックが進行性を有しているために、図10に示すように、半導体基板2の上面に対してワイヤボンディングのために金線5を打ち込むと、その衝撃によってノジュールが増加してしまう。
これにより、Ag薄膜2fの表面と金線5との接触面積が減少したり、Ag薄膜2fとその下方に位置する下地層であるNi層2eとの界面から剥離が発生することになる。
従って、金線のAg薄膜2fに対する強度が低下してしまい、場合によっては接続不良となって、LED1の不点灯の原因になってしまう。
これに対して、上記半導体基板2の最上層をAg薄膜2fの代わりに、Au薄膜にすることも考えられる。
上記半導体基板2の最上層をAu薄膜とすると、長波長帯域の光では問題ないが、短波長帯域、例えば青色光を出射する青色LEDの場合、図11に示すように、Auの反射率が50%以下であることから、LEDチップ3の光取出し効率が低下してしまい、実用上問題がある。
また、上記半導体基板2の最上層をPd,Re,Rh等の純金属に変更することも考えられるが、これらの純金属の場合、同様に図11のグラフに示すように、反射率が比較的低く、さらにワイヤボンディングにおけるボンダビリティあるいはコストの点から、同様に実用上問題がある。
さらに、図12に示すように、上記半導体基板2の最上層であるAg薄膜2fの表面に、ITO,ZnO,In2 O3 ,SnO2 ,(LaO)CuS,(La1-x Srx O)CuS等の透光性金属導電層2gを薄膜形成することによって、Ag薄膜2fを保護する方法も考えられる。
しかしながら、これらの透光性金属導電層2gは、AuSnとの濡れ性が悪いことから、共晶接合が困難になってしまう。
また、上記半導体基板2の最上層をAg薄膜2fの代わりに、AgBiNd系のAg合金層にすることも検討されている。
ここで、上記半導体基板2の最上層の直下の下地層であるNi層2eは、その表面拡散が発生して、Ag合金層の表面に析出したNiが水酸化ニッケルとなって、金線5とのボンダビリティを低下させてしまい、LED1の不点灯の原因となる。このため、Niの表面拡散を抑制するために、上記半導体基板2の最上層は、膜厚を400nm以上にする必要がある。
これに対して、上述したAg合金層は、スパッタ法により成膜されるようになっており、例えばPDP(プラズマディスプレイパネル)や液晶素子の反射膜として開発されたものであり、薄膜形成は容易に行なわれ得るが、膜厚200nmを越えると、組成制御が困難となり、膜厚300nm程度が成膜の限界である。
従って、上記ボンダビリティーを向上させるためには、ワイヤーボンディングの際のボンドフォースや超音波のパワーを大きくすることによって、金線の付着面積を増大させて対応することが可能である。
しかしながら、このような対応を行なうと、ワイヤボンディングの際のボール内でのクラックや超音波印加による発熱によってLEDチップ3のダイボンディング用接着剤の剥離が発生することになり、所謂二次的不良の発生を招いてしまうことがある。
本発明は、以上の点から、最上層表面のヒロックの発生や下地層を構成するNiの表面拡散を抑制するようにした、AuSn共晶接合のためのLED用共晶基板及びその製造方法を提供することを目的としている。
上記目的は、本発明の第一の構成によれば、基板と、この基板上に順次に形成された少なくとも最上層にNiを含む複数の下地層と、このNi下地層の上に形成されたAg薄膜と、このAg薄膜上の少なくともLEDチップ実装部及びボンディング部の領域に形成されたAg合金膜と、LEDチップ実装部及びボンディング部を除いた表面領域に形成された透光性導電膜と、を含んでおり、上記Ag薄膜及びAg合金膜の膜厚が400nm以上であることを特徴とする、LED用共晶基板により、達成される。
この第一の態様では、LEDチップが共晶接合される部分にAg合金膜が使用されているので、短波長帯域において十分な反射率を確保することができるので、例えば青色LEDチップからの青色光であっても、高い光取出し効率が得られることになる。
また、Ag合金膜が、その下に位置するAg薄膜と合わせて、400nm以上の膜厚を有しているので、AuSn共晶接合時の熱による下地層を構成するNi層の表面拡散が防止される。これにより、表面における水酸化ニッケルの生成が抑制されることになり、ボンディング強度が確保され得ることになる。
さらに、表面のLEDチップ実装部及びボンディング部を除く領域に透光性導電膜が形成されているので、これらの領域におけるヒロックの発生が抑制され得ることになり、LEDチップ実装後のLED不点灯が排除され得ると共に、例えばダイシング時の残留応力,エッジ効果が低減されるので、ダイシングストリートを備える必要がなく、周辺部まで表面全体に亘る反射を有効に利用することができる。
また、Ag薄膜が表面に露出せず、透光性導電膜により覆われているので、このAg薄膜の表面が酸化したり硫化することがなく、高い反射率が保持され得ることになる。
さらに、溶融したAuSnハンダをペレットで供給する場合、透光性導電膜のAuSnハンダに対する濡れが悪いことから、溶融したAuSnハンダが透光性導電膜の表面ではじかれることになり、Ag合金膜の表面のみにAuSnハンダが供給されるので、Ag合金膜の表面のみにて共晶接合が行なわれることになる。
本発明の第二の態様によるLED用共晶基板は、前記第一の態様によるLED用共晶基板において、上記Ag合金膜が、AgAuSn,AgBiSn,AgPdSnまたはAgBiAuの何れかであることを特徴とする。
この第二の態様では、Ag合金膜が、これらの材料によって、AuSnとの濡れ性が良好で、共晶接合が確実に行なわれ得ることになる。
本発明の第三の態様によるLED用共晶基板は、前記第一または第二の態様によるLED用共晶基板において、上記基板が、表面にシリコン酸化層を備えたSi基板であって、上記下地層が、下方から順にTi,Cu及びNi層またはTi及びNi層であることを特徴とする。
この第二の態様では、Si基板の表面がシリコン酸化膜により電気的に絶縁されているので、LEDチップの熱回路及び電気的回路を分離することが可能である。
本発明の第四の態様によるLED用共晶基板は、前記第一または第二の態様によるLED用共晶基板において、上記基板が、Cu基板であって、上記下地層が、Ni層のみであることを特徴とする。
この第二の態様では、LEDチップで発生した熱が効率良く共晶基板に伝達され、効果的に放熱され得ることになる。
本発明の第五の態様によるLED用共晶基板は、前記第一から第四の何れかの態様によるLED用共晶基板において、上記Ag合金膜が、Ag薄膜の表面全体に形成されており、上記透光性導電膜が、上記Ag合金膜のLEDチップ実装部及びボンディング部を除いた表面領域に選択的に形成されていることを特徴とする。
この第二の態様では、Ag薄膜に続いて例えばスパッタ法によりAg合金層が成膜されることにより、製造工程が単純化され、製造コストが低減され得ると共に、製造時間が短縮され得ることになる。
本発明の第六の態様によるLED用共晶基板は、前記第一から第四の何れかの態様によるLED用共晶基板において、上記Ag合金膜が、上記Ag薄膜のLEDチップ実装部及びボンディング部を除いた表面領域に選択的に形成されており、上記透光性導電膜が、LEDチップ実装部及びボンディング部の領域に選択的に形成されていることを特徴とする。
この第二の態様では、必要最小限の領域にのみAg合金膜が形成されることになるので、材料コストが低減され得ることになる。
また、上記目的は、本発明の第二の構成即ち第七の態様によれば、基板の表面に、順次にスパッタ法により少なくとも最上層にNiを含む複数の下地層を成膜する第一の段階と、続いて、このNi下地層の上にスパッタ法によりAg薄膜を形成する第二の段階と、このAg薄膜上の少なくともLEDチップ実装部及びボンディング部の領域にAg合金膜を形成すると共に、LEDチップ実装部及びボンディング部を除いた表面領域に透光性導電膜を形成する第三の段階と、を含んでおり、上記Ag薄膜及びAg合金膜を、その膜厚が400nm以上となるように成膜することを特徴とする、LED用共晶基板の製造方法により、達成される。
この第七の態様では、前述した第一の態様によるLED用共晶基板が作製されることになる。
本発明の第八の態様によるLED用共晶基板の製造方法は、前記第七の態様によるLED用共晶基板の製造方法において、上記Ag合金膜が、AgAuSn,AgBiSn,AgPdSnまたはAgBiAuの何れかであることを特徴とする。
この第八の態様では、完成したLED用共晶基板において、Ag合金膜が、これらの材料によって、AuSnとの濡れ性が良好で、共晶接合が確実に行なわれ得ることになる。
本発明の第九の態様によるLED用共晶基板の製造方法は、前記第七または第八の態様によるLED用共晶基板の製造方法において、上記基板が、表面にシリコン酸化層を備えたSi基板であって、上記第一の段階にて形成される下地層が、下方から順にTi,Cu及びNi層またはTi及びNi層であることを特徴とする。
この第九の態様では、完成したLED用共晶基板において、Si基板の表面がシリコン酸化膜により電気的に絶縁されているので、LEDチップの熱回路及び電気的回路を分離することが可能である。
本発明の第十の態様によるLED用共晶基板の製造方法は、前記第七または第八の態様によるLED用共晶基板の製造方法において、上記基板が、Cu基板であって、上記第一の段階にて形成される下地層が、Ni層のみであることを特徴とする。
この第十の態様では、完成したLED用共晶基板において、LEDチップで発生した熱が効率良く共晶基板に伝達され、効果的に放熱され得ることになる。
本発明の第十一の態様によるLED用共晶基板の製造方法は、前記第七から第十の何れかの態様によるLED用共晶基板の製造方法において、上記第三の段階にて、まずAg合金膜がAg薄膜の表面全体に形成された後、その上に、透光性導電膜が、上記Ag合金膜のLEDチップ実装部及びボンディング部を除いた表面領域に選択的に形成されることを特徴とする。
この第十一の態様では、Ag薄膜に続いて例えばスパッタ法によりAg合金層が成膜されることにより、製造工程が単純化され、製造コストが低減され得ると共に、製造時間が短縮され得ることになる。
本発明の第十二の態様によるLED用共晶基板の製造方法は、前記第十一の態様によるLED用共晶基板の製造方法において、上記第一の段階で形成される下地層のうちのNi層と、第二の段階で形成されるAg薄膜と、第三の段階で形成されるAg合金層が、連続してスパッタ法により成膜されることを特徴とする。
この第十二の態様では、これらのNi層,Ag薄膜及びAg合金膜が、一つの反応炉内にて順次にスパッタ法により形成され得るので、より一層容易に且つ短時間で製造され得ることになる。
本発明の第十三の態様によるLED用共晶基板の製造方法は、前記第七から第十一の何れかの態様によるLED用共晶基板の製造方法において、上記第三の段階にて、まずAg合金膜が、上記Ag薄膜のLEDチップ実装部及びボンディング部を除いた表面領域に選択的に形成された後、上記透光性導電膜が、LEDチップ実装部及びボンディング部の領域に選択的に形成されることを特徴とする。
この第十三の態様では、必要最小限の領域にのみAg合金膜が形成されることになるので、材料コストが低減され得ることになる。
以上のように、本発明によれば、下地層であるNi層がAg薄膜により覆われており、共晶接合すべき領域にて、このAg薄膜の上にAg合金膜が、合わせて400nm以上の膜厚となるように形成されているので、Ni層の表面拡散が抑制され、表面への水酸化ニッケルの発生が防止される。これにより、LEDチップ実装時の金線のボンダビリティが十分に確保され、LEDの不点灯の原因が排除され得ることになる。
さらに、Ag薄膜の表面がAg合金膜または透光性導電膜により覆われているので、Ag薄膜の表面が共晶接合の際の熱によってヒロックが発生して、表面が白濁するようなことはない。従って、ワイヤボンディングのために、金線を打ち込んだとき、ノジュールが増大するようなことはなく、金線との付着面積が確保され得ると共に、Ni層との界面からの剥離の発生が阻止される。これにより、ボンディング強度が確保され、LEDの不点灯の原因が排除され得ることになる。
このようにして、本発明のLED用共晶基板によれば、基板上にLEDチップを高速でマウントし、一括リフロー共晶接合により、実装され得るので、大量生産が可能となり、増産効果により、コストが低減され得ることになる。
以下、この発明の好適な実施形態を図1から図8を参照しながら、詳細に説明する。
尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
[実施例1]
図1及び図2は、本発明によるLED用共晶基板の第一の実施形態の構成を示している。
図1及び図2において、LED用共晶基板10は、前述したLEDチップ3が共晶接合されるための共晶基板であって、Si基板11と、このSi基板11の表面に形成されたシリコン酸化膜(SiO2 )12と、その上面に順次に形成された下地層としてのTi,Cu,Niの各金属薄膜13,14,15と、さらにその上に形成されたAg薄膜16と、このAg薄膜16上に部分的に形成されたAg合金膜17と、このAg薄膜16のAg合金膜17が形成されない周辺領域に形成された透光性導電膜としてのITO膜18と、から構成されている。
上記Ag合金膜17は、例えばAgAuSn,AgBiSn,AgPdSnまたはAgBiAuが使用される。
ここで、上記LED用共晶基板10は、以下のようにして製造される。
即ち、Si基板11の表面に、シリコン酸化膜12を形成した後、その上面に対してスパッタ法により、Ti,Cuの金属薄膜13及び14を成膜する。
続いて、その上に、スパッタ法により、Ni,Agの金属薄膜15及び16を成膜する。
次に、最上層のAg薄膜16の全面に亘って、ITO膜18がスパッタ法により成膜される。
その後、LEDチップ3の実装のためのLEDチップ実装部及びボンディング部の領域にて、上記ITO膜18がエッチングにより除去される。
ここで、エッチング剤として、例えばシュウ酸及び分子中に二個以上の−OSO3 基を有する化合物(不飽和脂肪酸の重合物を硫酸化した化合物あるいはトリアシルグリセロールを硫酸化した化合物及び/またはこれらの塩)が使用される。
最後に、上述したITO膜18が形成されない領域、即ちLEDチップ実装部及びボンディング部の領域に、Ag合金膜17がスパッタ法により成膜される。
その際、上記Ag薄膜16及びAg合金膜17の合計膜厚が400nm以上になるように、Ag合金膜17の成膜が行なわれる。
このようにして、LED用共晶基板10が完成する。
本発明実施形態によるLED用共晶基板10は、以上のように構成されており、図3に示すように、Ag合金膜17上にて、LEDチップ実装部に対して、前記LEDチップ3がAuSn共晶ハンダ4により共晶接合され、ダイボンディングされると共に、ボンディング部に対して、金線5が打ち込まれ、ワイヤボンディングされる。
これにより、LEDチップ3が実装されたLED19が完成することになる。
そして、このようなLED19に対して、外部から金線5そして電極3c,3dを介して、LEDチップ3に駆動電圧が印加されると、LEDチップ3が発光する。
そして、LEDチップ3から出射した光は、その一部が直接に、また他の一部がAg合金膜17の表面あるいはAg薄膜16の表面で反射されて、外部に出射することになる。
この場合、LEDチップ3がAg合金膜17上に配置されており、LEDチップ3から出射した光が、Ag合金膜17により反射されることになるので、短波長帯域の光、例えば青色光であっても、高い反射率で反射されることになり、LEDチップ3からの光取出し効率が高く保持され得ることになる。
また、Ag合金膜17が、Ag薄膜16と合わせて400nm以上の合計膜厚を有しているので、共晶接合の際の熱によって、下地層であるNiの金属薄膜15からのNiの表面拡散が抑制され得ることになる。
さらに、Ag薄膜16の露出領域が、ITO膜18により覆われていることから、共晶接合の際の熱によるヒロックの発生が抑制され、白濁による反射率の低下が効果的に防止され得る。
また、このITO膜18の存在によって、ダイシングによる残留応力及びエッジ効果が低減されるので、ダイシングストリートを備える必要がなく、さらに周辺部のAg薄膜16の表面による反射も有効に利用することができる。
さらに、共晶接合のために、AuSnハンダ5をペレットで供給する場合に、ITO膜18のAuSnハンダ5に対する濡れ性が比較的悪いことから、溶融したAuSnハンダ5がITO膜18の表面ではじかれることになり、Ag合金膜17の表面のみにAuSnハンダ5が付着することになる。
従って、共晶接合の際の熱の影響が軽減されることと相まって、LEDチップ3の実装が高速で行なわれ得ることになり、一括リフロー共晶接合を採用して、大量生産が可能となり、生産効率の向上により、生産コストが低減され得ることになる。
[実施例2]
図4は、本発明によるLED用共晶基板の第二の実施形態の構成を示している。
図4において、LED用共晶基板20は、図1及び図2に示したLED用共晶基板10とほぼ同様の構成であるので、同じ構成要素には同じ符号を付して、その説明を省略する。
上記LED用共晶基板20は、Ag合金膜17が、Ag薄膜16の表面全体に亘って形成されている点で、図1及び図2に示したLED用共晶基板10とは異なる構成になっている。
ここで、上記LED用共晶基板20は、以下のようにして製造される。
即ち、Si基板11の表面に、シリコン酸化膜12を形成した後、その上面に対してスパッタ法により、Ti,Cuの金属薄膜13及び14を成膜する。
続いて、その上に、スパッタ法により、Ni,Agの金属薄膜15及び16を成膜する。
次に、最上層のAg薄膜16の全面に亘って、Ag合金膜17がスパッタ法により成膜される。その際、上記Ag薄膜16及びAg合金膜17の合計膜厚が400nm以上になるように、Ag合金膜17の成膜が行なわれる。
さらに、このAg合金膜17の全面に亘って、ITO膜18がスパッタ法により成膜される。
最後に、LEDチップ3の実装のためのLEDチップ実装部及びボンディング部の領域にて、上記ITO膜18がエッチングにより除去される。
このようにして、LED用共晶基板20が完成する。
このような構成のLED用共晶基板20によれば、図1及び図2に示したLED用共晶基板10と同様に作用することになり、LEDチップ3が実装され、金線5そして電極3c,3dを介してLEDチップ3に駆動電圧が印加されることにより、LEDチップ3が発光する。そして、LEDチップ3から出射した光は、その一部が直接に、また他の一部が、Ag合金膜17の表面で反射されることにより、外部に出射することになる。
この場合、下地層である金属薄膜13,14,15,Ag薄膜16及びAg合金膜17が、連続してスパッタ法により成膜されるので、これらの成膜がスパッタ用反応炉に収容した状態で連続的に行なわれることになり、工程が単純化され、製造時間が短縮され得ることになる。
[実施例3]
図5は、本発明によるLED用共晶基板の第三の実施形態の構成を示している。
図5において、LED用共晶基板30は、図1及び図2に示したLED用共晶基板10と同様の構成であるので、同じ構成要素には同じ符号を付して、その説明を省略する。
上記LED用共晶基板30は、下地層としてのCuから成る金属薄膜14が省略されている点でのみ、図1及び図2に示したLED用共晶基板10とは異なる構成になっている。
このような構成のLED用共晶基板30によれば、図1及び図2に示したLED用共晶基板10と同様に作用すると共に、Cuから成る金属薄膜14が存在しないことによって、垂直方向の熱伝導性が改善され得ることになる。
[実施例4]
図6は、本発明によるLED用共晶基板の第四の実施形態の構成を示している。
図6において、LED用共晶基板40は、図4に示したLED用共晶基板20と同様の構成であるので、同じ構成要素には同じ符号を付して、その説明を省略する。
上記LED用共晶基板40は、下地層としてのCuから成る金属薄膜14が省略されている点でのみ、図4に示したLED用共晶基板20とは異なる構成になっている。
このような構成のLED用共晶基板40によれば、図4に示したLED用共晶基板20と同様に作用すると共に、Cuから成る金属薄膜14が存在しないことによって、垂直方向の熱伝導性が改善され得ることになる。
[実施例5]
図7は、本発明によるLED用共晶基板の第五の実施形態の構成を示している。
図7において、LED用共晶基板50は、前述したLEDチップ3が共晶接合されるための共晶基板であって、Cu基板51と、このCu基板51の上面に形成された下地層としてのNiの金属薄膜52と、さらにその上に形成されたAg薄膜53と、このAg薄膜53上に部分的に形成されたAg合金膜54と、このAg薄膜53のAg合金膜54が形成されない周辺領域に形成された透光性導電膜としてのITO膜55と、から構成されている。
ここで、上記LED用共晶基板50は、以下のようにして製造される。
即ち、Cu基板51の上面に対してスパッタ法によりNiの金属薄膜52を形成した後、その上にAg薄膜53を成膜する。
次に、このAg薄膜53の全面に亘って、ITO膜55がスパッタ法により成膜される。
その後、LEDチップ3の実装のためのLEDチップ実装部及びボンディング部の領域にて、上記ITO膜55がエッチングにより除去される。
ここで、エッチング剤として、例えばシュウ酸及び分子中に二個以上の−OSO3 基を有する化合物(不飽和脂肪酸の重合物を硫酸化した化合物あるいはトリアシルグリセロールを硫酸化した化合物及び/またはこれらの塩)が使用される。
最後に、上述したITO膜55が形成されない領域、即ちLEDチップ実装部及びボンディング部の領域に、Ag合金膜54がスパッタ法により成膜される。
その際、上記Ag薄膜53及びAg合金膜54の合計膜厚が400nm以上になるように、Ag合金膜54の成膜が行なわれる。
このようにして、LED用共晶基板50が完成する。
このような構成のLED用共晶基板50によれば、図1及び図2に示したLED用共晶基板10と同様に作用すると共に、基板としてCu基板51が使用されていることによって、Cuの高い熱伝導率によって放熱効果が向上すると共に、比較的大きな熱容量によって、LEDチップ3の温度上昇が抑制されるので、LEDチップ3の発光効率の温度上昇による低下が抑制され得ることになる。
[実施例6]
図8は、本発明によるLED用共晶基板の第六の実施形態の構成を示している。
図8において、LED用共晶基板60は、図7に示したLED用共晶基板50と同様の構成であるので、同じ構成要素には同じ符号を付して、その説明を省略する。
上記LED用共晶基板60は、Ag合金膜54が、Ag薄膜53の表面全体に亘って形成されている点で、図7に示したLED用共晶基板50とは異なる構成になっている。
ここで、上記LED用共晶基板60は、以下のようにして製造される。
即ち、Cu基板51の上面に対してスパッタ法によりNiの金属薄膜52を形成した後、その上にAg薄膜53を成膜する。
次に、このAg薄膜53の全面に亘って、Ag合金膜54がスパッタ法により成膜される。その際、上記Ag薄膜53及びAg合金膜54の合計膜厚が400nm以上になるように、Ag合金膜54の成膜が行なわれる。
さらに、このAg合金膜54の全面に亘って、ITO膜55がスパッタ法により成膜される。
最後に、LEDチップ3の実装のためのLEDチップ実装部及びボンディング部の領域にて、上記ITO膜55がエッチングにより除去される。
このようにして、LED用共晶基板60が完成する。
このような構成のLED用共晶基板60によれば、図7に示したLED用共晶基板50と同様に作用すると共に、下地層である金属薄膜52,Ag薄膜53及びAg合金膜54が、連続してスパッタ法により成膜されるので、これらの成膜がスパッタ用反応炉に収容した状態で連続的に行なわれることになり、工程が単純化され、製造時間が短縮され得ることになる。
上述した実施形態においては、透光性導電膜としてITO膜18,55が使用されているが、これに限らず、他の材料、例えばZnO,In2 O3 ,SnO2 ,(LaO)CuS,(La1-x Srx O)CuS等の透光性材料から成る透光性導電膜が使用されてもよいことは明らかである。
また、上述した実施形態においては、基板の片面(上面)にのみ、下地層,Ag薄膜そしてAg合金膜及びITO膜が形成されているが、これに限らず、基板の両面にこれらの下地層,Ag薄膜そしてAg合金膜及びITO膜が形成されていてもよい。
このようにして、本発明によれば、最上層表面のヒロックの発生や下地層を構成するNiの表面拡散を抑制するようにした、AuSn共晶接合のためのLED用共晶基板及びその製造方法が提供され得る。
そして、本発明によるLED用共晶基板は、LEDチップを実装したときの光取出し効率が高められるので、例えばバックライト用光源,車載用インジケータ,ストロボ用光源,間接照明用光源,非常灯,温度センサー用光源,ガスセンサー用光源,花卉成長制御用光源,集魚用光源,無影灯用光源,光CT用光源,白血病細胞破壊用光源,集虫用光源,光触媒励起用光源あるいはバックモニタ用光源灯の各種光源としてのLEDを構成するために有効に利用可能である。
本発明によるLED用共晶基板の第一の実施形態の構成を示す平面図である。 図1のLED用共晶基板の構成を示す断面図である。 図1のLED用共晶基板にLEDチップを実装した状態を示す断面図である。 本発明によるLED用共晶基板の第二の実施形態の構成を示す断面図である。 本発明によるLED用共晶基板の第三の実施形態の構成を示す断面図である。 本発明によるLED用共晶基板の第四の実施形態の構成を示す断面図である。 本発明によるLED用共晶基板の第五の実施形態の構成を示す断面図である。 本発明によるLED用共晶基板の第六の実施形態の構成を示す断面図である。 従来のLED用共晶基板を使用したLEDの一例の構成を示す断面図である。 図9のLEDにて金線をワイヤボンディングした状態を示す断面図である。 各種金属の表面反射率の周波数特性を示すグラフである。 従来のLED用共晶基板の他の例の構成を示す断面図である。
符号の説明
10,20,30,40,50,60 LED用共晶基板
11 Si基板
12 シリコン酸化膜
13 金属薄膜(Ti)
14 金属薄膜(Cu)
15 金属薄膜(Ni)
16 Ag薄膜
17 Ag合金膜
18 ITO膜
51 Cu基板
52 金属薄膜(Ni)
53 Ag薄膜
54 Ag合金膜
55 ITO膜

Claims (13)

  1. 基板と、この基板上に順次に形成された少なくとも最上層にNiを含む複数の下地層と、このNi下地層の上に形成されたAg薄膜と、このAg薄膜上の少なくともLEDチップ実装部及びボンディング部の領域に形成されたAg合金膜と、LEDチップ実装部及びボンディング部を除いた表面領域に形成された透光性導電膜と、を含んでおり、
    上記Ag薄膜及びAg合金膜の合計膜厚が400nm以上であることを特徴とする、LED用共晶基板。
  2. 上記Ag合金膜が、AgAuSn,AgBiSn,AgPdSnまたはAgBiAuの何れかであることを特徴とする、請求項1に記載のLED用共晶基板。
  3. 上記基板が、表面にシリコン酸化層を備えたSi基板であって、
    上記下地層が、下方から順にTi,Cu及びNi層またはTi及びNi層であることを特徴とする、請求項1または2に記載のLED用共晶基板。
  4. 上記基板が、Cu基板であって、
    上記下地層が、Ni層のみであることを特徴とする、請求項1または2に記載のLED用共晶基板。
  5. 上記Ag合金膜が、Ag薄膜の表面全体に形成されており、
    上記透光性導電膜が、上記Ag合金膜のLEDチップ実装部及びボンディング部を除いた表面領域に選択的に形成されていることを特徴とする、請求項1から4の何れかに記載のLED用共晶基板。
  6. 上記Ag合金膜が、上記Ag薄膜のLEDチップ実装部及びボンディング部を除いた表面領域に選択的に形成されており、
    上記透光性導電膜が、LEDチップ実装部及びボンディング部の領域に選択的に形成されていることを特徴とする、請求項1から4の何れかに記載のLED用共晶基板。
  7. 基板の表面に、順次にスパッタ法により少なくとも最上層にNiを含む複数の下地層を成膜する第一の段階と、
    続いて、このNi下地層の上にスパッタ法によりAg薄膜を形成する第二の段階と、
    このAg薄膜上の少なくともLEDチップ実装部及びボンディング部の領域にAg合金膜を形成すると共に、LEDチップ実装部及びボンディング部を除いた表面領域に透光性導電膜を形成する第三の段階と、を含んでおり、
    上記Ag薄膜及びAg合金膜を、その膜厚が400nm以上となるように成膜することを特徴とする、LED用共晶基板の製造方法。
  8. 上記Ag合金膜が、AgAuSn,AgBiSn,AgPdSnまたはAgBiAuの何れかであることを特徴とする、請求項7に記載のLED用共晶基板の製造方法。
  9. 上記基板が、表面にシリコン酸化層を備えたSi基板であって、
    上記第一の段階にて形成される下地層が、下方から順にTi,Cu及びNi層またはTi及びNi層であることを特徴とする、請求項7または8に記載のLED用共晶基板。
  10. 上記基板が、Cu基板であって、
    上記第一の段階にて形成される下地層が、Ni層のみであることを特徴とする、請求項7または8に記載のLED用共晶基板。
  11. 上記第三の段階にて、まずAg合金膜がAg薄膜の表面全体に形成された後、
    その上に、透光性導電膜が、上記Ag合金膜のLEDチップ実装部及びボンディング部を除いた表面領域に選択的に形成されることを特徴とする、請求項7から10の何れかに記載のLED用共晶基板の製造方法。
  12. 上記第一の段階で形成される下地層のうちのNi層と、第二の段階で形成されるAg薄膜と、第三の段階で形成されるAg合金層が、連続してスパッタ法により成膜されることを特徴とする、請求項11に記載のLED用共晶基板の製造方法。
  13. 上記第三の段階にて、まずAg合金膜が、上記Ag薄膜のLEDチップ実装部及びボンディング部を除いた表面領域に選択的に形成された後、
    上記透光性導電膜が、LEDチップ実装部及びボンディング部の領域に選択的に形成されることを特徴とする、請求項7から11の何れかに記載のLED用共晶基板の製造方法。
JP2006097920A 2006-03-31 2006-03-31 Led用共晶基板及びその製造方法 Pending JP2007273744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006097920A JP2007273744A (ja) 2006-03-31 2006-03-31 Led用共晶基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006097920A JP2007273744A (ja) 2006-03-31 2006-03-31 Led用共晶基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007273744A true JP2007273744A (ja) 2007-10-18

Family

ID=38676230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006097920A Pending JP2007273744A (ja) 2006-03-31 2006-03-31 Led用共晶基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007273744A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094587A (ja) * 2010-10-25 2012-05-17 Hitachi Chem Co Ltd 光半導体装置の製造方法及び光半導体装置
US8853006B2 (en) 2012-01-30 2014-10-07 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
JP2017195379A (ja) * 2017-05-24 2017-10-26 三菱電機株式会社 半導体装置およびその製造方法
WO2018117104A1 (ja) * 2016-12-22 2018-06-28 田中貴金属工業株式会社 半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428973A (en) * 1987-07-24 1989-01-31 Mitsubishi Electric Corp Member for mounting optical semiconductor element chip
JP2004197117A (ja) * 2002-12-16 2004-07-15 Ulvac Japan Ltd Ag合金反射膜、スパッタリングターゲットおよびAg合金薄膜製造方法
JP2005264329A (ja) * 2004-02-19 2005-09-29 Ulvac Seimaku Kk Ag合金膜及びその製造方法
JP2006066504A (ja) * 2004-08-25 2006-03-09 Hitachi Cable Precision Co Ltd 表面実装型白色led

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428973A (en) * 1987-07-24 1989-01-31 Mitsubishi Electric Corp Member for mounting optical semiconductor element chip
JP2004197117A (ja) * 2002-12-16 2004-07-15 Ulvac Japan Ltd Ag合金反射膜、スパッタリングターゲットおよびAg合金薄膜製造方法
JP2005264329A (ja) * 2004-02-19 2005-09-29 Ulvac Seimaku Kk Ag合金膜及びその製造方法
JP2006066504A (ja) * 2004-08-25 2006-03-09 Hitachi Cable Precision Co Ltd 表面実装型白色led

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094587A (ja) * 2010-10-25 2012-05-17 Hitachi Chem Co Ltd 光半導体装置の製造方法及び光半導体装置
US8853006B2 (en) 2012-01-30 2014-10-07 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
WO2018117104A1 (ja) * 2016-12-22 2018-06-28 田中貴金属工業株式会社 半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット
JPWO2018117104A1 (ja) * 2016-12-22 2019-10-24 田中貴金属工業株式会社 半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット
RU2718134C1 (ru) * 2016-12-22 2020-03-30 Танака Кикинзоку Когио К.К. Электродная структура тыльного электрода полупроводниковой подложки, способ ее получения и распыляемая мишень для применения в получении электродной структуры
US11501974B2 (en) 2016-12-22 2022-11-15 Tanaka Kikinzoku Kogyo K.K. Electrode structure of back electrode of semiconductor substrate, method for producing the same, and sputtering target for use in producing the electrode structure
JP2017195379A (ja) * 2017-05-24 2017-10-26 三菱電機株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US7067340B1 (en) Flip-chip light emitting diode and fabricating method thereof
US7018859B2 (en) Method of fabricating AlGaInP light-emitting diode and structure thereof
JP5949294B2 (ja) 半導体発光素子
JP5551649B2 (ja) 発光素子
CN100590898C (zh) 用于半导体发光器件的正电极
JP5179766B2 (ja) 半導体発光装置およびその製造方法
JP4765632B2 (ja) 半導体発光素子
TWI449201B (zh) 氮化銦鎵發光二極體之高反射率p接觸
JP4655029B2 (ja) 発光装置および半導体発光素子の製造方法
US8048692B2 (en) LED light emitter with heat sink holder and method for manufacturing the same
TWI478370B (zh) 一具有波長轉換結構之半導體發光裝置及其封裝結構
TWI495141B (zh) 晶圓發光結構之形成方法及光源產生裝置
JP2012164930A (ja) 半導体発光素子
TWI478403B (zh) 用於光電裝置之矽基底基座
WO2010095353A1 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2007258326A (ja) 発光素子
JP2006024701A (ja) 半導体発光素子及びその製造方法
JP2007067184A (ja) Ledパッケージ
JP2007273744A (ja) Led用共晶基板及びその製造方法
JP2007027539A (ja) 半導体発光素子およびこれを用いた照明装置
JP2006073618A (ja) 光学素子およびその製造方法
JP2013118293A (ja) 半導体発光素子
JP4622426B2 (ja) 半導体発光素子
TWI784361B (zh) Led發光裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111122