KR20220035992A - 반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃 - Google Patents

반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃 Download PDF

Info

Publication number
KR20220035992A
KR20220035992A KR1020227008278A KR20227008278A KR20220035992A KR 20220035992 A KR20220035992 A KR 20220035992A KR 1020227008278 A KR1020227008278 A KR 1020227008278A KR 20227008278 A KR20227008278 A KR 20227008278A KR 20220035992 A KR20220035992 A KR 20220035992A
Authority
KR
South Korea
Prior art keywords
layer
alloy
back electrode
electrode structure
less
Prior art date
Application number
KR1020227008278A
Other languages
English (en)
Inventor
요헤이 미즈노
데츠야 가토
치하루 이시쿠라
Original Assignee
다나카 기킨조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다나카 기킨조쿠 고교 가부시키가이샤 filed Critical 다나카 기킨조쿠 고교 가부시키가이샤
Publication of KR20220035992A publication Critical patent/KR20220035992A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은, 반도체 기판의 이면측에 형성되는 Ti층/Ni층/Ag 합금층의 순서로 각 금속층이 적층된 다층 구조를 갖는 이면 전극의 전극 구조에 관한 것이다. 상기 Ag 합금층은, Ag와, Sn, Sb, Pd 중 어느 것으로부터 선택되는 첨가 금속 M과의 합금으로 이루어지고, 상기 이면 전극을, X선 광전자 분광 분석 장치에 의해 상기 Ag 합금층으로부터 상기 Ni층까지 깊이 방향으로 원소 분석했을 때, Ni층과 Ag 합금층의 경계에, Ni, Ag, 첨가 원소 M의 모든 금속 유래의 스펙트럼이 검출 가능하게 되는 중간 영역이 관찰 가능한 상태로 되어 있으며, 또한, Ni, Ag, 첨가 원소 M의 모든 금속 유래의 스펙트럼에 기초하여, 상기 중간 영역에서의 각 금속의 함유량을 환산했을 때, 첨가 원소 M의 함유량의 최댓값이 5원자％ 이상인, 이면 전극의 전극 구조이다.

Description

반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃{ELECTRODE STRUCTURE OF BACK ELECTRODE OF SEMICONDUCTOR SUBSTRATE, MANUFACTURING METHOD THEREOF, AND SPUTTERING TARGET PROVIDED TO MANUFACTURE SAID ELECTRODE STRUCTURE}
본 발명은 파워 모듈 등의 반도체 장치의 반도체 기판의 이면에 형성되는 이면 전극의 전극 구조에 관한 것이다. 특히, 반도체 기판의 이면에 형성되어, Ti층/Ni층/Ag 합금층의 다층 구조를 갖는 이면 전극이며, Ni층과 Ag 합금층의 접합성이나 박리 강도가 우수한 것에 관한 것이다.
MOSFET나 IGBT 등의 파워 모듈이라고 칭해지는 반도체 장치에 있어서는, Si나 SiC 등의 반도체 기판의 표면 및 이면의 양쪽에 전극을 설치하고, 상하 방향의 도통을 확보하고 있다. 이 반도체 기판 이면에 설치되는 이면 전극으로서, 복수의 금속층을 적층시킨 다층 구조의 것이 적용되는 것이 일반적이다.
이면 전극의 구체적인 구성으로서는, 반도체 기판 위에, 기판과의 밀착성을 확보함과 함께 전기적 오믹 접합을 위한 Ti층이 형성되고, 그 위에 반도체 기판의 실장 시, 기판과 땜납의 접합성을 확보하기 위한 Ni층이 형성된다. 또한, 상기 Ni층의 접합성 개선을 위하여, Ni층의 표면 산화 방지의 관점에서, Ag층이 형성되게 된다. 이와 같은 Ti층/Ni층/Ag층의 다층 구조의 이면 전극을 적용한 반도체 장치의 예로서는, 예를 들어 특허문헌 1에 기재된 것을 들 수 있다. 또한, 이면 전극의 전극 구조로서는, 상기 3층 구조가 기본이지만, 반도체 기판을 구성하는 Si에 대해 전자 장벽이 낮은 Al 등의 금속을 포함하는 콘택트층이 Ti층의 하지층으로서, 추가적으로 형성되는 경우가 있다.
일본 특허 공개 제2003-347487호 공보
상기와 같은 다층 구조의 이면 전극을 구비하는 반도체 기판이 실장된 파워 모듈 등에 있어서는, 소형화가 진행되는 한편 고출력화도 진행되고 있다. 이 경향에 의해, 탑재된 반도체 장치의 온도는 상승하게 되어, 그 내구성이 염려되는 바이다. 이와 같은 반도체 장치의 온도 상승에 대해서는, 기판에 실장되는 히트 싱크의 방열성 향상 등의 대책이 검토되고 있지만, 전극 구조의 개선도 유효하다고 생각된다.
전극 구조의 개선의 방향성으로서는, 특히, 상기한 다층 구조의 이면 전극에 관한 것이며, Ni층과 Ag층과의 밀착성의 향상이 과제가 되고 있다. 본 발명자들의 검토에서는, 모듈의 사용 과정에서 Ni층과 Ag층의 사이에서 박리가 생겨, 고장의 원인이 되는 경우가 있다. 이와 같은 박리에 의한 전극 파괴는, 지금까지도 문제가 될 수 있는 현상이었지만, 앞으로의 고출력화된 반도체 장치에 있어서는, 한층 심각한 문제가 된다고 생각된다.
본 발명은 이상과 같은 배경 하에 이루어진 것이며, 반도체 기판의 이면 전극의 전극 구조에 관한 것이며, Ni층 근방에서 생기는 박리에 의한 전극 파괴가 생기기 어려운 것을 제공한다. 그리고, 그러한 전극 구조의 제조 방법에 관해서도 분명히 한다.
상기 과제를 해결하는 본원 발명은, 반도체 기판의 이면측에 형성되고, 상기 반도체 기판으로부터 Ti층/Ni층/Ag 합금층의 순서로 각 금속층이 적층된 다층 구조를 갖는 이면 전극의 전극 구조이며, 상기 Ag 합금층은, Ag와, Sn, Sb, Pd 중 어느 것으로부터 선택되는 첨가 금속 M과의 합금으로 이루어지고, 상기 이면 전극을, X선 광전자 분광 분석 장치에 의해 상기 Ag 합금층으로부터 상기 Ni층까지 깊이 방향으로 원소 분석했을 때, Ni층과 Ag 합금층의 경계에, Ni, Ag, 첨가 원소 M의 모든 금속 유래의 스펙트럼이 검출 가능하게 되는 중간 영역이 관찰 가능한 상태로 되어 있고, 또한, Ni, Ag, 첨가 원소 M의 모든 금속 유래의 스펙트럼에 기초하여, 상기 중간 영역에서의 각 금속의 함유량(원자％)을 환산했을 때, 첨가 원소 M의 함유량의 최댓값이 5원자％ 이상인, 이면 전극의 전극 구조이다.
본 발명자들에 의하면, Ni과 Ag의 조합은, 밀착성의 관점에서 보면, 본래, 바람직한 금속의 조합은 아니다. 통상, 대부분의 금속은, 스퍼터링법, 진공 증착법, 도금법, CVD법 등의 박막 제조 기술에 의해 적층시켰을 때, 어느 정도의 밀착성을 갖는다. 단, 모든 조합이 그렇다고는 할 수 없고, 밀착성이 부족한 금속의 조합도 존재한다. Ni와 Ag의 조합에 있어서도, 상기 방법으로 이면 전극을 제조한 직후에 있어서는 결함이나 박리가 용이하게 생길 일은 없다. 그러나, 본래는 밀착성이 높은 조합은 아니므로, 고온 분위기에 있어서는 박리가 생기기 쉬워진다.
본 발명에 관한 이면 전극의 전극 구조는, Ni층의 위에 형성되는 금속층의 재료를, Ag(순Ag)로부터 소정의 첨가 원소 M을 포함하는 Ag 합금으로 변경함과 함께, Ni층과 Ag 합금층의 사이의 계면 상태가 적절하게 되어 있다. 이면 전극에 대해, 이와 같은 재질 변경과 구조변경을 실시한 결과, 박리가 생기기 어려운 다층 구조를 갖는 이면 전극이 얻어진다. 이하, 본 발명에 관한 이면 전극에 대해, 보다 구체적으로 설명한다.
본 발명의 전극 구조는, 복수의 금속층으로 이루어지고, 반도체 기판의 이면 전극에 채용된다. 그것들의 금속층은, 반도체 기판으로부터 Ti층/Ni층/Ag 합금층의 순서로 적층된다. 이 적층의 순서 및 Ti층 및 Ni층의 기술적 의의는, 기본적으로 종래 기술과 동일하다.
또한, Ag 합금층의 기술적 의의도, 종래의 이면 전극과 동일하다. 본 발명에 있어서, Ag(순Ag)으로부터 Ag 합금으로 바꾼 것은 후술하는 중간 영역을 의도적으로 형성시켜, Ni층에 대한 밀착성을 향상시키기 위함이다. 또한, Ag 합금층은, 이면 전극의 제조 공정에 있어서, 중간 영역에서의 원소 M의 공급원으로서 작용되기도 한다.
Ag 합금층은, Ag과, Sn, Sb, Pd 중 어느 것으로부터 선택되는 첨가 금속 M과의 합금(Ag-M 합금)으로 이루어진다. 이들 3종의 금속종이 적용되는 것은, 본 발명자에 의한 구체적인 검토로부터, Ni층과의 밀착성을 확보하는데 효과를 발휘할 수 있기 때문이다.
그리고, 본 발명에 관한 전극 구조에서는, Ag 합금층과 Ni층의 경계에 있어서, 그들 금속층의 구성 원소가 특정 조건으로 공존하는 중간 영역이 관찰된다. 이 중간 영역이란, X선 광전자 분광 분석 장치(XPS)에 의해, 이면 전극을 Ag 합금층으로부터 Ni층까지 깊이 방향의 원소 분석을 했을 때, Ni층과 Ag 합금층의 경계에 있어서, Ni, Ag, 첨가 원소 M에서 유래하는 스펙트럼의 모두가 동시에 검출되는 영역이다.
XPS는, 측정 대상인 시료에 대해 X선 조사했을 때 방출되는 광전자의 에너지에 기초하여, 시료의 구성 원소와 전자 상태(결합 에너지)를 측정하는 분석 장치이다. 그리고, XPS는, 측정 부위에 대해 우수한 정성 분석 및 정량 분석을 행할 수 있는 분석 장치이다. 또한, XPS에서는, 장치 내에서 시료에 대해, 에칭(아르곤 이온 등에 의한 스퍼터링)과 측정을 교대로 반복하여 얻어진 스펙트럼 정보를 분석함으로써, 시료의 깊이 방향의 조성·상태를 평가할 수 있다.
본 발명에 있어서도, XPS를 적용함으로써, Ni, Ag, 첨가 원소 M의 모든 금속 유래의 스펙트럼을 측정하여, 그들에 기초하여 중간 영역에서의 각 금속의 함유량(원자％)을 측정할 수 있다. 본 발명에 있어서의 중간 영역에 있어서는, Ni, Ag, 첨가 원소 M의 스펙트럼은, 각각 독립된 변화를 갖지만, 첨가 원소 M에 관해서는 대칭성이 있는 대략 산형 곡선형의 변화를 나타낸다.
그리고, 본 발명에 관한 이면 전극에서는, 상기 첨가 원소 M의 대칭성이 있는 대략 산형 곡선형의 스펙트럼 피크가 나타내는 최댓값이 5원자％ 이상인 것을 요한다. 중간 영역에서의 첨가 원소 M 최대량이 5원자％ 미만이면, 순Ag으로 바꾸어 Ag 합금층을 적용해도 Ni층에 대한 밀착성이 부족하여, 박리의 가능성이 생긴다. 그리고, 중간 영역에서의 첨가 원소 M의 최대량이 5원자％ 이상으로부터 증대하게 되면, Ag 합금층의 박리 방지 효과가 커진다. 이 첨가 원소 M의 최대량은, 7원자％ 이상으로 되어 있는 것이 바람직하다. 또한, 중간 영역에서의 첨가 원소 M의 최대량의 상한으로서는 40원자％ 이하로 하는 것이 바람직하다. 중간 영역에서의 첨가 원소 M 함유량이 과잉이 되어도, Ag 합금층과 Ni층에 대한 밀착성은 저하될 가능성이 있다. 또한, 이 중간 영역의 두께는, 40㎚ 이상 150㎚ 이하가 바람직하고, 70㎚ 이상 150㎚ 이하인 것이 더 바람직하다.
그리고, 첨가 원소 M은, Sn, Sb, Pd 중 어느 것으로부터 선택되는 금속 원소이다. 본 발명자들의 검토에 의하면, Ag 합금층의 박리 방지의 효과는, 이들 첨가 원소에 따라 발휘되고 있다. Ag 합금층과 Ni층의 경계 부근에서, 이들 첨가 원소가 존재하여 Ag, Ni과 함께 중간 영역을 형성하고 있는 경우에 있어서 밀착성이 확보된다.
이상 설명한 중간 영역은, 이면 전극의 Ni층과 Ag 합금층의 사이에 형성된다. 여기서, Ag 합금층은, 종래 기술에 있어서의 Ag층과 동일 기능을 갖는 금속층이며, Ni층의 표면 산화를 방지한다. 이 Ag 합금층은, 상기 첨가 원소 M을 1.5원자％ 이상 4.5원자％ 이하 포함하는 Ag 합금으로 이루어진다. 또한, Ag 합금층의 두께는, 50㎚ 이상 1000㎚ 이하인 것이 바람직하다. 50㎚ 미만이면 Ni층의 산화 방지 효과가 불충분해지며, 1000㎚를 초과하면 응력이 커져, Ni층으로부터의 박리가 새로운 요인이 될 가능성이 있다.
Ag 합금층은, Ni층의 표면 위에 형성된다. Ni층의 기술적 의의는 종래 기술과 같이, 반도체 기판 실장 시의 땜납과의 접합성을 확보하기 위해서이다. 그 두께는, 200㎚ 이상 7000㎚ 이하로 하는 것은 바람직하다.
그리고, Ni층은, Ti층의 표면 위에 형성된다. Ti층의 기술적 의의는 종래 기술과 같이, 반도체 기판 위에 기판과의 밀착성 개선과 전기적 오믹 접합을 확립시키기 위해서이다. Ti층의 두께는, 20㎚ 이상 1000㎚ 이하로 하는 것이 바람직하다.
이상 설명한 전극 구조를 갖는 이면 전극은, 반도체 기판의 이면에 형성된다. 반도체 기판은, Si, SiC, GaN 등의 반도체로 구성된다. 또한, 반도체 기판 위에, Al 등의 금속층을 콘택트층으로서 형성하여, 거기에 본 발명의 이면 전극(Ti층/Ni층/Ag 합금층)을 형성해도 된다.
다음에, 본 발명에 관한 이면 전극의 전극 구조의 제조 방법에 대해 설명한다. 본 발명의 이면 전극의 제조 방법은, 기본적으로, 종래의 이면 전극의 제조 방법에 유사하다. 즉, 본 발명에서는, 반도체 기판에 Ti층, Ni층을 순차 형성하고, 또한, Ag 합금층을 형성한다. 단, 본 발명의 이면 전극은, Ni층과 Ag 합금층과의 사이에 중간 영역을 갖기 때문에, 그 형성을 위한 공정이 필요해진다. 여기서, 중간 영역의 형성 공정에 대해서는, 몇가지 방법이 있다.
제1 방법으로는, 먼저 Ti층/Ni층/Ag 합금층의 3층 구조의 전극을 제조하고, 그 후, Ag 합금층으로부터 첨가 원소 M을 Ni층과의 계면에 공급하여 중간 영역을 형성하는 방법을 들 수 있다. 이 방법은, 첨가 원소 M이 Sn 또는 Sb인 경우에 유용하다. 즉, 반도체 기판의 이면에 Ti층을 형성하는 공정과, 상기 Ti층 위에 Ni층을 형성하는 공정, 상기 Ni층 위에 Sn 또는 Sb를 2.0질량％ 이상 9.5질량％ 이하 포함하는 Ag 합금으로 이루어지는 Ag 합금층을 형성하는 공정을 포함하고, 또한, 상기 Ag 합금층을 형성한 후, 상기 기판을 100℃ 이상 300℃ 이하로 가열하는 공정을 포함하는 방법이다.
기판 위에, Ti층, Ni층, Ag 합금층을 형성하는 방법에 대해서는, 스퍼터링법, 진공 증착법, 도금법, CVD법 등의 일반적인 박막 제조 기술에 의해 형성할 수 있다. 그 막 두께는, 각 프로세스에 있어서의 공지된 조건으로 제어할 수 있다. 각 금속층의 바람직한 형성 방법은 스퍼터링법이다.
이 이면 전극의 제조 방법에서는, Ni층 위에 Ag 합금층을 형성한 후, 100℃ 이상 300℃ 이하로 가열함으로써, 첨가 원소 M을 Ni층/Ag 합금층 계면에 공급한다. 열처리 온도를 100℃ 이상 300℃ 이하로 하는 것은, 100℃ 미만이면 첨가 원소 M이 충분히 중간 영역으로 공급되지 않기 때문이다. 한편, 300℃를 초과하면 막 내부 구조에 변화가 생겨 막 표면 조도에 대한 영향이 커지기 때문이다. 또한, 이 열처리의 처리 시간은, 15분 이상 120분 이하로 하는 것이 바람직하다. 열처리 분위기는, 대기 중이어도 되고, 환원성 분위기 또는 비산화성 분위기이어도 되고, 진공 중이어도 된다.
이와 같이 Ni층 위에 Ag 합금층을 형성하는 이면 전극의 제조 방법은, 첨가 원소 M이 Sn 또는 Sb인 경우에 유용하다. Sn 또는 Sb가 Ag 합금 중에서 비교적 이동하기 쉬운 원소이므로, Ni층/Ag 합금층 계면에 적절하게 공급할 수 있기 때문이다. 또한, 이 방법으로 형성되는 Ag 합금층의 Sn 또는 Sb의 함유량을 2.0질량％ 이상 9.5질량％ 이하로 하는 것은, 중간 영역에서의 첨가 원소 M의 함유량의 최댓값(XPS에 의한 측정값)을 5원자％ 이상으로 하기 위함이다.
이면 전극을 제조하기 위한 제2 방법은, Ti층/Ni층을 형성하고, 그에 첨가 원소 M의 금속층을 형성한 후, Ag층을 형성하여, 이것을 열처리하여 첨가 원소 M의 금속층으로부터 첨가 원소 M의 일부를 Ag층으로 확산·퇴피시키면서 중간 영역을 형성하는 방법이다. 이 방법은, 첨가 원소 M이 Pd인 경우에 유용하다. 즉, 반도체 기판의 이면에 Ti층을 형성하는 공정과, 상기 Ti층 위에 Ni층을 형성하는 공정을 행하고, 상기 Ni층 위에 Pd 박막을 형성한 후, Ag층을 형성하고, 그 후, 상기 기판을 100℃ 이상 300℃ 이하로 가열하는 공정을 하는 공정을 포함하는 이면 전극의 제조 방법이다.
이 이면 전극의 제조 방법에 있어서는, Ni층 위에 Pd층 및 Ag층을 형성한 후, 100℃ 이상 300℃ 이하로 가열함으로써, 중간 영역을 형성한다. 이 열처리에서는, Pd층으로부터 Pd가 Ag층으로 확산하고, 중간 영역이 형성되는 동시에, Ag층이 Ag 합금층이 된다. 열처리 온도를 100℃ 이상 300℃ 이하로 하는 것은, 100℃ 미만이면 첨가 원소 M의 확산이 충분히 생기지 않기 때문이고, 300℃를 초과하면 막 내부 구조에 변화가 생겨 막 표면 조도에 대한 영향이 커지기 때문이다. 또한, 이 열처리의 처리 시간은, 15분 이상 120분 이하로 하는 것이 바람직하다. 열처리 분위기는, 대기 중이어도 되고, 환원성 분위기 또는 비산화성 분위기이어도 되고, 진공 중이어도 된다.
Ti층, Ni층, 및 Ag층의 형성 방법에 대해서는, 상기 제1 방법과 동일하다. 또한, Pd층에 대해서도 동일한 박막 제조 기술에 의해 형성할 수 있다. 이 방법에 있어서는, Pd층의 두께는, 5㎚ 이상 50㎚ 이하로 하는 것이 바람직하다.
이상에서 설명한 이면 전극의 제조 방법에 있어서, Ag 합금층의 형성이 요구되는 제1 방법에서는, Ag 합금층의 형성 시에 스퍼터링 법의 적용이 바람직하다. 여기서, 스퍼터링법에 의해 Ag 합금층을 형성하기 위한 스퍼터링 타깃으로서는, Sn 또는 Sb를 2.0질량％ 이상 9.5질량％ 이하 포함하는 Ag 합금으로 이루어지고, 상기 Ag 합금의 결정립 평균 입경이 20㎛ 이상 300㎛ 이하이며, 또한, 결정립의 상대 표준 편차(변동)가, 평균 입경에 비해 20％ 이하인 스퍼터링 타깃의 적용이 바람직하다.
이 스퍼터링 타깃은, 구성하는 결정립의 평균 입경에 대해 적합한 입경 범위가 설정되고, 이것에 더하여 각각의 결정립 입경에 대해 변동이 적을 것이 요구된다. 이와 같은 조건을 설정하는 이유는, 평균 입경이 20㎛ 미만이면 제조 비용 증가를 초래해 현실적이지 않다. 한편, 300㎛를 초과하면, 스퍼터 시에 타깃의 소모에 따라 스퍼터 표면의 요철이 커지고, 마이크로 아크 방전이 증가하는 경향이 있다. 또한, 상대 표준 편차(변동)가 평균 입경의 20％를 초과하면 타깃면 내에 있어서의 막 두께 분포가 균일하지 않은 경향이 있다.
결정 입경의 측정 방법으로는, 예를 들어 다음과 같은 방법이 있다. 각 시료의 타깃면으로부터 임의의 부분에서 10㎜ 정도의 직육면체 샘플을 채취하고, 에칭을 하여 결정 입계를 현출시켜, 광학 현미경으로 배율 60배 이상 120배 이하의 사진을 촬영한다. 사진의 배율은 결정립을 계수하기 쉬운 배율을 선택한다. 각 사진에 있어서, 종횡 수직인 방향으로 임의의 위치에서 직선을 1개씩 긋고, 각각의 직선으로 절단된 결정립의 수를 센다. 사진의 종횡 치수를 각 결정립의 수로 나눈 수치를 평균 입경으로 한다.
이상 설명한, 본 발명에 관한 반도체 기판의 이면 전극의 전극 구조는, Ti층/Ni층/Ag 합금층의 다층 구조로 하면서, Ni층과 Ag 합금층의 계면에 있어서, 소정의 방법으로 관찰되는 중간 영역을 구비한다. 본 발명에 따르면, 반도체 기판의 이면 전극에 대해 Ni층으로부터의 Ag 합금층의 박리가 생기기 어려워진다. 이에 의해 각 금속층의 본래의 기능을 유지하면서, 안정된 장치 구동이 가능해진다.
도 1은 제1 실시 형태의 실시예 1(Ti층/Ni층/Ag-Sn 합금층)의 이면 전극에 관한 XPS 분석의 결과를 나타내는 도면.
도 2는 제1 실시 형태의 실시예 3(Ti층/Ni층/Ag-Sb 합금층)의 이면 전극에 관한 XPS 분석의 결과를 나타내는 도면.
도 3은 제2 실시 형태(Ti층/Ni층/Ag-Pd 합금층)의 이면 전극에 관한 XPS 분석의 결과를 나타내는 도면.
이하, 본 발명의 실시 형태에 대해, 이하에 기재하는 실시예에 기초하여 설명한다.
제1 실시 형태: 본 실시 형태에서는, Ti층/Ni층/Ag-Sn 합금층(실시예 1, 2), Ti층/Ni층/Ag-Sb 합금층(실시예 3)의 다층 구조의 전극을 제조하고, 그 구성을 검토했다. 어느 실시예에서도, 다층 구조의 전극의 제조는, 기판으로서 실리콘 기판(치수: 20㎜×20㎜, 두께 625㎛)을 사용하여, 기판 위에 스퍼터링법에 의해 각 금속층을 형성했다. Ti층 및 Ni층의 형성에는, 시판되고 있는 순도 99.9％의 Ti 타깃, Ni 타깃을 사용했다. Ti층, Ni층의 막 두께는, 각각 100㎚, 300㎚로 했다.
Ag 합금층에 대해서는, Ag-7.5질량％ Sn 합금(실시예 1), Ag-9.5질량％ Sn 합금(실시예 2), Ag-5.0질량％ Sb 합금(실시예 3)의 타깃을 사용했다. 이들의 타깃에 대해서는, 평균 입경이 23.3㎛(실시예 1), 164.6㎛(실시예 2), 30.5㎛(실시예 3)였다. 또한, 어느 타깃에 있어서도, 결정립의 상대 표준 편차가 평균 입경에 비해 20％ 이하에 있는 것이 확인되었다. 그리고, 이 타깃을 사용하여, Ag 합금층을200㎚ 형성했다.
Ti층/Ni층/Ag 합금층을 형성 후, 열처리를 행하여 중간 영역을 형성했다. 열처리 조건은, 온도 250℃로 하여 대기 중에서 60분간 가열했다. 이 열처리에 의해, 중간 영역을 갖는 Ti층/Ni층/Ag 합금층의 3층 구조의 전극을 제조했다.
그리고, 제조한 각 실시예의 다층 구조의 전극에 대해 XPS 분석을 행하여, 중간 영역의 구성을 검토했다. XPS 분석은, 각 실시예의 전극에 대해, Ag 합금층 성막 직후, 열처리 후, PCT 시험 후의 각 단계에서 행했다.
XPS 분석은, 분석 장치로서 PHI Quantera SXM(울백 파이 가부시키가이샤제)을 사용하여, 분석 조건을 이하와 같이 했다.
·측정 영역: 500㎛×500㎛
·빔 직경: φ 100㎛
·측정 모드: 「100μ 20W 15kV」 선택
「펄스 에너지 선택」으로서「High 4」 선택
·측정 시간: 각 지정 원소의 선택 궤도수×4사이클 분으로 한다.
·원소 지정: Ag(3d), Ni(2p), Ti(2p), Si(2p), C(1s), O(1s), Sn(3d5), Sb(3d5)
·스퍼터링 조건: 사이클수 140
스퍼터 레이트: 2kV 2㎜×2㎜
스퍼터 시간: 60s/사이클
상기 조건으로 얻어진 분석 데이터는, 해석 소프트웨어 「Multipak」에 의해, 이하의 수순으로 해석하여 조성(원자％)의 프로파일을 작성했다.
(1) 측정 데이터로부터, 각 원소별로 백그라운드를 펼친다.
이 때, 각 원소의 선택 에너지 범위[eV]를 이하의 범위로 지정한다.
·Ag(3d): (i) 368eV 부근, (ⅱ) 374eV 부근의 두 피크가 존재하지만, 이들을 통합하여 지정한다. 지정 범위는, (i)의 피크 위치에서 -2eV 내지 (ⅱ)의 피크 위치에서 +3eV로 한다.
·Ni(2p): 852eV 부근의 피크만 지정한다. 지정 범위는, 피크 위치에서 -2.0eV 내지 +2.5eV로 한다.
·Ti(2p): 454eV 부근의 피크만 지정한다. 지정 범위는, 피크 위치에서 -1.0eV 내지 +3.0eV로 한다.
·Si(2p): 99eV 부근의 피크만 지정한다. 지정 범위는, 피크 위치에서 ±1.0eV로 한다.
·C(1s): 285eV 부근의 피크만 지정한다. 지정 범위는, 피크 위치에서 ±0.5eV로 한다.
·O(1s): 530eV 부근의 피크만 지정한다. 지정 범위는, 피크 위치에서 ±0.5eV로 한다.
·Sn(3d5): 485eV 부근의 피크와 487eV 부근의 피크를 합쳐 함께 지정한다. 지정 범위는, 485eV 부근의 피크 위치에서 -2.5eV 내지 487eV 부근의 피크 위치에서 +3.0eV로 한다.
·Sb(3d5): 528eV 부근의 피크와 530eV 부근의 피크를 합쳐 함께 지정한다. 지정 범위는, 528eV 부근의 피크 위치에서 -2.5eV 내지 530eV 부근의 피크 위치 +3.5eV로 한다.
(2) 각 원소에 대한 백그라운드의 범위를 지정 후, 측정 데이터에 반영시켜 보정한다.
(3) 보정 후의 측정 데이터로부터 원자％를 산출한다.
(4) 계산 데이터를 추출하여, 스퍼터링 깊이에 따른 조성의 프로파일을 작성한다.
본 실시 형태에서는, 기판(20㎜×20㎜)의 중심 부분에 대해 분석을 했다. 상기 분석 시의 측정 영역(500㎛×500㎛)이나 분석 시의 스퍼터 조건(2kV 2㎜×2㎜)을 고려하면, 본 발명에 관한 이면 전극의 구성 특정 시에는, 10㎜×10㎜의 영역마다 1점의 분석을 하는 것이 바람직하다. 본 실시 형태의 분석 시에는, 스퍼터링에 의한 에칭 흔적이 5㎜×5㎜ 정도에까지 미친다고 예측되므로, 10㎜×10㎜의 영역에 대해 1점(중심 부분)의 분석을 하면 충분하다고 할 수 있다.
또한, 실제의 반도체 장치에 있어서도, 본 실시 형태에서 사용한 기판과 같거나, 그 이하의 치수의 기판의 적용예가 많아지고 있다. 따라서, 상기 조건에 의한 경우, 다이싱 가공되기 전의 반도체 장치용 기판에 대해, 임의의 1점으로 분석을 하는 것이 바람직하다고 예측된다.
이상 설명한 분석 조건에 기초하여, XPS 분석을 했을 때의 프로파일(스퍼터 사이클(깊이)에 대한 조성(원자％))을 도 1(실시예 1), 도 2(실시예 3)에 도시한다. 도 1의 실시예 1(Ti층/Ni층/Ag-Sn 합금층)의 구조에 대해 살펴 보면, Ag 합금을 성막 후, 열처리에 의해 Ni층과 Ag 합금층의 계면에, Ni, Ag, Sn의 각 원소를 포함하며, 또한, Sn의 함유량이 대략 산형상의 피크를 갖는 영역이 형성되는 것을 알 수 있다. 이 영역이 중간 영역이며, 이 경우의 Sn 함유량의 피크(최댓값)는, 12.7원자％가 되어 있다. 이 실시예 1의 전극에서는, Ag-7.5질량％ Sn 합금(Ag-6.9원자％ Sn 합금)의 Ag 합금층을 형성 후, 열처리하여 중간 영역이 형성된다. 이 열처리의 결과, Ag 합금층은, Ag-4.0원자％ Sn 합금으로 되어 있어, 조성이 변화함이 확인되었다.
그리고, XPS 프로파일로부터, 실시예 1의 중간 영역의 두께를 측정했다. 중간 영역의 두께는, Ni, Ag, 첨가 원소 M의 모두가 검출되는 영역의 폭(사이클수)과, 각 금속에 대해 추정되는 사이클당 에칭 깊이로부터 산출했다. 그 결과, 실시예 1의 중간 영역의 두께는 80㎚이며, 적합 범위 내(40㎚ 이상 150㎚ 이하)에 있는 것이 확인되었다.
또한, 도 2에 도시하는 바와 같이, 실시예 1과 동일한 결과가, 실시예 3(Ti층/Ni층/Ag-Sb 합금층)에서도 관찰되었다. 실시예 3에 있어서의 중간 영역의 첨가 원소 M(Sb)의 함유량의 피크(최댓값)는, 12.4원자％가 되어 있다. 또한, 실시예 3에서는, Ag-5.0질량％ Sb 합금(Ag-4.5원자％ Sb 합금)의 Ag 합금층을 형성 후, 열처리하여 중간 영역을 형성했다. 이 열처리의 결과, Ag 합금층은, Ag-2.4원자％ Sb의 조성으로 변화하고 있었다. 또한, 실시예 3의 중간 영역 두께를 산출한바, 100㎚이며 적합 범위 내(40㎚ 이상 150㎚ 이하)에 있는 것이 확인되었다.
또한, 실시예 2(Ti층/Ni층/Ag-Sn 합금층)에 대해서도, 중간 영역의 조성, 두께를 측정했다. 실시예 2의 중간 영역의 첨가 원소 M(Sn)의 함유량의 피크(최댓값)는, 21.9원자％였다. 중간 영역의 두께는 80㎚였다.
다음에, 각 실시예에 관한 전극에 대해, 가속 가열 시험인 PCT 시험(프레셔 쿠커 시험: 포화 가압 증기 시험)을 행하고, Ni층/Ag 합금층의 밀착성을 평가했다. PCT 시험에서는, 전극을 형성한 기판을 온도 120℃, 상대 습도(RH) 100％, 2atm의 분위기 중에 96시간 폭로했다. 그리고, 폭로 후의 전극에 대해, Ag 합금층의 박리 유무를 검토했다.
본 실시 형태에서의 각 실시예의 이면 전극에 대해, 중간 영역에서의 첨가 원소 M(Sn, Sb)의 함유량의 최댓값, PCT 시험의 결과(박리 유무)를 표 1에 나타낸다.
표 1로부터 알 수 있는 바와 같이, 각 실시예에 있어서의 이면 전극은, 규정량인 5원자％ 이상의 첨가 원소 M을 포함하는 중간 영역을 갖는다. 그리고, 각 실시예에 있어서의 이면 전극은, PCT 시험에 의해서도 Ag 합금층의 박리가 없고, Ni층과 양호한 밀착성을 갖는 것이 확인되었다.
또한, Ag 합금층의 Ni층에 대한 밀착성을 확인하기 위해서, Ag 합금층의 박리 강도를 측정했다. 박리 강도의 측정은, 다이플라 윈테스 가부시키가이샤제 「사이커스 NN형」시험 장치를 사용했다. 이 측정에서는, 이면 전극의 표면층(Ag 합금층)으로부터, Ni 합금층의 계면에 걸쳐, 예리한 절삭날로 저속으로 절삭을 행하여 표면층을 박리한다. 이 과정에서 절삭날에 관한 수평력과 수직력, 수직 변위를 측정하여 표면층의 박리 강도를 산출한다. 본 실시 형태에서는, 이하의 조건을 적용했다.
·측정 모드: 정속도 모드
·수평 속도: 40㎚/sec
·수직 속도: 2㎚/sec
·절삭날: 단결정 다이아몬드(날 폭 0.3㎜, 레이크각 20°, 여유각 10°)
이 박리 강도의 측정은, 실시예 2(Ti층/Ni층/Ag-Sn 합금층)의 PCT 시험 후의 것에 대해 행했다. 또한, 비교를 위해, 종래 기술의 이면 전극, 즉, Ti층/Ni층/Ag층의 구성을 갖는 이면 전극(PCT 시험 후)에 대해서도 동일 측정을 행했다. 이 결과를 표 2에 나타낸다.
표 2로부터 명백한 바와 같이, 본 실시 형태에서의 이면 전극은 Ag 합금층의 박리 강도가 높고, 종래의 이면 전극의 Ag층의 4배 이상의 박리 강도를 갖는다.
제2 실시 형태: 본 실시 형태에서는, 첨가 원소 M으로서 Pd를 적용한 이면 전극(Ti층/Ni층/Ag-Pd 합금층)을 작성했다. 이 다층 구조의 전극의 제조에서는, 먼저, 제1 실시 형태와 동일한 기판에 스퍼터링법으로 Ti층 및 Ni층을 형성했다. Ti층, Ni층의 막 두께는, 각각 100㎚, 300㎚로 했다.
그리고, 본 실시 형태에서는, Ni층의 표면에 Pd 박막을 형성하고, 그 후, Ag층을 형성하여 열처리함으로써, 중간 영역 및 Ag 합금층을 형성했다. Pd 박막과 그 후의 Ag층의 형성은, 스퍼터링법에 의해 행하고, Pd 박막을 20㎚, Ag층을 500㎚ 형성했다.
Ti층/Ni층/Pd박막/Ag층을 형성 후, 열처리를 행하여 중간 영역을 형성해 이면 전극으로 했다. 열처리 조건은, 온도 250℃로 하여 대기 중에서 60분간 가열했다. 이 열처리에 의해, 중간 영역을 갖는 Ti층/Ni층/Ag 합금층의 3층 구조의 전극을 제조했다.
본 실시 형태에 관한 이면 전극에 대해서도, 제1 실시 형태와 마찬가지로, PCT 시험과 XPS 분석을 했다. XPS 분석의 조건은, 제1 실시 형태와 마찬가지로 했지만, 분석 원소의 지정은, Ag(3d), Ni(2p), Ti(2p), Si(2p), C(1s), O(1s) 이외에도 Pd(3d)로 했다. 또한, 측정 데이터의 해석에 있어서, 백그라운드 보정을 위한 선택 에너지 범위는, Pd(3d): 335eV 부근의 피크와 340eV 부근의 피크를 합쳐 함께 지정한다. 지정 범위는, 335eV 부근의 피크 위치에서 -2.5eV 내지 340eV 부근의 피크 위치에서 +5.0eV로 했다.
제2 실시 형태의 이면 전극에 관한 XPS 분석의 결과를 도 3에 도시한다. 이 실시 형태에 관한 전극의 경우, Pd 박막 형성으로부터 Ag층 형성 후의 상태에 있어서 Ni층의 계면 부근에서 Pd의 높은 피크가 보이지만, 열처리에 의해 Pd 함유량이 저하되어 완만한 피크가 되어 있다. 그만큼, Ag층으로의 Pd의 확산이 생겨, Ag 합금층이 형성되어 있다. 이 열처리에 의해 형성된 중간 영역의 Pd 함유량의 피크는, 16.5원자％였다. Ag 합금층은, Ag-2.3원자％ Pd의 조성으로 되어 있다. 그리고, 이 제2 실시 형태의 이면 전극에 있어서도, PCT 시험 후 Ag 합금층의 박리 없는 양호한 상태인 것이 확인되었다.
본 실시 형태에서도 XPS 분석의 프로파일에 기초하여, 중간 영역의 두께를 산출했다. 그 결과, 중간 영역인 것은 두께 80㎚로 산출되어, 적합 범위 내에 있는 것이 확인되었다.
제3 실시 형태: 본 실시 형태에서는, 첨가 원소 M을 Sn으로 하면서, 중간 영역의 조성(첨가 원소 M의 함유량의 최댓값)의 다른 이면 전극(Ti층/Ni층/Ag-Sn 합금층)을 제조했다. 먼저, 제1 실시 형태와 마찬가지로, 실리콘 기판에 Ti층 및 Ni층을 스퍼터링법으로 형성했다. Ti층, Ni층의 막 두께는, 각각 100㎚, 300㎚로 했다.
본 실시 형태에서는, Ag-5.0질량％ Sn 합금(실시예 4), Ag-Sn 합금층 형성을 위해, Ag-1.7질량％ Sn 합금(비교예 1)의 타깃을 사용했다. 이들의 타깃에 대해서는, Ag 합금의 평균 입경이 모두 20㎛ 이상 300㎛ 이하의 범위 내인 것이 확인되어 있다.
Ti층/Ni층/Ag-Sn 합금층을 형성 후, 제1 실시 형태와 마찬가지로, 열처리를 행하여 중간 영역을 형성했다. 열처리 조건은, 온도 250℃로 하여 대기 중에서 60분간 가열했다.
그리고, 각 실시예, 비교예의 전극에 대해, XPS 분석을 행하여, 중간 영역에서의 최대 Sn 함유량 및 중간 영역의 두께를 측정했다. 또한, 제1 실시 형태와 마찬가지로, PCT 시험을 행하고, Ni층/Ag 합금층의 밀착성을 평가했다. 그 결과를 표 3에 나타낸다. 또한, 표 3에는, 제1 실시 형태의 실시예 1, 2의 결과도 함께 나타냈다.
표 3으로부터, 첨가 원소 M(Sn)의 농도 낮은 Ag 합금층을 적용한 비교예 1의 전극은, 중간 영역에서의 Sn 함유량의 최댓값도 기준(5원자％) 이하였다. 그리고, PCT 시험의 결과, 박리가 생겼다. 한편, 실시예 4의 중간 영역에서의 Sn 함유량의 최댓값은, 실시예 1, 2와 비교하면 낮아졌지만, 기준값 이상으로 박리는 생기지 않았다.
본 발명에 관한 반도체 기판의 이면 전극의 전극 구조는, Ti층/Ni층/Ag 합금층의 다층 구조를 갖고, Ni층과 Ag 합금층의 사이에 있어서 우수한 밀착성을 발휘한다. 본 발명에 따르면, 이면 전극을 구성하는 각 금속층의 기능을 유지하면서 안정된 장치 구동이 가능해진다. 본 발명에 대해서는, MOSFET나 IGBT와 같은 파워 파워 모듈 등의 반도체 장치에 대한 응용이 기대된다.

Claims (8)

  1. 반도체 기판의 이면측에 형성되고, 상기 반도체 기판으로부터 Ti층/Ni층/Ag 합금층의 순서로 각 금속층이 적층된 다층 구조를 갖는 이면 전극의 전극 구조이며,
    상기 Ag 합금층은, Ag와, Sn, Sb, Pd 중 어느 것으로부터 선택되는 첨가 금속 M과의 합금으로 이루어지고,
    상기 Ag 합금층은, 첨가 원소 M을 1.5원자％ 이상 4.5원자％ 이하 포함하는 Ag 합금이며,
    상기 Ag 합금층의 두께는, 50㎚ 이상 1000㎚ 이하이고,
    상기 이면 전극을, X선 광전자 분광 분석 장치에 의해 상기 Ag 합금층으로부터 상기 Ni층까지 깊이 방향으로 원소 분석했을 때, Ni층과 Ag 합금층의 경계에, Ni, Ag, 첨가 원소 M의 모든 금속 유래의 스펙트럼이 검출 가능하게 되는 중간 영역이 관찰 가능한 상태로 되어 있고,
    또한, Ni, Ag, 첨가 원소 M의 모든 금속 유래의 스펙트럼에 기초하여, 상기 중간 영역에서의 각 금속의 함유량(원자％)을 환산했을 때, 첨가 원소 M의 함유량의 최댓값이 5원자％ 이상인, 이면 전극의 전극 구조.
  2. 제1항에 있어서, 중간 영역에서의 첨가 원소 M의 함유량의 최댓값이 7원자％ 이상인, 이면 전극의 전극 구조.
  3. 제1항 또는 제2항에 있어서, 중간 영역의 두께가 40㎚ 이상 150㎚ 이하인, 이면 전극의 전극 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, Ni층의 두께는, 200㎚ 이상 7000㎚ 이하인, 이면 전극의 전극 구조.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, Ti층의 두께는, 20㎚ 이상 1000㎚ 이하인, 이면 전극의 전극 구조.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 이면 전극의 전극 구조의 제조 방법이며,
    첨가 원소 M은 Sn 또는 Sb이고,
    반도체 기판의 이면에 Ti층을 형성하는 공정과, 상기 Ti층 위에 Ni층을 형성하는 공정, 상기 Ni층 위에 Sn 또는 Sb를 2.0질량％ 이상 9.5질량％ 이하 포함하는 Ag 합금으로 이루어지는 Ag 합금층을 형성하는 공정을 포함하고,
    또한, 상기 Ag 합금층을 형성한 후, 상기 기판을 100℃ 이상 300℃ 이하로 가열하는 공정을 포함하는, 전극 구조의 제조 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 기재된 이면 전극의 전극 구조의 제조 방법이며,
    첨가 원소 M은 Pd이고,
    반도체 기판의 이면에 Ti층을 형성하는 공정과, 상기 Ti층 위에 Ni층을 형성하는 공정을 행하고,
    상기 Ni층 위에 Pd 박막을 형성한 후, Ag층을 형성하고,
    그 후, 상기 기판을 100℃ 이상 300℃ 이하로 가열하는 공정을 포함하는, 전극 구조의 제조 방법.
  8. 제6항에 기재된 이면 전극의 전극 구조의 제조 방법에서 사용되고, Ag 합금층을 형성하기 위한 스퍼터링 타깃이며,
    Sn 또는 Sb를 2.0질량％ 이상 9.5질량％ 이하 포함하는 Ag 합금으로 이루어지고,
    상기 Ag 합금의 결정립 평균 입경 20㎛ 이상 300㎛ 이하이며, 또한, 결정립의 상대 표준 편차가, 평균 입경에 비해 20％ 이하인, 스퍼터링 타깃.
KR1020227008278A 2016-12-22 2017-12-19 반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃 KR20220035992A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2016-249100 2016-12-22
JP2016249100 2016-12-22
KR1020197020816A KR20190095407A (ko) 2016-12-22 2017-12-19 반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃
PCT/JP2017/045551 WO2018117104A1 (ja) 2016-12-22 2017-12-19 半導体基板の裏面電極の電極構造及びその製造方法、並びに、該電極構造の製造に供されるスパッタリングターゲット

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197020816A Division KR20190095407A (ko) 2016-12-22 2017-12-19 반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃

Publications (1)

Publication Number Publication Date
KR20220035992A true KR20220035992A (ko) 2022-03-22

Family

ID=62626567

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197020816A KR20190095407A (ko) 2016-12-22 2017-12-19 반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃
KR1020227008278A KR20220035992A (ko) 2016-12-22 2017-12-19 반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197020816A KR20190095407A (ko) 2016-12-22 2017-12-19 반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃

Country Status (8)

Country Link
US (1) US11501974B2 (ko)
EP (1) EP3561856B1 (ko)
JP (1) JP6944956B2 (ko)
KR (2) KR20190095407A (ko)
CN (1) CN110100305A (ko)
RU (1) RU2718134C1 (ko)
TW (1) TWI675481B (ko)
WO (1) WO2018117104A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034016B (zh) * 2019-03-25 2022-03-29 华中科技大学 一种半导体芯片正面铝层可焊化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347487A (ja) 2002-05-29 2003-12-05 Nec Kansai Ltd 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366351B1 (ko) * 2001-01-02 2002-12-31 삼성에스디아이 주식회사 태양전지의 후면전극부 형성방법
JP2004186438A (ja) * 2002-12-03 2004-07-02 Sanken Electric Co Ltd 半導体素子およびその製造方法
JP2007273744A (ja) * 2006-03-31 2007-10-18 Stanley Electric Co Ltd Ｌｅｄ用共晶基板及びその製造方法
JP2007288032A (ja) * 2006-04-19 2007-11-01 Sanken Electric Co Ltd 半導体基板の表面処理装置及び製造方法並びに硫黄の発生源
JP5179766B2 (ja) * 2007-03-08 2013-04-10 スタンレー電気株式会社 半導体発光装置およびその製造方法
KR101578356B1 (ko) * 2009-02-25 2015-12-17 엘지전자 주식회사 후면전극형 태양전지 및 그 제조방법
KR101070071B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 후면 전극형 태양전지 제조방법
JP5830907B2 (ja) * 2011-04-06 2015-12-09 三菱マテリアル株式会社 導電性膜形成用銀合金スパッタリングターゲットおよびその製造方法
JP5298233B2 (ja) * 2011-10-04 2013-09-25 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料及びその製造方法
JP2013177667A (ja) * 2012-02-02 2013-09-09 Kobe Steel Ltd 反射膜および／または透過膜、もしくは電気配線および／または電極に用いられるＡｇ合金膜、並びにＡｇ合金スパッタリングターゲットおよびＡｇ合金フィラー
RU2496166C1 (ru) * 2012-02-02 2013-10-20 Закрытое акционерное общество "Монокристалл" (ЗАО "Монокристалл") Токопроводящая серебряная паста для тыльного электрода солнечного элемента
JP5275504B1 (ja) * 2012-06-15 2013-08-28 Ｊｘ日鉱日石金属株式会社 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品
WO2014017238A1 (ja) * 2012-07-25 2014-01-30 Jx日鉱日石金属株式会社 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品
TWI488733B (zh) * 2012-10-04 2015-06-21 Jx Nippon Mining & Metals Corp Metal material for electronic parts and manufacturing method thereof
JP6151089B2 (ja) * 2013-05-31 2017-06-21 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347487A (ja) 2002-05-29 2003-12-05 Nec Kansai Ltd 半導体装置

Also Published As

Publication number Publication date
JPWO2018117104A1 (ja) 2019-10-24
RU2718134C1 (ru) 2020-03-30
EP3561856A1 (en) 2019-10-30
KR20190095407A (ko) 2019-08-14
EP3561856B1 (en) 2024-04-03
US11501974B2 (en) 2022-11-15
TWI675481B (zh) 2019-10-21
TW201842669A (zh) 2018-12-01
US20190393043A1 (en) 2019-12-26
CN110100305A (zh) 2019-08-06
EP3561856C0 (en) 2024-04-03
WO2018117104A1 (ja) 2018-06-28
JP6944956B2 (ja) 2021-10-06
EP3561856A4 (en) 2020-03-11

Similar Documents

Publication Publication Date Title
JP4466925B2 (ja) フレキシブル銅基板用バリア膜及びバリア膜形成用スパッタリングターゲット
EP3196929B1 (en) Method of manufacturing bonded body, method of manufacturing power module substrate with heat sink, and method of manufacturing heat sink
JP6499545B2 (ja) 金属セラミック接合基板及び、その製造方法
US11047038B2 (en) Metallization for a thin-film component, process for the production thereof and sputtering target
JP2010502841A (ja) 非常に小さな結晶粒径と高エレクトロマイグレーション抵抗とを有する銅スパッタリングターゲットおよびそれを製造する方法
WO2015076128A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2016093067A1 (ja) 電極構造
JP2016111227A (ja) 半導体装置
KR20220035992A (ko) 반도체 기판의 이면 전극의 전극 구조 및 그의 제조 방법, 그리고 해당 전극 구조의 제조에 제공되는 스퍼터링 타깃
JP4485570B2 (ja) フレキシブル銅基板用バリア膜及びバリア膜形成用スパッタリングターゲット
JPWO2015145815A1 (ja) 半導体装置、半導体装置の製造方法
JP7197703B2 (ja) 接合基板および接合基板の製造方法
JP2015203148A (ja) 銅合金材、セラミック配線基板及びセラミック配線基板の製造方法
JP2020150254A (ja) 放熱板材
US20120111927A1 (en) Aluminum bond pads with enhanced wire bond stability
TW201405679A (zh) 施加用於晶圓級封裝的最終金屬層之方法與相關裝置
JP2020077833A (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
CN108508517A (zh) 用于深紫外线的反射膜及其制备方法、反射件和led装置
JP7487739B2 (ja) 半導体チップ及び半導体チップの製造方法
US9054080B2 (en) Method for the production of an electronic component and electronic component produced according to this method
JP5856505B2 (ja) ヒートシンクおよびその製造方法
TW201920724A (zh) 鋁合金薄膜、發光元件及濺鍍靶
JP7420922B2 (ja) 接合基板
KR102343189B1 (ko) 절연 기판 및 그 제조 방법
Felmetsger High-adhesive back side metallization of ultrathin wafers

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application