WO2018069319A1 - Verfahren zur herstellung einer mehrlagigen leiterplatte - Google Patents

Verfahren zur herstellung einer mehrlagigen leiterplatte Download PDF

Info

Publication number
WO2018069319A1
WO2018069319A1 PCT/EP2017/075812 EP2017075812W WO2018069319A1 WO 2018069319 A1 WO2018069319 A1 WO 2018069319A1 EP 2017075812 W EP2017075812 W EP 2017075812W WO 2018069319 A1 WO2018069319 A1 WO 2018069319A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed circuit
layer
circuit board
contact points
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2017/075812
Other languages
English (en)
French (fr)
Inventor
Angelika Schingale
Markus Ochs
Karsten Meier
Mike Röllig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aumovio Germany GmbH
Original Assignee
Continental Automotive Technologies GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive Technologies GmbH filed Critical Continental Automotive Technologies GmbH
Publication of WO2018069319A1 publication Critical patent/WO2018069319A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Definitions

  • Printed circuit boards are carriers for electronic components. They serve the mechanical attachment and connection of the electronic components.
  • a circuit board is made of electrically insulating material with conductive connections adhering thereto, the tracks. Fiber-reinforced plastic is common as insulating material.
  • the tracks are usually etched from a thin layer of copper.
  • the components are soldered to solder pads, the so-called contact pads, or in pads.
  • PCB types There are a variety of different PCB types. For example, one-sided and two-sided printed circuit boards are known in which electrically conductive connections are applied either only on one surface or on the two opposite surfaces of the printed circuit boards.
  • multilayer printed circuit boards or multi-layer printed circuit boards are arranged in multiple layers both on and inside the circuit board. To produce several thin circuit boards are glued to each other with so-called prepregs. These multilayer printed circuit boards can have up to 48 layers. In the field of automotive applications 4 to 8 layers are common. Connections of the connecting layers between the individual layers are by means of so-called
  • the copper layers can be galvanically reinforced after etching in order to achieve the desired layer thickness.
  • metallic protective and contact layers made of tin, nickel or gold can be applied galvanically on partial surfaces or the entire copper surface. Then a solder mask is applied, which covers the tracks and leaves only the solder joints.
  • multilayer printed circuit boards is also associated with a variety of wet chemical processes. For example, after the pressing of a multilayer layer structure into the outer material layer (s) introduced holes are filled by wet-chemical processes, so as to establish a contact individual conductor or connecting layers. As part of a wet chemical process usually copper is deposited in a galvanic. In addition to high demands on process safety, a wet-chemical process is also associated with many ecological aspects. In these acids, alkalis, toxic chemicals are used. Partly the disposal of hazardous waste is required.
  • DE 694 31 740 T2 discloses the production of a multilayer wiring board in which, according to FIGS. 7 and 8, a plurality of printed circuit board layers are pressed together, wherein contact points of the printed circuit board layers are connected to plated-through holes.
  • the pads are provided with connection pads or bumps, both of which are multilayer coated using electrolytic nickel plating and electrolytic gold plating. Layering and in the case of the connection bumps with additional electrolytic tin plating and electrolytic gold plating are produced in sequence. These are very complicated wet chemical processes.
  • the object is achieved by a method for producing a multilayer printed circuit board in which the individual printed circuit ⁇ tenlagen are provided with metallic conductor structures having contact points, which have a uniform thickness of at least 5ym over the PCB surface, and at least a first printed circuit board layer holes metallized with Has walls which are in electrical contact with the contact points of the metallic conductor structure or form such a contact point, in which
  • a structured pre-preg position is applied to the first printed circuit board layer, leaving the contact points of the metallic conductor structures free,
  • the metal of the contact points is remelted at a temperature above its melting temperature.
  • the connections between the printed circuit board layers and possibly their bores for the production of plated-through holes in the printed circuit board are produced by the direct contact of the contact points of the printed circuit board layers.
  • the metal of the contact points is remelted by pressure and heat during pressing, so that the contact points of different circuit board layers connect by forming intermetallic boundary layers, without further material would be necessary.
  • step e) the stack is heated up to a temperature above the
  • step g) Melting temperature of the metal of the contact points heated and this remelted, wherein the step g) is omitted.
  • the holes are filled with a material from the group of materials solder, adhesive, polymer or sintered material after step e) in a step e x ) and this then remelted or cured.
  • the holes can be completely filled.
  • FIGS. 1 to 8 show the individual steps of a first variant of the method according to the invention
  • FIGS. 9 to 11 show a first alternative to the steps of FIG
  • FIGS. 12 and 13 show a second alternative to the steps of FIGS.
  • FIGS. 14 and 15 show a third alternative to the steps of FIGS.
  • a first variant of the method according to the invention for producing a multilayer printed circuit board with plated-through holes is shown in a schematic manner.
  • the dimensions of the individual components are not measured ⁇ scale, but should only illustrate the procedure.
  • the first printed circuit board layer 3 which is cleaned, etched and dried before laying, has in a conventional manner conductor track structures and contact surfaces and holes 5 with metallized walls.
  • the edges of the bore wall metallization lying on the printed circuit board outer side and further regions to be connected to other printed circuit board layers are formed as contact points 4 with a minimum thickness of 5ym, so that the two contact points 4 of two adjacent circuit board layers 3, 7 to be joined together have a total thickness of have at least 10ym.
  • the contact points are released 4 on the first printed circuit board layer 3, the prepreg 1 is applied to the first patterned conductor ⁇ board layer 3 of FIG. 3, so that in particular through the holes 2.
  • a second structured printed circuit board layer 7 is positioned on the prepreg layer 1. This stack construction is processed in a subsequent pressing step according to FIGS. 5 and 6 (with vacuum assistance).
  • a solder stop layer 8 is applied to the surfaces of the stack and optionally structured. Subsequently, as shown in FIG. 8, a remelting of the metal of the contact points 4. If, as shown in FIG. 8 worked with remelting, the
  • FIGS. 9 to 11 the process is shown when, prior to the application of the solder stop layer 8 and the remelting of the metal of the contact points 4, a filling material 9 is introduced into the bores 5.
  • the filler 9 may be a solder, an adhesive, a polymer or a sintered material, which is remelted or cured after introduction.
  • a Lotstopptik 8 is applied to the outer surfaces of the resulting circuit board, which can also be done in a known manner by lamination, spin or curtain coating as in the other variants.
  • FIGS. 14 and 15 show a third variant of the method according to the invention, which is a combination of the first and the second variant, in which the remelting of the Metal of the contact points 4 takes place during the pressing and then before applying a Lotstopp Mrs Rock ⁇ material 9 is introduced into the holes 5.
  • the invention takes advantage provided with bores, ready struc tured ⁇ as mechanically and electrically connecting printed circuit board layers (inner and outer layers) to form throughput contacts in multilayer printed circuit boards.
  • an electrical connection is created during the pressing of the aforementioned circuit board layers or in a downstream temperature process (soldering or curing) in addition to the mechanical one. It completely eliminates any form of galvanic generation of the electrical feedthroughs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer mehrlagigen Leiterplatte, bei der die einzelnen Leiterplattenlagen (3, 7) mit metallischen Leiterstrukturen versehen sind, die Kontaktstellen (4) aufweisen, die über die Leiterplattenoberfläche eine gleichmäßige Dicke von mindestens 5μm haben, und zumindest eine erste Leiterplattenlage (3, 7) Bohrungen (5) mit metallisierten Wänden aufweist, die mit den Kontaktstellen (4) der metallischen Leiterstruktur in elektrischem Kontakt sind oder eine solche Kontaktstelle (4) bilden, bei dem a) auf die erste Leiterplattenlage (3) eine strukturierte Prepreglage (1) aufgebracht wird, die Kontaktstellen (4) der metallischen Leiterstrukturen freilässt, b) auf die Prepreglage (1) eine zweite Leiterplattenlage (7) aufgebracht wird, c) auf diesen Stapel gegebenenfalls weitere Prepreg- und Leiterplattenlagen aufgebracht werden, d) die zumindest zwei Leiterplattenlagen (3, 7) und die zumindest eine Prepreglage (1) verpresst werden, so dass zu verbindende Kontaktstellen (4) der ersten Leiterplattenlage (3) und der zweiten Leiterplattenlage (7) in Kontakt kommen, e) während des Verpressens der Stapel bis zu einer Temperatur unterhalb der Schmelztemperatur des Metalls der Kontaktstellen (4) aufgeheizt wird, f) auf die Außenlagen des Stapels jeweils eine Lotstoppschicht (8) aufgebracht wird, g) und anschließend das Metall der Kontaktstellen (4) bei einer Temperatur oberhalb dessen Schmelztemperatur umgeschmolzen wird.

Description

Beschreibung
Verfahren zur Herstellung einer mehrlagigen Leiterplatte Leiterplatten sind Träger für elektronische Bauelemente. Sie dienen der mechanischen Befestigung und Verbindung der elektronischen Bauelemente. Eine Leiterplatte besteht aus elektrisch isolierendem Material mit daran haftenden, leitenden Verbindungen, den Leiterbahnen. Als isolierendes Material ist fa- serverstärkter Kunststoff üblich. Die Leiterbahnen werden zumeist aus einer dünnen Schicht Kupfer geätzt. Die Bauelemente werden auf Lötflächen, den sogenannten Kontaktpads, oder in Lötaugen gelötet. Es gibt eine Vielzahl an unterschiedlichen Leiterplattenarten. Beispielsweise sind einseitige und zweiseitige Leiterplatten bekannt, bei denen elektrisch leitende Verbindungen entweder nur auf einer Oberfläche oder auf den beiden gegenüberliegenden Oberflächen der Leiterplatten aufgebracht sind. Bei sogenannten Multilayer-Leiterplatten oder mehrlagigen Leiterplatten sind Leiterzugstrukturen in mehreren Lagen sowohl auf als auch im Inneren der Leiterplatte angeordnet. Zur Herstellung werden mehrere dünne Leiterplatten mit sogenannten Prepregs aufeinander geklebt. Diese mehrlagigen Leiterplatten können bis zu 48 Schichten aufweisen. Im Umfeld von Automobilen Anwendungen sind 4 bis 8 Lagen verbreitet. Verbindungen der Verbindungsschichten zwischen den einzelnen Lagen werden mittels sogenannter
Durchkontaktierungen realisiert. Die Herstellung von einseitigen oder doppelseitigen, optional durchkontaktierten, Leiterplatten erfolgt üblicherweise photochemisch. Die Herstellung der Leiterbahnen erfolgt in der Regel photolithographisch, indem eine dünne Schicht lichtempfind¬ lichen Photolacks auf die Oberfläche der zunächst vollständig metallisierten Leiterplatte aufgebracht wird. Nach der Be¬ lichtung des Photolacks durch eine Maske mit dem gewünschten Layout der Leiterzugstruktur sind je nach verwendetem Photolack entweder die belichteten oder die unbelichteten Anteile des Lacks löslich in einer passenden Entwickler- Lösung und werden entfernt. Wird die so behandelte Leiterplatte in eine geeignete Ätzlösung eingebracht, so wird nur der freigelegte Teil der metallisierten Oberfläche angegriffen. Die vom Photolack be- deckten Anteile bleiben erhalten, weil der Lack beständig gegen die Ätzlösung ist. Anschließend können die Kupferschichten nach dem Ätzen galvanisch verstärkt werden, um die gewünschte Schichtstärke zu erzielen. Zusätzlich können galvanisch auf Teilflächen oder der gesamten Kupferfläche metallische Schutz- und Kontaktschichten aus Zinn, Nickel oder Gold aufgebracht werden. Danach wird ein Lötstopplack aufgebracht, der die Leiterbahnen abdeckt und nur die Lötstellen freilässt.
Die Herstellung mehrlagiger Leiterplatten ist darüber hinaus mit einer Vielzahl von nasschemischen Prozessen verbunden. Beispielsweise werden nach dem Verpressen eines aus mehreren Lagen bestehenden Schichtaufbaus in die äußeren Materialschicht (en) eingebrachte Bohrungen mittels nasschemischer Prozesse gefüllt, um so eine Kontaktierung einzelner Leiter- oder Verbindungslagen herzustellen. Im Rahmen eines nasschemischen Prozesses wird in einer Galvanik üblicherweise Kupfer abgeschieden. Neben hohen Anforderungen an die Prozesssicherheit ist ein nasschemischer Prozess auch mit vielen ökologischen Aspekten verbunden. Bei diesen werden Säuren, Laugen, toxische Chemikalien eingesetzt. Teilweise ist die Entsorgung von Sondermüll erforderlich.
Es wäre daher wünschenswert, wenn die Herstellung einer mehrlagigen Leiterplatte mit einer möglichst geringen Anzahl an nasschemischen Prozessen erfolgen könnte.
Die DE 694 31 740 T2 offenbart die Herstellung einer mehrlagigen Verdrahtungsplatine, bei der gemäß der dortigen Figuren 7 und 8 mehrere Leiterplattenlagen miteinander verpresst werden, wobei Kontaktstellen der Leiterplattenlagen mit Durchkontaktierungen verbunden sind. Die Kontaktstellen werden mit Verbindungskontaktstellen oder Verbindungskontakthöckern versehen, die beide durch Mehrlagenbeschichten unter Anwendung von elektrolytischer Nickelbeschichtung und elektrolytischer Goldbe- Schichtung und im Falle der Verbindungskontakthöcker mit zusätzlicher elektrolytischer Zinnbeschichtung und elektrolytischer Goldbeschichtung der Reihe nach erzeugt werden. Dies sind sehr aufwändige nasschemische Verfahren.
Es ist die Aufgabe der Erfindung, diesen Nachteil zu vermeiden.
Die Aufgabe wird gelöst durch ein Verfahren zum Herstellen einer mehrlagigen Leiterplatte, bei der die einzelnen Leiterplat¬ tenlagen mit metallischen Leiterstrukturen versehen sind, die Kontaktstellen aufweisen, die über die Leiterplattenoberfläche eine gleichmäßige Dicke von mindestens 5ym haben, und zumindest eine erste Leiterplattenlage Bohrungen mit metallisierten Wänden aufweist, die mit den Kontaktstellen der metallischen Leiterstruktur in elektrischem Kontakt sind oder eine solche Kontaktstelle bilden, bei dem
a) auf die erste Leiterplattenlage eine strukturierte Pre- preglage aufgebracht wird, die Kontaktstellen der metallischen Leiterstrukturen freilässt,
b) auf die Prepreglage eine zweite Leiterplattenlage auf¬ gebracht wird,
c) auf diesen Stapel gegebenenfalls weitere Prepreg- und Leiterplattenlagen aufgebracht werden,
d) die zumindest zwei Leiterplattenlagen und die zumindest eine Prepreglage verpresst werden, so dass zu verbindende Kontaktstellen der ersten Leiterplattenlage und der zweiten Leiterplattenlage in Kontakt kommen,
e) während des Verpressens der Stapel bis zu einer Temperatur unterhalb der Schmelztemperatur des Metalls der Kontaktstellen aufgeheizt wird,
f) auf die Außenlagen des Stapels jeweils eine Lotstoppschicht aufgebracht wird,
g) und anschließend das Metall der Kontaktstellen bei einer Temperatur oberhalb dessen Schmelztemperatur umgeschmolzen wird . Es werden also die Verbindungen zwischen den Leiterplattenlagen und ggf. deren Bohrungen zur Herstellung von Durchkontaktie- rungen in der Leiterplatte durch den direkten Kontakt der Kontaktstellen der Leiterplattenlagen hergestellt. Es wird das Metall der Kontaktstellen durch Druck und Wärmeeinwirkung beim Verpressen umgeschmolzen, so dass sich die Kontaktstellen verschiedener Leiterplattenlagen durch Bildung intermetallischer Grenzschichten verbinden, ohne dass weiteres Material nötig wäre.
Auf diese Weise lassen sich sehr einfach Durchkontaktierungen durch die gesamte Leiterplatte oder auch nur bis zu Lei¬ terstrukturen auf einer Innenlage realisieren, indem lediglich das Metall der durch den Rand der Bohrungswandmetallisierung erzeugten Kontaktstellen durch Druck und Wärme zu einer intermetallischen Grenzschicht verpresst werden.
In einer Variante des erfindungsgemäßen Verfahrens wird im Schritt e) der Stapel bis zu einer Temperatur über der
Schmelztemperatur des Metalls der Kontaktstellen aufgeheizt und dieses dabei umgeschmolzen, wobei der Schritt g) entfällt.
Das Verpressen und Umschmelzen erfolgt also in einem Arbeitsgang . In einer Weiterbildung der Erfindung werden nach dem Schritt e) bei einem Schritt ex) die Bohrungen mit einem Material aus der Gruppe der Materialien Lot, Klebstoff, Polymer oder Sinterwerkstoff aufgefüllt und dieses anschließend umgeschmolzen bzw. ausgehärtet .
Damit können die Bohrungen ggf. komplett gefüllt werden.
Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen mit Hilfe von Figuren näher beschrieben werden. Dabei zeigen
Figuren 1 bis 8 die einzelnen Schritte einer ersten Variante des erfindungsgemäßen Verfahrens, Figuren 9 bis 11 eine erste Alternative zu den Schritten der
Figuren 7 bis 8,
Figuren 12 und 13 eine zweite Alternative zu den Schritten der
Figuren 7 bis 8,
Figuren 14 und 15 eine dritte Alternative zu den Schritten der
Figuren 7 bis 8. In den Fig. 1 bis 8 ist eine erste Variante des erfindungsgemäßen Verfahrens zur Herstellung einer mehrlagigen Leiterplatte mit Durchkontaktierungen in schematischer Weise dargestellt. Die Abmessungen der einzelnen Bestandteile sind dabei nicht ma߬ stäblich, sondern sollen lediglich die Vorgehensweise ver- deutlichen.
Fig. 1 zeigt eine Prepreglage 1, die gemäß Fig. 2 strukturiert wird, indem in die Prepreglage 1 durch Bohren, Stanzen, Schneiden etc. Öffnungen 2 eingebracht werden, die die für die zu er- zeugenden Durchkontaktierungen benötigten Anschlussflächen auf einer ersten strukturierten Leiterplattenlage 3 gemäß Fig. 3 freigeben sollen. Die erste Leiterplattenlage 3, die vor dem Verlegen gereinigt, angeätzt und getrocknet wird, weist dabei in herkömmlicher Weise Leiterbahnstrukturen und Kontaktflächen sowie Bohrungen 5 mit metallisierten Wänden auf.
In erfindungsgemäßer Weise sind die an der Leiterplattenla- geaußenseite liegenden Ränder der Bohrungswandmetallisierung und weitere mit anderen Leiterplattenlagen zu verbindende Bereiche als Kontaktstellen 4 mit einer Mindestdicke von 5ym gebildet, so dass die zwei miteinander zu verbindenden Kontaktstellen 4 zweier benachbarter Leiterplattenlagen 3, 7 eine Gesamtdicke von mindestens 10ym haben. Die Prepreglage 1 wird auf die erste strukturierte Leiter¬ plattenlage 3 der Fig. 3 aufgebracht, so dass insbesondere durch die Öffnungen 2 die Kontaktstellen 4 auf der ersten Leiterplattenlage 3 freigelassen werden. Gemäß Fig. 4 wird eine zweite strukturierte Leiterplattenlage 7 auf der Prepreglage 1 positioniert. Dieser Stapelaufbau wird in einem anschließenden Verpressschritt gemäß Fig. 5 und 6 (mit Vakuumunterstützung) verarbeitet .
Gemäß Fig. 7 wird eine Lotstoppschicht 8 auf die Oberflächen des Stapels aufgebracht und ggf. strukturiert. Anschließend erfolgt gemäß Fig. 8 ein Umschmelzen des Metalls der Kontaktstellen 4. Wird gemäß Fig. 8 mit Umschmelzphase gearbeitet, wird die
Temperatur des Pressguts am Ende des Pressprofils, nach dem Aushärten der Prepreglage 1 und vor dem Abkühlen kurzzeitig auf oberhalb der Schmelztemperatur des Metalls der Kontaktstellen 4 gebracht .
In den Figuren 9 bis 11 ist der Vorgang gezeigt, wenn vor dem Aufbringen der Lotstoppschicht 8 und dem Umschmelzen des Metalls der Kontaktstellen 4 ein Füllmaterial 9 in die Bohrungen 5 eingebracht wird. Das Füllmaterial 9 kann dabei ein Lot, ein Klebstoff, ein Polymer oder ein Sinterwerkstoff sein, der nach dem Einbringen umgeschmolzen bzw. ausgehärtet wird.
Daran anschließend wird wiederum eine Lotstoppschicht 8 auf die Außenflächen der entstandenen Leiterplatte aufgebracht, was in bekannter Weise durch Laminieren, Schleudern oder Vorhanggießen wie in den anderen Varianten auch erfolgen kann.
In den Figuren 12 und 13 ist eine weitere Variante des er¬ findungsgemäßen Verfahrens dargestellt, bei dem das Umschmelzen des Metalls der Kontaktstellen 4 vor dem Aufbringen der Lotstoppschicht 8 erfolgt . Hier wird bereits während des Verpressens die Temperatur über die Schmelzphase des Materials der Kon¬ taktstellen 4 erhöht, so dass die intermetallischen Grenzschichten entstehen können
In den Figuren 14 und 15 ist schließlich eine dritte Variante des erfindungsgemäßen Verfahrens gezeigt, die eine Kombination der ersten und der zweiten Variante ist, bei der das Umschmelzen des Metalls der Kontaktstellen 4 während des Verpressens erfolgt und anschließend vor dem Aufbringen einer Lotstoppschicht Füll¬ material 9 in die Bohrungen 5 eingebracht wird. Die Erfindung nutzt mit Bohrungen versehene, fertig struktu¬ rierte als mechanisch und elektrisch zu verbindende Leiterplattenlagen (Innen- und Außenlagen) zur Bildung von Durch- kontaktierungen in mehrlagigen Leiterplatten. Durch den Einsatz von strukturierten Prepreglagen und ausreichend dicken Kon- taktstellen wird während des Verpressens der zuvor genannten Leiterplattenlagen bzw. in einem nachgelagerten Temperatur- prozess (Löten oder Aushärten) neben der mechanischen eine elektrische Verbindung erzeugt. Es entfällt gänzlich jede Form der galvanischen Erzeugung der elektrischen Durchkontaktie- rungen.

Claims

Patentansprüche
1. Verfahren zum Herstellen einer mehrlagigen Leiterplatte, bei der die einzelnen Leiterplattenlagen (3, 7) mit metallischen Leiterstrukturen versehen sind, die Kontaktstellen (4) aufweisen, die über die Leiterplattenoberfläche eine gleichmäßige Dicke von mindestens 5ym haben, und zumindest eine erste Leiterplattenlage (3, 7) Bohrungen (5) mit metallisierten Wänden aufweist, die mit den Kontaktstellen (4) der metallischen Leiterstruktur in elektrischem Kontakt sind oder eine solche Kontaktstelle (4) bilden, bei dem
a) auf die erste Leiterplattenlage (3) eine strukturierte Prepreglage (1) aufgebracht wird, die Kontaktstellen (4) der metallischen Leiterstrukturen freilässt,
b) auf die Prepreglage (1) eine zweite Leiterplattenlage (7) aufgebracht wird,
c) auf diesen Stapel gegebenenfalls weitere Prepreg- und Leiterplattenlagen aufgebracht werden,
d) die zumindest zwei Leiterplattenlagen (3, 7) und die zumindest eine Prepreglage (1) verpresst werden, so dass zu verbindende Kontaktstellen (4) der ersten Leiterplattenlage (3) und der zweiten Leiterplattenlage (7) in Kontakt kommen, e) während des Verpressens der Stapel bis zu einer Temperatur unterhalb der Schmelztemperatur des Metalls der Kontaktstellen (4) aufgeheizt wird,
f) auf die Außenlagen des Stapels jeweils eine Lotstoppschicht (8) aufgebracht wird,
g) und anschließend das Metall der Kontaktstellen (4) bei einer Temperatur oberhalb dessen Schmelztemperatur umgeschmolzen wird.
2. Verfahren nach Anspruch 1, bei dem im Schritt e) der Stapel bis zu einer Temperatur über der Schmelztemperatur des Metalls der Kontaktstellen (4) aufgeheizt wird und dieses dabei um- geschmolzen wird und der Schritt g) entfällt.
3. Verfahren nach Anspruch 1 oder 2, bei dem nach dem Schritt e) bei einem Schritt ex) die Bohrungen (5) mit einem Material (9) aus der Gruppe der Materialien Lot, Klebstoff, Polymer oder Sinterwerkstoff aufgefüllt und dieses anschließend umge¬ schmolzen bzw. ausgehärtet wird.
PCT/EP2017/075812 2016-10-11 2017-10-10 Verfahren zur herstellung einer mehrlagigen leiterplatte Ceased WO2018069319A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016219733.9 2016-10-11
DE102016219733.9A DE102016219733A1 (de) 2016-10-11 2016-10-11 Verfahren zur Herstellung einer mehrlagigen Leiterplatte

Publications (1)

Publication Number Publication Date
WO2018069319A1 true WO2018069319A1 (de) 2018-04-19

Family

ID=60080799

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/075812 Ceased WO2018069319A1 (de) 2016-10-11 2017-10-10 Verfahren zur herstellung einer mehrlagigen leiterplatte

Country Status (2)

Country Link
DE (1) DE102016219733A1 (de)
WO (1) WO2018069319A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114976720A (zh) * 2022-06-28 2022-08-30 维沃移动通信有限公司 连接器母座、连接器组件及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102024111148B4 (de) 2024-04-22 2025-10-30 Schaeffler Technologies AG & Co. KG Plattenanordnung für ein elektrochemisches System und Verfahren zur Herstellung einer Plattenanordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03289195A (ja) * 1990-04-06 1991-12-19 Casio Comput Co Ltd 多層配線基板の製造方法
DE19842590A1 (de) * 1998-09-17 2000-04-13 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
DE69431740T2 (de) 1993-04-21 2003-04-24 Nec Corp., Tokio/Tokyo Mehrlagige Verdrahtungsplatine und ihre Herstellung
US20080110016A1 (en) * 2006-11-14 2008-05-15 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder paste connections

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03289195A (ja) * 1990-04-06 1991-12-19 Casio Comput Co Ltd 多層配線基板の製造方法
DE69431740T2 (de) 1993-04-21 2003-04-24 Nec Corp., Tokio/Tokyo Mehrlagige Verdrahtungsplatine und ihre Herstellung
DE19842590A1 (de) * 1998-09-17 2000-04-13 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
US20080110016A1 (en) * 2006-11-14 2008-05-15 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder paste connections

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114976720A (zh) * 2022-06-28 2022-08-30 维沃移动通信有限公司 连接器母座、连接器组件及电子设备

Also Published As

Publication number Publication date
DE102016219733A1 (de) 2018-04-12

Similar Documents

Publication Publication Date Title
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE69708879T2 (de) Z-achsenzwischenverbindungsverfahren und schaltung
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
AT503718B1 (de) Herstellung einer eine komponente umfassenden schicht
EP0658300B1 (de) Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
DE112012003002T5 (de) Herstellungsverfahren einer starrflexiblen gedruckten Leiterplatte und starrflexible gedruckte Leiterplatte
WO2014139674A1 (de) Elektronisches bauteil und verfahren zum herstellen eines elektronischen bauteils
EP2798920B1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
DE2144137A1 (de) Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung
DE10300530A1 (de) Leiterplatte mit einem eingebauten passiven Bauelement, Herstellungsverfahren der Leiterplatte und Elementarplatte für die Leiterplatte
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
EP0620702A2 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
WO2018069319A1 (de) Verfahren zur herstellung einer mehrlagigen leiterplatte
AT514564B1 (de) Verfahren zum Ankontaktieren und Umverdrahten
EP2513957A2 (de) Verfahren zur herstellung einer elektronischen baugruppe und elektronische baugruppe
WO2018069315A1 (de) Verfahren zur herstellung einer mehrlagigen leiterplatte
DE102018100139A1 (de) Verfahren zum Herstellen einer mehrlagigen Leiterplatte sowie Leiterplatte
DE10205592B4 (de) Verfahren zum Herstellen eines Halbzeugs für Leiterplatten
DE112020004005B4 (de) Verfahren zur herstellung eines laminierten doppelleitersubstrats
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
DE19705003A1 (de) Bi- oder Multilayeranordnung
WO2016030379A1 (de) Verfahren zum herstellen eines schaltungsträgers und schaltungsträger für elektronische bauelemente
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE60132306T2 (de) Unbestückte mehrschichtige Leiterplatte zum ermöglichen einer höheren Verdrahtungsdichte und Verfahren zu deren Herstellung
DE19515159A1 (de) Verbindungsanordnung und Verfahren zur Herstellung einer Verbindungsanordnung für Multilayer-Schaltungen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17783467

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17783467

Country of ref document: EP

Kind code of ref document: A1