WO2017216896A1 - フィルタ装置 - Google Patents

フィルタ装置 Download PDF

Info

Publication number
WO2017216896A1
WO2017216896A1 PCT/JP2016/067763 JP2016067763W WO2017216896A1 WO 2017216896 A1 WO2017216896 A1 WO 2017216896A1 JP 2016067763 W JP2016067763 W JP 2016067763W WO 2017216896 A1 WO2017216896 A1 WO 2017216896A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
signal
filter
gain
voltage
Prior art date
Application number
PCT/JP2016/067763
Other languages
English (en)
French (fr)
Inventor
雅 山崎
拓哉 倉舘
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to JP2016562998A priority Critical patent/JP6263642B1/ja
Priority to PCT/JP2016/067763 priority patent/WO2017216896A1/ja
Publication of WO2017216896A1 publication Critical patent/WO2017216896A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks

Definitions

  • the present invention relates to a filter device.
  • an input signal in a frequency band unnecessary for the input signal is attenuated, and an input signal in a desired frequency band is obtained from the input signal by amplifying the signal in the desired frequency band with a predetermined gain.
  • a filter device that outputs to the processing device.
  • the gain may increase if the characteristics of the components in the filter device change due to the external environment such as temperature and humidity.
  • the filter device excessively amplifies the input signal, and outputs a signal amplified to an excessive voltage to the processing device. Therefore, there is a method of clamping a signal output from the processing device with a predetermined voltage so that an overvoltage is not applied to the processing device.
  • the filter device cannot output to the information processing while maintaining the waveform of the input signal.
  • the present invention has been made in view of such circumstances, and its purpose is to prevent output of an excessive voltage signal and output a signal in a desired frequency band while maintaining the waveform of the input signal. It is providing the filter apparatus which can do.
  • One aspect of the present invention is a filter unit that amplifies a signal in a predetermined frequency band of an input signal, an abnormality detection unit that detects an overvoltage of the signal amplified by the filter unit, and when the overvoltage is detected Is a gain adjustment unit that lowers the gain of the filter unit.
  • one embodiment of the present invention is the above-described filter device, wherein the input signal includes at least one of a positive signal and a negative signal.
  • One embodiment of the present invention is the above-described filter device, wherein the filter unit includes a high-pass filter and a band-pass filter provided at a subsequent stage of the high-pass filter, and the gain adjustment unit includes the When an overvoltage is detected, the gain of the high pass filter is reduced.
  • One embodiment of the present invention is the above-described filter device, wherein the gain adjusting unit divides a voltage of a signal output from the high-pass filter with a resistor when the overvoltage is detected. To decrease the gain.
  • One aspect of the present invention is the above-described filter device, wherein the abnormality detection unit detects an overvoltage when a voltage value of a signal amplified by the filter unit exceeds a predetermined threshold. An abnormal signal is output to the gain adjustment unit, and the gain adjustment unit reduces the gain of the high-pass filter while the abnormal signal is output.
  • One embodiment of the present invention is the above-described filter device, wherein the abnormality detection unit includes a Zener diode, and the threshold value is a value corresponding to a breakdown voltage of the Zener diode.
  • one aspect of the present invention is the above-described filter device, wherein the gain is set according to a coefficient at which an absolute value of a voltage value of a signal amplified by the filter unit is equal to or less than the threshold value.
  • one aspect of the present invention is the above-described filter device, wherein the abnormality detection unit outputs the abnormality signal to an external device when the overvoltage is detected.
  • one aspect of the present invention is the above-described filter device, wherein the abnormality detection unit outputs the abnormality signal during a predetermined time when the overvoltage is detected.
  • One embodiment of the present invention is the above-described filter device, wherein the gain adjustment unit divides the voltage of the signal output from the high-pass filter by a first voltage division ratio when the abnormal signal is not acquired.
  • the gain adjustment unit divides the voltage of the signal output from the high-pass filter by a first voltage division ratio when the abnormal signal is not acquired.
  • the voltage of the signal output from the high-pass filter is divided by a second voltage division ratio smaller than the first voltage division ratio.
  • a filter device that can prevent a signal having an excessive voltage from being output and can output a signal in a desired frequency band while maintaining the waveform of the input signal. can do.
  • the schematic block diagram of the filter apparatus 1 in 1st Embodiment The figure which shows the waveform of the signal output from the filter apparatus 1 in 1st Embodiment.
  • movement of the filter apparatus 1 in 1st Embodiment The figure which shows the waveform of the input signal input into the filter apparatus 1 in 1st Embodiment.
  • the filter device in this embodiment reduces the gain in the amplification. Accordingly, the filter device according to the present embodiment can prevent a signal having an excessive voltage from being output, and can output a signal in a desired frequency band while maintaining the waveform of the input signal.
  • the filter device 1 includes a filter unit 2, a first buffer unit 3, resistors R 1 and R 2, an abnormality detection unit 4, and a gain adjustment unit 5.
  • the gain adjusting unit 5 may be configured to be included in the first high pass filter 21.
  • the filter unit 2 amplifies a signal in a predetermined frequency band among the input signals. This input signal includes at least one of a positive signal and a negative signal.
  • the filter unit 2 includes a first high pass filter 21 and a band pass filter 22.
  • the first high-pass filter 21 outputs the first input signal obtained by removing the low frequency component from the input signal to the first buffer unit 3 via the gain adjustment unit 5.
  • the first buffer unit 3 performs impedance conversion between circuits between the front stage and the rear stage of the first buffer unit 3.
  • the first buffer unit 3 outputs the acquired first input signal to the bandpass filter 22 with an impedance lower than the impedance of the subsequent stage of the first buffer unit 3. Note that the first buffer unit 3 can be omitted if the impedance between the circuits between the previous stage and the subsequent stage of the first buffer unit 3 is matched.
  • the band pass filter 22 is provided at the subsequent stage of the first high pass filter 21.
  • the bandpass filter 22 amplifies a signal in a predetermined frequency band with a predetermined gain with respect to the first input signal acquired via the first buffer unit 3 and outputs the amplified signal. That is, the band pass filter 22 amplifies the first input signal with a predetermined gain so that the upper limit value and the lower limit value of the first input signal are within a predetermined range.
  • the band pass filter 22 outputs the first input signal amplified with a predetermined gain as the second input signal.
  • the band pass filter 22 includes a second high pass filter 23 and a low pass filter 24.
  • the second high-pass filter 23 attenuates signal components below the first cutoff frequency and amplifies signal components above the first cutoff frequency.
  • the low-pass filter 24 attenuates signal components that are higher than or equal to the second cutoff frequency and amplifies signal components that are lower than the second cutoff frequency.
  • This second cutoff frequency is higher than the first cutoff frequency. Therefore, the predetermined frequency band is a frequency that is equal to or higher than the first cutoff frequency and lower than the second cutoff frequency.
  • the second input signal output from the bandpass filter 22 is input to the abnormality detection unit 4.
  • the second input signal output from the bandpass filter 22 is divided by the resistors R1 and R2 and output to an external device provided at the subsequent stage of the filter device 1.
  • the resistors R1 and R2 are resistors that adjust the voltage of the second signal output to the external device, and are not essential components of the filter device 1.
  • the abnormality detection unit 4 detects an overvoltage of the input signal amplified by the filter unit 2. That is, the abnormality detection unit 4 detects an overvoltage of the second input signal output from the bandpass filter 22. The abnormality detection unit 4 detects an overvoltage of the second input signal when the voltage value of the second input signal exceeds a predetermined detection threshold. Then, when the overvoltage of the second input signal is detected, the abnormality detection unit 4 outputs an abnormal signal indicating that the overvoltage has been detected to the gain adjustment unit 5. Note that the abnormality detection unit 4 may output an abnormality signal to an external device when an overvoltage is detected.
  • the abnormality detection unit 4 includes a second buffer unit 41, a first overvoltage detection unit 42, a second overvoltage detection unit 43, peak hold units 44 and 45, an overvoltage protection unit 46, a Zener diode Dz4, and a resistor R10.
  • the second buffer unit 41 performs impedance conversion between circuits between the front stage and the rear stage of the second buffer unit 41.
  • the second buffer unit 41 outputs the second input signal output from the bandpass filter 22 to the first overvoltage detection unit 42 and the second overvoltage detection unit 43 with an impedance lower than the impedance of the subsequent stage of the second buffer unit 41. To do.
  • the first overvoltage detector 42 detects a positive overvoltage in the second input signal. Specifically, the first overvoltage detection unit 42 detects a positive overvoltage in the second input signal when the positive voltage in the second input signal exceeds the first detection threshold.
  • the first detection threshold is a positive value and is set to be less than the maximum value of the allowable voltage that is a readable voltage of the external device.
  • the first overvoltage detection unit 42 includes a Zener diode Dz1, resistors R3 to R6, and transistors Tr1 and Tr2.
  • the Zener diode Dz1 has a cathode connected to the output of the second buffer unit 41, and an anode connected to one end of the resistor R3 and the overvoltage protection unit 46.
  • the other end of the resistor R3 is connected to the base of the transistor Tr1.
  • the resistor R4 is connected between the base and emitter of the transistor Tr1.
  • the emitter of the transistor Tr1 is connected to the ground (GND).
  • the resistor R5 is connected between the collector of the transistor Tr1 and the base of the transistor Tr2.
  • the resistor R6 is connected between the base of the transistor Tr2 and the emitter of the transistor Tr2.
  • the emitter of the transistor Tr2 is connected to the power supply voltage Vc.
  • the collector of the transistor Tr2 is connected to the input of the peak hold unit 44.
  • the transistor Tr1 is an NPN type bipolar transistor
  • the transistor Tr2 is a PNP type bipolar transistor.
  • the Zener diode Dz1 causes a Zener breakdown at the first voltage value, and a constant voltage is obtained regardless of the flowing current value. Therefore, when the second input signal input to the cathode of the Zener diode Dz1 exceeds the first voltage value, the Zener diode Dz1 breaks down. When the Zener diode Dz1 breaks down, a current flows from the cathode toward the anode. As a result, a current flows to the base of the transistor Tr1 via the resistor R3, and the transistor Tr1 is turned on.
  • the first detection threshold is a voltage applied to the cathode of the Zener diode Dz1 when the transistor Tr1 is turned on, and is set to a value corresponding to the first voltage value.
  • the second overvoltage detection unit 43 detects a negative overvoltage in the second input signal. Specifically, the second overvoltage detection unit 43 detects a negative overvoltage in the second input signal when the negative voltage in the second input signal exceeds the second detection threshold.
  • the case where the negative voltage in this case exceeds the second detection threshold means that the negative voltage of the second input signal falls below the second detection threshold.
  • This second detection threshold is a negative value, and is set to a value higher than the minimum value of the allowable voltage that is a readable voltage of the external device.
  • the second overvoltage detection unit 43 includes a Zener diode Dz2, a diode D1, resistors R7 and R8, and a transistor Tr3.
  • the Zener diode Dz2 has an anode connected to the output of the second buffer unit 41 and a cathode connected to the cathode of the diode D1.
  • the resistor R7 is connected between the anode of the diode D1 and the base of the transistor Tr3.
  • the resistor R8 is connected between the base and emitter of the transistor Tr3.
  • the emitter of the transistor Tr3 is connected to the power supply voltage Vc.
  • the collector of the transistor Tr3 is connected to the output of the peak hold unit 45.
  • the transistor Tr3 is a PNP-type bipolar transistor.
  • the Zener diode Dz2 breaks down when a second input signal having a voltage lower than the second voltage value than the voltage applied to the cathode of the Zener diode Dz2 is input to the anode of the Zener diode Dz2.
  • the Zener diode Dz2 breaks down, a current flows from the cathode toward the anode. As a result, current flows through the base of the transistor Tr3, so that the transistor Tr3 is turned on. Therefore, an abnormal signal whose voltage is the power supply voltage Vc is input to the peak hold unit 45.
  • the diode D ⁇ b> 1 prevents current from flowing into the second overvoltage detection unit 43.
  • the second detection threshold is a voltage applied to the anode of the Zener diode Dz2 when the transistor Tr3 is turned on, and is set to a value corresponding to the second voltage value.
  • the peak hold unit 44 peaks the voltage of the abnormal signal output from the first overvoltage detection unit 42 for a predetermined time and outputs it to the gain adjustment unit 5.
  • the peak hold unit 45 peaks the voltage of the abnormal signal output from the second overvoltage detection unit 43 for a predetermined time and outputs it to the gain adjustment unit 5.
  • the time during which each of the peak hold unit 44 and the peak hold unit 45 peaks the abnormal signal voltage may be the same or different.
  • the predetermined time during which the peak hold unit 44 holds the voltage of the abnormal signal is referred to as a first peak hold time.
  • the predetermined time during which the peak hold unit 45 holds the voltage of the abnormal signal is referred to as a second peak hold time.
  • the overvoltage protection unit 46 prevents overvoltage on the positive side of the first input signal.
  • the overvoltage protection unit 46 includes a Zener diode Dz3 and a resistor R9.
  • the Zener diode Dz3 breaks down at the third voltage value.
  • the cathode of the Zener diode Dz3 is connected to the output of the first high pass filter 21. Therefore, the Zener diode Dz3 breaks down when the positive voltage of the first input signal exceeds the third voltage value.
  • a current flows through the gate of the transistor Tr1, and the transistor Tr1 is turned on. As a result, an abnormal signal is input to the peak hold unit 44.
  • the Zener diode Dz3 controls the positive voltage of the first input signal to be equal to or lower than the third voltage value (third detection threshold).
  • the resistor R9 is a current limiting resistor that limits the current that flows due to the Zener breakdown of the Zener diode Dz3.
  • the gain adjustment unit 5 reduces the gain of the filter unit 2 when the abnormality detection unit 4 detects an overvoltage of the second input signal. For example, the gain adjusting unit 5 reduces the gain of the first high-pass filter 21 when an overvoltage of the second input signal is detected. More specifically, when an overvoltage of the second input signal is detected, the gain adjustment unit 5 divides the voltage of the second input signal output from the first high-pass filter 21 with a resistor to gain. Reduce.
  • the gain adjusting unit 5 includes resistors R11 to R16, Zener diodes Dz11 and 12, a transistor FET1 and a transistor Tr11.
  • the resistor R11 has one end connected to the output of the first high-pass filter 21 and the other end connected to the input of the first buffer unit 3.
  • the resistor R12 has one end connected to the other end of the resistor R11 and the other end connected to the ground.
  • the anode of the Zener diode Dz11 is connected to the other end of the resistor R11.
  • the cathode of the Zener diode Dz11 is connected to the anode of the Zener diode Dz12.
  • the cathode of the Zener diode Dz12 is connected to one end of the resistor R13 and the collector of the transistor Tr11.
  • the drain of the transistor FET1 is connected to the other end of the resistor R13.
  • the source of the transistor FET1 is connected to the ground.
  • the resistor R15 is connected between the gate of the transistor FET1 and the output of the peak hold unit 44.
  • the resistor R16 has one end connected to the output of the peak hold unit 44 and the other end connected to the ground.
  • a resistor R14 is connected between the gate and emitter of the transistor Tr11.
  • the emitter of the transistor Tr11 is connected to the connection point between the cathode of the Zener diode Dz11 and the anode of the Zener diode Dz12.
  • the transistor Tr11 is an NPN-type bipolar transistor.
  • the transistor FET1 is an Nch field effect transistor.
  • the operation of the gain adjusting unit 5 will be described.
  • the abnormal signal from the peak hold unit 44 is not input to the gate of the transistor FET1.
  • the transistor FET1 is in an off state. Therefore, the first input signal is output to the first buffer unit 3 with the first gain by the resistance voltage division between the resistors R11 and R12.
  • an abnormal signal from the peak hold unit 44 is input to the gate of the transistor FET1. In this case, the transistor FET1 is on.
  • the gain of the first input signal is reduced by the resistance voltage division of the resistor R11 and the combined resistor of the resistor R12 and the resistor R13, and the first input signal is output to the first buffer unit 3 with the second gain. Therefore, the second input signal output from the filter unit 2 has a reduced voltage peak value while maintaining the waveform of the input signal.
  • the second input signal is similar in waveform to the input signal input to the filter device 1 although the magnification in amplitude is different.
  • the second gain is set according to a coefficient at which the absolute value of the voltage value of the signal amplified by the filter unit 2 is equal to or less than the detection threshold.
  • the waveform of the second input signal when the gain of the first input signal is lowered by the gain adjusting unit 5 will be described with reference to FIG.
  • the first overvoltage detection unit 42 when the signal of the predetermined frequency band in the second input signal exceeds the first detection threshold, the first overvoltage detection unit 42 outputs an abnormality detection signal to the gate of the transistor FET1.
  • the transistor FET1 is turned on when an abnormality detection signal is input to the gate (T1).
  • T2 there is a predetermined dead time (T2) until the transition from the off state to the on state. Therefore, after a predetermined dead time elapses after the abnormality detection signal is input to the gate of the transistor FET1, the transistor FET1 is turned on (T3).
  • the gain of the first input signal is reduced from the first gain to the second gain by the resistance voltage division of the resistor R11 and the combined resistor of the resistor R12 and the resistor R13.
  • the gain adjusting unit 5 divides the first input signal at the first voltage division ratio determined by the resistor R11 and the resistor R12.
  • the gain adjusting unit 5 divides the first input signal by a second voltage division ratio that is smaller than the first voltage division ratio.
  • the second voltage division ratio is determined from the resistor R11, the resistor R12, and the resistor R13.
  • the maximum value (b) of the second input signal output from the filter device 1 due to the gain reduction in the gain adjusting unit 5 does not exceed the maximum value of the allowable voltage of the external device.
  • An abnormal signal is input to the gate of the transistor FET1 during the first peak hold time. Therefore, even when the second input signal becomes less than the first detection threshold, the gain of the first input signal remains lowered. In other words, by adjusting the first peak hold time, the time during which the transistor FET1 is turned on (the period during which the gain is reduced) can be set.
  • the transistor FET1 shifts from the on state to the off state (T4), and the gain of the first input signal returns from the second gain to the first gain.
  • the Zener diode Dz11 and the Zener diode Dz12 prevent negative overvoltage of the first input signal. For example, when the negative voltage in the second input signal does not exceed the second detection threshold, no abnormal signal is input to the base of the transistor Tr11. Therefore, the transistor Tr11 is in an off state. In this case, the gain of the negative voltage of the first input signal is reduced based on the breakdown voltage of the Zener diode Dz11 and the Zener diode Dz12 and the resistance value of the resistor R13. On the other hand, when the negative voltage in the second input signal exceeds the second detection threshold, an abnormal signal is input to the base of the transistor Tr11. Therefore, the transistor Tr11 is on.
  • the gain of the negative voltage of the first input signal is reduced based on the breakdown voltage of the Zener diode Dz11 and the resistance value of the resistor R13. Therefore, the change in the gain of the negative voltage of the first input signal can be increased in the on state between the off state and the on state of the transistor Tr11.
  • the first high-pass filter 21 acquires an input signal as shown in FIG. 4 (step S101).
  • the first high-pass filter 21 outputs the first input signal obtained by removing the low frequency component from the acquired input signal to the first buffer unit 3 via the gain adjustment unit 5 (step S102).
  • the first buffer unit 3 outputs the acquired first input signal to the bandpass filter 22 with an impedance lower than the impedance of the subsequent stage of the first buffer unit 3.
  • the band pass filter 22 outputs a second input signal obtained by amplifying a signal in a predetermined frequency band with a predetermined gain with respect to the first input signal acquired via the first buffer unit 3 (step S103).
  • the abnormality detection unit 4 determines whether or not the voltage value of the first input signal or the second input signal exceeds the detection threshold value.
  • the overvoltage protection unit 46 of the abnormality detection unit 4 determines whether the positive voltage of the first input signal exceeds the third detection threshold. When the first input signal exceeds the third detection threshold, the overvoltage protection unit 46 outputs an abnormal signal to the gain adjustment unit 5 to reduce the gain of the filter unit 2. On the other hand, when the first input signal is equal to or smaller than the third detection threshold, the overvoltage protection unit 46 does not output an abnormal signal to the gain adjustment unit 5 (step S104).
  • the abnormality detection unit 4 determines whether or not the voltage value of the second input signal exceeds the detection threshold (step S105). For example, the abnormality detection unit 4 detects a positive overvoltage in the second input signal when the positive voltage value of the second input signal exceeds the first detection threshold. Then, the abnormality detecting unit 4 outputs an abnormal signal to the gain adjusting unit 5 when detecting a positive overvoltage in the second input signal.
  • the positive voltage value of the second input signal exceeds the first detection threshold is, for example, the gain of the filter unit 2 due to the change in the characteristics of the components in the filter device 1 due to the external environment such as temperature and humidity. Is going to rise.
  • the gain adjusting unit 5 reduces the gain of the filter unit 2 when detecting an abnormal signal from the abnormality detecting unit 4 (step S106). For example, when the gain adjustment unit 5 detects an abnormal signal from the abnormality detection unit 4, the gain adjustment unit 5 divides the voltage of the first input signal output from the first high-pass filter by a resistor to reduce the first gain from the first gain. Reduce to 2 gain. As a result, as shown in FIG. 5, the filter device 1 reduces the gain of the filter unit 2 without clamping the voltage of the second input signal, thereby reducing the voltage of the second input signal (denoted by symbol c in FIG. 4). This prevents the voltage of the input signal from exceeding the maximum allowable voltage. Therefore, the filter device 1 can output the second input signal of a desired frequency band while maintaining the waveform of the input signal.
  • the gain adjustment unit 5 determines whether or not the output of the abnormality signal from the abnormality detection unit 4 has been stopped (step S107). When the output of the abnormality signal from the abnormality detection unit 4 is stopped, the gain adjustment unit 5 returns the gain of the filter unit 2 to the first gain (step S108). On the other hand, when the output of the abnormality signal from the abnormality detection unit 4 is not stopped, the gain adjustment unit 5 holds the gain of the filter unit 2 as the second gain.
  • the filter device 1 includes a filter unit 2 that amplifies a signal in a predetermined frequency band among input signals, and an abnormality detection unit that detects an overvoltage of the signal amplified by the filter unit 2. 4 and a gain adjusting unit 5 that reduces the gain of the filter unit 2 when an overvoltage of the signal amplified by the filter unit 2 is detected.
  • the filter device 1 according to the first embodiment can prevent a signal having an excessive voltage from being output, and can output a signal in a desired frequency band while maintaining the waveform of the input signal.
  • the filter device 1 ⁇ / b> A according to the second embodiment will be described with reference to FIG. 6.
  • 1 A of filter apparatuses differ in the structure in 4 A of abnormality detection parts, and the gain adjustment part 5A compared with the filter apparatus 1 in 1st Embodiment.
  • the same or similar parts may be denoted by the same reference numerals and redundant description may be omitted.
  • the filter device 1A includes a filter unit 2, a first buffer unit 3, resistors R1 and R2, an abnormality detection unit 4A, and a gain adjustment unit 5A.
  • the abnormality detection unit 4A detects an overvoltage of the input signal amplified by the filter unit 2A. That is, the abnormality detection unit 4 ⁇ / b> A detects an overvoltage of the second input signal output from the bandpass filter 22.
  • the abnormality detection unit 4A includes a second buffer unit 41, a first overvoltage detection unit 42, a second overvoltage detection unit 43, a peak hold unit 50, overvoltage protection units 46 and 47, and resistors R22 and 23.
  • the overvoltage protection unit 47 prevents overvoltage on the negative side of the first input signal.
  • the overvoltage protection unit 47 includes a transistor Tr4, resistors 20, 21 and a Zener diode Dz5.
  • the collector of the transistor Tr4 is connected to the connection point of the resistor R7 and the anode of the diode D1.
  • the emitter of the transistor Tr4 is connected to the ground.
  • a resistor R21 is connected between the emitter of the transistor Tr4 and the base.
  • One end of a resistor R20 is connected to the base of the transistor Tr4.
  • the anode of the Zener diode Dz5 is connected to the other end of the resistor R20.
  • the cathode of the Zener diode Dz5 is connected to the ground.
  • the Zener diode Dz5 breaks down at the fourth voltage value. Therefore, the Zener diode Dz5 breaks down when the negative voltage of the first input signal exceeds the fourth voltage value.
  • the Zener breakdown occurs, the Zener diode Dz5 is turned on because a current flows into the base of the transistor Tr4.
  • the transistor Tr4 is turned on, a current flows through the base of the transistor Tr3, so that the transistor Tr3 is turned on and an abnormal signal is output to the peak hold unit 50.
  • the negative overvoltage of the first input signal can be prevented. Note that the overvoltage on the negative side of the first input signal that can be prevented may be set according to the fourth voltage value.
  • the peak hold unit 50 is connected to the output of each of the first overvoltage detection unit 42 and the second overvoltage detection unit 43.
  • the peak hold unit 50 acquires an abnormal signal from at least one of the first overvoltage detection unit 42 and the second overvoltage detection unit 43, the peak hold unit 50 holds the peak of the voltage of the abnormal signal for a predetermined time to adjust the gain. Output to unit 5.
  • the gain adjustment unit 5A reduces the gain of the filter unit 2 when the abnormality detection unit 4 detects an overvoltage of the second input signal. For example, the gain adjusting unit 5A reduces the gain of the first high-pass filter 21 when an overvoltage of the second input signal is detected.
  • the gain adjusting unit 5A includes resistors R11 to R13 and a relay unit 60. One end of the resistor R13 is connected to the other end of the resistor R11. The relay unit 60 is connected between the other end of the resistor R13 and the ground. The relay unit 60 is connected to the output of the peak hold unit 50.
  • the relay unit 60 conducts the other end of the resistor R13 and the ground while the abnormal signal is output from the peak hold unit 50.
  • the gain of the first input signal is reduced by the resistance voltage division of the resistor R11 and the combined resistor of the resistor R12 and the resistor R13, and is output to the first buffer unit 3 with the second gain.
  • the relay unit 60 makes the other end of the resistor R13 and the ground nonconductive.
  • the relay unit 60 is a photo MOS relay.
  • an LED 61 that is a light emitting unit of the photo MOS relay is connected between the output of the peak hold unit 50 and the ground.
  • the resistor R13 and the ground are connected to the MOSFET 62 which is a light receiving portion of the photo MOS relay.
  • the abnormality detection unit 4A of the second embodiment outputs an abnormality signal to the gain adjustment unit 5A when the positive voltage value of the second input signal exceeds the first detection threshold value.
  • the abnormality detection unit 4A outputs an abnormality signal to the gain adjustment unit 5A when the negative voltage value of the second input signal exceeds the second detection threshold value.
  • the gain adjustment part 5A reduces the gain of the filter part 2, when an abnormality signal is acquired from the abnormality detection part 4A.
  • the filter device 1A prevents the output of signals having excessive voltages on the positive and negative sides of the second input signal, and the second input signal in a desired frequency band while maintaining the waveform of the input signal. Can be output.
  • the filter devices 1 and 1A may be realized by hardware, may be realized by software, or may be realized by a combination of hardware and software.
  • a computer may function as a part of filter apparatus 1 and 1A by running a program.
  • the program may be stored in a computer-readable medium, or may be stored in a storage device connected to a network.

Landscapes

  • Networks Using Active Elements (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

入力信号のうち所定の周波数帯域の信号を増幅するフィルタ部と、前記フィルタ部で増幅された信号の過電圧を検出する異常検出部と、前記過電圧が検出された場合には前記フィルタ部のゲインを低下させるゲイン調整部と、を備える。

Description

フィルタ装置
　本発明は、フィルタ装置に関する。
　従来、入力信号に対して不用な周波数帯域の入力信号を減衰させるとともに、所望の周波数帯域の信号を所定のゲインで増幅することで、入力信号から所望の周波数帯域の入力信号を取得し、後段の処理装置に出力するフィルタ装置がある。この処理装置によっては、所望の周波数帯域における入力信号の波形をなるべく維持したまま取り込みたい場合がある。このようなフィルタ装置においては、温度や湿度等の外部環境によりフィルタ装置内の部品の特性が変化すると、ゲインが上昇してしまう場合がある。その場合には、フィルタ装置は、入力信号を過度に増幅してしまい、過大な電圧まで増幅した信号を処理装置に出力してしまう。そこで、処理装置に過電圧が印加されないように、処理装置から出力される信号を所定の電圧でクランプする方法がある。
特開２０１５－８３７９４号公報
　しかしながら、フィルタ装置から出力される信号の電圧は、所定の電圧でクランプされると、電圧の振幅値が強制的にクランプ電圧に制限される。そのため、クランプされている期間においては、入力信号が増幅あるいは減少しているにもかかわらず、フィルタ装置から出力される信号の電圧が一定値となってしまう。そのため、フィルタ装置は、入力信号の波形を維持したまま情報処理に出力することができない。
　本発明は、このような事情に鑑みてなされたもので、その目的は、過大な電圧の信号を出力することを防止するとともに、入力信号の波形を維持したまま所望の周波数帯域の信号を出力することができるフィルタ装置を提供することである。
　本発明の一態様は、入力信号のうち所定の周波数帯域の信号を増幅するフィルタ部と、前記フィルタ部で増幅された信号の過電圧を検出する異常検出部と、前記過電圧が検出された場合には前記フィルタ部のゲインを低下させるゲイン調整部と、を備えるフィルタ装置である。
　また、本発明の一態様は、上述のフィルタ装置であって、前記入力信号は、正側の信号と負側の信号との少なくともいずれか一方の信号が含まれる。
　また、本発明の一態様は、上述のフィルタ装置であって、前記フィルタ部は、ハイパスフィルタと、前記ハイパスフィルタの後段に設けられたバンドパスフィルタと、を備え、前記ゲイン調整部は、前記過電圧が検出された場合には、前記ハイパスフィルタのゲインを低下させる。
　また、本発明の一態様は、上述のフィルタ装置であって、前記ゲイン調整部は、前記過電圧が検出された場合には、前記ハイパスフィルタから出力される信号の電圧を抵抗で分圧させることで前記ゲインを低下させる。
　また、本発明の一態様は、上述のフィルタ装置であって、前記異常検出部は、前記フィルタ部で増幅された信号の電圧値が所定の閾値を超えた場合に、過電圧を検出したことを示す異常信号を前記ゲイン調整部に出力し、前記ゲイン調整部は、前記異常信号が出力されている間、前記ハイパスフィルタのゲインを低下させる。
　また、本発明の一態様は、上述のフィルタ装置であって、前記異常検出部は、ツェナーダイオードを備え、前記閾値は、ツェナーダイオードの降伏電圧に応じた値である。
　また、本発明の一態様は、上述のフィルタ装置であって、前記ゲインは、前記フィルタ部で増幅された信号の電圧値の絶対値が前記閾値以下になる係数に応じて設定されている。
　また、本発明の一態様は、上述のフィルタ装置であって、前記異常検出部は、前記過電圧を検出した場合には、前記異常信号を外部装置に出力する。
　また、本発明の一態様は、上述のフィルタ装置であって、前記異常検出部は、前記過電圧を検出した場合には、所定の時間の間において前記異常信号を出力する。
　また、本発明の一態様は、上述のフィルタ装置であって、前記ゲイン調整部は、前記異常信号を取得しない場合には前記ハイパスフィルタから出力される信号の電圧を第１の分圧比で分圧し、前記異常信号を取得した場合には前記ハイパスフィルタから出力される信号の電圧を前記第１の分圧比よりも小さい第２の分圧比で分圧する。
　以上説明したように、本発明によれば、過大な電圧の信号を出力することを防止するとともに、入力信号の波形を維持したまま所望の周波数帯域の信号を出力することができるフィルタ装置を提供することができる。
第１の実施形態におけるフィルタ装置１の概略構成図。 第１の実施形態におけるフィルタ装置１から出力される信号の波形を示す図。 第１の実施形態におけるフィルタ装置１の動作を示すフロー図。 第１の実施形態におけるフィルタ装置１に入力される入力信号の波形を示す図。 第１の実施形態におけるフィルタ装置１から出力される第２入力信号の波形を示す図。 第２の実施形態におけるフィルタ装置１Ａの概略構成図。
　本実施形態におけるフィルタ装置は、増幅した信号の電圧が過電圧である場合、その増幅におけるゲインを低下させる。これにより、本実施形態におけるフィルタ装置は、過大な電圧の信号を出力することを防止するとともに、入力信号の波形を維持したまま所望の周波数帯域の信号を出力することができる。
（第１の実施形態）
　以下、図１～図５を参照して、第１の実施形態におけるフィルタ装置１について説明する。
　フィルタ装置１は、フィルタ部２、第１バッファ部３、抵抗Ｒ１，２、異常検出部４及びゲイン調整部５を備える。なお、ゲイン調整部５は、第１ハイパスフィルタ２１に含まれて構成されてもよい。
　フィルタ部２は、入力信号のうち所定の周波数帯域の信号を増幅する。この入力信号は、正側の信号と負側の信号との少なくともいずれか一方の信号が含まれる。
　フィルタ部２は、第１ハイパスフィルタ２１及びバンドパスフィルタ２２を備える。
　第１ハイパスフィルタ２１は、入力信号に対して低周波成分を除去した第１入力信号を、ゲイン調整部５を介して第１バッファ部３に出力する。
　第１バッファ部３は、第１バッファ部３の前段と後段との間における回路間のインピーダンス変換を行う。第１バッファ部３は、取得した第１入力信号を第１バッファ部３の後段のインピーダンスよりも低いインピーダンスでバンドパスフィルタ２２に出力する。なお、第１バッファ部３の前段と後段との間における回路間のインピーダンスがマッチングしていれば、第１バッファ部３を省略可能である。
　バンドパスフィルタ２２は、第１ハイパスフィルタ２１の後段に設けられている。バンドパスフィルタ２２は、第１バッファ部３を介して取得した第１入力信号に対して所定の周波数帯域の信号を所定のゲインで増幅させて出力する。すなわち、バンドパスフィルタ２２は、第１入力信号の上限値と下限値とが所定の範囲に収まるように、第１入力信号を所定のゲインで増幅する。そして、バンドパスフィルタ２２は、所定のゲインで増幅した第１入力信号を第２入力信号として出力する。
　例えば、バンドパスフィルタ２２は、第２ハイパスフィルタ２３及びローパスフィルタ２４を備える。第２ハイパスフィルタ２３は、第１カットオフ周波数未満の信号成分を減衰させるとともに、第１カットオフ周波数以上の信号成分を増幅する。ローパスフィルタ２４は、第２カットオフ周波数以上の信号成分を減衰させるとともに、その第２カットオフ周波数未満の信号成分を増幅する。この第２カットオフ周波数は、第１カットオフ周波数よりも高い。したがって、所定の周波数帯域とは、第１カットオフ周波数以上で、且つ第２カットオフ周波数未満の周波数である。
　バンドパスフィルタ２２から出力された第２入力信号は、異常検出部４に入力される。また、バンドパスフィルタ２２から出力された第２入力信号は、抵抗Ｒ１及び抵抗Ｒ２で抵抗分圧されて、フィルタ装置１の後段に設けられた外部装置に出力される。なお、抵抗Ｒ１及び抵抗Ｒ２は、外部装置に出力される第２信号の電圧を調整する抵抗であって、フィルタ装置１の必須な構成ではない。
　異常検出部４は、フィルタ部２で増幅された入力信号の過電圧を検出する。すなわち、異常検出部４は、バンドパスフィルタ２２から出力された第２入力信号の過電圧を検出する。
　異常検出部４は、第２入力信号の電圧値が所定の検出閾値を超えた場合に、第２入力信号の過電圧を検出する。そして、異常検出部４は、第２入力信号の過電圧を検出した場合には、その過電圧を検出したことを示す異常信号をゲイン調整部５に出力する。なお、異常検出部４は、過電圧を検出した場合、異常信号を外部装置に出力してもよい。
　以下に、第１の実施形態における異常検出部４の概略構成の一例を説明する。
　異常検出部４は、第２バッファ部４１、第１過電圧検出部４２、第２過電圧検出部４３、ピークホールド部４４，４５、過電圧保護部４６、ツェナーダイオードＤｚ４及び抵抗Ｒ１０を備える。
　第２バッファ部４１は、第２バッファ部４１の前段と後段との間における回路間のインピーダンス変換を行う。第２バッファ部４１は、バンドパスフィルタ２２から出力された第２入力信号を、第２バッファ部４１の後段のインピーダンスよりも低いインピーダンスで第１過電圧検出部４２及び第２過電圧検出部４３に出力する。
　第１過電圧検出部４２は、第２入力信号における正の過電圧を検出する。具体的には、第１過電圧検出部４２は、第２入力信号における正の電圧が第１検出閾値を超えた場合に、第２入力信号における正の過電圧を検出する。この第１検出閾値は、正の値であって、外部装置の読み取り可能な電圧である許容電圧の最大値未満に設定される。
　第１過電圧検出部４２は、ツェナーダイオードＤｚ１、抵抗Ｒ３～Ｒ６及びトランジスタＴｒ１，Ｔｒ２を備える。
　ツェナーダイオードＤｚ１は、カソードが第２バッファ部４１の出力に接続され、アノードが抵抗Ｒ３の一端及び過電圧保護部４６に接続されている。
　抵抗Ｒ３の他端は、トランジスタＴｒ１のベースに接続されている。抵抗Ｒ４は、トランジスタＴｒ１のベースとエミッタとの間に接続されている。トランジスタＴｒ１のエミッタはグラウンド（ＧＮＤ）に接続されている。抵抗Ｒ５は、トランジスタＴｒ１のコレクタとトランジスタＴｒ２のベースとの間に接続されている。抵抗Ｒ６は、トランジスタＴｒ２のベースとトランジスタＴｒ２のエミッタとの間に接続されている。トランジスタＴｒ２のエミッタは電源電圧Ｖｃに接続されている。また、トランジスタＴｒ２のコレクタは、ピークホールド部４４の入力に接続されている。本実施形態では、トランジスタＴｒ１がＮＰＮ型のバイポーラトランジスタであり、トランジスタＴｒ２がＰＮＰ型のバイポーラトランジスタである。
　以下に、第１過電圧検出部４２の動作について、説明する。
　ツェナーダイオードＤｚ１は、逆方向に電圧が印加されると、第１の電圧値でツェナー降伏が発生し、流れる電流値にかかわらず一定の電圧が得られるものである。したがって、ツェナーダイオードＤｚ１のカソードに入力した第２入力信号が第１の電圧値を超えた場合には、ツェナーダイオードＤｚ１はツェナー降伏する。ツェナーダイオードＤｚ１は、ツェナー降伏すると、カソードからアノードに向かって電流が流れる。これにより、抵抗Ｒ３を介してトランジスタＴｒ１のベースに電流が流れ、トランジスタＴｒ１がオン状態になる。そして、トランジスタＴｒ２のベースに電流が流れるため、トランジスタＴｒ２がオン状態になる。したがって、ピークホールド部４５に電圧が電源電圧Ｖｃである異常信号が入力される。なお、第１検出閾値は、トランジスタＴｒ１がオン状態になるときのツェナーダイオードＤｚ１のカソードに印加される電圧であり、第１の電圧値に応じた値に設定される。
　次に、第２過電圧検出部４３について、説明する。
　第２過電圧検出部４３は、第２入力信号における負の過電圧を検出する。具体的には、第２過電圧検出部４３は、第２入力信号における負の電圧が第２検出閾値を超えた場合に、第２入力信号における負の過電圧を検出する。この場合における負の電圧が第２検出閾値を超えた場合とは、第２入力信号の負の電圧が第２検出閾値を下回ることを意味する。この第２検出閾値は、負の値であって、外部装置の読み取り可能な電圧である許容電圧の最小値よりも高い値に設定される。
　第２過電圧検出部４３は、ツェナーダイオードＤｚ２、ダイオードＤ１、抵抗Ｒ７，Ｒ８及びトランジスタＴｒ３を備える。
　ツェナーダイオードＤｚ２は、アノードが第２バッファ部４１の出力に接続され、カソードがダイオードＤ１のカソードに接続される。抵抗Ｒ７は、ダイオードＤ１のアノードとトランジスタＴｒ３のベースとの間に接続される。抵抗Ｒ８は、トランジスタＴｒ３のベースとエミッタとの間に接続される。トランジスタＴｒ３のエミッタは電源電圧Ｖｃに接続されている。また、トランジスタＴｒ３のコレクタは、ピークホールド部４５の出力に接続されている。本実施形態では、トランジスタＴｒ３がＰＮＰ型のバイポーラトランジスタである。
　以下に、第２過電圧検出部４３の動作について、説明する。
　ツェナーダイオードＤｚ２は、逆方向に電圧が印加されると、第２の電圧値でツェナー降伏が発生する。したがって、ツェナーダイオードＤｚ２のアノードに第２入力信号の負電圧が入力されたことで、ツェナーダイオードＤｚ２のアノードに対するカソードの電圧差が第２の電圧値を超えた場合には、ツェナーダイオードＤｚ２はツェナー降伏する。すなわち、ツェナーダイオードＤｚ２のカソードに印加されている電圧より第２の電圧値以下の電圧の第２入力信号がツェナーダイオードＤｚ２のアノードに入力した場合にツェナーダイオードＤｚ２はツェナー降伏する。ツェナーダイオードＤｚ２は、ツェナー降伏すると、カソードからアノードに向かって電流が流れる。これにより、トランジスタＴｒ３のベースに電流が流れるため、トランジスタＴｒ３がオン状態になる。したがって、ピークホールド部４５に電圧が電源電圧Ｖｃである異常信号が入力される。ダイオードＤ１は、第２過電圧検出部４３に電流が流れ込むことを防止する。なお、第２検出閾値は、トランジスタＴｒ３がオン状態になるときのツェナーダイオードＤｚ２のアノードに印加される電圧であり、第２の電圧値に応じた値に設定される。
　ピークホールド部４４は、第１過電圧検出部４２から出力された異常信号の電圧を所定時間の間ピークホールドしてゲイン調整部５に出力する。ピークホールド部４５は、第２過電圧検出部４３から出力された異常信号の電圧を所定時間の間ピークホールドしてゲイン調整部５に出力する。ピークホールド部４４とピークホールド部４５とのそれぞれが異常信号の電圧をピークホールドする時間は、同じであってもよいし、異なってもよい。以下に、ピークホールド部４４が異常信号の電圧をピークホールドしている所定時間を第１ピークホールド時間という。以下に、ピークホールド部４５が異常信号の電圧をピークホールドしている所定時間を第２ピークホールド時間という。
　過電圧保護部４６は、第１入力信号の正側の過電圧を防止する。過電圧保護部４６は、ツェナーダイオードＤｚ３及び抵抗Ｒ９を備える。
　ツェナーダイオードＤｚ３は、逆方向に電圧が印加されると、第３の電圧値でツェナー降伏する。ツェナーダイオードＤｚ３は、カソードが第１ハイパスフィルタ２１の出力に接続されている。したがって、ツェナーダイオードＤｚ３は、第１入力信号の正側の電圧が第３の電圧値を超えた場合には、ツェナー降伏する。これにより、トランジスタＴｒ１のゲートに電流が流れ、トランジスタＴｒ１がオン状態となる。これにより、ピークホールド部４４に異常信号が入力される。ツェナーダイオードＤｚ３は、第１入力信号の正側の電圧が第３の電圧値（第３検出閾値）以下になるように制御する。抵抗Ｒ９は、ツェナーダイオードＤｚ３のツェナー降伏により流れる電流を制限する電流制限抵抗である。
　ゲイン調整部５は、異常検出部４によって第２入力信号の過電圧が検出された場合には、フィルタ部２のゲインを低下させる。例えば、ゲイン調整部５は、第２入力信号の過電圧が検出された場合には、第１ハイパスフィルタ２１のゲインを低下させる。より具体的には、ゲイン調整部５は、第２入力信号の過電圧が検出された場合には、第１ハイパスフィルタ２１から出力される第２入力信号の電圧を抵抗で分圧させることでゲインを低下させる。
　ゲイン調整部５は、抵抗Ｒ１１～抵抗Ｒ１６、ツェナーダイオードＤｚ１１，１２、トランジスタＦＥＴ１及びトランジスタＴｒ１１を備える。
　抵抗Ｒ１１は、一端が第１ハイパスフィルタ２１の出力に接続され、他端が第１バッファ部３の入力に接続されている。抵抗Ｒ１２は、一端が抵抗Ｒ１１の他端に接続され、他端がグラウンドに接続されている。ツェナーダイオードＤｚ１１のアノードは抵抗Ｒ１１の他端に接続されている。ツェナーダイオードＤｚ１１のカソードは、ツェナーダイオードＤｚ１２のアノードに接続されている。ツェナーダイオードＤｚ１２のカソードは、抵抗Ｒ１３の一端とトランジスタＴｒ１１のコレクタとに接続されている。トランジスタＦＥＴ１のドレインは、抵抗Ｒ１３の他端に接続されている。トランジスタＦＥＴ１のソースは、グラウンドに接続されている。抵抗Ｒ１５は、トランジスタＦＥＴ１のゲートとピークホールド部４４の出力との間に接続される。抵抗Ｒ１６は、一端がピークホールド部４４の出力に接続され、他端がグラウンドに接続されている。トランジスタＴｒ１１のゲートとエミッタとの間に抵抗Ｒ１４が接続されている。また、トランジスタＴｒ１１のエミッタがツェナーダイオードＤｚ１１のカソードとツェナーダイオードＤｚ１２のアノードとの接続点に接続されている。本実施形態では、トランジスタＴｒ１１がＮＰＮ型のバイポーラトランジスタである。トランジスタＦＥＴ１はＮｃｈの電界効果トランジスタである。
　以下に、ゲイン調整部５の動作について、説明する。
　第１過電圧検出部４２により第２入力信号における正の過電圧が検出されていない場合には、ピークホールド部４４からの異常信号がトランジスタＦＥＴ１のゲートに入力されない。この場合には、トランジスタＦＥＴ１はオフ状態である。したがって、第１入力信号は、抵抗Ｒ１１と抵抗Ｒ１２との抵抗分圧によって第１のゲインで第１バッファ部３に出力される。一方、第１過電圧検出部４２により第２入力信号における正の過電圧が検出された場合には、ピークホールド部４４からの異常信号がトランジスタＦＥＴ１のゲートに入力される。この場合には、トランジスタＦＥＴ１はオン状態である。したがって、第１入力信号は、抵抗Ｒ１１と、抵抗Ｒ１２及び抵抗Ｒ１３の合成抵抗と、の抵抗分圧によってゲインが低下され、第２のゲインで第１バッファ部３に出力される。そのため、フィルタ部２から出力される第２入力信号は、入力信号の波形を維持したまま電圧のピーク値が低減する。換言すると、第２入力信号は、フィルタ装置１に入力する入力信号に対して振幅における倍率が異なるが、波形としては相似する。例えば、第２のゲインは、フィルタ部２で増幅された信号の電圧値の絶対値が検出閾値以下になる係数に応じて設定されている。
　以下に、ゲイン調整部５により第１入力信号のゲインが低下された場合における第２入力信号の波形について、図２を用いて説明する。
　図２に示すように、第２入力信号における所定の周波数帯域の信号が第１検出閾値を超えた場合、第１過電圧検出部４２は、異常検出信号をトランジスタＦＥＴ１のゲートに出力する。トランジスタＦＥＴ１は、異常検出信号がゲートに入力するとオン状態に移行する（Ｔ１）。ただし、オフ状態からオン状態に移行するまで所定の時間のデットタイム（Ｔ２）が存在する。したがって、異常検出信号がトランジスタＦＥＴ１のゲートに入力してから所定のデットタイムが経過した後、トランジスタＦＥＴ１はオン状態になる（Ｔ３）。これにより、抵抗Ｒ１１と、抵抗Ｒ１２及び抵抗Ｒ１３の合成抵抗と、の抵抗分圧によって、第１入力信号のゲインが第１のゲインから第２のゲインに低下される。
　このように、ゲイン調整部５は、トランジスタＦＥＴ１がオフ状態である場合には、抵抗Ｒ１１と抵抗Ｒ１２とから決まる第１の分圧比で第１入力信号を分圧する。一方、ゲイン調整部５は、トランジスタＦＥＴ１がオン状態である場合には、第１入力信号を第１の分圧比よりも小さい第２の分圧比で分圧する。この第２の分圧比は、抵抗Ｒ１１、抵抗Ｒ１２及び抵抗Ｒ１３から決定される。これにより、第２入力信号は、トランジスタＦＥＴ１がオン状態である場合には、入力信号の波形を維持したまま電圧のピーク値が低減される。ここで、ゲインの低下が行われない場合には、Ｔ３からＴ４の間のいずれかにおいて第２入力信号は、許容電圧の最大値を超えてしまう（ａ）。しかしながら、ゲイン調整部５においてゲインの低下が行われることでフィルタ装置１から出力される第２入力信号の最大値（ｂ）は、外部装置の許容電圧の最大値を超えない。なお、トランジスタＦＥＴ１のゲートには、第１ピークホールド時間において異常信号が入力されている。したがって、第２入力信号が第１検出閾値未満になった場合においても、第１入力信号はゲインが低下したままである。換言すれば、第１ピークホールド時間を調整することでトランジスタＦＥＴ１がオン状態となる時間（ゲインを低下させる期間）を設定することができる。
　第２入力信号が第１検出閾値を超えてから第１ピークホールド時間が経過すると、異常検出信号が消失する。したがって、トランジスタＦＥＴ１がオン状態からオフ状態に移行し（Ｔ４）、第１入力信号のゲインが第２のゲインから第１のゲインに戻る。
　図１に戻り、ツェナーダイオードＤｚ１１及びツェナーダイオードＤｚ１２は、第１入力信号の負の過電圧を防止する。例えば、第２入力信号における負の電圧が第２検出閾値を超えていない場合には、トランジスタＴｒ１１のベースに異常信号が入力されない。したがって、トランジスタＴｒ１１はオフ状態である。この場合には、ツェナーダイオードＤｚ１１及びツェナーダイオードＤｚ１２の降伏電圧と抵抗Ｒ１３の抵抗値に基づいて第１入力信号の負電圧のゲインを低下させる。一方、第２入力信号における負の電圧が第２検出閾値を超えた場合には、トランジスタＴｒ１１のベースに異常信号が入力される。したがって、トランジスタＴｒ１１はオン状態である。この場合には、ツェナーダイオードＤｚ１１の降伏電圧と抵抗Ｒ１３の抵抗値とに基づいて第１入力信号の負の電圧のゲインを低下させる。したがって、トランジスタＴｒ１１のオフ状態とオン状態とでは、オン状態の方が第１入力信号の負の電圧のゲインの変化を大きくすることができる。
　以下に、第１の実施形態におけるフィルタ装置１の動作の流れについて、図３～図５を用いて、説明する。
　第１ハイパスフィルタ２１は、図４に示すような入力信号を取得する（ステップＳ１０１）。第１ハイパスフィルタ２１は、取得した入力信号に対して低周波成分を除去した第１入力信号をゲイン調整部５を介して第１バッファ部３に出力する（ステップＳ１０２）。第１バッファ部３は、取得した第１入力信号を第１バッファ部３の後段のインピーダンスよりも低いインピーダンスでバンドパスフィルタ２２に出力する。
　バンドパスフィルタ２２は、第１バッファ部３を介して取得した第１入力信号に対して所定の周波数帯域の信号を所定のゲインで増幅させた第２入力信号を出力する（ステップＳ１０３）。
　異常検出部４は、第１入力信号又は第２入力信号の電圧値が検出閾値を超えたか否かを判定する。
　異常検出部４の過電圧保護部４６は、第１入力信号の正側の電圧が第３検出閾値を超えるか否かを判定する。過電圧保護部４６は、第１入力信号が第３検出閾値を超える場合には、異常信号をゲイン調整部５に出力して、フィルタ部２のゲインを低下させる。一方、過電圧保護部４６は、第１入力信号が第３検出閾値以下の場合には、異常信号をゲイン調整部５に出力しない（ステップＳ１０４）。
　また、異常検出部４は、第２入力信号の電圧値が検出閾値を超えたか否かを判定する（ステップＳ１０５）。例えば、異常検出部４は、第２入力信号の正の電圧値が第１検出閾値を超えた場合に、第２入力信号における正の過電圧を検出する。そして、異常検出部４は、第２入力信号における正の過電圧を検出した場合には、異常信号をゲイン調整部５に出力する。なお、第２入力信号の正の電圧値が第１検出閾値を超える場合とは、例えば、温度や湿度等の外部環境によりフィルタ装置１内の部品の特性が変化することでフィルタ部２のゲインが上昇してしまう場合である。本実施形態では、図４の符号ｃ示す入力信号の信号波形が外部環境によるフィルタ部２のゲインの上昇により過度に増幅されたとする。
　ゲイン調整部５は、異常検出部４から異常信号を検出した場合には、フィルタ部２のゲインを低下させる（ステップＳ１０６）。例えば、ゲイン調整部５は、異常検出部４から異常信号を検出した場合には、第１ハイパスフィルタから出力される第１入力信号の電圧を抵抗で分圧させることで第１のゲインから第２のゲインに低下させる。これにより、図５に示すように、フィルタ装置１は、第２入力信号の電圧をクランプすることなく、フィルタ部２のゲインを低下させることで第２入力信号の電圧（図４の符号ｃ示す入力信号の電圧）が許容電圧の最大値を超えることを防止する。したがって、フィルタ装置１は、入力信号の波形を維持したまま所望の周波数帯域の第２入力信号を出力することができる。
　ゲイン調整部５は、異常検出部４からの異常信号の出力が停止したか否かを判定する（ステップＳ１０７）。ゲイン調整部５は、異常検出部４からの異常信号の出力が停止した場合には、フィルタ部２のゲインを第１のゲインに戻す（ステップＳ１０８）。一方、ゲイン調整部５は、異常検出部４からの異常信号の出力が停止されていない場合には、フィルタ部２のゲインを第２のゲインのままに保持する。
　上述したように、第１の実施形態におけるフィルタ装置１は、入力信号のうち所定の周波数帯域の信号を増幅するフィルタ部２と、フィルタ部２で増幅された信号の過電圧を検出する異常検出部４と、フィルタ部２で増幅された信号の過電圧が検出された場合にはフィルタ部２のゲインを低下させるゲイン調整部５と、を備える。これにより、第１の実施形態におけるフィルタ装置１は、過大な電圧の信号を出力することを防止するとともに、入力信号の波形を維持したまま所望の周波数帯域の信号を出力することができる。
（第２の実施形態）
　以下、図６を参照して、第２の実施形態におけるフィルタ装置１Ａについて説明する。フィルタ装置１Ａは、第１の実施形態におけるフィルタ装置１と比較して、異常検出部４Ａとゲイン調整部５Ａとにおいて構成が異なる。なお、図面において、同一又は類似の部分には同一の符号を付して、重複する説明を省く場合がある。
　フィルタ装置１Ａは、フィルタ部２、第１バッファ部３、抵抗Ｒ１，２、異常検出部４Ａ及びゲイン調整部５Ａを備える。
　異常検出部４Ａは、フィルタ部２Ａで増幅された入力信号の過電圧を検出する。すなわち、異常検出部４Ａは、バンドパスフィルタ２２から出力された第２入力信号の過電圧を検出する。
　以下に、第２の実施形態における異常検出部４Ａの概略構成の一例を説明する。
　異常検出部４Ａは、第２バッファ部４１、第１過電圧検出部４２、第２過電圧検出部４３、ピークホールド部５０、過電圧保護部４６，４７及び抵抗Ｒ２２，２３を備える。
　過電圧保護部４７は、第１入力信号の負側の過電圧を防止する。過電圧保護部４７は、トランジスタＴｒ４、抵抗２０，２１及びツェナーダイオードＤｚ５を備える。
　トランジスタＴｒ４のコレクタは、抵抗Ｒ７及びダイオードＤ１のアノードの接続点に接続されている。トランジスタＴｒ４のエミッタは、グラウンドに接続されている。トランジスタＴｒ４のエミッタとべースとの間に抵抗Ｒ２１が接続されている。トランジスタＴｒ４のベースには、抵抗Ｒ２０の一端が接続されている。抵抗Ｒ２０の他端には、ツェナーダイオードＤｚ５のアノードが接続されている。ツェナーダイオードＤｚ５のカソードはグラウンドに接続されている。
　ツェナーダイオードＤｚ５は、逆方向に電圧が印加されると、第４の電圧値でツェナー降伏する。したがって、ツェナーダイオードＤｚ５は、第１入力信号の負側の電圧が第４の電圧値を超えた場合にツェナー降伏する。ツェナーダイオードＤｚ５は、ツェナー降伏すると、トランジスタＴｒ４のベースに電流が流れ込むためオン状態となる。トランジスタＴｒ４がオン状態になると、トランジスタＴｒ３のベースに電流が流れるため、トランジスタＴｒ３がオン状態となり、異常信号がピークホールド部５０に出力される。これにより、第１入力信号の負側の過電圧を防止可能となる。なお、防止可能な第１入力信号の負側の過電圧は、第４の電圧値に応じて設定されてもよい。
　ピークホールド部５０は、第１過電圧検出部４２と第２過電圧検出部４３のぞれぞれの出力に接続されている。ピークホールド部５０は、第１過電圧検出部４２と第２過電圧検出部４３との少なくともいずれから異常信号を取得した場合には、その異常信号の電圧を所定時間の間においてピークホールドしてゲイン調整部５に出力する。
　ゲイン調整部５Ａは、異常検出部４において第２入力信号の過電圧が検出された場合には、フィルタ部２のゲインを低下させる。例えば、ゲイン調整部５Ａは、第２入力信号の過電圧が検出された場合には、第１ハイパスフィルタ２１のゲインを低下させる。
　ゲイン調整部５Ａは、抵抗Ｒ１１～抵抗Ｒ１３及びリレー部６０を備える。
　抵抗Ｒ１３は一端が抵抗Ｒ１１の他端に接続されている。リレー部６０は、抵抗Ｒ１３の他端とグラウンドとの間に接続されている。また、リレー部６０は、ピークホールド部５０の出力に接続されている。
　リレー部６０は、ピークホールド部５０から異常信号が出力されている間、抵抗Ｒ１３の他端とグラウンドとの間を導通させる。これにより、第１入力信号は、抵抗Ｒ１１と、抵抗Ｒ１２及び抵抗Ｒ１３の合成抵抗と、の抵抗分圧によってゲインが低下され、第２のゲインで第１バッファ部３に出力される。一方、リレー部６０に対してピークホールド部５０からの異常信号が出力されない場合、リレー部６０は、抵抗Ｒ１３の他端とグラウンドとの間を非導通にする。
　例えば、リレー部６０は、フォトＭＯＳリレーである。リレー部６０がフォトＭＯＳリレーである場合、ピークホールド部５０の出力とグラウンドとの間にフォトＭＯＳリレーの発光部であるＬＥＤ６１が接続される。また、フォトＭＯＳリレーの受光部であるＭＯＳＦＥＴ６２には抵抗Ｒ１３とグラウンドとがそれぞれ接続される。
　このように、第２の実施形態の異常検出部４Ａは、第２入力信号の正の電圧値が第１検出閾値を超えた場合に異常信号をゲイン調整部５Ａに出力する。また、異常検出部４Ａは、第２入力信号の負の電圧値が第２検出閾値を超えた場合に異常信号をゲイン調整部５Ａに出力する。そして、ゲイン調整部５Ａは、異常検出部４Ａから異常信号を取得した場合には、フィルタ部２のゲインを低下させる。これにより、フィルタ装置１Ａは、第２入力信号の正側及び負側の過大な電圧の信号を出力することを防止するとともに、入力信号の波形を維持したまま所望の周波数帯域の第２入力信号を出力することができる。
　上述の実施形態において、フィルタ装置１，１Ａは、ハードウエアにより実現されてもよく、ソフトウエアにより実現されてもよく、ハードウエアとソフトウエアとの組み合わせにより実現されてもよい。また、プログラムが実行されることにより、コンピュータが、フィルタ装置１，１Ａの一部として機能してもよい。プログラムは、コンピュータ読み取り可能な媒体に記憶されていてもよく、ネットワークに接続された記憶装置に記憶されていてもよい。
　以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
１　フィルタ装置
２　フィルタ部
３　第１バッファ部
４，４Ａ　異常検出部
５，５Ａ　ゲイン調整部
２１　第１ハイパスフィルタ
２２　バンドパスフィルタ
２３　第２ハイパスフィルタ
２４　ローパスフィルタ

Claims (10)

  1. 　入力信号のうち所定の周波数帯域の信号を増幅するフィルタ部と、
    　前記フィルタ部で増幅された信号の過電圧を検出する異常検出部と、
    　前記過電圧が検出された場合には前記フィルタ部のゲインを低下させるゲイン調整部と、
    　を備えるフィルタ装置。
  2. 　前記入力信号は、正側の信号と負側の信号との少なくともいずれか一方の信号が含まれる請求項１に記載のフィルタ装置。
  3. 　前記フィルタ部は、
    　ハイパスフィルタと、
    　前記ハイパスフィルタの後段に設けられたバンドパスフィルタと、
    　を備え、
    　前記ゲイン調整部は、前記過電圧が検出された場合には、前記ハイパスフィルタのゲインを低下させる請求項１又は請求項２に記載のフィルタ装置。
  4. 　前記ゲイン調整部は、前記過電圧が検出された場合には、前記ハイパスフィルタから出力される信号の電圧を抵抗で分圧させることで前記ゲインを低下させる請求項３に記載のフィルタ装置。
  5. 　前記異常検出部は、前記フィルタ部で増幅された信号の電圧値が所定の閾値を超えた場合に、過電圧を検出したことを示す異常信号を前記ゲイン調整部に出力し、
    　前記ゲイン調整部は、前記異常信号が出力されている間、前記ハイパスフィルタのゲインを低下させる請求項３又は請求項４に記載のフィルタ装置。
  6. 　前記異常検出部は、ツェナーダイオードを備え、
    　前記閾値は、ツェナーダイオードの降伏電圧に応じた値である請求項５に記載のフィルタ装置。
  7. 　前記ゲインは、前記フィルタ部で増幅された信号の電圧値の絶対値が前記閾値以下になる係数に応じて設定されている請求項５又は請求項６に記載のフィルタ装置。
  8. 　前記異常検出部は、前記過電圧を検出した場合には、前記異常信号を外部装置に出力する請求項５から請求項７のいずれか一項に記載のフィルタ装置。
  9. 　前記異常検出部は、前記過電圧を検出した場合には、所定の時間の間において前記異常信号を出力する請求項５から請求項８のいずれか一項に記載のフィルタ装置。
  10. 　前記ゲイン調整部は、前記異常信号を取得しない場合には前記ハイパスフィルタから出力される信号の電圧を第１の分圧比で分圧し、前記異常信号を取得した場合には前記ハイパスフィルタから出力される信号の電圧を前記第１の分圧比よりも小さい第２の分圧比で分圧する請求項５から請求項９のいずれか一項に記載のフィルタ装置。
PCT/JP2016/067763 2016-06-15 2016-06-15 フィルタ装置 WO2017216896A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016562998A JP6263642B1 (ja) 2016-06-15 2016-06-15 フィルタ装置
PCT/JP2016/067763 WO2017216896A1 (ja) 2016-06-15 2016-06-15 フィルタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/067763 WO2017216896A1 (ja) 2016-06-15 2016-06-15 フィルタ装置

Publications (1)

Publication Number Publication Date
WO2017216896A1 true WO2017216896A1 (ja) 2017-12-21

Family

ID=60664448

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/067763 WO2017216896A1 (ja) 2016-06-15 2016-06-15 フィルタ装置

Country Status (2)

Country Link
JP (1) JP6263642B1 (ja)
WO (1) WO2017216896A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160628U (ja) * 1984-04-04 1985-10-25 株式会社ケンウッド 電子式ボリユ−ム
JPH02277197A (ja) * 1989-04-19 1990-11-13 Hitachi Ltd デイストリビュータ
JPH04116426U (ja) * 1991-03-28 1992-10-19 太陽誘電株式会社 信号減衰回路
JP2002026678A (ja) * 2000-07-06 2002-01-25 Mitsubishi Electric Corp 抵抗ラダー式電子ボリューム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160628U (ja) * 1984-04-04 1985-10-25 株式会社ケンウッド 電子式ボリユ−ム
JPH02277197A (ja) * 1989-04-19 1990-11-13 Hitachi Ltd デイストリビュータ
JPH04116426U (ja) * 1991-03-28 1992-10-19 太陽誘電株式会社 信号減衰回路
JP2002026678A (ja) * 2000-07-06 2002-01-25 Mitsubishi Electric Corp 抵抗ラダー式電子ボリューム

Also Published As

Publication number Publication date
JP6263642B1 (ja) 2018-01-17
JPWO2017216896A1 (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
US9276485B2 (en) Control circuit for controlling reverse surge current in a synchronous rectification circuit and power supply device including the control circuit
US8982522B2 (en) Self-adaptive surge-proof circuit
WO2010021082A1 (ja) 電力用半導体素子の駆動回路
US9722594B2 (en) Drive device
JP5400164B2 (ja) 特には情報技術システムのための多段の過電圧保護回路
US20140118874A1 (en) Gate driver with desaturation detection and active clamping
US9660636B2 (en) Drive device
KR101606441B1 (ko) 전력 증폭기의 전원 온/오프시 출력단과 스피커 보호회로
JP2017212583A (ja) 半導体素子の保護回路
JP6263642B1 (ja) フィルタ装置
JP6105431B2 (ja) 電力用半導体素子のゲート制御回路
US8831247B2 (en) Phantom power circuit
JP6439653B2 (ja) 定電圧電源回路
JP2016131465A (ja) ゲート駆動回路
JP2011155497A (ja) レベルシフト回路
US20200313543A1 (en) Processing circuit and power supply device
JP2010288138A (ja) 電力増幅器保護回路
WO2014109090A1 (ja) 高周波増幅回路
JP2007252035A (ja) トランジスタ回路およびこれを用いたａｃ／ｄｃコンバータ
KR102697594B1 (ko) 스위치의 단락 보호 장치
JP5331515B2 (ja) 安定化電源回路
JP3979991B2 (ja) 増幅装置
JP2024536564A (ja) スイッチの短絡保護装置
JP2008165466A (ja) シャント回路
JP2006287209A (ja) 熱保護回路及びこれを備えた半導体集積回路装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016562998

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16905451

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16905451

Country of ref document: EP

Kind code of ref document: A1