WO2017188018A1 - 固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器 - Google Patents

固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器 Download PDF

Info

Publication number
WO2017188018A1
WO2017188018A1 PCT/JP2017/015213 JP2017015213W WO2017188018A1 WO 2017188018 A1 WO2017188018 A1 WO 2017188018A1 JP 2017015213 W JP2017015213 W JP 2017015213W WO 2017188018 A1 WO2017188018 A1 WO 2017188018A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
row
analog
voltage
power supply
Prior art date
Application number
PCT/JP2017/015213
Other languages
English (en)
French (fr)
Inventor
祐輔 西田
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US16/095,685 priority Critical patent/US10694125B2/en
Publication of WO2017188018A1 publication Critical patent/WO2017188018A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present disclosure relates to a solid-state imaging device, an operation method of the solid-state imaging device, an imaging apparatus, and an electronic device, and more particularly, an operation method of the solid-state imaging device and the solid-state imaging device, and an imaging apparatus , And electronic devices.
  • CMOS Complementary Metal Oxide Semiconductor
  • This pixel signal contains various noises, and this removal method has been proposed.
  • the pixel signal includes, for example, noise generated due to variations in transistor characteristics and fluctuations in power supply voltage.
  • Patent Document 1 a technique for reducing the noise of the pixel signal due to the variation of the transistors has been proposed.
  • the present disclosure has been made in view of such a situation, and in particular, it is possible to appropriately measure the fluctuation of the power supply voltage with a simple device configuration, and the fluctuation of the power supply voltage is measured using the measured fluctuation of the power supply voltage. This makes it possible to remove the noise caused by.
  • a solid-state imaging device includes an imaging device in which a plurality of pixels that generate pixel signals according to the amount of incident light are arranged in a two-dimensional array, and the pixel signals are read in units of rows.
  • a pixel signal analog-to-digital converter that sequentially converts the pixel signals in units of rows into analog-to-digital
  • a sampling unit that samples the voltage of a power supply that supplies power
  • an operation control unit that controls the operation of the sampling unit
  • the operation control unit is connected to the sampling unit at different timings that do not overlap in the row unit during the row unit period that is sequentially read out in the row unit by the pixel signal analog-digital conversion unit and analog-digital converted. It is a solid-state image sensor which samples the voltage of the power supply.
  • the operation control is performed at a timing deviated from the timing sampled in the immediately preceding process in the row unit in the row unit period sequentially read out in the row unit by the pixel signal analog-digital conversion unit and subjected to the analog-digital conversion.
  • the unit may cause the sampling unit to sample the voltage of the power source.
  • the operation is performed at a timing adjacent to the timing sampled in the immediately preceding process in the row unit in a row unit period that is sequentially read out in the row unit by the pixel signal analog-digital conversion unit and subjected to analog-digital conversion.
  • the control unit can cause the sampling unit to sample the voltage of the power source.
  • the operation control unit When analog-to-digital conversion is performed at different timings that do not overlap in units of rows during a period of units of rows that are sequentially read out in units of rows and converted from analog to digital by the pixel signal analog-digital conversion unit, the operation control unit causes the sampling unit to sample the voltage of the power supply, and obtains and stores a waveform including in-row fluctuation and inter-row fluctuation of the power supply voltage from sampling results at all different timings that do not overlap in the row unit. Can be.
  • the operation control is performed at the same timing as the timing sampled in the immediately preceding process in the row unit during the row unit period in which the pixel signal analog-to-digital conversion unit sequentially reads out the row unit and performs analog-to-digital conversion.
  • the unit may further cause the sampling unit to sample the voltage of the power source.
  • the operation control is performed at the same timing as the timing sampled in the immediately preceding process in the row unit during the row unit period in which the pixel signal analog-to-digital conversion unit sequentially reads out the row unit and performs analog-to-digital conversion.
  • the unit may further cause the sampling unit to sample the voltage of the power source, and obtain and store a fluctuation waveform between lines of the power source voltage from the sampling result.
  • the operation control unit includes the operation control unit at different timings that do not overlap in the row unit during a row unit period that is sequentially read out in the row unit by the pixel signal analog-digital conversion unit and analog-digital converted.
  • the sampling unit samples the voltage of the power supply, and from the sampling results of all different timings that do not overlap in units of rows, obtains and stores a waveform including in-row fluctuations and inter-row fluctuations of the power supply voltage,
  • the sampling unit at the same timing as the timing sampled in the immediately preceding process in the row unit during the row unit period sequentially read out in the row unit by the pixel signal analog-digital conversion unit
  • the voltage of the power supply is further sampled, and the power supply voltage is
  • the inter-line fluctuation waveform is obtained and stored, and the inter-line fluctuation waveform is subtracted from the waveform including the intra-line fluctuation and the inter-line fluctuation to obtain the intra-line fluctuation waveform, and the voltage of the power source is determined using the intra-line fluctuation waveform.
  • the power supply voltage sampled by the sampling unit may further include a power supply voltage analog-to-digital conversion unit that performs analog-to-digital conversion, and the operation control unit may be sampled immediately before the sampling unit. It is possible to sample the voltage of the next power supply after the converted power supply voltage is analog-to-digital converted by the power supply voltage analog-digital conversion unit.
  • the power supply voltage sampled immediately before by the sampling unit is analog-to-digital converted by the power supply voltage analog-digital conversion unit, and the pixel signal analog-digital conversion unit performs the row operation.
  • the analog-to-digital conversion is performed at different timings that do not overlap in the row unit during the row-unit period that is sequentially read out in units and analog-to-digital converted, the voltage of the power supply is sampled by the sampling unit. be able to.
  • An operation method of a solid-state imaging device includes: an imaging device in which a plurality of pixels that generate pixel signals in accordance with the amount of incident light are arranged in a two-dimensional array; And a pixel signal analog-digital conversion unit that sequentially converts the pixel signals in units of rows into analog-digital, a sampling unit that samples the voltage of a power supply that supplies power, and an operation control unit that controls the operation of the sampling unit,
  • the solid-state imaging device includes a pixel signal analog-to-digital conversion unit that sequentially reads out in units of rows and performs analog-to-digital conversion at different timings that do not overlap in units of rows.
  • the operation control unit is an operation method of a solid-state imaging device that causes the sampling unit to sample a voltage of a power source supplied to the pixel. .
  • An imaging device reads an image sensor in which a plurality of pixels that generate pixel signals according to the amount of incident light are arranged in a two-dimensional array, and the pixel signals in units of rows, A pixel signal analog-digital conversion unit that sequentially analog-digital converts the pixel signals in units of rows, a sampling unit that samples a voltage of a power supply that supplies power, and an operation control unit that controls the operation of the sampling unit, The operation control unit sends the sampling unit to the sampling unit at different timings that do not overlap in the row unit during the row unit period that is sequentially read out by the pixel signal analog-to-digital conversion unit and analog-to-digital converted.
  • This is an imaging device that samples the voltage of a power supply.
  • An electronic apparatus reads an image sensor in which a plurality of pixels that generate pixel signals according to the amount of incident light are arranged in a two-dimensional array, and the pixel signals in units of rows, A pixel signal analog-digital conversion unit that sequentially analog-digital converts the pixel signals in units of rows, a sampling unit that samples a voltage of a power supply that supplies power, and an operation control unit that controls the operation of the sampling unit, The operation control unit sends the sampling unit to the sampling unit at different timings that do not overlap in the row unit during the row unit period that is sequentially read out by the pixel signal analog-to-digital conversion unit and analog-to-digital converted. It is an electronic device that samples the voltage of the power supply.
  • a pixel signal is generated according to the amount of incident light by an imaging element in which a plurality of pixels are arranged in a two-dimensional array, and the pixel signal is read out in units of rows,
  • the pixel signals in units of rows are sequentially converted from analog to digital, the voltage of the power supply that supplies power is sampled, the sampling operation is controlled, and the period of the unit of rows in which the data is sequentially read out and converted into analog to digital units.
  • the voltage of the power source is sampled at different timings that do not overlap in units of rows.
  • pixel signals are sequentially read from the upper row one row at a time. It is. At this time, the pixel signals in each row are simultaneously read out in units of pixels.
  • the power supply voltage at the time of reading each pixel signal fluctuates (shakes) as shown in the lower right part of FIG. 1, for example.
  • the waveform of the power supply voltage during the period in which the pixel signal of the nth row is read is shown.
  • the power supply voltage Since the power supply voltage is supposed to be constant, the fluctuation of the power supply voltage affects the pixel signal as noise, and as a result, the image quality may be deteriorated.
  • the waveform showing the fluctuation of the power supply voltage shown in the lower right part of FIG. 1 shows substantially the same waveform in each row, if the waveform can be measured, the pixel caused by the fluctuation of the power supply voltage It is possible to correct so that noise included in the signal can be removed.
  • the power supply voltage is measured when the pixel signal of each row of the power supply voltage is converted from analog to digital.
  • the minimum unit of logic operation using the clock signal is 5 us, but as shown in the right part of FIG.
  • the time required to read out the minute pixel signal and convert it to analog to digital is about 5 us. Then, with this 5 us, it is necessary to obtain a measurement result of about 2000 points for waveform measurement.
  • AD converter analog-digital converter
  • AD conversion is performed at about 2.5 ns per point. It is necessary and no matter how fast the performance of the AD converter is not realistic. Even if a plurality of AD converters are used, the number of AD converters required is large, and it is difficult to secure the mounting area itself.
  • the power supply voltage is measured at some timing in the readout period of one row, and the timing is shifted in each row.
  • the measurement result of the entire readout period of one row is obtained, and a waveform representing the fluctuation of the power supply voltage as shown by the waveform L1 shown in the upper left part of FIG. 3 is obtained.
  • the waveform L1 includes fluctuations in the power supply voltage during the readout period of one row (hereinafter also referred to as intra-row fluctuation) and fluctuations in the power supply voltage between different rows (hereinafter also referred to as inter-row voltage). Yes. Therefore, as shown in the lower left part of FIG. 3, this line-to-line variation is measured at the same timing in the period in which the pixel signal is converted from analog to digital for each line. A line-to-line variation represented by the waveform L2 is obtained.
  • a pure in-line variation is obtained by subtracting the element of the waveform L2 including the inter-line variation element from the waveform L1 including both the in-line variation and inter-line variation elements.
  • the in-line variation element is referred to as “H fluctuation element”
  • the inter-line variation element is referred to as “V fluctuation element”
  • an element including both of these fluctuations is referred to as “H + V fluctuation element”. It is called.
  • the waveform of the in-line fluctuation element that is made up of the “H fluctuation element” to be obtained is the “H + V fluctuation element” measured at each timing while shifting the timing of measuring the power supply voltage for each line, ie, the in-line fluctuation and the inter-line fluctuation. It is obtained by subtracting the “V fluctuation element” measured at the same timing for each row, that is, the waveform L2 containing the element of the inter-line variation, from the waveform L1 including both elements.
  • waveforms representing the fluctuations of the power supply voltage in the respective lines 1H, 2H,... NH are shown, and the horizontal measurement positions are indicated by black circles. Yes.
  • the measurement timing is shifted in the right direction in the figure, that is, in the direction delayed in the time direction, at predetermined intervals for each row.
  • the measurement timing of the power supply voltage in each row 1H, 2H,... NH is the same, and the fluctuation of the power supply voltage between rows (inter-row fluctuation). Has been measured.
  • the upper left part of FIG. 3 shows a waveform L1 including both intra-row fluctuation and inter-line fluctuation, and a waveform L2 indicating inter-line fluctuation.
  • pixel array (PIX) 31 a column ADC (Column ADC (Analog Digital Converter)) 32-1, 32-2, a vertical transfer control unit (VS) 33, a bias circuit (BIAS). ) 34, a DAC (Digital Analog Converter) 35, a digital circuit (DG) 36, an AD (Analog Digital Converter circuit) 37, a sampling circuit 38, a PLL (Phase Locked Loop) 39, and an IF (Interface) 40.
  • PIX pixel array
  • VS Vertical transfer control unit
  • BIOS bias circuit
  • a plurality of pixels 51 are two-dimensionally arranged in an array, and an analog pixel signal is converted into a column ADC 32-1 or 32-in units of rows according to a control signal from the vertical transfer control unit 33. Output to 2.
  • the column ADCs 32-1 and 32-2 are analog based on the reference voltage supplied from the bias circuit 34 and the reference voltage supplied from the DAC 35 in synchronization with the clock signal supplied from the PLL 39, respectively. Are converted into digital pixel signals and output to the digital circuit 36.
  • the timing of the sampling circuit 38 is controlled by the digital circuit 36, and three types of power supply voltages (in FIG. 4, high voltage (VDDH), medium voltage (VDDM), and low voltage (VDDL) in FIG. 4) are designated.
  • the power supply voltage is sampled (measured) and the measurement result is supplied to the AD 37.
  • a power supply voltage As a power supply voltage, a high voltage power supply (VDDH), a medium voltage power supply (VDDM), and a low voltage power supply (VDDL) can be measured simultaneously. Two power supply voltages may be measured. In the following, when it is not necessary to distinguish between them, they are simply referred to as power supply VDD.
  • An AD (analog-digital conversion circuit) 37 is controlled in timing by the digital circuit 36, converts the analog signal of the voltage of the power supply VDD, which is a sampling result supplied from the sampling circuit 38, into a digital signal, and supplies the digital signal to the digital circuit 36. To do.
  • the digital circuit 36 samples the voltage of the power supply VDD from the sampling circuit 38 in synchronization with the clock signal supplied from the PLL 39 and AD converts the sampling result to the AD 37.
  • the digital circuit 36 sequentially stores the sampling result of the voltage of the power supply VDD converted into a digital signal, and generates and stores the waveforms L1 and L2 shown in FIG. Further, the digital circuit 36 is generated based on the fluctuation of the voltage of the power supply VDD in the pixel signal composed of the digital signal supplied from the column ADCs 32-1 and 32-2 based on the generated waveforms L1 and L2. Noise is removed, supplied to the PLL 39, and output from the IF 40 in synchronization with a predetermined signal.
  • the pixel 51 includes a photodiode 71 as a photoelectric conversion element, a transfer transistor 72, an FD (floating diffusion) 73, a reset transistor 74, an amplification transistor 75, and a selection transistor 76.
  • the photodiode 71 generates and accumulates charges (signal charges) corresponding to the received light quantity.
  • the photodiode 71 has an anode terminal grounded and a cathode terminal connected to the FD 73 via the transfer transistor 72.
  • the transfer transistor 72 When the transfer transistor 72 is turned on by the transfer signal TR, the transfer transistor 72 reads out the electric charge generated by the photodiode 71 and transfers it to the FD 73.
  • the FD 73 holds the electric charge read from the photodiode 71.
  • the reset transistor 74 is turned on by the reset signal RST, the charge accumulated in the FD 73 is discharged to the drain (power supply VDD), thereby resetting the potential of the FD 73.
  • the amplification transistor 75 outputs a pixel signal corresponding to the potential of the FD 73. That is, the amplification transistor 75 constitutes a load MOS (not shown) as a constant current source connected via the vertical signal line 77 and a source follower circuit, and shows a level corresponding to the charge accumulated in the FD 73.
  • the pixel signal is output from the amplification transistor 75 to the column ADCs 32-1 and 32-2 via the selection transistor 76 and the vertical signal line 77.
  • the selection transistor 76 is turned on when the pixel 51 is selected by the selection signal SEL, and outputs the pixel signal of the pixel 51 to the column ADCs 32-1 and 32-2 via the vertical signal line 77.
  • the transfer signal TR, the selection signal SEL, and the reset signal RST are supplied from the vertical transfer control unit (VS) 33.
  • the pixel 51 can be configured as described above, but is not limited to this configuration, and other configurations may be employed.
  • the power supply VDD that can be a noise generation source includes not only the power supply VDD in FIG. 5 but also fluctuations in the power supply VDD of other devices such as the column ADCs 32-1 and 32-2.
  • step S11 the digital circuit 36 initializes counters T and Y for counting timing and rows to zero.
  • step S12 the digital circuit 36 determines whether or not it is the timing T in the readout period of the pixel signal of the Yth row by the column ADCs 32-1 and 32-2 (after entering the period of readout of the pixel signal of the Yth row). Whether or not the time T has elapsed) is determined, and the same processing is repeated until the timing T in the period in which the pixel signal of the Yth row is read.
  • step S12 when the timing T in the pixel signal readout period for the Y-th row is reached, the process proceeds to step S13.
  • step S13 the digital circuit 36 causes the sampling circuit 38 to sample the voltage of the power supply VDD.
  • step S14 the digital circuit 36 determines whether or not the sampling is completed by the sampling circuit 38, and repeats the same processing until the sampling is completed.
  • step S14 when the sampling of the voltage of the power supply VDD is completed by the sampling circuit 38 and the sampling result is output to the AD unit 37, it is considered that the sampling is completed, and the process proceeds to step S15.
  • step S15 the digital circuit 36 causes the AD 37 to convert the voltage of the power supply VDD as a sampling result from an analog signal to a digital signal.
  • step S16 the digital circuit 36 stores the information on the voltage of the power supply VDD converted into a digital signal by the AD 37 in association with the timing T in the readout period of the pixel signal in the Y-th row.
  • step S ⁇ b> 17 the digital circuit 36 determines whether or not the counter T is the maximum value Tmax (for the entire period of the pixel signal readout period for one row). If not, the process proceeds to step S ⁇ b> 18. move on.
  • step S18 the digital circuit 36 determines whether or not the counter Y is the maximum value Ymax (number of rows in the vertical direction). If the counter Y is not the maximum value, the process proceeds to step S20.
  • step S20 the digital circuit 36 increments the counter Y by 1, increments the counter T by t, and the process returns to step S12.
  • t is a value set due to the conversion speed of the AD 37, and is a time required when the processes of steps S13 to S16 are repeated. That is, by setting this t in accordance with the processing speed of the AD 37, it becomes possible to realize processing by AD converters having various processing speeds.
  • step S18 when the counter Y is the maximum value Ymax in step S18, the digital circuit 36 resets the counter Y to 0 in step S19. In other words, the processing is repeated until the processing is performed for all the timings. Therefore, when the processing is completed for the total number of rows in the vertical direction of the image, the processing is repeated again from the first row.
  • step S17 until the counter T reaches the maximum value Tmax, in other words, until the voltage of the power supply VDD is measured at all timings corresponding to the pixel signal reading period for one row, steps S12 to S20 are performed. The process is repeated.
  • step S17 when the counter T reaches the maximum value Tmax, the process proceeds to step S21.
  • step S21 the digital circuit 36 restores the intra-row fluctuation + inter-row fluctuation waveform, that is, the waveform corresponding to the waveform L1 in FIG. 3, based on the voltage information of the power supply VDD stored in association with the timing.
  • the continuous timing T1 in each of the continuous Y (n ⁇ 1), Y (n), and Y (n + 1) th rows As a result of the series of processes described above, for example, as shown in FIG. 7, the continuous timing T1 in each of the continuous Y (n ⁇ 1), Y (n), and Y (n + 1) th rows.
  • the voltage of the power supply VDD when the pixel signals of the pixels T2, T3 are AD converted is measured. 7 shows an example in which the voltage of the power supply VDD of the pixels at successive timings T is measured in each successive row. For example, when the processing speed of the AD 37 is slow, a plurality of rows are shown. It is also possible to measure one timing each time and measure the voltage of the power supply VDD while shifting the timing in units of a plurality of rows.
  • the voltage of the power supply VDD corresponding to the pixels from the timing Ta to Tb, which becomes the left end in the horizontal direction at the 1st frm (frame), is measured, and the 2nd frm 8 measures the voltage of the power supply VDD corresponding to the pixels from timing Tb to Tc, and measures the voltage of the power supply VDD corresponding to the pixels from timing Tc to Td at the third frm, as shown in the right part of FIG.
  • Such an in-line variation + inter-row variation waveform may be obtained.
  • FIG. 8 the locus of the timing of sampling of the power supply VDD from 1 frm to 4 frm is shown by a straight line in the left part of the figure, and the voltage of the power supply VDD sampled in the right part of the figure.
  • the waveform is shown.
  • the waveform shown on the right side of FIG. 8 corresponds to the waveform L1 in FIG.
  • step S31 the digital circuit 36 initializes a counter Y for counting rows to zero.
  • step S32 the digital circuit 36 determines whether or not it is a predetermined timing T (T is arbitrary) in the readout period of the pixel signal of the Y-th row by the column ADCs 32-1 and 32-2. Whether or not the time T has elapsed since the start of the read period), and the same processing is repeated until a predetermined timing T in the read period of the pixel signals in the Y-th row.
  • step S32 when the predetermined timing T is reached in the pixel signal readout period of the Y-th row, the process proceeds to step S33.
  • step S33 the digital circuit 36 causes the sampling circuit 38 to sample the voltage of the power supply VDD.
  • step S34 the digital circuit 36 determines whether or not the sampling is completed by the sampling circuit 38, and repeats the same processing until the sampling is completed. In step S34, when the sampling circuit 38 completes sampling of the voltage of the power supply VDD and outputs it to the AD 37, the process proceeds to step S35.
  • step S35 the digital circuit 36 causes the AD 37 to convert the voltage of the power supply VDD as a sampling result from an analog signal to a digital signal.
  • step S36 the digital circuit 36 stores the information on the voltage of the power supply VDD converted into a digital signal by the AD 37 in association with the predetermined timing T in the Y-th row.
  • step S37 the digital circuit 36 determines whether or not the counter Y is the maximum value Ymax (the number of rows in the vertical direction). If the counter Y is not the maximum value, the process proceeds to step S38.
  • step S38 the digital circuit 36 increments the counter Y by 1, and the process returns to step S12.
  • step S37 until the counter Y reaches the maximum value Ymax, in other words, the voltage of the power supply VDD at the time of AD conversion at the same timing in the read period of each row is measured by the number of rows in the vertical direction. Steps S32 to S38 are repeated until
  • step S37 when the counter Y reaches the maximum value Ymax, the process proceeds to step S39.
  • step S39 the digital circuit 36 corresponds to the waveform of inter-row fluctuation, that is, the waveform L2 in FIG. 3, based on the voltage information of the power supply VDD stored in association with the Y-th row and the predetermined timing T. Restore the waveform and store it.
  • FIG. 10 shows an example in which the voltage of the power supply VDD is measured at successive timings in each successive row. For example, when the processing speed of the AD 37 is slow, the power supply is supplied for every plurality of rows. You may make it measure the voltage of VDD.
  • AD conversion is performed by the column ADCs 32-1 and 32-2 using the horizontal power supply voltage amplitude waveform and the vertical power supply voltage amplitude waveform acquired by the above processing.
  • a correction process for removing noise caused by fluctuation of the voltage of the power supply VDD of the pixel signal will be described. This processing is based on the premise that the pixel signals are sequentially AD converted by the column ADCs 32-1 and 32-2.
  • step S51 the digital circuit 36 resets the counter Y that counts rows to zero.
  • step S52 the digital circuit 36 determines whether or not the pixel signal readout start timing for the Y-th row is reached, and repeats the same processing until the start timing is reached. If it is determined in step S52 that the start timing has come, the process proceeds to step S53.
  • step S53 the digital circuit 36 obtains an intra-row variation waveform using the intra-row variation + inter-row variation waveform and the inter-row variation waveform, and corrects the voltage by applying an opposite phase to the power supply voltage VDD.
  • the digital circuit 36 subtracts the inter-line fluctuation waveform corresponding to the waveform L2 in FIG. 3 from the intra-line fluctuation + inter-line fluctuation waveform corresponding to the waveform L1 in FIG.
  • An in-row variation waveform can be obtained, and the power supply voltage can be corrected by multiplying the amplitude of the fluctuation of the voltage of the power supply VDD at the corresponding pixel position by the opposite phase of the in-row variation waveform.
  • step S54 the digital circuit 36 determines whether or not the counter Y is the maximum value Ymax (the number of rows in the vertical direction). If the counter Y is not the maximum value, the process proceeds to step S55.
  • step S55 the digital circuit 36 increments the counter Y by 1, and the process returns to step S52.
  • step S54 when it is the maximum value, the process proceeds to step S56.
  • step S56 the digital circuit 36 determines whether or not the end of the process is instructed. If the end is not instructed, the process returns to step S51, and the subsequent processes are repeated. In step S56, if an end instruction is given, the process ends.
  • the in-line fluctuation + inter-line fluctuation measurement process and the inter-line fluctuation measurement process are separately performed, and the in-line fluctuation + inter-line fluctuation waveform and the inter-line fluctuation waveform obtained in each process are used.
  • the intra-row fluctuation + inter-row fluctuation measuring process and the inter-row fluctuation measuring process and the inter-row fluctuation measuring process are repeatedly measured in real time in parallel processing, and the intra-row fluctuation + inter-row fluctuation waveform, and The update of the line fluctuation waveform may be repeated in real time, and the fluctuation of the power supply voltage VDD may be corrected using the latest line fluctuation + line fluctuation waveform and the line fluctuation waveform updated in real time.
  • the process is repeated at a predetermined time interval.
  • the in-line variation + inter-row variation waveform and the inter-row variation waveform may be updated.
  • the inter-row variation measurement process is changed, for example, every time a predetermined timing T for measuring the voltage of the power supply VDD is repeated. It may be.
  • sampling unit 38 and the AD 37 are separately provided to measure the voltage of the power supply VDD.
  • the above-described processing is performed by using the sampling unit and AD included in other configurations. May be realized. By doing in this way, an apparatus structure can be made simpler and it becomes possible to suppress an increase in cost.
  • the solid-state imaging device 11 described above can be applied to various electronic devices such as an imaging device such as a digital still camera or a digital video camera, a mobile phone having an imaging function, or other devices having an imaging function. it can.
  • FIG. 12 is a block diagram illustrating a configuration example of an imaging apparatus as an electronic apparatus to which the present technology is applied.
  • An imaging apparatus 201 shown in FIG. 12 includes an optical system 202, a shutter device 203, a solid-state imaging device 204, a drive circuit 205, a signal processing circuit 206, a monitor 207, and a memory 208, and displays still images and moving images. Imaging is possible.
  • the optical system 202 includes one or more lenses, guides light (incident light) from a subject to the solid-state image sensor 204, and forms an image on the light receiving surface of the solid-state image sensor 204.
  • the shutter device 203 is disposed between the optical system 202 and the solid-state imaging device 204, and controls the light irradiation period and the light-shielding period to the solid-state imaging device 204 according to the control of the drive circuit 1005.
  • the solid-state image sensor 204 is configured by a package including the above-described solid-state image sensor.
  • the solid-state imaging device 204 accumulates signal charges for a certain period in accordance with light imaged on the light receiving surface via the optical system 202 and the shutter device 203.
  • the signal charge accumulated in the solid-state image sensor 204 is transferred according to a drive signal (timing signal) supplied from the drive circuit 205.
  • the drive circuit 205 outputs a drive signal for controlling the transfer operation of the solid-state image sensor 204 and the shutter operation of the shutter device 203 to drive the solid-state image sensor 204 and the shutter device 203.
  • the signal processing circuit 206 performs various types of signal processing on the signal charges output from the solid-state imaging device 204.
  • An image (image data) obtained by the signal processing by the signal processing circuit 206 is supplied to the monitor 207 and displayed, or supplied to the memory 208 and stored (recorded).
  • FIG. 13 is a diagram illustrating a usage example in which the above-described camera module 11 is used.
  • the camera module described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray as follows.
  • Devices for taking images for viewing such as digital cameras and mobile devices with camera functions
  • Devices used for traffic such as in-vehicle sensors that capture the back, surroundings, and interiors of vehicles, surveillance cameras that monitor traveling vehicles and roads, and ranging sensors that measure distances between vehicles, etc.
  • Equipment used for home appliances such as TVs, refrigerators, air conditioners, etc. to take pictures and operate the equipment according to the gestures ⁇ Endoscopes, equipment that performs blood vessel photography by receiving infrared light, etc.
  • Equipment used for medical and health care ⁇ Security equipment such as security surveillance cameras and personal authentication cameras ⁇ Skin measuring instrument for photographing skin and scalp photography Such as a microscope to do beauty Equipment used for sports-Equipment used for sports such as action cameras and wearable cameras for sports applications-Used for agriculture such as cameras for monitoring the condition of fields and crops apparatus
  • this indication can also take the following structures.
  • An image sensor in which a plurality of pixels that generate pixel signals according to the amount of incident light are arranged in a two-dimensional array; A pixel signal analog-to-digital converter that reads out the pixel signals in units of rows and sequentially converts the pixel signals in units of rows into analog to digital; A sampling unit that samples the voltage of a power supply that supplies power; An operation control unit for controlling the operation of the sampling unit, The operation control unit is connected to the sampling unit at different timings that do not overlap in the row unit during the row unit period that is sequentially read out in the row unit by the pixel signal analog-digital conversion unit and analog-digital converted.
  • a solid-state image sensor that samples the voltage of the power source.
  • ⁇ 2> Of the period of the row unit that is sequentially read out in units of rows by the pixel signal analog-digital conversion unit and converted from analog to digital, the timing is shifted from the timing sampled in the immediately preceding process in units of rows.
  • the solid state image sensor according to ⁇ 1> wherein the operation control unit causes the sampling unit to sample the voltage of the power source.
  • ⁇ 3> Of the period of the row unit that is sequentially read out in units of rows by the pixel signal analog-digital conversion unit and converted from analog to digital, at a timing adjacent to the timing sampled in the immediately preceding process in units of rows.
  • the operation control unit causes the sampling unit to sample the voltage of the power supply. ⁇ 1> or ⁇ 2>.
  • the control unit causes the sampling unit to sample the power supply voltage, and obtains and stores a waveform including in-row variation and inter-row variation in the power supply voltage from sampling results at all different timings that do not overlap in the row unit.
  • ⁇ 5> At the same timing as the timing sampled in the immediately preceding processing in units of rows, among the units of rows in which the pixel signal analog-digital conversion unit sequentially reads out in units of rows and performs analog-digital conversion, The solid state image sensor according to any one of ⁇ 1> to ⁇ 4>, wherein the operation control unit causes the sampling unit to further sample the voltage of the power source.
  • ⁇ 6> The same timing as the timing sampled in the immediately preceding process in units of rows in the period of units of rows in which the pixel signal analog-digital conversion unit sequentially reads out in units of rows and performs analog-digital conversion.
  • the operation control unit causes the sampling unit to further sample the voltage of the power supply, and obtains and stores an inter-row fluctuation waveform of the voltage of the power supply from the sampling result.
  • the operation control unit includes: The voltage of the power source is sampled in the sampling unit at different timings that do not overlap in the row unit during the row unit period that is sequentially read out in the row unit by the pixel signal analog-to-digital conversion unit and analog-to-digital converted.
  • a waveform including in-row variation and inter-row variation of the voltage of the power supply is obtained and stored,
  • the sampling unit at the same timing as the timing sampled in the immediately preceding process in the row unit during the row unit period sequentially read out in the row unit by the pixel signal analog-digital conversion unit
  • the voltage of the power supply is further sampled, and the inter-row fluctuation waveform of the power supply voltage is obtained and stored from the sampling result,
  • the in-line variation waveform is obtained,
  • the solid-state imaging device according to any one of ⁇ 1> to ⁇ 6>, wherein the amplitude of the voltage of the power supply is corrected using the intra-row fluctuation waveform.
  • a power supply voltage analog-digital conversion unit that performs analog-digital conversion on the amplitude of the voltage of the power supply sampled by the sampling unit
  • the operation control unit causes the sampling unit to sample the voltage of the next power supply after the power supply voltage sampled immediately before is analog-digital converted by the power supply voltage analog-digital conversion unit.
  • ⁇ 1> to ⁇ 7 > The solid-state image sensor in any one of>.
  • the operation control unit may perform the pixel signal analog-to-digital conversion unit.
  • the sampling unit is caused to sample the voltage of the power source ⁇ 8>.
  • An imaging device in which a plurality of pixels that generate pixel signals according to the amount of incident light are arranged in a two-dimensional array; A pixel signal analog-to-digital converter that reads out the pixel signals in units of rows and sequentially converts the pixel signals in units of rows into analog to digital; A sampling unit that samples the voltage of a power supply that supplies power; An operation method of a solid-state imaging device including an operation control unit that controls the operation of the sampling unit, The operation control unit is connected to the sampling unit at different timings that do not overlap in the row unit during the row unit period that is sequentially read out in the row unit by the pixel signal analog-digital conversion unit and analog-digital converted.
  • a method of operating a solid-state imaging device that samples a voltage of a power source supplied to the pixel.
  • An imaging device in which a plurality of pixels that generate pixel signals according to the amount of incident light are arranged in a two-dimensional array; A pixel signal analog-to-digital converter that reads out the pixel signals in units of rows and sequentially converts the pixel signals in units of rows into analog to digital; A sampling unit that samples the voltage of a power supply that supplies power; An operation control unit for controlling the operation of the sampling unit, The operation control unit is connected to the sampling unit at different timings that do not overlap in the row unit during the row unit period that is sequentially read out in the row unit by the pixel signal analog-digital conversion unit and analog-digital converted.
  • An imaging device that samples the voltage of the power source.
  • An image sensor in which a plurality of pixels that generate pixel signals according to the amount of incident light are arranged in a two-dimensional array; A pixel signal analog-to-digital converter that reads out the pixel signals in units of rows and sequentially converts the pixel signals in units of rows into analog to digital; A sampling unit that samples the voltage of a power supply that supplies power; An operation control unit for controlling the operation of the sampling unit, The operation control unit is connected to the sampling unit at different timings that do not overlap in the row unit during the row unit period that is sequentially read out in the row unit by the pixel signal analog-digital conversion unit and analog-digital converted.
  • An electronic device that samples the voltage of the power source.
  • 11 solid-state imaging device 31 pixel array (PIX), 32-1, 32-2 column ADC, 33 vertical transfer circuit, 34 bias circuit (BIAS), 35 DAC, 36 digital circuit, 37 AD, 38 sampling circuit (sampling) , 39 PLL, 40 IF

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示は、電源電圧の揺れを適切に測定できるようにし、測定した電源電圧の揺れを用いて電源電圧の揺れに起因するノイズを除去することができるようにする固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器に関する。 行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、行単位で重複しない異なるタイミングで画素信号がアナログデジタル変換されるとき、対応する画素に供給する電源の電圧をサンプリングさせる。本開示は、固体撮像素子に適用することができる。

Description

固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器
　本開示は、固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器に関し、特に、電源電圧の揺れによる影響を低減できるようにした固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器に関する。
　CIS（CMOS（Complementary Metal Oxide Semiconductor）Image Sensor）では、画素信号の読み出しは、一般的に行単位で同時読み出しされ、この行単位の読出し制御を繰り返すことで１枚の画像を生成する。
　この画素信号には、様々なノイズが含まれており、この除去方法が提案されている。
　画素信号には、例えば、トランジスタ特性のばらつきや電源電圧の揺れに起因して生じるノイズが含まれている。
　そこで、このトランジスタのばらつきに起因した画素信号のノイズを低減する技術が提案されている（特許文献１参照）。
　また、近年においては、ロジック回路が動作する際の電源電圧揺れがノイズとして画質に影響を与えるケースが生じており、画質向上のハードルになっている。
　従来、この電源電圧の揺れに対しては、外部部品や基板配線の強化で揺れ自身を抑える対策がとられてきた。
特開２００７－１８０６５４号公報
　しかしながら、電源電圧の揺れ自身を検出することができるようになれば、制御上の工夫で発生源をコントロールできる情報を持てるようになるため、より簡単な対策ができるようになる。
　そのためには、この電源電圧の揺れを適切に検出する必要がある。
　一般的には、f=100MHzのSin波を復元するには2倍の200MHzのサンプリングデータを必要とするが、行単位の読み出し期間が5us程度の場合、１行の読出しにおける電源電圧の揺れを復元するには1000ポイントのデータを取る必要がある。
　1ポイント=5nsでAD変換することはスピード上、非現実的なので、複数配置のAD変換部が必要となるが、この場合、実装面積に限界があり、やはり現実的なものではなかった。
　本開示は、このような状況に鑑みてなされたものであり、特に、簡単な装置構成で、電源電圧の揺れを適切に測定できるようにし、測定した電源電圧の揺れを用いて電源電圧の揺れに起因するノイズを除去できるようにするものである。
　本開示の一側面の固体撮像素子は、入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、電力を供給する電源の電圧をサンプリングするサンプリング部と、前記サンプリング部の動作を制御する動作制御部とを含み、前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる固体撮像素子である。
　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングとずれたタイミングで、前記動作制御部には、前記サンプリング部に、前記電源の電圧をサンプリングさせることができる。
　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされた前記タイミングと隣接するタイミングで、前記動作制御部には、前記サンプリング部に、前記電源の電圧をサンプリングさせることができる。
　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングでアナログデジタル変換されるとき、前記動作制御部には、前記サンプリング部に、前記電源の電圧をサンプリングさせ、前記行単位で重複しない異なる全てのタイミングのサンプリング結果より、前記電源の電圧の行内変動と行間変動とを含む波形を求めて記憶させるようにすることができる。
　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングと同一のタイミングで、前記動作制御部には、前記サンプリング部に、前記電源の電圧をさらにサンプリングさせるようにすることができる。
　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングと同一のタイミングで、前記動作制御部には、前記サンプリング部に、前記電源の電圧をさらにサンプリングさせ、サンプリング結果より前記電源の電圧の行間変動波形を求めて記憶させるようにすることができる。
　前記動作制御部には、前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせ、前記行単位で重複しない異なる全てのタイミングのサンプリング結果より、前記電源の電圧の行内変動と行間変動とを含む波形を求めて記憶させ、前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングと同一のタイミングで、前記サンプリング部に、前記電源の電圧をさらにサンプリングさせ、サンプリング結果より前記電源の電圧の行間変動波形を求めて記憶させ、前記行内変動と行間変動とを含む波形より、前記行間変動波形を減算することで、前記行内変動波形を求め、前記行内変動波形を用いて前記電源の電圧の振幅を補正させるようにすることができる。
　前記サンプリング部によりサンプリングされた前記電源の電圧の振幅をアナログデジタル変換する電源電圧アナログデジタル変換部をさらに含ませるようにすることができ、前記動作制御部には、前記サンプリング部に、直前にサンプリングさせた電源の電圧が、前記電源電圧アナログデジタル変換部によりアナログデジタル変換された後に、次の電源の電圧をサンプリングさせるようにすることができる。
　前記動作制御部には、前記サンプリング部に、直前にサンプリングさせた電源の電圧が、前記電源電圧アナログデジタル変換部によりアナログデジタル変換された後であって、前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングでアナログデジタル変換されるとき、前記サンプリング部に、前記電源の電圧をサンプリングさせるようにすることができる。
　本開示の一側面の固体撮像素子の動作方法は、入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、電力を供給する電源の電圧をサンプリングするサンプリング部と、前記サンプリング部の動作を制御する動作制御部とを含む固体撮像素子の動作方法であって、前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記画素に供給する電源の電圧をサンプリングさせる固体撮像素子の動作方法である。
　本開示の一側面の撮像装置は、入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、電力を供給する電源の電圧をサンプリングするサンプリング部と、前記サンプリング部の動作を制御する動作制御部とを含み、前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる撮像装置である。
　本開示の一側面の電子機器は、入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、電力を供給する電源の電圧をサンプリングするサンプリング部と、前記サンプリング部の動作を制御する動作制御部とを含み、前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる電子機器である。
　本開示の一側面においては、複数の画素が２次元のアレイ状に配設された撮像素子により、入射光の光量に応じて画素信号を生成され、前記画素信号を行単位で読み出して、前記行単位の画素信号が順次アナログデジタル変換され、電力を供給する電源の電圧がサンプリングされ、前記サンプリングの動作が制御され、前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記電源の電圧がサンプリングされる。
　本開示の一側面によれば、電源電圧の揺れを適切に測定できるようにし、測定した電源電圧の揺れを用いて電源電圧の揺れに起因するノイズを除去することが可能となる。
画素信号がAD変換されるとき電源電圧が変動する（揺れる）ことを説明する図である。 電源電圧の揺れを直接測定することが困難であることを説明する図である。 本開示の技術を適用した電源電圧の揺れの測定の概要を説明する図である。 本開示の技術を適用した固体撮像素子の構成例を説明する図である。 図４の画素アレイ内の画素の構成例を説明する図である。 水平方向電源電圧振幅測定処理を説明するフローチャートである。 水平方向電源電圧振幅測定処理を説明する図である。 水平方向電源電圧振幅測定処理を説明する図である。 垂直方向電源電圧振幅測定処理を説明するフローチャートである。 垂直方向電源電圧振幅測定処理を説明する図である。 補正処理を説明するフローチャートである。 本開示のカメラモジュールを適用した電子機器としての撮像装置の構成例を示すブロック図である。 本開示の技術を適用したカメラモジュールの使用例を説明する図である。
　以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
　＜本開示の電源電圧の揺れの測定の概要＞
　本開示の技術を説明するに当たって、まず、本開示の電源電圧の揺れの測定の概要を説明する。
　例えば、図１の左部の顔Ｆ１が含まれる画像Ｐ１がＸ列×Ｙ行の画素配列からなる撮像素子により撮像された場合、画素信号は、１行ずつ上の行から順次行単位で読み出される。このとき、各行の画素信号は画素単位で同時に読み出される。
　この結果、時系列には、図１の右上部で示されるように、n行目の画素信号が読み出される（Read: n line）と、次に、（n+1）行目の信号が読み出され、この処理がＹ行分繰り返されることで、1枚の画像についての画素信号が読み出されることになる。
　このとき、各行の画素信号を読み出すと、各画素信号が読み出される際の電源電圧は、本来一定であるべきところ、例えば、図１の右下部で示されるように変動する（揺れる）。尚、図１の右下部においては、n行目の画素信号が読み出される期間における電源電圧の波形を示している。
　電源電圧は、本来、一定であるべきものであるので、この電源電圧の揺れが画素信号に対してノイズとして影響することになり、結果として画質の低下を招く恐れがある。
　図１の右下部で示される電源電圧の揺れを示す波形は、各行において、略同一の波形を示すことが分かっているので、その波形を測定することができれば、電源電圧の揺れに起因する画素信号に含まれるノイズを除去できるように補正することが可能となる。
　そこで、この電源電圧の各行の画素信号がアナログデジタル変換されるときに電源電圧を測定することを考える。
　例えば、図２の左部で示されるように、200MHzのクロック信号の場合、クロック信号を用いたロジック動作の最小単位は、5usとなるが、図２の右部で示されるように、１行分の画素信号を読み出してアナログデジタル変換するのに必要とされる時間も5us程度である。すると、この5usで、波形測定に2000ポイント程度の測定結果を得る必要があるが、１台のAD変換（アナログデジタル変換）器を用いて処理した場合、１ポイントあたり2.5ns程度でAD変換する必要があり、AD変換器の性能をどれだけ高速にしても現実的ではない。仮に、複数のAD変換器を用いたとしても、必要とされるAD変換器の数が多く、実装面積そのものを確保することも難しい。
　そこで、本開示の技術においては、例えば、図３の右上部で示されるように、１行の読み出し期間のうちの一部のタイミングで、電源電圧を測定し、さらに、各行において、タイミングをずらしながら測定することを繰り返すことで、１行の読み出し期間の全体の測定結果を求め、図３の左上部で示される波形Ｌ１で示されるような電源電圧の揺れを表す波形を求める。
　ただし、この波形Ｌ１には、１行の読み出し期間における電源電圧の揺れ（以降において、行内変動とも称する）と共に、異なる行間の電源電圧の揺れと（以降において、行間電圧とも称する）をも含んでいる。そこで、この行間変動については、図３の左下部で示されるように、各行について、画素信号がアナログデジタル変換される期間における同一のタイミングで電源電圧を測定することで、図３の右上部の波形Ｌ２で表される行間変動を求める。
　そして、図３の右下部で示されるように、行内変動と行間変動両方の要素を含む波形Ｌ１から、行間変動の要素を含む波形Ｌ２の要素を減算することで、純粋な行内変動を求める。
　尚、図３の右下部においては、行内変動の要素を「Ｈ揺れ要素」と称し、行間変動の要素を「Ｖ揺れ要素」と称し、それら両方の揺れを含む要素を「Ｈ＋Ｖ揺れ要素」と称している。
　求めたい「Ｈ揺れ要素」からなる行内変動の要素の波形は、１行毎に電源電圧を測定するタイミングをずらしながら各タイミングで測定される「Ｈ＋Ｖ揺れ要素」、すなわち、行内変動および行間変動の要素の両方を含む波形Ｌ１から、１行毎に同一のタイミングで測定される「Ｖ揺れ要素」、すなわち、行間変動の要素を含む波形Ｌ２を減算することにより求められることになる。
　尚、図３の右上部および左下部においては、各行である行１Ｈ、２Ｈ、・・・ＮＨにおける電源電圧の揺れを表す波形が示されており、水平方向の測定位置が黒丸で示されている。そして、右上部においては、点線で示されるように、行毎に所定間隔で図中の右方向、すなわち、時間方向に遅れる方向に測定タイミングがずれていることが示されている。また、図３の左下部においても、点線で示されるように、各行である行１Ｈ、２Ｈ、・・・ＮＨにおける電源電圧の測定タイミングが同一であり、行間の電源電圧の揺れ（行間変動）が測定されている。
　図３の左上部は、行内変動と行間変動との両方を含む波形Ｌ１と、行間変動を示す波形Ｌ２とが示されている。
　＜本開示の一実施の形態の構成例＞
　次に、図４を参照して、本開示の固体撮像素子について説明する。
　図４で示される固体撮像素子１１は、画素アレイ（PIX）３１、カラムADC（Column ADC（Analog Digital Converter））３２－１，３２－２、垂直転送制御部（VS）３３、バイアス回路（BIAS）３４、DAC（Digital Analog Converter）３５、デジタル回路（DG）３６、AD（Analog Digital 変換回路）３７、サンプリング回路（sampling）３８、PLL（Phase Locked Loop）３９、およびIF（Interface）４０を備えている。
　画素アレイ３１には、複数の画素５１が２次元にアレイ状に配置されており、垂直転送制御部３３からの制御信号に応じて、行単位でアナログの画素信号をカラムADC３２－１また３２－２に出力する。
　カラムADC３２－１，３２－２は、PLL３９より供給されてくるクロック信号と同期して、それぞれバイアス回路３４より供給されてくる基準電圧と、DAC３５より供給されてくるリファレンス電圧とに基づいて、アナログの画素信号をデジタルの画素信号に変換してデジタル回路３６に出力する。
　サンプリング回路３８は、デジタル回路３６によりタイミングが制御されて、指定されたタイミングにおいて電源電圧（図４においては、高電圧（VDDH）、中電圧（VDDM）、および低電圧（VDDL）の３種類の電源電圧）をサンプリングし（測定し）、測定結果をAD３７に供給する。
　尚、この例においては、電源電圧として、高電圧電源（VDDH）、中電圧電源（VDDM）、および低電圧電源（VDDL）が同時に測定可能な構成とされているが、いずれか１個、または、２個の電源電圧を測定するようにしてもよい。また、以降においては、これらを特に区別する必要がない場合、単に、電源VDDと称するものとする。
　AD（アナログデジタル変換回路）３７は、デジタル回路３６によりタイミングが制御され、サンプリング回路３８より供給されてくるサンプリング結果である電源VDDの電圧のアナログ信号をデジタル信号に変換してデジタル回路３６に供給する。
　デジタル回路３６は、PLL３９より供給されてくるクロック信号に同期して、サンプリング回路３８より電源VDDの電圧をサンプリングさせると共に、サンプリング結果をAD３７にAD変換させる。
　デジタル回路３６は、デジタル信号に変換された電源VDDの電圧のサンプリング結果を順次記憶して、上述した図３で示される波形Ｌ１，Ｌ２を生成すると共に記憶する。さらに、デジタル回路３６は、生成した波形Ｌ１，Ｌ２に基づいて、カラムADC３２－１，３２－２より供給されてくるデジタル信号からなる画素信号に、電源VDDの電圧が揺れることに起因して生じるノイズを除去して、PLL３９に供給し、所定の信号に同期してIF４０より出力する。
　＜画素回路の構成例＞
　次に、図５を参照して、画素５１の構成例について説明する。
　画素５１は、光電変換素子としてのフォトダイオード７１、転送トランジスタ７２、FD（フローティングディフュージョン）７３、リセットトランジスタ７４、増幅トランジスタ７５、および選択トランジスタ７６を有する。
　フォトダイオード７１は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。フォトダイオード７１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ７２を介して、FD７３に接続されている。
　転送トランジスタ７２は、転送信号TRによりオンされたとき、フォトダイオード７１で生成された電荷を読み出し、FD７３に転送する。
　FD７３は、フォトダイオード７１から読み出された電荷を保持する。リセットトランジスタ７４は、リセット信号RSTによりオンされたとき、FD７３に蓄積されている電荷がドレイン（電源VDD）に排出されることで、FD７３の電位をリセットする。
　増幅トランジスタ７５は、FD７３の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ７５は、垂直信号線７７を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、FD７３に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ７５から選択トランジスタ７６と垂直信号線７７を介してカラムADC３２－１，３２－２に出力される。
　選択トランジスタ７６は、選択信号SELにより画素５１が選択されたときオンされ、画素５１の画素信号を、垂直信号線７７を介してカラムADC３２－１，３２－２に出力する。転送信号TR、選択信号SEL、及びリセット信号RSTは、垂直転送制御部（VS）３３より供給される。
　画素５１は、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
　すなわち、各画素５１において、ドレインとなる電源VDDの電圧が読み出すタイミングに応じて揺れることにより、リセットされた電位が変化し、画素信号が変化することで、結果として、ノイズが生じることになる。また、ノイズの発生源となりうる電源VDDは、図５の電源VDDのみならず、カラムADC３２－１，３２－２などの他の装置の電源VDDの変動も含むものである。
　＜行内変動＋行間変動測定処理＞
　次に、図６のフローチャートを参照して、図４の固体撮像素子１１による行内変動＋行間変動測定処理（図３におけるＨ＋Ｖ揺れ要素である波形Ｌ１の測定処理）について説明する。尚、この処理と並列して、行単位で画素信号が読み出されて、カラムADC３２－１，３２－２によりAD変換処理が繰り返されていることが前提となる。
　ステップＳ１１において、デジタル回路３６は、タイミングと行をカウントするカウンタＴ，Ｙを０に初期化する。
　ステップＳ１２において、デジタル回路３６は、カラムADC３２－１，３２－２によるＹ行目の画素信号の読み出し期間におけるタイミングＴであるか否か（Ｙ行目の画素信号が読み出される期間に入ってから時間Ｔが経過したか否か）を判定し、Ｙ行目の画素信号が読み出される期間におけるタイミングＴまで同様の処理を繰り返す。そして、ステップＳ１２において、Ｙ行目の画素信号の読み出し期間におけるタイミングＴになった場合、処理は、ステップＳ１３に進む。
　ステップＳ１３において、デジタル回路３６は、サンプリング回路３８に対して、電源VDDの電圧をサンプリングさせる。
　ステップＳ１４において、デジタル回路３６は、サンプリング回路３８によりサンプリングが完了したか否かを判定し、サンプリングが完了するまで同様の処理を繰り返す。そして、ステップＳ１４において、サンプリング回路３８により、電源VDDの電圧のサンプリングが完了し、サンプリング結果がAD部３７に出力された場合、サンプリングが完了したものとみなし、処理は、ステップＳ１５に進む。
　ステップＳ１５において、デジタル回路３６は、AD３７に対して、サンプリング結果となる電源VDDの電圧をアナログ信号からデジタル信号に変換させる。
　ステップＳ１６において、デジタル回路３６は、AD３７によりデジタル信号に変換された電源VDDの電圧の情報を、Ｙ行目の画素信号の読み出し期間におけるタイミングＴに対応付けて記憶する。
　ステップＳ１７において、デジタル回路３６は、カウンタＴが最大値Ｔｍａｘ（１行の画素信号の読み出し期間の全期間の）であるか否かを判定し、最大値ではない場合、処理は、ステップＳ１８に進む。
　ステップＳ１８において、デジタル回路３６は、カウンタＹが最大値Ｙｍａｘ（垂直方向の行数）であるか否かを判定し、最大値ではない場合、処理は、ステップＳ２０に進む。
　ステップＳ２０において、デジタル回路３６は、カウンタＹを１インクリメントし、カウンタＴをｔインクリメントし、処理は、ステップＳ１２に戻る。ここで、ｔは、AD３７の変換速度に起因して設定される値であり、ステップＳ１３乃至Ｓ１６の処理が繰り返される際に必要とされる時間となる。すなわち、このｔをAD３７の処理速度に応じて設定することで、様々な処理速度のAD変換器により処理を実現することが可能となる。
　一方、ステップＳ１８において、カウンタＹが最大値Ｙｍａｘである場合、ステップＳ１９において、デジタル回路３６は、カウンタＹを０にリセットする。すなわち、全てのタイミングについて処理がなされるまでは、繰り返される処理であるので、画像の垂直方向の全行数について処理が完了した場合については、再び、先頭行から処理を繰り返す。
　すなわち、ステップＳ１７において、カウンタＴが最大値Ｔｍａｘになるまで、換言すれば、１行分の画素信号の読み出し期間に相当する全てのタイミングで電源VDDの電圧が測定されるまで、ステップＳ１２乃至Ｓ２０の処理が繰り返される。
　そして、ステップＳ１７において、カウンタＴが最大値Ｔｍａｘになると、処理は、ステップＳ２１に進む。
　ステップＳ２１において、デジタル回路３６は、タイミングに対応付けて記憶されている電源VDDの電圧の情報に基づいて、行内変動＋行間変動波形、すなわち、図３における波形Ｌ１に対応する波形を復元して記憶する。
　以上の一連の処理により、例えば、図７で示されるように、連続するＹ（ｎ－１）行目、Ｙ（ｎ）行目、およびＹ（ｎ＋１）行目のそれぞれにおいて、連続するタイミングＴ１、Ｔ２、Ｔ３の画素の画素信号がAD変換される際の電源VDDの電圧が測定される。尚、図７においては、連続する各行のそれぞれで連続するタイミングＴの画素の電源VDDの電圧が測定される例が示されているが、例えば、AD３７の処理速度が遅いような場合、複数行毎に１タイミングずつ測定し、複数行単位でタイミングをずらしながら電源VDDの電圧を測定するようにしてもよい。
　いずれにしても、行単位の処理期間内の全てのタイミングについて電源VDDの電圧が測定されるようにすることで、行内変動＋行間変動波形を測定できればよい。
　従って、例えば、図８の左部で示されるように、1frm（フレーム）目で水平方向に対して左端部となるタイミングＴａ乃至Ｔｂまでの画素に対応する電源VDDの電圧を測定し、2frm目でタイミングＴｂ乃至Ｔｃまでの画素に対応する電源VDDの電圧を測定し、3frm目でタイミングＴｃ乃至Ｔｄまでの画素に対応する電源VDDの電圧を測定するようにして、図８の右部で示されるような行内変動＋行間変動波形を求めるようにしてもよい。
　尚、図８においては、図中の左部で1frm乃至4frmまでの電源VDDの電圧がサンプリングされるタイミングの軌跡が直線で示されており、図中の右部でサンプリングされた電源VDDの電圧の波形が示されている。図８の右部で示される波形が、図３における波形Ｌ１に相当するものである。
　＜行間変動測定処理＞
　次に、図９のフローチャートを参照して、図４の固体撮像素子１１による行間変動測定処理（図３におけるＶ揺れ要素である波形Ｌ２の測定処理）について説明する。
　ステップＳ３１において、デジタル回路３６は、行をカウントするカウンタＹを０に初期化する。
　ステップＳ３２において、デジタル回路３６は、カラムADC３２－１，３２－２によるＹ行目の画素信号の読み出し期間における、所定のタイミングＴ（Ｔは任意）であるか否か（Ｙ行目の画素信号の読み出し期間に入ってから時間Ｔが経過したか否か）を判定し、Ｙ行目の画素信号の読み出し期間における、所定のタイミングＴまで同様の処理を繰り返す。そして、ステップＳ３２において、Ｙ行目の画素信号の読み出し期間における、所定のタイミングＴになった場合、処理は、ステップＳ３３に進む。
　ステップＳ３３において、デジタル回路３６は、サンプリング回路３８に対して、電源VDDの電圧をサンプリングさせる。
　ステップＳ３４において、デジタル回路３６は、サンプリング回路３８によりサンプリングが完了したか否かを判定し、サンプリングが完了するまで同様の処理を繰り返す。そして、ステップＳ３４において、サンプリング回路３８が、電源VDDの電圧のサンプリングを完了し、AD３７に出力した場合、処理は、ステップＳ３５に進む。
　ステップＳ３５において、デジタル回路３６は、AD３７に対して、サンプリング結果となる電源VDDの電圧をアナログ信号からデジタル信号に変換させる。
　ステップＳ３６において、デジタル回路３６は、AD３７によりデジタル信号に変換された電源VDDの電圧の情報を、Ｙ行目の所定のタイミングＴに対応付けて記憶する。
　ステップＳ３７において、デジタル回路３６は、カウンタＹが最大値Ｙｍａｘ（垂直方向の行数）であるか否かを判定し、最大値ではない場合、処理は、ステップＳ３８に進む。
　ステップＳ３８において、デジタル回路３６は、カウンタＹを１インクリメントし、処理は、ステップＳ１２に戻る。
　すなわち、ステップＳ３７において、カウンタＹが最大値Ｙｍａｘになるまで、換言すれば、垂直方向の行数分だけ、各行の読み出し期間における同一のタイミングでAD変換される際の電源VDDの電圧が測定されるまで、ステップＳ３２乃至Ｓ３８の処理が繰り返される。
　そして、ステップＳ３７において、カウンタＹが最大値Ｙｍａｘになると、処理は、ステップＳ３９に進む。
　ステップＳ３９において、デジタル回路３６は、Ｙ行目と所定のタイミングＴに対応付けて記憶されている電源VDDの電圧の情報に基づいて、行間変動の波形、すなわち、図３における波形Ｌ２に対応する波形を復元して記憶する。
　以上の一連の処理により、例えば、図１０で示されるように、連続するＹ（ｎ－１）行目、Ｙ（ｎ）行目、およびＹ（ｎ＋１）行目のそれぞれにおいて、同一のタイミングＴ１１における電源VDDの電圧が測定される。
　尚、図１０においては、連続する各行のそれぞれで連続するタイミングで電源VDDの電圧が測定される例が示されているが、例えば、AD３７の処理速度が遅いような場合、複数行毎に電源VDDの電圧を測定するようにしてもよい。
　いずれにしても、全ての行の所定の同一のタイミングで電源VDDの電圧が測定されるようにすることで、垂直方向電源電圧振幅の波形を測定できればよい。
　＜補正処理＞
　次に、図１１のフローチャートを参照して、上述の処理により取得された水平方向電源電圧振幅波形、および垂直方向電源電圧振幅波形を用いて、カラムADC３２－１，３２－２によりAD変換された画素信号の電源VDDの電圧の揺れにより生じたノイズを除去する補正処理について説明する。尚、この処理は、カラムADC３２－１，３２－２により順次画素信号がAD変換されていることを前提とする。
　ステップＳ５１において、デジタル回路３６は、行をカウントするカウンタＹを０にリセットする。
　ステップＳ５２において、デジタル回路３６は、Ｙ行目の画素信号の読み出し開始タイミングになったか否かを判定し、開始タイミングになるまで、同様の処理を繰り返す。そして、ステップＳ５２において、開始タイミングになったと判定された場合、処理は、ステップＳ５３に進む。
　ステップＳ５３において、デジタル回路３６は、行内変動＋行間変動波形、および行間変動波形を用いて、行内変動波形を求めて、電源電圧VDDに対して、逆位相を掛けて電圧を補正する。
　すなわち、図３を参照して説明したように、デジタル回路３６は、図３の波形Ｌ１に対応する行内変動＋行間変動波形より、図３の波形Ｌ２に対応する行間変動波形を減算することにより、行内変動波形を得ることができ、対応する画素位置の電源VDDの電圧の揺れの振幅に対して、行内変動波形の逆位相を掛けることで電源電圧を補正することが可能となる。
　ステップＳ５４において、デジタル回路３６は、カウンタＹが最大値Ｙｍａｘ（垂直方向の行数）であるか否かを判定し、最大値ではない場合、処理は、ステップＳ５５に進む。
　ステップＳ５５において、デジタル回路３６は、カウンタＹを１インクリメントし、処理は、ステップＳ５２に戻る。
　ステップＳ５４において、最大値である場合、処理は、ステップＳ５６に進む。
　ステップＳ５６において、デジタル回路３６は、処理の終了が指示されたか否かを判定し、終了が指示されていない場合、処理は、ステップＳ５１に戻り、以降の処理が繰り返される。そして、ステップＳ５６において、終了が指示された場合、処理は終了する。
　以上の処理により、電源VDDの電圧が揺れることに起因して生じる画素信号へのノイズを除去することが可能となる。
　尚、以上の処理においては、行内変動＋行間変動測定処理、および行間変動測定処理をそれぞれ別途に実施し、それぞれの処理で求められた行内変動＋行間変動波形、および行間変動波形を用いて、電源電圧VDDの変動を補正する例について説明してきたが、行内変動＋行間変動測定処理、および行間変動測定処理をリアルタイムで、並列処理により、繰り返し測定することで、行内変動＋行間変動波形、および行間変動波形の更新をリアルタイムで繰り返し、リアルタイムで更新された最新の行内変動＋行間変動波形、および行間変動波形を用いて電源電圧VDDの揺れを補正するようにしてもよい。
　このようにすることで、電源VDDの周辺環境に変化があった場合、周辺環境の変化に対応する行内変動＋行間変動波形、および行間変動波形を保持することが可能となるので、より高精度に画素信号を補正することが可能となる。
　また、行内変動＋行間変動測定処理、および行間変動測定処理を連続的に繰り返し実行することで装置全体の負荷が大きくなる場合については、所定の時間間隔で処理を繰り返して、所定の時間間隔で行内変動＋行間変動波形、および行間変動波形を更新するようにしてもよい。
　さらに、行内変動＋行間変動測定処理、および行間変動測定処理を繰り返し実行する場合については、行間変動測定処理については、例えば、電源VDDの電圧を測定する所定のタイミングＴを繰り返す度に変更するようにしてもよい。
　また、以上においては、行内変動＋行間変動測定処理において、読み出される行が所定の方向で変化する度に、電源VDDの電圧が測定されるタイミングが、所定の時間間隔でずれる例について説明してきたが、ランダムな順序で重複しないタイミングとなるように変化させて電源VDDの電圧が測定されるタイミングを変化させながら測定するようにして、全ての測定が完了した後、並び替えて行内変動＋行間変動波形を復元するようにしてもよい。この点については、行間変動測定処理においても同様である。
　さらに、以上においては、電源VDDの電圧を測定するために別途サンプリング部３８、およびAD３７を設ける例について説明してきたが、その他の構成に含まれているサンプリング部やADを流用して上記の処理を実現するようにしてもよい。このようにすることで、装置構成をより簡易なものとすることができ、コストの上昇を抑制することが可能となる。
　＜電子機器への適用例＞
　上述した固体撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図１２は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
　図１２に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。
　光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。
　シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路１００５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。
　固体撮像素子２０４は、上述した固体撮像素子を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。
　駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。
　信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
　このように構成されている撮像装置２０１においても、上述した光学系２０２、シャッタ装置２０３、および固体撮像素子２０４に代えて、固体撮像素子１１を適用することにより、電源VDDの揺れに起因するノイズを抑制することが可能となる。
　＜固体撮像素子の使用例＞
　図１３は、上述のカメラモジュール１１を使用する使用例を示す図である。
　上述したカメラモジュールは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　尚、本開示は、以下のような構成も取ることができる。
＜１＞　入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、
　前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、
　電力を供給する電源の電圧をサンプリングするサンプリング部と、
　前記サンプリング部の動作を制御する動作制御部とを含み、
　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる
　固体撮像素子。
＜２＞　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングとずれたタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる
　＜１＞に記載の固体撮像素子。
＜３＞　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされた前記タイミングと隣接するタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる
　＜１＞または＜２＞に記載の固体撮像素子。
＜４＞　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングでアナログデジタル変換されるとき、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせ、前記行単位で重複しない異なる全てのタイミングのサンプリング結果より、前記電源の電圧の行内変動と行間変動とを含む波形を求めて記憶する
　＜１＞乃至＜３＞のいずれかに記載の固体撮像素子。
＜５＞　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングと同一のタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をさらにサンプリングさせる
　＜１＞乃至＜４＞のいずれかに記載の固体撮像素子。
＜６＞　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングと同一のタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をさらにサンプリングさせ、サンプリング結果より前記電源の電圧の行間変動波形を求めて記憶する
　＜１＞乃至＜５＞のいずれかに記載の固体撮像素子。
＜７＞　前記動作制御部は、
　　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記サンプリング部に、前記電源の電圧をサンプリングさせ、前記行単位で重複しない異なる全てのタイミングのサンプリング結果より、前記電源の電圧の行内変動と行間変動とを含む波形を求めて記憶し、
　　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングと同一のタイミングで、前記サンプリング部に、前記電源の電圧をさらにサンプリングさせ、サンプリング結果より前記電源の電圧の行間変動波形を求めて記憶し、
　　前記行内変動と行間変動とを含む波形より、前記行間変動波形を減算することで、前記行内変動波形を求め、
　　前記行内変動波形を用いて前記電源の電圧の振幅を補正する
　＜１＞乃至＜６＞のいずれかに記載の固体撮像素子。
＜８＞　前記サンプリング部によりサンプリングされた前記電源の電圧の振幅をアナログデジタル変換する電源電圧アナログデジタル変換部をさらに含み、
　前記動作制御部は、前記サンプリング部に、直前にサンプリングさせた電源の電圧が、前記電源電圧アナログデジタル変換部によりアナログデジタル変換された後に、次の電源の電圧をサンプリングさせる
　＜１＞乃至＜７＞のいずれかに記載の固体撮像素子。
＜９＞　前記動作制御部は、前記サンプリング部に、直前にサンプリングさせた電源の電圧が、前記電源電圧アナログデジタル変換部によりアナログデジタル変換された後であって、前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングでアナログデジタル変換されるとき、前記サンプリング部に、前記電源の電圧をサンプリングさせる
　＜８＞に記載の固体撮像素子。
＜１０＞　入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、
　前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、
　電力を供給する電源の電圧をサンプリングするサンプリング部と、
　前記サンプリング部の動作を制御する動作制御部とを含む固体撮像素子の動作方法であって、
　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記画素に供給する電源の電圧をサンプリングさせる
　固体撮像素子の動作方法。
＜１１＞　入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、
　前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、
　電力を供給する電源の電圧をサンプリングするサンプリング部と、
　前記サンプリング部の動作を制御する動作制御部とを含み、
　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる
　撮像装置。
＜１２＞　入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、
　前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、
　電力を供給する電源の電圧をサンプリングするサンプリング部と、
　前記サンプリング部の動作を制御する動作制御部とを含み、
　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる
　電子機器。
　１１　固体撮像素子，　３１　画素アレイ（PIX），　３２－１，３２－２　カラムADC，　３３　垂直転送回路，　３４　バイアス回路（BIAS），　３５　DAC，　３６　デジタル回路，　３７　AD，　３８　サンプリング回路（sampling），　３９　PLL，　４０　IF

Claims (12)

  1. 　入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、
    　前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、
    　電力を供給する電源の電圧をサンプリングするサンプリング部と、
    　前記サンプリング部の動作を制御する動作制御部とを含み、
    　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる
    　固体撮像素子。
  2. 　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングとずれたタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる
    　請求項１に記載の固体撮像素子。
  3. 　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされた前記タイミングと隣接するタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる
    　請求項１に記載の固体撮像素子。
  4. 　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングでアナログデジタル変換されるとき、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせ、前記行単位で重複しない異なる全てのタイミングのサンプリング結果より、前記電源の電圧の行内変動と行間変動とを含む波形を求めて記憶する
    　請求項１に記載の固体撮像素子。
  5. 　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングと同一のタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をさらにサンプリングさせる
    　請求項１に記載の固体撮像素子。
  6. 　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングと同一のタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をさらにサンプリングさせ、サンプリング結果より前記電源の電圧の行間変動波形を求めて記憶する
    　請求項１に記載の固体撮像素子。
  7. 　前記動作制御部は、
    　　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記サンプリング部に、前記電源の電圧をサンプリングさせ、前記行単位で重複しない異なる全てのタイミングのサンプリング結果より、前記電源の電圧の行内変動と行間変動とを含む波形を求めて記憶し、
    　　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で直前の処理でサンプリングされたタイミングと同一のタイミングで、前記サンプリング部に、前記電源の電圧をさらにサンプリングさせ、サンプリング結果より前記電源の電圧の行間変動波形を求めて記憶し、
    　　前記行内変動と行間変動とを含む波形より、前記行間変動波形を減算することで、前記行内変動波形を求め、
    　　前記行内変動波形を用いて前記電源の電圧の振幅を補正する
    　請求項１に記載の固体撮像素子。
  8. 　前記サンプリング部によりサンプリングされた前記電源の電圧の振幅をアナログデジタル変換する電源電圧アナログデジタル変換部をさらに含み、
    　前記動作制御部は、前記サンプリング部に、直前にサンプリングさせた電源の電圧が、前記電源電圧アナログデジタル変換部によりアナログデジタル変換された後に、次の電源の電圧をサンプリングさせる
    　請求項１に記載の固体撮像素子。
  9. 　前記動作制御部は、前記サンプリング部に、直前にサンプリングさせた電源の電圧が、前記電源電圧アナログデジタル変換部によりアナログデジタル変換された後であって、前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングでアナログデジタル変換されるとき、前記サンプリング部に、前記電源の電圧をサンプリングさせる
    　請求項８に記載の固体撮像素子。
  10. 　入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、
    　前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、
    　電力を供給する電源の電圧をサンプリングするサンプリング部と、
    　前記サンプリング部の動作を制御する動作制御部とを含む固体撮像素子の動作方法であって、
    　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記画素に供給する電源の電圧をサンプリングさせる
    　固体撮像素子の動作方法。
  11. 　入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、
    　前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、
    　電力を供給する電源の電圧をサンプリングするサンプリング部と、
    　前記サンプリング部の動作を制御する動作制御部とを含み、
    　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる
    　撮像装置。
  12. 　入射光の光量に応じて画素信号を生成する複数の画素が２次元のアレイ状に配設された撮像素子と、
    　前記画素信号を行単位で読み出して、前記行単位の画素信号を順次アナログデジタル変換する画素信号アナログデジタル変換部と、
    　電力を供給する電源の電圧をサンプリングするサンプリング部と、
    　前記サンプリング部の動作を制御する動作制御部とを含み、
    　前記画素信号アナログデジタル変換部により前記行単位で順次読み出されてアナログデジタル変換される行単位の期間のうち、前記行単位で重複しない異なるタイミングで、前記動作制御部は、前記サンプリング部に、前記電源の電圧をサンプリングさせる
    　電子機器。
PCT/JP2017/015213 2016-04-28 2017-04-14 固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器 WO2017188018A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/095,685 US10694125B2 (en) 2016-04-28 2017-04-14 Solid-state imaging element, method of operating solid-state imaging element, imaging apparatus, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-092077 2016-04-28
JP2016092077A JP2017200151A (ja) 2016-04-28 2016-04-28 固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器

Publications (1)

Publication Number Publication Date
WO2017188018A1 true WO2017188018A1 (ja) 2017-11-02

Family

ID=60161362

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/015213 WO2017188018A1 (ja) 2016-04-28 2017-04-14 固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器

Country Status (3)

Country Link
US (1) US10694125B2 (ja)
JP (1) JP2017200151A (ja)
WO (1) WO2017188018A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022254507A1 (ja) * 2021-05-31 2022-12-08 オリンパスメディカルシステムズ株式会社 撮像システム、内視鏡システム、カメラユニット、および内視鏡スコープ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200098024A (ko) 2019-02-11 2020-08-20 삼성전자주식회사 이미지 센서의 펄스 생성기 및 이의 구동 방법
JP7336217B2 (ja) * 2019-03-12 2023-08-31 キヤノン株式会社 情報処理装置、撮像素子、撮像装置、及び情報処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036457A (ja) * 2005-07-25 2007-02-08 Canon Inc 撮像装置
JP2009168683A (ja) * 2008-01-17 2009-07-30 Canon Inc 電圧レベル検出装置、方法及びプログラム
JP2011109282A (ja) * 2009-11-13 2011-06-02 Sony Corp 固体撮像素子およびその駆動方法、カメラシステム
JP2015233341A (ja) * 2010-03-22 2015-12-24 ホロジック，インコーポレーテッド デジタルイメージングのための無相関チャネルサンプリング

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180654A (ja) 2005-12-27 2007-07-12 Matsushita Electric Ind Co Ltd 撮像装置
JP5034610B2 (ja) * 2007-03-30 2012-09-26 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP5495711B2 (ja) * 2009-10-26 2014-05-21 キヤノン株式会社 撮像装置及び撮像システム、それらの制御方法及びそのプログラム
US8872088B2 (en) * 2012-08-14 2014-10-28 Omnivision Technologies, Inc. Noise-matching dynamic bias for column ramp comparators in a CMOS image sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036457A (ja) * 2005-07-25 2007-02-08 Canon Inc 撮像装置
JP2009168683A (ja) * 2008-01-17 2009-07-30 Canon Inc 電圧レベル検出装置、方法及びプログラム
JP2011109282A (ja) * 2009-11-13 2011-06-02 Sony Corp 固体撮像素子およびその駆動方法、カメラシステム
JP2015233341A (ja) * 2010-03-22 2015-12-24 ホロジック，インコーポレーテッド デジタルイメージングのための無相関チャネルサンプリング

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022254507A1 (ja) * 2021-05-31 2022-12-08 オリンパスメディカルシステムズ株式会社 撮像システム、内視鏡システム、カメラユニット、および内視鏡スコープ

Also Published As

Publication number Publication date
US10694125B2 (en) 2020-06-23
US20190132531A1 (en) 2019-05-02
JP2017200151A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
US11457168B2 (en) Image sensor and image capturing apparatus
US9191596B2 (en) Solid-state imaging device, control method and electronic apparatus to obtain frame difference output values
WO2016147885A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US9398239B2 (en) Solid-state imaging device having an enlarged dynamic range, and electronic system
JP6694605B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2016129408A1 (ja) イメージセンサ、読み出し制御方法、および電子機器
WO2017169885A1 (ja) 撮像装置、駆動方法、および、電子機器
EP2568700A1 (en) Imaging apparatus
JP2011211535A (ja) 固体撮像素子およびカメラシステム
US8896736B2 (en) Solid-state imaging device, imaging apparatus and signal reading method having photoelectric conversion elements that are targets from which signals are read in the same group
US20190305792A1 (en) Sensor, driving method, and electronic device
WO2017188018A1 (ja) 固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器
JP2017175345A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2018025658A1 (ja) 撮像素子、駆動方法、および電子機器
WO2017169821A1 (ja) 固体撮像装置、信号処理方法、および電子機器
WO2020080013A1 (ja) 撮像装置、撮像装置の制御方法および電子機器
JP2006109117A (ja) Ａｄ変換用参照信号の伝達方法および伝達装置、ａｄ変換方法およびａｄ変換装置、並びに物理情報取得方法および物理情報取得装置
US20200029045A1 (en) Solid-state imaging device and electronic apparatus
JP7183009B2 (ja) 撮像素子および撮像装置
WO2023085138A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
WO2024084930A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
WO2019216029A1 (ja) 撮像装置、電子機器および駆動方法
JP2013141144A (ja) Ａ／ｄ変換回路、撮像素子、および電子機器
JP2011151468A (ja) テレビジョンカメラ
JP2005311643A (ja) 固体撮像装置および固体撮像装置の駆動方法

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17789304

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17789304

Country of ref document: EP

Kind code of ref document: A1