WO2018025658A1 - 撮像素子、駆動方法、および電子機器 - Google Patents
撮像素子、駆動方法、および電子機器 Download PDFInfo
- Publication number
- WO2018025658A1 WO2018025658A1 PCT/JP2017/026409 JP2017026409W WO2018025658A1 WO 2018025658 A1 WO2018025658 A1 WO 2018025658A1 JP 2017026409 W JP2017026409 W JP 2017026409W WO 2018025658 A1 WO2018025658 A1 WO 2018025658A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- pixel
- slope
- sampling
- conversion
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本開示は、より高速に撮像を行うことができるようにする撮像素子、駆動方法、および電子機器に関する。 撮像素子は、複数の画素が行列状に配置されている画素アレイと、画素アレイに配置されている画素の列ごとに、画素から出力される画素信号を並列的にAD変換するAD変換部と、AD変換部が、同一の画素信号に対して、画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部とを備える。そして、AD変換部が、同一の画素信号に対して、P相期間のサンプリングとD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、参照信号生成部は、D相期間における複数のスロープのうち、第2のスロープのサンプリング期間が、第1のスロープのサンプリング期間よりも短く設定された参照信号を生成する。本技術は、例えば、列並列ADCを備えたCMOSイメージセンサに適用できる。
Description
本開示は、撮像素子、駆動方法、および電子機器に関し、特に、より高速に撮像を行うことができるようにした撮像素子、駆動方法、および電子機器に関する。
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD(Charge Coupled Device)やCMOS(Complementary Metal Oxide Semiconductor)イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うPD(photodiode:フォトダイオード)と複数のトランジスタとが組み合わされた画素を有しており、被写体の像が結像する像面に配置された複数の画素から出力される画素信号に基づいて画像が構築される。
また、CMOSイメージセンサは、列並列シングルスロープADC(Analog-to-digital Converter)を利用し、画素から出力される画素信号とシングルスロープの参照信号とを比較して画素信号をAD変換する処理を列ごとに並列的に行うことによって、画素信号の高速なAD変換を実現することができる。さらに、CMOSイメージセンサは、同一の画素信号に対するAD変換処理を列並列シングルスロープADCにより複数回行うこと(マルチサンプリング)によって、画素信号に発生するノイズの低減を図ることができる。
例えば、特許文献1には、処理対象信号について、nビットのAD変換処理を2回以上繰り返して行なうデジタル積分処理を実行することで、AD変換に伴う量子化ノイズや回路ノイズなどのランダムノイズを低減することができる固体撮像装置が開示されている。
ところで、近年、CMOSイメージセンサによる撮像の高速化が図られている。これに伴い、マルチサンプリングによる画素信号のAD変換処理の処理時間を短縮して、より高速に撮像を行うことが求められている。
本開示は、このような状況に鑑みてなされたものであり、より高速に撮像を行うことができるようにするものである。
本開示の一側面の撮像素子は、複数の画素が行列状に配置されている画素アレイと、前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部とを備え、前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する。
本開示の一側面の駆動方法は、複数の画素が行列状に配置されている画素アレイと、前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部とを備える撮像素子の駆動方法において、前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する。
本開示の一側面の電子機器は、複数の画素が行列状に配置されている画素アレイと、前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部とを有し、前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する。
本開示の一側面においては、同一の前記画素信号に対して、画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングが行われる際に、D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、第1のスロープのサンプリング期間よりも短く設定された前記参照信号が生成される。
本開示の一側面によれば、より高速に撮像を行うことができる。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
<撮像素子の第1の構成例>
図1は、本技術を適用した撮像素子の第1の実施の形態の構成例を示すブロック図である。
図1において、撮像素子11は、画素アレイ12、垂直走査部13、読み出し電流制御部14、参照信号生成部15、クロック信号生成部16、列並列ADC17、およびデータ処理部18を備えて構成される。
画素アレイ12は、図示しない光学系により集光される光を受光する受光面である。画素アレイ12には、複数の画素21が行列状に配置されており、それぞれの画素21は、水平信号線22を介して行ごとに垂直走査部13に接続されるとともに、垂直信号線23を介して列ごとに列並列ADC17に接続される。複数の画素21は、それぞれ受光する光の光量に応じたレベルの画素信号を出力し、それらの画素信号から、画素アレイ12に結像する被写体の画像が構築される。
垂直走査部13は、画素アレイ12に配置される複数の画素21の行ごとに順次、それぞれの画素21を駆動するための各種の駆動信号を、水平信号線22を介して画素21に供給する。例えば、垂直走査部13は、画素21のPDで発生した電荷をFD(Floating Diffusion)部に転送する転送信号や、PDおよびFD部に蓄積されている電荷をリセットするリセット信号、垂直信号線23に接続される画素21を選択する選択信号などを出力する。
読み出し電流制御部14は、垂直信号線23に接続される電流源回路24を、画素アレイ12の画素21の列ごとに有して構成され、画素21から画素信号を読み出すための電流を制御する。そして、読み出し電流制御部14により画素21から読み出される画素信号は、垂直信号線23の電位VSLとして列並列ADC17に供給される。
参照信号生成部15は、列並列ADC17が画素信号をAD変換する際に、垂直信号線23の電位VSLと比較するための一定の勾配のスロープを有する波形の参照信号SLPを生成して、列並列ADC17に供給する。
クロック信号生成部16は、列並列ADC17が画素信号をAD変換する際に、垂直信号線23の電位VSLをサンプリングするための所定のクロック周波数のクロック信号CLKを生成して、列並列ADC17に供給する。
列並列ADC17は、複数の画素21から垂直信号線23を介して出力される画素信号に対してCDS(Correlated Double Sampling:相関2重サンプリング)処理を施すことにより、画素信号のAD変換を列並列的に行うとともにリセットノイズを除去する。
例えば、列並列ADC17は、画素21のリセットレベルにおける垂直信号線23の電位VSLをサンプリングしたカウンタ値(P相)と、画素21が受光した光の光量に応じたレベルにおける垂直信号線23の電位VSLをサンプリングしたカウンタ値(D相)との差分を、アナログの画素信号をAD変換した画素値データとして出力する。このとき、列並列ADC17は、図2および図3を参照して後述するように、画素21が受光した光が明るい場合と、画素21が受光した光が暗い(明るくない)場合とで、D相のサンプリングを行うサンプリング回数を切り替えることができる。
また、列並列ADC17は、図示するように、コンパレータ25、信号判定ラッチ26、カウンタ27、およびデータ保持ラッチ28を、それぞれ画素アレイ12の画素21の列数に応じた個数で有して構成される。なお、コンパレータ25、信号判定ラッチ26、カウンタ27、およびデータ保持ラッチ28は、画素21の列ごとに同様に構成されており、以下では、ある1列における処理について説明する。
コンパレータ25は、垂直信号線23を介して画素21から供給される画素信号と、参照信号生成部15から供給される参照信号SLPとを比較し、その比較結果を示す比較結果信号CMOを出力する。例えば、コンパレータ25は、垂直信号線23の電位VSLが参照信号SLP以上であるときにはLレベルを示す比較結果信号CMOを出力し、垂直信号線23の電位VSLが参照信号SLP未満であるときにはHレベルを示す比較結果信号CMOを出力する。
信号判定ラッチ26は、画素21が受光した光が明るいか否を判定し、その判定結果保持する。即ち、信号判定ラッチ26は、垂直信号線23の電位VSLの振幅の大きさを判定する判定タイミングにおける比較結果信号CMOのレベルに従った1ビットの判定信号Gを保持し、その判定信号Gをカウンタ27に通知する。
例えば、画素21が受光した光が暗い場合には、判定タイミングにおいて、コンパレータ25はLレベルの比較結果信号CMOを出力(例えば、後述の図2のA参照)している。この場合、信号判定ラッチ26は、D相のサンプリング回数をP相のサンプリング回数と同一とする処理を示すLレベルの判定信号Gを保持する。一方、画素21が受光した光が明るい場合には、判定タイミングにおいて、コンパレータ25はHレベルの比較結果信号CMOを出力(例えば、後述の図2のB参照)している。この場合、信号判定ラッチ26は、D相のサンプリング回数を1回だけとする処理を示すHレベルの判定信号Gを保持する。
カウンタ27は、クロック信号生成部16から供給されるクロック信号CLKをカウントすることにより、垂直信号線23の電位VSLをサンプリングしたカウンタ値を取得し、データ保持ラッチ28に保持させる。例えば、カウンタ27は、P相における垂直信号線23の電位VSLをカウントダウンすることでP相のカウンタ値Pを取得し、D相における垂直信号線23の電位VSLをカウントアップすることでD相のカウンタ値Dを取得する。
また、カウンタ27は、P相およびD相それぞれにおいて、垂直信号線23の電位VSLを複数回サンプリングするマルチサンプリングを実行することができる。このとき、カウンタ27は、図2および図3を参照して後述するように、信号判定ラッチ26に保持されている判定信号Gに従って、D相のサンプリング回数を切り替えてサンプリングを行うことができる。
データ保持ラッチ28は、カウンタ27により取得された画素値データを保持し、適宜、データ処理部18に供給する。例えば、データ保持ラッチ28は、カウントダウンにより取得されるP相のカウンタ値Pを保持し、その後、カウントダウンにより取得されるD相のカウンタ値Dが供給されると、それらの差分を画素値データ(=D-P)として保持する。
データ処理部18は、データ保持ラッチ28の保持されている画素値データを読み出して、例えば、隣接する複数の画素21の画素値データを利用したノイズ除去処理や動き検出処理などの各種のデータ処理を施し、図示しない後段の画像処理回路に出力する。
以上のように撮像素子11は構成されており、列並列ADC17においてマルチサンプリングを実行することによって、AD変換に伴う量子化ノイズや回路ノイズなどのランダムノイズを低減することができる。
そして、撮像素子11は、画素21が受光した光の明るさに応じて、P相のサンプリング回数と同一のサンプリング回数でD相のサンプリングを行う処理と、D相のサンプリングを行う1回(P相のサンプリング回数未満)だけ行う処理とを切り替えることができる。これにより、撮像素子11は、図2および図3を参照して後述するように、D相のサンプリングに要するサンプリング期間を短縮すること、即ち、画素信号のAD変換処理の処理時間を短縮することができ、より高速に撮像を行うことができる。また、撮像素子11では、画素21の列ごとに適応的に、画素21が受光した光の明るさの判定を行うことができる。
なお、撮像素子11は、例えば、列並列ADC17がデータ保持ラッチ28を有さない構成としてもよい。この場合、カウンタ27から出力されるP相のカウンタ値PおよびD相のカウンタ値Dは、データ処理部18に直接的に供給され、データ処理部18において画素値データ(=D-P)を求める演算が行われる。
<第1の駆動方法>
図2を参照して、撮像素子11の第1の駆動方法について説明する。なお、第1の駆動方法では、マルチサンプリング(図2の例では2回のサンプリング)されるP相のカウンタ値を加算した値を用いて画素値データを求める処理が行われ、第1の駆動方法により画素値データを求める処理を、以下適宜、P相加算処理と称する。
参照信号生成部15は、第1のP相スロープ、第2のP相スロープ、判定レベル電位、第1のD相スロープ、および第2のD相スロープを有する参照信号SLPを生成する。即ち、図2のAおよび図2のBに示すように、参照信号生成部15は、P相期間において、一定の勾配で上昇する第1のP相スロープを生成した後、一定の勾配で降下する第2のP相スロープを生成する。そして、参照信号生成部15は、P相期間およびD相期間の間において、垂直信号線23の電位VSLの振幅の大きさを判定するための一定の判定レベル電位を維持する。その後、参照信号生成部15は、D相期間において、一定の勾配で上昇する第1のD相スロープを生成した後、一定の勾配で降下する第2のD相スロープを生成する。
また、クロック信号生成部16は、第1のP相スロープ、第2のP相スロープ、第1のD相スロープ、および第2のD相スロープそれぞれに対応する期間において、所定のクロック周波数のクロック信号CLKを生成する。
ここで、参照信号生成部15が生成する参照信号SLP、および、クロック信号生成部16は、垂直信号線23の電位VSLの振幅の大きさに依らず同一の波形である。
そして、撮像素子11では、画素21が受光した光が暗い場合、図2のAに示すように、垂直信号線23の電位VSLの振幅は小さくなる。一方、画素21が受光した光が明るい場合、図2のBに示すように、垂直信号線23の電位VSLの振幅は大きくなる。ここで、垂直信号線23の電位VSLの振幅は、画素21から出力される画素信号のリセットレベルと信号レベルとの差を表し、画素21が受光した光の光量に応じたものとなる。
また、撮像素子11では、P相期間の後、画素21のPDで発生した電荷がFD部に転送されるのに伴って垂直信号線23の電位VSLが変化し、垂直信号線23の電位VSLが安定したタイミングで、垂直信号線23の電位VSLの振幅の大きさが判定される。
従って、画素21が受光した光が暗い場合、図2のAに示すように、判定タイミングにおいて、垂直信号線23の電位VSLは参照信号SLP以上となり、コンパレータ25は、Lレベルの比較結果信号CMOを出力する。この場合、信号判定ラッチ26は、D相のサンプリング回数をP相のサンプリング回数と同一とする処理を示すLレベルの判定信号Gを保持する。
一方、画素21が受光した光が明るい場合、図2のBに示すように、判定タイミングにおいて、垂直信号線23の電位VSLは参照信号SLP未満となり、コンパレータ25は、Hレベルの比較結果信号CMOを出力する。この場合、信号判定ラッチ26は、D相のサンプリング回数を1回だけとする処理を示すHレベルの判定信号Gを保持する。
まず、図2のAを参照して、画素21が受光した光が暗く、垂直信号線23の電位VSLの振幅が小さい場合におけるコンパレータ25およびカウンタ27の動作について説明する。
P相において、第1のP相スロープの参照信号SLPが、一定の勾配で上昇して、リセットレベルの垂直信号線23の電位VSL以上となったタイミングで、コンパレータ25から出力される比較結果信号CMOが、LレベルからHレベルに切り替わる。従って、カウンタ27は、このタイミングから第1のP相スロープが終了するまで、カウントダウンを行って垂直信号線23の電位VSLをサンプリングし、第1のP相のカウンタ値P1を取得して、データ保持ラッチ28に保持させる。
続いて、第2のP相スロープの参照信号SLPが、一定の勾配で降下して、リセットレベルの垂直信号線23の電位VSL未満となったタイミングで、コンパレータ25から出力される比較結果信号CMOが、HレベルからLレベルに切り替わる。従って、カウンタ27は、第2のP相スロープが開始されてから、このタイミングまで、カウントダウンを行って垂直信号線23の電位VSLをサンプリングし、第2のP相のカウンタ値P2を取得して、データ保持ラッチ28に保持させる。
そして、画素21が受光した光が暗い場合、コンパレータ25から出力される比較結果信号CMOはLレベルとなっており、信号判定ラッチ26にはLレベルの判定信号Gが保持される。従って、カウンタ27は、D相のサンプリング回数をP相のサンプリング回数と同一とする処理を行う。
その後、D相において、第1のD相スロープの参照信号SLPが、一定の勾配で上昇して、信号レベルの垂直信号線23の電位VSL以上となったタイミングで、コンパレータ25から出力される比較結果信号CMOが、LレベルからHレベルに切り替わる。従って、カウンタ27は、このタイミングから第1のD相スロープが終了するまで、カウントアップを行って垂直信号線23の電位VSLをサンプリングし、第1のD相のカウンタ値D1を取得して、データ保持ラッチ28に保持させる。
続いて、第2のD相スロープの参照信号SLPが、一定の勾配で降下して、信号レベルの垂直信号線23の電位VSL未満となったタイミングで、コンパレータ25から出力される比較結果信号CMOが、HレベルからLレベルに切り替わる。従って、カウンタ27は、第2のD相スロープが開始されてから、このタイミングまで、カウントアップを行って垂直信号線23の電位VSLをサンプリングし、第2のD相のカウンタ値D2を取得して、データ保持ラッチ28に保持させる。
このように、画素21が受光した光が暗い場合、カウンタ27は、P相のサンプリングとD相のサンプリングとを、それぞれ2回行う。そして、データ保持ラッチ28において、第1のD相のカウンタ値D1および第2のD相のカウンタ値P2の加算値から、第1のP相のカウンタ値P1および第2のP相のカウンタ値P2の加算値を減算して得られる画素値データ(=(D1+D2)-(P1+P2))が取得される。
次に、図2のBを参照して、画素21が受光した光が明るく、垂直信号線23の電位VSLの振幅が大きい場合におけるコンパレータ25およびカウンタ27の動作について説明する。
ここで、P相においては、コンパレータ25およびカウンタ27は、垂直信号線23の電位VSLの振幅が小さい場合と同様の動作を行うため、その説明は省略する。
そして、画素21が受光した光が明るい場合、P相期間およびD相期間の間で、垂直信号線23の電位VSLが参照信号SLP未満となる。このため、垂直信号線23の電位VSLが参照信号SLP未満となったタイミングで、コンパレータ25から出力される比較結果信号CMOが、LレベルからHレベルに切り替わり、信号判定ラッチ26にはHレベルの判定信号Gが保持される。従って、カウンタ27は、D相のサンプリング回数を1回だけとする処理を行う。
即ち、カウンタ27は、参照信号SLPが第1のD相スロープである期間におけるカウントをストップし、垂直信号線23の電位VSLのサンプリングを行わず、データ保持ラッチ28では、その時点でのカウンタ値が維持される。そして、カウンタ27は、第2のD相スロープが開始されると、P相におけるカウントダウンのカウンタ幅の2倍のカウンタ幅で、カウントアップを開始する。
その後、第2のD相スロープの参照信号SLPが、一定の勾配で降下して、信号レベルの垂直信号線23の電位VSL未満となったタイミングで、コンパレータ25から出力される比較結果信号CMOが、HレベルからLレベルに切り替わる。従って、カウンタ27は、第2のD相スロープが開始されてから、このタイミングまで、2倍のカウントアップ幅でカウントアップを行って垂直信号線23の電位VSLをサンプリングし、第2のD相のカウンタ値D2を取得して、データ保持ラッチ28に保持させる。
このように、画素21が受光した光が明るい場合、カウンタ27は、P相のサンプリングを2回行い、D相のサンプリングを1回行う。そして、データ保持ラッチ28において、第2のD相のカウンタ値D2の2倍した値から、第1のP相のカウンタ値P1および第2のP相のカウンタ値P2の加算値を減算して得られる画素値データ(=2×D2-(P1+P2))が取得される。
以上のように、撮像素子11は、第1の駆動方法において、画素21が受光した光の明るさに応じて、P相のサンプリング回数と同一のサンプリング回数でD相のサンプリングを行う処理と、D相のサンプリングを行う1回だけ行う処理とを切り替えて行う。
ここで、画素21が受光した光が明るい場合、即ち、垂直信号線23の電位VSLの振幅が大きい場合には、D相のサンプリングに要するサンプリング期間を長くする必要がある。即ち、この場合、D相のサンプリング期間は、画素21が明るい光を受光したときの画素信号(振幅の大きな電位VSL)をAD変換するのに必要な時間に設定される。
一方、画素21が受光した光が暗い場合、即ち、垂直信号線23の電位VSLの振幅が小さい場合には、D相のサンプリングに要するサンプリング期間は、画素21が受光した光が明るい場合よりも短くてよい。即ち、この場合、D相のサンプリング期間は、画素21が暗い光を受光したときの画素信号(振幅の小さな電位VSL)をAD変換するのに必要な時間に設定される。これにより、撮像素子11は、第1のD相スロープの期間を、従来よりも短縮して設定することができる。
即ち、撮像素子11では、第1のD相スロープにおいて、振幅が小さい垂直信号線23の電位VSLだけをサンプリングし(図2のA)、振幅が大きい垂直信号線23の電位VSLのサンプリングは行われない(図2のB)。従って、撮像素子11は、第1のD相スロープの期間を、振幅が小さい垂直信号線23の電位VSLをサンプリングするのに必要な最小の時間に設定することができる。
このように、撮像素子11は、列並列ADC17においてマルチサンプリングを実行する際に、D相のサンプリング期間を従来よりも短縮することができるので、マルチサンプリングを行う全体としてのAD変換処理の処理時間を短縮することができる。これにより、撮像素子11は、より高速に撮像を行うことができる。
また、第1の駆動方法は、P相のカウンタ値を加算した値を用いて画素値データを求めることより、例えば、第2の駆動方法と比較して良好なS/N(signal / noise)比の画素値データを取得することができる。
なお、図2に示す第1の駆動方法では、2回のサンプリングを行うことより、第2のD相スロープを利用して、P相におけるカウンタ幅の2倍のカウンタ幅でサンプリングが行われている。これに対し、例えば、4回のサンプリングを行う場合には、第2のD相スロープを利用して、P相におけるカウンタ幅の4倍のカウンタ幅で、即ち、マルチサンプリングを行う回数に応じた整数倍のカウンタ幅でサンプリングが行われる。
<第2の駆動方法>
図3を参照して、撮像素子の第2の駆動方法について説明する。なお、第2の駆動方法では、マルチサンプリング(図3の例では2回のサンプリング)されるP相のカウンタ値を平均した値を用いて画素値データを求める処理が行われ、第2の駆動方法により画素値データを求める処理を、以下適宜、P相平均処理と称する。
図3のAには、図2のAと同様に、画素21が受光した光が暗く、振幅が小さい垂直信号線23の電位VSLが示されており、コンパレータ25およびカウンタ27は、図2のAを参照して上述した説明と同様に動作する。
図3のBには、図2のBと同様に、画素21が受光した光が明るく、振幅が大きい垂直信号線23の電位VSLが示されている。また、画素21が受光した光が明るい場合、P相において、コンパレータ25およびカウンタ27は、画素21が受光した光が暗い場合と同様の動作を行うため、その説明は省略する。
そして、画素21が受光した光が明るい場合、信号判定ラッチ26にはHレベルの判定信号Gが保持されており、カウンタ27は、D相のサンプリング回数を1回だけとする処理を行う。
即ち、カウンタ27は、参照信号SLPが第1のD相スロープである期間におけるカウントをストップし、垂直信号線23の電位VSLのサンプリングを行わない。そして、第2の駆動方法においては、データ保持ラッチ28は、この時点におけるカウンタ値を、第1のP相のカウンタ値P1および第2のP相のカウンタ値P2の平均値(=(P1+P2)/2)にシフトする。
そして、カウンタ27は、第2のD相スロープが開始されると、カウントアップを開始する。このとき、第2の駆動方法では、図2を参照して上述した第1の駆動方法と異なり、P相におけるカウンタ幅と同一の通常のカウンタ幅でカウントアップを行う。
その後、第2のD相スロープの参照信号SLPが、一定の勾配で降下して、信号レベルの垂直信号線23の電位VSL未満となったタイミングで、コンパレータ25から出力される比較結果信号CMOが、HレベルからLレベルに切り替わる。従って、カウンタ27は、第2のD相スロープが開始されてから、このタイミングまで、カウントアップを行って垂直信号線23の電位VSLをサンプリングし、第2のD相のカウンタ値D2を取得して、データ保持ラッチ28に保持させる。
このように、画素21が受光した光が明るい場合、カウンタ27は、P相のサンプリングを2回行い、D相のサンプリングを1回行う。そして、データ保持ラッチ28において、第2のD相のカウンタ値D2から、第1のP相のカウンタ値P1および第2のP相のカウンタ値P2の平均値を減算した画素値データ(=D2-(P1+P2)/2)が取得される。
なお、第2の駆動方法では、画素21が受光した光が明るい場合の画素値データに合わせるため、データ処理部18において、画素21が受光した光が暗い場合の画素値データを1/2にする処理(=[(D1+D2)-(P1+P2)]/2)が行われる。
以上のように、撮像素子11は、第2の駆動方法において、第1の駆動方法と同様に、画素21が受光した光の明るさに応じて、P相のサンプリング回数と同一のサンプリング回数でD相のサンプリングを行う処理と、D相のサンプリングを行う1回だけ行う処理とを切り替えて行う。このとき、上述したように、撮像素子11は、第1のD相スロープの期間を、振幅が小さい垂直信号線23の電位VSLをサンプリングするのに必要な最小の時間に設定することができる。従って、撮像素子11は、マルチサンプリングを行う全体としてのAD変換処理の処理時間を短縮することができ、より高速に撮像を行うことができる。
<撮像素子の第2の構成例>
図4は、撮像素子の第2の実施の形態の構成例を示すブロック図である。なお、図4に示す撮像素子11Aにおいて、図1の撮像素子11と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
図4に示すように、撮像素子11Aは、図1の撮像素子11と同様に、画素アレイ12、垂直走査部13、読み出し電流制御部14、参照信号生成部15、クロック信号生成部16、およびデータ処理部18を備えて構成される。そして、撮像素子11Aは、列並列ADC17Aの構成が、図1の撮像素子11の列並列ADC17と異なるものとなっている。
即ち、列並列ADC17Aは、コンパレータ25、信号判定ラッチ26、2個のカウンタ27-1および27-2、並びに、2個のデータ保持ラッチ28-1および28-2を、画素アレイ12の画素21の列数に応じた個数で有して構成される。また、列並列ADC17Aでは、信号判定ラッチ26は、保持している判定信号Gをカウンタ27-1に通知する。
カウンタ27-1は、信号判定ラッチ26から通知される判定信号Gに従って、画素21が受光した光が明るい場合と、画素21が受光した光が暗い(明るくない)場合とで、D相のサンプリングを行うサンプリング回数を切り替える。具体的には、カウンタ27-1は、画素21が受光した光が暗い場合には、第1のP相のカウンタ値P1および第2のD相のカウンタ値D2をサンプリングし、画素21が受光した光が明るい場合には、第1のP相のカウンタ値P1のみをサンプリングする。
カウンタ27-2は、第2のP相のカウンタ値P2および第2のD相のカウンタ値D2をサンプリングする。
データ保持ラッチ28-1は、カウンタ27-1により取得された画素値データを保持し、データ保持ラッチ28-2は、カウンタ27-2により取得された画素値データを保持する。
以上のように撮像素子11Aは構成されており、列並列ADC17Aにおいてマルチサンプリングを実行することによって、AD変換に伴う量子化ノイズや回路ノイズなどのランダムノイズを低減することができる。そして、撮像素子11Aにおいても、図1の撮像素子11と同様に、D相をサンプリングするサンプリングの間隔を短縮して、より高速に撮像を行うことができる。
また、撮像素子11Aは、画素21が受光した光が暗い場合には、カウンタ27-1およびカウンタ27-2の両方のカウント値を用い、画素21が受光した光が明るい場合には、カウンタ27-2のカウント値のみを用いるように構成されている。従って、例えば、マルチサンプリングを4回行う場合にも、撮像素子11Aは、同様に、画素21が受光した光が暗い場合には、カウンタ27-1およびカウンタ27-2の両方のカウント値を用い、画素21が受光した光が明るい場合には、カウンタ27-2のカウント値のみを用いるように構成することができる。即ち、撮像素子11Aは、カウンタ値P1乃至P3およびカウンタ値D1乃至D3に対してカウンタ27-1によりサンプリングを行い、カウンタ値P4およびカウンタ値D4に対してカウンタ27-2によりサンプリングを行うことができる。このとき、データ保持ラッチ28-1にはカウンタ値((D1+D2+D3)-(P1+P2+P3))が保持され、データ保持ラッチ28-2にはカウンタ値((D4-P4))が保持される。
このように、撮像素子11Aは、画素アレイ12の画素21の列ごとに、カウンタ27およびデータ保持ラッチ28-1をそれぞれ少なくとも2個ずつ有して構成されていれば、2回またはそれ以上の回数のマルチサンプリングに対応することができる。
<第3の駆動方法>
図5を参照して、撮像素子11Aによる第3の駆動方法について説明する。
図5に示すように、参照信号生成部15が生成する参照信号SLP、および、クロック信号生成部16が生成するクロック信号CLKは、図4を参照して説明した第1の駆動方法と同様の波形である。
図5のAに示すように、画素21が受光した光が暗く、垂直信号線23の電位VSLの振幅が小さい場合、まず、P相において、カウンタ27-1が、カウントダウンを行って第1のP相のカウンタ値P1を取得して、データ保持ラッチ28-1に保持させる。同様に、カウンタ27-2が、カウントダウンを行って第2のP相のカウンタ値P2を取得して、データ保持ラッチ28-2に保持させる。
その後、D相において、カウンタ27-1が、カウントアップを行って第1のD相のカウンタ値D1を取得して、データ保持ラッチ28-1に保持させる。同様に、カウンタ27-2が、カウントアップを行って第2のD相のカウンタ値D2を取得して、データ保持ラッチ28-2に保持させる。
従って、この場合、データ保持ラッチ28-1において、第1のD相のカウンタ値D1から第1のP相のカウンタ値P1を減算した値(=D1-P1)が取得される。同様に、データ保持ラッチ28-2において、第2のD相のカウンタ値D2から第2のP相のカウンタ値P2を減算した値(=D2-P2)が取得される。
また、図5のBに示すように、画素21が受光した光が明るく、垂直信号線23の電位VSLの振幅が大きい場合、P相においては、コンパレータ25並びにカウンタ27-1および27-2は、画素21が受光した光が暗い場合と同様の動作を行うため、その説明は省略する。
そして、撮像素子11Aによる第3の駆動方法では、P相において、カウンタ27-1は、カウントをストップし、垂直信号線23の電位VSLのサンプリングを行わない。従って、カウンタ27-1は、第1のP相のカウンタ値P1を保持したままとなる。なお、第1のP相のカウンタ値P1は、その後の処理で用いられないため、カウンタ27-1は、第1のP相のカウンタ値P1を出力しなくてもよい。
また、カウンタ27-2は、参照信号SLPが第1のD相スロープである期間におけるカウントをストップし、垂直信号線23の電位VSLのサンプリングを行わずに、データ保持ラッチ28-2では、その時点でのカウンタ値が維持される。その後、カウンタ27-2は、第2のD相スロープが開始されると、カウントアップを開始する。そして、カウンタ27-2は、第2のD相スロープの参照信号SLPが、一定の勾配で降下して、信号レベルの垂直信号線23の電位VSL未満となったタイミングまで、カウントアップを行って垂直信号線23の電位VSLをサンプリングし、第2のD相のカウンタ値D2を取得して、データ保持ラッチ28に保持させる。従って、データ保持ラッチ28-2において、第2のD相のカウンタ値D2から、第2のP相のカウンタ値P2を減算した値(=D2-P2)が取得される。
以上のように、撮像素子11Aは、第3の駆動方法において、第1および第2の駆動方法と同様に、画素21が受光した光の明るさに応じて、P相のサンプリング回数と同一のサンプリング回数でD相のサンプリングを行う処理と、D相のサンプリングを行う1回だけ行う処理とを切り替えて行う。
また、撮像素子11Aでは、画素21が受光した光が明るい場合、データ処理部18は、データ保持ラッチ28-1に保持されている値(=D1-P1)、および、データ保持ラッチ28-2に保持されている値(=D2-P2)を読み差して、画素値データ(=(D1+D2)-(P1+P2))を算出する。一方、撮像素子11Aでは、画素21が受光した光が暗い場合、データ処理部18は、データ保持ラッチ28-2に保持されている値(=D2-P2)を画素値データとして取得する。
そして、撮像素子11Aは、上述した撮像素子11と同様に、第1のD相スロープの期間を、振幅が小さい垂直信号線23の電位VSLをサンプリングするのに必要な最小の時間に設定することができる。従って、撮像素子11Aは、マルチサンプリングを行う全体としてのAD変換処理の処理時間を短縮することができ、より高速に撮像を行うことができる。
<スロープ信号の例>
図6乃至図8を参照して、撮像素子11において用いられるスロープ信号の例について説明する。
図6には、スロープ信号の第1の例として、奇数番目において電圧値を上昇させながらAD変換を行うスロープを利用し、偶数番目において電圧を降下させながらAD変換を行うスロープを利用するようなスロープが山型に折り返すスロープ信号が示されている。
図6のAには、P相およびD相を2回サンプリングするときのスロープ信号が示されている。なお、スロープ信号の第1の例は、図2に示したスロープ信号の波形と同一である。
即ち、スロープ信号は、P相において、電圧値を上昇させながらAD変換を行う第1のP相スロープ、および、電圧値を降下させながらAD変換を行う第2のP相スロープを有する。また、スロープ信号は、D相において、電圧値を上昇させながらAD変換を行う第1のD相スロープ、および、電圧値を降下させながらAD変換を行う第2のD相スロープを有する。
従って、P相において、第1のP相スロープを利用して第1のP相のカウンタ値P1が取得され、第2のP相スロープを利用して第2のP相のカウンタ値P2が取得される。また、D相において、第1のD相スロープを利用して第1のD相のカウンタ値D1が取得され、第2のD相スロープを利用して第2のD相のカウンタ値D2が取得される。
そして、画素21が受光した光が暗い場合、図1の撮像素子11および図4の撮像素子11Aのどちらも、画素値データ(=(D1+D2)-(P1+P2))を取得する。
一方、画素21が受光した光が明るい場合、D相のサンプリング回数は1回だけとされ、第2のD相のカウンタ値D2のみが取得される。従って、図1の撮像素子11は、画素値データ(=D2-(P1+P2)/2)を取得し、図4の撮像素子11Aは、画素値データ(=D2-P2)を取得する。
図6のBには、P相およびD相を4回サンプリングするときのスロープ信号が示されている。
即ち、スロープ信号は、P相において、電圧値を上昇させながらAD変換を行う第1のP相スロープ、電圧値を降下させながらAD変換を行う第2のP相スロープ、電圧値を上昇させながらAD変換を行う第3のP相スロープ、および、電圧値を降下させながらAD変換を行う第4のP相スロープを有する。また、スロープ信号は、D相において、電圧値を上昇させながらAD変換を行う第1のD相スロープ、電圧値を降下させながらAD変換を行う第2のD相スロープ、電圧値を上昇させながらAD変換を行う第3のD相スロープ、および電圧値を降下させながらAD変換を行う第4のD相スロープを有する。
従って、第1のP相スロープを利用して第1のP相のカウンタ値P1が取得され、第2のP相スロープを利用して第2のP相のカウンタ値P2が取得され、第3のP相スロープを利用して第3のP相のカウンタ値P3が取得され、第4のP相スロープを利用して第4のP相のカウンタ値P4が取得される。また、第1のD相スロープを利用して第1のD相のカウンタ値D1が取得され、第2のD相スロープを利用して第2のD相のカウンタ値D2が取得され、第3のD相スロープを利用して第3のD相のカウンタ値D3が取得され、第4のD相スロープを利用して第4のD相のカウンタ値D4が取得される。
そして、画素21が受光した光が暗い場合、図1の撮像素子11および図4の撮像素子11Aのどちらも、画素値データ(=(D1+D2+D3+D4)-(P1+P2+P3+P4))を取得する。
一方、画素21が受光した光が明るい場合、D相のサンプリング回数は1回だけとされ、第4のD相のカウンタ値D4のみが取得される。従って、図1の撮像素子11は、画素値データ(=D4-(P1+P2+P3+P4)/4)を取得し、図4の撮像素子11Aは、画素値データ(=D4-P4)を取得する。
図7には、スロープ信号の第2の例として、奇数番目において電圧値を降下させながらAD変換を行うスロープを利用し、偶数番目において電圧を上昇させながらAD変換を行うスロープを利用するようなスロープが谷型に折り返すスロープ信号が示されている。
図7のAには、P相およびD相を2回サンプリングするときのスロープ信号が示されている。
即ち、スロープ信号は、P相において、電圧値を降下させながらAD変換を行う第1のP相スロープ、および、電圧値を上昇させながらAD変換を行う第2のP相スロープを有する。また、スロープ信号は、D相において、電圧値を降下させながらAD変換を行う第1のD相スロープ、および、電圧値を上昇させながらAD変換を行う第2のD相スロープを有する。
図7のBには、P相およびD相を4回サンプリングするときのスロープ信号が示されている。
即ち、スロープ信号は、P相において、電圧値を上昇させながらAD変換を行う第1のP相スロープ、電圧値を降下させながらAD変換を行う第2のP相スロープ、電圧値を上昇させながらAD変換を行う第3のP相スロープ、および、電圧値を降下させながらAD変換を行う第4のP相スロープを有する。また、スロープ信号は、D相において、電圧値を上昇させながらAD変換を行う第1のD相スロープ、電圧値を降下させながらAD変換を行う第2のD相スロープ、電圧値を上昇させながらAD変換を行う第3のD相スロープ、および電圧値を降下させながらAD変換を行う第4のD相スロープを有する。
そして、図7に示すようなスロープ信号を用いて、図1の撮像素子11および図4の撮像素子11Aは、図6を参照した説明と同様に、画素値データを取得することができる。
図8には、スロープ信号の第3の例として、全てのスロープにおいて電圧を降下させながらAD変換を行うスロープ信号が示されている。
図8のAには、P相およびD相を2回サンプリングするときのスロープ信号が示されている。
即ち、スロープ信号は、P相において、電圧値を降下させながらAD変換を行う第1のP相スロープ、および、電圧値を降下させながらAD変換を行う第2のP相スロープを有する。また、スロープ信号は、D相において、電圧値を降下させながらAD変換を行う第1のD相スロープ、および、電圧値を降下させながらAD変換を行う第2のD相スロープを有する。
図8のBには、P相およびD相を4回サンプリングするときのスロープ信号が示されている。
即ち、スロープ信号は、P相において、電圧値を降下させながらAD変換を行う第1のP相スロープ、電圧値を降下させながらAD変換を行う第2のP相スロープ、電圧値を降下させながらAD変換を行う第3のP相スロープ、および、電圧値を降下させながらAD変換を行う第4のP相スロープを有する。また、スロープ信号は、D相において、電圧値を降下させながらAD変換を行う第1のD相スロープ、電圧値を降下させながらAD変換を行う第2のD相スロープ、電圧値を降下させながらAD変換を行う第3のD相スロープ、および電圧値を降下させながらAD変換を行う第4のD相スロープを有する。
そして、図8に示すようなスロープ信号を用いて、図1の撮像素子11および図4の撮像素子11Aは、図6を参照した説明と同様に、画素値データを取得することができる。
なお、スロープ信号の波形としては、上述したような例に限定されることなく、例えば、全てのスロープにおいて電圧を上昇させながらAD変換を行うスロープ信号や、P相およびD相を4回以上サンプリングするようなスロープ信号を用いてもよい。また、P相をサンプリングするためのスロープと、D相をサンプリングするためのスロープとの数が異なっていてもよい。
即ち、画素21が受光した光が明るいときにサンプリングされるD相のサンプリング期間が長く、それ以外のD相のサンプリング期間が、振幅が小さい垂直信号線23の電位VSLをサンプリングするのに必要な最小の時間に設定されていれば、スロープ信号の波形は、どのような波形でもよい。
また、上述した各実施の形態では、画素21が受光した光が明るい場合、D相のサンプリング回数を1回だけとして説明したが、例えば、D相のサンプリング回数がP相のサンプリング回数未満であれば、画素信号のAD変換処理の処理時間を短縮することができる。即ち、撮像素子11は、例えば、マルチサンプリングを4回行う場合に、画素21が受光した光が明るいとき、P相のサンプリングを4回行い、D相のサンプリングを2回行うようにしてもよい。
なお、上述したような撮像素子11は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
<撮像装置の構成例>
図9は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
図9に示すように、撮像装置101は、光学系102、撮像素子103、信号処理回路104、モニタ105、およびメモリ106を備えて構成され、静止画像および動画像を撮像可能である。
光学系102は、1枚または複数枚のレンズを有して構成され、被写体からの像光(入射光)を撮像素子103に導き、撮像素子103の受光面(センサ部)に結像させる。
撮像素子103としては、上述した撮像素子11が適用される。撮像素子103には、光学系102を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子103に蓄積された電子に応じた信号が信号処理回路104に供給される。
信号処理回路104は、撮像素子103から出力された画素信号に対して各種の信号処理を施す。信号処理回路104が信号処理を施すことにより得られた画像(画像データ)は、モニタ105に供給されて表示されたり、メモリ106に供給されて記憶(記録)されたりする。
このように構成されている撮像装置101では、上述した撮像素子11を適用することで、例えば、よりノイズの少ない画像を高速に撮像することができる。
<イメージセンサの使用例>
図10は、上述のイメージセンサを使用する使用例を示す図である。
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本技術は以下のような構成も取ることができる。
(1)
複数の画素が行列状に配置されている画素アレイと、
前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、
前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部と
を備え、
前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、
前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する
撮像素子。
(2)
前記AD変換部は、前記D相期間のサンプリング回数を前記P相期間のサンプリング回数と同一とする第1の処理と、前記D相期間のサンプリング回数を前記P相期間のサンプリング回数未満とする第2の処理とで、前記画素の列ごとに切り替えて前記画素信号のAD変換を行う
上記(1)に記載の撮像素子。
(3)
前記AD変換部は、AD変換を行う対象の前記画素が受光した光が暗い場合には前記第1の処理を行い、AD変換を行う対象の前記画素が受光した光が明るい場合には前記第2の処理を行う
上記(2)に記載の撮像素子。
(4)
前記第1のスロープのサンプリング期間は、前記画素が明るい光を受光したときの画素信号をAD変換するのに要する時間に設定され、
前記第2のスロープのサンプリング期間は、前記画素が暗い光を受光したときの画素信号をAD変換するのに要する時間に設定される
上記(2)または(3)に記載の撮像素子。
(5)
前記AD変換部は、前記画素アレイに配置されている前記画素の行ごとに、
前記画素から供給される前記画素信号と、前記参照信号生成部から供給される参照信号とを比較するコンパレータと、
前記コンパレータによる比較結果に基づいて、前記画素が受光した光が明るいか否かを示す判定信号を保持する信号判定保持部と、
所定のクロック周波数のクロック信号をカウントすることにより、前記画素信号をサンプリングするカウンタと
を有して構成され、
前記カウンタは、前記信号判定保持部に保持されている前記判定信号に従って、前記第1の処理と前記第2の処理とを切り替えて前記画素信号のサンプリングを行う
上記(2)から(4)までのいずれかに記載の撮像素子。
(6)
前記AD変換部は、前記画素アレイに配置されている前記画素の行ごとに、前記カウンタから出力されるカウンタ値を保持するデータ保持部をさらに有して構成される
上記(5)に記載の撮像素子。
(7)
前記画素が受光した光が明るい場合、前記カウンタは、前記D相期間において、前記第2のスロープのサンプリング期間においてサンプリングを停止し、前記第1のスロープのサンプリング期間において、マルチサンプリングを行う回数に応じた整数倍のカウンタ幅でサンプリングを行う
上記(5)または(6)に記載の撮像素子。
(8)
前記画素が受光した光が明るい場合、前記カウンタは、前記D相期間において、前記第2のスロープのサンプリング期間においてサンプリングを停止し、前記データ保持部は、それらのサンプリング期間において取得されたカウンタ値の平均値にシフトした値を保持し、前記カウンタは、前記第1のスロープのサンプリング期間において通常のカウンタ幅でサンプリングを行う
上記(6)に記載の撮像素子。
(9)
前記AD変換部は、前記画素アレイに配置されている前記画素の行ごとに、少なくとも2個ずつの前記カウンタおよび前記データ保持部を有して構成され、
それらの前記カウンタのうち1個のカウンタが、前記信号判定保持部の保持されている判定信号に従って、前記第1の処理と前記第2の処理とで切り替えて前記画素信号のAD変換を行う
上記(6)から(8)までのいずれかにに記載の撮像素子。
(10)
前記カウンタから出力されるカウンタ値に基づいたデータ処理を行うデータ処理部をさらに備え、
前記カウンタは、前記P相期間および前記D相期間においてサンプリングしたカウンタ値を前記データ処理部に出力し、
前記データ処理部は、それらのカウンタ値から画素値データを算出するデータ処理を行う
上記(5)に記載の撮像素子。
(11)
前記参照信号生成部は、奇数番目において電圧値を上昇させながらAD変換を行うスロープを有し、偶数番目において電圧を降下させながらAD変換を行うスロープを有する山型に折り返すようなスロープ信号を生成する
上記(1)から(10)までのいずれかに記載の撮像素子。
(12)
前記参照信号生成部は、奇数番目において電圧値を降下させながらAD変換を行うスロープを有し、偶数番目において電圧を上昇させながらAD変換を行うスロープを有する谷型に折り返すようなスロープ信号を生成する
上記(1)から(10)までのいずれかに記載の撮像素子。
(13)
前記参照信号生成部は、全てのスロープにおいて電圧を降下させながらAD変換を行うスロープ信号を生成する
上記(1)から(10)までのいずれかに記載の撮像素子。
(14)
複数の画素が行列状に配置されている画素アレイと、
前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、
前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部と
を備える撮像素子の駆動方法において、
前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、
前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する
駆動方法。
(15)
複数の画素が行列状に配置されている画素アレイと、
前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、
前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部と
を有し、
前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、
前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する
撮像素子を備える電子機器。
(1)
複数の画素が行列状に配置されている画素アレイと、
前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、
前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部と
を備え、
前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、
前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する
撮像素子。
(2)
前記AD変換部は、前記D相期間のサンプリング回数を前記P相期間のサンプリング回数と同一とする第1の処理と、前記D相期間のサンプリング回数を前記P相期間のサンプリング回数未満とする第2の処理とで、前記画素の列ごとに切り替えて前記画素信号のAD変換を行う
上記(1)に記載の撮像素子。
(3)
前記AD変換部は、AD変換を行う対象の前記画素が受光した光が暗い場合には前記第1の処理を行い、AD変換を行う対象の前記画素が受光した光が明るい場合には前記第2の処理を行う
上記(2)に記載の撮像素子。
(4)
前記第1のスロープのサンプリング期間は、前記画素が明るい光を受光したときの画素信号をAD変換するのに要する時間に設定され、
前記第2のスロープのサンプリング期間は、前記画素が暗い光を受光したときの画素信号をAD変換するのに要する時間に設定される
上記(2)または(3)に記載の撮像素子。
(5)
前記AD変換部は、前記画素アレイに配置されている前記画素の行ごとに、
前記画素から供給される前記画素信号と、前記参照信号生成部から供給される参照信号とを比較するコンパレータと、
前記コンパレータによる比較結果に基づいて、前記画素が受光した光が明るいか否かを示す判定信号を保持する信号判定保持部と、
所定のクロック周波数のクロック信号をカウントすることにより、前記画素信号をサンプリングするカウンタと
を有して構成され、
前記カウンタは、前記信号判定保持部に保持されている前記判定信号に従って、前記第1の処理と前記第2の処理とを切り替えて前記画素信号のサンプリングを行う
上記(2)から(4)までのいずれかに記載の撮像素子。
(6)
前記AD変換部は、前記画素アレイに配置されている前記画素の行ごとに、前記カウンタから出力されるカウンタ値を保持するデータ保持部をさらに有して構成される
上記(5)に記載の撮像素子。
(7)
前記画素が受光した光が明るい場合、前記カウンタは、前記D相期間において、前記第2のスロープのサンプリング期間においてサンプリングを停止し、前記第1のスロープのサンプリング期間において、マルチサンプリングを行う回数に応じた整数倍のカウンタ幅でサンプリングを行う
上記(5)または(6)に記載の撮像素子。
(8)
前記画素が受光した光が明るい場合、前記カウンタは、前記D相期間において、前記第2のスロープのサンプリング期間においてサンプリングを停止し、前記データ保持部は、それらのサンプリング期間において取得されたカウンタ値の平均値にシフトした値を保持し、前記カウンタは、前記第1のスロープのサンプリング期間において通常のカウンタ幅でサンプリングを行う
上記(6)に記載の撮像素子。
(9)
前記AD変換部は、前記画素アレイに配置されている前記画素の行ごとに、少なくとも2個ずつの前記カウンタおよび前記データ保持部を有して構成され、
それらの前記カウンタのうち1個のカウンタが、前記信号判定保持部の保持されている判定信号に従って、前記第1の処理と前記第2の処理とで切り替えて前記画素信号のAD変換を行う
上記(6)から(8)までのいずれかにに記載の撮像素子。
(10)
前記カウンタから出力されるカウンタ値に基づいたデータ処理を行うデータ処理部をさらに備え、
前記カウンタは、前記P相期間および前記D相期間においてサンプリングしたカウンタ値を前記データ処理部に出力し、
前記データ処理部は、それらのカウンタ値から画素値データを算出するデータ処理を行う
上記(5)に記載の撮像素子。
(11)
前記参照信号生成部は、奇数番目において電圧値を上昇させながらAD変換を行うスロープを有し、偶数番目において電圧を降下させながらAD変換を行うスロープを有する山型に折り返すようなスロープ信号を生成する
上記(1)から(10)までのいずれかに記載の撮像素子。
(12)
前記参照信号生成部は、奇数番目において電圧値を降下させながらAD変換を行うスロープを有し、偶数番目において電圧を上昇させながらAD変換を行うスロープを有する谷型に折り返すようなスロープ信号を生成する
上記(1)から(10)までのいずれかに記載の撮像素子。
(13)
前記参照信号生成部は、全てのスロープにおいて電圧を降下させながらAD変換を行うスロープ信号を生成する
上記(1)から(10)までのいずれかに記載の撮像素子。
(14)
複数の画素が行列状に配置されている画素アレイと、
前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、
前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部と
を備える撮像素子の駆動方法において、
前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、
前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する
駆動方法。
(15)
複数の画素が行列状に配置されている画素アレイと、
前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、
前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部と
を有し、
前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、
前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する
撮像素子を備える電子機器。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
11 撮像素子, 12 画素アレイ, 13 垂直走査部, 14 読み出し電流制御部, 15 参照信号生成部, 16 クロック信号生成部, 17 列並列ADC, 18 データ処理部, 21 画素, 22 水平信号線, 23 垂直信号線, 24 電流源回路, 25 コンパレータ, 26 信号判定ラッチ, 27 カウンタ, 28 データ保持ラッチ
Claims (15)
- 複数の画素が行列状に配置されている画素アレイと、
前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、
前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部と
を備え、
前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、
前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する
撮像素子。 - 前記AD変換部は、前記D相期間のサンプリング回数を前記P相期間のサンプリング回数と同一とする第1の処理と、前記D相期間のサンプリング回数を前記P相期間のサンプリング回数未満とする第2の処理とで、前記画素の列ごとに切り替えて前記画素信号のAD変換を行う
請求項1に記載の撮像素子。 - 前記AD変換部は、AD変換を行う対象の前記画素が受光した光が暗い場合には前記第1の処理を行い、AD変換を行う対象の前記画素が受光した光が明るい場合には前記第2の処理を行う
請求項2に記載の撮像素子。 - 前記第1のスロープのサンプリング期間は、前記画素が明るい光を受光したときの画素信号をAD変換するのに要する時間に設定され、
前記第2のスロープのサンプリング期間は、前記画素が暗い光を受光したときの画素信号をAD変換するのに要する時間に設定される
請求項3に記載の撮像素子。 - 前記AD変換部は、前記画素アレイに配置されている前記画素の行ごとに、
前記画素から供給される前記画素信号と、前記参照信号生成部から供給される参照信号とを比較するコンパレータと、
前記コンパレータによる比較結果に基づいて、前記画素が受光した光が明るいか否かを示す判定信号を保持する信号判定保持部と、
所定のクロック周波数のクロック信号をカウントすることにより、前記画素信号をサンプリングするカウンタと
を有して構成され、
前記カウンタは、前記信号判定保持部に保持されている前記判定信号に従って、前記第1の処理と前記第2の処理とを切り替えて前記画素信号のサンプリングを行う
請求項2に記載の撮像素子。 - 前記AD変換部は、前記画素アレイに配置されている前記画素の行ごとに、前記カウンタから出力されるカウンタ値を保持するデータ保持部をさらに有して構成される
請求項5に記載の撮像素子。 - 前記画素が受光した光が明るい場合、前記カウンタは、前記D相期間において、前記第2のスロープのサンプリング期間においてサンプリングを停止し、前記第1のスロープのサンプリング期間において、マルチサンプリングを行う回数に応じた整数倍のカウンタ幅でサンプリングを行う
請求項5に記載の撮像素子。 - 前記画素が受光した光が明るい場合、前記カウンタは、前記D相期間において、前記第2のスロープのサンプリング期間においてサンプリングを停止し、前記データ保持部は、それらのサンプリング期間において取得されたカウンタ値の平均値にシフトした値を保持し、前記カウンタは、前記第1のスロープのサンプリング期間において通常のカウンタ幅でサンプリングを行う
請求項6に記載の撮像素子。 - 前記AD変換部は、前記画素アレイに配置されている前記画素の行ごとに、少なくとも2個ずつの前記カウンタおよび前記データ保持部を有して構成され、
それらの前記カウンタのうち1個のカウンタが、前記信号判定保持部の保持されている判定信号に従って、前記第1の処理と前記第2の処理とで切り替えて前記画素信号のAD変換を行う
請求項6に記載の撮像素子。 - 前記カウンタから出力されるカウンタ値に基づいたデータ処理を行うデータ処理部をさらに備え、
前記カウンタは、前記P相期間および前記D相期間においてサンプリングしたカウンタ値を前記データ処理部に出力し、
前記データ処理部は、それらのカウンタ値から画素値データを算出するデータ処理を行う
請求項5に記載の撮像素子。 - 前記参照信号生成部は、奇数番目において電圧値を上昇させながらAD変換を行うスロープを有し、偶数番目において電圧を降下させながらAD変換を行うスロープを有する山型に折り返すようなスロープ信号を生成する
請求項1に記載の撮像素子。 - 前記参照信号生成部は、奇数番目において電圧値を降下させながらAD変換を行うスロープを有し、偶数番目において電圧を上昇させながらAD変換を行うスロープを有する谷型に折り返すようなスロープ信号を生成する
請求項1に記載の撮像素子。 - 前記参照信号生成部は、全てのスロープにおいて電圧を降下させながらAD変換を行うスロープ信号を生成する
請求項1に記載の撮像素子。 - 複数の画素が行列状に配置されている画素アレイと、
前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、
前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部と
を備える撮像素子の駆動方法において、
前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、
前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する
駆動方法。 - 複数の画素が行列状に配置されている画素アレイと、
前記画素アレイに配置されている前記画素の列ごとに、前記画素から出力される画素信号を並列的にAD(Analog-to-digital)変換するAD変換部と、
前記AD変換部が、前記画素信号をAD変換する際に参照する一定の勾配のスロープを有する波形の参照信号を生成する参照信号生成部と
を有し、
前記AD変換部が、同一の前記画素信号に対して、前記画素のリセットレベルの画素信号をAD変換するP相期間のサンプリングと、前記画素が受光した光の光量に応じたレベルの画素信号をAD変換するD相期間のサンプリングとを少なくとも1回以上行うマルチサンプリングを行う際に、
前記参照信号生成部は、前記D相期間における複数のスロープのうち、所定の長さのサンプリング期間である第1のスロープ以外の第2のスロープのサンプリング期間が、前記第1のスロープのサンプリング期間よりも短く設定された前記参照信号を生成する
撮像素子を備える電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/319,109 US11228727B2 (en) | 2016-08-04 | 2017-07-21 | Imaging element, driving method, and electronic equipment |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016-153665 | 2016-08-04 | ||
JP2016153665A JP2018023025A (ja) | 2016-08-04 | 2016-08-04 | 撮像素子、駆動方法、および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018025658A1 true WO2018025658A1 (ja) | 2018-02-08 |
Family
ID=61073884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2017/026409 WO2018025658A1 (ja) | 2016-08-04 | 2017-07-21 | 撮像素子、駆動方法、および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11228727B2 (ja) |
JP (1) | JP2018023025A (ja) |
WO (1) | WO2018025658A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109246372A (zh) * | 2018-10-22 | 2019-01-18 | 天津大学 | 基于分块并行容错结构的3d堆叠图像传感器 |
CN110149489A (zh) * | 2019-05-23 | 2019-08-20 | Oppo广东移动通信有限公司 | 采样方法、装置以及计算机存储介质和图像传感器 |
JP2022100947A (ja) | 2020-12-24 | 2022-07-06 | キヤノン株式会社 | 光電変換装置、光電変換システム、移動体 |
WO2023186527A1 (en) * | 2022-03-31 | 2023-10-05 | Sony Semiconductor Solutions Corporation | Image sensor assembly with converter circuit for temporal noise reduction |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296423A (ja) * | 2008-06-06 | 2009-12-17 | Sony Corp | 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法 |
JP2012004727A (ja) * | 2010-06-15 | 2012-01-05 | Sony Corp | 固体撮像素子およびカメラシステム |
JP2013055589A (ja) * | 2011-09-06 | 2013-03-21 | Sony Corp | 撮像素子、制御方法、並びに、撮像装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10326953B2 (en) * | 2014-10-06 | 2019-06-18 | Sony Semiconductor Solutions Corporation | Signal processing device and method, imaging element, and electronic device |
US9736406B2 (en) * | 2015-01-22 | 2017-08-15 | Canon Kabushiki Kaisha | Image capturing apparatus and control method thereof |
-
2016
- 2016-08-04 JP JP2016153665A patent/JP2018023025A/ja active Pending
-
2017
- 2017-07-21 WO PCT/JP2017/026409 patent/WO2018025658A1/ja active Application Filing
- 2017-07-21 US US16/319,109 patent/US11228727B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009296423A (ja) * | 2008-06-06 | 2009-12-17 | Sony Corp | 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法 |
JP2012004727A (ja) * | 2010-06-15 | 2012-01-05 | Sony Corp | 固体撮像素子およびカメラシステム |
JP2013055589A (ja) * | 2011-09-06 | 2013-03-21 | Sony Corp | 撮像素子、制御方法、並びに、撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US11228727B2 (en) | 2022-01-18 |
US20210337156A1 (en) | 2021-10-28 |
JP2018023025A (ja) | 2018-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016147885A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
WO2016129408A1 (ja) | イメージセンサ、読み出し制御方法、および電子機器 | |
JP6694605B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
WO2018025658A1 (ja) | 撮像素子、駆動方法、および電子機器 | |
KR20190029615A (ko) | 촬상 장치 및 촬상 장치의 제어 방법 | |
JP2011211535A (ja) | 固体撮像素子およびカメラシステム | |
US10277848B2 (en) | Solid-state imaging device, method of driving the same, and electronic apparatus | |
US10840936B2 (en) | Sensor, driving method, and electronic device | |
CN109983758B (zh) | 成像元件、成像方法以及电子设备 | |
JP2017175345A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
US20220394203A1 (en) | Imaging element, photodetector element, and electronic equipment | |
JP6821590B2 (ja) | 撮像素子、撮像方法、および電子機器 | |
WO2016190116A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
WO2017188018A1 (ja) | 固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器 | |
WO2020080013A1 (ja) | 撮像装置、撮像装置の制御方法および電子機器 | |
WO2017169821A1 (ja) | 固体撮像装置、信号処理方法、および電子機器 | |
JP2006109117A (ja) | Ad変換用参照信号の伝達方法および伝達装置、ad変換方法およびad変換装置、並びに物理情報取得方法および物理情報取得装置 | |
JP6903417B2 (ja) | 固体撮像素子および制御方法、並びに電子機器 | |
WO2016170642A1 (ja) | 撮像装置、内視鏡、および内視鏡システム | |
WO2015008635A1 (ja) | 固体撮像素子及びその駆動方法、並びに電子機器 | |
US20200029045A1 (en) | Solid-state imaging device and electronic apparatus | |
TWI833194B (zh) | 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 | |
WO2024084930A1 (ja) | 固体撮像装置およびその駆動方法、並びに電子機器 | |
WO2019216029A1 (ja) | 撮像装置、電子機器および駆動方法 | |
WO2017187975A1 (ja) | 固体撮像素子、駆動方法、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17836764 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 17836764 Country of ref document: EP Kind code of ref document: A1 |