WO2017168519A1

WO2017168519A1 - 電力変換装置

Info

Publication number: WO2017168519A1
Application number: PCT/JP2016/059922
Authority: WO
Inventors: 涼介宇田; 黒田　憲一; 匡史北山; 河野　良之; 成男林
Original assignee: 三菱電機株式会社
Priority date: 2016-03-28
Filing date: 2016-03-28
Publication date: 2017-10-05
Also published as: US10855168B2; US20190068076A1; JPWO2017168519A1; EP3439158A1; EP3439158B1; EP3439158A4; JP6461424B2

Abstract

　電力変換装置の各アーム回路（６）は、カスケード接続された複数のセルブロック（２０）と、複数のセルブロック（２０）とそれぞれ並列に接続された複数のバイパス回路（３０）とを備える。各セルブロック（２０）は、他のセルブロックと接続するための高電位側の第１の接続ノード（４０ｐ）および低電位側の第２の接続ノード（４０ｎ）と、第１および第２の接続ノード（４０ｐ，４０ｎ）間にカスケード接続され、各々がエネルギー蓄積器（２４）を含む複数の変換器セルとを含む。この複数の変換器セルは、フルブリッジ型（または混合型の）構成を有する少なくとも１つの第１の変換器セル（２１Ｆ，２１ＨＹＢ）と、ハーフブリッジ型の構成を有する少なくとも１つの第２の変換器セル（２１Ｈ）とを含む。

Description

電力変換装置

　この発明は、交流回路と直流回路との間で電力変換を行う電力変換装置に関し、いわゆるモジュラーマルチレベル変換器に好適に用いられるものである。

　モジュラーマルチレベル変換器（ＭＭＣ：Modular　Multilevel　Converter）は、高電圧および大電流の電力系統で使用可能なように、複数の変換器セルを直列に多重化したものである。より詳細には、モジュラーマルチレベル変換器は、交流の各相ごとに、正極側直流端子と接続された第１アーム回路（arm）と負極側直流端子と接続された第２アーム回路とを有する。各アーム回路は、カスケード接続された複数の変換器セル（チョッパ回路）を含む。各相の第１アーム回路と第２アーム回路との接続部に、対応する相の交流電圧が印加される。

　各変換器セルは、エネルギー蓄積器としてのコンデンサと、出力端子間を零電圧またはコンデンサ電圧を出力するための複数のスイッチング素子とを含む。各変換器セルは、フルブリッジ型またはハーフブリッジ型の回路構成を有する。

　たとえば、国際公開第２０１１／０１２１７４号（特許文献１）は、全ての変換器セルがフルブリッジ型によって構成された例を開示する。米国特許出願公開第２０１３／０３０８２３５号明細書（特許文献２）は、各アーム回路を構成する複数の変換器セルのうち半分がフルブリッジ型で構成され、半分がハーフブリッジ型で構成された例を開示する。

国際公開第２０１１／０１２１７４号米国特許出願公開第２０１３／０３０８２３５号明細書

　直流回路において短絡故障が発生した場合、各変換器セルを構成するスイッチング素子は全てオープンとなるように制御される。このとき、変換器セルの構成がフルブリッジ型の場合には、エネルギー蓄積器としてのコンデンサに短絡電流が流入し得るようになる。

　しかしながら、上記の特許文献１のように各アーム回路の全ての変換器セルがフルブリッジ型で構成されていたり、特許文献２のように各アーム回路の半分の変換器セルがフルブリッジ型で構成されていたりすると、複数の変換器セルのコンデンサの電圧が合成されることによって短絡電流の流入を阻止し得るので問題とはならない。しかしながら、各アーム回路に含まれるフルブリッジ型の変換器セルの個数が少ない場合には、直流回路の短絡電流がフルブリッジ型の変換器セルのコンデンサに流入し続け、この結果、コンデンサ電圧が耐圧を超えるとコンデンサが破損するという問題が生じる。

　この発明は、上記の問題点を考慮してなされたものであり、その目的の一つは、各アーム回路に含まれるフルブリッジ型の変換器セルの個数を減少させた場合でも、直流回路の短絡時にフルブリッジ型の変換器セルに含まれるコンデンサの破損を防止することが可能な電力変換装置を提供することである。その他の課題および新規な特徴は、本開示の記載および添付図面において示される。

　この発明は、交流回路と直流回路との間で電力変換を行う電力変換装置であって、交流回路に接続された交流接続部と直流回路に接続された正側直流端子との間に設けられた第１のアーム回路と、交流接続部と直流回路に接続された負側直流端子との間に設けられた第２のアーム回路とを備える。第１および第２のアーム回路の各々は、１つまたはカスケード接続された複数のセルブロックと、１つまたは複数のセルブロックとそれぞれ並列に接続された１つまたは複数のバイパス回路とを備える。１つまたは複数のセルブロックの各々は、他のセルブロックと接続するための高電位側の第１の接続ノードおよび低電位側の第２の接続ノードと、第１および第２の接続ノード間にカスケード接続され、各々がエネルギー蓄積器を含む複数の変換器セルとを含む。これらの複数の変換器セルは、フルブリッジ型（または混合型の）構成を有する少なくとも１つの第１の変換器セルと、ハーフブリッジ型の構成を有する少なくとも１つの第２の変換器セルとを含む。

　この発明によれば、各アーム回路は、１つまたはカスケード接続された複数のセルブロックを含む。さらに、各セルブロックごとにバイパス回路を設けるとともに、各セルブロックごとにフルブリッジ型（または混合型の）変換器セルが含まれるようにアーム回路が構成される。これによって、直流回路の短絡時に、短絡電流がバイパス回路に完全に転流されるので、フルブリッジ型の変換器セルに含まれるコンデンサの破損を防止することができる。

第１の実施形態による電力変換装置の概略構成図である。第１の実施形態において図１の各アーム回路の構成例を示す回路図である。図２の各セルブロックに含まれる変換器セルの構成例を示す回路図である。図２のバイパス回路の構成例を示す回路図である。直流回路の短絡故障時に短絡電流の経路を示す図である。本実施形態の比較例として、バイパス回路が設けられていない場合にアーム回路を流れる直流短絡電流の経路を説明するための回路図である。本実施形態の場合において、アーム回路を流れる直流短絡電流の経路を説明するための回路図である。図１の制御装置の制御動作を概略的に示すフローチャートである。第２の実施形態の電力変換装置において各バイパス回路の構成を示す回路図である。図９のバイパス回路の変形例を示す回路図である。第３の実施形態の電力変換装置において、フルブリッジ型の変換器セルに設けられる起動回路５０の接続を示す回路図である。図１１の起動回路５０の動作を示すフローチャートである。図１２の変形例のフローチャートである。図９のバイパス回路の他の変形例を示す回路図である。図３（ｂ）のフルブリッジ型の変換器セルの変形例を示す回路図である。図９のバイパス回路のさらに他の変形例を示す回路図である。第４の実施形態による電力変換装置において、アーム回路の構成を示す回路である。図１７のアーム回路を備えた電力変換装置の制御動作の一例を示すフローチャートである。

　以下、各実施形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。

　＜第１の実施形態＞
　［電力変換装置の概略構成］
　図１は、第１の実施形態による電力変換装置の概略構成図である。電力変換装置１は、交流回路２と直流回路４との間に接続され、両回路間で電力変換を行う。図１に示すように、電力変換装置１は、主回路であるレグ回路１２ｕ，１２ｖ，１２ｗ（総称する場合または不特定のものを示す場合、レグ回路１２と記載する）と、これらのレグ回路１２を制御する制御装置５とを含む。制御装置５はマイクロプロセッサを含むマイクロコンピュータまたはＦＰＧＡ（Field　Programmable　Gate　Array）などによって構成された専用回路によって実現される。

　レグ回路１２は、交流を構成する各相ごとに設けられる。図１には交流回路２が三相交流の場合が示され、ｕ相、ｖ相、ｗ相にそれぞれ対応して３個のレグ回路１２ｕ，１２ｖ，１２ｗが設けられる。

　レグ回路１２ｕ，１２ｖ，１２ｗにそれぞれ設けられた交流端子Ｎｕ，Ｎｖ，Ｎｗは、連系変圧器３を介して交流回路２に接続される。交流回路２は、たとえば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流端子Ｎｖ，Ｎｗと連系変圧器３との接続は図示していない。

　各レグ回路１２に対して共通に設けられた正側直流端子Ｎｐおよび負側直流端子Ｎｎは、直流回路４に接続される。直流回路４は、たとえば、直流送電網および直流出力を行う他の電力変換装置などを含む直流電力系統である。正常時の順変換動作時には直流電流Ｉｄｃは、直流回路４から電力変換装置１の負側直流端子Ｎｎの方向に流れるとともに、電力変換装置１の正側直流端子Ｎｐから直流回路４の方向に流れる。逆変換動作時はこの逆となる。

　図１の連系変圧器３を用いる代わりに、連系リアクトルを介して交流回路２に電力変換装置１が接続される構成としても良い。さらに、交流端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路１２ｕ，１２ｖ，１２ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路１２ｕ，１２ｖ，１２ｗが連系変圧器３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル７ａ，７ｂとしてもよい。すなわち、各レグ回路１２ｕ，１２ｖ，１２ｗは、交流端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路１２ｕ，１２ｖ，１２ｗに設けられた交流接続部を介して電気的（直流的または交流的）に交流回路２と接続される。

　ｕ相のレグ回路１２ｕを構成する複数の変換器セルは、正側直流端子Ｎｐから交流端子Ｎｕまでの正側アーム回路（上アーム回路または第１のアーム回路とも称する）６ａｕと、負側直流端子Ｎｎから交流端子Ｎｕまでの負側アーム回路（下アーム回路または第２のアーム回路とも称する）６ｂｕとに区分される。正側アーム回路６ａｕと負側アーム回路６ｂｕとの接続点が上記の交流端子Ｎｕに相当する。同様に、ｖ相のレグ回路１２ｖは、正側アーム回路６ａｖと負側アーム回路６ｂｖとを含む。ｗ相のレグ回路１２ｗは、正側アーム回路６ａｗと負側アーム回路６ｂｗとを含む。

　以下の説明において、各相の正側アーム回路を総称する場合または不特定のものを示す場合に正側アーム回路６ａと記載する場合があり、各相の負側アーム回路を総称する場合または不特定ものを示す場合に負側アーム回路６ｂと記載する場合がある。さらに、各相の正側および負側の各アーム回路を総称する場合または不特定のものを示す場合にアーム回路６と記載する場合がある。各アーム回路６の詳細な構成については図２で説明する。

　正側アーム回路６ａは、カスケード接続された複数の変換器セル（チョッパセル）を含むセル群８ａと、リアクトル７ａとを含む。セル群８ａおよびリアクトル７ａは互いに直列接続されている。以下、簡単のために変換器セル（チョッパセル）をセルと称する場合がある。各変換器セルの具体的構成例については図３で説明する。同様に、負側アーム回路６ｂは、カスケード接続された複数の変換器セルを含むセル群８ｂと、リアクトル７ｂとを含む。セル群８ｂおよびリアクトル７ｂは互いに直列接続されている。

　ｕ相レグ回路に１２ｕおいて、リアクトル７ａが挿入される位置は正側アーム回路６ａのいずれの位置であってもよく、リアクトル７ｂが挿入される位置は負側アーム回路６ｂのいずれの位置であってもよい。リアクトル７ａ，７ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、正側アーム回路６ａのリアクトル７ａのみ、もしくは、負側アーム回路６ｂのリアクトル７ｂのみを設けてもよい。ｖ相レグ回路１２ｖおよびｗ相レグ回路１２ｗについても同様である。

　図１の電力変換装置は、さらに、制御に使用される電気量（電流、電圧）を計測する検出器として、交流電圧検出器１０と、直流電圧検出器１１ａ，１１ｂと、各レグ回路１２に設けられたアーム電流検出器９ａ，９ｂとを含む。これらの検出器によって検出された信号は、制御装置５に入力される。

　具体的に、交流電圧検出器１０は、交流回路２のｕ相の電圧値Ｖａｃｕ、ｖ相の電圧値Ｖａｃｖ、およびｗ相の電圧値Ｖａｃｗを検出する。直流電圧検出器１１ａは、直流回路４に接続された正側直流端子Ｎｐの電圧を検出する。直流電圧検出器１１ｂは、直流回路４に接続された負側直流端子Ｎｎの電圧を検出する。ｕ相用のレグ回路１２ｕに設けられたアーム電流検出器９ａ，９ｂは、正側アーム回路６ａに流れるアーム電流Ｉｐｕおよび負側アーム回路６ｂに流れるアーム電流Ｉｎｕをそれぞれ検出する。同様に、ｖ相用のレグ回路１２ｖに設けられたアーム電流検出器９ａ，９ｂは、正側アーム電流Ｉｐｖおよび負側アーム電流Ｉｎｖをそれぞれ検出する。ｗ相用のレグ回路１２ｗに設けられたアーム電流検出器９ａ，９ｂは、正側アーム電流Ｉｐｗおよび負側アーム電流Ｉｎｗをそれぞれ検出する。ここで、アーム電流Ｉｐｕ，Ｉｎｕ，Ｉｐｖ，Ｉｎｖ，Ｉｐｗ，Ｉｎｗは、正側直流端子Ｎｐから負側直流端子Ｎｎの方向に流れる電流を正とする。

　［アーム回路の構成］
　図２は、第１の実施形態において図１の各アーム回路の構成例を示す回路図である。図２では、各アーム回路のリアクトル７ａまたは７ｂは図示していない（あるいは、図１のセル群８ａまたは８ｂを図示していると考えてもよい）。正側アーム回路６ａの場合、図２の高電位側端子１５ｐは図１の正側直流端子Ｎｐに対応し、図２の低電位側端子１５ｎは交流端子ＮｕまたはＮｖまたはＮｗに対応する。負側アーム回路６ｂの場合、図２の高電位側端子１５ｐは図１の交流端子ＮｕまたはＮｖまたはＮｗに対応し、図２の低電位側端子１５ｎは負側直流端子Ｎｎに対応する。

　図２を参照して、各アーム回路６は、高電位側の第１のセルブロック２０＿１から低電位側の第ｍのセルブロック２０＿ｍまでのカスケード接続されたｍ個（ｍは１以上の整数）のセルブロック２０＿１～２０＿ｍを含む。セルブロック２０＿１～２０＿ｍについて、総称する場合または不特定のものを示す場合、セルブロック２０と記載する。各アーム回路６を構成するセルブロック２０が１個の場合もあり得る。

　第ｉ番目のセルブロック２０＿ｉ（ｉは、１≦ｉ≦ｍを満たす任意の整数）は、他のセルブロック２０と接続するための高電位側の第１の外部接続ノード４０ｐ＿ｉおよび低電位側の第２の外部接続ノード４０ｎ＿ｉと、外部接続ノード４０ｐ＿ｉと４０ｎ＿ｉとの間にカスケード接続された複数個の変換器セル２１（２１Ｆ，２１Ｈ）とを含む。外部接続ノード４０ｐ＿ｉ，４０ｎ＿ｉについて総称する場合または不特定のものを示す場合、それぞれ外部接続ノード４０ｐ，４０ｎと記載する。

　第１の実施形態の場合、各セルブロック２０は、フルブリッジ型の変換器セル２１Ｆとハーフブリッジ型の変換器セル２１Ｈとを混載している点に特徴がある。すなわち、各セルブロック２０は、変換器セル２１として、少なくとも１つのフルブリッジ型の変換器セル２１Ｆと、少なくとも１つのハーフブリッジ型の変換器セル２１Ｈとを含む。図２では、１個のフルブリッジ型の変換器セル２１Ｆと複数個のハーフブリッジ型の変換器セル２１Ｈによって各セルブロック２０が構成されている例が示されている。

　各セルブロック２０に含まれる変換器セル２１の数は、セルブロック２０ごとに異なっていても構わない。各セルブロック２０に含まれるフルブリッジ型の変換器セル２１Ｆとハーフブリッジ型の変換器セル２１Ｈとの配列順は、セルブロック２０ごとに異なっていても構わない。

　各アーム回路６は、さらに、ｍ個のセルブロック２０＿１～２０＿ｍにそれぞれ対応するｍ個のバイパス回路３０＿１～３０＿ｍを含む（総称する場合または不特定のものを示す場合、バイパス回路３０と記載する）。ｍ個のバイパス回路３０＿は、高電位側の第１のバイパス回路３０＿１から低電位側の第ｍのバイパス回路３０＿ｍまでによって構成される。各バイパス回路３０は対応するセルブロック２０と電気的に並列に（すなわち、対応するセルブロック２０の外部接続ノード４０ｐと４０ｎとの間に）接続されている。

　各バイパス回路３０は、直流回路４の短絡事故時に、対応するセルブロック２０を流れる直流短絡電流を転流するために設けられている。短絡電流は、図２の低電位側端子１５ｎから高電位側端子１５ｐの方向（各セルブロック２０の低電位側の外部接続ノード４０ｎから高電位側の外部接続ノード４０ｐの方向）に流れるので、バイパス回路３０はこの方向により多くの直流電流を流すように構成される。

　一方、直流回路４の正常時には、図２の高電位側端子１５ｐが低電位側端子１５ｎよりも高電位となるように（各セルブロック２０の外部接続ノード４０ｐが高電位側となり、外部接続ノード４０ｎが低電位側となるように）直流電圧がかかる。したがって、各バイパス回路３０は、高電位側端子１５ｐから低電位側端子１５ｎの方向（各セルブロック２０の外部接続ノード４０ｐから外部接続ノード４０ｎの方向）の電流を阻止するように構成される。これによって、直流回路４の正常時の各セルブロック２０の動作が妨げられないようにする。バイパス回路３０の具体的な回路構成例については、図４および図５で説明する。

　［変換器セルの構成］
　図３は、図２の各セルブロックに含まれる変換器セルの構成例を示す回路図である。図３（ａ）はハーフブリッジ型の変換器セル２１Ｈの構成を示し、図３（ｂ）はフルブリッジ型の変換器セル２１Ｆの構成を示す。図３（ｃ）は、図３（ａ）のハーフブリッジ型の変換器セル２１Ｈと図３（ｂ）のフルブリッジ型の変換器セル２１Ｆとを混合した機能を有する混合型（混合ブリッジ型とも称する）の変換器セル２１ＨＹＢの構成の一例を示す。本実施形態では、混合型の変換器セル２１ＨＹＢは、フルブリッジ型の変換器セル２１Ｆに代えて用いることができる。

　図３（ａ）を参照して、ハーフブリッジ型の変換器セル２１Ｈは、互いに直列接続された半導体スイッチング素子２２ａ，２２ｂ（以下、単にスイッチング素子と称する場合がある）と、ダイオード２３ａ，２３ｂと、エネルギー蓄積器としての直流コンデンサ２４とを含む。ダイオード２３ａ，２３ｂは、スイッチング素子２２ａ，２２ｂとそれぞれ逆並列（並列かつ逆バイアス方向）に接続される。直流コンデンサ２４は、スイッチング素子２２ａ，２２ｂの直列接続回路と並列に接続され、直流電圧を平滑化する。スイッチング素子２２ａ，２２ｂの接続ノードは正側の入出力端子２６ｐと接続され、スイッチング素子２２ｂと直流コンデンサ２４の接続ノードは負側の入出力端子２６ｎと接続される。

　ハーフブリッジ型の変換器セル２１Ｈにおいて、スイッチング素子２２ａ，２２ｂは、一方がオン状態（閉状態）となり他方がオフ状態（開状態）となるように制御される。スイッチング素子２２ａがオン状態であり、スイッチング素子２２ｂがオフ状態のとき、入出力端子２６ｐ，２６ｎ間には直流コンデンサ２４の両端間の電圧（入出力端子２６ｐが正側電圧、入出力端子２６ｎが負側電圧）が印加される。逆に、スイッチング素子２２ａがオフ状態であり、スイッチング素子２２ｂがオン状態のとき、入出力端子２６ｐ，２６ｎ間は０Ｖとなる。すなわち、図３（ａ）に示す変換器セル２１Ｈは、スイッチング素子２２ａ，２２ｂを交互にオン状態とすることによって、零電圧または正電圧（直流コンデンサ２４の電圧に依存する）を出力することができる。ダイオード２３ａ，２３ｂは、スイッチング素子２２ａ，２２ｂに逆方向電圧が印加されたときの電流経路確保のために設けられている。

　図３（ｂ）を参照して、フルブリッジ型の変換器セル２１Ｆは、直列接続されたスイッチング素子２２ｃ，２２ｄと、スイッチング素子２２ｃ，２２ｄに逆並列にそれぞれ接続されたダイオード２３ｃ，２３ｄとをさらに含む点で、図３（ａ）のハーフブリッジ型の変換器セル２１Ｈと異なる。スイッチング素子２２ｃ，２２ｄの全体は、スイッチング素子２２ａ，２２ｂの直列接続回路と並列に接続されるとともに、直流コンデンサ２４と並列に接続される。入出力端子２６ｐは、スイッチング素子２２ａ，２２ｂの接続ノードと接続され、入出力端子２６ｎは、スイッチング素子２２ｃ，２２ｄの接続ノードと接続される。

　フルブリッジ型の変換器セル２１Ｆは、通常動作時（すなわち、入出力端子２６ｐ，２６ｎ間に零電圧または正電圧を出力する場合）には、スイッチング素子２２ｄを常時オンとし、スイッチング素子２２ｃを常時オフとし、スイッチング素子２２ａ，２２ｂを交互にオン状態とするように制御される。

　また、フルブリッジ型の変換器セル２１Ｆは、スイッチング素子２２ａを常時オフし、スイッチング素子２２ｂを常時オンし、スイッチング素子２２ｃ，２２ｄを交互にオン状態にすることによって、零電圧または負電圧を出力することもできる。

　図３（ｃ）を参照して、混合型の変換器セル２１ＨＹＢは、図３（ｂ）に示すフルブリッジ型の変換器セル２１からスイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄのうちいずれか１つを除去した構成を有する。図３（ｃ）の場合には、スイッチング素子２２ｃを除去した構成が示されている。

　図３（ｃ）に示す混合型の変換器セル２１ＨＹＢは、通常動作時（すなわち、入出力端子２６ｐ，２６ｎ間に零電圧または正電圧を出力する場合）には、スイッチング素子２２ｄを常時オンとし、スイッチング素子２２ａ，２２ｂを交互にオン状態とするように制御される。

　一方、上記の変形例として、図３（ｂ）においてスイッチング素子２２ａを除去した構成の場合には、スイッチング素子２２ｂを常時オンとし、スイッチング素子２２ｃ，２２ｄを交互にオン状態とするように制御することによって、零電圧または負電圧を出力することができる。

　図３（ｂ）においてスイッチング素子２２ｂを除去した構成の場合には、スイッチング素子２２ａを常時オンとし、スイッチング素子２２ｃ、２２ｄを交互にオン状態とするように制御することによって、零電圧または正電圧を出力することができる。

　図３（ｂ）においてスイッチング素子２２ｄを除去した構成の場合には、スイッチング素子２２ｃを常時オンとし、スイッチング素子２２ａ，２２ｂを交互にオン状態とするように制御することによって、零電圧または負電圧を出力することができる。

　図３の各スイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄには、オン動作とオフ動作の両方を制御可能な自己消弧型のスイッチング素子が用いられている。たとえば、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）またはＧＣＴ（Gate　Commutated　Turn-off　thyristor）などがスイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄとして用いられる。

　［バイパス回路の構成例］
　図４は、図２のバイパス回路の構成例を示す回路図である。図４（ａ）を参照して、バイパス回路３０は、互いに直列接続された複数のダイオード素子３２を含む。各ダイオード素子３２のカソードは高電位側に設けられ、各ダイオード素子３２のアノードは低電位側に設けられる。すなわち、低電位側の外部接続ノード４０ｎから高電位側の外部接続ノード４０ｐの方向（すなわち、負側直流端子Ｎｎから正側直流端子Ｎｐの方向）が、各ダイオード素子３２の順方向となる。

　直流回路４の短絡事故時には、低電位側の外部接続ノード４０ｎから高電位側の外部接続ノード４０ｐの方向に直流短絡電流が流れるので、直流短絡電流を各バイパス回路３０の複数のダイオード素子３２を介して流すことができる。これによって、各セルブロック２０を保護する。一方、直流回路４の正常時において、外部接続ノード４０ｐが高電位側となり外部接続ノード４０ｎが低電位側となるように直流電圧が印加される場合には、各ダイオード素子３２に対して逆方向となるのでバイパス回路３０に電流が流れることはできない。

　バイパス回路３０を構成する各ダイオード素子３２に特性のばらつきがある場合には、ダイオード素子３２ごとの電圧の分担に違いが生じるために、他よりも大きな電圧がかかっているダイオード素子３２が過電圧により破損する虞がある。この問題を回避するために、各ダイオード素子３２としてアバランシェダイオードを用いるのが望ましい。アバランシェダイオードは、規定レベル以上の電圧がアノード－カソード間に印加されると破損する前に漏れ電流が増加する。これによって、自己の電圧上昇を抑え、他のダイオード素子３２に電圧を分担させることができる。

　図４（ｂ）には、図４（ａ）の変形例が示されている。図４（ｂ）のバイパス回路３０は、複数のダイオード素子３２とそれぞれ並列に接続された抵抗素子３３を含む点で、図４（ａ）のバイパス回路３０と異なる。各抵抗素子３３の抵抗値は互いにほぼ等しい値に設定される。さらに、抵抗素子３３の抵抗値は、電力系統の正常時に高電位側の外部接続ノード４０ｐから低電位側の外部接続ノード４０ｎの方向に各抵抗素子３３を介して電流がほとんど流れないように、比較的高い値に設定される。各抵抗素子３３の抵抗値をほぼ等しい値にすることによって、ダイオード素子３２ごとに分担される電圧をほぼ等しくすることができ、これによって、ダイオード素子３２の破損を防止することができる。

　［直流回路の短絡故障時の電流経路］
　以下、直流回路の短絡故障時の電流経路について、図５～図８を参照してさらに詳しく説明する。

　図５は、直流回路の短絡故障時に短絡電流の経路を示す図である。図５を参照して、直流回路４の内部を高電位側から低電位側に流れる短絡電流ＳＣＣは、電力変換装置１の内部を負側直流端子Ｎｎから正側直流端子Ｎｐの方向に流れる。ここで、複数のアーム回路６ａｕ，６ａｖ，６ａｗ，６ｂｕ，６ｂｖ，６ｂｗのうちどのアーム回路を短絡電流が流れるかは、交流回路２と電力変換装置１との間を流れる交流電流の位相によって異なる。図５の場合には、負側直流端子Ｎｎからｕ相負側アーム回路６ｂｕおよびｖ相負側アーム回路６ｂｖを通って交流回路２に電流が流れるとともに、交流回路２からｗ相正側アーム回路６ａｗを通って正側直流端子Ｎｐの方向に電流が流れる。

　次に、各アーム回路６を流れる直流短絡電流の詳細な経路について説明する。以下ではまず、バイパス回路３０が設けられていない比較例のアーム回路における電流経路を示し、次にバイパス回路３０が設けられた場合の電流経路を説明する。

　図６は、本実施形態の比較例として、バイパス回路が設けられていない場合にアーム回路を流れる直流短絡電流の経路を説明するための回路図である。図６の回路図では、アーム回路を構成する１つのセルブロック２０を流れる直流短絡電流の経路を示している。図６のセルブロック２０は、１つのフルブリッジ型の変換器セル２１Ｆ（ＣＥＬＬ１）と、２つのハーフブリッジ型の変換器セル２１Ｈ（ＣＥＬＬ２，ＣＥＬＬ３）によって構成される。短絡電流の経路は図６において太線の矢印で示されている。

　図６を参照して、直流回路４の短絡事故時には、各セルブロック２０のエネルギー蓄積要素としての直流コンデンサ２４からの放電電流を遮断するために、各セルブロック２０を構成する変換器セルＣＥＬＬ１，ＣＥＬＬ２，ＣＥＬＬ３の半導体スイッチ２２ａ，２２ｂ，２２ｃ，２２ｄが全て開状態とされる（オフ状態になる）。このとき、ハーフブリッジ型の変換器セル２１Ｈ（ＣＥＬＬ２，ＣＥＬＬ３）については、フリーホイールダイオード２３ｂを介して直流短絡電流が流れる。

　一方、フルブリッジ型の変換器セル２１Ｆ（ＣＥＬＬ１）については、短絡電流は、低電位側の入出力端子２６ｎからフリーホイールダイオード２３ｃを通って直流コンデンサ２４の正側端子２５ｐに流入する。さらに、直流コンデンサ２４の負側端子２５ｎからフリーホイールダイオード２３ｂを通って高電位側の入出力端子２６ｐに至る方向に、短絡電流が流れる。この結果、フルブリッジ型の変換器セル２１Ｆを構成する直流コンデンサ２４は充電され続けるために、過電圧によって破壊する虞がある。

　図７は、本実施形態の場合において、アーム回路を流れる直流短絡電流の経路を説明するための回路図である。図７の回路図は図６の回路図に対応するものであり、高電位側の外部接続ノード４０ｐと低電位側の外部接続ノード４０ｎとの間にセルブロック２０と並列にバイパス回路３０が設けられている点で図６の回路図と異なる。図７において短絡電流の経路を太線の矢印で示す。

　図７を参照して、直流回路４の短絡事故時には、各セルブロック２０を構成する変換器セルＣＥＬＬ１，ＣＥＬＬ２，ＣＥＬＬ３の半導体スイッチ２２ａ，２２ｂ，２２ｃ，２２ｄが開状態とされる（オフ状態になる）。この場合、セルブロック２０の電流経路において変換器セル２１Ｆ（ＣＥＬＬ１）中の直流コンデンサ２４が直列に挿入されることで、短絡電流が遮断されるために、短絡電流はバイパス回路３０に完全に転流される。したがって、セルブロック２０に短絡電流が流れることはない。この結果、フルブリッジ型の変換器セル２１Ｆ（ＣＥＬＬ１）を構成する直流コンデンサ２４が保護される。

　上記において、各セルブロック２０がハーフブリッジ型の変換器セル２１Ｈのみで構成されている場合には、短絡電流は各変換器セル２１Ｈのフリーホイールダイオード２３ｂにも流れるので、短絡電流はバイパス回路３０とセルブロック２０との両方を流れる。これに対して、上記のように各セルブロック２０を構成する複数の変換器セル２１にフルブリッジ型の変換器セル２１Ｆを含めることによって、短絡電流はバイパス回路３０のみを流れることになり、セルブロック２０からバイパス回路３０への完全な転流が実現できる。

　［電力変換装置の制御動作］
　図８は、図１の制御装置の制御動作を概略的に示すフローチャートである。以下、図２および図８を参照して、これまでの説明を総括しながら、図１の制御装置５の制御動作について説明する。

　電力系統に事故が生じていない場合には、制御装置５は通常制御を行う（ステップＳ１００）。この場合、制御装置５は、各アーム回路６を構成する各変換器セル２１の出力電圧を制御する。ここで、図４に示すようにバイパス回路３０を互いに直列接続されたダイオード素子３２によって構成している場合には、バイパス回路３０を介した（ダイオード素子３２の順方向の）電流が生じないように、各セルブロック２０を構成する複数の変換器セル２１のうち少なくとも１つは正電圧を出力するように制御する必要がある。この制御は、たとえば、セルブロック２０ごとにパルス幅制御を行うことによって実現できる。なお、アーム全体でセルブロックが一つのみの場合は、通常の変調率リミッタ付パルス幅制御を用いて過変調状態を避けることで同様の効果が得られる。

　次に、制御装置５は、直流回路４側で短絡事故を検出した場合（例えば、アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗ，Ｉｎｕ，Ｉｎｖ，Ｉｎｗの絶対値が閾値を超えている場合、もしくは、アーム電流の各相合計値が閾値を超えている場合）に（ステップＳ１１０でＹＥＳ）、各アーム回路６を構成する全ての変換器セル２１の半導体スイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄを開状態（オフ状態）に制御する（ステップＳ１２０）。

　たとえば、直流回路４で短絡事故が生じている場合には、過大なアーム電流が検出されるので（ステップＳ１１０でＹＥＳ）、全ての半導体スイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄが開状態（オフ状態）に制御される（ステップＳ１２０）。この結果、上記したように、各セルブロック２０から対応するバイパス回路３０への短絡電流の完全な転流が実現される。

　［効果］
　以上のとおり、第１の実施形態の電力変換装置１によれば、各アーム回路６は、１つまたはカスケード接続された複数のセルブロック２０を含むように構成される。さらに、各セルブロック２０ごとにバイパス回路３０を設けるとともに、各セルブロック２０ごとにフルブリッジ型または混合型の変換器セル２１Ｆ，２１ＨＹＢが含まれるようにアーム回路６が構成される。

　以上の構成によれば、直流回路４の短絡故障時には、各セルブロック２０の電流経路にフルブリッジ型または混合型の変換器セル２１Ｆ，２１ＨＹＢの直流コンデンサ２４が挿入される。しかし、この直流コンデンサ２４に短絡電流は充電されることなく、むしろこの直流コンデンサ２４によって短絡電流が遮断されるために、バイパス回路３０へ短絡電流を完全に転流することができる。したがって、フルブリッジ型または混合型の変換器セル２１Ｆ，２１ＨＹＢを構成する直流コンデンサ２４を保護することができる。

　＜第２の実施形態＞
　第２の実施形態では、バイパス回路３０の構成の変更例について図９および図１０を参照して説明する。

　［バイパス回路の構成と効果］
　図９は、第２の実施形態の電力変換装置において各バイパス回路の構成を示す回路図である。図９のバイパス回路３０は、各ダイオード素子３２と直列接続された放電ギャップ３４をさらに含む点で図４（ａ）のバイパス回路３０と異なる。図９において、放電ギャップ３４と各ダイオード素子３２の配列順はどのような配列順であっても構わない。

　放電ギャップ３４は、半球状の２個の金属板によって構成され、金属板の凸面側が互いに対向している。放電ギャップ３４は、対向する金属板間の電圧が閾値電圧までは電流が流れないが、閾値電圧を超えると対向する金属板間で気中絶縁破壊が発生することで放電ギャップ３４が短絡状態となり、バイパスダイオード３２に電流が流れるようになる。

　閾値電圧を超える電圧が端子間にかかると電流が流れて端子間電圧が低下するという非線形の電流電圧特性を有する素子であれば、放電ギャップ３４の代わりに用いることができる。たとえば、放電ギャップに代えてサイリスタを用いることもできるが、サイリスタは点弧回路が別途必要になるため、放電ギャップのような２端子素子（第１の主電極および第２の主電極を有するが、制御電極を有さない素子）のほうが望ましい。

　図９のように放電ギャップ３４をバイパス回路３０に挿入することによって、電力系統が正常な場合に（この場合、放電ギャップ３４が放電状態にない）、バイパス回路３０を介して低電位側の外部接続ノード４０ｎから高電位側の外部接続ノード４０ｐの方向に電流が流れることはない。したがって、第１の実施形態の場合と異なり、セルブロック２０を構成する複数の変換器セル２１のうち少なくとも１つは正電圧を出力するように制御しなくてよい（すなわち、セルブロック２０を構成する全ての変換器セル２１の出力電圧を零電圧となるように制御しても構わない）。

　一方、直流回路４で短絡故障が生じた場合には、直流短絡電流は、一旦は各セルブロック２０に設けられたフルブリッジ型の変換器セル２１Ｆの直流コンデンサ２４に充電される。ただし、直流コンデンサ２４の電圧が上記の閾値電圧を超えると放電ギャップ３４を介して短絡電流が流れるようになるので、短絡電流はセルブロック２０からバイパス回路３０に転流される。この結果、フルブリッジ型の変換器セル２１Ｆに設けられた直流コンデンサ２４が保護される。

　［バイパス回路の変形例］
　図１０は、図９のバイパス回路の変形例を示す回路図である。図１０（ａ）のバイパス回路３０は、各ダイオード素子３２としてアバランシェダイオードを用いるともに、放電ギャップ３４と並列に接続された抵抗素子３５を含む点で図９のバイパス回路３０と異なる。

　電力系統の正常時に、高電位側の外部接続ノード４０ｐから低電位側の外部接続ノード４０ｎの方向にアバランシェダイオードの漏れ電流を流すことによって、各ダイオード素子３２によって分担される電圧の均一化が図られる。さらに、この漏れ電流を流すために、放電ギャップ３４と並列に抵抗素子３５が設けられている。抵抗素子３５の抵抗値は、漏れ電流が抵抗素子３５を流れることによって生じる電圧が放電ギャップ３４の閾値電圧（放電開始電圧）に達しないように選択される。

　図１０（ｂ）のバイパス回路３０は、図１０（ａ）とは別の変形例である。具体的に、図１０（ｂ）のバイパス回路３０は、各ダイオード素子３２と並列に設けられた抵抗素子３３と、放電ギャップ３４と並列に設けられた抵抗素子３５とを含む点で、図９のバイパス回路３０と異なる。各抵抗素子３３の抵抗値は互いにほぼ等しい値に設定される。これによって、ダイオード素子３２ごとに分担される電圧がほぼ等しくなるので、ダイオード素子３２の破損を防止することができる。

　さらに、抵抗素子３３の抵抗値は、電力系統の正常時に高電位側の外部接続ノード４０ｐから低電位側の外部接続ノード４０ｎの方向に各抵抗素子３３を介して電流がほとんど流れないように、比較的高い値に設定される。また、各抵抗素子３３および抵抗素子３５を介して流れる電流によって抵抗素子３５に生じる電圧が放電ギャップ３４の閾値電圧（放電開始電圧）に達しないように、抵抗素子３３，３５の抵抗値が設定される。

　＜第３の実施形態＞
　［電力変換装置の起動時の問題点］
　第３の実施形態は、第２の実施形態の電力変換装置１における起動時の問題点の改良を目的としている。

　図１を参照して、電力変換装置１の起動時には、交流回路２と電力変換装置１との間に設けられた遮断器（不図示）が投入される。これによって、交流回路２からの交流電力によって各変換器セル２１に設けられた直流コンデンサ２４が充電される。各変換器セル２１は、通常、各変換器セル２１に設けられた直流コンデンサ２４の充電電圧を電源として動作するので（必ずしもこの電源構成に限定されるわけでないが）、直流コンデンサ２４の充電がある程度進むまでは動作しない。直流コンデンサ２４の電圧が上昇して規定値に達するまでの間、各変換器セル２１の全ての半導体スイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄは開状態（オフ状態）である。

　上記の場合の起動時には、フルブリッジ型の変換器セル２１Ｆ（および混合型の変換器セル２１ＨＹＢ）の直流コンデンサ２４は、ハーフブリッジ型の変換器セル２１Ｈの直流コンデンサ２４に比べて２倍の速さで充電される。なぜなら、図３（ａ）を参照して、ハーフブリッジ型の変換器セル２１Ｈでは、高電位側の入出力端子２６ｐから低電位側の入出力端子２６ｎの方向に電流が変換器セル２１Ｈに流入するときには、直流コンデンサ２４が充電されるが、逆方向の電流の場合には直流コンデンサ２４は充電されない。これに対して、フルブリッジ型の変換器セル２１Ｆ（および混合型の変換器セル２１ＨＹＢ）の場合には、どちらの方向の電流の場合にも直流コンデンサ２４は充電されるからである。

　したがって、電力変換装置１の起動時に制御装置５による制御が開始される前に、フルブリッジ型の変換器セル２１Ｆ（または混合型の変換器セル２１ＨＹＢ）の直流コンデンサ２４の充電電圧が、放電ギャップ３４の閾値電圧を超えると放電ギャップ３４で放電が生じてしまうという問題が生じる。放電ギャップ３４が繰り返しの放電に耐え得るようなものであれば構わないが、そうでない場合には放電ギャップ３４が起動時に放電しないように回路的に工夫する必要がある。たとえば、以下のような対策が考えられる。なお、以下の対策は、放電ギャップ３４に代えてサイリスタなどを設ける場合にも有効である。

　［起動時の問題点の対策例］
　（１）　フルブリッジ型の変換器セル２１Ｆの半導体スイッチング素子駆動用の電源回路をできるだけ低電圧で動作可能なもの（「低電圧回路」と称する）にする。

　できるだけ低電圧でフルブリッジ型の変換器セル２１Ｆを起動させ、変換器セル２１Ｆの起動後に、図３（ｂ）のフルブリッジ型の変換器セル２１Ｆの半導体スイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄのうちいずれか１つを閉状態（オン状態）にする。これによって、交流の１周期のうちの半周期でのみしか直流コンデンサ２４の充電が生じないようにすることができる。なお、フルブリッジ型の変換器セル２１Ｆにおいて、半導体スイッチング素子２２ａ，２２ｄのいずれか一方を閉状態（オン状態）としたときには、正側の入出力端子２６ｐから負側の入出力端子２６ｎの方向（図で下向きの方向）に電流が流れる場合にコンデンサ２４が充電されるので、ハーフブリッジ型の変換器セル２１Ｈと全く同等の動作となる。半導体スイッチング素子２２ｂ，２２ｃのいずれか一方を閉状態（オン状態）としたときには、負側の入出力端子２６ｎから正側の入出力端子２６ｐの方向（図で上向きの方向）に電流が流れる場合にコンデンサ２４が充電される。

　図３（ｃ）の混合型の変換器セル２１ＨＹＢの場合も同様に、３つの半導体スイッチング素子２２のうちいずれか１つを閉状態（オン状態）にすることによって充電速度を遅らせることができる。

　ところで、フルブリッジ型の変換器セル２１Ｆにおいて、半導体スイッチング素子２２ａ，２２ｄの一方をオンするように制御を切替えるまでは、フルブリッジ型の変換器セル２１Ｆの方が、ハーフブリッジ型の変換器セル２１Ｈよりもコンデンサ２４の電圧上昇が大きい。したがって、制御の切替え後、同じ速度でフルブリッジ型の変換器セル２１Ｆのコンデンサ２４とハーフブリッジ型の変換器セル２４Ｈのコンデンサ２４とを充電すると、フルブリッジ型セル２１Ｆの方が先に規定電圧に到達してしまうという問題がある。この問題を回避するために、たとえば、フルブリッジ型セル２１Ｆのコンデンサ２４の容量をハーフブリッジ型セル２１Ｈのコンデンサ２４の容量よりも大きくすればよい。この問題の他の回避方法については、次項（２）で説明する。

　（２）　フルブリッジ型の変換器セル２１Ｆ専用の起動回路を設ける。図１１は、第３の実施形態の電力変換装置において、フルブリッジ型の変換器セルに設けられる起動回路５０の接続を示す回路図である。図１２は、図１１の起動回路５０の動作を示すフローチャートである。

　図１１および図１２を参照して、起動回路５０は、直流コンデンサ２４の充電電圧によって駆動する回路であり、できるだけ低電圧で動作可能なように構成される。起動回路５０は、図１の交流回路２と電力変換装置１との間の遮断器（不図示）の投入後に（ステップＳ２００）、直流コンデンサ２４の充電電圧が起動電圧を超えると動作を開始する（ステップＳ２１０でＹＥＳ）。起動電圧はできるだけ低電圧にする。起動回路５０が動作するまでは、半導体スイッチング素子２２ａ～２２ｄは全て開状態（オフ状態）である。

　起動回路５０は、動作開始後に変換器セル２１Ｆの半導体スイッチング素子２２ａ，２２ｄのいずれか一方を閉状態（オン状態）にする（ステップＳ２２０）。他の半導体スイッチング素子は開状態（オフ状態）である。これによってハーフブリッジ型の変換器セル２１Ｈと同様に、交流の１周期のうちの半周期でのみしか直流コンデンサ２４の充電が生じないようにすることができる。

　次に、起動回路５０は、コンデンサ２４の電圧を検出し、コンデンサ２４の電圧が規定値に達しているか否かを判断する（ステップＳ２３０）。コンデンサ２４の電圧が規定値に達している場合には（ステップＳ２３０でＹＥＳ）、半導体スイッチング素子２２ｂ，２２ｄの両方または半導体スイッチング素子２２ａ，２２ｃの両方を閉状態（オン状態）にする（ステップＳ２４０）。言い替えると、フルブリッジを構成する４個のアームのうち、コンデンサ２４の正側端子または負側端子のいずれかに直接接続された２個のアーム上にそれぞれ設けられている２個のスイッチング素子を閉状態（オン状態）にする。これによって、コンデンサ２４をバイパスして電流が流れるようになるので、コンデンサ２４の充電を停止することができる。

　なお、上記（１）の場合と同様に、ステップＳ２２０において、起動回路５０によって閉状態（オン状態）にする半導体スイッチング素子は、半導体スイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄのうちのいずれの１つであっても構わない。混合型の変換器セル２１ＨＹＢの場合には、３つの半導体スイッチング素子２２のうちいずれか１つを閉状態（オン状態）にする。

　上記のステップＳ２４０において、混合型の変換器セル２１ＨＹＢ（図３（ｃ）参照）の場合にも、混合型ブリッジを構成する４個のアームのうち、コンデンサ２４の正側端子または負側端子に直接接続された２個のアーム上にそれぞれ設けられている２個の半導体スイッチング素子を閉状態（オン状態）にする。たとえば、図３（ｃ）に示された変換器セル２１ＨＹＢの場合には、半導体スイッチング素子２２ｂ，２２ｄを閉状態（オン状態）にする。

　図１３は、図１２の変形例のフローチャートである。図１１および図１３を参照して、起動回路５０が動作を開始するまで（ステップＳ２００，Ｓ２１０）は、図１２の場合と同様であるので説明を繰り返さない。

　起動回路５０は、動作開始後に変換器セル２１Ｆを構成する半導体スイッチング素子２２ａ，２２ｄのいずれか一方を一定時間オン状態（閉状態）に制御した第１の制御状態（ステップＳ２５０）と、半導体スイッチング素子２２ａ，２２ｃの両方あるいは半導体スイッチング素子２２ｂ、２２ｄの両方を一定時間オン状態（閉状態）に制御した第２の制御状態（ステップＳ２６０）とを交互に繰り返す（ステップＳ２５０とステップＳ２６０はどちらを先に実行しても構わない）。これによって、ハーブブリッジセル２１Ｈのコンデンサ２４の充電速度よりも、フルブリッジセル２１Ｆのコンデンサ２４の充電速度を遅くすることができる。

　上記のステップＳ２５０およびＳ２６０の繰り返しは、コンデンサ２４の電圧が規定値に達して充電が終了となるまで（ステップＳ２７０でＹＥＳとなるまで）繰り返される。充電終了時にハーフブリッジセル２１Ｈのコンデンサ２４の電圧とフルブリッジセル２１Ｆのコンデンサ２４の電圧が等しくなるように、ステップＳ２５０の一定時間とステップＳ２６０の一定時間との割合が調整される。

　なお、ステップＳ２５０において、起動回路５０によって閉状態（オン状態）にする半導体スイッチング素子は、半導体スイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄのうちのいずれの１つであっても構わない。混合型の変換器セル２１ＨＹＢの場合には、３つの半導体スイッチング素子２２のうちいずれか１つを閉状態（オン状態）にする。

　上記のステップＳ２６０において、起動回路５０によって閉状態（オン状態）にする半導体スイッチング素子は、半導体スイッチング素子２２ｂ，２２ｄであってもよいし、半導体スイッチング素子２２ａ，２２ｃであってよい。言い替えると、フルブリッジ（または混合型ブリッジ）を構成する４個のアームのうち、コンデンサ２４の正側端子または負側端子に直接接続された２個のアーム上にそれぞれ設けられている２個の半導体スイッチング素子が閉状態（オン状態）とされる。混合型の変換器セル２１ＨＹＢの場合にも、コンデンサ２４の正側端子または負側端子に直接接続された２個のアーム上にそれぞれ設けられている２個の半導体スイッチング素子が閉状態（オン状態）とされる。たとえば、図３（ｃ）に示された変換器セル２１ＨＹＢの場合には、半導体スイッチング素子２２ｂ，２２ｄを閉状態（オン状態）にする。

　（３）　放電ギャップと直列または並列にスイッチを設ける。図１４は、図９のバイパス回路の他の変形例を示す回路図である。図１４（ａ）は、放電ギャップ３４と直列にノーマリーオープン（起動時に開状態）のスイッチ３６を設けた例を示す。これによって、電力変換装置１の起動時に放電ギャップ３４で放電が生じないようにできる。電力変換装置１の起動後にスイッチ３６を閉状態（オン状態）にする。スイッチ３６は機械的スイッチでもよいし、サイリスタなどの半導体スイッチでもよい。

　図１４（ｂ）は放電ギャップ３４と並列にノーマリークローズ（起動時に閉状態）のスイッチ３７を設けた例を示す。これによって、電力変換装置１の起動時に放電ギャップ３４で放電が生じないようにできる。電力変換装置１の起動後にスイッチ３６を開状態（オフ状態）にする。スイッチ３６は機械的スイッチでもよいし、比較的大電流で使用可能な半導体スイッチであってもよい。

　（４）　フルブリッジ型を構成する半導体スイッチング素子のいずれか１つと並列にノーマリークローズのスイッチを設ける。

　図１５は、図３（ｂ）のフルブリッジ型の変換器セルの変形例を示す回路図である。図１５の変換器セル２１Ｆは、半導体スイッチング素子２２ｄと並列に設けられたノーマリークローズ（起動時に閉状態）のスイッチ２７を含む点で図３（ｂ）の変換器セル２１Ｆと異なる。図１５のその他の点は図３（ｂ）と同じである。

　図１５の構成とすることによって、ハーフブリッジ型の変換器セル２１Ｈと同様に、電力変換装置１の起動時に交流の１周期のうちの半周期でのみしか直流コンデンサ２４の充電が生じないようにすることができる。電力変換装置１の起動後にスイッチ２７を開状態（オフ状態）にする。スイッチ２７は機械的スイッチでもよいし、半導体スイッチでもよい。

　なお、スイッチ２７は、半導体スイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄのうちのいずれの１つと並列に接続しても構わない。混合型の変換器セル２１ＨＹＢの場合には、３つの半導体スイッチング素子２２ａ，２２ｂ，２２ｄあるいはフライホイールダイオード２３ｃのうちいずれか１つと並列にスイッチ２７を接続する。

　（５）　放電ギャップと並列に抵抗素子を接続する。この抵抗素子の抵抗値は、電力変換装置１の起動時に、抵抗素子に生じる電圧によって放電ギャップ３４が放電しないように比較的小さい値に設定される。図１０（ａ）（ｂ）で説明したバイパス回路３０も同様の機能を有するように抵抗素子３５の抵抗値を設定できる。

　（６）　放電ギャップと並列に非線形素子を設ける。図１６は、図９のバイパス回路のさらに他の変形例を示す回路図である。

　図１６のバイパス回路３０は、放電ギャップ３４と並列に接続された非線形素子３８をさらに含む点で図９のバイパス回路３０と異なる。非線形素子３８は、例えばツェナーダイオードなどであり、電圧が閾値以上で電流が急増するという非線形の電流電圧特性を有する素子である。非線形素子の閾値電圧はギャップ放電電圧よりも小さく設定される。

　上記図１６の構成によれば、各変換器セル２１のコンデンサ２４を初期充電する場合などのように電流が小さな場合には、バイパス回路３０の非線形素子３８を通して電流が流れる。直流回路４の短絡事故時などで大電流が流れた場合には、非線形素子３８の主電極間の電圧が増加することによりギャップ放電開始電圧を超過する結果、放電ギャップ３４を通して電流が流れるようになる。これによって、初期充電時などにおいて放電ギャップ３４を不要に放電させることを回避できる。

　図１６の場合においても、図１０（ａ）で説明したように、各ダイオード素子３２としてアバランシェダイオードを用い、放電ギャップ３４および非線形素子３８の両方と並列に、漏れ電流を流すための抵抗素子３５を設けてもよい。もしくは、図１０（ｂ）で説明したように、各ダイオード素子３２と並列に抵抗素子３３を設け、放電ギャップ３４および非線形素子３８の両方と並列に抵抗素子３５を設けてもよい。これらの回路構成によって、各ダイオード素子３２によって分担される電圧の均一化を図ることができる。

　＜第４の実施形態＞
　第４の実施形態では、直流回路４の事故時にセルブロック２０からバイパス回路３０への短絡電流の完全な転流を、フルブリッジ型の変換器セル２１Ｆを用いずに実現する手段について説明する。

　図１７は、第４の実施形態による電力変換装置において、アーム回路の構成を示す回路である。図１７のアーム回路６は、フルブリッジ型の変換器セル２１Ｆに代えてスイッチ２９を含む点で、図２のアーム回路６と異なる。スイッチ２９は、機械式スイッチであってもよいし、半導体スイッチであってもよい。第３の実施形態で説明したように、各変換器セル２１の直流コンデンサ２４の充電電圧を用いて図１の制御装置５を駆動する場合には、スイッチ２９はノーマリークローズであることが望ましい。

　図１７のその他の点は図２と同様であるので、同一または対応する部分には同一の参照符号を付して説明を繰り返さない。

　図１８は、図１７のアーム回路を備えた電力変換装置の制御動作の一例を示すフローチャートである。図１７および図１８を参照して、電力系統に事故が生じていない場合には、制御装置５は図８の場合と同様の通常制御を行う（ステップＳ３００）。さらにこの場合に、制御装置５は、スイッチ２９を閉状態（オン状態）となるように制御する。

　次に、制御装置５は、直流回路４側で短絡事故を検出した場合（例えば、アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗ，Ｉｎｕ，Ｉｎｖ，Ｉｎｗの絶対値が閾値を超えている場合、もしくはアーム電流各相合計値が閾値を超えている場合）に（ステップＳ３１０でＹＥＳ）、各アーム回路６を構成する全ての変換器セル２１の半導体スイッチング素子２２ａ，２２ｂ，２２ｃ，２２ｄを開状態（オフ状態）にするとともに、スイッチ２９を開状態（オフ状態）に制御する（ステップＳ３２０）。

　たとえば、直流回路４で短絡事故が生じている場合には、過大なアーム電流が検出される（ステップＳ３１０でＹＥＳ）。この場合に、スイッチ２９を開状態（オフ状態）にすることによって、セルブロック２０からバイパス回路３０への短絡電流の完全な転流が実現できる。

　今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１　電力変換装置、２　交流回路、３　連系変圧器、４　直流回路、５　制御装置、６，６ａｕ，６ａｖ，６ａｗ，６ｂｕ，６ｂｖ，６ｂｗ　アーム回路、７ａ，７ｂ　リアクトル、８ａ，８ｂ　セル群、９ａ，９ｂ　アーム電流検出器、１０　交流電圧検出器、１１ａ，１１ｂ　直流電圧検出器、１２，１２ｕ，１２ｖ，１２ｗ　レグ回路、２０　セルブロック、２１，２１Ｆ，２１Ｈ，２１ＨＹＢ　変換器セル、２２，２２ａ，２２ｂ，２２ｃ，２２ｄ　半導体スイッチング素子、２３ａ，２３ｂ，２３ｃ，２３ｄ　フリーホイールダイオード、２４　直流コンデンサ、２６ｎ，２６ｐ　入出力端子、２７，２９，３６，３７　スイッチ、３０　バイパス回路、３２　ダイオード素子、３３，３５　抵抗素子、３４　放電ギャップ、４０ｎ，４０ｐ　外部接続ノード、５０　起動回路、Ｎｎ　負側直流端子、Ｎｐ　正側直流端子、Ｎｕ，Ｎｖ，Ｎｗ　交流端子。

Claims

　交流回路と直流回路との間で電力変換を行う電力変換装置であって、
　前記交流回路に接続された交流接続部と前記直流回路に接続された正側直流端子との間に設けられた第１のアーム回路と、
　前記交流接続部と前記直流回路に接続された負側直流端子との間に設けられた第２のアーム回路とを備え、
　前記第１および第２のアーム回路の各々は、
　１つまたはカスケード接続された複数のセルブロックと、
　前記１つまたは複数のセルブロックとそれぞれ並列に接続された１つまたは複数のバイパス回路とを備え、
　前記１つまたは複数のセルブロックの各々は、
　他のセルブロックと接続するための高電位側の第１の接続ノードおよび低電位側の第２の接続ノードと、
　前記第１および第２の接続ノード間にカスケード接続され、各々がエネルギー蓄積器を含む複数の変換器セルとを含み、
　前記複数の変換器セルは、
　フルブリッジ型または混合型の構成を有する少なくとも１つの第１の変換器セルと、
　ハーフブリッジ型の構成を有する少なくとも１つの第２の変換器セルとを含む、電力変換装置。
　前記１つまたは複数のバイパス回路の各々は、
　前記負側直流端子から前記正側直流端子の方向が順方向となるように互いに直列接続された複数のダイオード素子を含む、請求項１に記載の電力変換装置。
　前記１つまたは複数のバイパス回路の各々は、前記複数のダイオード素子と直列に接続された２端子素子をさらに含み、
　前記２端子素子は放電ギャップである、請求項２に記載の電力変換装置。
　前記１つまたは複数のバイパス回路の各々は、前記複数のダイオード素子と直列に接続された２端子素子をさらに含み、
　前記２端子素子は、閾値以上の電圧が印加されると電流が流れて端子間電圧が低下する非線形の電流電圧特性を有する、請求項２に記載の電力変換装置。
　前記１つまたは複数のバイパス回路の各々は、前記放電ギャップと並列に接続された非線形素子をさらに含み、
　前記非線形素子は、閾値電圧以上の電圧が印加される電流が流れる非線形の電流電圧特性を有し、前記閾値電圧は前記放電ギャップの放電開始電圧よりも小さい、請求項３に記載の電力変換装置。
　前記複数のダイオード素子の各々は、アバランシェダイオードであり、
　前記１つまたは複数のバイパス回路の各々は、前記２端子素子と並列に接続された第１の抵抗素子をさらに含む、請求項３～５のいずれか１項に記載の電力変換装置。
　前記１つまたは複数のバイパス回路の各々は、
　前記２端子素子と並列に接続された第１の抵抗素子と、
　前記複数のダイオード素子とそれぞれ並列に接続された複数の第２の抵抗素子とをさらに含む、請求項３～５のいずれか１項に記載の電力変換装置。
　前記１つまたは複数のセルブロックの各々は、
　前記少なくとも１つの第１の変換器セルにそれぞれ対応して設けられた少なくとも１つの起動回路をさらに含み、
　前記起動回路は、対応する前記第１の変換器セルに設けられた前記エネルギー蓄積器の充電電圧によって起動する低電圧回路であり、起動後にフルブリッジまたは混合型ブリッジを構成するいずれか１つの半導体スイッチング素子をオン状態に制御する、請求項３～７のいずれか１項に記載の電力変換装置。
　前記エネルギー蓄積器はコンデンサであり、
　各前記第１の変換器セルに設けられた前記コンデンサの容量は、各前記第２の変換器セルに設けられた前記コンデンサの容量よりも大きい、請求項８に記載の電力変換装置。
　前記エネルギー蓄積器は正側端子および負側端子を含み、
　前記起動回路は、前記エネルギー蓄積器の充電電圧が規定電圧に到達したら、対応する前記第１の変換器セルのブリッジを構成する４個のアームのうち、前記エネルギー蓄積器の同一端子に接続された２個のアーム上にそれぞれ設けられた２個の半導体スイッチング素子をオン状態にする、請求項８に記載の電力変換装置。
　前記エネルギー蓄積器は正側端子および負側端子を含み、
　前記１つまたは複数のセルブロックの各々は、
　前記少なくとも１つの第１の変換器セルにそれぞれ対応して設けられた少なくとも１つの起動回路をさらに含み、
　前記起動回路は、対応する前記第１の変換器セルに設けられた前記エネルギー蓄積器の充電電圧によって起動する低電圧回路であり、
　前記起動回路は、起動後に、フルブリッジまたは混合型ブリッジを構成するいずれか１つの半導体スイッチング素子をオン状態に制御する第１の制御状態と、フルブリッジまたは混合型ブリッジを構成する４個のアームのうち前記エネルギー蓄積器の同一端子に接続された２個のアーム上にそれぞれ設けられた２個の半導体スイッチング素子をオン状態に制御する第２の制御状態とを、それぞれ一定時間ずつ交互に繰り返す、請求項３～７のいずれか１項に記載の電力変換装置。
　前記１つまたは複数のバイパス回路の各々は、前記複数のダイオード素子および前記２端子素子と直列に接続されたノーマリーオープンのスイッチをさらに含む、請求項３～７のいずれか１項に記載の電力変換装置。
　前記１つまたは複数のバイパス回路の各々は、前記２端子素子と並列に接続されたノーマリークローズのスイッチをさらに含む、請求項３～７のいずれか１項に記載の電力変換装置。
　前記少なくとも１つの第１の変換器セルの各々は、フルブリッジまたは混合型ブリッジを構成するいずれか１つの半導体スイッチング素子と並列に接続されたノーマリークローズのスイッチを含む、請求項３～７のいずれか１項に記載の電力変換装置。
　前記１つまたは複数のバイパス回路の各々は、前記２端子素子と並列に接続された抵抗素子をさらに含む、請求項３または４に記載の電力変換装置。
　交流回路と直流回路との間で電力変換を行う電力変換装置であって、
　前記交流回路に接続された交流接続部と前記直流回路に接続された正側直流端子との間に設けられた第１のアーム回路と、
　前記交流接続部と前記直流回路に接続された負側直流端子との間に設けられた第２のアーム回路とを備え、
　前記第１および第２のアーム回路の各々は、
　１つまたはカスケード接続された複数のセルブロックと、
　前記１つまたは複数のセルブロックとそれぞれ並列に接続された１つまたは複数のバイパス回路とを備え、
　前記１つまたは複数のセルブロックの各々は、
　他のセルブロックと接続するための高電位側の第１の接続ノードおよび低電位側の第２の接続ノードと、
　前記第１および第２の接続ノード間にカスケード接続され、各々がエネルギー蓄積器を含む複数のハーフブリッジ型の変換器セルと、
　前記第１および第２の接続ノード間に、前記複数のハーフブリッジ型の変換器セルと直列に接続されたスイッチとを含む、電力変換装置。