JP3396635B2 - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JP3396635B2 JP3396635B2 JP30300198A JP30300198A JP3396635B2 JP 3396635 B2 JP3396635 B2 JP 3396635B2 JP 30300198 A JP30300198 A JP 30300198A JP 30300198 A JP30300198 A JP 30300198A JP 3396635 B2 JP3396635 B2 JP 3396635B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching elements
- series
- parallel
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体スイッチン
グ素子を使用した電力変換装置に関する。
グ素子を使用した電力変換装置に関する。
【０００２】
【従来の技術】従来から、２レベルインバータとして半
導体スイッチング素子を直列接続して、接続点から交流
出力を取り出す電力変換装置が広く知られている。図９
は、このような広く知られた電力変換装置の回路構成を
示している。この従来の電力変換装置は、直流電圧源
１、直流電圧源１に対する平滑用リアクトル２、フィル
タコンデンサ３、半導体スイッチング素子を直列構成し
て成るスイッチングユニット４、フィルタコンデンサ３
とスイッチングユニット４との間の配線インダクタンス
分を集中して示した配線インダクタンス５から構成され
ている。そして、スイッチングユニット４内には、２組
の各々直列接続された半導体スイッチング素子Ｑ１，Ｑ
２；Ｑ３，Ｑ４と、各半導体スイッチング素子に対して
逆並列に接続されたダイオードＤ１，Ｄ２；，Ｄ３，Ｄ
４が含まれている。
導体スイッチング素子を直列接続して、接続点から交流
出力を取り出す電力変換装置が広く知られている。図９
は、このような広く知られた電力変換装置の回路構成を
示している。この従来の電力変換装置は、直流電圧源
１、直流電圧源１に対する平滑用リアクトル２、フィル
タコンデンサ３、半導体スイッチング素子を直列構成し
て成るスイッチングユニット４、フィルタコンデンサ３
とスイッチングユニット４との間の配線インダクタンス
分を集中して示した配線インダクタンス５から構成され
ている。そして、スイッチングユニット４内には、２組
の各々直列接続された半導体スイッチング素子Ｑ１，Ｑ
２；Ｑ３，Ｑ４と、各半導体スイッチング素子に対して
逆並列に接続されたダイオードＤ１，Ｄ２；，Ｄ３，Ｄ
４が含まれている。
【０００３】そして半導体スイッチング素子Ｑ１，Ｑ２
の直列体、半導体スイッチング素子Ｑ３，Ｑ４の直列体
の接続点各々を交流出力端子Ｔａ，Ｔｂとし、半導体ス
イッチング素子Ｑ１とＱ４とが同時に導通状態の時、ま
た半導体スイッチング素子Ｑ２とＱ３とが同時に導通状
態の時に直流電圧源１を交流出力端子Ｔａ，Ｔｂに供給
する動作を繰り返すことにより、直流電力を交流電力に
変換して出力する。
の直列体、半導体スイッチング素子Ｑ３，Ｑ４の直列体
の接続点各々を交流出力端子Ｔａ，Ｔｂとし、半導体ス
イッチング素子Ｑ１とＱ４とが同時に導通状態の時、ま
た半導体スイッチング素子Ｑ２とＱ３とが同時に導通状
態の時に直流電圧源１を交流出力端子Ｔａ，Ｔｂに供給
する動作を繰り返すことにより、直流電力を交流電力に
変換して出力する。
【０００４】
【発明が解決しようとする課題】ところが、このような
従来の電力変換装置では、次のような問題点があった。
装置の故障などにより直列体を構成する半導体スイッチ
ング素子Ｑ１とＱ２、または半導体スイッチング素子Ｑ
３とＱ４が同時に導通状態になると、直流回路短絡が発
生してフィルタコンデンサ３に充電していた直流電荷が
短絡した回路に流れ込む。図１０はこのときのフィルタ
コンデンサ３の電流波形を示している。直流短絡が発生
した後のフィルタコンデンサ電流は充電電圧、短絡回路
のインピーダンス及びフィルタコンデンサ３のキャパシ
ティで決まるが、通常、短絡回路の抵抗分が少ないため
に、図１０に示すように振動電流が流れる。図１０に示
す振動電流は、その正方向の電流（＋表示部）は短絡回
路を流れるが、負方向の電流（−表示部）は半導体スイ
ッチング素子Ｑ１〜Ｑ４に逆並列に接続したダイオード
Ｄ１〜Ｄ４に分流して流れる。この振動電流は短絡回路
抵抗分が少ないほど振動が継続して流れるので、ダイオ
ードＤ１〜Ｄ４に流れる負方向の電流も繰り返し流れる
ことになり、ダイオードの異常発熱やサージ電流破壊を
引き起こすことがある。
従来の電力変換装置では、次のような問題点があった。
装置の故障などにより直列体を構成する半導体スイッチ
ング素子Ｑ１とＱ２、または半導体スイッチング素子Ｑ
３とＱ４が同時に導通状態になると、直流回路短絡が発
生してフィルタコンデンサ３に充電していた直流電荷が
短絡した回路に流れ込む。図１０はこのときのフィルタ
コンデンサ３の電流波形を示している。直流短絡が発生
した後のフィルタコンデンサ電流は充電電圧、短絡回路
のインピーダンス及びフィルタコンデンサ３のキャパシ
ティで決まるが、通常、短絡回路の抵抗分が少ないため
に、図１０に示すように振動電流が流れる。図１０に示
す振動電流は、その正方向の電流（＋表示部）は短絡回
路を流れるが、負方向の電流（−表示部）は半導体スイ
ッチング素子Ｑ１〜Ｑ４に逆並列に接続したダイオード
Ｄ１〜Ｄ４に分流して流れる。この振動電流は短絡回路
抵抗分が少ないほど振動が継続して流れるので、ダイオ
ードＤ１〜Ｄ４に流れる負方向の電流も繰り返し流れる
ことになり、ダイオードの異常発熱やサージ電流破壊を
引き起こすことがある。
【０００５】これを防ぐ目的で、あらかじめ半導体スイ
ッチング素子と逆並列のダイオードのサージ電流耐量や
冷却容量を大きめに決めればダイオード破壊は避けられ
るが、それでは装置が大型化する問題がある。また半導
体スイッチング素子の種類で、半導体スイッチング素子
と同一パッケージ内に逆並列ダイオードが収納している
素子では、装置容量に比較して大容量の半導体スイッチ
ング素子が必要になり、装置の大型化は避けられない。
ッチング素子と逆並列のダイオードのサージ電流耐量や
冷却容量を大きめに決めればダイオード破壊は避けられ
るが、それでは装置が大型化する問題がある。また半導
体スイッチング素子の種類で、半導体スイッチング素子
と同一パッケージ内に逆並列ダイオードが収納している
素子では、装置容量に比較して大容量の半導体スイッチ
ング素子が必要になり、装置の大型化は避けられない。
【０００６】一方、フィルタコンデンサ３に電解コンデ
ンサ等を使用した場合などで、電解コンデンサの逆圧防
止として、フィルタコンデンサ３と逆並列にダイオード
を接続した例がある。この場合には、ダイオードが配線
インダクタンス５よりもフィルタコンデンサ３に近接し
て取り付けられるために、スイッチングユニット内で発
生した短絡電流が振動的にならないで、短絡電流が継続
して流れるので、装置の拡大事故を引き起こす原因とな
る。
ンサ等を使用した場合などで、電解コンデンサの逆圧防
止として、フィルタコンデンサ３と逆並列にダイオード
を接続した例がある。この場合には、ダイオードが配線
インダクタンス５よりもフィルタコンデンサ３に近接し
て取り付けられるために、スイッチングユニット内で発
生した短絡電流が振動的にならないで、短絡電流が継続
して流れるので、装置の拡大事故を引き起こす原因とな
る。
【０００７】本発明はこのような従来の技術的課題を解
決するためになされたもので、直列接続した半導体スイ
ッチング素子を備えた電力変換装置において、直流回路
短絡が発生した際に、フィルタコンデンサに流れる振動
電流により半導体スイッチング素子と逆並列に接続され
たダイオードに流れるサージ電流を低減して素子の異常
発熱やサージ電流破壊を未然に防ぐと共に、装置の大型
化を防止し、短絡電流が非振動で継続して流れることを
防止できる電力変換装置を提供することを目的とする。
決するためになされたもので、直列接続した半導体スイ
ッチング素子を備えた電力変換装置において、直流回路
短絡が発生した際に、フィルタコンデンサに流れる振動
電流により半導体スイッチング素子と逆並列に接続され
たダイオードに流れるサージ電流を低減して素子の異常
発熱やサージ電流破壊を未然に防ぐと共に、装置の大型
化を防止し、短絡電流が非振動で継続して流れることを
防止できる電力変換装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１の発明は、一対
の半導体スイッチング素子を直列接続すると共に各半導
体スイッチング素子にダイオードを逆並列に接続するこ
とによって構成された半導体スイッチング素子の直列体
を複数並列に備えた電力変換装置において、前記複数の
半導体スイッチング素子の直列体の直流側に並列に設け
られた共通のフィルタコンデンサと、前記半導体スイッ
チング素子の直列体と共通のフィルタコンデンサとの間
に形成される配線インダクタンスよりも当該複数の半導
体スイッチング素子の直列体寄りの位置で、かつ前記複
数の半導体スイッチング素子の直列体の両端に逆並列の
形で接続された共通のサージ電流バイパス用のダイオー
ドのみの回路とを備えて成るものである。
の半導体スイッチング素子を直列接続すると共に各半導
体スイッチング素子にダイオードを逆並列に接続するこ
とによって構成された半導体スイッチング素子の直列体
を複数並列に備えた電力変換装置において、前記複数の
半導体スイッチング素子の直列体の直流側に並列に設け
られた共通のフィルタコンデンサと、前記半導体スイッ
チング素子の直列体と共通のフィルタコンデンサとの間
に形成される配線インダクタンスよりも当該複数の半導
体スイッチング素子の直列体寄りの位置で、かつ前記複
数の半導体スイッチング素子の直列体の両端に逆並列の
形で接続された共通のサージ電流バイパス用のダイオー
ドのみの回路とを備えて成るものである。
【０００９】請求項２の発明は、一対の半導体スイッチ
ング素子を直列接続すると共に各半導体スイッチング素
子にダイオードを逆並列に接続することによって構成さ
れた半導体スイッチング素子の直列体を複数並列に備え
た電力変換装置において、前記複数の半導体スイッチン
グ素子の直列体の直流側に並列に設けられた共通のフィ
ルタコンデンサと、前記複数の半導体スイッチング素子
の直列体とフィルタコンデンサとの間に形成される配線
インダクタンスよりも当該複数の半導体スイッチング素
子の直列体寄りの位置で、かつ前記複数の半導体スイッ
チング素子の直列体の各々の両端に逆並列の形で接続さ
れたサージ電流バイパス用のダイオードのみの回路とを
備えて成るものである。
ング素子を直列接続すると共に各半導体スイッチング素
子にダイオードを逆並列に接続することによって構成さ
れた半導体スイッチング素子の直列体を複数並列に備え
た電力変換装置において、前記複数の半導体スイッチン
グ素子の直列体の直流側に並列に設けられた共通のフィ
ルタコンデンサと、前記複数の半導体スイッチング素子
の直列体とフィルタコンデンサとの間に形成される配線
インダクタンスよりも当該複数の半導体スイッチング素
子の直列体寄りの位置で、かつ前記複数の半導体スイッ
チング素子の直列体の各々の両端に逆並列の形で接続さ
れたサージ電流バイパス用のダイオードのみの回路とを
備えて成るものである。
【００１０】請求項３の発明は、一対の半導体スイッチ
ング素子を直列接続すると共に各半導体スイッチング素
子にダイオードを逆並列に接続することによって構成さ
れた半導体スイッチング素子の直列体を複数並列に備え
た電力変換装置において、前記複数の半導体スイッチン
グ素子の直列体の直流側に並列に設けられた共通のフィ
ルタコンデンサと、前記複数の半導体スイッチング素子
の直列体とフィルタコンデンサとの間に形成される配線
インダクタンスよりも当該複数の半導体スイッチング素
子の直列体寄りの位置で、かつ前記複数の半導体スイッ
チング素子の直列体の数よりも少ない数の選択された半
導体スイッチング素子の直列体の各々の両端に逆並列の
形で接続された１又は複数のサージ電流バイパス用のダ
イオードのみの回路とを備えて成るものである。
ング素子を直列接続すると共に各半導体スイッチング素
子にダイオードを逆並列に接続することによって構成さ
れた半導体スイッチング素子の直列体を複数並列に備え
た電力変換装置において、前記複数の半導体スイッチン
グ素子の直列体の直流側に並列に設けられた共通のフィ
ルタコンデンサと、前記複数の半導体スイッチング素子
の直列体とフィルタコンデンサとの間に形成される配線
インダクタンスよりも当該複数の半導体スイッチング素
子の直列体寄りの位置で、かつ前記複数の半導体スイッ
チング素子の直列体の数よりも少ない数の選択された半
導体スイッチング素子の直列体の各々の両端に逆並列の
形で接続された１又は複数のサージ電流バイパス用のダ
イオードのみの回路とを備えて成るものである。
【００１１】請求項４の発明は、一対の半導体スイッチ
ング素子を直列接続すると共に各半導体スイッチング素
子にダイオードを逆並列に接続することによって構成さ
れた半導体スイッチング素子の直列体を複数並列に備え
た電力変換装置において、前記複数の半導体スイッチン
グ素子の直列体の直流側に並列に設けられた共通のフィ
ルタコンデンサと、前記複数の半導体スイッチング素子
の直列体各々の近傍に並列に設けられた複数のフィルタ
コンデンサと、前記複数の半導体スイッチング素子の直
列体と前記共通のフィルタコンデンサとの間に形成され
る配線インダクタンスよりも当該複数の半導体スイッチ
ング素子の直列体寄りの位置で、かつ前記複数の半導体
スイッチング素子の直列体のうち、代表相の直列体の両
端に逆並列の形で接続されたサージ電流バイパス用のダ
イオードのみの回路とを備えて成るものである。
ング素子を直列接続すると共に各半導体スイッチング素
子にダイオードを逆並列に接続することによって構成さ
れた半導体スイッチング素子の直列体を複数並列に備え
た電力変換装置において、前記複数の半導体スイッチン
グ素子の直列体の直流側に並列に設けられた共通のフィ
ルタコンデンサと、前記複数の半導体スイッチング素子
の直列体各々の近傍に並列に設けられた複数のフィルタ
コンデンサと、前記複数の半導体スイッチング素子の直
列体と前記共通のフィルタコンデンサとの間に形成され
る配線インダクタンスよりも当該複数の半導体スイッチ
ング素子の直列体寄りの位置で、かつ前記複数の半導体
スイッチング素子の直列体のうち、代表相の直列体の両
端に逆並列の形で接続されたサージ電流バイパス用のダ
イオードのみの回路とを備えて成るものである。
【００１２】請求項５の発明は、一対の半導体スイッチ
ング素子を直列接続すると共に各半導体スイッチング素
子にダイオードを逆並列に接続することによって構成さ
れた半導体スイッチング素子の直列体を複数並列に備え
た電力変換装置において、前記複数の半導体スイッチン
グ素子の直列体の直流側に並列に設けられた共通のフィ
ルタコンデンサと、前記複数の半導体スイッチング素子
の直列体各々の近傍に並列に設けられた複数のフィルタ
コンデンサと、前記複数の半導体スイッチング素子の直
列体と前記共通のフィルタコンデンサとの間に形成され
る配線インダクタンスよりも当該複数の半導体スイッチ
ング素子の直列体寄りの位置で、かつ前記複数の半導体
スイッチング素子の直列体各々の両端に逆並列の形で接
続された複数のサージ電流バイパス用のダイオードのみ
の回路とを備えて成るものである。
ング素子を直列接続すると共に各半導体スイッチング素
子にダイオードを逆並列に接続することによって構成さ
れた半導体スイッチング素子の直列体を複数並列に備え
た電力変換装置において、前記複数の半導体スイッチン
グ素子の直列体の直流側に並列に設けられた共通のフィ
ルタコンデンサと、前記複数の半導体スイッチング素子
の直列体各々の近傍に並列に設けられた複数のフィルタ
コンデンサと、前記複数の半導体スイッチング素子の直
列体と前記共通のフィルタコンデンサとの間に形成され
る配線インダクタンスよりも当該複数の半導体スイッチ
ング素子の直列体寄りの位置で、かつ前記複数の半導体
スイッチング素子の直列体各々の両端に逆並列の形で接
続された複数のサージ電流バイパス用のダイオードのみ
の回路とを備えて成るものである。
【００１３】請求項６の発明は、一対の半導体スイッチ
ング素子を直列接続すると共に各半導体スイッチング素
子にダイオードを逆並列に接続することによって構成さ
れた半導体スイッチング素子の直列体を複数並列に備え
た電力変換装置において、前記複数の半導体スイッチン
グ素子の直列体の直流側に並列に設けられた共通のフィ
ルタコンデンサと、前記複数の半導体スイッチング素子
の直列体各々の近傍に並列に設けられた複数のフィルタ
コンデンサと、前記複数の半導体スイッチング素子の直
列体と前記共通のフィルタコンデンサとの間に形成され
る配線インダクタンスよりも当該複数の半導体スイッチ
ング素子の直列体寄りの位置で、かつ前記複数の半導体
スイッチング素子の直列体各々と複数のフィルタコンデ
ンサとの各間において、当該複数の半導体スイッチング
素子の直列体各々の両端に逆並列の形で接続された複数
のサージ電流バイパス用のダイオードのみの回路とを備
えて成るものである。
ング素子を直列接続すると共に各半導体スイッチング素
子にダイオードを逆並列に接続することによって構成さ
れた半導体スイッチング素子の直列体を複数並列に備え
た電力変換装置において、前記複数の半導体スイッチン
グ素子の直列体の直流側に並列に設けられた共通のフィ
ルタコンデンサと、前記複数の半導体スイッチング素子
の直列体各々の近傍に並列に設けられた複数のフィルタ
コンデンサと、前記複数の半導体スイッチング素子の直
列体と前記共通のフィルタコンデンサとの間に形成され
る配線インダクタンスよりも当該複数の半導体スイッチ
ング素子の直列体寄りの位置で、かつ前記複数の半導体
スイッチング素子の直列体各々と複数のフィルタコンデ
ンサとの各間において、当該複数の半導体スイッチング
素子の直列体各々の両端に逆並列の形で接続された複数
のサージ電流バイパス用のダイオードのみの回路とを備
えて成るものである。
【００１４】これらの請求項１〜６の発明の電力変換装
置では、半導体スイッチング素子の直列体各々の両端に
サージ電流バイパス用のダイオードを逆並列に接続する
ことにより、半導体スイッチング素子の直列体に直流回
路短絡が発生した際にフィルタコンデンサに流れる振動
電流をこのサージ電流バイパス用のダイオードによって
分流し、半導体スイッチング素子と逆並列に接続された
ダイオードに流れるサージ電流を低減して素子の異常発
熱やサージ電流破壊を未然に防ぐ。
置では、半導体スイッチング素子の直列体各々の両端に
サージ電流バイパス用のダイオードを逆並列に接続する
ことにより、半導体スイッチング素子の直列体に直流回
路短絡が発生した際にフィルタコンデンサに流れる振動
電流をこのサージ電流バイパス用のダイオードによって
分流し、半導体スイッチング素子と逆並列に接続された
ダイオードに流れるサージ電流を低減して素子の異常発
熱やサージ電流破壊を未然に防ぐ。
【００１５】
【発明の実施の形態】本発明の実施の形態を図に基づい
て詳説する。図１は本発明の第１の実施の形態の回路構
成を示している。第１の実施の形態の電力変換装置で
は、図９に示した従来例の回路構成と同一の部分につい
ては同一の符号を付して示してある。第１の実施の形態
の特徴は、半導体スイッチングユニット４に対して、サ
ージ電流バイパス用のダイオード６を近接して設けたこ
とにある。
て詳説する。図１は本発明の第１の実施の形態の回路構
成を示している。第１の実施の形態の電力変換装置で
は、図９に示した従来例の回路構成と同一の部分につい
ては同一の符号を付して示してある。第１の実施の形態
の特徴は、半導体スイッチングユニット４に対して、サ
ージ電流バイパス用のダイオード６を近接して設けたこ
とにある。
【００１６】ここで、装置の故障などにより半導体スイ
ッチング素子Ｑ１とＱ２とが同時に導通状態に（または
半導体スイッチング素子Ｑ３とＱ４とが同時に導通状
態）になると、直流回路短絡が発生してフィルタコンデ
ンサに充電していた直流電荷が上記の短絡回路に流れ込
む。図２は、この時のフィルタコンデンサ３の電流波形
例を示している。直流短絡が発生した後のフィルタコン
デンサ電流は、充電電圧、短絡回路のインピーダンス及
びフィルタコンデンサキャパシティで決まるが、通常、
短絡回路の抵抗分が少ないために振動電流が流れる。
ッチング素子Ｑ１とＱ２とが同時に導通状態に（または
半導体スイッチング素子Ｑ３とＱ４とが同時に導通状
態）になると、直流回路短絡が発生してフィルタコンデ
ンサに充電していた直流電荷が上記の短絡回路に流れ込
む。図２は、この時のフィルタコンデンサ３の電流波形
例を示している。直流短絡が発生した後のフィルタコン
デンサ電流は、充電電圧、短絡回路のインピーダンス及
びフィルタコンデンサキャパシティで決まるが、通常、
短絡回路の抵抗分が少ないために振動電流が流れる。
【００１７】図２に示す振動電流波形の正方向の電流
（＋表示部）は短絡回路を流れるが、負方向の電流はサ
ージ電流バイパス用のダイオード６と半導体スイッチン
グ素子Ｑ１〜Ｑ４に逆並列に接続したダイオードＤ１〜
Ｄ４に分流して流れる。ここで、半導体スイッチング素
子Ｑ１〜Ｑ４に逆並列に接続したダイオードＤ１〜Ｄ４
の電流は一方で、ダイオードＤ１，Ｄ２の直列回路に流
れ、他方はダイオードＤ３，Ｄ４の直列回路を流れるの
で、おのずと直列構成のないサージ電流バイパス用のダ
イオード６の電流分が多くなり、フィルタコンデンサ３
の振動電流の負方向の電流の大半は、図２のハッチング
部で示すようにサージ電流バイパス用のダイオード６に
流れるため、ダイオードＤ１〜Ｄ４の電流を十分に低減
することができる。
（＋表示部）は短絡回路を流れるが、負方向の電流はサ
ージ電流バイパス用のダイオード６と半導体スイッチン
グ素子Ｑ１〜Ｑ４に逆並列に接続したダイオードＤ１〜
Ｄ４に分流して流れる。ここで、半導体スイッチング素
子Ｑ１〜Ｑ４に逆並列に接続したダイオードＤ１〜Ｄ４
の電流は一方で、ダイオードＤ１，Ｄ２の直列回路に流
れ、他方はダイオードＤ３，Ｄ４の直列回路を流れるの
で、おのずと直列構成のないサージ電流バイパス用のダ
イオード６の電流分が多くなり、フィルタコンデンサ３
の振動電流の負方向の電流の大半は、図２のハッチング
部で示すようにサージ電流バイパス用のダイオード６に
流れるため、ダイオードＤ１〜Ｄ４の電流を十分に低減
することができる。
【００１８】次に、この発明の第２の実施の形態を図３
に基づいて説明する。第２の実施の形態の回路構成で
は、図８に示した従来例の回路要素と同一の部分につい
ては同一の符号を付して示してある。この第２の実施の
形態の特徴は、サージ電流バイパス用のダイオード６
Ａ，６Ｂを各々、スイッチングユニット４内の半導体ス
イッチング素子Ｑ１，Ｑ２の直列体、半導体スイッチン
グ素子Ｑ３，Ｑ４の直列体各々に、それらの近傍位置で
両端に接続したことを特徴とする。
に基づいて説明する。第２の実施の形態の回路構成で
は、図８に示した従来例の回路要素と同一の部分につい
ては同一の符号を付して示してある。この第２の実施の
形態の特徴は、サージ電流バイパス用のダイオード６
Ａ，６Ｂを各々、スイッチングユニット４内の半導体ス
イッチング素子Ｑ１，Ｑ２の直列体、半導体スイッチン
グ素子Ｑ３，Ｑ４の直列体各々に、それらの近傍位置で
両端に接続したことを特徴とする。
【００１９】この第２の実施の形態の回路構成では、半
導体スイッチング素子Ｑ１，Ｑ２の直列体、半導体スイ
ッチング素子Ｑ３，Ｑ４の直列体各々の直近にサージ電
流バイパス用のダイオード６Ａ，６Ｂを設置することに
より、図１に示した第１の実施の形態の回路構成と比較
し、さらに半導体スイッチング素子Ｑ１〜Ｑ４に逆並列
に接続したダイオードＤ１〜Ｄ４の電流低減ができると
共に、サージ電流バイパス用のダイオードが２回路分
（６Ａ，６Ｂ）あるので、比較的小型のダイオードで構
成することができる。
導体スイッチング素子Ｑ１，Ｑ２の直列体、半導体スイ
ッチング素子Ｑ３，Ｑ４の直列体各々の直近にサージ電
流バイパス用のダイオード６Ａ，６Ｂを設置することに
より、図１に示した第１の実施の形態の回路構成と比較
し、さらに半導体スイッチング素子Ｑ１〜Ｑ４に逆並列
に接続したダイオードＤ１〜Ｄ４の電流低減ができると
共に、サージ電流バイパス用のダイオードが２回路分
（６Ａ，６Ｂ）あるので、比較的小型のダイオードで構
成することができる。
【００２０】図４はこの第２の実施の形態の他の例とし
て、三相ブリッジインバータ回路構成に本発明を適用し
た回路構成を示している。この例でも、図３に示した回
路構成と同じ構成要素については同じ符号を付して示し
ている。図４の回路構成では、三相ブリッジインバータ
回路のスイッチングユニット４内の三相各々の半導体ス
イッチング素子Ｑ１，Ｑ２；Ｑ３，Ｑ４；Ｑ５，Ｑ６の
直列体各々に近接し、それらの両端に逆並列にサージ電
流バイパス用のダイオード６Ａ，６Ｂ，６Ｃを接続して
いる。
て、三相ブリッジインバータ回路構成に本発明を適用し
た回路構成を示している。この例でも、図３に示した回
路構成と同じ構成要素については同じ符号を付して示し
ている。図４の回路構成では、三相ブリッジインバータ
回路のスイッチングユニット４内の三相各々の半導体ス
イッチング素子Ｑ１，Ｑ２；Ｑ３，Ｑ４；Ｑ５，Ｑ６の
直列体各々に近接し、それらの両端に逆並列にサージ電
流バイパス用のダイオード６Ａ，６Ｂ，６Ｃを接続して
いる。
【００２１】この図４に示した構成の電力変換装置で
も、図３に示した電力変換装置と同様の効果があり、半
導体スイッチング素子Ｑ１〜Ｑ６に逆並列に接続したダ
イオードＤ１〜Ｄ６の電流低減ができると共に、サージ
電流バイパス用のダイオードが３回路分（６Ａ，６Ｂ，
６Ｃ）あるので、比較的小型のダイオードで構成するこ
とができる。
も、図３に示した電力変換装置と同様の効果があり、半
導体スイッチング素子Ｑ１〜Ｑ６に逆並列に接続したダ
イオードＤ１〜Ｄ６の電流低減ができると共に、サージ
電流バイパス用のダイオードが３回路分（６Ａ，６Ｂ，
６Ｃ）あるので、比較的小型のダイオードで構成するこ
とができる。
【００２２】次に、本発明の第３の実施の形態を、図５
に基づいて説明する。図５の回路構成において、図３に
示した第２の実施の形態の回路要素と同一のものには同
一の符号を付して示している。第３の実施の形態の特徴
は、スイッチングユニット４内に設けられている直列接
続された半導体スイッチング素子の直列体の数よりもサ
ージ電流バイパス用に設けるダイオードの数を少なく構
成した点にある。
に基づいて説明する。図５の回路構成において、図３に
示した第２の実施の形態の回路要素と同一のものには同
一の符号を付して示している。第３の実施の形態の特徴
は、スイッチングユニット４内に設けられている直列接
続された半導体スイッチング素子の直列体の数よりもサ
ージ電流バイパス用に設けるダイオードの数を少なく構
成した点にある。
【００２３】図５に示した実施の形態の場合、三相ブリ
ッジインバータ回路のスイッチングユニット４内におい
て、そのうちの２相の半導体スイッチング素子の直列
体、すなわち、フィルタコンデンサ３にもっとも近い相
の半導体スイッチング素子Ｑ１，Ｑ２の直列体、最も遠
い相の半導体スイッチング素子Ｑ５，Ｑ６の直列体各々
を代表として選び、それらに近接して逆並列に、サージ
電流バイパス用のダイオード６Ａ，６Ｂを接続してい
る。
ッジインバータ回路のスイッチングユニット４内におい
て、そのうちの２相の半導体スイッチング素子の直列
体、すなわち、フィルタコンデンサ３にもっとも近い相
の半導体スイッチング素子Ｑ１，Ｑ２の直列体、最も遠
い相の半導体スイッチング素子Ｑ５，Ｑ６の直列体各々
を代表として選び、それらに近接して逆並列に、サージ
電流バイパス用のダイオード６Ａ，６Ｂを接続してい
る。
【００２４】この実施の形態の場合にも、サージ電流バ
イパス用ダイオード６Ａ，６Ｂにより、ダイオードの数
を少な目にして小型化が図れ、また第１、第２の実施の
形態と同様、フィルタコンデンサ３の振動電流の負方向
の電流の大半がサージ電流バイパス用のダイオード６
Ａ，６Ｂに流れるため、ダイオードＤ１〜Ｄ６の電流を
十分に低減することができる。
イパス用ダイオード６Ａ，６Ｂにより、ダイオードの数
を少な目にして小型化が図れ、また第１、第２の実施の
形態と同様、フィルタコンデンサ３の振動電流の負方向
の電流の大半がサージ電流バイパス用のダイオード６
Ａ，６Ｂに流れるため、ダイオードＤ１〜Ｄ６の電流を
十分に低減することができる。
【００２５】次に、本発明の第４の実施の形態を図６に
基づいて説明する。図６の回路構成において、図４及び
図５に示した回路構成と同一の要素については同一の符
号を付して示してある。第４の実施の形態の電力変換装
置は、スイッチングユニット４内の三相ブリッジインバ
ータ回路を構成している各相の半導体スイッチング素子
の直列体に対してフィルタコンデンサ３Ａ，３Ｂ，３Ｃ
が設置してあり、それらの半導体スイッチング素子の直
列体の１相を代表相にして、それに逆並列にサージ電流
バイパス用のダイオード６を設けている。
基づいて説明する。図６の回路構成において、図４及び
図５に示した回路構成と同一の要素については同一の符
号を付して示してある。第４の実施の形態の電力変換装
置は、スイッチングユニット４内の三相ブリッジインバ
ータ回路を構成している各相の半導体スイッチング素子
の直列体に対してフィルタコンデンサ３Ａ，３Ｂ，３Ｃ
が設置してあり、それらの半導体スイッチング素子の直
列体の１相を代表相にして、それに逆並列にサージ電流
バイパス用のダイオード６を設けている。
【００２６】この第４の実施の形態の場合、直流回路短
絡の発生時に複数のフィルタコンデンサ３，３Ａ，３
Ｂ，３Ｃから短絡電流が流れ込むが、負方向のサージ電
流は半導体スイッチング素子Ｑ１〜Ｑ６に逆並列に接続
されたダイオードＤ１〜Ｄ６にも流れる。この電流は、
一方ではダイオードＤ１，Ｄ２の直列回路及びダイオー
ドＤ３，Ｄ４の直列回路を流れ、他方はダイオードＤ
５，Ｄ６の直列回路を流れるので、おのずと直列構成の
ないサージ電流バイパス用のダイオード６の電流分が多
くなり、各相の半導体スイッチング素子に逆方向に接続
されたダイオードの直列体（Ｄ１−Ｄ２，Ｄ３−Ｄ４，
Ｄ５−Ｄ６）に流れ込むサージ電流を低減することがで
きる。
絡の発生時に複数のフィルタコンデンサ３，３Ａ，３
Ｂ，３Ｃから短絡電流が流れ込むが、負方向のサージ電
流は半導体スイッチング素子Ｑ１〜Ｑ６に逆並列に接続
されたダイオードＤ１〜Ｄ６にも流れる。この電流は、
一方ではダイオードＤ１，Ｄ２の直列回路及びダイオー
ドＤ３，Ｄ４の直列回路を流れ、他方はダイオードＤ
５，Ｄ６の直列回路を流れるので、おのずと直列構成の
ないサージ電流バイパス用のダイオード６の電流分が多
くなり、各相の半導体スイッチング素子に逆方向に接続
されたダイオードの直列体（Ｄ１−Ｄ２，Ｄ３−Ｄ４，
Ｄ５−Ｄ６）に流れ込むサージ電流を低減することがで
きる。
【００２７】次に、本発明の第５の実施の形態を図７に
基づいて説明する。図７に示す電力変換装置において、
図６に示した第４の実施の形態の電力変換装置と同一の
構成要素について同一の符号を付して示してある。第５
の実施の形態の特徴は、スイッチングユニット４内の各
相にフィルタコンデンサ３Ａ，３Ｂ，３Ｃが設置されて
いる三相ブリッジインバータ構成に対して、これらのう
ちの２相のフィルタコンデンサ各々と並列に半導体スイ
ッチング素子の直列体（Ｑ１−Ｑ２，Ｑ３−Ｑ４）に近
接して逆並列にサージ電流バイパス用のダイオード６
Ａ，６Ｂを接続した点にある。
基づいて説明する。図７に示す電力変換装置において、
図６に示した第４の実施の形態の電力変換装置と同一の
構成要素について同一の符号を付して示してある。第５
の実施の形態の特徴は、スイッチングユニット４内の各
相にフィルタコンデンサ３Ａ，３Ｂ，３Ｃが設置されて
いる三相ブリッジインバータ構成に対して、これらのう
ちの２相のフィルタコンデンサ各々と並列に半導体スイ
ッチング素子の直列体（Ｑ１−Ｑ２，Ｑ３−Ｑ４）に近
接して逆並列にサージ電流バイパス用のダイオード６
Ａ，６Ｂを接続した点にある。
【００２８】すなわち、サージ電流バイパス用ダイオー
ド６Ａは、フィルタコンデンサ３Ａ，３Ｂの間となる位
置において半導体スイッチング素子Ｑ１，Ｑ２の直列体
の両端に逆並列に接続し、サージ電流バイパス用ダイオ
ード６Ｂは、フィルタコンデンサ３Ｂ，３Ｃの間となる
位置において半導体スイッチング素子Ｑ３，Ｑ４の直列
体の両端に逆並列に接続しているのである。
ド６Ａは、フィルタコンデンサ３Ａ，３Ｂの間となる位
置において半導体スイッチング素子Ｑ１，Ｑ２の直列体
の両端に逆並列に接続し、サージ電流バイパス用ダイオ
ード６Ｂは、フィルタコンデンサ３Ｂ，３Ｃの間となる
位置において半導体スイッチング素子Ｑ３，Ｑ４の直列
体の両端に逆並列に接続しているのである。
【００２９】この第５の実施の形態の場合にも、半導体
スイッチング素子Ｑ１〜Ｑ６に逆並列に接続したダイオ
ードＤ１〜Ｄ６に流れる負方向のサージ電流を低減でき
ると共に、サージ電流バイパス用のダイオード６Ａ，６
Ｂとして図６に示した第４の実施の形態のものよりも小
型のダイオードを使用することができる。
スイッチング素子Ｑ１〜Ｑ６に逆並列に接続したダイオ
ードＤ１〜Ｄ６に流れる負方向のサージ電流を低減でき
ると共に、サージ電流バイパス用のダイオード６Ａ，６
Ｂとして図６に示した第４の実施の形態のものよりも小
型のダイオードを使用することができる。
【００３０】次に、本発明の第６の実施の形態を、図８
に基づいて説明する。図８に示す電力変換装置におい
て、図７に示した第５の実施の形態の電力変換装置と同
一の構成要素については同一の符号を付して示してあ
る。第６の実施の形態の電力変換装置の特徴は、図７に
示した第５の実施の形態の電力変換装置に対して、サー
ジ電流バイパス用のダイオード６Ａ，６Ｂ，６Ｃを三相
各々に設置した点にある。
に基づいて説明する。図８に示す電力変換装置におい
て、図７に示した第５の実施の形態の電力変換装置と同
一の構成要素については同一の符号を付して示してあ
る。第６の実施の形態の電力変換装置の特徴は、図７に
示した第５の実施の形態の電力変換装置に対して、サー
ジ電流バイパス用のダイオード６Ａ，６Ｂ，６Ｃを三相
各々に設置した点にある。
【００３１】すなわち、サージ電流バイパス用ダイオー
ド６Ａは、フィルタコンデンサ３Ａ，３Ｂの間となる位
置において半導体スイッチング素子Ｑ１，Ｑ２の直列体
の両端に逆並列に接続し、サージ電流バイパス用ダイオ
ード６Ｂは、フィルタコンデンサ３Ｂ，３Ｃの間となる
位置において半導体スイッチング素子Ｑ３，Ｑ４の直列
体の両端に逆並列に接続し、サージ電流バイパス用ダイ
オード６Ｃは、フィルタコンデンサ３Ｃよりもより半導
体スイッチング素子Ｑ５，Ｑ６の直列体に近接する位置
においてこれらの半導体スイッチング素子Ｑ５，Ｑ６の
直列体に逆並列に接続しているのである。
ド６Ａは、フィルタコンデンサ３Ａ，３Ｂの間となる位
置において半導体スイッチング素子Ｑ１，Ｑ２の直列体
の両端に逆並列に接続し、サージ電流バイパス用ダイオ
ード６Ｂは、フィルタコンデンサ３Ｂ，３Ｃの間となる
位置において半導体スイッチング素子Ｑ３，Ｑ４の直列
体の両端に逆並列に接続し、サージ電流バイパス用ダイ
オード６Ｃは、フィルタコンデンサ３Ｃよりもより半導
体スイッチング素子Ｑ５，Ｑ６の直列体に近接する位置
においてこれらの半導体スイッチング素子Ｑ５，Ｑ６の
直列体に逆並列に接続しているのである。
【００３２】この第６の実施の形態の場合にも、半導体
スイッチング素子Ｑ１〜Ｑ６に逆並列に接続したダイオ
ードＤ１〜Ｄ６に流れる負方向のサージ電流を低減でき
ると共に、サージ電流バイパス用のダイオード６Ａ，６
Ｂ，６Ｃとして図７に示した第５の実施の形態のものよ
りもさらに小型のダイオードを使用することができる。
スイッチング素子Ｑ１〜Ｑ６に逆並列に接続したダイオ
ードＤ１〜Ｄ６に流れる負方向のサージ電流を低減でき
ると共に、サージ電流バイパス用のダイオード６Ａ，６
Ｂ，６Ｃとして図７に示した第５の実施の形態のものよ
りもさらに小型のダイオードを使用することができる。
【００３３】
【発明の効果】以上のように請求項１〜６の発明によれ
ば、半導体スイッチング素子の直列体各々の両端にサー
ジ電流バイパス用のダイオードを逆並列に接続すること
により、半導体スイッチング素子の直列体に直流回路短
絡が発生した際にフィルタコンデンサに流れる振動電流
をこのサージ電流バイパス用のダイオードによって分流
し、半導体スイッチング素子と逆並列に接続されたダイ
オードに流れるサージ電流を低減して素子の異常発熱や
サージ電流破壊を未然に防ぐことができ、装置の大型化
を防止し、短絡電流が非振動で継続して流れることを防
止できる。
ば、半導体スイッチング素子の直列体各々の両端にサー
ジ電流バイパス用のダイオードを逆並列に接続すること
により、半導体スイッチング素子の直列体に直流回路短
絡が発生した際にフィルタコンデンサに流れる振動電流
をこのサージ電流バイパス用のダイオードによって分流
し、半導体スイッチング素子と逆並列に接続されたダイ
オードに流れるサージ電流を低減して素子の異常発熱や
サージ電流破壊を未然に防ぐことができ、装置の大型化
を防止し、短絡電流が非振動で継続して流れることを防
止できる。
【図１】本発明の第１の実施の形態の回路図。
【図２】上記の実施の形態による半導体スイッチング素
子の直列短絡回路に流れる振動電流の低減効果を説明す
る波形図。
子の直列短絡回路に流れる振動電流の低減効果を説明す
る波形図。
【図３】本発明の第２の実施の形態の回路図。
【図４】上記の第２の実施の形態の他の例の回路図。
【図５】本発明の第３の実施の形態の回路図。
【図６】本発明の第４の実施の形態の回路図。
【図７】本発明の第５の実施の形態の回路図。
【図８】本発明の第６の実施の形態の回路図。
【図９】従来例の回路図。
【図１０】従来例における半導体スイッチング素子の直
列短絡回路に流れる振動電流を示す波形図。
列短絡回路に流れる振動電流を示す波形図。
１ 直流電圧電源
２ 平滑用リアクトル
３，３Ａ，３Ｂ，３Ｃ フィルタコンデンサ
４ スイッチングユニット
５ 配線インダクタンス
６，６Ａ，６Ｂ，６Ｃ サージ電流バイパス用ダイオー
ド Ｑ１〜Ｑ６ 半導体スイッチング素子 Ｄ１〜Ｄ６ ダイオード Ｔａ〜Ｔｃ 交流出力端子
ド Ｑ１〜Ｑ６ 半導体スイッチング素子 Ｄ１〜Ｄ６ ダイオード Ｔａ〜Ｔｃ 交流出力端子
フロントページの続き
(56)参考文献 特開 平４−197097（ＪＰ，Ａ)
特開 平８−33346（ＪＰ，Ａ)
特開 平９−9636（ＪＰ，Ａ)
特開 平10−66356（ＪＰ，Ａ)
特開 平10−66347（ＪＰ，Ａ)
特開 平５−236756（ＪＰ，Ａ)
実開 昭61−65833（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 1/12
H02M 7/48
H02M 7/5387
Claims (6)
- 【請求項１】 一対の半導体スイッチング素子を直列接
続すると共に各半導体スイッチング素子にダイオードを
逆並列に接続することによって構成された半導体スイッ
チング素子の直列体を複数並列に備えた電力変換装置に
おいて、 前記複数の半導体スイッチング素子の直列体の直流側に
並列に設けられた共通のフィルタコンデンサと、 前記複数の半導体スイッチング素子の直列体と共通のフ
ィルタコンデンサとの間に形成される配線インダクタン
スよりも当該複数の半導体スイッチング素子の直列体寄
りの位置で、かつ前記複数の半導体スイッチング素子の
直列体の両端に逆並列の形で接続された共通のサージ電
流バイパス用のダイオードのみの回路とを備えて成る電
力変換装置。 - 【請求項２】 一対の半導体スイッチング素子を直列接
続すると共に各半導体スイッチング素子にダイオードを
逆並列に接続することによって構成された半導体スイッ
チング素子の直列体を複数並列に備えた電力変換装置に
おいて、 前記複数の半導体スイッチング素子の直列体の直流側に
並列に設けられた共通のフィルタコンデンサと、 前記複数の半導体スイッチング素子の直列体とフィルタ
コンデンサとの間に形成される配線インダクタンスより
も当該複数の半導体スイッチング素子の直列体寄りの位
置で、かつ前記複数の半導体スイッチング素子の直列体
の各々の両端に逆並列の形で接続された複数のサージ電
流バイパス用のダイオードのみの回路とを備えて成る電
力変換装置。 - 【請求項３】 一対の半導体スイッチング素子を直列接
続すると共に各半導体スイッチング素子にダイオードを
逆並列に接続することによって構成された半導体スイッ
チング素子の直列体を複数並列に備えた電力変換装置に
おいて、 前記複数の半導体スイッチング素子の直列体の直流側に
並列に設けられた共通のフィルタコンデンサと、 前記複数の半導体スイッチング素子の直列体とフィルタ
コンデンサとの間に形成される配線インダクタンスより
も当該複数の半導体スイッチング素子の直列体寄りの位
置で、かつ前記複数の半導体スイッチング素子の直列体
の数よりも少ない数の選択された半導体スイッチング素
子の直列体の各々の両端に逆並列の形で接続された１又
は複数のサージ電流バイパス用のダイオードのみの回路
とを備えて成る電力変換装置。 - 【請求項４】 一対の半導体スイッチング素子を直列接
続すると共に各半導体スイッチング素子にダイオードを
逆並列に接続することによって構成された半導体スイッ
チング素子の直列体を複数並列に備えた電力変換装置に
おいて、 前記複数の半導体スイッチング素子の直列体の直流側に
並列に設けられた共通のフィルタコンデンサと、 前記複数の半導体スイッチング素子の直列体各々の近傍
に並列に設けられた複数のフィルタコンデンサと、 前記複数の半導体スイッチング素子の直列体と前記共通
のフィルタコンデンサとの間に形成される配線インダク
タンスよりも当該複数の半導体スイッチング素子の直列
体寄りの位置で、かつ前記複数の半導体スイッチング素
子の直列体のうち、代表相の直列体の両端に逆並列の形
で接続されたサージ電流バイパス用のダイオードのみの
回路とを備えて成る電力変換装置。 - 【請求項５】 一対の半導体スイッチング素子を直列接
続すると共に各半導体スイッチング素子にダイオードを
逆並列に接続することによって構成された半導体スイッ
チング素子の直列体を複数並列に備えた電力変換装置に
おいて、 前記複数の半導体スイッチング素子の直列体の直流側に
並列に設けられた共通のフィルタコンデンサと、 前記複数の半導体スイッチング素子の直列体各々の近傍
に並列に設けられた複数のフィルタコンデンサと、 前記複数の半導体スイッチング素子の直列体と前記共通
のフィルタコンデンサとの間に形成される配線インダク
タンスよりも当該複数の半導体スイッチング素子の直列
体寄りの位置で、かつ前記複数の半導体スイッチング素
子の直列体各々の両端に逆並列の形で接続された複数の
サージ電流バイパス用のダイオードのみの回路とを備え
て成る電力変換装置。 - 【請求項６】 一対の半導体スイッチング素子を直列接
続すると共に各半導体スイッチング素子にダイオードを
逆並列に接続することによって構成された半導体スイッ
チング素子の直列体を複数並列に備えた電力変換装置に
おいて、 前記複数の半導体スイッチング素子の直列体の直流側に
並列に設けられた共通のフィルタコンデンサと、 前記複数の半導体スイッチング素子の直列体各々の近傍
に並列に設けられた複数のフィルタコンデンサと、 前記複数の半導体スイッチング素子の直列体と前記共通
のフィルタコンデンサとの間に形成される配線インダク
タンスよりも当該複数の半導体スイッチング素子の直列
体寄りの位置で、かつ前記複数の半導体スイッチング素
子の直列体各々と複数のフィルタコンデンサとの各間に
おいて、当該複数の半導体スイッチング素子の直列体各
々の両端に逆並列の形で接続された複数のサージ電流バ
イパス用のダイオードのみの回路とを備えて成る電力変
換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30300198A JP3396635B2 (ja) | 1998-10-23 | 1998-10-23 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30300198A JP3396635B2 (ja) | 1998-10-23 | 1998-10-23 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000134945A JP2000134945A (ja) | 2000-05-12 |
| JP3396635B2 true JP3396635B2 (ja) | 2003-04-14 |
Family
ID=17915752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30300198A Expired - Fee Related JP3396635B2 (ja) | 1998-10-23 | 1998-10-23 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3396635B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10246098A1 (de) * | 2002-10-02 | 2004-04-22 | Epcos Ag | Schaltungsanordnung |
| JP5611684B2 (ja) * | 2010-06-22 | 2014-10-22 | 株式会社東芝 | 電力変換装置 |
| JP6461424B2 (ja) | 2016-03-28 | 2019-01-30 | 三菱電機株式会社 | 電力変換装置 |
-
1998
- 1998-10-23 JP JP30300198A patent/JP3396635B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000134945A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7411802B2 (en) | Method of converting a direct current voltage from a source of direct current voltage, more specifically from a photovoltaic source of direct current voltage, into a alternating current voltage | |
| KR100533201B1 (ko) | 전력변환장치 | |
| JP2004072846A (ja) | 整流装置 | |
| JPH04125072A (ja) | 電力変換装置 | |
| JPWO2004012325A1 (ja) | Ａｃ／ａｃ電力変換のための電力モジュール | |
| JPH08251908A (ja) | 電力変換装置，インバータ装置及びスナバ装置 | |
| JP3365254B2 (ja) | 単相−多相電力変換回路 | |
| JP3239757B2 (ja) | 交流電流源回路 | |
| JP3830669B2 (ja) | 電力変換装置 | |
| JP2004222421A (ja) | 電力変換装置 | |
| JP3396635B2 (ja) | 電力変換装置 | |
| JPH07312878A (ja) | ３レベルインバータのスナバ回路 | |
| JP2009095083A (ja) | 電力変換装置 | |
| JP4468614B2 (ja) | 電力用半導体装置 | |
| JP3807345B2 (ja) | 系統連系電力変換装置 | |
| JP2000125543A (ja) | サージ電圧抑制手段及び半導体電力変換装置 | |
| JP3316858B2 (ja) | 定電圧・定周波数電源装置 | |
| JP2573229B2 (ja) | 可変電圧・可変周波数電源装置 | |
| JP3170368B2 (ja) | インバータ装置 | |
| JPH08322268A (ja) | 三相／単相電圧変換装置 | |
| JP2004320888A (ja) | 電力変換装置のノイズ低減装置 | |
| JPH11196576A (ja) | 多相電圧形コンバータ | |
| JP2712095B2 (ja) | 電力変換装置 | |
| JP2718857B2 (ja) | 電力変換装置 | |
| JP3400096B2 (ja) | 正弦波整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140207 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |