JP7374734B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP7374734B2 JP7374734B2 JP2019213450A JP2019213450A JP7374734B2 JP 7374734 B2 JP7374734 B2 JP 7374734B2 JP 2019213450 A JP2019213450 A JP 2019213450A JP 2019213450 A JP2019213450 A JP 2019213450A JP 7374734 B2 JP7374734 B2 JP 7374734B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- unit converter
- bipolar
- command value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 86
- 238000006243 chemical reaction Methods 0.000 claims description 67
- 238000010586 diagram Methods 0.000 description 34
- 238000004088 simulation Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
図1は、第1実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置20は、三相の交流電源(若しくは交流負荷)10と図示しない直流電源(若しくは直流負荷)との間に接続されている。交流電源10は例えば商用電源である。直流電源は、例えば、太陽光発電システムや、UPS(Uninterruptible Power Supply:無停電電源装置)のような直流電源や、バッテリや、他の電力変換装置等である。
交流端子UT、VT、WTは、3相交流電源10と電気的に接続される。直流正端子PTと直流負端子MTとは、図示しない直流電源と電気的に接続される。
U相負側アーム30Xの一端(高電位側端)は、リアクトルLXを介して交流端子UTと電気的に接続されている。U相負側アーム30Xの他端(低電位側端)は、直流負端子MTと電気的に接続されている。
V相負側アーム30Yの一端(高電位側端)は、リアクトルLYを介して交流端子VTと電気的に接続されている。V相負側アーム30Yの他端(低電位側端)は、直流負端子MTと電気的に接続されている。
W相負側アーム30Zの一端(高電位側端)は、リアクトルLZを介して交流端子WTと電気的に接続されている。W相負側アーム30Zの他端(低電位側端)は、直流負端子MTと電気的に接続されている。
図2に示す単位変換器CL1は、スイッチング素子Q1、Q2と、セルコンデンサC1と、を備えたチョッパ回路を含む。
スイッチング素子Q1とスイッチング素子Q2とは直列に接続し、スイッチング素子Q1のソース(低電位側端)はスイッチング素子Q2のドレインと電気的に接続している。
図3に示す単位変換器CL2は、スイッチング素子Q3-Q6と、セルコンデンサC2と、を備えたブリッジ回路を含む。
スイッチング素子Q3とスイッチング素子Q4とは直列に接続し、スイッチング素子Q3のソース(低電位側端)はスイッチング素子Q4のドレインと電気的に接続している。スイッチング素子Q5とスイッチング素子Q6とは直列に接続し、なお、スイッチング素子Q5のソース(低電位側端)はスイッチング素子Q6のドレインと電気的に接続している。
ここでは、一例として、UVW相の正側アーム30U、30V、30Wの1つ若しくは負側アーム30X、30Y、30Zの一つの構成を示し、アーム(変換器アーム)30としてその構成を説明する。
アーム30の出力電圧は、3つの単位変換器31-33の出力電圧の和であって、-1Vc、0、1Vc、2Vc、3Vcのいずれかとなる。
したがって、アーム30の出力電圧は交流出力電圧振幅が1.5Vcであっても、直流端子電圧を2Vcまで低下させて運転を継続させることができる。この場合、アーム30の出力電圧の最大値は2.5Vdcで最小値は-1Vcである。
制御回路CTRは、セルコンデンサ電圧平均値制御部41と、セルコンデンサ電圧バランス制御部42と、片極両極バランス制御部43と、交流電流制御部44と、循環電流制御部45と、乗算器46と、分配器47、片極PWM部48と、両極PWM部49と、加算器AD1、AD2と、減算器SB1と、を備えている。
乗算器46は、加算器AD1から出力された値に1/2を乗じた積(直流電圧成分)を出力する。
減算器SB1は、乗算器46から出力された直流電圧成分から、交流電流制御部44から出力された交流電圧成分Vacを引いた差(上側変換器アームの電圧指令値)を出力する。なお、直流電圧成分は交流電圧成分の振幅値よりも小さい。
加算器AD2は、交流電流制御部44から出力された交流電圧成分Vacと、乗算器46から出力された直流電圧成分とを加算した和(下側変換器アームの電圧指令値)を出力する。
平均値算出部431は、例えばM個の単位変換器CL1のセルコンデンサC1の電圧値を入力とし、入力された電圧値の平均値を算出して出力する。
ゲイン乗算器433は、減算器SB2から出力された値に所定のゲインを乗じた積を出力する。なお、ゲイン乗算器433の出力値が閾値となる。
交流電流制御部44は交流電圧成分Vacを出力する。循環電流制御部45は循環電圧成分を出力する。なお、電力変換装置に含まれる単位変換器のセルコンデンサ電圧が理想的なバランス状態であるときには、循環電圧成分はゼロとなる。つまり、U相上側の変換器アーム30Uの電圧指令値Varmは、下記式により表すことができる。
なお、上記において、第1項目(-Vac)は交流電圧成分を表し、第2項目(Vdc/2)は直流電圧成分を表す。
ここでは、一例として各相の上側アームの片極性の単位変換器CL1と両極性の単位変換器CL2とに与える指令値を出力する分配器の構成を示している。
乗算器51は、交流電圧成分(=Vac)に「1」を乗じた値を出力する。
乗算器52は、直流電圧成分(=Vdc/2)に「1」を乗じた値を出力する。
減算器SB3は、乗算器52の出力値(=Vdc/2)から乗算器51の出力値(=Vac)を減算した差(=-Vac+Vdc/2)を出力する。
乗算器55は、乗算器54から入力された値に、1/Mを乗じた積を出力する。乗算器55の出力値は片極PWM部48に入力される。
Varm_ch=(-Vac+Vdc/2)/(M+N)…-Vac+Vdc/2>K
=0 …-Vac+Vdc/2<K
片極PWM部48は、入力された電圧指令値とPWM変調波とを比較して、片極性の単位変換器31、32のゲート信号を生成して出力する。
乗算器56は、減算器SB4から入力された値に、1/Nを乗じた積を出力する。乗算器56の出力値は両極PWM部49に入力される。
Varm_br=(-Vac+Vdc/2)/(M+N)…-Vac+Vdc/2>K
=(-Vac+Vdc/2)/(N) …-Vac+Vdc/2<K
両極PWM部49は、入力された電圧指令値とPWM変調波とを比較して、両極性の単位変換器33のゲート信号を生成して出力する。
Varm_ch=(-Vac+Vdc/2)/(M+N)
Varm_br=(-Vac+Vdc/2)/(M+N)
のように、両極性および片極性の単位変換器に同じ指令値を入力することで、運転が可能である。
図8では、図4に示す変換器アーム30に対するゲート信号を生成する際の片極PWM部48と両極PWM部49との動作の一例について説明する。
-Vac+Vdc/2>Kのとき、片極PWM部48は、分配器47から入力された電圧指令値Varm_chを単位変換器31、32それぞれに対応する変調波と比較して、単位変換器31のスイッチング素子Q1のゲート信号と、単位変換器32のスイッチング素子Q1のゲート信号と、を生成して出力する。
-Vac+Vdc/2>Kのとき、両極PWM部49は、分配器47から入力された電圧指令値Varm_brを単位変換器33に対応する変調波と比較して、単位変換器33のスイッチング素子Q3とスイッチング素子Q5とのゲート信号を生成して出力する。なお、単位変換器33の電圧指令値Varm_brが正のときには、スイッチング素子Q5はオフされた状態であり、スイッチング素子Q5のゲート信号にはパルスが含まれない。
なお、本シミュレーションにおいて、変換器アームに流れる電流は上側から下側に向かう方向di(図1に示す)を正方向としている。
図9では、例えば電力変換装置がインバータ動作(直流電力を交流電力に変換する動作)を行うときに、片極両極バランス制御部43と分配器47とを備えない制御回路CTRによりセルコンデンサの電圧が均等となるように制御したときのセルコンデンサ電圧の一例を示している。
この例では、両極性の単位変換器CL2のセルコンデンサC2の電圧Vcが徐々に低下し、片極性の単位変換器CL1のセルコンデンサC1の電圧Vcとの差が徐々に大きくなっている。
図10では、例えば電力変換装置がインバータ動作(直流電力を交流電力に変換する動作)を行うときに、図6に示す制御回路CTRによりセルコンデンサの電圧が均等となるように制御したときのセルコンデンサ電圧の一例を示している。
すなわち、本実施形態によれば、低コストで高調波の少ない小型な電力変換装置を提供することができる。
なお、以下の説明において、上述の第1実施形態の電力変換装置と同様の構成については、同一の符号を付して説明を省略する。
本実施形態の電力変換装置は、制御回路CTRの分配器47の構成が上述の第1実施形態の電力変換装置と異なっている。
本実施形態の電力変換装置において、分配器47の乗算器51に閾値の値Kが入力され、比較器53において減算器SB3の出力値とゼロとを比較している点が上述の第1実施形態の電力変換装置と異なっている。
減算器SB3は、乗算器52の出力値(=Vdc/2)から乗算器51の出力値(=K×Vac)を減算した差(=-K×Vac+Vdc/2)を出力する。
Varm_ch=(-K×Vac+Vdc/2)/(M+N)…-K×Vac+Vdc/2>0
=0 …-K×Vac+Vdc/2<0
Varm_br=(-K×Vac+Vdc/2)/(M+N)+(K-1)×Vac/N…-K×Vac+Vdc/2>0
=(-Vac+Vdc/2)/(N)…-K×Vac+Vdc/2<0
図12では、図4に示す変換器アーム30に対するゲート信号を生成する際の片極PWM部48と両極PWM部49との動作の一例について説明する。なお、片極PWM部48と両極PWM部49とにおける変調波は図8に示す例と同様である。
すなわち、-K×Vac+Vdc/2>0のとき、片極PWM部48は、分配器47から入力された電圧指令値Varm_chを単位変換器31、32それぞれに対応する変調波と比較して、単位変換器31のスイッチング素子Q1のゲート信号と、単位変換器32のスイッチング素子Q1のゲート信号と、を生成して出力する。
なお、本シミュレーションにおいて、変換器アームに流れる電流は上側から下側に向かう方向di(図1に示す)を正方向としている。
上記のように、本実施形態によれば上述の第1実施形態と同様に、低コストで高調波の少ない小型な電力変換装置を提供することができる。
本実施形態の電力変換装置は、制御回路CTRの分配器47の構成が上述の第1実施形態の電力変換装置と異なっている。
本実施形態の電力変換装置において、分配器47の乗算器52に閾値の値Kが入力され、比較器53において減算器SB3の出力値とゼロとを比較している点が上述の第1実施形態の電力変換装置と異なっている。
減算器SB3は、乗算器52の出力値(=K×Vdc/2)から乗算器51の出力値(=Vac)を減算した差(=-Vac+K×Vdc/2)を出力する。
すなわち、乗算器55の出力値は片極性の単位変換器の電圧指令値Varm_chに相当し、下記のように表すことができる。
Varm_ch=(-Vac+K×Vdc/2)/(M+N)…-Vac+K×Vdc/2>0
=0 …-Vac+K×Vdc/2<0
Varm_br=(-Vac+K×Vdc/2)/(M+N)+(K-1)×Vdc/(2N)…-Vac+K×Vdc/2>0
=(-Vac+Vdc/2)/(N)…-Vac+K×Vdc/2<0
図14では、図4に示す変換器アーム30に対するゲート信号を生成する際の片極PWM部48と両極PWM部49との動作の一例について説明する。なお、片極PWM部48と両極PWM部49とにおける変調波は図8に示す例と同様である。
すなわち、-Vac+K×Vdc/2>0のとき、片極PWM部48は、分配器47から入力された電圧指令値Varm_chを単位変換器31、32それぞれに対応する変調波と比較して、単位変換器31のスイッチング素子Q1のゲート信号と、単位変換器32のスイッチング素子Q1のゲート信号と、を生成して出力する。
なお、本シミュレーションにおいて、変換器アームに流れる電流は上側から下側に向かう方向di(図1に示す)を正方向としている。
上記のように、本実施形態によれば上述の第1実施形態と同様に、低コストで高調波の少ない小型な電力変換装置を提供することができる。
本実施形態の電力変換装置は、制御回路CTRの分配器47の構成が上述の第1実施形態の電力変換装置と異なっている。
本実施形態の電力変換装置において、分配器47の乗算器51に第1閾値(第1制御量)の値K1が入力され、乗算器52に第2閾値(第2制御量)の値K2が入力され、比較器53において減算器SB3の出力値とゼロとを比較している点が上述の第1実施形態の電力変換装置と異なっている。
乗算器52は、直流電圧成分Vdcと第2閾値の値K2とを乗算した積(=K2×Vdc)を出力する。
減算器SB3は、乗算器52の出力値(=K2×Vdc/2)から乗算器51の出力値(=K1×Vac)を減算した差(=-K1×Vac+K2×Vdc/2)を出力する。
すなわち、乗算器55の出力値は片極性の単位変換器の電圧指令値Varm_chに相当し、下記のように表すことができる。
Varm_ch=(-K1×Vac+K2×Vdc/2)/(M+N)…-K1×Vac+K2×Vdc/2>0
=0 …-K1×Vac+K2×Vdc/2<0
Varm_br=(-K1×Vac+K2×Vdc/2)/(M+N)+(K1-1)×Vac/N+(K2-1)×Vdc/(2N)…-K1×Vac+K2×Vdc/2>0
=(-Vac+Vdc/2)/(N)…-K1×Vac+K2×Vdc/2<0
図16では、図4に示す変換器アーム30に対するゲート信号を生成する際の片極PWM部48と両極PWM部49との動作の一例について説明する。なお、片極PWM部48と両極PWM部49とにおける変調波は図8に示す例と同様である。
すなわち、-K1×Vac+K2×Vdc>0のとき、片極PWM部48は、分配器47から入力された電圧指令値Varm_chを単位変換器31、32それぞれに対応する変調波と比較して、単位変換器31のスイッチング素子Q1のゲート信号と、単位変換器32のスイッチング素子Q1のゲート信号と、を生成して出力する。
なお、本シミュレーションにおいて、変換器アームに流れる電流は上側から下側に向かう方向di(図1に示す)を正方向としている。
上記のように、本実施形態によれば上述の第1実施形態と同様に、低コストで高調波の少ない小型な電力変換装置を提供することができる。
図17では、上述の第4実施形態の電力変換装置において、交流電圧成分に零相の3次高調波を重畳した場合のシミュレーション波形である。交流電圧成分に3次高調波を重畳することで、交流電圧の振幅値を下げることができる。これにより、変換器アーム30における単位変換器の数あるいはセルコンデンサ電圧Vcを下げることが可能であり、片極性の単位変換器CL1と両極性の単位変換器CL2とのセルコンデンサ電圧Vcのアンバランスを抑制することができる。
すなわち、この例によれば、低コストで高調波の少ない小型な電力変換装置を提供することができる。
Claims (11)
- 正側直流端子と交流端子との間に直列に接続した複数の単位変換器を含む正側アームと、
負側直流端子と前記交流端子との間に直列に接続した複数の単位変換器を含む負側アームと、
前記単位変換器のゲート信号を生成して出力する制御回路と、を備え、
前記正側アームと前記負側アームとのそれぞれにおいて、複数の前記単位変換器は、M個の片極性の単位変換器とN個の両極性の単位変換器とを含み、
前記Mと前記Nとは、複数の前記単位変換器に含まれるセルコンデンサの電圧値と、前記Mと前記Nとの和との積が前記正側アーム又は前記負側アームの電圧指令値の最大値よりも大きく、かつ、前記セルコンデンサの電圧値と前記Nと-1との積が前記正側アーム又は前記負側アームの電圧指令値の最小値よりも小さくなるように設定されている、電力変換装置。 - 前記Mの値は、前記Nの値以上である請求項1記載の電力変換装置。
- 前記正側アームの出力電圧、又は、前記負側アームの出力電圧のうち、直流電圧成分は交流電圧成分の振幅より小さい、請求項1又は請求項2記載の電力変換装置。
- 前記制御回路は、外部から供給された電圧指令値が負であるとき、前記片極性の単位変換器をバイパス状態とし、前記両極性の単位変換器の出力電圧により電圧指令値の値を実現させるようにゲート信号を生成する請求項1乃至請求項3のいずれか1項に記載の電力変換装置。
- 前記制御回路は、M個の前記片極性の単位変換器の前記セルコンデンサの電圧の平均値と、N個の前記両極性の単位変換器の前記セルコンデンサの電圧の平均値とが一致させる制御量を出力する片極両極バランス制御部と、前記片極両極バランス制御部から出力された前記制御量に基づいて前記正側アームおよび前記負側アームのそれぞれにおいて、アームの電圧指令値を前記片極性の単位変換器と前記両極性の単位変換器とへ分配する分配器と、を備える請求項1乃至請求項4のいずれか1項に記載の電力変換装置。
- 前記両極性の単位変換器の変調波は両極性であり、前記片極性の単位変換器の変調波は片極性であることを特徴とする請求項5に記載の電力変換装置。
- 前記分配器は、前記制御量に基づいて、アームの電圧指令値の交流電圧成分を前記片極性の単位変換器と前記両極性の単位変換器とへ分配する、請求項5記載の電力変換装置。
- 前記分配器は、前記制御量に基づいて、アームの電圧指令値の直流電圧成分を前記片極性の単位変換器と前記両極性の単位変換器とへ分配する、請求項5記載の電力変換装置。
- 前記制御量は第1制御量と第2制御量とを含み、
前記分配器は、前記第1制御量に基づいてアームの電圧指令値の交流電圧成分を前記片極性の単位変換器と前記両極性の単位変換器とへ分配し、前記第2制御量に基づいてアームの電圧指令値の直流電圧成分を前記片極性の単位変換器と前記両極性の単位変換器とへ分配する、請求項5記載の電力変換装置。 - 前記制御回路は、前記分配器から出力された前記片極性の単位変換器の指令値に基づき前記片極性の単位変換器のゲート信号を生成して出力する片極性PWM部と、前記分配器から出力された前記両極性の単位変換器の指令値に基づき前記両極性の単位変換器のゲート信号を生成して出力する両極性PWM部と、を備え、
前記両極性PWM部は、入力された前記指令値が正のときに前記指令値と正極性の変調波とを比較してゲート信号を生成し、前記指令値が負のときに前記指令値と負極性の変調波とを比較してゲート信号を生成する、請求項5乃至請求項9のいずれか1項記載の電力変換装置。 - 前記負極性の変調波の周波数は、前記正極性の変調波の周波数と前記Mと前記Nとの和との積である、請求項10記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019213450A JP7374734B2 (ja) | 2019-11-26 | 2019-11-26 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019213450A JP7374734B2 (ja) | 2019-11-26 | 2019-11-26 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021087262A JP2021087262A (ja) | 2021-06-03 |
JP7374734B2 true JP7374734B2 (ja) | 2023-11-07 |
Family
ID=76085948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019213450A Active JP7374734B2 (ja) | 2019-11-26 | 2019-11-26 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7374734B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013121223A (ja) | 2011-12-07 | 2013-06-17 | Hitachi Ltd | 電力変換装置 |
WO2017168519A1 (ja) | 2016-03-28 | 2017-10-05 | 三菱電機株式会社 | 電力変換装置 |
WO2018092303A1 (ja) | 2016-11-21 | 2018-05-24 | 三菱電機株式会社 | 電力変換装置 |
WO2019030859A1 (ja) | 2017-08-09 | 2019-02-14 | 三菱電機株式会社 | 電力変換装置 |
US20190312504A1 (en) | 2015-12-30 | 2019-10-10 | Hee Jin Kim | Modular multi-level converter and dc failure blocking method therefor |
-
2019
- 2019-11-26 JP JP2019213450A patent/JP7374734B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013121223A (ja) | 2011-12-07 | 2013-06-17 | Hitachi Ltd | 電力変換装置 |
US20190312504A1 (en) | 2015-12-30 | 2019-10-10 | Hee Jin Kim | Modular multi-level converter and dc failure blocking method therefor |
WO2017168519A1 (ja) | 2016-03-28 | 2017-10-05 | 三菱電機株式会社 | 電力変換装置 |
WO2018092303A1 (ja) | 2016-11-21 | 2018-05-24 | 三菱電機株式会社 | 電力変換装置 |
WO2019030859A1 (ja) | 2017-08-09 | 2019-02-14 | 三菱電機株式会社 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021087262A (ja) | 2021-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9048754B2 (en) | System and method for offsetting the input voltage unbalance in multilevel inverters or the like | |
Mohan et al. | A comparative analysis of multi carrier SPWM control strategies using fifteen level cascaded H-bridge multilevel inverter | |
Sebaaly et al. | Three-level neutral-point-clamped inverters in transformerless PV systems—State of the art | |
Pawar et al. | Notice of Violation of IEEE Publication Principles: Modular multilevel converters: A review on topologies, modulation, modeling and control schemes | |
Komurcugil et al. | PI and sliding mode based control strategy for three-phase grid-tied three-level T-type qZSI | |
Shahbazi et al. | Power electronic converters in microgrid applications | |
Ding et al. | A new current source converter using AC-type flying-capacitor technique | |
Parimalasundar et al. | Performance Analysis of Five Level Modular Multilevel Inverter for PV-Grid Connected System | |
Obdan et al. | Performance comparison of 2-level and 3-level converters in a wind energy conversion system | |
Mohapatra et al. | Design and simulation of hybrid cascaded multilevel inverter | |
Busquets Monge | Neutral-point-clamped dc-ac power converters | |
Wang et al. | An improved phase-shifted PWM for a five-level hybrid-clamped converter with optimized THD | |
Deepthi et al. | Study of variation of THD in a Diode clamped multilevel inverter with respect to modulation index and control strategy | |
Halim et al. | Generalized selective harmonic elimination modulation for transistor-clamped H-bridge multilevel inverter | |
JP7374734B2 (ja) | 電力変換装置 | |
Sadigh et al. | Topologies and control strategies of multilevel converters | |
Chen et al. | Novel five-level three-phase hybrid-clamped converter with reduced components | |
Janjamraj et al. | Review of multilevel converters/inverters | |
Narasimhulu et al. | Control of Cascaded Multilevel Inverter by using carrier based PWM technique and implemented to Induction Motor drive | |
Rasheed et al. | Performance studies of three-phase cascaded H-Bridge and Diode-Clamped multilevel inverters | |
Chen et al. | Fast voltage-balancing scheme for a carrier-based modulation in three-phase and single-phase NPC three-level inverters | |
Yamarthi et al. | ” neutral point clamped and cascaded H-bridge multilevel inverter topologies–a comparison | |
Komurcugil et al. | Sliding mode controlled three-phase two-leg grid-connected T-type qZSI | |
Sachin et al. | A Study of Space Vector Pulse Width Modulation for Capacitor DC link Voltage Unbalancing Effect in Voltage Source Converter | |
Itoh et al. | Experimental verification of a multi-level inverter with H-bridge clamp circuit for single-phase three-wire grid connection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220810 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231025 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7374734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |