WO2017119754A1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
WO2017119754A1
WO2017119754A1 PCT/KR2017/000179 KR2017000179W WO2017119754A1 WO 2017119754 A1 WO2017119754 A1 WO 2017119754A1 KR 2017000179 W KR2017000179 W KR 2017000179W WO 2017119754 A1 WO2017119754 A1 WO 2017119754A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
disposed
current blocking
bumps
Prior art date
Application number
PCT/KR2017/000179
Other languages
English (en)
French (fr)
Inventor
송현돈
Original Assignee
엘지이노텍(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍(주) filed Critical 엘지이노텍(주)
Priority to CN201780006154.3A priority Critical patent/CN108701739B/zh
Priority to JP2018535275A priority patent/JP6967292B2/ja
Priority to US16/068,557 priority patent/US10541351B2/en
Priority to EP17736126.8A priority patent/EP3401965B1/en
Publication of WO2017119754A1 publication Critical patent/WO2017119754A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Definitions

  • the embodiment relates to a light emitting device.
  • a light emitting diode is a kind of semiconductor device that transmits and receives a signal by converting electricity into infrared light or light using characteristics of a compound semiconductor.
  • Group III-V nitride semiconductors are spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties. have.
  • LEDs light emitting diodes
  • LDs laser diodes
  • These light emitting diodes do not contain environmentally harmful substances such as mercury (Hg) used in existing lighting equipment such as incandescent lamps and fluorescent lamps, so they have excellent eco-friendliness and have advantages such as long life and low power consumption. It is replacing them.
  • Hg mercury
  • a thermal degradation phenomenon in which heat is hard to be released to the outside may occur because a path through which a carrier is supplied and a path through which heat is emitted are the same.
  • the heat loss rate may be further increased due to the high driving voltage.
  • the embodiment provides a light emitting device having improved reliability.
  • a light emitting device includes a substrate; A light emitting structure disposed under the substrate, the light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A submount disposed opposite the substrate; First and second metal pads spaced apart from each other on the sub-mount; A first bump disposed on the first metal pad; A plurality of second bumps spaced apart from each other on the second metal pad; A first ohmic layer disposed between the first conductive semiconductor layer and the first bump; A second ohmic layer disposed between the second conductive semiconductor layer and the plurality of second bumps; A first spread layer disposed between the first ohmic layer and the first bump; A second spread layer disposed between the second ohmic layer and the plurality of second bumps; And a space between the plurality of second bumps and a maximum heating portion of the second ohmic layer overlapping in the thickness direction of the light emitting structure without disconnecting the second ohmic layer in a horizontal direction crossing the thickness direction.
  • the second ohmic layer may include a first region corresponding to the maximum heating portion; And a second region adjacent to the first region in a horizontal direction crossing the thickness direction of the light emitting structure.
  • the current blocking layer may extend from the first area to the second area.
  • the current blocking layer may include a first segment disposed in the first region, which is the maximum heating portion.
  • the current blocking layer may further include a second segment extending from the first segment to the second region and overlapping the plurality of second bumps in a thickness direction of the light emitting structure.
  • the width of the current blocking layer may be greater than or equal to the width of the maximum heat generating portion.
  • the current blocking layer may include a first surface in contact with the second conductivity type semiconductor layer; And a second surface facing the second spreading layer in a thickness direction of the light emitting structure and opposite to the first surface.
  • the second ohmic layer may include a light transmissive conductive material, and the shortest distance from the second surface of the current blocking layer to the second spreading layer may be 1 nm to 10 nm.
  • the second ohmic layer may include a metal material, and the shortest distance from the second surface of the current blocking layer to the second spreading layer may be 200 nm or more.
  • the width of the first segment may be 10 ⁇ m to 90 ⁇ m
  • the width of the second segment may be 5 ⁇ m to 25 ⁇ m
  • the width of the second segment may be 15 ⁇ m.
  • the current blocking layer may include air, include a material in Schottky contact with the second conductivity type semiconductor layer, or may be formed by plasma damage.
  • the current blocking layer may include at least one of argon, flow or oxygen atoms.
  • the current blocking layer may include an insulating material.
  • the active layer may emit light in the deep ultraviolet wavelength band.
  • the current blocking layer may include a plurality of current blocking layers disposed in the horizontal direction between the plurality of second bumps.
  • the plurality of current blocking layers may be spaced apart at equal intervals. Widths of the plurality of current blocking layers in the horizontal direction may be the same.
  • a light emitting device in another embodiment, includes: a substrate and a submount disposed to face each other; A plurality of metal pads spaced apart from each other on the sub-mount; A light emitting structure disposed between the substrate and the submount; A plurality of bumps disposed between the light emitting structure and the plurality of metal pads; An electrode layer disposed between the light emitting structure and the plurality of bumps; And a current blocking layer disposed without disconnecting the electrode layer in a direction intersecting the thickness direction at a maximum heating portion of the electrode layer overlapping the space between the plurality of bumps in the thickness direction of the light emitting structure.
  • the electrode layer may include an ohmic layer disposed between the light emitting structure and the plurality of bumps; And a spread layer disposed between the ohmic layer and the plurality of bumps, wherein the current blocking layer may be disposed on the ohmic layer.
  • the light emitting structure may include a first conductivity type semiconductor layer disposed under the substrate; An active layer disposed under the first conductivity type semiconductor layer; And a second conductivity type semiconductor layer disposed under the active layer.
  • the ohmic layer may include first and second ohmic layers
  • the spread layer may include first and second spread layers
  • the plurality of metal pads may include first and second metal pads.
  • the bumps may include: a first bump disposed between the first spread layer and the first metal pad; And a plurality of second bumps disposed between the second spread layer and the second metal pad, wherein the current blocking layer may be disposed at the maximum heat generating portion positioned in the second ohmic layer.
  • the current blocking layer may extend from the maximum heat generating portion to an area overlapping the plurality of second bumps in the thickness direction.
  • the light emitting device and the light emitting device package including the same according to the embodiment can prevent the deterioration due to heat dissipation by arranging a current blocking layer in the ohmic layer, and improve the heat loss rate even at a high driving voltage to have a long service life. , Has improved reliability.
  • FIG. 1 is a sectional view showing a light emitting device according to one embodiment
  • FIG. 2 is an enlarged cross-sectional view of part 'A' shown in FIG. 1.
  • FIG. 3 shows an exemplary bottom view of the light emitting device shown in FIG. 1.
  • FIG. 4 is a sectional view showing a light emitting device according to another embodiment.
  • FIG. 5 is an enlarged cross-sectional view of a portion 'B' illustrated in FIG. 4.
  • FIG. 6 is a sectional view showing a light emitting device according to still another embodiment
  • FIG. 7A and 7B show cross-sectional views of light emitting devices according to the first and second comparative examples.
  • FIG. 8 is a graph illustrating a variation in forward voltage of a light emitting device according to a comparative example and a light emitting device according to an embodiment over time.
  • FIG 9 is a sectional view of a light emitting device according to a third comparative example.
  • 10A to 10C show circuit connection diagrams of the light emitting device according to the comparative example and the light emitting device according to the embodiment.
  • FIG. 11 is a sectional view of a light emitting device package according to an embodiment
  • the upper (up) or the lower (down) (on or under) when described as being formed on the “on” or “on” (under) of each element, the upper (up) or the lower (down) (on or under) includes both the two elements are in direct contact with each other (directly) or one or more other elements are formed indirectly formed (indirectly) between the two elements.
  • the upper (up) or the lower (down) (on or under) when expressed as “up” or "on (under)", it may include the meaning of the downward direction as well as the upward direction based on one element.
  • relational terms such as “first” and “second,” “upper / upper / up” and “lower / lower / lower”, etc., as used below, may be used to refer to any physical or logical relationship between such entities or elements, or It may be used to distinguish one entity or element from another entity or element without necessarily requiring or implying an order.
  • FIG. 1 is a cross-sectional view of a light emitting device 100A according to an embodiment
  • FIG. 2 is a sectional view showing an enlarged portion 'A' shown in FIG. 1
  • FIG. 3 is a light emitting device shown in FIG. An exemplary bottom view of 100A) is shown.
  • the light emitting device 100A shown in FIG. 1 may have various types of bottom views in addition to the bottom view shown in FIG. 3.
  • the light emitting device 100A illustrated in FIG. 1 includes a substrate 110, a light emitting structure 120, first and second ohmic layers (or contact layers or electrodes) 132 and 134A, and first and second spreads ( spread layers 142 and 144, at least one first bump 152, a plurality of second bumps 154, first and second metal pads 162 and 164, and first and second insulating layers 172. 174, a submount 180, and a current blocking layer (or non-ohmic layer) 190A.
  • FIG. 3. 3 is a bottom view of the light emitting device 100A illustrated in FIG. 1 viewed from the sub-mount 180 toward the light emitting structure 120.
  • the substrate 110 may include a conductive material or a non-conductive material.
  • the substrate 110 may include at least one of sapphire (Al 2 O 3 ), GaN, SiC, ZnO, GaP, InP, Ga 2 O 3 , GaAs or Si, but the embodiment may include the substrate 110. It is not limited to the substance of).
  • the buffer layer may include, but is not limited to, at least one material selected from the group consisting of Al, In, N, and Ga, for example.
  • the buffer layer may have a single layer or a multilayer structure.
  • the light emitting structure 120 is disposed under the substrate 110. That is, the substrate 110 and the submount 180 may be disposed to face each other, and the light emitting structure 120 may be disposed between the substrate 110 and the submount 180.
  • the light emitting structure 120 may include a first conductive semiconductor layer 122, an active layer 124, and a second conductive semiconductor layer 126.
  • the first conductivity type semiconductor layer 122 is disposed under the substrate 110.
  • the first conductive semiconductor layer 122 may be implemented as a compound semiconductor such as a group III-V or group II-VI doped with the first conductive dopant.
  • the first conductivity-type semiconductor layer 122 is an n-type semiconductor layer
  • the first conductivity-type dopant may be an n-type dopant and may include Si, Ge, Sn, Se, Te, but is not limited thereto.
  • the first conductivity type semiconductor layer 122 has a composition formula of Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). It may include a semiconductor material.
  • the first conductive semiconductor layer 122 may include at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, or InP.
  • the active layer 124 is disposed between the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126, and includes electrons (or holes) and electrons injected through the first conductivity type semiconductor layer 122. Holes (or electrons) injected through the second conductive semiconductor layer 126 meet each other and emit light having energy determined by an energy band inherent in the material constituting the active layer 124.
  • the active layer 124 may include at least one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. It can be formed as one.
  • the well layer / barrier layer of the active layer 124 may be formed of one or more pair structures of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP.
  • the well layer may be formed of a material having a band gap energy lower than the band gap energy of the barrier layer.
  • a conductive clad layer may be formed on or under the active layer 124.
  • the conductive clad layer may be formed of a semiconductor having a higher band gap energy than the band gap energy of the barrier layer of the active layer 124.
  • the conductive clad layer may include GaN, AlGaN, InAlGaN, or a superlattice structure.
  • the conductive clad layer may be doped with n-type or p-type.
  • the active layer 124 may emit light in the ultraviolet wavelength band.
  • the ultraviolet wavelength band may mean a wavelength band of 100 nm to 400 nm.
  • the active layer 124 may emit light in the deep ultraviolet wavelength band of 100 nm to 280 nm.
  • the embodiment is not limited to the wavelength band of the light emitted from the active layer 124.
  • the second conductivity-type semiconductor layer 126 is disposed under the active layer 124 and may be formed of a semiconductor compound.
  • the second conductivity-type semiconductor layer 126 may be formed of a compound semiconductor such as a III-V group or a II-VI group.
  • the second conductivity-type semiconductor layer 126 includes a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). can do.
  • the second conductive semiconductor layer 126 may be doped with a second conductive dopant.
  • the second conductivity type dopant may include Mg, Zn, Ca, Sr, Ba, or the like as a p type dopant.
  • the first conductive semiconductor layer 122 may be an n-type semiconductor layer, and the second conductive semiconductor layer 126 may be a p-type semiconductor layer.
  • the first conductive semiconductor layer 122 may be a p-type semiconductor layer, and the second conductive semiconductor layer 126 may be an n-type semiconductor layer.
  • the light emitting structure 120 may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.
  • the light emitted from the active layer 124 may be a first ohmic layer 132 or a first conductivity type semiconductor layer.
  • the light may be emitted through the 122 and the substrate 110.
  • the first ohmic layer 132, the first conductive semiconductor layer 122, and the substrate 110 may be made of a material having light transmittance.
  • the second conductivity-type semiconductor layer 126 and the second ohmic layer 134 may be made of a material having a light transmissive or non-transparent or a reflective material, but the embodiment may not be limited to a specific material.
  • the sub mount 180 may be disposed to face the substrate 110. That is, the sub mount 180 may be disposed under the substrate 110.
  • the submount 180 may be formed of, for example, a semiconductor substrate such as AlN, BN, silicon carbide (SiC), GaN, GaAs, Si, or the like, and may be formed of a semiconductor material having excellent thermal conductivity.
  • a device for preventing electrostatic discharge (ESD) in the form of a zener diode may be included in the submount 180.
  • a plurality of metal pads may be disposed on the sub mount 180. As shown in FIG. 1, the plurality of metal pads may include first and second metal pads 162 and 164. The first and second metal pads 162 and 164 may be disposed on the sub mount 180 and may be electrically spaced apart from each other. Each of the first and second metal pads 162 and 164 may be made of a metal material having electrical conductivity.
  • the first and second insulating layers 172 and 174 are disposed between the first and second metal pads 162 and 164 and the sub mount 180, respectively. If the submount 180 is made of an electrically conductive material such as Si, the first and second insulation may be used to electrically insulate the first and second metal pads 162 and 164 from the submount 180. Layers 172 and 174 may be disposed. Here, the first and second insulating layers 172 and 174 may include a material having electrical insulation. In addition, the first and second insulating layers 172 and 174 may be made of a material having not only electrical insulation but also light reflecting properties.
  • each of the first and second insulating layers 172 and 174 may include a distributed Bragg reflector (DBR).
  • the distributed Bragg reflective layer may perform an insulating function or may perform a reflective function.
  • the distributed Bragg reflective layer may have a structure in which the first layer and the second layer having different refractive indices are alternately stacked at least one or more times.
  • Each of the dispersed Bragg reflective layers may be an electrically insulating material.
  • the first layer may be a first dielectric layer, such as TiO 2
  • the second layer may comprise a second dielectric layer, such as SiO 2 .
  • the dispersed Bragg reflective layer may have a structure in which a TiO 2 / SiO 2 layer is stacked at least once.
  • the thickness of each of the first layer and the second layer is ⁇ / 4, and ⁇ may be a wavelength of light generated in the light emitting cell.
  • each of the first and second insulating layers 172 and 174 may include at least one of SiO 2 , TiO 2 , ZrO 2 , Si 3 N 4 , Al 2 O 3 , or MgF 2 . It is not limited to this. If the submount 180 is made of a material having electrical insulation, the first and second insulating layers 172 and 174 may be omitted.
  • a plurality of bumps may be disposed between the light emitting structure 120 and the plurality of metal pads.
  • the plurality of bumps may include a first bump 152 and a plurality of second bumps 154.
  • the first bump 152 is disposed between the light emitting structure 120 and the first metal pad 162
  • the plurality of second bumps 154 are disposed between the light emitting structure 120 and the second metal pad 164. Can be.
  • the first bump 152 may be disposed between the first metal pad 162 and the first spread layer 142.
  • the number of the first bumps 152 may be one as shown in FIG. 1, but the embodiment is not limited to the number of the first bumps 152.
  • the plurality of second bumps 154 may be disposed between the second metal pads 164 and the second spread layer 144.
  • the number of the plurality of second bumps 154 may be two as shown in FIG. 1 or three as shown in FIG. 3, but the embodiment is not limited to the number of the second bumps 154. That is, the plurality of second bumps 154 may include the second-first bumps 154-1, the second-second bumps 154-2, and the second-third bumps 154-3 which are electrically and spaced apart from each other. It may include.
  • An electrode layer may be disposed between the light emitting structure 120 and the plurality of bumps. That is, the electrode layer may include an ohmic layer and a spread layer.
  • the electrode layer may include first and second electrode layers.
  • the ohmic layer disposed between the light emitting structure 120 and the plurality of bumps includes first and second ohmic layers 132 and 134A
  • the spread layer disposed between the ohmic layer and the plurality of bumps includes the first and second bumps.
  • Spread layers 142 and 144 may be included.
  • the first electrode layer may include a first ohmic layer 132 and a first spread layer 142
  • the second electrode layer may include a second ohmic layer 134A and a second spread layer 144.
  • the first ohmic layer 132 is disposed between the light emitting structure 120 and the first bump 152
  • the second ohmic layer 134A is disposed between the light emitting structure 120 and the plurality of second bumps 154. Can be.
  • the first ohmic layer 132 is disposed under the first conductive semiconductor layer 122 exposed by Mesa etching, and is electrically connected to the first bump 152 via the first spread layer 142. Can be connected. That is, the first ohmic layer 132 may be disposed between the first bump 152 and the first conductive semiconductor layer 122. In addition, a first spread layer 142 is interposed between the first ohmic layer 132 and the first bump 152, and the first ohmic layer 132 has a first spread layer 142 and a first conductivity type semiconductor. Layers 122 may be electrically connected to each other. As illustrated, the first ohmic layer 132 may be in contact with the first conductivity type semiconductor layer 122.
  • the second ohmic layer 134A may be electrically connected to the second bumps 154 via the second spread layer 144. That is, the second ohmic layer 134A may be disposed between the plurality of second bumps 154 and the second conductive semiconductor layer 126. In addition, a second spread layer 144 is interposed between the second ohmic layer 134A and the plurality of second bumps 154, and the second ohmic layer 134A is formed of the second spread layer 144 and the second conductive layer.
  • the type semiconductor layer 126 may be electrically connected to each other. As illustrated, the second ohmic layer 134A may contact the second conductive semiconductor layer 126.
  • Each of the first and second ohmic layers 132 and 134A may be formed of any material that may be grown on the first and second conductive semiconductor layers 122 and 126 in good quality.
  • each of the first and second ohmic layers 132 and 134A may be formed of a metal, and may include Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and the like. It can be made of an optional combination of.
  • the first ohmic layer 132 may have an ohmic characteristic and may include a material in ohmic contact with the first conductive semiconductor layer 122.
  • the second ohmic layer 134A may have an ohmic characteristic and may include a material in ohmic contact with the second conductive semiconductor layer 126.
  • the second ohmic layer 134A may include at least one of a light transmissive conductive material or a metal material.
  • the transparent conductive material may be a transparent conductive oxide (TCO).
  • the light transmissive material may be indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAZO), indium gallium zinc oxide (IGZO), or indium gallium (IGTO).
  • the metal material may include at least one of aluminum (Al), gold (Au), or silver (Ag).
  • the second ohmic layer 134A may include a transparent electrode (not shown) and a reflective layer (not shown).
  • the transparent electrode may be made of the light-transmitting conductive material described above, and the reflective layer may be made of a metal material such as silver (Ag), but the embodiment is not limited thereto.
  • the transparent electrode may be disposed between the reflective layer and the second conductive semiconductor layer 126, and the reflective layer may be disposed below the transparent electrode.
  • first spread layer 142 may be disposed between the first ohmic layer 132 and the first bump 152.
  • the second spread layer 144 may be disposed between the second ohmic layer 134A and the plurality of second bumps 154.
  • the first and second spread layers 142 and 144 may play a role of preventing the electrical property because the resistance of the light emitting structure 120 may increase due to heat generated from the light emitting structure 120. have.
  • each of the first and second spread layers 142 and 144 may be made of a material having excellent electrical conductivity.
  • the carrier is supplied to the light emitting structure 120 through the first and second bumps 152 and 154.
  • heat generated from the light emitting structure 120 may be emitted through the first and second bumps 152 and 154.
  • the path through which the carrier is supplied is the same as the path through which heat is released, thermal degradation, in which heat is hardly released, may occur.
  • the heat loss rate may be higher due to the high driving voltage.
  • the light emitting device 100A may further include a current blocking layer 190A.
  • the current blocking layer 190A may be disposed at a maximum heating area (MHA) in the second ohmic layer 134A disposed between the second conductive semiconductor layer 126 and the second spread layer 144.
  • MHA maximum heating area
  • the maximum heat generating region MHA is a space between the plurality of second bumps 154 in the light emitting structure 120 and the light emitting structure 120 in the thickness direction of the substrate 110 (hereinafter, referred to as a “vertical direction”). ) May mean a portion overlapping with each other.
  • the maximum heat generating region MHA may mean a region of an electrode layer (eg, the second ohmic layer 134A) that does not overlap with the plurality of second bumps 154 in the vertical direction.
  • the current blocking layer 190A of the second ohmic layer 134A does not disconnect the electrode layer (for example, the second ohmic layer 134A) in a direction crossing the vertical direction (hereinafter, referred to as a “horizontal direction”). May be placed at the maximum exothermic site (MHA).
  • the carrier injected into the electrode layer eg, the second ohmic layer 134A
  • the second ohmic layer 134A may be disconnected in the horizontal direction by the current blocking layer 190A. Therefore, according to an embodiment, the shortest distance T may be greater than zero.
  • the second ohmic layer 134A may include a first region A1 and a second region A2.
  • the first region A1 refers to a region belonging to the maximum heat generating region
  • the second region A2 is a region adjacent to the first region A1 in the horizontal direction, and thus, the first region A1 and the second region A1 and the second region A1. It may include the second-two regions A21 and A22.
  • the current blocking layer 190A may include the first segment S1.
  • the first segment S1 may be disposed in the first region A1, which is the maximum heating portion of the second ohmic layer 134A.
  • the upper surface may be wider than the lower surface of the current blocking layer 190A.
  • the width of the top surface of the current blocking layer 190A may be wider than the width of the bottom surface of the current blocking layer 190A.
  • FIG. 4 is a sectional view of a light emitting device 100B according to another embodiment
  • FIG. 5 is a sectional view showing an enlarged portion 'B' shown in FIG. 4.
  • the light emitting device 100B shown in FIG. 4 corresponds to a cross-sectional view taken along the line II ′ of FIG. 3, but the embodiment is not limited thereto. That is, the light emitting device 100B shown in FIG. 4 may have various types of bottom views in addition to the bottom view shown in FIG. 3.
  • the light emitting device 100B illustrated in FIG. 4 includes the substrate 110, the light emitting structure 120, the first and second ohmic layers 132 and 134B, the first and second spread layers 142 and 144, and the first and second spread layers 142 and 144. Bumps 152, a plurality of second bumps 154, first and second metal pads 162 and 164, first and second insulating layers 172 and 174, sub-mount 180 and current blocking layers ( 190B).
  • the substrate 110 shown in FIG. 4, the light emitting structure 120, the first ohmic layer 132, the first and second spread layers 142 and 144, the first bump 152, and the plurality of second The bump 154, the first and second metal pads 162 and 164, the first and second insulating layers 172 and 174, and the sub mount 180 may include the substrate 110 and the light emitting structure (shown in FIG. 1).
  • the first ohmic layer 132, the first and second spread layers 142 and 144, the first bump 152, the plurality of second bumps 154, the first and second metal pads 162, 164, the first and second insulating layers 172 and 174 and the sub-mount 180 are the same, so that the same reference numerals are used and redundant descriptions are omitted.
  • the current blocking layer 190B is also disposed in the first region A1 of the second ohmic layer 134B. And extend from the first area A1 to the second area A2. That is, the current blocking layer 190B is not only disposed at the maximum heat generating region MHA, but also to a region overlapping in the thickness direction with the plurality of second bumps 154-1 and 154-2 from the maximum heating region MHA. It may be extended. In this case, the current blocking layer 190B may further include not only the first segment S1 but also the second segment. The second segment may include a 2-1 segment S21 and a 2-2 segment S22.
  • the second and second segments S21 and S22 are horizontally aligned with the second regions A21 and A22 from the first region A1 of the second ohmic layer 134B in which the first segment S1 is disposed. It extends to).
  • the second-first and second-second segments S21 and S22 are portions overlapping the second-first and second-second bumps 154-1 and 154-2 in the vertical direction, respectively.
  • the current blocking layer 190A has only the first segment S1, while the current blocking layer 190A in the light emitting device 100B shown in FIGS. 4 and 5 blocks the current.
  • the layer 190B may further include the second and second segments S21 and S22 as well as the first segment S1. Except for this, since the light emitting device 100B illustrated in FIGS. 4 and 5 is the same as the light emitting device 100A illustrated in FIGS. 1 and 2, the same reference numerals are used and redundant descriptions thereof will be omitted.
  • the width in the horizontal direction of the current blocking layer 190A is equal to the first width W1 of the first segment S1, that is, the width of the maximum heat generating region MHA.
  • the first width W1 may be 10 ⁇ m to 90 ⁇ m, for example, 75 ⁇ m, but embodiments are not limited thereto.
  • the width in the horizontal direction of the current blocking layer 190B is equal to that of the first width W1 and the second segments S21 and S22 of the first segment S1. It may be the sum of the second widths W21 and W22.
  • the width of the current blocking layers 190A and 190B shown in FIGS. 1 and 4, respectively, is smaller than the width of the maximum heat generating region MHA, the second recess adjacent to the first and second bumps 152 and 154 may be used. Since current is concentrated in the mixed layers 134A and 134B, the light emitting structure 120 and the second ohmic layers 134A and 134B are destroyed by deterioration, which may shorten the lifespan of the light emitting devices 100A and 100B and may cause mechanical failure. have. Therefore, the overall width of the current blocking layers 190A and 190B may be equal to the width of the maximum heating portion MHA or greater than the width of the maximum heating portion MHA.
  • the first width W1 of the first segment S1 of the current blocking layer 190B may be the same as the first width W1 of the first segment S1 of the current blocking layer 190A.
  • each of the second-first and second-second widths W21 and W22 of the current blocking layer 190B is larger than 25 ⁇ m, in theory, electrical recombination is performed by the active region and the second ohmic layer 134B.
  • the area of the substantially light emitting portion that is generated, that is, the light emitting area of the light emitting element can be reduced.
  • the current density applied to the active layer 124 may increase, thereby increasing the operating voltage.
  • the electrical characteristics of the light emitting device 100B shown in FIG. 4 are experimentally shown in FIG. 1. Can be similar to the electrical characteristics of That is, when the 2-1 and 2-2 widths W21 and W22 are each larger than 25 ⁇ m, the forward voltage variation ⁇ Vf in the light emitting device 100B shown in FIG. 4 is the light emission shown in FIG. 1. It may be similar to the forward voltage variation ⁇ Vf in the device 100A.
  • the second-1 and second-2 widths W21 and W22 of the second-first and second-second segments S21 and S22 of the current blocking layer 190B are 5 ⁇ m. It can be difficult to make it smaller. Therefore, each of the 2-1 and 2-2 widths W21 and W22 may be 5 ⁇ m to 25 ⁇ m, preferably 15 ⁇ m, but embodiments are not limited thereto.
  • the current blocking layers 190A and 190B of the light emitting devices 100A and 100B described above with reference to FIGS. 2 and 4 may include a first surface SU1 and a second surface SU2.
  • the first surface SU1 is defined as a surface in contact with the second conductive semiconductor layer 126
  • the second surface SU2 is a surface facing the second spreading layer 144 in a vertical direction. It is defined as the opposite side of SU1).
  • the shortest distance from the second surface SU2 of the current blocking layers 190A and 190B to the second spreading layer 144 in the vertical direction (hereinafter referred to as 'thickness T') is the second ohmic layer 134A. And 134B).
  • the shortest distance T means a distance from which the current blocking layers 190A and 190B are spaced apart from the second spreading layer 144 in the vertical direction, and the current blocking layers 190A and 190B and the second spreading are respectively.
  • the thickness of the second ohmic layers 134A and 134B may be interposed between the layers 144.
  • the shortest distance from the second surface SU2 of the current blocking layers 190A and 190B to the second spreading layer 144. (T) may be 1 nm to 10 nm, but the embodiment is not limited thereto.
  • the shortest distance T from the second surface SU2 of the current blocking layers 190A and 190B to the second spreading layer 144 is provided.
  • the minimum value of may be 200 nm, but embodiments are not limited thereto.
  • FIG. 6 is a sectional view of a light emitting device 100C according to still another embodiment.
  • the light emitting device 100C shown in FIG. 6 corresponds to a cross-sectional view taken along the line II ′ of FIG. 3, but the embodiment is not limited thereto. That is, the light emitting device 100C shown in FIG. 6 may have various types of bottom views in addition to the bottom view shown in FIG. 3.
  • the light emitting device 100C illustrated in FIG. 6 includes a substrate 110, a light emitting structure 120, first and second ohmic layers 132 and 134C, first and second spread layers 142 and 144, and a first substrate. Bumps 152, a plurality of second bumps 154, first and second metal pads 162 and 164, first and second insulating layers 172 and 174, sub-mount 180 and current blocking layers ( 190C).
  • the substrate 110, the light emitting structure 120, the first ohmic layer 132, the first and second spread layers 142 and 144, the first bump 152, and the plurality of second bumps ( 154, the first and second metal pads 162 and 164, the first and second insulating layers 172 and 174, and the sub mount 180 may include the substrate 110 and the light emitting structure illustrated in FIG. 1 or 4. 120, the first ohmic layer 132, the first and second spread layers 142 and 144, the first bump 152, the plurality of second bumps 154, the first and second metal pads 162. , 164, the first and second insulating layers 172 and 174, and the sub-mount 180, respectively, the same reference numerals are used and redundant descriptions thereof will be omitted.
  • the current blocking layers 190A and 190B are disposed between the 2-1 bump 154-1 and the 2-2 bump 154-2.
  • the number is one.
  • the number of current blocking layers 190C that extend between the second-first bump 154-1 and the second-second bump 154-2 may be plural in the light emitting device 100C.
  • the current blocking layer 190C of the light emitting device 100C illustrated in FIG. 6 may include first, second and third current blocking layers 190-1, 190-2, and 190-3. have.
  • the light emitting device 100C shown in FIG. 6 is the same as the light emitting device 100B shown in FIG.
  • first, second, and third current blocking layers 190-1, 190-2, and 190-3 are illustrated, but the embodiment is not limited thereto. That is, according to another embodiment, the number of the current blocking layers 190C may be more than three, or may be two.
  • first and third current blocking layers 190-1 and 190-3 overlap with the 2-1 and 2-2 bumps 154 in the vertical direction, respectively. Is the same as the second-first and second-second segments S21 and S22 of the current blocking layer 190B.
  • the plurality of current blocking layers 190-1, 190-2, and 190-3 may be spaced apart from each other at equal intervals in the second ohmic layer 134C. That is, a distance between the first current blocking layer 190-1 and the second current blocking layer 190-2 in the horizontal direction is referred to as a first distance D1, and the second current blocking layer 190-2 is provided. A distance spaced apart from the third current blocking layer 190-3 in the horizontal direction is referred to as a second distance D2. In this case, the first distance D1 and the second distance D2 may be the same. However, the embodiment is not limited thereto. That is, according to another embodiment, the first and second distances D1 and D2 may be different from each other.
  • each of the third through third, third and third widths W31, W32, and W33 of the current blocking layers 190A, 190B, and 190C may be equal to or less than the width W1 of the maximum heat generating region MHA.
  • the embodiment is not limited thereto.
  • each of the first, second, and third current blocking layers 190-1, 190-2, and 190-3 shown in FIG. 6 has a width W31. , W32, W33) may be the same as or different from each other.
  • the current blocking layers 190A, 190B, and 190C may include air.
  • the current blocking layers 190A, 190B, and 190C may include a material for schottky contact with the second conductive semiconductor layer 126.
  • the current blocking layers 190A, 190B, and 190C may be caused by surface defects, surface charge, and Fermi-level pinning due to plasma damage.
  • the current blocking layers 190A, 190B, and 190C may include at least one of argon (Ar), fluorine (F), or oxygen (O) atoms.
  • the current blocking layers 190A, 190B, and 190C may include an insulating material such as oxide or nitride.
  • an electrostatic discharge (ESD) failure may be improved.
  • the embodiment is not limited to the materials of the current blocking layers 190A, 190B, and 190C described above. That is, if the current blocking layers 190A, 190B, and 190C can have a characteristic of blocking current (or non-ohmic), the current blocking layers 190A, 190B, and 190C may be formed of various materials. It may include.
  • the widths WB1 and WB2 of the 2-1 bumps 152-1 and the 2-2 bumps 152-2 are 120 ⁇ m, but the embodiment is not limited thereto. And even if smaller than or larger than 120 ⁇ m the description below can be applied in a modified manner.
  • FIGS. 7A and 7B show cross-sectional views of the light emitting elements 10A and 10B according to the first and second comparative examples.
  • the light emitting devices 10A and 10B according to the first and second comparative examples shown in FIGS. 7A and 7B correspond to the 'A' part (or the 'B' part shown in FIG. 5) shown in FIG. 2. Part.
  • the same reference numerals are used for the same parts as the light emitting devices 100A and 100B according to the embodiment. Overlapping description thereof will be omitted. That is, except that the structures of the second ohmic layers 134D and 134E are different, the light emitting devices 10A and 10B according to the first and second comparative examples shown in FIGS. 7A and 7B, respectively, emit light according to the embodiment. The same as the elements 100A, 100B, and 100C.
  • the second ohmic layer 134D does not have the current blocking layers 190A, 190B, and 190C as in the embodiment.
  • the second ohmic layer 134E has the current blocking layer 194 in the light emitting device 10B according to the second comparative example illustrated in FIG. 7B
  • the light emitting devices 100A, 100B, and 100C according to the embodiment are different from each other.
  • the second surface SU2 of the current blocking layer 194 contacts the second spreading layer 144.
  • the shortest distance T is '0'.
  • the width of the current blocking layer 194 in the second ohmic layer 134E shown in FIG. 7B is the maximum heating area MHA. Same as width
  • FIG 8 is a graph showing a forward voltage variation ⁇ Vf of the light emitting device according to the comparative example and the light emitting devices 100A and 100B according to the embodiment according to the aging time, and the horizontal axis represents the aging time. ), And the vertical axis represents the forward voltage change amount ⁇ Vf in units of%.
  • heat generated in the flip chip bonded light emitting devices 10A, 10B, 100A, 100B, and 100C is mainly emitted through the second bump 154.
  • heat may not be easily released, which may cause a decrease in reliability.
  • the active layer emits light in the deep ultraviolet wavelength band
  • the high driving voltage of the light emitting device 10A due to the high driving voltage of the light emitting device 10A, deterioration occurs in the second ohmic layer 134D, and thus the forward voltage fluctuation amount ⁇ Vf as shown in FIG. 8.
  • the forward voltage fluctuation amount ⁇ Vf changes significantly as time passes, the operating voltage may decrease and short-circuit defects may occur, thereby reducing the lifespan of the light emitting device 10A.
  • the forward voltage variation ⁇ Vf 204 has a change width greater than that of the forward voltage variation ⁇ Vf 202. It can be seen that the relative improvement. That is, the amount of forward voltage variation ⁇ Vf between the initial value VO of the operating voltage and the operating voltage value V as time passes can be stabilized. This is because heat dissipation of the light emitting device 10B is desired by disposing the current blocking layer 194 at the maximum heat generating region MHA and separating the plurality of first ohmic layers 134E in the horizontal direction.
  • the amount of forward voltage fluctuation ( ⁇ Vf) 204 in the case of the light emitting element 10B according to the second comparative example shown in FIG. 7B is higher than that of the light emitting element 10A of the first comparative example shown in FIG. 7A. Less.
  • the second surface SU2 of the current blocking layer 190A when the second surface SU2 of the current blocking layer 190A is formed to be spaced apart from the second spreading layer 144 in the vertical direction, the second spreading layer 144. Holes injected through) may be electrically uniformly delivered to the second ohmic layer 134A.
  • the current blocking layer 190A when the current blocking layer 190A is disposed only between the second conductivity-type semiconductor layer 126 and the second ohmic layer 134A, it may be electrically advantageous. Therefore, as time elapses, the amount 205 of the forward voltage variation ⁇ Vf is smaller in the light emitting device 100A according to the exemplary embodiment than in the light emitting devices 10B and 204 according to the second comparative example.
  • the current blocking layer 190B shown in FIG. 4 is disposed in the second segment so as to overlap the 2-1 and 2-2 bumps 154 in the vertical direction.
  • the forward voltage may increase with time.
  • the variation amount ⁇ Vf 206 is smaller than the light emitting device 100A 205 according to the exemplary embodiment. The reason for this is as follows.
  • the current blocking layer 190B further includes the second segments S21 and S22, or as shown in FIG. 6, the current blocking layer 190C as the first and third currents. This is because when the blocking layers 190-1 and 190-3 are further included, corrosion or oxidation of metal components due to heat does not occur and thus deformation of the ohmic layers 134B and 134C due to heat can be prevented.
  • the second conductivity-type semiconductor layer 126 may be caused by current crowding or thermal crowding.
  • the change in physical properties such as the increase in resistance in the second ohmic layers 134A, 134B, and 134C.
  • the lifespan of the light emitting devices 100A, 100B, and 100C may increase.
  • FIG 9 is a sectional view of a light emitting element 10C according to a third comparative example.
  • the light emitting device 10C includes the substrate 10, the light emitting structure 20, the first ohmic layer 32, the 2-1 ohmic layer 34-1, and the second. -2 ohmic layer 34-2, first spread layer 42, 2-1 spread layer 44-1, 2-2 spread layer 44-2, first bump 52, first 2-1 bump 54-1, 2-2 bump 54-2, first metal pad 62, second metal pad 64, first insulating layer 72, second insulating layer ( 74) and submount 80.
  • the light emitting structure 20 may include a first conductive semiconductor layer 22, an active layer 24, and a second conductive semiconductor layer 26.
  • the substrate 10, the light emitting structure 20, the first ohmic layer 32, the first spread layer 42, the first bump 52, the second bump 54, and the first metal pad illustrated in FIG. 8. 62, the second metal pad 64, the first insulating layer 72, the second insulating layer 74, and the sub-mount 80 may include the substrate 110, the light emitting structure 120, The first ohmic layer 132, the first spread layer 142, the first bump 152, the second bump 54, the first metal pad 162, the second metal pad 164, and the first insulating layer 172, the second insulating layer 174, and the sub-mount 180, respectively, perform the same function, and thus redundant descriptions thereof will be omitted.
  • the current blocking layer 190A is disposed in the second ohmic layer 134A, whereas in the case of the light emitting device 10C according to the third comparative example shown in FIG. 9.
  • the second spread layer 144 is not divided, whereas in the light emitting device 10C shown in FIG. 8, the second spread layer 144 is divided by the recess R.
  • FIG. The -1 spread layer 44-1 and the second-2 spread layer 44-2 exist.
  • 10A to 10C show circuit connection diagrams of the light emitting device according to the comparative example and the light emitting device according to the embodiment.
  • the light emitting device 10A does not include a current blocking layer, as shown in FIG. 7A, it operates as one light emitting diode D0 as shown in FIG. 10A.
  • the second bump 154 since both the path from which the heat is emitted from the light emitting diode D0 and the path from which the first conductivity type carrier is supplied are through the second bump 154, heat dissipation may deteriorate due to deterioration as described above. .
  • the light emitting devices 10C when the light emitting devices 10C are implemented in a parallel structure as illustrated in FIG. 9, the light emitting devices 10C may include two light emitting diodes D1 connected in parallel as illustrated in FIG. 10B. D2). In this case, heat dissipation may be improved than that of the light emitting device 10A according to the first comparative example shown in FIG. 7A, but the operating voltage increases due to the configuration of the resistor. In addition, in order for the constant current injected into each of the light emitting diodes D1 and D2 to be the same, the surface resistance of the light emitting diodes D1 and D2 present in the light emitting structure 20 must be the same.
  • the light emitting devices 100A, 100B, and 100C according to the exemplary embodiments shown in FIGS. 1, 4, and 6 include the current blocking layers 190A, 190B, and 190C, as shown in FIG. 10C.
  • the second spread layer 144 is separated. Since not, the carrier may be injected through the second spread layer 144.
  • the second spread layer 144 may serve as a separate light emitting diode D3 shown in FIG. 10C. Therefore, when the above-described surface resistance is not the same, the overcurrent is not injected into the light emitting diode of which the resistance is relatively low among the light emitting diodes D1 and D2, and when one of the two light emitting diodes D1 and D2 is destroyed, the remaining An overcurrent may be injected into the diodes to eliminate the chain breakage phenomenon.
  • the light emitting devices 100A, 100B, and 100C according to the exemplary embodiment shown in FIG. 10C may occur. It can be prevented, and the difficulty of heat dissipation in the light emitting element 10A as shown in Fig. 10A can be improved. Therefore, the light emitting devices 100A, 100B, and 100C according to the embodiment have a complex structure of a series structure shown in FIG. 10A and a parallel structure shown in FIG. 10B, so that heat dissipation can be smoothly performed, and deterioration is prevented. Reliability can be improved.
  • FIG 11 is a sectional view of a light emitting device package 300 according to an embodiment.
  • the light emitting device package 300 includes a light emitting device 100A, a package body 310, first and second lead frames 322 and 324, a third insulating layer 330, and a molding member 340. ), First and second wires 352 and 354.
  • the light emitting device 100A corresponds to the light emitting device 100A shown in FIG. 1, but the light emitting devices 100B and 100C shown in FIG. 4 or 6 are replaced with the light emitting device 100A shown in FIG. 1. It may be arranged in the form of a package as shown in FIG.
  • the package body 310 illustrated in FIG. 11 may form a cavity C.
  • the package body 310 may form a cavity C together with the first and second lead frames 322 and 324. That is, the cavity C may be defined by the side surface 312 of the package body 310 and the respective upper surfaces of the first and second lead frames 322 and 324.
  • the embodiment is not limited thereto.
  • the cavity C may be formed using only the package body 310.
  • a barrier wall (not shown) may be disposed on the package body 310 having a flat upper surface, and a cavity may be defined by the barrier wall and the upper surface of the package body 310.
  • the package body 310 may be implemented with an epoxy molding compound (EMC) or the like, but the embodiment is not limited to the material of the package body 310.
  • EMC epoxy molding compound
  • the light emitting device 100A may be disposed in the cavity C.
  • the first and second lead frames 322 and 324 may be spaced apart from each other in the horizontal direction.
  • Each of the first and second lead frames 322 and 324 may be made of a conductive material, for example, metal, and the embodiment is not limited to the type of material of each of the first and second lead frames 322 and 324.
  • a third insulating layer 330 may be disposed between the first and second lead frames 322 and 324.
  • the first and second lead frames 322 and 324 may be part of the package body 310.
  • the package bodies 310 forming the first and second lead frames 322 and 324 may be electrically separated from each other by the third insulating layer 330.
  • first and second metal pads 162 and 164 connected to the first and second conductivity type semiconductor layers 122 and 126 and the first and second bumps 152 and 154, respectively, may be formed of the first and second conductive pads.
  • the wires 352 and 354 may be electrically connected to the first and second lead frames 322 and 324, respectively.
  • the molding member 340 may be formed of, for example, silicon (Si), and may include a phosphor, thereby changing the wavelength of light emitted from the light emitting device 100A.
  • the phosphor may include a fluorescent material that is any one of wavelength conversion means of YAG-based, TAG-based, Silicate-based, Sulfide-based, or Nitride-based capable of converting light generated from the light emitting device 100A into white light. Is not limited to the type of phosphor.
  • YAG and TAG fluorescent materials can be selected from (Y, Tb, Lu, Sc, La, Gd, Sm) 3 (Al, Ga, In, Si, Fe) 5 (O, S) 12: Ce, Silicate fluorescent material may be selected from (Sr, Ba, Ca, Mg) 2 SiO 4: (Eu, F, Cl).
  • the sulfide-based fluorescent material can be selected from (Ca, Sr) S: Eu, (Sr, Ca, Ba) (Al, Ga) 2S4: Eu, and the Nitride-based fluorescent material is (Sr, Ca, Si, Al , O) N: Eu (e.g., CaAlSiN4: Eu ⁇ -SiAlON: Eu) or Ca- ⁇ SiAlON: Eu based (Cax, My) (Si, Al) 12 (O, N) 16, where M is Eu, Tb , Yb or Er is at least one of the substances 0.05 ⁇ (x + y) ⁇ 0.3, 0.02 ⁇ x ⁇ 0.27 and 0.03 ⁇ y ⁇ 0.3, it can be used to select from the phosphor components.
  • a nitride phosphor containing N (eg, CaAlSiN 3: Eu) may be used.
  • the nitride-based red phosphor is more reliable than the sulfide-based phosphor in the external environment such as heat and water, and has a lower risk of discoloration.
  • a plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package.
  • the light emitting device package, the substrate, and the optical member may function as a backlight unit.
  • the light emitting device package according to the embodiment may be applied to a display device, an indicator device, and an illumination device.
  • the display device may include a bottom cover, a reflector disposed on the bottom cover, a light emitting module for emitting light, a light guide plate disposed in front of the reflector, and guiding light emitted from the light emitting module to the front, and in front of the light guide plate.
  • An optical sheet including prism sheets disposed, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and a color filter disposed in front of the display panel. It may include.
  • the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
  • the lighting apparatus includes a light source module including a substrate and a light emitting device package according to an embodiment, a heat sink for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • a light source module including a substrate and a light emitting device package according to an embodiment, a heat sink for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • the lighting device may include a lamp, a head lamp, or a street lamp.
  • the head lamp includes a light emitting module including light emitting device packages disposed on a substrate, a reflector for reflecting light emitted from the light emitting module in a predetermined direction, for example, a lens for refracting the light reflected by the reflector forward. And a shade for blocking or reflecting a part of the light reflected by the reflector toward the lens to achieve a light distribution pattern desired by the designer.
  • the light emitting device may be applied to a display device, an indicator device, a lighting device such as a lamp, a head lamp, or a street lamp.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예의 발광 소자는 기판과, 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 기판에 대향하여 배치된 서브 마운트와, 서브 마운트 위에 서로 이격되어 배치된 제1 및 제2 금속 패드와, 제1 금속 패드 위에 배치된 제1 범프와, 제2 금속 패드 위에 서로 이격되어 배치된 복수의 제2 범프와, 제1 도전형 반도체층과 제1 범프 사이에 배치된 제1 오믹층과, 제2 도전형 반도체층과 복수의 제2 범프 사이에 배치된 제2 오믹층과, 제1 오믹층과 제1 범프 사이에 배치된 제1 스프레드층과, 제2 오믹층과 복수의 제2 범프 사이에 배치된 제2 스프레드층 및 복수의 제2 범프 사이의 공간과 발광 구조물의 두께 방향으로 오버랩되는 제2 오믹층의 최대 발열 부위에서 제2 오믹층을 두께 방향과 교차하는 수평방향으로 단절시키기 않고 배치되는 전류 차단층을 포함한다.

Description

발광 소자
실시 예는 발광 소자에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED:Light Emitting Diode) 또는 레이저 다이오드(LD:Laser Diode) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
전술한 발광 소자 및 이를 포함하는 발광 소자 패키지의 경우, 캐리어가 공급되는 경로와 열이 방출되는 경로가 동일하기 때문에 열이 외부로 방출되기 어려운 열화(thermal degradation) 현상이 발생할 수 있다. 특히, 발광 소자에서 심자외선 파장 대역의 광을 방출시키고자 할 경우, 높은 구동 전압으로 인해 열 손실률이 더욱 높아질 수 있다.
실시 예는 개선된 신뢰성을 갖는 발광 소자를 제공한다.
일 실시 예에 의한 발광 소자는, 기판; 상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 기판에 대향하여 배치된 서브 마운트; 상기 서브 마운트 위에 서로 이격되어 배치된 제1 및 제2 금속 패드; 상기 제1 금속 패드 위에 배치된 제1 범프; 상기 제2 금속 패드 위에 서로 이격되어 배치된 복수의 제2 범프; 상기 제1 도전형 반도체층과 상기 제1 범프 사이에 배치된 제1 오믹층; 상기 제2 도전형 반도체층과 상기 복수의 제2 범프 사이에 배치된 제2 오믹층; 상기 제1 오믹층과 상기 제1 범프 사이에 배치된 제1 스프레드층; 상기 제2 오믹층과 상기 복수의 제2 범프 사이에 배치된 제2 스프레드층; 및 상기 복수의 제2 범프 사이의 공간과 상기 발광 구조물의 두께 방향으로 오버랩되는 상기 제2 오믹층의 최대 발열 부위에서 상기 제2 오믹층을 상기 두께 방향과 교차하는 수평방향으로 단절시키기 않고 배치되는 전류 차단층을 포함할 수 있다.
예를 들어, 상기 제2 오믹층은 상기 최대 발열 부위에 해당하는 제1 영역; 및 상기 발광 구조물의 두께 방향과 교차하는 수평 방향으로 상기 제1 영역에 인접한 제2 영역을 포함할 수 있다.
예를 들어, 상기 전류 차단층은 상기 제1 영역으로부터 상기 제2 영역까지 연장되어 배치될 수 있다.
예를 들어, 상기 전류 차단층은 상기 최대 발열 부위인 상기 제1 영역에 배치된 제1 세그먼트를 포함할 수 있다. 상기 전류 차단층은 상기 제1 세그먼트로부터 상기 제2 영역까지 연장되고, 상기 발광 구조물의 두께 방향으로 상기 복수의 제2 범프와 오버랩되는 제2 세그먼트를 더 포함할 수 있다.
예를 들어, 상기 전류 차단층의 폭은 상기 최대 발열 부위의 폭 이상일 수 있다.
예를 들어, 상기 전류 차단층은 상기 제2 도전형 반도체층과 접하는 제1 면; 및 상기 발광 구조물의 두께 방향으로 상기 제2 스프레딩층과 마주하고 상기 제1 면의 반대측인 제2 면을 포함할 수 있다.
예를 들어, 상기 제2 오믹층은 투광 전도성 물질을 포함하고, 상기 전류 차단층의 상기 제2 면으로부터 상기 제2 스프레딩층까지의 최단 거리는 1 ㎚ 내지 10 ㎚일 수 있다. 또는, 상기 제2 오믹층은 금속 물질을 포함하고, 상기 전류 차단층의 상기 제2 면으로부터 상기 제2 스프레딩층까지의 최단 거리는 200 ㎚ 이상일 수 있다.
예를 들어, 상기 제1 세그먼트의 폭은 10 ㎛ 내지 90 ㎛이고, 상기 제2 세그먼트의 폭은 5 ㎛ 내지 25 ㎛일 수 있다. 상기 제2 세그먼트의 폭은 15 ㎛일 수 있다.
예를 들어, 상기 전류 차단층은 공기를 포함하거나, 상기 제2 도전형 반도체층과 쇼트키 접촉하는 물질을 포함하거나, 플라즈마 데미지에 의해 형성될 수 있다. 플라즈마 데미지를 갖는 경우, 상기 전류 차단층은 아르곤, 플로우르 또는 산소 원자 중 적어도 하나를 포함할 수 있다. 또는, 상기 전류 차단층은 절연 물질을 포함할 수 있다.
예를 들어, 상기 활성층은 심자외선 파장 대역의 광을 방출할 수 있다.
예를 들어, 상기 전류 차단층은 상기 복수의 제2 범프 사이에 걸쳐 상기 수평 방향으로 배치된 복수의 전류 차단층을 포함할 수 있다. 상기 복수의 전류 차단층은 등간격으로 이격되어 배치될 수 있다. 상기 복수의 전류 차단층의 상기 수평 방향의 폭은 서로 동일할 수 있다.
다른 실시 예에 의한 발광 소자는, 서로 대향하여 배치된 기판 및 서브 마운트; 상기 서브 마운트 위에 서로 이격되어 배치된 복수의 금속 패드; 상기 기판과 상기 서브 마운트 사이에 배치된 발광 구조물; 상기 발광 구조물과 상기 복수의 금속 패드 사이에 배치된 복수의 범프; 상기 발광 구조물과 상기 복수의 범프 사이에 배치된 전극층; 및 상기 복수의 범프 사이의 공간과 상기 발광 구조물의 두께 방향으로 중첩되는 상기 전극층의 최대 발열 부위에서 상기 전극층을 상기 두께 방향과 교차하는 방향으로 단절시키지 않고 배치된 전류 차단층을 포함할 수 있다.
예를 들어, 상기 전극층은 상기 발광 구조물과 상기 복수의 범프 사이에 배치된 오믹층; 및 상기 오믹층과 상기 복수의 범프 사이에 배치된 스프레드층을 포함하고, 상기 전류 차단층은 상기 오믹층에 배치될 수 있다.
예를 들어, 상기 발광 구조물은 상기 기판 아래에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 아래에 배치된 활성층; 및 상기 활성층의 아래에 배치된 제2 도전형 반도체층을 포함할 수 있다.
예를 들어, 상기 오믹층은 제1 및 제2 오믹층을 포함하고, 상기 스프레드층은 제1 및 제2 스프레드층을 포함하고, 상기 복수의 금속 패드는 제1 및 제2 금속 패드를 포함하고, 상기 복수의 범프는 상기 제1 스프레드층과 상기 제1 금속 패드 사이에 배치된 제1 범프; 및 상기 제2 스프레드층과 상기 제2 금속 패드 사이에 배치된 복수의 제2 범프를 포함하고, 상기 전류 차단층은 상기 제2 오믹층에 위치한 상기 최대 발열 부위에 배치될 수 있다.
예를 들어, 상기 전류 차단층은 상기 최대 발열 부위로부터 상기 복수의 제2 범프와 상기 두께 방향으로 중첩되는 영역까지 연장되어 배치될 수 있다.
실시 예에 따른 발광 소자 및 이를 포함하는 발광 소자 패키지는 오믹층에 전류 차단층을 배치함으로써 열 방출이 원할히 이루어져서 열화 현상을 방지할 수 있고, 높은 구동 전압에서도 열 손실률을 개선시켜 긴 수명을 갖는 등, 개선된 신뢰성을 갖는다.
도 1은 일 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 'A' 부분을 확대하여 도시한 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 예시적인 저면도를 나타낸다.
도 4는 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 5는 도 4에 도시된 'B' 부분을 확대하여 도시한 단면도를 나타낸다.
도 6은 또 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 7a 및 도 7b는 제1 및 제2 비교 례에 의한 발광 소자의 단면도를 나타낸다.
도 8은 시간의 경과에 따른 비교 례에 의한 발광 소자 및 실시 예에 의한 발광 소자의 순방향 전압 변동량을 나타내는 그래프이다.
도 9는 제3 비교 례에 의한 발광 소자의 단면도를 나타낸다.
도 10a 내지 도 10c는 비교 례에 의한 발광 소자와 실시 예에 의한 발광 소자 각각의 회로 결선도를 나타낸다.
도 11은 일 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서 이용될 수도 있다.
도 1은 일 실시 예에 의한 발광 소자(100A)의 단면도를 나타내고, 도 2는 도 1에 도시된 'A' 부분을 확대하여 도시한 단면도를 나타내고, 도 3은 도 1에 도시된 발광 소자(100A)의 예시적인 저면도를 나타낸다.
도 1은 도 3에 도시된 I-I' 선을 따라 절취한 단면도에 해당하지만, 실시 예는 이에 국한되지 않는다. 즉, 도 1에 도시된 발광 소자(100A)는 도 3에 도시된 저면도 이외에 다양한 형태의 저면도를 가질 수도 있다.
도 1에 도시된 발광 소자(100A)는 기판(110), 발광 구조물(120), 제1 및 제2 오믹층(또는, 콘택층 또는 전극)(132, 134A), 제1 및 제2 스프레드(spread)층(142, 144), 적어도 하나의 제1 범프(152), 복수의 제2 범프(154), 제1 및 제2 금속 패드(162, 164), 제1 및 제2 절연층(172, 174), 서브 마운트(180) 및 전류 차단층(또는, 논-오믹(non-ohmic)층)(190A)을 포함할 수 있다.
도 1에 도시된 제1 및 제2 스프레드층(142, 144), 제1 및 제2 금속 패드(162, 164), 제1 및 제2 절연층(172, 174) 및 서브 마운트(180)의 도시는 도 3에서 생략되었다. 도 3은 도 1에 도시된 발광 소자(100A)를 서브 마운트(180)로부터 발광 구조물(120) 쪽으로 바라본 저면도에 해당한다.
기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 또는 Si 중 적어도 하나를 포함할 수 있으나, 실시 예는 기판(110)의 물질에 국한되지 않는다.
기판(110)과 발광 구조물(120) 간의 열 팽창 계수(CTE:Coefficient of Thermal Expansion)의 차이 및 격자 부정합을 개선하기 위해, 이들(110, 120) 사이에 버퍼층(또는, 전이층)(미도시)이 더 배치될 수도 있다. 버퍼층은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층은 단층 또는 다층 구조를 가질 수도 있다.
발광 구조물(120)은 기판(110) 아래에 배치된다. 즉, 기판(110)과 서브 마운트(180)는 서로 대향하여 배치되고, 발광 구조물(120)은 기판(110)과 서브 마운트(180) 사이에 배치될 수 있다.
발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다.
제1 도전형 반도체층(122)은 기판(110) 아래에 배치된다. 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, 또는 InP 중 적어도 하나를 포함할 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(126)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW:Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
실시 예에 의하면, 활성층(124)은 자외선 파장 대역의 광을 방출할 수 있다. 여기서, 자외선 파장 대역이란, 100 ㎚ 내지 400 ㎚의 파장 대역을 의미할 수 있다. 특히, 활성층(124)은 100 ㎚ 내지 280 ㎚의 심자외선 파장 대역의 광을 방출할 수 있다. 그러나, 실시 예는 활성층(124)에서 방출되는 광의 파장 대역에 국한되지 않는다.
제2 도전형 반도체층(126)은 활성층(124) 아래에 배치되며, 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(122)은 n형 반도체층으로, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현할 수도 있다.
발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 1 내지 도 3에 예시된 발광 소자 패키지(100A)는 플립 칩 본딩(flip chip bonding) 구조이기 때문에, 활성층(124)에서 방출된 광은 제1 오믹층(132), 제1 도전형 반도체층(122) 및 기판(110)을 통해 출사될 수 있다. 이를 위해, 제1 오믹층(132), 제1 도전형 반도체층(122) 및 기판(110)은 광 투과성을 갖는 물질로 이루어질 수 있다. 이때, 제2 도전형 반도체층(126)과 제2 오믹층(134)은 광 투과성이나 비투과성을 갖는 물질 또는 반사성을 갖는 물질로 이루어질 수 있으나, 실시 예는 특정한 물질에 국한되지 않을 수 있다.
서브 마운트(180)는 기판(110)을 대향하여 배치될 수 있다. 즉, 서브 마운트(180)는 기판(110) 아래에 배치될 수 있다. 서브 마운트(180)는 예를 들어 AlN, BN, 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판으로 이루어질 수 있으며, 이에 국한되지 않고 열전도도가 우수한 반도체 물질로 이루어질 수도 있다. 또한, 서브 마운트(180) 내에 제너 다이오드 형태의 정전기(ESD:Electro Static Discharge) 방지를 위한 소자가 포함될 수도 있다.
복수의 금속 패드가 서브 마운트(180) 위에 배치될 수 있다. 도 1에 도시된 바와 같이, 복수의 금속 패드는 제1 및 제2 금속 패드(162, 164)를 포함할 수 있다. 제1 및 제2 금속 패드(162, 164)는 서브 마운트(180) 위에 배치되며, 서로 전기적으로 이격될 수 있다. 제1 및 제2 금속 패드(162, 164) 각각은 전기적 전도성을 갖는 금속 물질로 이루어질 수 있다.
제1 및 제2 절연층(172, 174)은 제1 및 제2 금속 패드(162, 164)와 서브 마운트(180) 사이에 각각 배치된다. 만일, 서브 마운트(180)가 Si와 같이 전기적 전도성을 갖는 물질로 이루어질 경우, 제1 및 제2 금속 패드(162, 164)와 서브 마운트(180)를 전기적으로 절연시키기 위해 제1 및 제2 절연층(172, 174)이 배치될 수 있다. 여기서, 제1 및 제2 절연층(172, 174)은 전기적인 절연성을 갖는 물질을 포함할 수 있다. 또한, 제1 및 제2 절연층(172, 174)은 전기적인 절연성을 가질 뿐만 아니라 광 반사 특성을 함께 갖는 물질로 이루어질 수도 있다.
예를 들어, 제1 및 제2 절연층(172, 174) 각각은 분산 브래그 반사층(DBR:Distributed Bragg Reflector)을 포함할 수 있다. 이 경우, 분산 브래그 반사층은 절연 기능을 수행할 수도 있고, 반사 기능을 수행할 수도 있다. 분산 브래그 반사층은 굴절률이 서로 다른 제1 층 및 제2 층이 교대로 적어도 1회 이상 적층된 구조일 수 있다. 분산 브래그 반사층 각각은 전기 절연 물질일 수 있다. 예컨대, 제1 층은 TiO2와 같은 제1 유전체층이고, 제2 층은 SiO2와 같은 제2 유전체층을 포함할 수 있다. 예컨대, 분산 브래그 반사층은 TiO2/SiO2층이 적어도 1회 이상 적층된 구조일 수 있다. 제1 층 및 제2 층 각각의 두께는 λ/4이고, λ는 발광 셀에서 발생하는 광의 파장일 수 있다.
또한, 제1 및 제2 절연층(172, 174) 각각은 SiO2, TiO2, ZrO2, Si3N4, Al2O3, 또는 MgF2 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다. 만일, 서브 마운트(180)가 전기적 절연성을 갖는 물질로 구현될 경우, 제1 및 제2 절연층(172, 174)은 생략될 수도 있다.
발광 구조물(120)과 복수의 금속 패드 사이에 복수 개의 범프가 배치될 수 있다. 여기서, 복수 개의 범프는 제1 범프(152) 및 복수의 제2 범프(154)를 포함할 수 있다. 발광 구조물(120)과 제1 금속 패드(162) 사이에 제1 범프(152)가 배치되고, 발광 구조물(120)과 제2 금속 패드(164) 사이에 복수의 제2 범프(154)가 배치될 수 있다.
제1 범프(152)는 제1 금속 패드(162)와 제1 스프레드층(142) 사이에 배치될 수 있다. 제1 범프(152)의 개수는 도 1에 도시된 바와 같이 한 개일 수 있으나, 실시 예는 제1 범프(152)의 개수에 국한되지 않는다.
복수의 제2 범프(154)는 제2 금속 패드(164)와 제2 스프레드층(144) 사이에 배치될 수 있다. 복수의 제2 범프(154)의 개수는 도 1에 도시된 바와 같이 2개이거나 도 3에 도시된 바와 같이 3개일 수 있으나, 실시 예는 제2 범프(154)의 개수에 국한되지 않는다. 즉, 복수의 제2 범프(154)는 서로 전기적으로 공간적으로 이격된 제2-1 범프(154-1), 제2-2 범프(154-2) 및 제2-3 범프(154-3)를 포함할 수 있다.
발광 구조물(120)과 복수의 범프 사이에 전극층이 배치될 수 있다. 즉, 전극층은 오믹층 및 스프레드(spread)층을 포함할 수 있다. 전극층은 제1 및 제2 전극층을 포함할 수 있다. 발광 구조물(120)과 복수의 범프 사이에 배치된 오믹층은 제1 및 제2 오믹층(132, 134A)을 포함하고, 오믹층과 복수의 범프 사이에 배치된 스프레드층은 제1 및 제2 스프레드층(142, 144)을 포함할 수 있다. 제1 전극층은 제1 오믹층(132) 및 제1 스프레드층(142)을 포함하고, 제2 전극층은 제2 오믹층(134A) 및 제2 스프레드층(144)을 포함할 수 있다.
발광 구조물(120)과 제1 범프(152) 사이에 제1 오믹층(132)이 배치되고, 발광 구조물(120)과 복수의 제2 범프(154) 사이에 제2 오믹층(134A)이 배치될 수 있다.
제1 오믹층(132)은 메사 식각(Mesa etching)에 의해 노출된 제1 도전형 반도체층(122) 아래에 배치되며, 제1 스프레드층(142)을 경유하여 제1 범프(152)와 전기적으로 연결될 수 있다. 즉, 제1 오믹층(132)은 제1 범프(152)와 제1 도전형 반도체층(122) 사이에 배치될 수 있다. 또한, 제1 오믹층(132)과 제1 범프(152) 사이에 제1 스프레드층(142)이 개재되며, 제1 오믹층(132)은 제1 스프레드층(142)과 제1 도전형 반도체층(122)을 전기적으로 서로 연결시킬 수 있다. 도시된 바와 같이 제1 오믹층(132)은 제1 도전형 반도체층(122)과 접촉할 수 있다.
제2 오믹층(134A)은 제2 스프레드층(144)을 경유하여 제2 범프(154)와 전기적으로 연결될 수 있다. 즉, 제2 오믹층(134A)은 복수의 제2 범프(154)와 제2 도전형 반도체층(126) 사이에 배치될 수 있다. 또한, 제2 오믹층(134A)과 복수의 제2 범프(154) 사이에 제2 스프레드층(144)이 개재되며, 제2 오믹층(134A)은 제2 스프레드층(144)과 제2 도전형 반도체층(126)을 전기적으로 서로 연결시킬 수 있다. 도시된 바와 같이 제2 오믹층(134A)은 제2 도전형 반도체층(126)과 접촉할 수 있다.
제1 및 제2 오믹층(132, 134A) 각각은 제1 및 제2 도전형 반도체층(122, 126) 상에 양질로 성장될 수 있는 어느 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 오믹층(132, 134A) 각각은 금속으로 형성될 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.
제1 오믹층(132)은 오믹 특성을 가질 수 있으며, 제1 도전형 반도체층(122)과 오믹 접촉하는 물질을 포함할 수 있다. 또한, 제2 오믹층(134A)은 오믹 특성을 가질 수 있으며, 제2 도전형 반도체층(126)과 오믹 접촉하는 물질을 포함할 수 있다.
특히, 제2 오믹층(134A)은 투광 전도성 물질 또는 금속 물질 중 적어도 하나를 포함할 수 있다. 예를 들어, 투광 전도성 물질은 투명 전도성 산화막(TCO:Transparent Conductive Oxide)일 수 있다. 예를 들어, 투광 전도성 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 또한, 금속 물질은 알루미늄(Al), 금(Au) 또는 은(Ag) 중 적어도 하나를 포함할 수 있다.
또한, 제2 오믹층(134A)은 투명 전극(미도시) 및 반사층(미도시)을 포함할 수 있다. 투명 전극은 전술한 투광 전도성 물질로 이루어지고, 반사층은 은(Ag)과 같은 금속 물질로 구현될 수 있지만, 실시 예는 이에 국한되지 않는다. 투명 전극은 반사층과 제2 도전형 반도체층(126) 사이에 배치되고, 반사층은 투명 전극 아래에 배치될 수 있다.
한편, 제1 스프레드층(142)은 제1 오믹층(132)과 제1 범프(152) 사이에 배치될 수 있다. 제2 스프레드층(144)은 제2 오믹층(134A)과 복수의 제2 범프(154) 사이에 배치될 수 있다. 제1 및 제2 스프레드층(142, 144)은 발광 구조물(120)에서 발생하는 열에 의해 발광 구조물(120)의 저항이 증가하여 전기적인 특성이 악화될 수 있기 때문에 이를 방지하는 역할을 수행할 수 있다. 이를 위해, 제1 및 제2 스프레드층(142, 144) 각각은 전기 전도성이 우수한 물질로 이루어질 수 있다.
도 1에 도시된 발광 소자(100A)의 경우 캐리어는 제1 및 제2 범프(152, 154)를 통해 발광 구조물(120)로 공급된다. 이때, 발광 구조물(120)에서 발생된 열은 제1 및 제2 범프(152, 154)를 통해 방출될 수 있다. 이와 같이, 캐리어가 공급되는 경로와 열이 방출되는 경로가 동일하기 때문에 열이 외부로 방출되기 어려운 열화(thermal degradation) 현상이 발생할 수 있다. 특히, 활성층(124)으로부터 심자외선 파장 대역의 광을 방출시키고자 할 경우, 높은 구동 전압으로 인해 열 손실률이 더욱 높아질 수 있다.
이를 해결하기 위해, 실시 예에 의한 발광 소자(100A)는 전류 차단층(190A)을 더 포함할 수 있다. 전류 차단층(190A)은 제2 도전형 반도체층(126)과 제2 스프레드층(144) 사이에 배치된 제2 오믹층(134A)에서 최대 발열 부위(MHA:Maximum Heating Area)에 배치될 수 있다. 여기서, 최대 발열 부위(MHA)란, 발광 구조물(120)에서 복수의 제2 범프(154) 사이의 공간과 발광 구조물(120)이 기판(110)의 두께 방향(이하, '수직 방향'이라 함)으로 오버랩되는 부위를 의미할 수 있다.
실시 예의 경우, 최대 발열 영역(MHA)이란, 복수의 제2 범프(154)와 수직 방향으로 중첩되지 않은 전극층(예를 들어, 제2 오믹층(134A))의 영역을 의미할 수 있다.
전류 차단층(190A)은 수직 방향과 교차하는 방향(이하, '수평 방향'이라 함)으로 전극층(예를 들어, 제2 오믹층(134A))을 단절시키지 않고 제2 오믹층(134A)의 최대 발열 부위(MHA)에 배치될 수 있다. 전극층(예를 들어, 제2 오믹층(134A))으로 주입되는 캐리어는 전류 차단층(190A)이 배치된 영역에서 제2 도전형 반도체층(126)으로 주입이 차단될 수 있다. 즉, 전류 차단층(190A)은 전류의 주입을 차단하는 역할을 수행할 수 있다.
도 2에 도시된 후술되는 최단 거리(T)가 '0'일 경우, 제2 오믹층(134A)은 전류 차단층(190A)에 의해 수평 방향으로 단절될 수 있다. 따라서, 실시 예에 의하면, 최단 거리(T)는 0보다 클 수 있다.
도 2를 참조하면, 제2 오믹층(134A)은 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다.
제2 오믹층(134A)에서 제1 영역(A1)이란 최대 발열 부위에 속하는 영역을 의미하고, 제2 영역(A2)이란 수평 방향으로 제1 영역(A1)에 인접한 영역으로서 제2-1 및 제2-2 영역(A21, A22)을 포함할 수 있다.
또한, 전류 차단층(190A)은 제1 세그먼트(S1)를 포함할 수 있다. 제1 세그먼트(S1)는 제2 오믹층(134A)의 최대 발열 부위인 제1 영역(A1)에 배치될 수 있다.
또한, 전류 차단층(190A)의 하면보다 상면이 더 넓을 수 있다. 예를 들어, 도 2를 참조하면, 전류 차단층(190A)의 상면의 폭(WT:Width of Top)은 하면의 폭(WB:Width of Bottom)보다 더 넓을 수 있다.
도 4는 다른 실시 예에 의한 발광 소자(100B)의 단면도를 나타내고, 도 5는 도 4에 도시된 'B' 부분을 확대하여 도시한 단면도를 나타낸다.
도 1에 도시된 발광 소자(100A)와 마찬가지로, 도 4에 도시된 발광 소자(100B)는 도 3에 도시된 I-I' 선을 따라 절취한 단면도에 해당하지만, 실시 예는 이에 국한되지 않는다. 즉, 도 4에 도시된 발광 소자(100B)는 도 3에 도시된 저면도 이외에 다양한 형태의 저면도를 가질 수도 있다.
도 4에 도시된 발광 소자(100B)는 기판(110), 발광 구조물(120), 제1 및 제2 오믹층(132, 134B), 제1 및 제2 스프레드층(142, 144), 제1 범프(152), 복수의 제2 범프(154), 제1 및 제2 금속 패드(162, 164), 제1 및 제2 절연층(172, 174), 서브 마운트(180) 및 전류 차단층(190B)을 포함할 수 있다.
여기서, 도 4에 도시된 기판(110), 발광 구조물(120), 제1 오믹층(132), 제1 및 제2 스프레드층(142, 144), 제1 범프(152), 복수의 제2 범프(154), 제1 및 제2 금속 패드(162, 164), 제1 및 제2 절연층(172, 174) 및 서브 마운트(180)는 도 1에 도시된 기판(110), 발광 구조물(120), 제1 오믹층(132), 제1 및 제2 스프레드층(142, 144), 제1 범프(152), 복수의 제2 범프(154), 제1 및 제2 금속 패드(162, 164), 제1 및 제2 절연층(172, 174) 및 서브 마운트(180)와 각각 동일하므로, 동일한 참조부호를 사용하였으며 중복되는 설명을 생략한다.
도 1 및 도 2에 도시된 바와 달리, 도 4 및 도 5에 도시된 발광 소자(100B)의 경우, 전류 차단층(190B)은 제2 오믹층(134B)의 제1 영역(A1)에도 배치되고, 제1 영역(A1)으로부터 제2 영역(A2)까지 연장되어 배치될 수 있다. 즉, 전류 차단층(190B)은 최대 발열 부위(MHA)에 배치될 뿐만 아니라, 최대 발열 부위(MHA)로부터 복수의 제2 범프(154-1, 154-2)와 두께 방향으로 중첩되는 영역까지 연장되어 배치될 수 있다. 이 경우, 전류 차단층(190B)은 제1 세그먼트(S1)뿐만 아니라 제2 세그먼트를 더 포함할 수 있다. 제2 세그먼트는 제2-1 세그먼트(S21) 및 제2-2 세그먼트(S22)를 포함할 수 있다. 제2-1 및 제2-2 세그먼트(S21, S22)는 제1 세그먼트(S1)가 배치된 제2 오믹층(134B)의 제1 영역(A1)으로부터 수평 방향으로 제2 영역(A21, A22)까지 연장되는 부분이다. 제2-1 및 제2-2 세그먼트(S21, S22)는 수직 방향으로 제2-1 및 제2-2 범프(154-1, 154-2)와 각각 오버랩되는 부분이다.
이와 같이, 도 1 및 도 2에 도시된 발광 소자(100A)에서 전류 차단층(190A)은 제1 세그먼트(S1)만을 갖는 반면, 도 4 및 도 5에 도시된 발광 소자(100B)에서 전류 차단층(190B)은 제1 세그먼트(S1)뿐만 아니라 제2-1 및 제2-2 세그먼트(S21, S22)를 더 포함할 수 있다. 이를 제외하면, 도 4 및 도 5에 도시된 발광 소자(100B)는 도 1 및 도 2에 도시된 발광 소자(100A)와 각각 동일하므로, 동일한 참조부호를 사용하였으며 중복되는 설명을 생략한다.
도 1에 도시된 발광 소자(100A)에서 전류 차단층(190A)의 수평 방향으로의 폭은 제1 세그먼트(S1)의 제1 폭(W1) 즉, 최대 발열 부위(MHA)의 폭과 동일하다. 여기서, 제1 폭(W1)은 10 ㎛ 내지 90 ㎛ 예를 들어, 75 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다. 반면에, 도 4에 도시된 발광 소자(100B)에서 전류 차단층(190B)의 수평 방향으로의 폭은 제1 세그먼트(S1)의 제1 폭(W1)과 제2 세그먼트(S21, S22)의 제2 폭(W21, W22)의 총 합일 수 있다.
만일, 도 1 및 도 4에 각각 도시된 전류 차단층(190A, 190B)의 폭이 최대 발열 부위(MHA)의 폭보다 작을 경우, 제1 및 제2 범프(152, 154)에 인접한 제2 오믹층(134A, 134B)으로 전류가 집중되기 때문에 열화에 의해 발광 구조물(120) 및 제2 오믹층(134A, 134B)이 파괴되어 발광 소자(100A, 100B)의 수명이 단축되고 기계적 불량이 발생할 수 있다. 따라서, 전류 차단층(190A, 190B)의 전체 폭은 최대 발열 부위(MHA)의 폭과 동일하거나 최대 발열 부위(MHA)의 폭보다 클 수 있다.
전류 차단층(190B)의 제1 세그먼트(S1)의 제1 폭(W1)은 전술한 전류 차단층(190A)의 제1 세그먼트(S1)의 제1 폭(W1)과 동일할 수 있다.
전류 차단층(190B)의 제2-1 및 제2-2 폭(W21, W22) 각각이 25 ㎛보다 클 경우, 이론적으로 활성 영역 및 제2 오믹층(134B)에 의해 전기적으로 재결합(recombination)이 발생하는 실질적인 발광부의 면적 즉, 발광 소자의 발광 영역이 감소할 수 있다. 이로 인해, 활성층(124)에 가해지는 전류 밀도가 증가하여 동작 전압이 상승할 수 있다.
또한, 제2-1 및 제2-2 폭(W21, W22) 각각이 25 ㎛보다 클 경우, 실험적으로 도 4에 도시된 발광 소자(100B)의 전기적 특성은 도 1에 도시된 발광 소자(100A)의 전기적 특성과 유사해질 수 있다. 즉, 제2-1 및 제2-2 폭(W21, W22) 각각이 25 ㎛보다 클 경우, 도 4에 도시된 발광 소자(100B)에서의 순방향 전압 변동량(ΔVf)은 도 1에 도시된 발광 소자(100A)에서 순방향 전압 변동량(ΔVf)과 유사해질 수 있다.
또한, 제조 공차를 고려할 때, 전류 차단층(190B)의 제2-1 및 제2-2 세그먼트(S21, S22) 각각의 제2-1 및 제2-2 폭(W21, W22)은 5 ㎛보다 작게 하기 어려울 수 있다. 따라서, 제2-1 및 제2-2 폭(W21, W22) 각각은 5 ㎛ 내지 25 ㎛ 바람직하게는 15 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.
도 2 및 도 4에 도시된 전술한 발광 소자(100A, 100B)의 전류 차단층(190A, 190B)은 제1 면(SU1) 및 제2 면(SU2)을 포함할 수 있다. 제1 면(SU1)이란 제2 도전형 반도체층(126)과 접하는 면으로서 정의하고, 제2 면(SU2)이란 수직 방향으로 제2 스프레딩층(144)과 마주하는 면으로서 제1 면(SU1)의 반대측 면인 것으로 정의한다.
전류 차단층(190A, 190B)의 제2 면(SU2)으로부터 수직 방향으로 제2 스프레딩층(144)까지의 최단 거리(이하, '두께(T)'라 함)는 제2 오믹층(134A, 134B)의 구성 물질에 따라 달라지 수 있다. 여기서, 최단 거리(T)란, 전류 차단층(190A, 190B)이 수직 방향으로 제2 스프레딩층(144)와 이격된 거리를 의미하고, 전류 차단층(190A, 190B)과 제2 스프레딩층(144) 사이에 개재된 제2 오믹층(134A, 134B)의 두께를 의미할 수도 있다.
예를 들어, 제2 오믹층(134A, 134B)이 투광 전도성 물질을 포함할 경우, 전류 차단층(190A, 190B)의 제2 면(SU2)으로부터 제2 스프레딩층(144)까지의 최단 거리(T)는 1 ㎚ 내지 10 ㎚일 수 있으나, 실시 예는 이에 국한되지 않는다.
또는, 제2 오믹층(134A, 134B)이 금속 물질을 포함할 경우, 전류 차단층(190A, 190B)의 제2 면(SU2)으로부터 제2 스프레딩층(144)까지의 최단 거리(T)의 최소값은 200 ㎚일 수 있으나, 실시 예는 이에 국한되지 않는다.
도 6은 또 다른 실시 예에 의한 발광 소자(100C)의 단면도를 나타낸다.
도 1에 도시된 발광 소자(100A)와 마찬가지로, 도 6에 도시된 발광 소자(100C)는 도 3에 도시된 I-I' 선을 따라 절취한 단면도에 해당하지만, 실시 예는 이에 국한되지 않는다. 즉, 도 6에 도시된 발광 소자(100C)는 도 3에 도시된 저면도 이외에 다양한 형태의 저면도를 가질 수도 있다.
도 6에 도시된 발광 소자(100C)는 기판(110), 발광 구조물(120), 제1 및 제2 오믹층(132, 134C), 제1 및 제2 스프레드층(142, 144), 제1 범프(152), 복수의 제2 범프(154), 제1 및 제2 금속 패드(162, 164), 제1 및 제2 절연층(172, 174), 서브 마운트(180) 및 전류 차단층(190C)을 포함할 수 있다.
도 6에 도시된 기판(110), 발광 구조물(120), 제1 오믹층(132), 제1 및 제2 스프레드층(142, 144), 제1 범프(152), 복수의 제2 범프(154), 제1 및 제2 금속 패드(162, 164), 제1 및 제2 절연층(172, 174) 및 서브 마운트(180)는 도 1 또는 도 4에 도시된 기판(110), 발광 구조물(120), 제1 오믹층(132), 제1 및 제2 스프레드층(142, 144), 제1 범프(152), 복수의 제2 범프(154), 제1 및 제2 금속 패드(162, 164), 제1 및 제2 절연층(172, 174) 및 서브 마운트(180)와 각각 동일하므로, 동일한 참조부호를 사용하였으며 중복되는 설명을 생략한다.
도 1 및 도 4에 도시된 발광 소자(100A, 100B)에서 제2-1 범프(154-1)와 제2-2 범프(154-2) 사이에 걸쳐 있는 전류 차단층(190A, 190B)의 개수는 한 개이다. 이와 달리, 발광 소자(100C)에서 제2-1 범프(154-1)와 제2-2 범프(154-2) 사이에 걸쳐 있는 전류 차단층(190C)의 개수는 복수일 수 있다. 예를 들어, 도 6에 도시된 발광 소자(100C)의 전류 차단층(190C)은 제1, 제2 및 제3 전류 차단층(190-1, 190-2, 190-3)을 포함할 수 있다. 이와 같이 전류 차단층(190C)의 개수가 다름을 제외하면, 도 6에 도시된 발광 소자(100C)는 도 4에 도시된 발광 소자(100B)와 동일하므로 중복되는 설명을 생략한다.
도 6의 경우 3개의 제1, 제2 및 제3 전류 차단층(190-1, 190-2, 190-3)만이 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 전류 차단층(190C)의 개수는 3개보다 많을 수도 있고, 2개일 수도 있다.
또한, 제1 및 제3 전류 차단층(190-1, 190-3)은 제2-1 및 제2-2 범프(154)와 각각 수직 방향으로 중첩됨은 도 4에 도시된 발광 소자(100B)의 전류 차단층(190B)의 제2-1 및 제2-2 세그먼트(S21, S22)와 동일하다.
또한, 복수의 전류 차단층(190-1, 190-2, 190-3)은 제2 오믹층(134C) 내에서 등간격으로 서로 이격되어 배치될 수 있다. 즉, 제1 전류 차단층(190-1)과 제2 전류 차단층(190-2)이 수평 방향으로 이격된 거리를 제1 거리(D1)라 하고, 제2 전류 차단층(190-2)이 제3 전류 차단층(190-3)과 수평 방향으로 이격된 거리를 제2 거리(D2)라 하자. 이때, 제1 거리(D1)와 제2 거리(D2)는 동일할 수 있다. 그러나, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 제1 및 제2 거리(D1, D2)는 서로 다를 수도 있다.
또한, 전류 차단층(190A, 190B, 190C)의 제3-1, 제3-2 및 제3-3 폭(W31, W32, W33) 각각은 최대 발열 영역(MHA)의 폭(W1) 이하일 수 있으나, 실시 예는 이에 국한되지 않는다. 또한, 도 6에 도시된 제1, 제2 및 제3 전류 차단층(190-1, 190-2, 190-3) 각각의 제3-1, 제3-2 및 제3-3 폭(W31, W32, W33)은 서로 동일할 수도 있고 서로 다를 수도 있다.
한편, 실시 예에 의하면, 전류 차단층(190A, 190B, 190C)은 공기를 포함할 수 있다. 또는, 전류 차단층(190A, 190B, 190C)은 제2 도전형 반도체층(126)과 쇼트키 접촉(schottky contact)하는 물질을 포함할 수도 있다. 또는, 전류 차단층(190A, 190B, 190C)은 플라즈마 데미지(plasma damage)에 의한 표면 결함(surface defect), 표면 전하(surface charge), 페르미 레벨(Fermi-level) 피닝(pinning) 등의 현상으로 형성될 수 있다 이 경우, 전류 차단층(190A, 190B, 190C)은 아르곤(Ar), 플루오르(F) 또는 산소(O) 원자 중 적어도 하나를 포함할 수 있다. 또는, 전류 차단층(190A, 190B, 190C)은 산화물이나 질화물과 같은 절연 물질을 포함할 수도 있다.
또한, 전류 차단층(190A, 190B, 190C)이 유전체로 사용될 경우, 정전기 방전(ESD:Electrostatic discharge) 불량이 개선될 수 있다.
그러나, 실시 예는 전술한 전류 차단층(190A, 190B, 190C)의 물질에 국한되지 않는다. 즉, 전류 차단층(190A, 190B, 190C)이 전류를 차단하는 특성(또는, 논 오믹(non-ohmic)의 특성)을 가질 수만 있다면, 전류 차단층(190A, 190B, 190C)은 다양한 물질을 포함할 수 있다.
이하, 비교 례에 의한 발광 소자와 실시 예에 의한 발광 소자(100A, 100B, 100C)의 전기적 및 광학적 특성을 첨부된 도면을 참조하여 다음과 같이 설명한다. 또한, 이하의 설명에서, 제2-1 범프(152-1) 및 제2-2 범프(152-2) 각각의 폭(WB1, WB2)은 120 ㎛인 것으로 가정하지만, 실시 예는 이에 국한되지 않으며 120 ㎛보다 작거나 큰 경우에도 아래의 설명은 변형되어 적용될 수 있음은 물론이다.
도 7a 및 도 7b는 제1 및 제2 비교 례에 의한 발광 소자(10A, 10B)의 단면도를 나타낸다. 도 7a 및 도 7b에 도시된 제1 및 제2 비교 례에 의한 발광 소자(10A, 10B)는 도 2에 도시된 'A' 부분(또는, 도 5에 도시된 'B' 부분)에 대응하는 부분이다.
도 7a 및 도 7b에 각각 도시된 제1 및 제2 비교 례에 의한 발광 소자(10A, 10B)에서, 실시 예에 의한 발광 소자(100A, 100B)와 동일한 부분에 대해서는 동일한 참조부호를 사용하였으며, 이에 대해 중복되는 설명을 생략한다. 즉, 제2 오믹층(134D, 134E)의 구조가 다름을 제외하면, 도 7a 및 도 7b에 각각 도시된 제1 및 제2 비교 례에 의한 발광 소자(10A, 10B)는 실시 예에 의한 발광 소자(100A, 100B, 100C)와 동일하다.
도 7a에 도시된 제1 비교 례에 의한 발광 소자(10A)에서, 제2 오믹층(134D)은 실시 예서와 같은 전류 차단층(190A, 190B, 190C)을 갖지 않는다.
또한, 도 7b에 도시된 제2 비교 례에 의한 발광 소자(10B)에서 제2 오믹층(134E)은 전류 차단층(194)을 갖지만, 실시 예에 의한 발광 소자(100A, 100B, 100C)와 달리 전류 차단층(194)의 제2 면(SU2)은 제2 스프레딩층(144)과 접촉한다. 즉, 최단 거리(T)는 '0'이다. 또한, 실시 예에 의한 발광 소자(100B)의 전류 차단층(190B)과 달리, 도 7b에 도시된 제2 오믹층(134E)에서 전류 차단층(194)의 폭은 최대 발열 부위(MHA)의 폭과 동일하다.
도 8은 시간의 경과(aging time)에 따른 비교 례에 의한 발광 소자 및 실시 예에 의한 발광 소자(100A, 100B)의 순방향 전압 변동량(ΔVf)을 나타내는 그래프로서, 횡축은 시간의 경과(aging time)를 나타내고, 종축은 순방향 전압 변동량(ΔVf)을 % 단위로 나타낸다.
일반적으로 플립 칩 본딩형 발광 소자(10A, 10B, 100A, 100B, 100C)에서 발생된 열은 주로 제2 범프(154)를 통해 방출된다. 이때, 발광 소자(10A, 10B, 100A, 100B, 100C)에서 제2 범프(154)로부터 거리가 먼 부분일수록 열의 방출이 용이하지 않아 신뢰성 저하의 원인이 될 수 있다.
도 7a에 도시된 제1 비교 례에 의한 발광 소자(10A)의 경우, 제2 범프(154:154-1, 154-2)를 통해 전류가 흐름과 동시에 열이 방출되므로, 제2 오믹층(134D)에서 제2 범프(154)와 수직방향으로 중첩되지 않은 최대 발열 부위(MHA)에서 열의 방출이 용이하지 않아 열화 현상이 발생할 수 있다. 이로 인해, 도 8에 예시된 바와 같이, 제1 비교 례에 의한 발광 소자(10A)의 순방향 전압 변동량(ΔVf)(202)은 시간이 경과할수록 크게 변함을 알 수 있다. 특히, 활성층에서 심자외선 파장 대역의 광을 방출한다면, 발광 소자(10A)의 높은 구동 전압으로 인해, 제2 오믹층(134D)에서 열화가 발생되어 도 8에 도시된 바와 같이 순방향 전압 변동량(ΔVf)이 크게 변할 수 있다. 이와 같이 시간이 경과함에 따라 순방향 전압 변동량(ΔVf)이 크게 변할 경우 동작 전압이 저하되고 단락(short)성 불량이 야기될 수도 있어, 발광 소자(10A)의 수명이 단축될 수 있다.
반면에, 도 7b에 도시된 바와 같이 발광 소자(10B)가 전류 차단층(194)을 포함할 경우, 순방향 전압 변동량(ΔVf)(204)은 순방향 전압 변동(ΔVf)(202)보다 그 변화폭이 상대적으로 개선됨을 알 수 있다. 즉, 동작 전압의 초기치(VO)와 시간이 경과함에 따른 동작 전압 값(V) 간의 순방향 전압 변동량(ΔVf)이 안정적으로 될 수 있다. 이는, 최대 발열 부위(MHA)에 전류 차단층(194)를 배치하여 제1 오믹층(134E)을 수평 방향으로 복수 개로 분리함으로써, 발광 소자(10B)의 열 방출이 원할해지기 때문이다. 즉, 도 7a에 도시된 제1 비교 례의 발광 소자(10A)의 경우보다, 도 7b에 도시된 제2 비교 례에 의한 발광 소자(10B)의 경우 순방향 전압 변동(ΔVf)(204)의 량이 적어진다.
그러나, 도 7b에 도시된 바와 같이, 전류 차단층(194)이 배치되어 있다고 하더라도, 전류 차단층(194)의 제2 면(SU2)이 제2 스프레딩층(144)에 접촉할 경우, 제2 오믹층(134E)이 전류 차단층(194)에 의해 서로 수평 방향으로 단절(또는, 양분)됨으로 인해 전류가 균일하게 전달되기 어려울 수 있다.
반면에, 도 1에 도시된 바와 같이, 전류 차단층(190A)의 제2 면(SU2)이 제2 스프레딩층(144)과 수직 방향으로 이격되어 형성될 경우, 제2 스프레딩층(144)을 통해 주입된 정공이 제2 오믹층(134A)에 전기적으로 균일하게 전달될 수 있다. 또한, 제2 도전형 반도체층(126)과 제2 오믹층(134A) 사이에만 전류 차단층(190A)이 배치될 경우 전기적으로 유리할 수 있다. 따라서, 시간이 경과함에 따라 순방향 전압 변동(ΔVf)의 량(205)은 제2 비교 례에 의한 발광 소자(10B)(204)보다 일 실시 예에 의한 발광 소자(100A)가 더 적다.
또한, 도 1에 도시된 발광 소자(100A)와 달리, 제2-1 및 제2-2 범프(154)와 수직 방향으로 중첩되도록 도 4에 도시된 전류 차단층(190B)이 제2 세그먼트(S21, S22)를 더 포함하거나 도 6에 도시된 전류 차단층(190C)이 제1 및 제3 전류 차단층(190-1, 190-3)을 더 포함할 경우, 시간이 경과함에 따라 순방향 전압 변동량(ΔVf)(206)은 일 실시 예에 의한 발광 소자(100A)(205)보다 더 적어진다. 그 이유는 다음과 같다.
비열 특성이 다른 경우에는 수직 방향으로의 열 흐름이 주도적이지만, 발광 소자에 적용되는 금속의 경우 비열의 차이가 거의 없다고 볼 수 있다. 즉, 제2 오믹층(134B, 134C)에서 발생한 열은 수직 방향으로의 흐름이 주도적이기는 하지만, 수평 방향으로의 열 퍼짐 현상이 존재한다. 이를 고려할 때, 도 4에 도시된 바와 같이 전류 차단층(190B)이 제2 세그먼트(S21, S22)를 더 포함하거나 도 6에 도시된 바와 같이 전류 차단층(190C)이 제1 및 제3 전류 차단층(190-1, 190-3)을 더 포함할 경우, 열에 의한 금속 성분의 부식이나 산화 현상이 발생하지 않아 열에 의한 오믹층(134B, 134C)의 변형을 막을 수 있기 때문이다.
결국, 도 8에 도시된 바와 같이, 순방향 전압 변동(ΔVf)의 량이 적어질수록 전류 크라우딩(current crowding) 혹은 열적 크라우딩(thermal crowdin)에 의해 야기될 수 있는 제2 도전형 반도체층(126)과 제2 오믹층(134A, 134B, 134C)에서의 저항의 증가와 같은 물성 변화가 작아진다. 이로 인해 발광 소자(100A, 100B, 100C)의 수명이 증가할 수 있다.
도 9는 제3 비교 례에 의한 발광 소자(10C)의 단면도를 나타낸다.
도 9에 도시된 제3 비교 례에 의한 발광 소자(10C)는 기판(10), 발광 구조물(20), 제1 오믹층(32), 제2-1 오믹층(34-1), 제2-2 오믹층(34-2), 제1 스프레드층(42), 제2-1 스프레드층(44-1), 제2-2 스프레드층(44-2), 제1 범프(52), 제2-1 범프(54-1), 제2-2 범프(54-2), 제1 금속 패드(62), 제2 금속 패드(64), 제1 절연층(72), 제2 절연층(74) 및 서브 마운트(80)를 포함한다. 또한, 발광 구조물(20)은 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)을 포함할 수 있다.
도 8에 도시된 기판(10), 발광 구조물(20), 제1 오믹층(32), 제1 스프레드층(42), 제1 범프(52), 제2 범프(54), 제1 금속 패드(62), 제2 금속 패드(64), 제1 절연층(72), 제2 절연층(74) 및 서브 마운트(80)는 도 1에 도시된 기판(110), 발광 구조물(120), 제1 오믹층(132), 제1 스프레드층(142), 제1 범프(152), 제2 범프(54), 제1 금속 패드(162), 제2 금속 패드(164), 제1 절연층(172), 제2 절연층(174) 및 서브 마운트(180)에 각각 해당하며 동일한 기능을 수행하므로 이들에 대한 중복되는 설명은 생략한다.
도 1에 도시된 발광 소자(100A)와 도 9에 도시된 제3 비교 례에 의한 발광 소자(10C)의 차이점은 다음과 같다.
도 1에 도시된 발광 소자(100A)의 경우, 제2 오믹층(134A)에 전류 차단층(190A)이 배치된 반면, 도 9에 도시된 제3 비교 례에 의한 발광 소자(10C)의 경우 메사 식각에 의해 형성된 리세스(R:Recess)에 의해 분할된 제2-1 오믹층(34-1) 및 제2-2 오믹층(34-2)이 존재한다. 또한, 도 1에 도시된 발광 소자(100A)의 경우 제2 스프레드층(144)은 분할되지 않은 반면, 도 8에 도시된 발광 소자(10C)의 경우 리세스(R)에 의해 분할된 제2-1 스프레드층(44-1) 및 제2-2 스프레드층(44-2)이 존재한다.
도 10a 내지 도 10c는 비교 례에 의한 발광 소자와 실시 예에 의한 발광 소자 각각의 회로 결선도를 나타낸다.
만일, 도 7a에 도시된 바와 같이, 발광 소자(10A)가 전류 차단층을 포함하지 않을 경우, 도 10a에 도시된 바와 같이 하나의 발광 다이오드(D0)로서 동작한다. 이 경우, 발광 다이오드(D0)로부터 열이 방출되는 경로와 제1 도전형 캐리어가 공급되는 경로가 모두 제2 범프(154)를 통해서이므로, 전술한 바와 같이 열화에 의해 열 방출이 악화될 수 있다.
이러한 열 방출을 해소하기 위해, 도 9에 도시된 바와 같이 병렬 구조로 발광 소자(10C)를 구현할 경우, 이 발광 소자(10C)는 도 10b에 도시된 바와 같이 병렬 연결된 2개의 발광 다이오드(D1, D2)로서 동작한다. 이 경우, 도 7a에 도시된 제1 비교 례에 의한 발광 소자(10A)보다 열 방출이 개선될 수 있으나, 저항의 구성으로 인해 동작 전압이 상승할 수 밖에 없다. 게다가, 발광 다이오드(D1, D2) 각각에 주입되는 정전류가 동일하기 위해서는 발광 구조물(20)에 존재하는 발광 다이오드(D1, D2)의 면 저항이 동일해야 한다. 그렇지 않을 경우, 2개의 발광 다이오드(D1, D2) 중에서 하나가 파괴될 경우 다른 하나의 발광 다이오드로 과전류가 주입되어 연쇄적으로 파괴될 수 있는 문제점이 있다. 이와 같이, 도 9 및 도 10b에 도시된 제3 비교 례에 의한 발광 소자(10C)의 경우, 회로의 파괴가 발생할 수 있을 뿐만 아니라 소비 전력이 증가하고 전류 주입 효율이 감소할 수 있다.
반면에, 도 1, 도 4 및 도 6에 도시된 실시 예에 의한 발광 소자(100A, 100B, 100C)의 경우 전류 차단층(190A, 190B, 190C)을 포함함으로써, 도 10c에 도시된 바와 같이 2개의 발광 다이오드(D1, D2)로서 동작함은 도 9에 도시된 발광 소자(10C)와 같다. 이때, 실시 예에 의한 발광 소자(100A, 100B, 100C)에서, 발광 구조물(120)에 존재하는 발광 다이오드(D1, D2)의 면 저항이 동일하지 않다고 하더라도, 제2 스프레드층(144)이 분리되어 있지 않으므로 캐리어의 주입은 제2 스프레드층(144)을 통해 이루어질 수 있다. 즉, 제2 스프레드층(144)은 도 10c에 도시된 별도의 발광 다이오드(D3)로서 역할을 수행할 수 있다. 따라서, 전술한 면 저항이 동일하지 않을 때 발광 다이오드(D1, D2) 중에서 상대적으로 저항이 낮은 발광 다이오드로 과전류가 주입되지 않으며, 2개의 발광 다이오드(D1, D2) 중에서 하나의 다이오드가 파괴되면 나머지 다이오드들에 과전류가 주입되어 연쇄 파괴 현상이 해소될 수 있다.
즉, 도 10c에 도시된 실시 예에 의한 발광 소자(100A, 100B, 100C)의 경우, 도 10b에 도시된 바와 같은 병렬 구조의 발광 소자(10C)에서 발생 가능한 과전류 주입 및 연쇄적인 작동 불량 현상이 방지될 수 있고, 도 10a에 도시된 바와 같은 발광 소자(10A)에서 열 방출의 어려움이 개선될 수 있다. 따라서, 실시 예에 의한 발광 소자(100A, 100B, 100C)는 도 10a에 도시된 직렬 구조와 도 10b에 도시된 병렬 구조의 복합체 구조를 가짐으로써, 열 방출이 원할히 이루어질 수 있고, 열화가 방지되어 신뢰성이 개선될 수 있다.
도 11은 일 실시 예에 의한 발광 소자 패키지(300)의 단면도를 나타낸다.
도 11을 참조하면, 발광 소자 패키지(300)는 발광 소자(100A), 패키지 몸체(310), 제1 및 제2 리드 프레임(322, 324), 제3 절연층(330), 몰딩 부재(340), 제1 및 제2 와이어(352, 354)를 포함할 수 있다.
여기서, 발광 소자(100A)는 도 1에 도시된 발광 소자(100A)에 해당하지만, 도 4 또는 도 6에 도시된 발광 소자(100B, 100C)가 도 1에 도시된 발광 소자(100A) 대신에 도 11에 도시된 바와 같은 패키지 형태로 배치될 수 있다.
도 11에 도시된 패키지 몸체(310)는 캐비티(C:Cavity)를 형성할 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 패키지 몸체(310)는 제1 및 제2 리드 프레임(322, 324)과 함께 캐비티(C)를 형성할 수 있다. 즉, 캐비티(C)는 패키지 몸체(310)의 측면(312)과 제1 및 제2 리드 프레임(322, 324)의 각 상부면에 의해 정의될 수 있다. 그러나, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 도 11에 도시된 바와 달리, 패키지 몸체(310)만으로 캐비티(C)를 형성할 수도 있다. 또는, 상부면이 평평한 패키지 몸체(310) 위에 격벽(barrier wall)(미도시)이 배치되고, 격벽과 패키지 몸체(310)의 상부면에 의해 캐비티가 정의될 수도 있다. 패키지 몸체(310)는 EMC(Epoxy Molding Compound) 등으로 구현될 수 있으나, 실시 예는 패키지 몸체(310)의 재질에 국한되지 않는다. 발광 소자(100A)는 캐비티(C)의 내부에 배치될 수 있다.
제1 및 제2 리드 프레임(322, 324)은 수평 방향으로 서로 이격되어 배치될 수 있다. 제1 및 제2 리드 프레임(322, 324) 각각은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 제1 및 제2 리드 프레임(322, 324) 각각의 물질의 종류에 국한되지 않는다. 제1 및 제2 리드 프레임(322, 324)을 전기적으로 분리시키기 위해, 제1 및 제2 리드 프레임(322, 324) 사이에는 제3 절연층(330)이 배치될 수도 있다.
또한, 패키지 몸체(310)가 도전형 물질 예를 들면 금속 물질로 이루어질 경우, 제1 및 제2 리드 프레임(322, 324)은 패키지 몸체(310)의 일부일 수도 있다. 이 경우에도, 제1 및 제2 리드 프레임(322, 324)을 형성하는 패키지 몸체(310)는 제3 절연층(330)에 의해 서로 전기적으로 분리될 수 있다.
또한, 제1 및 제2 도전형 반도체층(122, 126)과 제1 및 제2 범프(152, 154)를 통해 각각 연결된 제1 및 제2 금속 패드(162, 164)는 제1 및 제2 와이어(352, 354)를 통해 제1 및 제2 리드 프레임(322, 324)에 각각 전기적으로 연결될 수 있다.
몰딩 부재(340)는 예를 들어 실리콘(Si)으로 구현될 수 있으며, 형광체를 포함하므로 발광 소자(100A)에서 방출된 광의 파장을 변화시킬 수 있다. 형광체로는 발광 소자(100A)에서 발생된 빛을 백색광으로 변환시킬 수 있는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 파장변환수단인 형광물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 국한되지 않는다.
YAG 및 TAG계 형광물질에는 (Y, Tb, Lu, Sc, La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택하여 사용가능하며, Silicate계 형광물질에는 (Sr, Ba, Ca, Mg)2SiO4: (Eu, F, Cl) 중에서 선택 사용 가능하다.
또한, Sulfide계 형광물질에는 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중에서 선택하여 사용가능하며, Nitride계 형광체는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16, 여기서 M 은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3, 형광체 성분 중에서 선택하여 사용 할 수 있다.
적색 형광체로는, N(예,CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 형광체를 사용할 수 있다. 이러한 질화물계 적색 형광체는 황화물(Sulfide)계 형광체보다 열, 수분 등의 외부 환경에 대한 신뢰성이 우수할 뿐만 아니라 변색 위험이 작다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지는 표시 장치, 지시 장치, 조명 장치에 적용될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
발명의 실시를 위한 형태는 전술한 "발명의 실시를 위한 최선의 형태"에서 충분히 설명되었다.
실시 예에 따른 발광 소자는 표시 장치, 지시 장치, 램프나 헤드 램프 또는 가로등 같은 조명 장치에 적용될 수 있다.

Claims (20)

  1. 기판;
    상기 기판 아래에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 기판에 대향하여 배치된 서브 마운트;
    상기 서브 마운트 위에 서로 이격되어 배치된 제1 및 제2 금속 패드;
    상기 제1 금속 패드 위에 배치된 제1 범프;
    상기 제2 금속 패드 위에 서로 이격되어 배치된 복수의 제2 범프;
    상기 제1 도전형 반도체층과 상기 제1 범프 사이에 배치된 제1 오믹층;
    상기 제2 도전형 반도체층과 상기 복수의 제2 범프 사이에 배치된 제2 오믹층;
    상기 제1 오믹층과 상기 제1 범프 사이에 배치된 제1 스프레드층;
    상기 제2 오믹층과 상기 복수의 제2 범프 사이에 배치된 제2 스프레드층; 및
    상기 복수의 제2 범프 사이의 공간과 상기 발광 구조물의 두께 방향으로 오버랩되는 상기 제2 오믹층의 최대 발열 부위에서 상기 제2 오믹층을 상기 두께 방향과 교차하는 수평방향으로 단절시키기 않고 배치되는 전류 차단층을 포함하는 발광 소자.
  2. 제1 항에 있어서, 상기 제2 오믹층은
    상기 최대 발열 부위에 해당하는 제1 영역; 및
    상기 발광 구조물의 두께 방향과 교차하는 수평 방향으로 상기 제1 영역에 인접한 제2 영역을 포함하는 발광 소자.
  3. 제2 항에 있어서, 상기 전류 차단층은 상기 제1 영역으로부터 상기 제2 영역까지 연장되어 배치된 발광 소자.
  4. 제2 항에 있어서, 상기 전류 차단층은
    상기 최대 발열 부위인 상기 제1 영역에 배치된 제1 세그먼트를 포함하는 발광 소자.
  5. 제4 항에 있어서, 상기 전류 차단층은
    상기 제1 세그먼트로부터 상기 제2 영역까지 연장되고, 상기 발광 구조물의 두께 방향으로 상기 복수의 제2 범프와 오버랩되는 제2 세그먼트를 더 포함하는 발광 소자.
  6. 제1 항에 있어서, 상기 전류 차단층의 폭은 상기 최대 발열 부위의 폭 이상인 발광 소자.
  7. 제1 항에 있어서, 상기 전류 차단층은
    상기 제2 도전형 반도체층과 접하는 제1 면; 및
    상기 발광 구조물의 두께 방향으로 상기 제2 스프레딩층과 마주하고 상기 제1 면의 반대측인 제2 면을 포함하는 발광 소자.
  8. 제7 항에 있어서, 상기 제2 오믹층은 투광 전도성 물질을 포함하고, 상기 전류 차단층의 상기 제2 면으로부터 상기 제2 스프레딩층까지의 최단 거리는 1 ㎚ 내지 10 ㎚인 발광 소자.
  9. 제7 항에 있어서, 상기 제2 오믹층은 금속 물질을 포함하고, 상기 전류 차단층의 상기 제2 면으로부터 상기 제2 스프레딩층까지의 최단 거리는 200 ㎚ 이상인 발광 소자.
  10. 제1 항에 있어서, 상기 전류 차단층은 공기를 포함하거나, 상기 제2 도전형 반도체층과 쇼트키 접촉하는 물질을 포함하거나, 플라즈마 데미지에 의해 형성된 발광 소자.
  11. 제1 항에 있어서, 상기 전류 차단층은 절연 물질을 포함하는 발광 소자.
  12. 제1 항에 있어서, 상기 활성층은 심자외선 파장 대역의 광을 방출하는 발광 소자.
  13. 제1 항에 있어서, 상기 전류 차단층은 상기 복수의 제2 범프 사이에 걸쳐 상기 수평 방향으로 배치된 복수의 전류 차단층을 포함하는 발광 소자.
  14. 제13 항에 있어서, 상기 복수의 전류 차단층은 등간격으로 이격되어 배치된 발광 소자.
  15. 제13 항에 있어서, 상기 복수의 전류 차단층의 상기 수평 방향의 폭은 서로 동일한 발광 소자.
  16. 서로 대향하여 배치된 기판 및 서브 마운트;
    상기 서브 마운트 위에 서로 이격되어 배치된 복수의 금속 패드;
    상기 기판과 상기 서브 마운트 사이에 배치된 발광 구조물;
    상기 발광 구조물과 상기 복수의 금속 패드 사이에 배치된 복수의 범프;
    상기 발광 구조물과 상기 복수의 범프 사이에 배치된 전극층; 및
    상기 복수의 범프 사이의 공간과 상기 발광 구조물의 두께 방향으로 중첩되는 상기 전극층의 최대 발열 부위에서 상기 전극층을 상기 두께 방향과 교차하는 방향으로 단절시키지 않고 배치된 전류 차단층을 포함하는 발광 소자.
  17. 제16 항에 있어서, 상기 전극층은
    상기 발광 구조물과 상기 복수의 범프 사이에 배치된 오믹층; 및
    상기 오믹층과 상기 복수의 범프 사이에 배치된 스프레드층을 포함하고,
    상기 전류 차단층은 상기 오믹층에 배치된 발광 소자.
  18. 제17 항에 있어서, 상기 발광 구조물은
    상기 기판 아래에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 아래에 배치된 활성층; 및
    상기 활성층의 아래에 배치된 제2 도전형 반도체층을 포함하는 발광 소자.
  19. 제18 항에 있어서, 상기 오믹층은 제1 및 제2 오믹층을 포함하고, 상기 스프레드층은 제1 및 제2 스프레드층을 포함하고, 상기 복수의 금속 패드는 제1 및 제2 금속 패드를 포함하고,
    상기 복수의 범프는
    상기 제1 스프레드층과 상기 제1 금속 패드 사이에 배치된 제1 범프; 및
    상기 제2 스프레드층과 상기 제2 금속 패드 사이에 배치된 복수의 제2 범프를 포함하고,
    상기 전류 차단층은 상기 제2 오믹층에 위치한 상기 최대 발열 부위에 배치된 발광 소자.
  20. 제19 항에 있어서, 상기 전류 차단층은 상기 최대 발열 부위로부터 상기 복수의 제2 범프와 상기 두께 방향으로 중첩되는 영역까지 연장되어 배치된 발광 소자.
PCT/KR2017/000179 2016-01-07 2017-01-06 발광 소자 WO2017119754A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780006154.3A CN108701739B (zh) 2016-01-07 2017-01-06 发光器件
JP2018535275A JP6967292B2 (ja) 2016-01-07 2017-01-06 発光素子
US16/068,557 US10541351B2 (en) 2016-01-07 2017-01-06 Light emitting diode having a current blocking layer
EP17736126.8A EP3401965B1 (en) 2016-01-07 2017-01-06 Light emitting diode device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0001833 2016-01-07
KR1020160001833A KR102465406B1 (ko) 2016-01-07 2016-01-07 발광 소자

Publications (1)

Publication Number Publication Date
WO2017119754A1 true WO2017119754A1 (ko) 2017-07-13

Family

ID=59273846

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/000179 WO2017119754A1 (ko) 2016-01-07 2017-01-06 발광 소자

Country Status (6)

Country Link
US (1) US10541351B2 (ko)
EP (1) EP3401965B1 (ko)
JP (1) JP6967292B2 (ko)
KR (1) KR102465406B1 (ko)
CN (1) CN108701739B (ko)
WO (1) WO2017119754A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190288171A1 (en) * 2016-12-07 2019-09-19 Nikkiso Co., Ltd. Optical semiconductor apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380932A (zh) * 2020-03-10 2021-09-10 隆达电子股份有限公司 覆晶式发光二极管的结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060054089A (ko) * 2004-10-20 2006-05-22 아리마 옵토일렉트로닉스 코포레이션 다층 코팅으로 형성한 플립칩 전극 발광 소자
JP2006147630A (ja) * 2004-11-16 2006-06-08 Matsushita Electric Works Ltd 半導体装置およびその評価方法
JP2012064759A (ja) * 2010-09-16 2012-03-29 Showa Denko Kk 半導体発光装置、半導体発光装置の製造方法
KR20150054357A (ko) * 2013-11-12 2015-05-20 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20150146161A (ko) * 2014-06-23 2015-12-31 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6903376B2 (en) 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
KR100631840B1 (ko) 2004-06-03 2006-10-09 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
US7989834B2 (en) * 2008-04-30 2011-08-02 Lg Innotek Co., Ltd. Light emitting device and method for manufacturing the same
DE102008039360B4 (de) * 2008-08-22 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
TWI373153B (en) 2008-09-22 2012-09-21 Ind Tech Res Inst Light emitting diode, and package structure and manufacturing method therefor
JP5237854B2 (ja) 2009-02-24 2013-07-17 パナソニック株式会社 発光装置
JP5608340B2 (ja) * 2009-05-19 2014-10-15 パナソニック株式会社 半導体発光素子
JP5719110B2 (ja) * 2009-12-25 2015-05-13 日亜化学工業株式会社 発光素子
KR101014155B1 (ko) * 2010-03-10 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
EP2439793B1 (en) * 2010-10-11 2016-03-16 LG Innotek Co., Ltd. Light emitting device and lighting instrument including the same
KR101756333B1 (ko) * 2010-10-12 2017-07-11 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR102319734B1 (ko) * 2014-10-23 2021-11-01 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 포함하는 발광 소자 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060054089A (ko) * 2004-10-20 2006-05-22 아리마 옵토일렉트로닉스 코포레이션 다층 코팅으로 형성한 플립칩 전극 발광 소자
JP2006147630A (ja) * 2004-11-16 2006-06-08 Matsushita Electric Works Ltd 半導体装置およびその評価方法
JP2012064759A (ja) * 2010-09-16 2012-03-29 Showa Denko Kk 半導体発光装置、半導体発光装置の製造方法
KR20150054357A (ko) * 2013-11-12 2015-05-20 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20150146161A (ko) * 2014-06-23 2015-12-31 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3401965A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190288171A1 (en) * 2016-12-07 2019-09-19 Nikkiso Co., Ltd. Optical semiconductor apparatus
US10847699B2 (en) * 2016-12-07 2020-11-24 Nikkiso Co., Ltd. Optical semiconductor apparatus

Also Published As

Publication number Publication date
EP3401965A1 (en) 2018-11-14
KR20170082719A (ko) 2017-07-17
EP3401965B1 (en) 2024-05-01
EP3401965A4 (en) 2019-02-27
KR102465406B9 (ko) 2023-04-12
US10541351B2 (en) 2020-01-21
US20190027647A1 (en) 2019-01-24
KR102465406B1 (ko) 2022-11-09
CN108701739B (zh) 2021-07-30
JP6967292B2 (ja) 2021-11-17
CN108701739A (zh) 2018-10-23
JP2019501533A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2016089052A1 (ko) 발광 모듈
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2016190664A1 (ko) 발광소자
WO2014065571A1 (ko) 발광소자
WO2016153214A1 (ko) 발광 소자 및 발광 소자 패키지
WO2017014512A1 (ko) 발광 소자
WO2014046527A1 (ko) 발광소자
WO2013183888A1 (ko) 발광소자
WO2014058224A1 (ko) 발광소자
WO2017014580A1 (ko) 발광 소자 패키지
WO2016190665A1 (ko) 발광소자
WO2014010816A1 (en) Light emitting device, and method for fabricating the same
WO2016032134A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2015199388A1 (ko) 발광소자
WO2017119730A1 (ko) 발광 소자
WO2017034346A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈
WO2016052898A1 (ko) 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2017119754A1 (ko) 발광 소자
WO2014021651A1 (ko) 발광 소자
WO2016114541A1 (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17736126

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018535275

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017736126

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017736126

Country of ref document: EP

Effective date: 20180807