WO2017107268A1 - 互补金属氧化物半导体器件及其制备方法 - Google Patents

互补金属氧化物半导体器件及其制备方法 Download PDF

Info

Publication number
WO2017107268A1
WO2017107268A1 PCT/CN2016/070916 CN2016070916W WO2017107268A1 WO 2017107268 A1 WO2017107268 A1 WO 2017107268A1 CN 2016070916 W CN2016070916 W CN 2016070916W WO 2017107268 A1 WO2017107268 A1 WO 2017107268A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal
type
oxide semiconductor
metal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2016/070916
Other languages
English (en)
French (fr)
Inventor
曾勉
萧祥志
张盛东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US14/917,004 priority Critical patent/US9887242B2/en
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of WO2017107268A1 publication Critical patent/WO2017107268A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers

Definitions

  • the present invention relates to the field of semiconductors, and in particular to a complementary metal oxide semiconductor device and a method of fabricating the same.
  • Complementary Metal Oxide Semiconductor (COMS) devices are based on P-channel Metal Oxide Semiconductor (PMOS) and N-channel Metal Oxide Semiconductor (NMOS).
  • the CMOS device is the most basic circuit structure of a driver chip in a liquid crystal display (LCD).
  • a driver chip and a substrate are separate designs that are not integrated, which makes the manufacturing cost of the LCD high and it is difficult to achieve a slim and light design. If the driver chip can be directly mounted on the substrate, this is undoubtedly a great improvement for display devices such as LCDs.
  • the low temperature poly-silicon (LTPS) technology is generally used to prepare the COMS device onto the substrate, which has a certain progress compared to the driving chip and the substrate separation design.
  • the LTPS technology separately prepares the PMOS and NMOS semiconductor layers in the CMOS device, and the preparation process includes a relatively complicated process flow such as laser annealing, doping, and particle implantation, and thus the cost is high.
  • the present invention provides a complementary metal oxide semiconductor device, the complementary metal oxide semiconductor device comprising:
  • the substrate including opposite first and second surfaces;
  • An insulating layer disposed on the first metal layer and not covering the first surface of the first metal layer;
  • a first type of metal oxide semiconductor layer disposed on the insulating layer and disposed corresponding to the first metal layer;
  • first metal portion a first metal portion, a second metal portion, and a third metal portion respectively disposed on the insulating layer, the first metal portion and the second metal portion being spaced apart from each other in the first type of metal oxide semiconductor Both sides of the layer are in contact with the first type of metal oxide semiconductor layer, and the second metal portion is disposed between the first metal portion and the third metal portion, wherein the first metal portion
  • the second metal portion and the third metal portion are defined as a second metal layer
  • the second type of organic semiconductor layer is disposed at a gap between the second metal portion and the third metal portion, and a second metal portion adjacent to the gap and the third On the metal part;
  • a passivation layer a first type of metal oxide semiconductor disposed between the first metal portion, the second metal portion, and the third metal portion, and between the first metal portion and the second metal portion a layer, and the second type of organic semiconductor layer;
  • a third metal layer is disposed on the passivation layer and disposed corresponding to the second type of organic semiconductor layer.
  • the complementary metal oxide semiconductor device further comprises:
  • a first etch barrier layer a first via hole is disposed on the first etch barrier layer, and the first etch barrier layer is disposed between the first metal portion and the first type metal oxide semiconductor layer, A metal portion is connected to the first type of metal oxide semiconductor layer through the first via hole.
  • the complementary metal oxide semiconductor device further comprises:
  • a second etch barrier layer a second via hole is disposed on the second etch barrier layer, and the second etch barrier layer is disposed between the second metal portion and the first type metal oxide semiconductor layer The second metal portion is connected to the first type of metal oxide semiconductor layer through the second via.
  • the first type of metal oxide semiconductor layer is an N-type metal oxide semiconductor layer
  • the second type of organic semiconductor layer is a P-type organic semiconductor layer
  • the first type of metal oxide semiconductor layer is P-type A metal oxide semiconductor layer
  • the second type of organic semiconductor layer being an N-type organic semiconductor layer.
  • the first type of metal oxide semiconductor layer is an N-type metal oxide semiconductor layer
  • the first type of metal oxide semiconductor layer is IGZO or ITZO.
  • the invention also provides a method for preparing a complementary metal oxide semiconductor device, the method for preparing the complementary metal oxide semiconductor device comprising:
  • the substrate comprising opposite first and second surfaces
  • first metal portion Forming a first metal portion, a second metal portion, and a third metal portion spaced apart from each other on the insulating layer, the first metal portion and the second metal portion being spaced apart from each other in the first type of metal oxide semiconductor Both sides of the layer are in contact with the first type of metal oxide semiconductor layer, and the second metal portion is disposed between the first metal portion and the third metal portion, wherein the first metal portion
  • the second metal portion and the third metal portion are defined as a second metal layer
  • a third metal layer disposed on the passivation layer and disposed corresponding to the second type of organic semiconductor layer is formed.
  • the method for preparing the MOS device further includes:
  • first etch barrier layer Forming a first etch barrier layer, forming a first via hole on the first etch barrier layer, the first etch barrier layer being disposed between the first metal portion and the first type metal oxide semiconductor layer The first metal portion is connected to the first type metal oxide semiconductor layer through the first via hole;
  • Forming a second etch barrier layer forming a second via hole on the second etch barrier layer, the second etch barrier layer being disposed between the second metal portion and the first type metal oxide semiconductor layer The second metal portion is connected to the first type metal oxide semiconductor layer through the second via hole.
  • the step of “forming a first metal layer in the middle of the first surface” includes:
  • the remaining first photoresist layer is stripped to form the first metal layer.
  • the step of “forming a first type of metal oxide semiconductor layer on the insulating layer and corresponding to the first metal layer” includes:
  • the remaining second photoresist layer is stripped to form the first type of metal oxide semiconductor layer.
  • the hole is a bare portion of the second conductive layer
  • the remaining third photoresist layer is stripped to form the first metal portion, the second metal portion, and the third metal portion.
  • the NMOS device and the PMOS in the method of fabricating the CMOS device and the CMOS device of the present invention are respectively prepared using the first type of metal oxide semiconductor layer and the second type of organic semiconductor layer, thereby eliminating the existing
  • the technology uses laser annealing, doping, particle implantation and other processes required in the LTPS process, as well as the high-cost preparation equipment required for these processes, thereby simplifying the fabrication process of CMOS devices and reducing the production cost of CMOS devices.
  • the drain of the NMOS and the source of the PMOS are connected together, and the drain of the NMOS and the source of the PMOS are not separately connected, which further simplifies the preparation process of the CMOS device.
  • FIG. 1 is a schematic view showing the circuit structure of a complementary metal oxide semiconductor device according to a preferred embodiment of the present invention.
  • FIG. 2 is a circuit layout of the CMOS device of FIG. 1.
  • FIG. 3 is a cross-sectional structural view of a preferred embodiment of FIG. 2 taken along line I-I.
  • FIG. 4 is a cross-sectional structural view of another preferred embodiment of FIG. 3 taken along line I-I.
  • FIG. 5 is a flow chart of a method of fabricating a complementary metal oxide semiconductor device according to a preferred embodiment of the present invention.
  • FIG. 1 is a schematic diagram showing the circuit structure of a complementary metal oxide semiconductor device according to a preferred embodiment of the present invention
  • FIG. 2 is a circuit diagram of the complementary metal oxide semiconductor device of FIG.
  • FIG. 3 is a schematic cross-sectional structural view taken along line II of FIG. 2.
  • the semiconductor 1 (Complementary Metal Oxide Semiconductor, COMS) device 1 includes a substrate 110, the substrate 110 includes a first surface 110a and a second surface 110b disposed opposite to each other; a first metal layer 120 disposed in the middle of the first surface 110a; An insulating layer 130 disposed on the first metal layer 120 and the first surface 110a not covering the first metal layer 120; disposed on the insulating layer 130 and disposed corresponding to the first metal layer 120 a first type of metal oxide semiconductor layer 140; a first metal portion 151, a second metal portion 152, and a third metal portion 153 respectively spaced apart from the insulating layer 130, the first metal portion 151 and the first Two metal portions 152 are disposed on both sides of the first type metal oxide semiconductor layer 140 and are in contact with the first type metal oxide semiconductor layer 140, and the second metal portion 152 is disposed on the first metal Between the portion 151 and the third metal portion 153, wherein the first metal portion 151, the second metal portion
  • a passivation layer 170 disposed between the first metal portion 151, the second metal portion 152, the third metal portion 153, the first metal portion 151, and the second metal portion 152 A first type of metal oxide semiconductor layer 140, and the second type of organic semiconductor layer 160; a third metal layer 180 disposed on the passivation layer 170 and disposed corresponding to the second type organic semiconductor layer 160.
  • the first type metal oxide semiconductor layer 140 is an N-type metal oxide semiconductor layer
  • the second type organic semiconductor layer 160 is a P-type organic semiconductor layer. It can be understood that, in another embodiment, the first type metal oxide semiconductor layer 140 is a P-type metal oxide semiconductor layer, and the second type organic semiconductor layer 160 is an N-type organic semiconductor layer.
  • the first type metal oxide semiconductor layer 140 is an N-type metal oxide semiconductor layer
  • the first type metal oxide semiconductor layer 140 is an indium gallium zinc oxide (IGZO) or Indium Tin Zinc Oxide (ITZO).
  • the first type of metal oxide semiconductor layer 140 is an N-type metal oxide semiconductor layer
  • the second type of organic semiconductor layer 160 is a P-type organic semiconductor layer as an example.
  • NMOS N-channel Metal Oxide Semiconductor
  • PMOS metal oxide semiconductors
  • the first metal layer 120 is a gate of an NMOS
  • the insulating layer 120 on the first metal layer 120 is a gate insulating layer of the NMOS
  • the first metal portion 151 is a source of an NMOS.
  • the second metal portion 152 on the left side of the broken line is the drain of the NMOS.
  • the insulating layer 120 on the right side of the dotted line constitutes a buffer layer of the PMOS.
  • the gate insulating layer of the NMOS and the buffer layer of the PMOS share the same layer
  • the second metal portion 152 located on the right side of the dotted line is the source of the PMOS. Since the second metal portion 152 is a single body, the drain of the NMOS is shared with the source of the PMOS.
  • the third metal portion 153 constitutes a drain of a PMOS
  • the second type organic semiconductor layer 160 is a channel layer of a PMOS
  • the passivation layer 170 on the second type organic semiconductor layer 160 constitutes the PMOS a gate insulating layer, in which case the passivation layer of the NMOS shares the same layer as the gate insulating layer of the PMOS.
  • the third metal layer 180 constitutes a gate of a PMOS.
  • the respective layer structures of the CMOS are directly or indirectly disposed on the first surface 100a as an example. It can be understood that, in other embodiments, the various layer structures of the CMOS may be indirectly or indirectly Disposed on the second surface 100b.
  • FIG. 4 is a cross-sectional structural diagram of another preferred embodiment of FIG. 3 along the line I-I.
  • the CMOS device 1 further includes a first etch barrier layer 191, a first via hole 191a is disposed on the first etch barrier layer 191, and the first etch barrier layer 191 is disposed on the first Between the metal portion 151 and the first type metal oxide semiconductor layer 140, the first metal portion 151 is connected to the first type metal oxide semiconductor layer 140 through the first via hole 191a.
  • the CMOS device further includes a second etch barrier layer 192, a second via hole 192a is disposed on the second etch barrier layer 192, and the second etch barrier layer 192 is disposed on the second metal portion 152 and the first Between the one type of metal oxide semiconductor layers 140, the second metal portion 152 is connected to the first type metal oxide semiconductor layer 140 through the second via holes 192a.
  • the first etch barrier layer 191 and the second etch barrier layer 191 are both used to protect the first type metal oxide semiconductor layer 140 from being dried during the formation of the second type organic semiconductor layer 160. The etching process affects the first type of metal oxide semiconductor layer 140.
  • the CMOS device 1 includes only the first etch barrier layer 191, and does not include the second etch barrier layer 192; or in another embodiment, the CMOS device 1 includes only the first The second etch stop layer 192 does not include the first etch stop layer 191.
  • the CMOS device 1 includes an etch barrier layer (the first etch barrier layer 191 or the second etch barrier layer 192)
  • the first type can also be protected compared to a CMOS device not provided with an etch barrier layer.
  • a metal oxide semiconductor layer 140 to prevent the first type of metal oxide semiconductor layer 140 from being affected by a dry etching process in the process of forming the second type organic semiconductor layer 160; when the CMOS device 1 is simultaneously included
  • the first etch barrier layer 191 and the second etch barrier layer 192 are formed, the first type metal oxide semiconductor layer 140 can be better protected from being formed during the formation of the second type organic semiconductor layer 160.
  • the dry etching process affects the first type of metal oxide semiconductor layer 140.
  • the CMOS device 1 includes the first etch stop layer 191 and the second etch stop layer 192
  • the first etch stop layer 191 and the second etch stop layer 192 are located on the same layer, so that The first etch stop layer 191 and the second etch stop layer 192 are formed.
  • FIG. 5 is a flow chart of a method for fabricating a complementary metal oxide semiconductor device according to a preferred embodiment of the present invention.
  • the method of preparing the complementary metal oxide semiconductor device includes, but is not limited to, the following steps.
  • a substrate 110 is provided, and the substrate 110 includes a first surface 110a and a second surface 110b disposed opposite to each other.
  • the substrate 110 may be, but not limited to, a glass substrate or a plastic substrate.
  • Step S102 forming a first metal layer 120 in a middle portion of the first surface 110a.
  • the step S102 includes the following steps.
  • Step S102a forming a first conductive layer of a metal material on the first surface 110a.
  • the first conductive layer may be formed by sputtering.
  • the material of the first conductive layer may include a material such as Mo/Al or Cu/Ti.
  • Step S102b patterning the entire first conductive layer to form the first metal layer 120 disposed in the middle of the first surface 110a.
  • the step S102b specifically includes the following steps.
  • step I the first photoresist layer is covered on the first conductive layer.
  • Step II exposing the first photoresist layer to remove the first photoresist layer covering the two sides of the first conductive layer.
  • Step III etching the first conductive layer not covered by the first photoresist layer to remove the first conductive layer not covered by the first photoresist layer.
  • step IV the remaining first photoresist layer is stripped to form the first metal layer 120.
  • Step S103 forming an insulating layer 130 covering the first metal layer 120 and the first surface 110 not covering the first metal layer 120.
  • the insulating layer 130 may be formed by chemical vapor deposition (CVD) or coating.
  • Step S104 forming a first type of metal oxide semiconductor layer 140 on the insulating layer 130 and corresponding to the first metal layer 120. Specifically, the step S104 includes the following steps.
  • step S104a an entire first semiconductor layer is formed on the insulating layer 130.
  • Step S104b covering the first semiconductor layer of the entire layer with the second photoresist layer.
  • Step S104c exposing the second photoresist layer to remove the second photoresist layer covering the two sides of the first semiconductor layer, and retaining the second photoresist layer corresponding to the first metal layer.
  • Step S104d etching the first semiconductor layer not covered by the second photoresist layer to remove the first semiconductor layer not covered by the second photoresist layer.
  • step S104e the remaining second photoresist layer is stripped to form the first type metal oxide semiconductor layer 140.
  • Step S105 forming a first metal portion 151, a second metal portion 152, and a third metal portion 153 which are spaced apart from each other on the insulating layer 130.
  • the first metal portion 151 and the second metal portion 152 are spaced apart from each other.
  • the first type of metal oxide semiconductor layer 140 is on both sides and is in contact with the first type metal oxide semiconductor layer 140, and the second metal portion 152 is disposed on the first metal portion 151 and the third Between the metal portions 153, the first metal portion 151, the second metal portion 152, and the third metal portion 153 are defined as the second metal layer 150.
  • the step S105 includes the following steps.
  • step S105a a second conductive layer of a metal material is formed on the insulating layer 130.
  • Step S105b covering the second conductive layer with a third photoresist layer.
  • Step S105c exposing the third photoresist layer to form a first hole corresponding to a middle portion of the first type metal oxide semiconductor layer 140 on the third photoresist layer and spaced apart from the first hole A second hole is provided to expose a portion of the second conductive layer.
  • Step S105d etching a portion of the second conductive layer not covering the third photoresist layer to remove the second conductive layer not covered by the third photoresist layer.
  • Step S105e peeling off the remaining third photoresist layer to form the first metal portion 151, the The second metal portion 152 and the third metal portion 153.
  • Step S106 forming a second type of organic semiconductor corresponding to the gap 154 between the second metal portion 152 and the third metal portion 153, and the second metal portion 152 and the third metal portion 153 adjacent to the gap 154 Layer 160.
  • the step S106 includes the following steps.
  • Step S106a covers a whole layer of the second organic semiconductor layer.
  • the material of the second organic semiconductor layer may be pentacene or the like.
  • Step S106b patterning the second organic semiconductor layer, retaining a gap 154 corresponding to the second metal portion 152 and the third metal portion 153, a second metal portion 152 adjacent to the gap 154, and a neighboring portion
  • the second organic semiconductor layer of the third metal portion 153 of the gap 154 is formed to form the second type organic semiconductor layer 160.
  • Step S107 forming a passivation layer 170 on the second type organic semiconductor layer 160.
  • the formation of the passivation layer 170 may be formed by CVD or coating.
  • Step S108 forming a third metal layer 180 disposed on the passivation layer 170 and disposed corresponding to the second type organic semiconductor layer 160.
  • the step S108 includes the following steps.
  • Step S108a forming a third conductive layer of a metal layer on the passivation layer 170.
  • the third conductive layer may be formed by sputtering.
  • the material of the third conductive layer may include a material such as Mo/Al or Cu/Ti.
  • the materials of the first metal layer 120, the second metal layer 150, and the third metal layer 180 may be the same or different.
  • Step S108b covering the fourth conductive layer on the third conductive layer.
  • Step S108c exposing the fourth photoresist layer to retain a fourth photoresist layer corresponding to the second type organic semiconductor layer 160, and removing the remaining portion of the fourth photoresist layer.
  • Step S108d etching the third conductive layer not covering the fourth photoresist layer to remove the third conductive layer not covered by the fourth photoresist layer;
  • step S108e the remaining fourth photoresist layer is stripped to form the third metal layer 180.
  • the method for fabricating the CMOS device further includes the following steps.
  • Step S109 forming a first etch barrier layer 191, forming a first via hole 191a on the first etch barrier layer 191, the first etch barrier layer 191 being disposed on the first metal portion 151 and the first Between the types of metal oxide semiconductor layers 140, the first metal portion 151 is connected to the first type metal oxide semiconductor layer 140 through the first via holes 191a.
  • Step S110 forming a second etch barrier layer 192, forming a second via hole 192a on the second etch barrier layer 192, the second etch barrier layer 192 being disposed on the second metal portion 152 and the first Between the types of metal oxide semiconductor layers 140, the second metal portion 152 is connected to the first type metal oxide semiconductor layer 140 through the second via holes 192a.
  • the first type metal oxide semiconductor layer 140 is an N-type metal oxide semiconductor layer
  • the second type organic semiconductor layer 160 is a P-type organic semiconductor layer. It can be understood that, in another embodiment, the first type metal oxide semiconductor layer 140 is a P-type metal oxide semiconductor layer, and the second type organic semiconductor layer 160 is an N-type organic semiconductor layer.
  • the first type metal oxide semiconductor layer 140 is IGZO or ITZO.
  • the NMOS device 1 and the PMOS in the method of fabricating the CMOS device 1 of the present invention are respectively prepared using the first type metal oxide semiconductor layer 140 and the second type organic semiconductor layer 160, and thus, The process of laser annealing, doping, particle implantation, etc. required in the prior art using the LTPS process, and the high-cost preparation equipment required for these processes are eliminated, thereby simplifying the fabrication process of the CMOS device and reducing the CMOS process. The production cost of the device. Moreover, the drain of the NMOS and the source of the PMOS are connected together, and the drain of the NMOS and the source of the PMOS are not separately connected, which simplifies the preparation process of the CMOS device.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种CMOS器件及其制备方法。CMOS器件（1）包括依次层叠设置的基板（110）、第一金属层（120）、绝缘层（130）及第一类型金属氧化物半导体层（140）；还包括分别间隔设置在绝缘层（130）上的第一（151）、第二（152）及第三金属部（153），第一（151）及第二金属部（152）间隔设置在第一类型金属氧化物半导体层（140）两侧且均与第一类型金属氧化物半导体层（140）接触；设置在第二金属部（152）与第三金属部（153）之间的间隙（154），以及邻近间隙（154）的第二金属部（152）及第三金属部（153）上的第二类型有机半导体层（160）；设置在第一金属部（151）、第二金属部（152）及第三金属部（153）、第一金属部（151）与第二金属部（152）之间的第一类型金属氧化物半导体层（140）、以及第二类型有机半导体层（160）上的钝化层（170）；设置在钝化层（170）上且对应第二类型有机半导体层（160）的第三金属层（180）。

Description

互补金属氧化物半导体器件及其制备方法
本发明要求2015年12月22日递交的发明名称为“互补金属氧化物半导体器件及其制备方法”的申请号201510970419.4的在先申请优先权，上述在先申请的内容以引入的方式并入本文本中。
技术领域
本发明涉及半导体领域，尤其涉及一种互补金属氧化物半导体器件及其制备方法。
背景技术
互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，COMS)器件由P型沟通金属氧化物半导体(P-channel Metal Oxide Semiconductor,PMOS)以及N型沟道金属氧化物半导体(N-channel Metal Oxide Semiconductor,NMOS)共同构成，CMOS器件是液晶显示装置(Liquid Crystal Display,LCD)中驱动芯片的最基本的电路结构。在传统的LCD中，驱动芯片和基板(比如，玻璃基板)是没有集成的分离式设计，这使得LCD的制造成本较高且难以实现轻薄化设计。若能将驱动芯片直接做在基板上，这对于LCD等显示装置而言，无疑是一个非常大的进步。目前，一般采用低温多晶硅(Low Temperature Poly-silicon，LTPS)技术将COMS器件制备到基板上，相较于驱动芯片和基板分离设计有了一定的进步。然而，LTPS技术分别制备CMOS器件中PMOS和NMOS的半导体层，其制备工艺中包括激光退火、掺杂、粒子注入等相对复杂的工艺流程，因此成本较高。
发明内容
本发明提供一种互补金属氧化物半导体器件，所述互补金属氧化物半导体器件包括：
基板，所述基板包括相对设置的第一表面及第二表面；
设置在所述第一表面中部的第一金属层；
设置在所述第一金属层以及未覆盖所述第一金属层的所述第一表面的绝缘层；
设置在所述绝缘层上且对应所述第一金属层设置的第一类型金属氧化物半导体层；
分别间隔设置在所述绝缘层上的第一金属部、第二金属部及第三金属部，所述第一金属部及所述第二金属部间隔设置在所述第一类型金属氧化物半导体层两侧且均与所述第一类型金属氧化物半导体层接触，所述第二金属部设置在所述第一金属部与所述第三金属部之间，其中，所述第一金属部、所述第二金属部及所述第三金属部定义为第二金属层；
第二类型有机半导体层，所述第二类型有机半导体层设置在所述第二金属部与所述第三金属部之间的间隙，以及邻近所述间隙的第二金属部及所述第三金属部上；
钝化层，设置在所述第一金属部、所述第二金属部及所述第三金属部、所述第一金属部与所述第二金属部之间的第一类型金属氧化物半导体层、以及所述第二类型有机半导体层上；
第三金属层，设置在所述钝化层上且对应所述第二类型有机半导体层设置。
其中，所述互补金属氧化物半导体器件还包括：
第一蚀刻阻挡层，所述第一蚀刻阻挡层上设置第一通孔，所述第一蚀刻阻挡层设置在所述第一金属部与第一类型金属氧化物半导体层之间，所述第一金属部通过所述第一通孔与所述第一类型金属氧化物半导体层连接。
其中，所述互补金属氧化物半导器件还包括：
第二蚀刻阻挡层，所述第二蚀刻阻挡层上设置第二通孔，所述第二蚀刻阻挡层设置在所述第二金属部与所述第一类型金属氧化物半导体层之间，所述第二金属部通过所述第二通孔与所述第一类型金属氧化物半导体层连接。
其中，所述第一类型金属氧化物半导体层为N型金属氧化物半导体层，所述第二类型有机半导体层为P型有机半导体层；或者所述第一类型金属氧化物半导体层为P型金属氧化物半导体层，所述第二类型有机半导体层为N型有机半导体层。
其中，所述当所述第一类型金属氧化物半导体层为N型金属氧化物半导体层时，第一类型金属氧化物半导体层为IGZO或者ITZO。
本发明还提供了一种互补金属氧化物半导体器件的制备方法，所述互补金属氧化物半导体器件的制备方法包括：
提供一基板，所述基板包括相对设置的第一表面及第二表面；
在所述第一表面中部形成第一金属层；
形成覆盖所述第一金属层及未覆盖所述第一金属层的所述第一表面的绝缘层；
在所述绝缘层上且对应所述第一金属层形成第一类型金属氧化物半导体层；
在所述绝缘层上形成间隔设置的第一金属部、第二金属部及第三金属部，所述第一金属部及所述第二金属部间隔设置在所述第一类型金属氧化物半导体层两侧且均与所述第一类型金属氧化物半导体层接触，所述第二金属部设置在所述第一金属部与所述第三金属部之间，其中，所述第一金属部、所述第二金属部及所述第三金属部定义为第二金属层；
对应所述第二金属部与所述第三金属部之间的间隙，以及邻近所述间隙的第二金属部及第三金属部上形成第二类型有机半导体层；
在所述第二类型有机半导体层上形成钝化层；
形成设置在所述钝化层上且对应所述第二类型有机半导体层设置的第三金属层。
其中，所述互补金属氧化物半导体器件的制备方法还包括：
形成第一蚀刻阻挡层，在所述第一蚀刻阻挡层上形成第一通孔，所述第一蚀刻阻挡层设置在所述第一金属部与第一类型金属氧化物半导体层之间，所述第一金属部通过所述第一通孔与所述第一类型金属氧化物半导体层连接；
形成第二蚀刻阻挡层，在所述第二蚀刻阻挡层上形成第二通孔，所述第二蚀刻阻挡层设置在所述第二金属部与所述第一类型金属氧化物半导体层之间，所述第二金属部通过所述第二通孔与所述第一类型金属氧化物半导体层连接。
其中，所述步骤“在所述第一表面中部形成第一金属层”包括：
在所述第一表面上形成一整层材料为金属的第一导电层；
在所述第一导电层上覆盖第一光阻层；
对所述第一光阻层进行曝光，以移除覆盖在所述第一导电层两侧的第一光阻层；
对未被所述第一光阻层覆盖的第一导电层进行蚀刻，以移除未被所述第一光阻层覆盖的第一导电层；
剥离剩余的第一光阻层，以形成所述第一金属层。
其中，所述步骤“在所述绝缘层上且对应所述第一金属层形成第一类型金属氧化物半导体层”包括：
在所述绝缘层上形成整层的第一半导体层；
在整层的第一半导体层上覆盖第二光阻层；
对第二光阻层进行曝光，以移除覆盖在所述第一半导体层两侧的第二光阻层，保留对应所述第一金属层的第二光阻层；
对未被所述第二光阻层覆盖的第一半导体层进行蚀刻，以移除未被所述第二光阻层覆盖的第一半导体层；
剥离剩余的第二光阻层，以形成所述第一类型金属氧化物半导体层。
其中，所述步骤“在所述绝缘层上形成间隔设置的第一金属部、第二金属部及第三金属部，所述第一金属部及所述第二金属部间隔设置在所述第一类型金属氧化物半导体层两侧且均与所述第一类型金属氧化物半导体层接触，所述第二金属部设置在所述第一金属部与所述第三金属部之间，其中，所述第一金属部、所述第二金属部及所述第三金属部定义为第二金属层”包括：
在所述绝缘层上形成一整层材料为金属的第二导电层；
在所述第二导电层上覆盖第三光阻层；
对所述第三光阻层进行曝光，以在所述第三光阻层上形成对应所述第一类型金属氧化物半导体层中部的第一孔以及与所述第一孔间隔设置的第二孔以裸露部分所述第二导电层；
对未覆盖所述第三光阻层第二导电层部分进行蚀刻，以移除未被所述第三光阻层覆盖的第二导电层；
剥离剩余的第三光阻层，以形成所述第一金属部、所述第二金属部以及所述第三金属部。
相较于现有技术，本发明的CMOS器件以及CMOS器件的制备方法中的NMOS以及PMOS分别使用第一类型金属氧化物半导体层以及第二类型有机半导体层来制备，因此，省去了现有技术中使用LTPS工艺中所需要的激光退火、掺杂、粒子注入等工艺流程，以及这些工艺流程所需要的高成本的制备设备，从而可以简化CMOS器件的制备流程，降低了CMOS器件的生产成本。且NMOS的漏极和PMOS的源极连接在一起，不用再单独将NMOS的漏极和PMOS的源极再连接在一起，进一步简化了CMOS器件的制备流程。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施方式的互补金属氧化物半导体器件的电路结构示意图。
图2为图1中互补金属氧化物半导体器件的电路版图。
图3为图2中沿I-I线的一较佳实施方式的剖面结构示意图。
图4为图3中沿I-I线的另一较佳实施方式的剖面结构示意图。
图5为本发明一较佳实施方式的互补金属氧化物半导体器件的制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请一并参阅图1，图2及图3，图1为本发明一较佳实施方式的互补金属氧化物半导体器件的电路结构示意图；图2为图1中互补金属氧化物半导体器件的电路版图；图3为图2中沿I-I线的剖面结构示意图。所述互补金属氧化 物半导体(Complementary Metal Oxide Semiconductor，COMS)器件1包括基板110，所述基板110包括相对设置的第一表面110a及第二表面110b；设置在所述第一表面110a中部的第一金属层120；设置在所述第一金属层120及未覆盖所述第一金属层120的所述第一表面110a的绝缘层130；设置在所述绝缘层130上且对应所述第一金属层120设置的第一类型金属氧化物半导体层140；分别间隔设置在所述绝缘层130上的第一金属部151、第二金属部152及第三金属部153，所述第一金属部151及所述第二金属部152间隔设置在所述第一类型金属氧化物半导体层140两侧且均与所述第一类型金属氧化物半导体层140接触，所述第二金属部152设置在所述第一金属部151及所述第三金属部153之间，其中，所述第一金属部151、所述第二金属部152及所述第三金属部153定义为第二金属层150；第二类型有机半导体层160，所述第二类型有机半导体层160设置在所述第二金属部152与所述第三金属部153之间的间隙154，以及邻近所述间隙154的第二金属部152及所述第三金属部153上；钝化层170，设置在所述第一金属部151、所述第二金属部152、所述第三金属部153、所述第一金属部151与所述第二金属部152之间的第一类型金属氧化物半导体层140、以及所述第二类型有机半导体层160上；第三金属层180，设置在所述钝化层170上且对应所述第二类型有机半导体层160设置。
在本实施方式中，所述第一类型金属氧化物半导体层140为N型金属氧化物半导体层，所述第二类型有机半导体层160为P型有机半导体层。可以理解地，在另一实施方式中，所述第一类型金属氧化物半导体层140为P型金属氧化物半导体层，所述第二类型有机半导体层160为N型有机半导体层。所述当所述第一类型金属氧化物半导体层140为N型金属氧化物半导体层时，第一类型金属氧化物半导体层140为铟镓锌氧化物((Indium Gallium Zinc Oxide，IGZO)或者为铟锡锌氧化物(Indium Tin Zinc Oxide，ITZO)。
下面以所述第一类型金属氧化物半导体层140为N型金属氧化物半导体层，所述第二类型有机半导体层160为P型有机半导体层为例进行介绍。此时，包含所述第一类型金属氧化物半导体层140的为N型沟道金属氧化物半导体(N-channel Metal Oxide Semiconductor,NMOS)，包含所述第二类型有机半导体层160的为P型沟通金属氧化物半导体(P-channel Metal Oxide Semiconductor, PMOS)，即在图3中，位于虚线左侧的为NMOS，位于虚线右侧的为PMOS。所述第一金属层120为NMOS的栅极，位于所述第一金属层120上的绝缘层120为所述NMOS的栅极绝缘层，所述第一金属部151为NMOS的源极，位于虚线左侧的第二金属部152为NMOS的漏极。而，位于虚线右侧的绝缘层120构成PMOS的缓冲层，此时，所述NMOS的栅极绝缘层与PMOS的缓冲层共用同一层，位于虚线右侧的第二金属部152为PMOS的源极，由于所述第二金属部152为一整体，因此，NMOS的漏极与PMOS的源极共用。所述第三金属部153构成PMOS的漏极，所述第二类型有机半导体层160为PMOS的沟道层，位于所述第二类型有机半导体层160上的钝化层170构成所述PMOS的栅极绝缘层，此时，所述NMOS的钝化层与PMOS的栅极绝缘层共用同一层。所述第三金属层180构成PMOS的栅极。
在本实施方式中以CMOS的各个层结构直接或者间接设置在所述第一表面100a上为例进行描述，可以理解地，在其他实施方式中，CMOS的各个层结构也可以之间或者间接地设置在所述第二表面100b上。
请参阅图4，图4为图3中沿I-I线的另一较佳实施方式的剖面结构示意图。在本实施方式中，所述CMOS器件1还包括第一蚀刻阻挡层191，所述第一蚀刻阻挡层191上设置第一通孔191a，所述第一蚀刻阻挡层191设置在所述第一金属部151与所述第一类型金属氧化物半导体层140之间，所述第一金属部151通过所述第一通孔191a与所述第一类型金属氧化物半导体层140连接。所述CMOS器件还包括第二蚀刻阻挡层192，所述第二蚀刻阻挡层192上设置第二通孔192a，所述第二蚀刻阻挡层192设置在所述第二金属部152与所述第一类型金属氧化物半导体层140之间，所述第二金属部152通过所述第二通孔192a与所述第一类型金属氧化物半导体层140连接。所述第一蚀刻阻挡层191及所述第二蚀刻阻挡层191均用于保护所述第一类型金属氧化物半导体层140，以免在所述第二类型有机半导体层160形成的过程中的干蚀刻制程对所述第一类型金属氧化物半导体层140造成影响。
可以理解地，在一实施方式中，所述CMOS器件1中仅仅包括第一蚀刻阻挡层191，不包括第二蚀刻阻挡层192；或者在另一实施方式中，所述CMOS器件1仅仅包括第二蚀刻阻挡层192，不包括第一蚀刻阻挡层191。当所述 CMOS器件1中包括一个蚀刻阻挡层(第一蚀刻阻挡层191或者第二蚀刻阻挡层192)时，相较于不设置蚀刻阻挡层的CMOS器件而言，也能够起到保护所述第一类型金属氧化物半导体层140，以免在所述第二类型有机半导体层160形成的过程中的干蚀刻制程对所述第一类型金属氧化物半导体层140造成影响；当所述CMOS器件1中同时包含第一蚀刻阻挡层191及第二蚀刻阻挡层192时，能够更好地起到保护所述第一类型金属氧化物半导体层140，以免在所述第二类型有机半导体层160形成的过程中的干蚀刻制程对所述第一类型金属氧化物半导体层140造成影响。优选地，当所述CMOS器件1同时包含第一蚀刻阻挡层191及所述第二蚀刻阻挡层192时，所述第一蚀刻阻挡层191及所述第二蚀刻阻挡层192位于同一层，以便所述第一蚀刻阻挡层191及所述第二蚀刻阻挡层192的形成。
下面结合前面介绍和附图对本发明一较佳实施方式的互补金属氧化物半导体器件的制备方法进行介绍。请参阅图5，图5为本发明一较佳实施方式的互补金属氧化物半导体器件的制备方法的流程图。所述互补金属氧化物半导体器件的制备方法包括但不仅限于以下步骤。
步骤S101，提供一基板110，所述基板110包括相对设置的第一表面110a及第二表面110b。所述基板110可以为但不仅限于玻璃基板或者为塑料基板。
步骤S102，在所述第一表面110a中部形成第一金属层120。具体地，所述步骤S102包括如下步骤。
步骤S102a，在所述第一表面110a上形成一整层材料为金属的第一导电层。所述第一导电层可以通过溅射的方式形成。所述第一导电层的材料可以包括Mo/Al、或者Cu/Ti等材料。
步骤S102b，图案化整层的第一导电层以形成设置在所述第一表面110a中部的所述第一金属层120。所述步骤S102b具体包括如下步骤。
步骤I，在所述第一导电层上覆盖第一光阻层。
步骤II，对所述第一光阻层进行曝光，以移除覆盖在所述第一导电层两侧的第一光阻层。
步骤III，对未被所述第一光阻层覆盖的第一导电层进行蚀刻，以移除未被所述第一光阻层覆盖的第一导电层。
步骤IV，剥离剩余的第一光阻层，以形成第一金属层120。
步骤S103，形成覆盖所述第一金属层120以及未覆盖所述第一金属层120的所述第一表面110的绝缘层130。所述绝缘层130可以通过化学气相沉积(Chemical Vapor Deposition，CVD)或者涂布的方式形成。
步骤S104，在所述绝缘层130上且对应所述第一金属层120形成第一类型金属氧化物半导体层140。具体地，所述步骤S104包括如下步骤。
步骤S104a，在所述绝缘层130上形成整层的第一半导体层。
步骤S104b，在整层的第一半导体层上覆盖第二光阻层。
步骤S104c，对第二光阻层进行曝光，以移除覆盖在所述第一半导体层两侧的第二光阻层，保留对应所述第一金属层的第二光阻层。
步骤S104d，对未被所述第二光阻层覆盖的第一半导体层进行蚀刻，以移除未被所述第二光阻层覆盖的第一半导体层。
步骤S104e，剥离剩余的第二光阻层，以形成所述第一类型金属氧化物半导体层140。
步骤S105，在所述绝缘层130上形成间隔设置的第一金属部151、第二金属部152及第三金属部153，所述第一金属部151及所述第二金属部152间隔设置在所述第一类型金属氧化物半导体层140两侧且均与所述第一类型金属氧化物半导体层140接触，所述第二金属部152设置在所述第一金属部151与所述第三金属部153之间，其中，所述第一金属部151、所述第二金属部152及所述第三金属部153定义为第二金属层150。具体地，所述步骤S105包括如下步骤。
步骤S105a，在所述绝缘层上130形成一整层材料为金属的第二导电层。
步骤S105b，在所述第二导电层上覆盖第三光阻层。
步骤S105c，对所述第三光阻层进行曝光，以在所述第三光阻层上形成对应所述第一类型金属氧化物半导体层140中部的第一孔以及与所述第一孔间隔设置的第二孔以裸露部分所述第二导电层。
步骤S105d，对未覆盖所述第三光阻层第二导电层部分进行蚀刻，以移除未被所述第三光阻层覆盖的第二导电层。
步骤S105e，剥离剩余的第三光阻层，以形成所述第一金属部151、所述 第二金属部152以及所述第三金属部153。
步骤S106，对应所述第二金属部152及所述第三金属部153之间的间隙154，以及邻近所述间隙154的第二金属部152及第三金属部153上形成第二类型有机半导体层160。具体地，所述步骤S106包括如下步骤。
步骤S106a，覆盖一整层的第二有机半导体层。所述第二有机半导体层的材料可以为并五苯等。
步骤S106b，图案化所述第二有机半导体层，保留对应所述第二金属部152及所述第三金属部153之间的间隙154、邻近所述间隙154的第二金属部152以及邻近所述间隙154的第三金属部153的第二有机半导体层，以形成所述第二类型有机半导体层160。
步骤S107，在所述第二类型有机半导体层160上形成钝化层170。所述钝化层170的形成可以采用CVD或者涂布的方式形成。
步骤S108，形成设置在所述钝化层170上且对应所述第二类型有机半导体层160设置的第三金属层180。具体地，所述步骤S108包括以下步骤。
步骤S108a，在所述钝化层170上形成一整层材料为金属的第三导电层。所述第三导电层可以通过溅射的方式形成。所述第三导电层的材料可以包括Mo/Al、或者Cu/Ti等材料。所述第一金属层120、所述第二金属层150及所述第三金属层180的材料可以相同也可以各不相同。
步骤S108b，在所述第三导电层上覆盖第四光阻层。
步骤S108c，对所述第四光阻层进行曝光，以保留对应所述第二类型有机半导体层160的第四光阻层，移除剩余部分的第四光阻层。
步骤S108d，对未覆盖所述第四光阻层的所述第三导电层进行蚀刻，以移除未被所述第四光阻层覆盖的第三导电层；
步骤S108e，剥离剩余的第四光阻层，以形成所述第三金属层180。
在一实施方式中，所述CMOS器件的制备方法还包括如下步骤。
步骤S109，形成第一蚀刻阻挡层191，在所述第一蚀刻阻挡层上191形成第一通孔191a，所述第一蚀刻阻挡层191设置在所述第一金属部151与所述第一类型金属氧化物半导体层140之间，所述第一金属部151通过所述第一通孔191a与所述第一类型金属氧化物半导体层140连接。
步骤S110，形成第二蚀刻阻挡层192，在所述第二蚀刻阻挡层192上形成第二通孔192a，所述第二蚀刻阻挡层192设置在所述第二金属部152与所述第一类型金属氧化物半导体层140之间，所述第二金属部152通过所述第二通孔192a与所述第一类型金属氧化物半导体层140连接。
在本实施方式中，所述第一类型金属氧化物半导体层140为N型金属氧化物半导体层，所述第二类型有机半导体层160为P型有机半导体层。可以理解地，在另一实施方式中，所述第一类型金属氧化物半导体层140为P型金属氧化物半导体层，所述第二类型有机半导体层160为N型有机半导体层。所述当所述第一类型金属氧化物半导体层140为N型金属氧化物半导体层时，第一类型金属氧化物半导体层140为IGZO或者为ITZO。
相较于现有技术，本发明的CMOS器件1以及CMOS器件1的制备方法中的NMOS以及PMOS分别使用第一类型金属氧化物半导体层140以及第二类型有机半导体层160来制备，因此，省去了现有技术中使用LTPS工艺中所需要的激光退火、掺杂、粒子注入等工艺流程，以及这些工艺流程所需要的高成本的制备设备，从而可以简化CMOS器件的制备流程，降低了CMOS器件的生产成本。且NMOS的漏极和PMOS的源极连接在一起，不用再单独将NMOS的漏极和PMOS的源极再连接在一起，简化了CMOS器件的制备流程。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

  1. 一种互补金属氧化物半导体器件，其中，所述互补金属氧化物半导体器件包括：
    基板，所述基板包括相对设置的第一表面及第二表面；
    设置在所述第一表面中部的第一金属层；
    设置在所述第一金属层以及未覆盖所述第一金属层的所述第一表面的绝缘层；
    设置在所述绝缘层上且对应所述第一金属层设置的第一类型金属氧化物半导体层；
    分别间隔设置在所述绝缘层上的第一金属部、第二金属部及第三金属部，所述第一金属部及所述第二金属部间隔设置在所述第一类型金属氧化物半导体层两侧且均与所述第一类型金属氧化物半导体层接触，所述第二金属部设置在所述第一金属部与所述第三金属部之间，其中，所述第一金属部、所述第二金属部及所述第三金属部定义为第二金属层；
    第二类型有机半导体层，所述第二类型有机半导体层设置在所述第二金属部与所述第三金属部之间的间隙，以及邻近所述间隙的第二金属部及所述第三金属部上；
    钝化层，设置在所述第一金属部、所述第二金属部及所述第三金属部、所述第一金属部与所述第二金属部之间的第一类型金属氧化物半导体层、以及所述第二类型有机半导体层上；
    第三金属层，设置在所述钝化层上且对应所述第二类型有机半导体层设置。
  2. 如权利要求1所述的互补金属氧化物半导体器件，其中，所述互补金属氧化物半导体器件还包括：
    第一蚀刻阻挡层，所述第一蚀刻阻挡层上设置第一通孔，所述第一蚀刻阻挡层设置在所述第一金属部与第一类型金属氧化物半导体层之间，所述第一金属部通过所述第一通孔与所述第一类型金属氧化物半导体层连接。
  3. 如权利要求2所述的互补金属氧化物半导体器件，其中，所述互补金属氧化物半导器件还包括：
    第二蚀刻阻挡层，所述第二蚀刻阻挡层上设置第二通孔，所述第二蚀刻阻挡层设置在所述第二金属部与所述第一类型金属氧化物半导体层之间，所述第二金属部通过所述第二通孔与所述第一类型金属氧化物半导体层连接。
  4. 如权利要求1所述的互补金属氧化物半导体器件，其中，所述第一类型金属氧化物半导体层为N型金属氧化物半导体层，所述第二类型有机半导体层为P型有机半导体层；或者所述第一类型金属氧化物半导体层为P型金属氧化物半导体层，所述第二类型有机半导体层为N型有机半导体层。
  5. 如权利要求4所述的互补金属氧化物半导体器件，其中，所述当所述第一类型金属氧化物半导体层为N型金属氧化物半导体层时，第一类型金属氧化物半导体层为IGZO或者ITZO。
  6. 一种互补金属氧化物半导体器件的制备方法，其中，所述互补金属氧化物半导体器件的制备方法包括：
    提供一基板，所述基板包括相对设置的第一表面及第二表面；
    在所述第一表面中部形成第一金属层；
    形成覆盖所述第一金属层及未覆盖所述第一金属层的所述第一表面的绝缘层；
    在所述绝缘层上且对应所述第一金属层形成第一类型金属氧化物半导体层；
    在所述绝缘层上形成间隔设置的第一金属部、第二金属部及第三金属部，所述第一金属部及所述第二金属部间隔设置在所述第一类型金属氧化物半导体层两侧且均与所述第一类型金属氧化物半导体层接触，所述第二金属部设置在所述第一金属部与所述第三金属部之间，其中，所述第一金属部、所述第二金属部及所述第三金属部定义为第二金属层；
    对应所述第二金属部与所述第三金属部之间的间隙，以及邻近所述间隙的第二金属部及第三金属部上形成第二类型有机半导体层；
    在所述第二类型有机半导体层上形成钝化层；
    形成设置在所述钝化层上且对应所述第二类型有机半导体层设置的第三金属层。
  7. 如权利要求6所述的互补金属氧化物半导体器件的制备方法，其中，所述互补金属氧化物半导体器件的制备方法还包括：
    形成第一蚀刻阻挡层，在所述第一蚀刻阻挡层上形成第一通孔，所述第一蚀刻阻挡层设置在所述第一金属部与第一类型金属氧化物半导体层之间，所述第一金属部通过所述第一通孔与所述第一类型金属氧化物半导体层连接；
    形成第二蚀刻阻挡层，在所述第二蚀刻阻挡层上形成第二通孔，所述第二蚀刻阻挡层设置在所述第二金属部与所述第一类型金属氧化物半导体层之间，所述第二金属部通过所述第二通孔与所述第一类型金属氧化物半导体层连接。
  8. 如权利要求6所述的互补金属氧化物半导体器件的制备方法，其中，所述步骤“在所述第一表面中部形成第一金属层”包括：
    在所述第一表面上形成一整层材料为金属的第一导电层；
    在所述第一导电层上覆盖第一光阻层；
    对所述第一光阻层进行曝光，以移除覆盖在所述第一导电层两侧的第一光阻层；
    对未被所述第一光阻层覆盖的第一导电层进行蚀刻，以移除未被所述第一光阻层覆盖的第一导电层；
    剥离剩余的第一光阻层，以形成所述第一金属层。
  9. 如权利要求6所述的互补金属氧化物半导体器件的制备方法，其中，所述步骤“在所述绝缘层上且对应所述第一金属层形成第一类型金属氧化物半导体层”包括：
    在所述绝缘层上形成整层的第一半导体层；
    在整层的第一半导体层上覆盖第二光阻层；
    对第二光阻层进行曝光，以移除覆盖在所述第一半导体层两侧的第二光阻层，保留对应所述第一金属层的第二光阻层；
    对未被所述第二光阻层覆盖的第一半导体层进行蚀刻，以移除未被所述第二光阻层覆盖的第一半导体层；
    剥离剩余的第二光阻层，以形成所述第一类型金属氧化物半导体层。
  10. 如权利要求6所述的互补金属氧化物半导体器件的制备方法，其中，所述步骤“在所述绝缘层上形成间隔设置的第一金属部、第二金属部及第三金属部，所述第一金属部及所述第二金属部间隔设置在所述第一类型金属氧化物半导体层两侧且均与所述第一类型金属氧化物半导体层接触，所述第二金属部设置在所述第一金属部与所述第三金属部之间，其中，所述第一金属部、所述第二金属部及所述第三金属部定义为第二金属层”包括：
    在所述绝缘层上形成一整层材料为金属的第二导电层；
    在所述第二导电层上覆盖第三光阻层；
    对所述第三光阻层进行曝光，以在所述第三光阻层上形成对应所述第一类型金属氧化物半导体层中部的第一孔以及与所述第一孔间隔设置的第二孔以裸露部分所述第二导电层；
    对未覆盖所述第三光阻层第二导电层部分进行蚀刻，以移除未被所述第三光阻层覆盖的第二导电层；
    剥离剩余的第三光阻层，以形成所述第一金属部、所述第二金属部以及所述第三金属部。
PCT/CN2016/070916 2015-12-22 2016-01-14 互补金属氧化物半导体器件及其制备方法 Ceased WO2017107268A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/917,004 US9887242B2 (en) 2015-12-22 2016-01-01 Complementary metal oxide semiconductor element and manufacture method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510970419.4 2015-12-22
CN201510970419.4A CN105575992A (zh) 2015-12-22 2015-12-22 互补金属氧化物半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
WO2017107268A1 true WO2017107268A1 (zh) 2017-06-29

Family

ID=55885935

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/070916 Ceased WO2017107268A1 (zh) 2015-12-22 2016-01-14 互补金属氧化物半导体器件及其制备方法

Country Status (3)

Country Link
US (1) US9887242B2 (zh)
CN (1) CN105575992A (zh)
WO (1) WO2017107268A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470310A (zh) * 2016-01-21 2016-04-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885527A (zh) * 2005-06-23 2006-12-27 三星Sdi株式会社 薄膜晶体管及有机发光显示装置的制造方法
US20070200054A1 (en) * 2006-02-24 2007-08-30 Tower Semiconductor Ltd. Via wave guide with curved light concentrator for image sensing devices
CN102299112A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 制作沟槽和浅沟槽隔离结构的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597468B2 (ja) * 1998-06-19 2004-12-08 シン フイルム エレクトロニクス エイエスエイ 集積無機／有機相補型薄膜トランジスタ回路およびその製造方法
JP2004152958A (ja) * 2002-10-30 2004-05-27 Pioneer Electronic Corp 有機半導体装置
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US8384439B2 (en) * 2008-11-28 2013-02-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
KR101174881B1 (ko) * 2010-06-11 2012-08-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR102081283B1 (ko) * 2013-02-14 2020-04-16 삼성디스플레이 주식회사 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
KR102154707B1 (ko) * 2013-04-25 2020-09-11 삼성디스플레이 주식회사 기상 증착 장치, 이를 이용한 증착 방법 및 유기 발광 표시 장치 제조 방법
KR20150012140A (ko) * 2013-07-24 2015-02-03 삼성디스플레이 주식회사 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
CN103715147B (zh) * 2013-12-27 2016-08-17 京东方科技集团股份有限公司 互补型薄膜晶体管驱动背板及其制作方法、显示面板
KR102309620B1 (ko) * 2014-11-18 2021-10-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102560704B1 (ko) * 2015-02-17 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치 제조 방법
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885527A (zh) * 2005-06-23 2006-12-27 三星Sdi株式会社 薄膜晶体管及有机发光显示装置的制造方法
JP2007005812A (ja) * 2005-06-23 2007-01-11 Samsung Sdi Co Ltd 薄膜トランジスタ及びこれを利用した有機電界発光表示装置の製造方法
US20070200054A1 (en) * 2006-02-24 2007-08-30 Tower Semiconductor Ltd. Via wave guide with curved light concentrator for image sensing devices
CN102299112A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 制作沟槽和浅沟槽隔离结构的方法

Also Published As

Publication number Publication date
US9887242B2 (en) 2018-02-06
CN105575992A (zh) 2016-05-11
US20170301734A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
GB2548279B (en) Method of forming an low temperature Poly-Silicon Thin-Film Transistor LTPS TFT Having Dual Gate Structure
US9570621B2 (en) Display substrate, method of manufacturing the same
KR102131195B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
JP6454032B2 (ja) 柱状半導体装置の製造方法
KR20110064149A (ko) 반도체 소자의 제조방법
TW201501243A (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
US20180061867A1 (en) Methods of protecting semiconductor oxide channel in hybrid tft process flow
US7923735B2 (en) Thin film transistor and method of manufacturing the same
WO2015067054A1 (zh) 互补式薄膜晶体管及其制备方法、阵列基板和显示装置
US10115748B2 (en) Thin film transistor array substrate and manufacture method of thin film transistor array substrate
US20090309166A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN103578984B (zh) 半导体元件及其制造方法
TWI518845B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
KR102225594B1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2017181449A1 (zh) 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
TWI681464B (zh) 一種金氧半導體元件的製作方法
US8609533B2 (en) Methods for fabricating integrated circuits having substrate contacts and integrated circuits having substrate contacts
WO2017107268A1 (zh) 互补金属氧化物半导体器件及其制备方法
US9425189B1 (en) Compact FDSOI device with Bulex contact extending through buried insulating layer adjacent gate structure for back-bias
CN111902943B (zh) 制造半导体纳米线及纳米线半导体装置的方法
US20150132914A1 (en) Methods for fabricating integrated circuits with robust gate electrode structure protection
JP2018533211A (ja) アレイ基板及びその製造方法
US10411132B2 (en) Thin film transistor and method for manufacturing the same
CN101051624B (zh) 互补式金属氧化物半导体元件及其形成方法
US9337180B2 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14917004

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16877082

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16877082

Country of ref document: EP

Kind code of ref document: A1