WO2017085200A1 - Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips - Google Patents

Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips Download PDF

Info

Publication number
WO2017085200A1
WO2017085200A1 PCT/EP2016/078032 EP2016078032W WO2017085200A1 WO 2017085200 A1 WO2017085200 A1 WO 2017085200A1 EP 2016078032 W EP2016078032 W EP 2016078032W WO 2017085200 A1 WO2017085200 A1 WO 2017085200A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
passivation layer
layer sequence
semiconductor
Prior art date
Application number
PCT/EP2016/078032
Other languages
English (en)
French (fr)
Inventor
Jens Ebbecke
Petrus Sundgren
Roland Zeisel
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/777,633 priority Critical patent/US10580938B2/en
Priority to CN201680067380.8A priority patent/CN108292697B/zh
Priority to DE112016005319.3T priority patent/DE112016005319B4/de
Priority to JP2018521629A priority patent/JP2018536282A/ja
Publication of WO2017085200A1 publication Critical patent/WO2017085200A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Definitions

  • the document DE 102015120323 relates to a
  • Encapsulation layer extends in places through the reflective layer sequence into a semiconductor layer sequence.
  • the disclosure of the document DE 102015120323 is hereby incorporated by reference.
  • Light-emitting diode chips in particular based on InGaAlP, often have an efficiency maximum at comparatively high current densities due to non-radiative losses in the active radiation-generating zone on etched side surfaces. This limits the use of such LED chips at low current densities.
  • An object of the present application is to provide a
  • the light-emitting diode chip has an epitaxial semiconductor layer sequence with an active zone, which generates electromagnetic radiation during operation.
  • the light-emitting diode chip comprises a
  • Passivation layer in which electrical charge carriers are statically fixed or which leads to a saturation of the surface states of the semiconductor layer sequence.
  • the passivation layer is preferably applied to a side surface of the semiconductor layer sequence and preferably covers at least the active zone laterally.
  • Passivation layer over the entire surface over the side surface of the epitaxial semiconductor layer sequence extends.
  • the passivation layer may also be at least partially on a light exit surface of the epitaxial semiconductor layer sequence or of the light-emitting diode chip
  • statically fixed charge carriers so that accumulate in the adjacent to the passivation layer semiconductor material of the semiconductor layer sequence carriers with opposite electrical charge.
  • the passivation layer is in direct contact with the material of the epitaxial
  • Semiconductor layer sequence particularly preferably has a common interface.
  • the statically fixed charge carriers are electrons.
  • statically fixed charges in the passivation layer particularly preferably achieve a bending of the band edge of the conduction band and the valence band in the at
  • statically fixed charge carriers in the passivation layer lead to a band edge bending in the region of the passivation layer to lower energies, so that here electrons in the border region to the
  • the area of the band edge bending at the interface semiconductor layer sequence - passivation layer has, for example, an extension between 1 nanometer and 100 nanometers.
  • the band edge bend of valence band edge and conduction band edge is at least 0.1 eV.
  • the charge carrier density of the statically fixed charge carrier in the boundary region between the semiconductor layer sequence and the passivation layer is the charge carrier density of the statically fixed charge carrier in the boundary region between the semiconductor layer sequence and the passivation layer
  • Charge carrier density of the statically fixed charge carriers in the boundary region between the semiconductor layer sequence and the passivation layer at least 10 12 cm -2 on.
  • the I I I I / V semiconductor composite material is particularly preferably a phosphide
  • a phosphide compound semiconductor material is a
  • Semiconductor composite materials containing phosphorus such as Materials from the system In x Al y Gai x - y P with 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1.
  • the passivation layer preferably has a thickness of between 1 nanometer and 100 nanometers inclusive. Particularly preferably, the passivation layer is made very thin. Preferably, the thickness exceeds the
  • statically fixed charges in the passivation layer advantageously lead to a shielding of the oppositely charged type of charge carriers on the side surface. Since both types of charge carriers must be present locally for nonradiative effects, the nonradiative rate, which leads to losses, is significantly reduced at the side surfaces. This leads in particular to an increase in efficiency
  • Light-emitting diode chips with a small lateral extent.
  • the light-emitting diode chips particularly preferably have an edge length which does not exceed 1 millimeter.
  • the efficiency increase is particularly effective with a light-emitting diode chip, which is a comparatively high
  • the ratio of side surface to light exit surface of the LED chip is preferably at least 0.01.
  • the passivation layer preferably comprises one of the following materials or is formed of one of the following materials: alumina, silica, aluminum phosphide, indium aluminum phosphide.
  • the semiconductor layer sequence is based on a phosphide compound semiconductor material or is formed from a phosphide compound semiconductor material, wherein the
  • Passivation layer is particularly preferred
  • the passivation layer is formed of two individual layers, one of which
  • the passivation layer has disordered regions, one of which
  • the passivation layer is very thin and has
  • the regions comprising alumina preferably predominate the regions comprising aluminum phosphide.
  • the regions comprising aluminum phosphide preferably predominate the regions comprising aluminum phosphide.
  • Passivation layer of at least 95% alumina Passivation layer of at least 95% alumina.
  • a passivation layer is applied, in the electrical
  • the passivation layer covers at least the active radiation-generating zone of the semiconductor layer sequence.
  • the side surface of the semiconductor layer sequence is usually initially produced partly by etching, while another part of the side surface are finally produced by another separation process, such as breaking, sawing or laser cutting. Particularly preferably, the active zone of the semiconductor layer sequence is separated by etching.
  • a semiconductor layer sequence is provided which is based on a phosphide compound semiconductor material or consists of a phosphide compound semiconductor material.
  • a non-stoichiometric silicon dioxide layer SiO x layer
  • SiO x layer is applied in direct contact with the side surface of the semiconductor layer sequence.
  • an aluminum phosphide layer (Al 2 O 3 layer) is applied in direct contact with the non-stoichiometric silicon dioxide layer, more preferably by an ALD method.
  • ALD atomic layer deposition
  • CVD chemical vapor deposition
  • the surface to be coated is made available in a volume, and at least one starting material is made available in the volume from which a chemical reaction takes place on the surface to be coated.
  • Atomic layer deposition is used here to denote a CVD process in which the first gaseous starting material is supplied to the volume in which the surface to be coated is provided, so that the first gaseous starting material adsorbs onto the surface. After a preferably complete or almost complete covering of the surface with the first
  • Starting material is the part of the first starting material, which is still present in gaseous or not adsorbed on the surface, usually removed again from the volume and supplied to the second starting material.
  • the layer composite is annealed with the semiconductor layer sequence and the layers applied thereon.
  • the temperature for annealing is preferably between 100 ° C and 800 ° C inclusive.
  • FIG. 6 shows a schematic sectional view of a
  • Figure 7 shows schematically conduction band and valence band of
  • Figure 8 shows a schematic sectional view of a
  • FIG. 9 shows measurements of the photoluminescence intensity of
  • Sample having the structure according to FIG. 8 as a function of the thickness x of the aluminum phosphide layer.
  • the active zone 2 is suitable for generating electromagnetic radiation during operation of the light-emitting diode chip.
  • the semiconductor layer sequence 1 is particularly preferably based on a phosphide compound semiconductor material.
  • a first main surface 3 of the epitaxially grown semiconductor layer sequence 1 is a first one
  • a second electrical Contact 6 is applied.
  • the first electrical contact 4 is a p-contact and the second electrical contact 6 is an n-contact.
  • Silicon oxide layer 7 (SiO x layer) deposited in direct contact with the side surface 8 of the semiconductor layer sequence 1 by means of thermal evaporation.
  • the non-stoichiometric silicon dioxide layer 7 in particular covers the active zone 2.
  • the second main surface 5 of the semiconductor layer sequence 1 and the first electrical contact 4 are at least partially covered by the non-stoichiometric silicon oxide layer 7.
  • Silicon oxide layer 7 an aluminum oxide layer 9 (Al 2 O 3 - layer) applied, preferably with an ALD method.
  • Passivation layer 10 has static fixed
  • Charge carriers preferably electrons.
  • Alumina layer 9 and the near-alumina Layer form the passivation layer 10 in the present embodiment.
  • an epitaxial semiconductor layer sequence 1 with electrical contacts 4, 6 is again provided in a first step, as already described with reference to FIGS. 4 and 5.
  • an aluminum phosphide layer 11 (AIP layer) is applied in direct contact with the side surface 8 of the semiconductor layer sequence 1, for example epitaxially (FIG. 5).
  • the aluminum phosphide layer 11 in particular covers the active zone 2 and extends up to the first main surface 3 of FIG
  • the layer composite of Figure 5 is particularly preferably annealed in a next step (not
  • the aluminum phosphide is at least partially converted into aluminum oxide (Al x O y ).
  • the aluminum phosphide / oxide layer 11 forms in the
  • the passivation layer 10 from. This has fixed electrical charge carriers,
  • a light-emitting diode chip is produced, as shown schematically in FIG. 6, for example.
  • the light-emitting diode chip according to the exemplary embodiment of FIG. 6 has an epitaxially grown semiconductor layer sequence 1 based on a phosphide-compound semiconductor material.
  • the semiconductor layer sequence 1 comprises an active zone 2, which is suitable for generating electromagnetic radiation which is emitted by a light exit surface 12 during operation of the light-emitting diode chip.
  • Light exit surface 12 of the LED chip is a
  • Passivation layer 10 applied.
  • the passivation layer 10 extends over the active zone 2.
  • the passivation layer 10 are electrical
  • the electrical charge carriers are electrons. Furthermore, it is also possible that the passivation layer 10 saturates surface states of the adjacent semiconductor material.
  • Parts of the side surface 8 of the semiconductor layer sequence 1 according to the embodiment of FIG. 6 have been obtained by dry etching. These parts of the side surface 8 are characterized here by the fact that they are formed obliquely to a central axis of the LED chip. Another part of the side surface 8 of the semiconductor layer sequence 1 is in this case parallel to a center axis of the light-emitting diode chip arranged. This part of the LED chip was achieved by another separation process, for example by means of sawing or laser cutting.
  • FIG. 7 schematically shows the course of the conduction band edge CB and the valence band edge VB in the region of
  • the passivation layer 10 in the present case comprises a
  • the valence band edge VB and the conduction band edge CB has a lowering towards lower energies, in which electrons are statically fixed.
  • an increase of the valence band edge VB is formed, in which holes are statically fixed. In this way arises at the interface
  • Semiconductor Layer Sequence 1 - Passivation Layer 10 is a positive charge shield that at least reduces non-radiative recombination.
  • the sample according to the schematic representation of FIG. 8 has a gallium arsenide substrate 13 on which an approximately 1 ⁇ m thick InAlP layer has grown epitaxially.
  • an InGaAlP semiconductor layer sequence 1 with an active zone 2 that emits radiation with a wavelength of approximately 620 nanometers is epitaxially grown on the InAlP layer, approximately 300 nanometers thick.
  • an aluminum phosphide layer 11 having a very small thickness x is applied to the epitaxially grown semiconductor layer sequence 1. It has been shown experimentally that the aluminum phosphide layer 11 is almost in air completely converted into an aluminum oxide layer (Al x O y layer).
  • the thickness of the aluminum phosphide / oxide layer 11 x was now varied and the photoluminescence of the sample was measured.
  • Photoluminescence are plotted in FIG. 9 as a function of the thickness x.
  • the measurement according to FIG. 9 shows that with a thickness x of approximately 2 nanometers, the photoluminescence is a factor of 10 compared to a sample without
  • Aluminum phosphide / oxide layer 11 is increased.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Es wird ein Leuchtdiodenchip mit einer epitaktischen Halbleiterschichtenfolge (1) mit einer aktiven Zone (2), die im Betrieb elektromagnetische Strahlung erzeugt undeiner Passivierungsschicht (10) angegeben, in der elektrische Ladungsträger statisch fixiert sind oder die zu einer Absättigung der Oberflächenzustände der Halbleiterschichtenfolge (1) führt. Die Passivierungsschicht (10) ist auf einer Seitenfläche (8) der Halbleiterschichtenfolge (1) aufgebracht und die Passivierungsschicht (10) überdeckt zumindest die aktive Zone (2).

Description

Beschreibung
Leuchtdiodenchip und Verfahren zur Herstellung eines
Leuchtdiodenchips
Es werden ein Leuchtdiodenchip und ein Verfahren zur
Herstellung eines Leuchtdiodenchips angegeben.
Die Druckschrift DE 102015120323 betrifft einen
Leuchtdiodenchip mit einer Verkapselungsschicht , die
stellenweise zwischen einem Träger und einer reflektierenden Schichtenfolge angeordnet ist, wobei sich die
Verkapselungsschicht stellenweise durch die reflektierende Schichtenfolge hindurch in eine Halbleiterschichtenfolge hinein erstreckt. Der Offenbarungsgehalt der Druckschrift DE 102015120323 wird hiermit durch Rückbezug aufgenommen.
Leuchtdiodenchips, insbesondere auf der Basis von InGaAlP weisen häufig aufgrund von nichtstrahlenden Verlusten in der aktiven Strahlungserzeugenden Zone an geätzten Seitenflächen ein Effizienzmaximum bei vergleichsweise hohen Stromdichten auf. Dies begrenzt den Einsatz derartiger Leuchtdiodenchips bei geringen Stromdichten. Eine Aufgabe der vorliegenden Anmeldung ist es, einen
Leuchtdiodenchip anzugeben, dessen Effizienzmaximum bei niedrigen Stromdichten liegt. Weiterhin ist es Aufgabe der vorliegenden Anmeldung ein Verfahren zur Herstellung eines derartigen Leuchtdiodenchips anzugeben.
Diese Aufgaben werden durch einen Leuchtdiodenchip mit den Merkmalen des Patentanspruches 1 sowie durch ein Verfahren mit den Schritten des Patentanspruches 10 gelöst. Vorteilhafte Ausführungsformen sowie Weiterbildungen des Leuchtdiodenchips und des Verfahrens sind Gegenstand der jeweils abhängigen Ansprüche.
Gemäß einer Ausführungsform weist der Leuchtdiodenchip eine epitaktische Halbleiterschichtenfolge mit einer aktiven Zone auf, die im Betrieb elektromagnetische Strahlung erzeugt. Besonders bevorzugt umfasst der Leuchtdiodenchip eine
Passivierungsschicht, in der elektrische Ladungsträger statisch fixiert sind oder die zu einer Absättigung der Oberflächenzustände der Halbleiterschichtenfolge führt. Die Passivierungsschicht ist bevorzugt auf einer Seitenfläche der Halbleiterschichtenfolge aufgebracht und überdeckt bevorzugt zumindest die aktive Zone seitlich.
Weiterhin ist es auch möglich, dass sich die
Passivierungsschicht vollflächig über die Seitenfläche der epitaktischen Halbleiterschichtenfolge erstreckt. Alternativ oder zusätzlich kann die Passivierungsschicht auch zumindest teilweise auf einer Lichtaustrittsfläche der epitaktischen Halbleiterschichtenfolge oder des Leuchtdiodenchips
angeordnet sein.
Eine Idee der vorliegenden Anmeldung ist es, auf der
Seitenfläche der Halbleiterschichtenfolge, und insbesondere im Bereich der aktiven Strahlungserzeugenden Zone, statisch fixierte Ladungsträger anzuordnen, so dass sich im an die Passivierungsschicht angrenzenden Halbleitermaterial der Halbleiterschichtenfolge Ladungsträger mit entgegengesetzter elektrischer Ladung sammeln. Die statisch fixierten Ladungen in der Passivierungsschicht führen mit Vorteil zu einer
Abschirmung der entgegengesetzt geladenen Sorte von
Ladungsträger an der Seitenfläche. Da für nichtstrahlende Effekte beide Arten von Ladungsträgern lokal vorhanden sein müssen, wird die nichtstrahlende Rate, die zu Verlusten führt, an den in der Regel geätzten Seitenflächen deutlich verringert. Die Effizient des Leuchtdiodenchips wird so mit Vorteil erhöht. Besonders bevorzugt ist die Passivierungsschicht in direktem Kontakt mit dem Material der epitaktischen
Halbleiterschichtenfolge angeordnet. Mit anderen Worten weist die Passivierungsschicht mit der epitaktischen
Halbleiterschichtenfolge besonders bevorzugt eine gemeinsame Grenzfläche auf.
Gemäß einer bevorzugten Ausführungsform des Leuchtdiodenchips handelt es sich bei den statisch fixierten Ladungsträger um Elektronen .
Besonders bevorzugt erzielen die statisch fixierten Ladungen in der Passivierungsschicht eine Verbiegung der Bandkante von Leitungsband und Valenzband in dem an die
Passivierungsschicht angrenzenden Halbleitermaterial der epitaktischen Halbleiterschichtenfolge. Auf diese Art und
Weise reichern sich Ladungsträger aus dem Halbleitermaterial, deren Ladung entgegengesetzt ist zu der Ladung der statisch fixierten Ladungsträger in der Passivierungsschicht, in dem an die Passivierungsschicht angrenzenden Halbleitermaterial an. Die statisch fixierten Ladungen in der
Passivierungsschicht führen in der Regel mit Vorteil zu einer Abschirmung der entgegengesetzt geladenen Sorte von
Ladungsträger an der Seitenfläche. Beispielsweise führen die statisch fixierten Ladungsträger in der Passivierungsschicht zu einer Bandkantenverbiegung im Bereich der Passivierungsschicht zu kleineren Energien, sodass sich hier Elektronen im Grenzbereich zur
Halbleiterschichtenfolge anreichern. Aufgrund der lokal erhöhten Elektronendichte in der Passivierungsschicht sammeln sich im Gegenzug im angrenzenden Bereich der
Halbleiterschichtenfolge positive Ladungsträger,
beispielsweise Löcher. Der Bereich der Bandkantenverbiegung an der Grenzfläche Halbleiterschichtenfolge - Passivierungsschicht weist beispielsweise eine Ausdehnung zwischen 1 Nanometer und 100 Nanometer auf. Beispielsweise beträgt die Bandkantenverbiegung von Valenzbandkante und Leitungsbandkante mindestens 0,1 eV.
Gemäß einer Ausführungsform weist die Ladungsträgerdichte der statisch fixierten Ladungsträger im Grenzbereich zwischen der Halbleiterschichtenfolge und der Passivierungsschicht
mindestens 1011 cm-2 auf. Besonders bevorzugt weist die
Ladungsträgerdichte der statisch fixierten Ladungsträger im Grenzbereich zwischen der Halbleiterschichtenfolge und der Passivierungsschicht mindestens 1012 cm-2 auf. Gemäß einer bevorzugten Ausführungsform basiert die
epitaktische Halbleiterschichtenfolge auf einem III/V- Halbleiterverbundmaterial .
Bei dem I I I /V-Halbleiterverbundmaterial handelt es sich besonders bevorzugt um ein Phosphid-
Halbleiterverbundmaterial . Ein Phosphid- Halbleiterverbundmaterial ist ein
Halbleiterverbundmaterialien, das Phosphor enthält, wie die Materialien aus dem System InxAlyGai-x-yP mit 0 < x < 1, 0 < y < 1 und x+y < 1. Insbesondere weist die epitaktisch
gewachsene Halbleiterschichtenfolge eines dieser Materialien auf oder besteht auf einem dieser Materialien.
Die Passivierungsschicht weist bevorzugt eine Dicke zwischen einschließlich 1 Nanometer und einschließlich 100 Nanometer auf. Besonders bevorzugt ist die Passivierungsschicht sehr dünn ausgebildet. Bevorzugt übersteigt die Dicke der
Passivierungsschicht 5 Nanometer nicht.
Die statisch fixierten Ladungen in der Passivierungsschicht führen mit Vorteil zu einer Abschirmung der entgegengesetzt geladenen Sorte von Ladungsträger an der Seitenfläche. Da für nichtstrahlende Effekte beide Arten von Ladungsträgern lokal vorhanden sein müssen, wird die nichtstrahlende Rate, die zu Verlusten führt, an den Seitenflächen deutlich verringert. Dies führt insbesondere zu einer Effizienzerhöhung bei
Leuchtdiodenchips mit geringer lateraler Ausdehnung.
Besonders bevorzugt weisen die Leuchtdiodenchips daher eine Kantenlänge auf, die 1 Millimeter nicht überschreitet.
Weiterhin ist die Effizienzerhöhung besonders effektiv bei einem Leuchtdiodenchip, der ein vergleichsweise hohes
Verhältnis von Seitenfläche zu Lichtaustrittsfläche aufweist. Das Verhältnis von Seitenfläche zu Lichtaustrittsfläche des Leuchtdiodenchips beträgt bevorzugt mindestens 0,01.
Die Passivierungsschicht weist bevorzugt eines der folgenden Materialien auf oder ist aus einem der folgenden Materialien gebildet: Aluminiumoxid, Siliziumoxid, Aluminiumphosphid, Indiumaluminiumphosphid . Gemäß einer bevorzugten Ausführungsform des Leuchtdiodenchip basiert die Halbleiterschichtenfolge auf einem Phosphid- Verbundhalbleitermaterial oder ist aus einem Phosphid- Verbundhalbleitermaterial gebildet, wobei die
Passivierungsschicht in direktem Kontakt auf die
Halbleiterschichtenfolge aufgebracht ist. Die
Passivierungsschicht weist hierbei besonders bevorzugt
Aluminiumphosphid und/oder Aluminiumoxid auf. Beispielsweise ist es möglich, dass die Passivierungsschicht aus zwei Einzelschichten gebildet ist, von denen die eine
Aluminiumphosphid aufweist oder aus Aluminiumphosphid besteht, während die andere Aluminiumoxid aufweist oder aus Aluminiumoxid besteht. Besonders bevorzugt ist hierbei die Aluminiumoxidschicht in direktem Kontakt mit dem
Halbleitermaterial angeordnet.
Weiterhin ist es auch möglich, dass die Passivierungsschicht ungeordnete Bereiche aufweist, von denen die einen
Aluminiumphosphid aufweisen oder aus Aluminiumphosphid bestehen und die anderen Aluminiumoxid aufweisen oder aus Aluminiumoxid bestehen. Besonders bevorzugt ist hierbei die Passivierungsschicht sehr dünn ausgebildet und weist
lediglich einige Nanometer Dicke auf. Weiterhin überwiegen bei dieser Ausführungsform die Bereiche, die Aluminiumoxid aufweisen, die Bereiche, die Aluminiumphosphid aufweisen bevorzugt deutlich. Beispielsweise besteht die
Passivierungsschicht zu mindestens 95% aus Aluminiumoxid.
Bei einem Verfahren zur Herstellung eines Leuchtdiodenchips wird zunächst eine epitaktisch gewachsene
Halbleiterschichtenfolge mit einer aktiven Zone
bereitgestellt, wobei die aktive Zone dazu geeignet ist, elektromagnetische Strahlung zu erzeugen. Auf eine Seitenfläche der Halbleiterschichtenfolge wird eine Passivierungsschicht aufgebracht, in der elektrische
Ladungsträger statisch fixiert sind. Die Passivierungsschicht bedeckt hierbei zumindest die aktive Strahlungserzeugende Zone der Halbleiterschichtenfolge.
Gemäß einer besonders bevorzugten Ausführungsform des
Verfahrens werden Teile der Seitenfläche der
Halbleiterschichtenfolge durch Ätzen, insbesondere durch Trockenätzen, erzeugt. Dies wird auch als Mesa-Ätzen
bezeichnet. Die Seitenfläche der Halbleiterschichtenfolge wird in der Regel zunächst teilweise durch Ätzen erzeugt, während ein weiterer Teil der Seitenfläche schließlich durch einen anderen Trennprozess , wie beispielsweise Brechen, Sägen oder Laserschneiden, hergestellt werden. Besonders bevorzugt wird die aktive Zone der Halbleiterschichtenfolge durch Ätzen getrennt . Gemäß einer bevorzugt Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge bereitgestellt, die auf einem Phosphid-Verbundhalbleitermaterial beruht oder aus einem Phosphid-Verbundhalbleitermaterial besteht. Zum Aufbringen der Passivierungsschicht wird in direktem Kontakt auf die Seitenfläche der Halbleiterschichtenfolge eine nicht- stöchiometrische Siliziumdioxidschicht (SiOx-Schicht)
aufgebracht, bevorzugt durch thermisches Verdampfen.
Dann wird in direktem Kontakt auf die nicht-stöchiometrische Siliziumdioxidschicht eine Aluminiumphosphidschicht (AI2O3- Schicht) aufgebracht, besonders bevorzugt durch ein ALD- Verfahren . Mit Atomlagenabscheidung (atomic layer deposition, ALD) ist vorliegend eine spezielle Form eines CVD-Verfahren
bezeichnet . Bei einem CVD-Verfahren („chemical vapour deposition", chemische Gasphasenabscheidung) wird die zu beschichtende Oberfläche in einem Volumen zur Verfügung gestellt. In dem Volumen wird weiterhin zumindest ein Ausgangsmaterial zur Verfügung gestellt, aus dem durch eine chemische Reaktion an der zu beschichtenden Oberfläche eine feste CVD-Schicht abgeschieden wird. In der Regel befindet sich in dem Volumen zumindest ein zweites Ausgangsmaterial, mit dem das erste Ausgangsmaterial unter Bildung der festen CVD-Schicht an der Oberfläche chemisch reagiert. Das CVD-Verfahren zeichnet sich somit durch mindestens eine chemische Reaktion an der zu beschichtenden Oberfläche zur Bildung der CVD-Schicht aus.
Mit Atomlagenabscheidung (atomic layer deposition, ALD) ist vorliegend ein CVD-Verfahren bezeichnet, bei dem das erste gasförmige Ausgangsmaterial dem Volumen zugeführt wird, in dem die zu beschichtende Oberfläche bereitgestellt ist, so dass das erste gasförmige Ausgangsmaterial auf der Oberfläche adsorbiert. Nach einer bevorzugt vollständigen oder nahezu vollständigen Bedeckung der Oberfläche mit dem ersten
Ausgangsmaterial wird der Teil des ersten Ausgangsmaterial, der noch gasförmig bzw. nicht auf der Oberfläche adsorbiert vorliegt, in der Regel wieder aus dem Volumen entfernt und das zweite Ausgangsmaterial zugeführt. Das zweite
Ausgangsmaterial ist dafür vorgesehen, mit der an der
Oberfläche adsorbierten, ersten Ausgangsverbindung unter Bildung einer festen ALD-Schicht chemisch zu reagieren. Gemäß einer weiteren Ausführungsform des Verfahrens wird auf eine Halbleiterschichtenfolge, die auf einem Phosphid- Verbundhalbleitermaterial beruht, zum Aufbringen der
Passivierungsschicht zunächst eine Aluminiumphosphidschicht (AIP-Schicht) in direktem Kontakt auf die Seitenfläche der Halbleiterschichtenfolge aufgebracht, beispielsweise
epitaktisch .
Gemäß einer weiteren Ausführungsform des Verfahrens wird der Schichtverbund mit der Halbleiterschichtenfolge und den darauf aufgebrachten Schichten getempert. Die Temperatur zum Tempern liegt bevorzugt zwischen einschließlich 100 °C und einschließlich 800 °C. Weitere vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
Anhand der schematischen Schnittdarstellungen der Figuren 1 bis 3 wird ein erstes Ausführungsbeispiel eines
Verfahrens zur Herstellung eines Leuchtdiodenchips näher erläutert.
Anhand der schematischen Schnittdarstellungen der Figuren 4 und 5 wird ein weiteres Ausführungsbeispiel eines
Verfahrens zur Herstellung eines Leuchtdiodenchips näher erläutert.
Figur 6 zeigt eine schematische Schnittdarstellung eines
Leuchtdiodenchips gemäß einem Ausführungsbeispiel.
Figur 7 zeigt schematisch Leitungsband und Valenzband des
Halbleitermaterials sowie der Passivierungsschicht des Leuchtdiodenchips gemäß einem
Ausführungsbeispiel .
Figur 8 zeigt eine schematische Schnittdarstellung einer
Halbleiterprobe, anhand derer der positive Effekt der Passivierungsschicht experimentell bestätigt wird .
Figur 9 zeigt Messungen der Photolumineszenzintensität der
Probe mit dem Aufbau gemäß Figur 8 in Abhängigkeit der Dicke x der Aluminiumphosphidschicht .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1 bis 3 wird zunächst eine epitaktisch gewachsene
Halbleiterschichtenfolge 1 mit einer aktiven Zone 2
bereitgestellt. Die aktive Zone 2 ist hierbei dazu geeignet, im Betrieb des Leuchtdiodenchips elektromagnetische Strahlung zu erzeugen. Die Halbleiterschichtenfolge 1 beruht besonders bevorzugt auf einem Phosphidverbundhalbleitermaterial .
Auf einer ersten Hauptfläche 3 der epitaktisch gewachsenen Halbleiterschichtenfolge 1 ist hierbei ein erster
elektrischer Kontakt 4 aufgebracht, während auf der zweiten Hauptfläche 5 der Halbleiterschichtenfolge 1, die der ersten Hauptfläche 3 gegenüberliegt, ein zweiter elektrischer Kontakt 6 aufgebracht ist. Beispielsweise handelt es sich bei dem ersten elektrischen Kontakt 4 um einen p-Kontakt und bei dem zweiten elektrischen Kontakt 6 um einen n-Kontakt. In einem nächsten Schritt, der schematisch in Figur 2
dargestellt ist, wird eine nicht-stöchiometrische
Siliziumoxidschicht 7 (SiOx-Schicht) in direktem Kontakt auf die Seitenfläche 8 der Halbleiterschichtenfolge 1 mittels thermischen Verdampfens abgeschieden. Die nicht- stöchiometrische Siliziumdioxidschicht 7 überdeckt hierbei insbesondere die aktive Zone 2. Weiterhin ist die zweite Hauptfläche 5 der Halbleiterschichtenfolge 1 sowie der erste elektrische Kontakt 4 zumindest teilweise mit der nicht- stöchiometrische Siliziumoxidschicht 7 bedeckt.
Wie schematisch in Figur 3 dargestellt ist, wird dann in direktem Kontakt auf die nicht-stöchiometrische
Siliziumoxidschicht 7 eine Aluminiumoxidschicht 9 (AI2O3- Schicht) aufgebracht, bevorzugt mit einem ALD-Verfahren .
Schließlich wird der Schichtverbund mit der epitaktischen Halbleiterschichtenfolge 1 und der darauf aufgebrachten nicht-stöchiometrischen Siliziumoxidschicht 7 und der
Aluminiumoxidschicht 9 getempert, sodass eine
aluminiumoxidhaltige Schicht an der Grenzfläche zur
Halbleiterschichtenfolge 1 entsteht. Diese
aluminiumoxidhaltige Schicht innerhalb der
Passivierungsschicht 10 weist statisch fixierte
Ladungsträger, bevorzugt Elektronen auf.
Die nicht-stöchiometrische Siliziumoxidschicht 7, die
Aluminiumoxidschicht 9 und die grenznahe aluminiumoxidhaltige Schicht bilden bei dem vorliegenden Ausführungsbeispiel die Passivierungsschicht 10 aus.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 4 und 5 wird in einem ersten Schritt wiederum eine epitaktische Halbleiterschichtenfolge 1 mit elektrischen Kontakten 4, 6 bereitgestellt, wie sie bereits anhand von Figur 1
beschrieben wurde. In einem nächsten Schritt wird eine Aluminiumphosphidschicht 11 (AIP-Schicht) in direktem Kontakt auf die Seitenfläche 8 der Halbleiterschichtenfolge 1 aufgebracht, beispielsweise epitaktisch (Figur 5) . Die Aluminiumphosphidschicht 11 bedeckt hierbei insbesondere die aktive Zone 2 und erstreckt sich bis auf die erste Hauptfläche 3 der
Halbleiterschichtenfolge und den ersten Kontakt 4.
Auch der Schichtverbund aus der Figur 5 wird besonders bevorzugt in einem nächsten Schritt getempert (nicht
dargestellt) . Hierbei bildet sich das Aluminiumphosphid zumindest teilweise in Aluminiumoxid (AlxOy) um.
Die Aluminiumphosphid/oxidschicht 11 bildet bei dem
vorliegenden Ausführungsbeispiel die Passivierungsschicht 10 aus. Diese weist fixierte elektrische Ladungsträger,
bevorzugt Elektronen, angrenzend an das Halbleitermaterial der Halbleiterschichtenfolge 1 auf.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figur bis 3 sowie 4 bis 5 entsteht ein Leuchtdiodenchip, wie er beispielsweise in Figur 6 schematisch dargestellt ist. Der Leuchtdiodenchip gemäß dem Ausführungsbeispiel der Figur 6 weist eine epitaktisch gewachsene Halbleiterschichtenfolge 1 basierend auf einem Phosphidverbundhalbleitermaterial auf. Die Halbleiterschichtenfolge 1 umfasst eine aktive Zone 2, die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen, die im Betrieb des Leuchtdiodenchips von einer Lichtaustrittsfläche 12 ausgesandt wird.
Auf einer ersten Hauptfläche 3 der epitaktisch gewachsenen Halbleiterschichtenfolge 1 ist ein erster elektrischer
Kontakt 4 aufgebracht, während auf der zweiten Hauptfläche 5 der Halbleiterschichtenfolge 1 ein zweiter elektrischer
Kontakt 6 aufgebracht ist.
Auf der Seitenfläche 8 der epitaktischen
Halbleiterschichtenfolge 1 sowie auf Teilen der
Lichtaustrittsfläche 12 des Leuchtdiodenchips ist eine
Passivierungsschicht 10 aufgebracht. Insbesondere erstreckt sich die Passivierungsschicht 10 über die aktiven Zone 2. In der Passivierungsschicht 10 befinden sich elektrische
Ladungsträger, die statisch fixiert sind. Vorliegend handelt es sich bei den elektrischen Ladungsträgern um Elektronen. Weiterhin ist es auch möglich, dass die Passivierungsschicht 10 Oberflächenzustände des angrenzenden Halbleitermaterials absättigt .
Teile der Seitenfläche 8 der Halbleiterschichtenfolge 1 gemäß dem Ausführungsbeispiel der Figur 6 sind durch Trockenätzen erzielt worden. Diese Teile der Seitenfläche 8 zeichnen sich vorliegend dadurch aus, dass sie schräg zu einer Mittelachse des Leuchtdiodenchips ausgebildet sind. Ein weiterer Teil der Seitenfläche 8 der Halbleiterschichtenfolge 1 ist vorliegend parallel zu einer Mittelachse des Leuchtdiodenchips angeordnet. Dieser Teil des Leuchtdiodenchips wurde durch einen anderen Trennprozess , beispielsweise mittels Sägen oder Lasertrennen, erzielt. Figur 7 zeigt schematisch den Verlauf der Leitungsbandkante CB und der Valenzbandkante VB im Bereich der
Passivierungsschicht 10 sowie der Halbleiterschichtenfolge 1. Die Passivierungsschicht 10 umfasst vorliegend eine
Aluminiumoxidschicht 9 sowie eine nicht-stöchiometrische Siliziumoxidschicht 7. Im Bereich der Grenzfläche der
Passivierungsschicht 10 angrenzend an das Halbleitermaterial weist die Valenzbandkante VB sowie die Leitungsbandkante CB eine Absenkung hin zu niedrigeren Energien auf, in denen Elektronen statisch fixiert sind. Im Gegenzug bildet sich auf der Seite des angrenzenden Halbleitermaterials eine Erhöhung der Valenzbandkante VB, in der Löcher statisch fixiert sind. Auf diese Art und Weise entsteht an der Grenzfläche
Halbleiterschichtenfolge 1 - Passivierungsschicht 10 eine Abschirmung für positive Ladungen, die eine nichtstrahlende Rekombination zumindest verringert.
Die Probe gemäß der schematischen Darstellung der Figur 8 weist ein Galliumarsenidsubstrat 13 auf, auf dem eine zirka 1 Mikrometer dicke InAlP-Schicht epitaktisch gewachsen ist. Auf der InAlP-Schicht ist wiederum eine zirka 300 Nanometer dicke InGaAlP-Halbleiterschichtenfolge 1 mit einer aktiven Zone 2 epitaktisch gewachsen, die Strahlung mit einer Wellenlänge von zirka 620 Nanometer emittiert. Auf die epitaktisch gewachsene Halbleiterschichtenfolge 1 ist wiederum eine Aluminiumphosphidschicht 11 mit einer sehr geringen Dicke x aufgebracht. Experimentell wurde gezeigt, dass sich die Aluminiumphosphidschicht 11 an Luft nahezu vollständig in eine Aluminiumoxidschicht (AlxOy-Schicht ) umwandelt .
Die Dicke der Aluminiumphosphid/oxidschicht 11 x wurde nun variiert und die Photolumineszenz der Probe gemessen. Die an der Probe gemäß Figur 8 gemessenen Werte IPL der
Photolumineszenz sind in Figur 9 in Abhängigkeit der Dicke x aufgetragen. Die Messung gemäß Figur 9 zeigt, dass bei einer Dicke x von zirka 2 Nanometer die Photolumineszenz um einen Faktor 10 gegenüber einer Probe ohne
Aluminiumphosphid/oxidschicht 11 erhöht ist.
Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 102015120089.9, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
1 epitaktische Halbleiterschichtenfolge
2 aktive Zone
3 erste Hauptfläche
4 erster Kontakt
5 zweite Hauptfläche
6 zweiter elektrischer Kontakt
7 Siliziumoxidschicht
8 Seitenfläche
9 Aluminiumoxidschicht
10 PassivierungsSchicht
11 Aluminiumphosphid-Schicht
12 Lichtaustrittsfläche
13 GaAs-Substrat
CB Leitungsbandkante
VB Valenzbandkante

Claims

Patentansprüche
1. Leuchtdiodenchip mit:
- einer epitaktischen Halbleiterschichtenfolge (1) mit einer aktiven Zone (2), die im Betrieb elektromagnetische Strahlung erzeugt, und
- einer Passivierungsschicht (10), in der elektrische
Ladungsträger statisch fixiert sind der
Halbleiterschichtenfolge (1) führt, wobei
die Passivierungsschicht (10) auf einer Seitenfläche (8) der Halbleiterschichtenfolge (1) aufgebracht ist und die Passivierungsschicht (10) zumindest die aktive Zone (2) überdeckt .
2. Leuchtdiodenchip nach dem vorherigen Anspruch, bei dem die statisch fixierten Ladungsträger Elektronen sind.
3. Leuchtdiodenchip nach einem der obigen Ansprüche, bei dem die statisch fixierten Ladungsträger der
Passivierungsschicht (10) zu einer Verbiegung der
Leitungsbandkante (CB) und der Valenzbandkante (VB) in dem an die Passivierungsschicht (10) angrenzenden
Halbleitermaterial der epitaktische
Halbleiterschichtenfolge (1) führt, so dass sich
Ladungsträger, deren Ladung entgegengesetzt zu der Ladung der statisch fixierten Ladungsträgern sind, in dem Halbleitermaterial anreichern.
4. Leuchtdiodenchip nach einem der obigen Ansprüche, bei dem die epitaktische Halbleiterschichtenfolge (1) auf einem III /V-Halbleiterverbundmaterial basiert .
5. Leuchtdiodenchip nach dem vorherigen Anspruch, bei dem das I I I /V-Halbleiterverbundmaterial ein Phosphid- Halbleiterverbundmaterial ist.
6. Leuchtdiodenchip nach einem der obigen Ansprüche, bei dem die Passivierungsschicht (10) eine Dicke zwischen einschließlich 1 Nanometer und einschließlich 100
Nanometer aufweist.
7. Leuchtdiodenchip nach einem der obigen Ansprüche, dessen Kantenlänge 1 Millimeter nicht überschreitet.
8. Leuchtdiodenchip nach einem der obigen Ansprüche, bei dem die Passivierungsschicht (10) eines der folgenden
Materialien aufweist: Aluminiumoxid, Siliziumoxid,
Aluminiumphosphid, Indiumaluminiumphosphid .
9. Leuchtdiodenchip nach einem der obigen Ansprüche, bei dem die Halbleiterschichtenfolge (1) auf einem
Phosphidverbundhalbleitermaterial basiert und die
Passivierungsschicht in direktem Kontakt auf die
Halbleiterschichtenfolge (1) aufgebracht ist, wobei die Passivierungsschicht (10) eine Aluminiumphosphidschicht (11) und eine Aluminiumoxidschicht (9) aufweist.
10. Verfahren zur Herstellung eines Leuchtdiodenchips mit den folgenden Schritten:
- Bereitstellen einer epitaktisch gewachsenen
Halbleiterschichtenfolge (1) mit einer aktiven Zone (2), die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen,
- Aufbringen einer Passivierungsschicht (10) auf eine
Seitenfläche (8) der Halbleiterschichtenfolge (1), so dass in der Passivierungsschicht (10) elektrische
Ladungsträger statisch fixiert werden.
11. Verfahren nach dem vorherigen Anspruch, bei dem die
Seitenfläche (8) der Halbleiterschichtenfolge (1) durch Ätzen erzeugt werden.
12. Verfahren nach einem der Ansprüche 10 bis 11, bei dem die
Halbleiterschichtenfolge (1) auf einem
Phosphidverbundhalbleitermaterial beruht und zum
Aufbringen der Passivierungsschicht (10) die folgenden Schritte durchgeführt werden:
- Aufbringen einer nicht-stöchiometrischen
Siliziumoxidschicht (7) in direktem Kontakt auf die Seitenfläche (8) der Halbleiterschichtenfolge (1),
- Aufbringen einer Aluminumoxidschicht (9) in direktem
Kontakt auf die Siliziumoxidschicht (7),
- Tempern des Schichtverbundes, so dass eine aluminiumoxid- haltige Schicht an der Grenzfläche zwischen
Passivierungsschicht (10) und Halbleiterschichtenfolge (1) entsteht.
13. Verfahren nach dem vorherigen Anspruch, bei dem die
Siliziumdioxidschicht durch thermisches Verdampfen und die Aluminiumoxidschicht durch ein ALD-Verfahren
abgeschieden werden.
14. Verfahren nach einem der Ansprüche 10 bis 11, bei dem die
Halbleiterschichtenfolge (1) auf einem
Phosphidverbundhalbleitermaterial beruht und zum
Aufbringen der Passivierungsschicht (10) die folgenden Schritte durchgeführt werden: - Aufbringen einer Aluminiumphosphidschicht (11) in direktem Kontakt auf die Seitenfläche (8) der
Halbleiterschichtenfolge (1).
15. Verfahren nach einem der Ansprüche 10 bis 14, bei dem der Schichtverbund mit der Halbleiterschichtenfolge (1) und den darauf aufgebrachten Schichten getempert wird.
PCT/EP2016/078032 2015-11-19 2016-11-17 Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips WO2017085200A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/777,633 US10580938B2 (en) 2015-11-19 2016-11-17 Light-emitting diode chip, and method for manufacturing a light-emitting diode chip
CN201680067380.8A CN108292697B (zh) 2015-11-19 2016-11-17 发光二极管芯片和用于制造发光二极管芯片的方法
DE112016005319.3T DE112016005319B4 (de) 2015-11-19 2016-11-17 Verfahren zur Herstellung eines Leuchtdiodenchips
JP2018521629A JP2018536282A (ja) 2015-11-19 2016-11-17 発光ダイオードチップおよび発光ダイオードチップの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015120089.9 2015-11-19
DE102015120089.9A DE102015120089A1 (de) 2015-11-19 2015-11-19 Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips

Publications (1)

Publication Number Publication Date
WO2017085200A1 true WO2017085200A1 (de) 2017-05-26

Family

ID=57326429

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/078032 WO2017085200A1 (de) 2015-11-19 2016-11-17 Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips

Country Status (6)

Country Link
US (1) US10580938B2 (de)
JP (1) JP2018536282A (de)
CN (1) CN108292697B (de)
DE (2) DE102015120089A1 (de)
TW (1) TWI620341B (de)
WO (1) WO2017085200A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017108199A1 (de) 2017-04-18 2018-10-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Betriebsverfahren für ein optoelektronisches Halbleiterbauteil
DE102017112875A1 (de) * 2017-06-12 2018-12-13 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
FR3077931A1 (fr) * 2018-02-14 2019-08-16 Centre National De La Recherche Scientifique Dispositif a semi-conducteur avec structure de passivation des surfaces recombinantes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2133928A (en) * 1982-12-04 1984-08-01 Plessey Co Plc Coatings for semiconductor devices
US20080241421A1 (en) * 2007-04-02 2008-10-02 Miin Jang Chen Optoelectronic device and method of fabricating the same
DE102009035429A1 (de) * 2009-07-31 2011-02-03 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
EP2423986A2 (de) * 2010-08-30 2012-02-29 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung
WO2015044529A1 (en) * 2013-09-27 2015-04-02 Lumichip Oy Assembly level encapsulation layer with multifunctional purpose, and method of producing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004029412A1 (de) * 2004-02-27 2005-10-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
KR101232507B1 (ko) * 2006-04-10 2013-02-12 삼성전자주식회사 표면발광소자 및 그의 제조방법
KR100867541B1 (ko) 2006-11-14 2008-11-06 삼성전기주식회사 수직형 발광 소자의 제조 방법
WO2009117845A1 (en) 2008-03-25 2009-10-01 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with double-sided passivation
EP2316138A1 (de) 2008-08-19 2011-05-04 Lattice Power (Jiangxi) Corporation Verfahren zum herstellen eines halbleiter-leuchtbauelements mit doppelseitiger passivierung
TWI408834B (zh) * 2010-04-02 2013-09-11 Miin Jang Chen 基於奈米晶粒之光電元件及其製造方法
CN102544009B (zh) 2010-12-08 2014-03-26 中国科学院微电子研究所 一种高迁移率cmos集成单元
TW201310667A (zh) * 2011-08-17 2013-03-01 Epistar Corp 太陽能電池
JP6035736B2 (ja) * 2011-10-26 2016-11-30 ソニー株式会社 発光素子およびその製造方法、並びに発光装置
KR101867999B1 (ko) * 2011-10-31 2018-06-18 삼성전자주식회사 Ｉｉｉ-ｖ족 물질층을 형성하는 방법, ｉｉｉ-ｖ족 물질층을 포함하는 반도체 소자 및 그 제조방법
TWI452714B (zh) * 2012-01-20 2014-09-11 Univ Nat Taiwan 太陽能電池及其製造方法
TWI455333B (zh) * 2012-04-09 2014-10-01 Sino American Silicon Prod Inc 太陽能電池
US9570662B2 (en) * 2012-07-10 2017-02-14 Osram Opto Semiconductors Gmbh Method of encapsulating an optoelectronic device and light-emitting diode chip
US9768345B2 (en) * 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9601659B2 (en) * 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9865772B2 (en) * 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
IL238368B (en) * 2015-04-19 2019-08-29 Semi Conductor Devices An Elbit Systems Rafael Partnership light sensor
DE102015108529A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode und Verfahren zur Herstellung einer Halbleiterlaserdiode
DE102015212477A1 (de) * 2015-07-03 2017-01-05 Osram Oled Gmbh Organisches lichtemittierendes Bauelement und Verfahren zur Herstellung eines organischen lichtemittierenden Bauelements
DE102015120323A1 (de) 2015-11-24 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit einer reflektierenden Schichtenfolge

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2133928A (en) * 1982-12-04 1984-08-01 Plessey Co Plc Coatings for semiconductor devices
US20080241421A1 (en) * 2007-04-02 2008-10-02 Miin Jang Chen Optoelectronic device and method of fabricating the same
DE102009035429A1 (de) * 2009-07-31 2011-02-03 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
EP2423986A2 (de) * 2010-08-30 2012-02-29 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung
WO2015044529A1 (en) * 2013-09-27 2015-04-02 Lumichip Oy Assembly level encapsulation layer with multifunctional purpose, and method of producing the same

Also Published As

Publication number Publication date
TW201727935A (zh) 2017-08-01
DE112016005319B4 (de) 2024-02-15
DE112016005319A5 (de) 2018-08-09
CN108292697A (zh) 2018-07-17
DE102015120089A1 (de) 2017-05-24
US20180374994A1 (en) 2018-12-27
US10580938B2 (en) 2020-03-03
CN108292697B (zh) 2020-03-06
JP2018536282A (ja) 2018-12-06
TWI620341B (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
DE112014005954B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
DE102010024079A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP0944918A1 (de) Verfahren zum herstellen von halbleiterkörpern mit movpe-schichtenfolge
EP3365923B1 (de) Leuchtdiodenchip und dessen herstellungsverfahren
EP1920469A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE112017003307T5 (de) Verfahren zur Herstellung einer optischen Halbleitervorrichtung und optische Halbleitervorrichtung
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE112016005319B4 (de) Verfahren zur Herstellung eines Leuchtdiodenchips
WO2018228993A1 (de) Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips
DE102015117662B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE2920444A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102011114670A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011117381A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102018119688B4 (de) Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102013107971A1 (de) Optoelektronischer Halbleiterchip, Halbleiterbauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2016198620A1 (de) Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips
WO2021099100A2 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
WO2020088988A1 (de) Verfahren zur herstellung eines leuchtdiodenchips mit einer konverterschicht und leuchtdiodenchip
WO2019141586A1 (de) Epitaktisches konversionselement, strahlungsemittierender halbleiterchip und deren verfahren zur herstellung
WO2017140615A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2022194453A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2021110585A1 (de) Strahlungsemittierender halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16797578

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2018521629

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 112016005319

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112016005319

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16797578

Country of ref document: EP

Kind code of ref document: A1