FR3077931A1 - Dispositif a semi-conducteur avec structure de passivation des surfaces recombinantes - Google Patents

Dispositif a semi-conducteur avec structure de passivation des surfaces recombinantes Download PDF

Info

Publication number
FR3077931A1
FR3077931A1 FR1851235A FR1851235A FR3077931A1 FR 3077931 A1 FR3077931 A1 FR 3077931A1 FR 1851235 A FR1851235 A FR 1851235A FR 1851235 A FR1851235 A FR 1851235A FR 3077931 A1 FR3077931 A1 FR 3077931A1
Authority
FR
France
Prior art keywords
layer
passivation
junction
semiconductor device
stacking direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1851235A
Other languages
English (en)
Inventor
Jean Francois Guillemoles
Amaury Delamarre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Priority to FR1851235A priority Critical patent/FR3077931A1/fr
Priority to PCT/EP2019/053027 priority patent/WO2019158430A1/fr
Publication of FR3077931A1 publication Critical patent/FR3077931A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0037Devices characterised by their operation having a MIS barrier layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Photovoltaic Devices (AREA)

Abstract

La présente invention concerne un dispositif à semi-conducteur (110), comportant une jonction p-n (12), ladite jonction p-n comprenant une première (16) et une deuxième (17) couches sensiblement planes, au contact l'une de l'autre, définissant une direction d'empilement (Z), chacune des première et deuxième couches comprenant un bord latéral (22, 24), lesdits bords latéraux étant sensiblement dans un prolongement l'un de l'autre selon la direction d'empilement. Le dispositif comporte en outre une structure de passivation (113), telle que la première couche (16) est disposée entre ladite structure de passivation et la deuxième couche (17) selon la direction d'empilement, ladite structure de passivation étant configurée de sorte à générer dans la jonction p-n une zone de déplétion sensiblement annulaire à proximité du bord latéral des première et deuxième couches, ladite zone de déplétion entourant une zone centrale non déplétée.

Description

Dispositif à semi-conducteur avec structure de passivation des surfaces recombinantes
La présente invention concerne un dispositif à semi-conducteur, du type comportant une jonction p-n, ladite jonction p-n comprenant une première et une deuxième couches sensiblement planes, respectivement formées d’un premier et d’un deuxième matériaux incluant des dopages de signe opposé, lesdites première et deuxième couches étant au contact l’une de l’autre, définissant une direction d’empilement, chacune des première et deuxième couches comprenant un bord latéral, lesdits bords latéraux étant sensiblement dans un prolongement l’un de l’autre selon la direction d’empilement.
Les dispositifs à semi-conducteurs, tels que les LED ou les cellules solaires, sont fréquemment utilisés pour injecter ou collecter des densités de courant importantes. Il en résulte des pertes par effet Joule et des élévations de température. A cet effet, il est avantageux de réduire la taille des surfaces des dispositifs, ce qui permet d’atteindre des densités de courant plus élevées.
Cependant, les bords des dispositifs à semi-conducteurs présentent des défauts qui conduisent à des recombinaisons. En particulier, comme représenté à la figure 1, un dispositif à semi-conducteur 10 de l’état de la technique comporte une jonction p-n 12, ladite jonction p-n comprenant une première 16 et une deuxième 17 couches sensiblement planes, au contact l’une de l’autre et incluant des dopages de signe opposé. Des courants latéraux 52 circulant dans la première couche 16 atteignent une surface périphérique 26 de la jonction p-n 12. Au niveau des défauts de ladite surface périphérique, des recombinaisons 54 peuvent intervenir. Pour des dispositifs à semiconducteurs de surface réduite, le ratio entre la densité de défauts périphérique et la surface utile se trouve augmenté, ce qui diminue l’efficacité des dispositifs.
Pour résoudre ce problème, il est connu de déposer des couches passivantes, par exemple à base d’éléments soufrés pour les matériaux lll-V, sur les surfaces périphériques 26 des jonctions p-n. Ces couches permettent de diminuer le taux de recombinaisons. Une telle solution est notamment décrite dans le document B. Brennan et. al., Appl. Surf. Sci. 257, 2011, 4082-4090 ou dans le document A. Gin et. al., Appl. Phys. Lett. 84, 2004, 2037-2039.
Cependant, des matériaux tels que l’arséniure de gallium (GaAs) sont associés à des vitesses très élevées de recombinaisons en surface. L’efficacité des couches passivantes est dès lors insuffisante.
La présente invention a pour but de proposer une méthode de passivation plus efficace des surfaces périphériques des dispositifs à semi-conducteurs.
A cet effet, l’invention a pour objet un dispositif à semi-conducteur du type précité, comportant en outre une structure de passivation, telle que la première couche est disposée entre ladite structure de passivation et la deuxième couche selon la direction d’empilement, ladite structure de passivation étant configurée de sorte à générer dans la première couche de la jonction p-n une zone de déplétion sensiblement annulaire à proximité du bord latéral de ladite première couche, ladite zone de déplétion entourant une zone centrale non déplétée.
Suivant d’autres aspects avantageux de l’invention, le dispositif à semi-conducteur comporte l’une ou plusieurs des caractéristiques suivantes, prises isolément ou suivant toutes les combinaisons techniquement possibles :
- la structure de passivation est configurée de sorte à générer une zone de déplétion traversant intégralement la première couche selon la direction d’empilement ;
- la structure de passivation est configurée de sorte à générer une zone de déplétion continue le long d’une périphérie de la première couche ;
- la structure de passivation comporte un anneau de passivation, formé d’au moins une bande refermée sur elle-même et empilée avec la jonction p-n, une largeur minimale dudit anneau de passivation, perpendiculairement à la direction d’empilement, étant préférentiellement supérieure ou égale à 1 pm, plus préférentiellement supérieure ou égale à 20 pm et encore plus préférentiellement supérieure ou égale à 50 pm ;
- l’anneau de passivation comprend une première et une deuxième bandes empilées, formées respectivement d’un matériau électriquement conducteur et d’un matériau électriquement isolant, chacune des première et deuxième bandes étant refermée sur elle-même, la deuxième bande étant disposée entre la première bande et la première couche selon la direction d’empilement, la structure de passivation comportant en outre une électrode empilée avec la jonction p-n au niveau de la zone centrale et un moyen d’application d’une tension électrique entre la première bande et l’électrode, de sorte à générer la zone de déplétion ;
-l’anneau de passivation comporte une bande formée d’un matériau comprenant des charges électriques fixes ;
- une épaisseur totale des première et deuxième couches selon la direction d’empilement est inférieure ou égale à 10 pm, plus préférentiellement inférieure ou égale à 5 pm.
L’invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d’exemple non limitatif et faite en se référant aux dessins sur lesquels :
- la figure 1, déjà décrite, est une vue partielle, en section, d’un dispositif à semiconducteur de l’état de la technique ;
- la figure 2 est une vue de dessus d’un dispositif à semi-conducteur selon un premier mode de réalisation de l’invention ;
- les figures 3 et 4 sont des vues partielles, en section, du dispositif de la figure 1, respectivement dans une première et dans une deuxième configurations ;
la figure 5 est une vue en section d’un dispositif selon un deuxième mode de réalisation de l’invention ; et
- la figure 6 est une vue partielle, en section, d’un dispositif selon un troisième mode de réalisation de l’invention.
Les figures 2, 3 et 4 représentent un dispositif 110 à semi-conducteur selon un premier mode de réalisation de l’invention. La figure 5 et la figure 6 représentent respectivement des dispositifs 210 et 310 à semi-conducteurs, selon un deuxième et un troisième modes de réalisation de l’invention.
Dans la suite de la description, les dispositifs 110, 210 et 310 seront décrits simultanément, les éléments similaires étant désignés par les mêmes numéros de référence.
Le dispositif à semi-conducteur 110, 210, 310 comporte notamment une jonction p-n 12 et une structure de passivation 113, 313. Le dispositif à semi-conducteur 110,210, 310 comporte par ailleurs une première 14 et une deuxième 15 électrodes. Les première 14 et deuxième 15 électrodes du dispositif à semi-conducteur 310 ne sont pas représentées sur la figure 6.
La jonction p-n 12, similaire à la jonction p-n de la figure 1, comprend une première 16 et une deuxième 17 couches principales, sensiblement planes. On considère une base orthonormée (X, Y, Z), la direction Z étant sensiblement perpendiculaire aux première 16 et deuxième 17 couches principales. Les première 16 et deuxième 17 couches principales sont au contact l’une de l’autre, empilées selon la direction Z. Dans la suite de la description, on considère que la première couche 16 est au-dessus de la deuxième couche 17.
Les première 16 et deuxième 17 couches principales sont respectivement formées d’un premier 19 et d’un deuxième 20 matériaux incluant des dopages de signe opposé. A titre d’exemple, les premier 19 et deuxième 20 matériaux sont à base d’arséniure de gallium (GaAs).
Dans la suite de la description, on considère que les premier 19 et deuxième 20 matériaux sont respectivement dopé n et dopé p. Cependant, l’inverse peut également être réalisé sous forme de variante.
On entend notamment, par « dopage n >> ou « dopage p >>, le fait d’introduire, dans un matériau semi-conducteur, des impuretés de façon à augmenter à l’équilibre, respectivement la concentration d’électrons et la concentration de trous. Par ailleurs, dans la présente description, le terme « dopage » est entendu au sens large et des variantes de réalisation mettent en œuvre des premier 19 et/ou deuxième 20 matériaux semiconducteurs intrinsèques.
Chacune des première 16 et deuxième 17 couches principales comprend un bord latéral 22, 24. Lesdits bords latéraux sont sensiblement dans un prolongement l’un de l’autre selon Z, formant une surface périphérique 26 de la jonction p-n 12. Dans les modes de réalisation représentés, la surface périphérique 26 est sensiblement parallèle à Z. Selon une variante, la surface périphérique peut être inclinée selon Z, par exemple d’un angle compris entre 0° et 30°. Selon une autre valante, la surface périphérique a une forme non rectiligne selon Z.
Comme visible à la figure 2, les bords latéraux 22, 24 des couches principales du dispositif 110 ont une forme sensiblement circulaire, de sorte à minimiser le ratio périmètre/surface de la jonction p-n 12. Cependant, l’invention permettant de diminuer les effets de recombinaisons périphériques, des variantes (non représentées) de l’invention comprennent des bords latéraux 22, 24 ayant une forme quelconque, par exemple sensiblement carrée ou rectangulaire.
Le dispositif à semi-conducteur 110, 210, 310 comporte une surface supérieure 30. Dans les modes de réalisation des figures 2-4 et 6, la surface supérieure 30 des dispositifs 110 et 310 est formée par la première couche principale 16 de la jonction p-n
12.
Dans le mode de réalisation de la figure 5, le dispositif 210 comprend en outre des couches secondaires, empilées selon Z avec les première 16 et deuxième 17 couches principales. Le dispositif 210, par exemple une cellule solaire, comprend notamment une couche fenêtre 32 disposée par-dessus la première couche principale 16 et formant la surface supérieure 30. La couche fenêtre 32 inclut un dopage de même signe que la première couche principale 16.
De préférence, la couche fenêtre 32 est réalisée dans un matériau semiconducteur dont la largeur de bande interdite, ou gap, est plus élevée que la largeur de bande interdite du premier matériau 19 formant la première couche principale 16.
Le dispositif 210 comprend en outre une couche de substrat 34, ainsi qu’une couche intermédiaire 36 disposée entre la deuxième couche principale 17 et ladite couche de substrat 34. De préférence, chaque couche 34, 36 est réalisée dans un matériau semiconducteur incluant un dopage de même signe que la deuxième couche principale 17, ici un dopage p.
De préférence, la couche intermédiaire 36 est réalisée dans un matériau semiconducteur dont la largeur de bande interdite, ou gap, est plus élevée que la largeur de bande interdite du deuxième matériau 20 formant la deuxième couche principale 17.
Dans les modes de réalisation des figures 2-4 et 5, la première électrode 14 des dispositifs 110 et 210 est au contact de la surface supérieure 30. Ladite première électrode a par exemple une forme de croix disposée dans un plan (X, Y) de sorte à laisser libre une proportion majoritaire de ladite surface supérieure 30. D’autres formes sont possibles pour la première électrode 14, telles qu’une forme linéaire.
Dans le mode de réalisation des figures 2-4, la première électrode 14 du dispositif 110 est en métal. Dans le mode de réalisation de la figure 5, la première électrode 14 du dispositif 210 comporte une couche supérieure 40 en métal et une couche de contact 42, réalisée dans un matériau semi-conducteur et disposée entre la couche supérieure 40 et la surface supérieure 30.
Par ailleurs, dans les modes de réalisation des figures 2-4 et 5, la deuxième électrode 15 des dispositifs 110 et 210 forme une surface inférieure desdits dispositifs. Ladite deuxième électrode 15 est préférentiellement en métal, ou encore formée d’un oxyde transparent conducteur tel que le ZnO.
La structure de passivation 113, 313 du dispositif à semi-conducteur 110,210,310 a pour fonction de générer, dans la première couche principale 16 de la jonction p-n, une zone de déplétion 50 (figures 4 et 6), sensiblement annulaire, à proximité du bord latéral 22. Cette zone de déplétion 50 augmente la résistance électrique, et empêche donc les courants latéraux 52 d’atteindre la surface périphérique 26 de la jonction p-n 12, de sorte à éviter les recombinaisons de surface 54. La zone de déplétion 50 sera décrite plus précisément ci-après.
La structure de passivation 113, 313 comporte un anneau de passivation 160, 360, formé d’au moins une bande refermée sur elle-même et empilée selon Z avec la jonction p-n 12. L’anneau de passivation 160, 360 est notamment disposé sur la surface supérieure 30, entourant une zone centrale 61 non déplétée de ladite jonction p-n 12.
Dans un plan (X, Y), une largeur minimale 62 de l’anneau de passivation 160, 360 est supérieure à une longueur de diffusion des porteurs dont la structure de passivation a pour fonction de couper le transport latéral. Cette longueur de diffusion dépend des propriétés du matériau constituant la jonction p-n 12. Pour l’arséniure de gallium, ladite longueur de diffusion est de l’ordre de 1 pm à quelques dizaines de micromètres.
En conséquence, la largeur minimale 62 de l’anneau de passivation 160, 360 est supérieure ou égale à 1 pm, préférentiellement supérieure ou égale à 20 pm et plus préférentiellement supérieure ou égale à 50 pm.
L’anneau de passivation 160, 360 est disposé à une distance 64 de la surface périphérique 26 de la jonction p-n 12. Cette distance correspond à une partie de la jonction p-n déconnectée par la zone de déplétion 50. La distance 64 est donc préférentiellement la plus faible possible, selon les contraintes de réalisation.
Dans le mode de réalisation de la figure 6, l’anneau de passivation 360 du dispositif 310 comporte une bande formée d’un matériau 66 comprenant des charges électriques fixes. Lesdites charges génèrent spontanément la zone de déplétion 50 sous l’anneau de passivation 360.
A titre d’exemple, le matériau 66 est un oxyde d’aluminium contenant des charges négatives, notamment synthétisé par le procédé décrit dans le document B. Hoex et. al., Appt. Phys. Lett. 91, 112107 (2007).
Dans les modes de réalisation des figures 2-4 et 5, l’anneau de passivation 160 comprend une première 70 et une deuxième 72 bandes empilées, formées respectivement d’un matériau électriquement conducteur et d’un matériau électriquement isolant. Chacune des première 70 et deuxième 72 bandes est refermée sur elle-même, la deuxième bande 72 étant disposée selon Z entre la première bande 70 et la première couche principale 16.
En outre, la structure de passivation 113 des dispositifs 110 et 210 comporte un dipôle 74 destiné à appliquer une tension au niveau de la première bande 70.
Ladite tension est par exemple appliquée entre l’anneau de passivation 160 et la première 14 ou la deuxième 15 électrode du dispositif 110, 210. En d’autres termes, ladite première 14 ou deuxième 15 électrode est incluse dans la structure de passivation 113.
De préférence, la tension est appliquée par rapport à la première électrode 14, qui, de même que l’anneau de passivation 160, est située sur la surface supérieure 30 du dispositif 110, 210.
Dans les modes de réalisation des figures 2-4, 5 et 6, la structure de passivation 113, 313 est configurée de sorte à générer une zone de déplétion 50 continue, le long de la surface périphérique 26. En variante au mode de réalisation de la figure 6, l’anneau de passivation 360, formé du matériau 66 comprenant des charges électriques fixes, présente une ou plusieurs discontinuités le long de la surface périphérique 26.
La zone de déplétion 50 va maintenant être décrite plus précisément, sur la base de la figure 4.
Dans une jonction p-n 12, une nappe de déplétion 81,82 se forme spontanément autour de l’interface entre les première 16 et deuxième 17 couches. Ladite nappe de déplétion comprend une première 81 et une deuxième 82 portions, disposées respectivement dans la première 16 et dans la deuxième 17 couches. La répartition de la nappe de déplétion 81, 82 entre la région p et la région n, soit les épaisseurs respectives des première 81 et deuxième 82 portions, dépend notamment du dopage de la jonction pn 12.
La nappe de déplétion 81,82 est par nature faiblement conductrice. Les courants latéraux 52 décrits ci-dessus circulent dans la zone 83 non déplétée de la première couche 16, ou zone quasi-neutre, située au-dessus de la première portion 81.
A titre d’exemple, l’extension wn de la zone de charge d’espace dans la région n, soit ici l’épaisseur de la première portion 81, est donnée par la relation :
£SCkT \ fti J
2A*1+W
De même, l’extension wp de la zone de charge d’espace dans la région p, soit ici l’épaisseur de la deuxième portion 82, est donnée par la relation :
Ces relations peuvent se trouver dans des références telles que H. Mathieu and H. Fanet, Physique des semiconducteurs et des composants électroniques: cours et exercices corrigés, chapitre 2 (Dunod, 2009).
est la constante diélectrique du premier 19 ou second 20 matériau de la couche correspondante. Ladite constante diélectrique est définie par le produit de la constante diélectrique relative du matériau et de la permittivité du vide e0, égale à 8,8542.10_12Fm_1. Par exemple, pour le GaAs, eSCir = 11,5.
Nd est la concentration de dopants donneurs, responsables du dopage η, Na est la concentration de dopants accepteurs, responsables du dopage p.
nÉ est la densité de porteurs intrinsèques du semiconducteur. Pour le GaAs, = 3.106cîh_3.
q est la charge élémentaire, égale à 1,602.10_19C ; k est la constante de Boltzmann, égale à 1,38.10_23JK_1.
Dans le cas d’une jonction p-n 12 en GaAs, avec des dopages Nd=2.1017cm-3 et Na=2.1018cm-3, on obtient par exemple wn = 88 nm et wp = 8,8 nm.
De préférence, la zone de déplétion 50 mise en oeuvre selon l’invention traverse intégralement selon Z, la zone quasi-neutre 83, afin de bloquer complètement les courants latéraux 52 dans la première couche 16 de la jonction p-n.
w est l’épaisseur de la zone de déplétion 50. La valeur maximale maximale wmax de l’épaisseur w est sensiblement égale à :
2¾¾
Eff étant la largeur de bande interdite du matériau, nb étant la concentration de dopants donneurs ou accepteurs. Pour une couche de GaAs dopé n à 2.1017cm-3, l’épaisseur maximale wmax de la zone de déplétion 50 est sensiblement wmax = 95 nm.
Afin de bloquer complètement les courants latéraux 52, dans le cas où la première couche principale 16 est de type n, il convient donc que ladite première couche principale 16 ait une épaisseur totale 84 selon Z inférieure à + Selon les exemples cidessus, l’épaisseur 84 de la première couche 16 est donc de préférence inférieure à 183 nm.
Par ailleurs, le champ électrique Eisetsat présent dans la couche isolante 72 est défini par la relation :
„ Λ* est la constante diélectrique du matériau isolant, définie par le produit de la constante diélectrique relative du matériau £ÉSQteSit#. et de la permittivité du vide éq,. Par exemple, pour l’AI2O3, eiffl3laatïî. prend des valeurs sensiblement égales à 9.
w est l’épaisseur de la zone de déplétion 50.
Un matériau possède un champ de claquage limite au-delà duquel il devient conducteur. Il convient donc de dimensionner le dispositif de façon à ce que le champ dans l’isolant soit inférieur à ce champ de claquage. Le champ de claquage de l’AI2O3 se situe entre 5 et 10 MV/cm. Si l’on considère une couche de GaAs dopée n à 2.1017cm-3, dont l’épaisseur maximale de la zone de déplétion 50 est wmax = 95 nm, le champ résultant Ei3Olant maximal dans une couche isolante 72 d’AI2O3est de 0.38 MV/cm.
Une densité d’états d’interface très faible à l’interface 85 entre la première couche principale 16 et la couche isolante 72 conduit à des plages de dimensionnement satisfaisantes. Une telle densité d’états d’interface très faible est atteinte par exemple entre le GaAs et I’ AI2O3 déposé par ALD (atomic layer déposition), ou entre le Si et le SiO2, comme décrit dans le document J. A. del Alamo, “Nanometre-scale electronics with III—V compound semiconductors,” Nature, vol. 479, no. 7373, pp. 317-323, Nov. 2011.
D’une manière générale, l’invention est particulièrement adaptée aux jonctions p-n 12 minces. Plus particulièrement, dans le dispositif 110, 210, 310, une épaisseur totale des première 16 et deuxième 17 couches principales selon Z est préférentiellement inférieure ou égale à 10 pm, plus préférentiellement inférieure ou égale à 5 pm et est par exemple de l’ordre de 3 pm. Cette gamme d’épaisseurs est notamment préférée dans la technologie des semi-conducteurs à base d’arséniure de gallium.
Un exemple de réalisation, correspondant au mode de réalisation de la figure 5, va maintenant être décrit plus en détails à l’aide du tableau 1 ci-dessous. Ledit tableau récapitule les matériaux des différentes couches du dispositif 210, ainsi que leurs épaisseurs selon Z :
Couche Matériau Epaisseur selon Z
Première couche 40 de la première électrode 14 AuGe 600 nm
Couche de contact 42 de la première électrode 14 GaAs, dopage η 1018 cm'3 30 nm
Première bande 70 de l’anneau de passivation 160 Ti/Au Ti : 10nm Au :300nm
Deuxième bande 72 de l’anneau de passivation 160 AI2O3 15 nm
Couche fenêtre 32 InGaP, dopage n 1017 cm'3 15 nm
Première couche principale 16 GaAs, dopage n 2.1017 cm'3 100 nm
Deuxième couche principale 17 GaAs, dopage p 2.1018 cm'3 1 pm
Couche intermédiaire 36 InGaP, dopage p 2.1018 cm'3 30 nm
Couche de substrat 34 GaAs, dopage p 2.1018 cm'3 300 pm
Deuxième électrode 15 Ag/Au Ag:10nm Au :600nm
Tableau 1
Dans l’exemple ci-dessus, la première bande 70 de l’anneau de passivation est formée d’une première couche de titane, déposé sur la deuxième bande 72 d’oxyde d’aluminium, ainsi que d’une deuxième couche d’or, déposée sur la première couche de titane.
Dans l’exemple ci-dessus, la deuxième électrode 15 est formée d’une première couche d’argent, déposée sur le substrat 34, ainsi que d’une deuxième couche d’or, déposée sur la première couche d’argent.
Le gap du InGaP est supérieur au gap du GaAs. Ainsi, la couche fenêtre 32 passive la surface supérieure 30 de la cellule solaire 210 en prévenant, dans le cas d’un dopage n, la diffusion de trous vers cette surface 30. De même, la couche intermédiaire 36 prévient la diffusion d’électrons de la deuxième couche principale 17 vers le substrat 34.
Dans le GaAs, le dopage de type n et le dopage de type p sont par exemple réalisé par l’introduction d’impuretés, respectivement à base de soufre et à base de zinc.
Selon une variante de réalisation, les dopages n et p sont inversés par rapport au tableau 1.
Un procédé de réalisation et d’utilisation de la cellule solaire 210 va maintenant être décrit. Tout d’abord, les différentes couches mentionnées dans le tableau 1 sont réalisées sur la couche de substrat 34, par des procédés connus. Le matériau isolant de la deuxième bande 72 de l’anneau de passivation 160 est par exemple déposé par ALD.
Le dipôle 74 est ensuite relié, respectivement à la première bande 70 de l’anneau de passivation 160, et à la première couche 40 de la première électrode. A ce stade, la jonction p-n 12 est dans la même configuration qu’à la figure 3, sans zone de déplétion au droit de l’anneau de passivation 160.
Une différence de potentiel est alors appliquée entre ladite première bande 70 et ladite première couche 40, de sorte à appauvrir la première couche principale 16 en porteurs majoritaires au droit de l’anneau de passivation 160. Si la première couche principale 16 est dopée n, il convient d’appliquer, au niveau de l’anneau de passivation 160, un potentiel inférieur à celui de la première électrode 14. L’inverse convient pour une première couche principale 16 dopée p.
L’appauvrissement local de la première couche principale 16 en porteurs majoritaires forme la zone de déplétion 50, qui bloque les courants latéraux 52 et élimine l’essentiel des recombinaisons 54 au niveau de la surface périphérique 26 de la cellule solaire 210. A ce stade, la jonction p-n 12 est dans la même configuration qu’à la figure 4.
Lorsque le dipôle 74 est débranché de la cellule solaire 210, la zone de déplétion 50 disparaît. Au contraire, dans le mode de réalisation représenté à la figure 6, la zone de déplétion 50 du dispositif 310 est permanente.

Claims (7)

  1. REVENDICATIONS
    1. - Dispositif à semi-conducteur (110, 210, 310) comportant une jonction p-n (12), ladite jonction p-n comprenant une première (16) et une deuxième (17) couches sensiblement planes, respectivement formées d’un premier (19) et d’un deuxième (20) matériaux incluant des dopages de signe opposé, lesdites première et deuxième couches étant au contact l’une de l’autre, définissant une direction d’empilement (Z), chacune des première et deuxième couches comprenant un bord latéral (22, 24), lesdits bords latéraux étant sensiblement dans un prolongement l’un de l’autre selon la direction d’empilement, ledit dispositif étant caractérisé en ce qu’il comporte en outre une structure de passivation (113, 313), telle que la première couche (16) est disposée entre ladite structure de passivation et la deuxième couche (17) selon la direction d’empilement, ladite structure de passivation étant configurée de sorte à générer dans la première couche (16) de la jonction p-n une zone de déplétion (50) sensiblement annulaire à proximité du bord latéral (22) de ladite première couche, ladite zone de déplétion entourant une zone centrale (61) non déplétée.
  2. 2, - Dispositif à semi-conducteur selon la revendication 1, dans lequel la structure de passivation (113, 313) est configurée de sorte à générer une zone de déplétion traversant intégralement la première couche (16) selon la direction d’empilement.
  3. 3. - Dispositif à semi-conducteur selon la revendication 1 ou la revendication 2, dans lequel la structure de passivation est configurée de sorte à générer une zone de déplétion (50) continue le long d’une périphérie (26) de la première couche.
  4. 4, - Dispositif à semi-conducteur selon la revendication 3, dans lequel la structure de passivation comporte un anneau de passivation (160, 360), formé d’au moins une bande refermée sur elle-même et empilée avec la jonction p-n (12), une largeur minimale (62) dudit anneau de passivation, perpendiculairement à la direction d’empilement, étant préférentiellement supérieure ou égale à 1 pm, plus préférentiellement supérieure ou égale à 20 pm et encore plus préférentiellement supérieure ou égale à 50 pm.
  5. 5. - Dispositif à semi-conducteur (110, 210) selon la revendication 4, dans lequel l’anneau de passivation (160) comprend une première (70) et une deuxième (72) bandes empilées, formées respectivement d’un matériau électriquement conducteur et d’un matériau électriquement isolant, chacune des première et deuxième bandes étant refermée sur elle-même, la deuxième bande (72) étant disposée entre la première bande (70) et la première couche (16) selon la direction d’empilement, la structure de passivation (113) comportant en outre: une électrode (14, 15) empilée avec la jonction p-n au niveau de la zone centrale (61) ; et un moyen (74) d’application d’une tension électrique entre la première bande et l’électrode, de sorte à générer la zone de déplétion (50).
  6. 6. - Dispositif à semi-conducteur (310) selon la revendication 4, dans lequel l’anneau de passivation (360) comporte une bande formée d’un matériau (66) comprenant des charges électriques fixes.
  7. 7. - Dispositif à semi-conducteur selon l’une des revendications précédentes, dans lequel une épaisseur totale des première (16) et deuxième (17) couches selon la direction d’empilement (Z) est inférieure ou égale à 10 pm, plus préférentiellement inférieure ou égale à 5 pm.
FR1851235A 2018-02-14 2018-02-14 Dispositif a semi-conducteur avec structure de passivation des surfaces recombinantes Withdrawn FR3077931A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1851235A FR3077931A1 (fr) 2018-02-14 2018-02-14 Dispositif a semi-conducteur avec structure de passivation des surfaces recombinantes
PCT/EP2019/053027 WO2019158430A1 (fr) 2018-02-14 2019-02-07 Dispositif à semi-conducteur avec structure de passivation des surfaces recombinantes

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1851235 2018-02-14
FR1851235A FR3077931A1 (fr) 2018-02-14 2018-02-14 Dispositif a semi-conducteur avec structure de passivation des surfaces recombinantes

Publications (1)

Publication Number Publication Date
FR3077931A1 true FR3077931A1 (fr) 2019-08-16

Family

ID=62222886

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1851235A Withdrawn FR3077931A1 (fr) 2018-02-14 2018-02-14 Dispositif a semi-conducteur avec structure de passivation des surfaces recombinantes

Country Status (2)

Country Link
FR (1) FR3077931A1 (fr)
WO (1) WO2019158430A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152711A (en) * 1976-04-01 1979-05-01 Mitsubishi Denki Kabuchiki Kaisha Semiconductor controlled luminescent device
EP2960951A1 (fr) * 2014-06-27 2015-12-30 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
DE102015120089A1 (de) * 2015-11-19 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
CA2916291A1 (fr) * 2015-12-24 2017-06-24 Reza Chaji Amelioration du rendement de dispositifs verticaux

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152711A (en) * 1976-04-01 1979-05-01 Mitsubishi Denki Kabuchiki Kaisha Semiconductor controlled luminescent device
EP2960951A1 (fr) * 2014-06-27 2015-12-30 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
DE102015120089A1 (de) * 2015-11-19 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
CA2916291A1 (fr) * 2015-12-24 2017-06-24 Reza Chaji Amelioration du rendement de dispositifs verticaux

Also Published As

Publication number Publication date
WO2019158430A1 (fr) 2019-08-22

Similar Documents

Publication Publication Date Title
EP2960951B1 (fr) Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
EP2715808B1 (fr) Structure semiconductrice destinée à émettre de la lumière et procédé de fabrication d'une telle structure
EP0236189B1 (fr) Structure semi-conductrice monolithique d'un transistor bipolaire à hétérojonction et d'un laser
EP0084393B1 (fr) Dispositif semiconducteur du genre transistor à hétérojonction(s)
FR2984599A1 (fr) Procede de fabrication d'un micro- ou nano- fil semiconducteur, structure semiconductrice comportant un tel micro- ou nano- fil et procede de fabrication d'une structure semiconductrice
FR2988904A1 (fr) Structure semiconductrice optoelectronique a nanofils et procede de fabrication d'une telle structure
FR2691839A1 (fr) Capteur à Effet Hall.
FR2910711A1 (fr) Heterojonction a interface intrinsequement amorphe
FR2992471A1 (fr) Structure semiconductrice comportant une zone absorbante placee dans une cavite focalisante
FR2803102A1 (fr) Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
EP0849809A1 (fr) Détecteur infrarouge à structure quantique, non refroidie
EP0232662B1 (fr) Structure semi-conductrice monolithique d'un laser et d'un transistor à effet de champ et son procédé de fabrication
EP3826072A1 (fr) Transistor a gaz d'electrons, dispositif monobloc comportant au moins deux transistors en cascode et procedes de fabrication associes
FR2837625A1 (fr) Dispositif photovoltaique multi-jonctions a cellules independantes sans effet d'ombrage et procede de realisation d'un tel dispositif
WO2017051005A1 (fr) Photodétecteur comprenant un empilement de couches superposées
WO2019224448A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
FR3077931A1 (fr) Dispositif a semi-conducteur avec structure de passivation des surfaces recombinantes
FR2569056A1 (fr) Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor
EP0012181B1 (fr) Convertisseur d'énergie solaire au silicium
FR3077160A1 (fr) Dispositif optoelectronique comportant une grille et une cathode couplees l'une a l'autre
EP3594997A1 (fr) Procede de fabrication d'au moins une structure semiconductrice comportant une etape de separation vis-a-vis du substrat de croissance
WO2013014109A1 (fr) Dispositif semi-conducteur d'emission d'electrons dans le vide
EP3973579B1 (fr) Dispositif optoelectronique avec diodes electroluminescentes dont une zone dopee integre une portion externe a base d'aluminium et de nitrure de galium
EP3384535A1 (fr) Cellule photovoltaique
FR3109469A1 (fr) Procédé de fabrication d’un dispositif émetteur de rayonnement

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190816

PLFP Fee payment

Year of fee payment: 3

ST Notification of lapse

Effective date: 20211005