JP2018536282A - 発光ダイオードチップおよび発光ダイオードチップの製造方法 - Google Patents

発光ダイオードチップおよび発光ダイオードチップの製造方法 Download PDF

Info

Publication number
JP2018536282A
JP2018536282A JP2018521629A JP2018521629A JP2018536282A JP 2018536282 A JP2018536282 A JP 2018536282A JP 2018521629 A JP2018521629 A JP 2018521629A JP 2018521629 A JP2018521629 A JP 2018521629A JP 2018536282 A JP2018536282 A JP 2018536282A
Authority
JP
Japan
Prior art keywords
emitting diode
diode chip
passivation layer
layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018521629A
Other languages
English (en)
Inventor
イェンス エベッケ
イェンス エベッケ
ペトラス サンドグレン
ペトラス サンドグレン
ローラント ザイゼル
ローラント ザイゼル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2018536282A publication Critical patent/JP2018536282A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/034Manufacture or treatment of coatings

Landscapes

  • Led Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

動作時に電磁放射を生成する活性ゾーン(2)を含む一連の半導体積層体(1)と、内部に電荷キャリアが静的に固定されている、または一連の半導体(1)の表面状態の飽和につながるパッシベーション層(10)と、を備えた発光ダイオードチップ、を開示する。パッシベーション層(10)は、一連の半導体積層体(1)の側面(8)に形成されており、かつ、少なくとも活性ゾーン(2)を覆っている。【選択図】図6

Description

本発明は、発光ダイオードチップおよび発光ダイオードチップの製造方法に関する。
特許文献1は、封止層を有する発光ダイオードチップであって、封止層の一部がキャリアと反射積層体との間に配置されており、封止層の一部が反射積層体を貫いて半導体積層体の中まで達している発光ダイオードチップに関する。特許文献1の開示内容は、参照により本明細書に組み込まれている。
発光ダイオードチップ(特にInGaAlP系)は、エッチングされた側面における放射生成活性ゾーンでの非放射損失(non-radiative loss)に起因して、比較的高い電流密度において最大効率が得られることがしばしばある。これは、低い電流密度において、このような発光ダイオードチップの使用を制限する。
独国特許発明第102015120323号
本出願の目的は、低い電流密度において最大効率が得られる発光ダイオードチップを提供することである。本出願のさらなる目的は、このような発光ダイオードチップの製造方法を提供することである。
これらの目的は、特許請求の範囲の請求項1の特徴を有する発光ダイオードチップによってと、特許請求の範囲の請求項10のステップを有する方法によって、達成される。
本発明に係る発光ダイオードチップおよび発光ダイオードチップの製造方法の有利な実施形態および発展形態は、それぞれの従属請求項の主題である。
一実施形態によれば、本発光ダイオードチップは、活性ゾーンを有するエピタキシャル半導体積層体を有し、活性ゾーンは動作時に電磁放射を生成する。
特に好ましくは、本発光ダイオードチップはパッシベーション層を備えており、パッシベーション層内に電荷キャリアが静的に固定されている、またはパッシベーション層が半導体積層体の表面状態の飽和につながる。
パッシベーション層は、半導体積層体の側面に形成されていることが好ましく、少なくとも活性ゾーンを横方向に覆っていることが好ましい。
さらに、パッシベーション層がエピタキシャル半導体積層体の側面の表面全体にわたり延在していることも可能である。これに代えて、またはこれに加えて、パッシベーション層を、エピタキシャル半導体積層体の光出口面または発光ダイオードチップの光出口面の上に少なくとも部分的に配置することもできる。
本出願の1つの着想は、半導体積層体の側面、特に、放射を生成する活性ゾーンの領域に、静的に固定された電荷キャリアを配置し、したがって反対の電荷を有する電荷キャリアが、パッシベーション層に隣接する半導体積層体の半導体材料内に蓄積することである。パッシベーション層内の静的に固定された電荷キャリアが、側面において反対の極性に帯電したタイプの電荷キャリアの遮蔽につながり、これは有利である。非放射現象においては両方のタイプの電荷キャリアが局所的に存在しなければならないため、一般にエッチングされた側面における非放射率(損失につながる)が大幅に低下する。したがって発光ダイオードチップの効率が高まり、これは有利である。
パッシベーション層は、エピタキシャル半導体積層体の材料に直接接触した状態に配置されていることが特に好ましい。言い換えれば、パッシベーション層は、特に好ましくはエピタキシャル半導体積層体との共通の界面を有する。
本発光ダイオードチップの好ましい実施形態によれば、静的に固定された電荷キャリアは、電子である。
パッシベーション層内の静的に固定された電荷によって、パッシベーション層に隣接するエピタキシャル半導体積層体の半導体材料内の伝導帯および価電子帯のバンド端の曲がりが達成されることが特に好ましい。このようにして、半導体材料からの電荷キャリアが、パッシベーション層に隣接する半導体材料内に蓄積し、この電荷キャリアの電荷は、パッシベーション層内の静的に固定された電荷キャリアの電荷とは反対である。パッシベーション層内の静的に固定された電荷が、一般に、側面における反対の極性に帯電したタイプの電荷キャリアの遮蔽につながり、これは有利である。
例えば、パッシベーション層内の静的に固定された電荷キャリアによって、パッシベーション層の領域においてバンド端が低エネルギ側に曲がり、したがってこの場合には電子が、半導体積層体の境界領域に蓄積する。パッシベーション層内で電子密度が局所的に増大するのとは対照的に、半導体積層体の隣接する領域には、正の電荷キャリア(例えば正孔)が蓄積する。半導体積層体とパッシベーション層の界面において曲がるバンド端の領域は、例えば、1ナノメートル〜100ナノメートルの範囲を有する。価電子帯端と伝導帯端のバンド端の曲がりは、例えば少なくとも0.1eVである。
少なくとも一実施形態によれば、半導体積層体とパッシベーション層との間の境界領域における静的に固定された電荷キャリアの電荷キャリア密度は、少なくとも1011cm−2である。特に好ましくは、半導体積層体とパッシベーション層との間の境界領域における静的に固定された電荷キャリアの電荷キャリア密度は、少なくとも1012cm−2である。
好ましい実施形態によれば、エピタキシャル半導体積層体は、III/V族化合物半導体材料系である。
III/V族化合物半導体材料は、特に好ましくは、リン化物化合物半導体材料である。リン化物化合物半導体材料は、リンを含む化合物半導体材料であり、例えば材料系InAlGa1−x−yP(0≦x≦1、0≦y≦1、x+y≦1)の材料などである。特に、エピタキシャル成長させた半導体積層体は、これらの材料の1種類を含む、またはこれらの材料の1種類からなる。
パッシベーション層は、1ナノメートル〜100ナノメートルの範囲内(両端値を含む)の厚さを有することが好ましい。パッシベーション層は、極めて薄く形成されていることが特に好ましい。パッシベーション層の厚さは、5ナノメートルを超えないことが好ましい。
パッシベーション層内の静的に固定された電荷が、側面における反対の極性に帯電したタイプの電荷キャリアの遮蔽につながり、これは有利である。非放射現象においては両方のタイプの電荷キャリアが局所的に存在しなければならないため、側面における非放射率(損失につながる)が大幅に低下する。これにより特に、小さい横方向範囲を有する発光ダイオードチップの場合に効率が高まる。したがって本発光ダイオードチップは、1ミリメートルを超えない縁部長さ(edge length)を有することが特に好ましい。
さらに、光出口面に対する側面の比率が比較的高い発光ダイオードチップの場合、効率の増大が特に顕著である。発光ダイオードチップの光出口面に対する側面の比率は、好ましくは少なくとも0.01である。
パッシベーション層は、好ましくは、次の材料、すなわち、酸化アルミニウム、シリコン酸化物、リン化アルミニウム、インジウムアルミニウムリン(indium aluminum phosphide)、のうちの1種類を含む、または1種類から形成されている。
本発光ダイオードチップの好ましい実施形態によれば、半導体積層体は、リン化物化合物半導体材料系である、またはリン化物化合物半導体材料から形成されており、パッシベーション層が半導体積層体の上に直接接触した状態に形成されている。この場合、パッシベーション層は、リン化アルミニウムおよび/または酸化アルミニウムを有することが好ましい。例えば、2つの個別の層からパッシベーション層を形成することが可能であり、一方の層がリン化アルミニウムを有する、またはリン化アルミニウムからなり、他方の層が酸化アルミニウムを有する、または酸化アルミニウムからなる。酸化アルミニウム層は、半導体材料に直接接触した状態に配置されていることが特に好ましい。
さらには、パッシベーション層が複数の不規則領域を有することも可能であり、不規則領域のうちの1つの領域がリン化アルミニウムを有する、またはリン化アルミニウムからなり、他の領域が酸化アルミニウムを含む、または酸化アルミニウムからなる。パッシベーション層は極めて薄く形成されており、数ナノメートルのみを有することが特に好ましい。さらに、この実施形態では、酸化アルミニウムを有する領域が、リン化アルミニウムを有する領域よりも割合が高いことが好ましい。例えば、パッシベーション層は、少なくとも95%の酸化アルミニウムからなる。
発光ダイオードチップの製造方法においては、最初に、電磁放射を生成するのに適している活性ゾーンを有するエピタキシャル成長させた半導体積層体を設ける。
半導体積層体の側面に、パッシベーション層(内部に電荷キャリアが静的に固定されている)を形成する。この場合、パッシベーション層は、少なくとも半導体積層体の放射生成活性ゾーンを覆う。
本方法の特に好ましい実施形態によれば、半導体積層体の側面の一部を、エッチングによって(特にドライエッチングによって)形成する。これは、メサエッチングとも称する。一般には、最初に半導体積層体の側面の一部分をエッチングによって形成する一方で、側面の別の部分を最終的に別の分離工程(例えば破断、ソーイング、レーザ切断など)によって形成する。半導体積層体の活性ゾーンは、エッチングによって分離することが特に好ましい。
本方法の好ましい実施形態によれば、リン化物化合物半導体材料系である、またはリン化物化合物半導体材料からなる半導体積層体、を設ける。パッシベーション層を形成する目的で、半導体積層体の側面に、好ましくは熱蒸着によって不定比二酸化珪素層(SiO層)を堆積させる。
次いで、酸化アルミニウム層(Al2x層)を、特に好ましくはALD法によって、不定比二酸化珪素層の上に直接接触した状態に堆積させる。
この実施形態の場合、原子層成長法(ALD)は、CVD法の特殊な形態を意味する。
CVD法(化学気相成長法)の場合、被覆される表面を反応管に挿入する。さらに、少なくとも1種類の出発原料を反応管に供給し、出発原料から、被覆される表面上に化学反応によって固体のCVD層を堆積させる。一般には、少なくとも第2の出発原料を反応管に供給し、この第2の出発原料が第1の出発原料と化学的に反応して、表面に固体のCVD層が形成される。したがってこのCVD法は、被覆される表面上の少なくとも1種類の化学反応によってCVD層を形成することを特徴とする。
この実施形態の場合、原子層成長法(ALD)はCVD法を意味し、被覆される表面が挿入されている反応管に、第1の気体出発原料を供給し、したがって第1の気体出発原料が表面に吸着する。表面が第1の出発原料によって好ましくは完全に、またはほぼ完全に覆われた後、一般には反応管から第1の出発原料の一部(依然として気体である、または表面に吸着されていない)を除去し、第2の出発原料を供給する。第2の出発原料は、表面に吸着されている第1の出発原料と反応して固体のALD層が形成されるように、作製する。
本方法のさらなる実施形態によれば、パッシベーション層を形成する目的で、最初に、リン化物化合物半導体材料系の半導体積層体に、リン化アルミニウム層(AlP層)を、例えばエピタキシャルに、半導体積層体の側面に直接接触した状態に堆積させる。
本方法のさらなる実施形態によれば、半導体積層体および半導体積層体に形成された層とを備えた層複合体(layer composite)を熱処理する。熱処理の温度は、好ましくは100℃〜800℃の範囲内(両端値を含む)である。
本発明のさらなる有利な実施形態および発展形態は、以下に図面を参照しながら説明する例示的な実施形態から得られる。
発光ダイオードチップの製造方法の第1の例示的な実施形態をさらに詳しく説明するための概略断面図である。 発光ダイオードチップの製造方法の第1の例示的な実施形態をさらに詳しく説明するための概略断面図である。 発光ダイオードチップの製造方法の第1の例示的な実施形態をさらに詳しく説明するための概略断面図である。 発光ダイオードチップの製造方法のさらなる例示的な実施形態をさらに詳しく説明するための概略断面図である。 発光ダイオードチップの製造方法のさらなる例示的な実施形態をさらに詳しく説明するための概略断面図である。 例示的な実施形態に係る発光ダイオードチップの概略断面図を示している。 例示的な一実施形態に係る発光ダイオードチップの半導体材料およびパッシベーション層の伝導帯および価電子帯を概略的に示している。 半導体試料の概略断面図を示しており、この試料に基づいてパッシベーション層の好ましい効果を実験的に確認する。 図8による構造を有する試料のフォトルミネセンス強度の測定値を、リン化アルミニウム層の厚さxの関数として示している。
図面において、同じ要素、類似する要素、または同じ機能の要素には、同じ参照数字を付してある。図面と、図面に示した要素の互いの大きさの比率は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素を誇張して大きな縮尺で示していることがある。
図1〜図3の例示的な実施形態に係る本方法においては、最初に、活性ゾーン2を有するエピタキシャル成長させた半導体積層体1を設ける。この場合、活性ゾーン2は、本発光ダイオードチップの動作時に電磁放射を生成するのに適している。半導体積層体1は、リン化物化合物半導体材料系であることが特に好ましい。
この場合、エピタキシャル成長させた半導体積層体1の第1の主面3に第1の電気コンタクト4を形成し、半導体積層体1の第2の主面5(第1の主面3の反対側である)に第2の電気コンタクト6を形成する。例えば、第1の電気コンタクト4がp型コンタクトであり、第2の電気コンタクト6がn型コンタクトである。
次のステップ(図2に概略的に示してある)においては、不定比シリコン酸化物層7(SiO層)を、熱蒸着によって、半導体積層体1の側面8の上に直接接触した状態に堆積させる。この場合、不定比シリコン酸化物層7は、特に活性ゾーン2を覆う。さらに、半導体積層体1の第1の主面3と、第1の電気コンタクト4が、少なくとも部分的に不定比シリコン酸化物層7によって覆われる。
次いで、図3に概略的に示したように、酸化アルミニウム層9(Al層)を、好ましくはALD法によって、不定比シリコン酸化物層7の上に直接接触した状態に堆積させる。
最後に、エピタキシャル半導体積層体1と、この半導体積層体1に堆積された不定比シリコン酸化物層7と、酸化アルミニウム層9とを備えた層複合体を熱処理し、したがって半導体積層体1との界面に、酸化アルミニウム含有層が形成される。パッシベーション層10内の、酸化アルミニウムを含むこの層は、静的に固定された電荷キャリア(好ましくは電子)を有する。
この例示的な実施形態では、不定比シリコン酸化物層7と、酸化アルミニウム層9と、界面に近い酸化アルミニウム含有層は、パッシベーション層10を形成する。
図4および図5の例示的な実施形態に係る本方法の最初のステップにおいては、図1を参照しながらすでに説明したように、電気コンタクト4,6を有するエピタキシャル半導体積層体1を設ける。
次のステップにおいて、リン化アルミニウム層11(AlP層)を、例えばエピタキシャルに、半導体積層体1の側面8の上に直接接触した状態に堆積させる(図5)。この場合、リン化アルミニウム層11は、特に活性ゾーン2を覆い、半導体積層体の第1の主面3および第1のコンタクト4まで延在する。
図5からの層複合体も、次のステップにおいて熱処理することが特に好ましい(図示していない)。この場合、リン化アルミニウムは、少なくとも部分的に酸化アルミニウム(Al)に形成される。
この例示的な実施形態では、リン化アルミニウム/酸化アルミニウム層11がパッシベーション層10を形成する。パッシベーション層10は、半導体積層体1の半導体材料に隣接する固定された電荷キャリア(好ましくは電子)を有する。
図1〜図3および図4〜図5の例示的な実施形態に係る本方法においては、例えば図6に概略的に示したように発光ダイオードチップが製造される。
図6の例示的な実施形態に係る発光ダイオードチップは、リン化物化合物半導体材料系のエピタキシャル成長させた半導体積層体1を有する。半導体積層体1は活性ゾーン2を備えており、活性ゾーン2は電磁放射を生成するのに適しており、電磁放射は、本発光ダイオードチップの動作時に光出口面12によって放出される。
第1の電気コンタクト4は、エピタキシャル成長させた半導体積層体1の第1の主面3に形成されており、第2の電気コンタクト6は、半導体積層体1の第2の主面5に形成されている。
パッシベーション層10は、エピタキシャル半導体積層体1の側面8と、本発光ダイオードチップの光出口面12の一部とに形成されている。パッシベーション層10は、特に活性ゾーン2の上に延在している。パッシベーション層10内には、静的に固定された電荷キャリアが存在する。この実施形態の場合、電荷キャリアは電子である。さらに、パッシベーション層10によって、隣接する半導体材料の表面状態を飽和させることも可能である。
図6の例示的な実施形態によれば、半導体積層体1の側面8の一部は、ドライエッチングによって達成されている。この実施形態の場合、側面8のこれらの部分は、発光ダイオードチップの中心軸線に対して斜めに形成されていることを特徴とする。この実施形態の場合、半導体積層体1の側面8のさらなる部分は、発光ダイオードチップの中心軸線に平行に配置されている。発光ダイオードチップのこの部分は、別の分離工程によって(例えばソーイングまたはレーザ切断によって)得られている。
図7は、パッシベーション層10の領域および半導体積層体1の領域における伝導帯端CBおよび価電子帯端VBの輪郭を概略的に示している。この実施形態の場合、パッシベーション層10は、酸化アルミニウム層9および不定比シリコン酸化物層7を備えている。半導体材料に隣接するパッシベーション層10の界面の領域では、価電子帯端VBおよび伝導帯端CBは、電子が静的に固定されている低エネルギ側に下降する。対照的に、隣接する半導体材料の側面では、価電子帯端VBが上昇し、そこに正孔が静的に固定される。このようにすることで、半導体積層体1とパッシベーション層10の界面に、正の電荷に対する遮蔽が形成され、これにより、非放射性の再結合が少なくとも減少する。
図8の概略図による試料は、ガリウムヒ素基板13を有し、その上に、約1マイクロメートルの厚さを有するInAlP層がエピタキシャル成長している。このInAlP層の上に、活性ゾーン2を有する約300ナノメートルの厚さのInGaAlP半導体積層体1がエピタキシャル成長しており、活性ゾーン2は、約620ナノメートルの波長を有する放射を放出する。
エピタキシャル成長させた半導体積層体1に、極めて小さい厚さxを有するリン化アルミニウム層11が堆積されている。空気にさらされているリン化アルミニウム層11は、酸化アルミニウム層(Al層)にほぼ完全に変換されることが実験的に示された。
リン化アルミニウム/酸化アルミニウム層11の厚さxを変えて、試料のフォトルミネセンスを測定した。図9には、図8による試料で測定されたフォトルミネセンスの値IPLを、厚さxの関数としてプロットしてある。図9による測定は、約2ナノメートルの厚さxの場合に、リン化アルミニウム/酸化アルミニウム層11を備えていない試料と比較してフォトルミネセンスが10倍に増加することを示している。
本特許出願は、独国特許出願第102015120089.9号の優先権を主張し、この文書の開示内容は参照により本明細書に組み込まれている。
ここまで、本発明について例示的な実施形態を参照しながら説明してきたが、本発明はこれらの実施形態に限定されない。むしろ本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、特許請求の範囲の各請求項における特徴の任意の組合せを含む。これらの特徴または特徴の組合せは、それ自体が特許請求の範囲の各請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
1 エピタキシャル半導体積層体
2 活性ゾーン
3 第1の主面
4 第1のコンタクト
5 第2の主面
6 第2の電気コンタクト
7 シリコン酸化物層
8 側面
9 酸化アルミニウム層
10 パッシベーション層
11 リン化アルミニウム層
12 光出口面
13 GaAs基板
CB 伝導帯端
VB 価電子帯端

Claims (15)

  1. 発光ダイオードチップであって、
    活性ゾーン(2)を有するエピタキシャル半導体積層体(1)であって、動作時に前記活性ゾーン(2)が電磁放射を生成する、前記半導体積層体(1)と、
    内部に電荷キャリアが静的に固定されている、または前記半導体積層体(1)の表面状態の飽和につながる、パッシベーション層(10)と、
    を備え、
    前記パッシベーション層(10)が前記半導体積層体(1)の側面(8)に形成されており、かつ前記パッシベーション層(10)が少なくとも前記活性ゾーン(2)を覆っている、
    発光ダイオードチップ。
  2. 静的に固定されている前記電荷キャリアが電子である、請求項1に記載の発光ダイオードチップ。
  3. 前記パッシベーション層(10)において静的に固定されている前記電荷キャリアが、前記パッシベーション層(10)に隣接する前記半導体積層体(1)の半導体材料内の伝導帯端(CB)および荷電帯端(VB)の曲がりにつながり、静的に固定されている前記電荷キャリアの電荷とは反対の電荷を有する前記電荷キャリアが前記半導体材料内に蓄積する、請求項1または請求項2のいずれかに記載の発光ダイオードチップ。
  4. 前記半導体積層体(1)がIII/V族化合物半導体材料系である、請求項1から請求項3のいずれか1項に記載の発光ダイオードチップ。
  5. 前記III/V族化合物半導体材料が、リン化物化合物半導体材料である、請求項4に記載の発光ダイオードチップ。
  6. 前記パッシベーション層(10)が、1ナノメートルと100ナノメートルの間(両端値を含む)の厚さを有する、請求項1から請求項5のいずれか1項に記載の発光ダイオードチップ。
  7. 前記発光ダイオードチップの縁部長さが1ミリメートルを超えない、請求項1から請求項6のいずれか1項に記載の発光ダイオードチップ。
  8. 前記パッシベーション層(10)が、酸化アルミニウム、シリコン酸化物、リン化アルミニウム、およびインジウムアルミニウムリン、のうちの少なくとも1種類を有する、請求項1から請求項7のいずれか1項に記載の発光ダイオードチップ。
  9. 前記半導体積層体(1)がリン化物化合物半導体材料系であり、前記パッシベーション層が前記半導体積層体(1)の上に直接接触した状態に形成されており、前記パッシベーション層(10)が、リン化アルミニウム層(11)および酸化アルミニウム層(9)を有する、請求項1から請求項8のいずれか1項に記載の発光ダイオードチップ。
  10. 発光ダイオードチップの製造方法であって、
    電磁放射を生成するのに適した活性ゾーン(2)を有し、かつエピタキシャル成長させた半導体積層体(1)を設けるステップと、
    前記パッシベーション層(10)内に電荷キャリアが静的に固定されるように、前記半導体積層体(1)の側面(8)にパッシベーション層(10)を形成するステップと、
    を含む、発光ダイオードチップの製造方法。
  11. 前記半導体積層体(1)の前記側面(8)がエッチングによって形成される、請求項10に記載の発光ダイオードチップの製造方法。
  12. 前記半導体積層体(1)がリン化物化合物半導体材料系であり、前記パッシベーション層(10)を形成するために以下のステップ、すなわち、
    不定比シリコン酸化物層(7)を前記半導体積層体(1)の前記側面(8)の上に直接接触した状態に堆積させるステップと、
    酸化アルミニウム層(9)を前記シリコン酸化物層(7)の上に直接接触した状態に堆積させるステップと、
    前記パッシベーション層(10)と前記半導体積層体(1)との間の界面に酸化アルミニウム含有層が形成されるように、層複合体を熱処理するステップと、
    が実行される、
    請求項10または請求項11のいずれかに記載の発光ダイオードチップの製造方法。
  13. 二酸化珪素層が熱蒸着によって堆積され、前記酸化アルミニウム層がALD法によって堆積される、請求項12に記載の発光ダイオードチップの製造方法。
  14. 前記半導体積層体(1)がリン化物化合物半導体材料系であり、前記パッシベーション層(10)を形成するために以下のステップ、すなわち、
    リン化アルミニウム層(11)を前記半導体積層体(1)の前記側面(8)の上に直接接触した状態に堆積させるステップ、
    が実行される、
    請求項10または請求項11のいずれかに記載の発光ダイオードチップの製造方法。
  15. 前記半導体積層体(1)と、前記半導体積層体(1)に堆積されている層とを有する前記層複合体が、熱処理される、請求項12または請求項13に記載の発光ダイオードチップの製造方法。
JP2018521629A 2015-11-19 2016-11-17 発光ダイオードチップおよび発光ダイオードチップの製造方法 Pending JP2018536282A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015120089.9A DE102015120089A1 (de) 2015-11-19 2015-11-19 Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102015120089.9 2015-11-19
PCT/EP2016/078032 WO2017085200A1 (de) 2015-11-19 2016-11-17 Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips

Publications (1)

Publication Number Publication Date
JP2018536282A true JP2018536282A (ja) 2018-12-06

Family

ID=57326429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018521629A Pending JP2018536282A (ja) 2015-11-19 2016-11-17 発光ダイオードチップおよび発光ダイオードチップの製造方法

Country Status (6)

Country Link
US (1) US10580938B2 (ja)
JP (1) JP2018536282A (ja)
CN (1) CN108292697B (ja)
DE (2) DE102015120089A1 (ja)
TW (1) TWI620341B (ja)
WO (1) WO2017085200A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12322732B2 (en) 2017-02-09 2025-06-03 Vuereal Inc. Circuit and system integration onto a microdevice substrate
DE102017108199A1 (de) 2017-04-18 2018-10-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Betriebsverfahren für ein optoelektronisches Halbleiterbauteil
DE102017112875B4 (de) * 2017-06-12 2024-10-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
FR3077931A1 (fr) * 2018-02-14 2019-08-16 Centre National De La Recherche Scientifique Dispositif a semi-conducteur avec structure de passivation des surfaces recombinantes
KR102870852B1 (ko) 2020-06-24 2025-10-13 삼성전자주식회사 반도체 발광 소자
CN115939281B (zh) * 2022-12-30 2025-10-03 京东方华灿光电(浙江)有限公司 改善侧向出光的发光二极管、阵列及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110374A (ja) * 2011-10-26 2013-06-06 Sony Corp 発光素子およびその製造方法、並びに発光装置
WO2015044529A1 (en) * 2013-09-27 2015-04-02 Lumichip Oy Assembly level encapsulation layer with multifunctional purpose, and method of producing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2133928B (en) 1982-12-04 1986-07-30 Plessey Co Plc Coatings for semiconductor devices
DE102004029412A1 (de) * 2004-02-27 2005-10-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips
US7791061B2 (en) * 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
KR101232507B1 (ko) * 2006-04-10 2013-02-12 삼성전자주식회사 표면발광소자 및 그의 제조방법
KR100867541B1 (ko) * 2006-11-14 2008-11-06 삼성전기주식회사 수직형 발광 소자의 제조 방법
TW200841393A (en) 2007-04-02 2008-10-16 Miin-Jang Chen Optoelectronic device and method of fabricating the same
EP2257997A4 (en) 2008-03-25 2014-09-17 Lattice Power Jiangxi Corp SEMICONDUCTOR LIGHT ARRANGEMENT WITH DOUBLE-SIDED PASSIVATION
KR20110049799A (ko) * 2008-08-19 2011-05-12 라티스 파워(지앙시) 코포레이션 양면 패시베이션을 갖는 반도체 발광 디바이스 제작 방법
DE102009035429A1 (de) 2009-07-31 2011-02-03 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
TWI408834B (zh) * 2010-04-02 2013-09-11 Miin Jang Chen 基於奈米晶粒之光電元件及其製造方法
KR101782081B1 (ko) 2010-08-30 2017-09-26 엘지이노텍 주식회사 발광 소자
CN102544009B (zh) 2010-12-08 2014-03-26 中国科学院微电子研究所 一种高迁移率cmos集成单元
TW201310667A (zh) * 2011-08-17 2013-03-01 Epistar Corp 太陽能電池
KR101867999B1 (ko) * 2011-10-31 2018-06-18 삼성전자주식회사 Iii-v족 물질층을 형성하는 방법, iii-v족 물질층을 포함하는 반도체 소자 및 그 제조방법
TWI452714B (zh) * 2012-01-20 2014-09-11 Univ Nat Taiwan 太陽能電池及其製造方法
TWI455333B (zh) * 2012-04-09 2014-10-01 Sino American Silicon Prod Inc 太陽能電池
WO2014008927A1 (en) * 2012-07-10 2014-01-16 Osram Opto Semiconductors Gmbh Method for encapsulating an optoelectronic device and light-emitting diode chip
US9768345B2 (en) * 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9865772B2 (en) * 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9601659B2 (en) * 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination
IL238368B (en) * 2015-04-19 2019-08-29 Semi Conductor Devices An Elbit Systems Rafael Partnership light sensor
DE102015108529A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode und Verfahren zur Herstellung einer Halbleiterlaserdiode
DE102015212477B4 (de) * 2015-07-03 2025-11-27 Pictiva Displays International Limited Organisches lichtemittierendes Bauelement und Verfahren zur Herstellung eines organischen lichtemittierenden Bauelements
DE102015120323A1 (de) 2015-11-24 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit einer reflektierenden Schichtenfolge

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110374A (ja) * 2011-10-26 2013-06-06 Sony Corp 発光素子およびその製造方法、並びに発光装置
WO2015044529A1 (en) * 2013-09-27 2015-04-02 Lumichip Oy Assembly level encapsulation layer with multifunctional purpose, and method of producing the same

Also Published As

Publication number Publication date
CN108292697A (zh) 2018-07-17
US10580938B2 (en) 2020-03-03
WO2017085200A1 (de) 2017-05-26
TW201727935A (zh) 2017-08-01
TWI620341B (zh) 2018-04-01
CN108292697B (zh) 2020-03-06
US20180374994A1 (en) 2018-12-27
DE102015120089A1 (de) 2017-05-24
DE112016005319B4 (de) 2024-02-15
DE112016005319A5 (de) 2018-08-09

Similar Documents

Publication Publication Date Title
JP2018536282A (ja) 発光ダイオードチップおよび発光ダイオードチップの製造方法
TWI478391B (zh) 發光二極體晶片及製造發光二極體晶片之方法
US11107954B2 (en) Light-emitting diode chip, and method for manufacturing a light-emitting diode chip
JP2010512017A (ja) 電流拡散層を含む発光ダイオードの製造方法
US20120292634A1 (en) Galium-nitride light emitting device of microarray type structure and manufacturing thereof
JP2022537495A (ja) 光電子デバイス
KR20220038456A (ko) 광전자 반도체 칩들의 제조 방법 및 광전자 반도체 칩
US9722140B2 (en) Optoelectronic semiconductor chip comprising a multi-quantum well comprising at least one high barrier layer
CN107924965B (zh) 光电子半导体芯片和其制造方法
US12100783B2 (en) Optoelectronic semiconductor body having a layer stack, arrangement of a plurality of optoelectronic semiconductor bodies having a layer stack, and method for producing said optoelectronic semiconductor body
US11538962B2 (en) Light-emitting element and method for manufacturing light-emitting element
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
KR20230157953A (ko) 발광 소자
JP5646545B2 (ja) 半導体発光素子及びその製造方法
KR20150042409A (ko) 발광 소자의 제조 방법
JP7129630B2 (ja) 発光素子および発光素子の製造方法
US11398586B2 (en) Light-emitting semiconductor component
JP2019046971A (ja) 発光装置の製造方法
CN109997233A (zh) 发射辐射的半导体本体和用于制造半导体层序列的方法
US20210351037A1 (en) Method for producing a semiconductor component comprising performing a plasma treatment, and semiconductor component
JP7805511B1 (ja) 光半導体素子およびその製造方法
US12527140B2 (en) Method of manufacturing light emitting element
CN114868263B (zh) 包括特别是由电介质形成的局部叠置以优化钝化的至少两个钝化层的二极管
US20250143017A1 (en) Tunnel-junction cascade led with different pump wavelengths
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190719

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200128