WO2017082020A1 - 配線膜 - Google Patents

配線膜 Download PDF

Info

Publication number
WO2017082020A1
WO2017082020A1 PCT/JP2016/081271 JP2016081271W WO2017082020A1 WO 2017082020 A1 WO2017082020 A1 WO 2017082020A1 JP 2016081271 W JP2016081271 W JP 2016081271W WO 2017082020 A1 WO2017082020 A1 WO 2017082020A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
alloy layer
wiring film
atomic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/081271
Other languages
English (en)
French (fr)
Inventor
裕史 後藤
亜由子 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of WO2017082020A1 publication Critical patent/WO2017082020A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Definitions

  • the present invention relates to a wiring film having high heat resistance.
  • Wiring films used as electrode materials for display devices such as liquid crystal displays, organic EL displays, and touch panels have an Al thin film or Al as the base material, taking advantage of their low electrical resistivity and easy microfabrication.
  • An Al alloy thin film is used.
  • the heat treatment in the manufacturing process is conventionally about 350 ° C. at the maximum.
  • the heat resistance of the wiring film could be ensured by using a wiring film in which an Al thin film and a refractory metal thin film were laminated.
  • heat treatment at 400 to 600 ° C. is included in the device manufacturing process, such as low-temperature polysilicon or oxide semiconductor, the mutual melting point between Al and the refractory metal is caused by the low melting point of Al. Diffusion occurs, resulting in an increase in electrical resistance of the Al wiring, destruction of the Al wiring film due to generation of hillocks in the Al thin film, and the like.
  • a refractory metal has been used as a wiring film.
  • etching characteristics That is, it is required that the side surface of the wiring film has a smooth tapered shape by etching. This requirement is strongly demanded especially for the gate electrode wiring film that determines the performance of the transistor.
  • Patent Document 1 discloses that one or more of Nd, Gd, and Dy is 1.0 atomic% in total as an electrode for a semiconductor that can be used for a thin film transistor that hardly causes hillocks and has a low specific resistance. There has been disclosed an Al alloy thin film that is contained in an amount exceeding 15 atomic%. The thin film is a heat resistant wiring material having heat resistance up to 400 ° C. and excellent in suppressing hillock generation.
  • Patent Document 1 relates to a technique that substantially targets amorphous silicon, and proposes the realization of heat resistance and low resistivity for a heating process at 250 to 400 ° C. after the formation of the wiring film.
  • an object of the present invention is to provide a highly heat-resistant wiring film having sufficient heat resistance even at a heat treatment temperature such as 500 ° C. or more and 600 ° C. or less that greatly exceeds the conventional heat-resistant temperature limit.
  • Another object of the present invention is to provide a wiring film that maintains high heat resistance and does not increase in electrical resistance or generate hillocks.
  • the main object of the wiring film according to the present invention is a wiring film for a display device such as a flat panel display and a gate electrode of a low-temperature polysilicon semiconductor transistor. Applicable to conductive wiring films and sputtering target materials.
  • the wiring film having high heat resistance of the present invention even when subjected to a thermal history at a high temperature of 500 ° C. or higher and 600 ° C. or lower, distortion due to thermal stress of the film, particularly hillocks often appearing as a convex shape
  • the wiring film according to the present invention has a large heat-resistant temperature margin of 500 ° C. or more and 600 ° C. or less, the heat treatment temperature fluctuates (for example, instantaneous temperature rise) in the process of manufacturing the wiring film.
  • the manufacturing yield can be greatly improved.
  • the reason for this is that by capping the Al alloy layer with a nitrided Mo layer, the nitrided Mo layer functions as a protective layer in a heat treatment at 600 ° C. or less, and the Al alloy layer and the nitrided Mo layer This is to prevent an interfacial reaction between the layers and prevent disconnection of wiring and an increase in resistance.
  • FIG. 1 is a conceptual diagram showing a configuration of a two-layer wiring film of the present invention.
  • FIG. 2 is a conceptual diagram showing the configuration of the three-layer wiring film of the present invention.
  • FIG. 3 is a Scanning Electron Microscope (SEM) image of a cross section showing the etched wiring film of the present invention for each composition of the Al alloy layer.
  • FIG. 4 is a graph showing the change in electrical resistivity with respect to the heat treatment temperature of the wiring film in the heat treatment test for each composition of the Al alloy layer.
  • SEM Scanning Electron Microscope
  • the wiring film according to the present invention includes an Al alloy layer, and a nitrided Mo layer (hereinafter sometimes referred to as “MoN”) is laminated on at least one surface of the Al alloy layer.
  • Al is used as a base material and Nd is contained in an amount of 0.01 atomic% or more and 0.6 atomic% or less, or the Al alloy layer is made of Al as a base material and Ni is contained in an amount of 0.01 atomic% or more and 0.1 atomic%. And Nd is contained in an amount of 0.01 atomic% or more and 0.1 atomic% or less.
  • the Al alloy layer functions as a main electrically conductive layer, and the nitrided Mo layer protects the Al alloy layer.
  • the nitrided Mo layer functions as a protective layer in heat treatment at 600 ° C. or lower, and the interface between the Al alloy layer and the nitrided Mo layer Reaction can be prevented, and disconnection of wiring and resistance increase can be prevented.
  • MoN is laminated on the surface opposite to the base of the Al alloy layer, or laminated on both surfaces of the Al alloy layer. It is preferable. Specifically, the base layer / Al alloy layer / MoN (see FIG. 1) or the base layer / MoN / Al alloy layer / MoN (see FIG. 2) are laminated in this order. Further, hydrofluoric acid cleaning may be performed for the purpose of removing a natural oxide film of low-temperature polysilicon, and the surface of the gate electrode is also exposed to hydrofluoric acid during the hydrofluoric acid cleaning. At that time, since MoN has a role of protecting the Al alloy layer, the Al alloy layer can be prevented from being reduced by hydrofluoric acid.
  • the Al alloy layer contains Al as a base material and contains Nd in an amount of 0.01 atomic% to 0.6 atomic%, but preferably includes 0.1 atomic% to 0.5 atomic%. Further, when both Nd and Ni are contained, Ni is contained in an amount of 0.01 atomic% or more and 0.1 atomic% or less, and Nd is contained in an amount of 0.01 atomic% or more and 0.1 atomic% or less. It is preferable to contain 02 atomic% or more and 0.1 atomic% or less and Nd of 0.04 atomic% or more and 0.1 atomic% or less.
  • Nd or Nd and Ni in the above range and laminating with MoN, generation of hillocks can be further prevented. Further, the etching characteristics can be made better, and the electrical resistivity after the heat treatment at high temperature can be made lower.
  • the wiring film according to the present invention may contain a rare earth element other than Nd.
  • examples of other elements include rare earth elements such as La, Gd, and Y.
  • La is preferable from the viewpoint of heat resistance.
  • the Al alloy layer contains rare earth elements other than Nd, the total of Nd and rare earth elements other than Nd is 0.6 atomic% or less, or when Ni is contained, rare earth elements other than Nd and Nd So that the total is 0.1 atomic% or less.
  • Al, Ge, Co, Ti, Ta, Zr, B, etc. are mentioned as rare earth elements other than Al, Nd, and Nd and other elements that may be included in the Al alloy layer in addition to Ni. Other elements may be contained in a total of 0.01 to 0.5 atomic%.
  • the balance of the Al alloy layer is Al.
  • the composition of the Al alloy layer can be identified by Inductively Coupled Plasma (ICP) emission spectroscopy.
  • ICP Inductively Coupled Plasma
  • the nitrided Mo layer preferably has a nitrogen content of 23 to 55 atomic% from the viewpoint of ensuring heat resistance and preventing interdiffusion between Mo and Al to prevent resistance increase, and is more preferably close to 50 atomic%. preferable.
  • Other elements that may be contained in MoN in addition to Mo and nitrogen include refractory elements Nb, Ti, Ta, W, and the like. Other elements may be contained in a total amount of 0.1 to 20 atomic%. The remainder of MoN excluding these elements is Mo.
  • the composition of the nitrided Mo layer can be identified by ICP emission spectroscopy for metal elements and Auger spectroscopy for nitrogen content.
  • the optimum film thickness of the Al alloy layer and the nitrided Mo layer can be selected according to the application and specifications.
  • the effective film thickness is preferably 100 nm or more and 1 ⁇ m or less for the Al alloy layer, and 5 nm or more and 200 nm or less for the nitrided Mo layer. More preferably, the thickness of the Al alloy layer is 200 nm to 500 nm, and the thickness of MoN is 20 nm to 50 nm.
  • the film thicknesses of the Al alloy layer and the nitrided Mo layer can be measured by cross-sectional SEM, secondary ion mass spectrometry depth analysis, cross-sectional transmission electron microscope observation, and the like.
  • the film thickness of the said nitrided Mo layer means the thickness of each MoN.
  • the film thickness of the Al alloy layer and the nitrided Mo layer can be changed by changing the sputtering current value, time, pressure, distance between the target and the substrate, and in the case of nitriding, the ratio of argon gas to nitrogen gas used for sputtering. Can be adjusted.
  • the substrate on which the Al alloy layer and the nitrided Mo layer are stacked varies depending on the device.
  • the wiring film according to the present invention uses, for example, a glass substrate or a transparent electrode film as a base in the case of a display device such as a flat panel display, and uses a gate insulating film as a base in the case of a low-temperature polysilicon semiconductor transistor. It is done.
  • the preferred thickness of the base varies depending on the device, but is generally about 50 to 100 nm for a transparent electrode and about 200 to 500 nm for a gate insulating film.
  • the wiring film according to the present invention has the two-layer film of Al alloy layer / MoN or the three-layer film of MoN / Al alloy layer / MoN, the effect of the present invention can be obtained.
  • Various variations of the wiring film including the film structure are also included in the scope of the present invention.
  • the wiring film according to the present invention can be formed by a known method, it is particularly preferable to form an Al alloy layer and a nitrided Mo layer by sputtering. That is, for example, when a two-layer film of base / Al alloy layer / MoN is used, an Al alloy layer is formed by sputtering with a base material having a predetermined material composition, and then Mo is reacted in a nitrogen atmosphere. 1 can be formed by laminating a nitrided Mo film on the surface opposite to the base of the Al alloy layer, and then forming a wiring pattern by a normal photolithography method. Can be formed.
  • the number of layers can be increased, the number of layers can be increased, the plurality of Al alloy layers can be stacked differently Arbitrarily, a wiring film having a desired configuration can be produced.
  • the nitrided Mo layer can also be formed by forming a Mo film and then nitriding with nitrogen plasma.
  • the wiring film according to the present invention has a high heat resistance of 600 ° C. or less by adopting the above-described configuration.
  • the wiring film is etched by wet etching in photolithography even though it is a multilayer film. A smooth tapered shape with no irregularities on the side surfaces can be formed (see FIG. 3).
  • Such precise processability of the wiring film is strongly demanded particularly for the gate electrode wiring film that greatly affects the characteristics of the low-temperature polysilicon semiconductor transistor, but the wiring film according to the present invention satisfies this requirement. Is.
  • ⁇ Sputtering target material> In general, a sputtering method with excellent productivity, controllability, and uniformity is often used for forming a metal thin film. It is assumed that the Al alloy layer and the nitrided Mo layer in the wiring film according to the present invention are also formed by sputtering.
  • a sputtering target material which is an Al alloy having Al as a base material and an Nd addition amount of 0.01 atomic% or more and 0.6 atomic% or less, or Al Is preferably a sputtering target material which is an Al alloy containing Ni in an amount of 0.01 atomic% or more and 0.1 atomic% or less and Nd in an amount of 0.01 atomic% or more and 0.1 atomic% or less.
  • MoN formed by reactive sputtering is a polycrystalline material in which these crystal structures are mixed, and further, unreacted Mo crystals and The amorphous structure is also dispersed. Such a state depends on the sputtering apparatus used, sputtering conditions, base material, and the like.
  • the nitrided Mo layer preferably has a nitrogen content of 23 to 55 atomic%, more preferably close to 50 atomic%. That is, in the nitrided Mo layer, the N / Mo atomic weight ratio is generally in the range of 0.3 to 1.2, and in many cases is considered to be a value close to 1.
  • Example 1-1 On the glass substrate, an Al alloy layer containing 0.6 atomic% of Nd was formed in order from the substrate side with a film thickness of 300 nm by magnetron sputtering. Next, MoN was laminated by a reactive sputtering method using a mixed gas in which N 2 gas was diluted to about 13% with Ar gas. The sputtering conditions are as follows.
  • a line and space pattern having a width of 10 ⁇ m was formed by photolithography and etching.
  • a PAN etchant having a nitric acid concentration of 1.9% was used as the etching solution.
  • a cross-sectional SEM photograph of the MoN / Al-0.6Nd film after etching is shown in FIG. As a result, it can be seen that the Al alloy layer and the nitrided Mo layer are etched together, and the side surface has a smooth taper shape.
  • Example 1 except that the composition of the Al alloy layer was a pure Al layer (hereinafter referred to as p-Al), an Al-0.2Nd layer, an Al-2Nd layer, or an Al-0.02Ni-0.04La layer.
  • a wiring film was prepared in the same manner as in No. 1 and etched. A cross-sectional SEM photograph of the wiring film after etching is shown in FIG.
  • Heat treatment test Heat treatment when the wiring films prepared in Examples 1-1 and 1-2, Reference Examples 1-1 and 1-2 and Comparative Example 1 were heat-treated at 500 ° C., 550 ° C. or 600 ° C. for 20 minutes in a nitrogen atmosphere. The relationship between temperature and electrical resistivity is shown in FIG. The electrical resistivity was calculated using a 4-probe sheet resistance measuring device and the film thickness was measured with a stylus type step gauge.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Ａｌ合金層を含み、前記Ａｌ合金層の少なくとも一方の面に窒化されたＭｏ層が積層された配線膜であって、前記Ａｌ合金層がＡｌを母材とし、Ｎｄを０．０１原子％以上、０．６原子％以下含むことを特徴とする配線膜を提供する。

Description

配線膜
　本発明は、高耐熱性を有する配線膜に関する。
　液晶ディスプレイ、有機ＥＬディスプレイ、タッチパネルなどの表示デバイスの電極材料に用いられる配線膜には、電気抵抗率が低く、微細加工が容易であるという特長を利用してＡｌ薄膜やＡｌを母材としたＡｌ合金薄膜が使用されている。
　一方でＡｌの融点は６６０℃と低いことから、これらＡｌ薄膜やＡｌ合金薄膜の耐熱性の向上が課題となっている。とくに上記のディスプレイやタッチパネルの配線膜の細線化に伴い、断線防止等のために配線膜の高耐熱性は極めて重要である。またパワーデバイスの大容量化に対応するにも、高耐熱性は重要である。
　アモルファスシリコンを用いた液晶ディスプレイ用薄膜トランジスタにおいては、製造工程における熱処理は、従来は最高で３５０℃程度であった。この場合、Ａｌ薄膜と高融点金属薄膜とを積層した配線膜を用いることで、配線膜の耐熱性を確保することができた。これに対し、低温ポリシリコンや酸化物半導体のように４００～６００℃の熱処理がデバイスの製造工程に含まれる場合、Ａｌの融点が低いことに起因してＡｌと高融点金属との間に相互拡散が生じ、Ａｌ配線の電気抵抗の増大、Ａｌ薄膜にヒロックが発生することによるＡｌ配線膜の破壊などが生じる。これらを回避するために、従来、薄膜トランジスタ等の場合は、配線膜として高融点金属が使われていた。
　また、配線膜に要求されるもう一つの重要な要件として、エッチング特性が挙げられる。すなわちエッチングにより配線膜側面が滑らかなテーパー形状になることが要求される。この要件は、とくにトランジスタの性能を決めるゲート電極用配線膜に対して強く求められる。
　そこで、ヒロックが生じ難く、かつ、比抵抗が小さい薄膜トランジスタに利用可能な半導体用電極として、特許文献１にはＮｄ、Ｇｄ、Ｄｙのうちの１種又は２種以上を総量で１．０原子％超、１５原子％以下の範囲で含有するＡｌ合金薄膜が開示されている。該薄膜は４００℃までの耐熱性を有し、かつ、ヒロック発生抑止に優れた耐熱性配線材料である。
日本国特許第２７３３００６号公報
　しかしながら高融点金属を配線膜に使用する場合、耐熱性に優れるものの、一般的に電気抵抗率が高い。また特許文献１は、実質的にアモルファスシリコンを対象とした技術に関するもので、配線膜形成後の２５０～４００℃の加熱工程に対する耐熱性および低抵抗率の実現を提案したものである。
　５００℃以上６００℃以下というより一層高い耐熱性を有しつつ、製造コストを上昇させることなく、同時にエッチング特性に関しても従来材料に劣らない配線膜が要求されているものの、それらに関する報告はなされていない。
　そこで本発明は上記の課題を解決することを目的とするものである。すなわち、従来の耐熱温度限界を大幅に超える５００℃以上６００℃以下といった熱処理温度に対しても十分な耐熱性を有する高耐熱性の配線膜を提供することを目的とする。
　また、高耐熱性を維持しつつ、電気抵抗の増加やヒロック発生などもない配線膜を提供することも目的とする。
　本発明に係る配線膜の主たる対象は、フラットパネル・ディスプレイ等の表示デバイス用の配線膜や低温ポリシリコン半導体トランジスタのゲート電極であるが、これらに限定されることなく、広範なデバイスの高耐熱性配線膜およびスパッタリングターゲット材料に適用できる。
　本発明者らは、鋭意研究を重ねた結果、特定組成のＡｌ合金層の少なくとも一方の面に窒化されたＭｏ層を積層することにより上記課題を解決できることを見出し、本発明を完成するに至った。
　すなわち、本発明は、以下の［１］～［３］に係るものである。
［１］　Ａｌ合金層を含み、前記Ａｌ合金層の少なくとも一方の面に窒化されたＭｏ層が積層された配線膜であって、前記Ａｌ合金層がＡｌを母材とし、Ｎｄを０．０１原子％以上、０．６原子％以下含むことを特徴とする配線膜。
［２］　Ａｌ合金層を含み、前記Ａｌ合金層の少なくとも一方の面に窒化されたＭｏ層が積層された配線膜であって、前記Ａｌ合金層がＡｌを母材とし、Ｎｉを０．０１原子％以上、０．１原子％以下、及びＮｄを０．０１原子％以上、０．１原子％以下含むことを特徴とする配線膜。
［３］　前記Ａｌ合金層の膜厚が１００ｎｍ以上、１μｍ以下であり、かつ、前記窒化されたＭｏ層の膜厚が５ｎｍ以上、２００ｎｍ以下であることを特徴とする前記［１］又は［２］に記載の配線膜。
　本発明の高耐熱性を有する配線膜によれば、５００℃以上６００℃以下の高温での熱履歴を受けても、膜の熱応力による歪み、とくに凸形状として出現することが多いヒロックの発生が認められない、また、電気抵抗率の上昇が極めて小さく低配線抵抗を有する配線膜や、エッチング特性にも優れた配線膜を提供することができる。
　また、本発明に係る配線膜は５００℃以上６００℃以下といった大幅な耐熱温度マージンを有することから、配線膜を製造する工程で万一熱処理温度に揺らぎ（例えば瞬間的な温度上昇）があった場合でも配線膜に問題が生じず、製造の歩留まりを大幅に向上することができる。なお、この理由は、Ａｌ合金層上を窒化されたＭｏ層でキャップすることで、該窒化されたＭｏ層が６００℃以下の熱処理における保護層として機能するとともに、Ａｌ合金層と窒化されたＭｏ層との間の界面反応を防ぎ、配線の断線や抵抗上昇を防ぐためである。
図１は、本発明の２層配線膜の構成を示す概念図である。 図２は、本発明の３層配線膜の構成を示す概念図である。 図３は、本発明のエッチングした配線膜をＡｌ合金層の組成ごとに示した断面のＳｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ（ＳＥＭ）像である。 図４は、熱処理試験において配線膜の熱処理温度に対する電気抵抗率の変化を、Ａｌ合金層の組成ごとに示したグラフである。
＜配線膜＞
　本発明に係る配線膜はＡｌ合金層を含み、前記Ａｌ合金層の少なくとも一方の面に窒化されたＭｏ層（以下、「ＭｏＮ」と称することがある。）が積層され、前記Ａｌ合金層がＡｌを母材とし、Ｎｄを０．０１原子％以上、０．６原子％以下含む、又は、前記Ａｌ合金層がＡｌを母材とし、Ｎｉを０．０１原子％以上、０．１原子％以下、及びＮｄを０．０１原子％以上、０．１原子％以下含むことを特徴とする。
　Ａｌ合金層は主たる電気伝導層として機能し、窒化されたＭｏ層は該Ａｌ合金層を保護するものである。
　Ａｌ合金層上を窒化されたＭｏ層でキャップすることで、該窒化されたＭｏ層が６００℃以下の熱処理における保護層として機能するとともに、Ａｌ合金層と窒化されたＭｏ層との間の界面反応を防ぎ、配線の断線や抵抗上昇を防ぐことができる。
　また、配線膜を低温ポリシリコン半導体トランジスタのゲート電極として用いる場合等において、ＭｏＮは、Ａｌ合金層の下地とは反対側の面に積層されていること、又は、Ａｌ合金層の両面に積層されていることが好ましい。具体的には、下地／Ａｌ合金層／ＭｏＮ（図１参照）、又は、下地／ＭｏＮ／Ａｌ合金層／ＭｏＮ（図２参照）の順に積層される。
　さらに、低温ポリシリコンの自然酸化膜を除去する目的でフッ酸洗浄を行うことがあるが、該フッ酸洗浄時にゲート電極表面もフッ酸に曝される。その際にＭｏＮがＡｌ合金層を保護する役割があるため、Ａｌ合金層がフッ酸によって膜減りすることを防ぐことができる。
　Ａｌ合金層は、Ａｌを母材とし、Ｎｄを０．０１原子％以上、０．６原子％以下含むが、０．１原子％以上、０．５原子％以下含むことが好ましい。またＮｄとＮｉとを共に含む場合は、Ｎｉを０．０１原子％以上、０．１原子％以下、及びＮｄを０．０１原子％以上、０．１原子％以下含むが、Ｎｉを０．０２原子％以上、０．１原子％以下、及びＮｄを０．０４原子％以上、０．１原子％以下含むことが好ましい。
　Ｎｄ又はＮｄ及びＮｉを上記範囲で含むことおよびＭｏＮと積層していることにより、ヒロックの発生をより防ぐことができる。また、エッチング特性をより良好なものとしたり、高温での熱処理後の電気抵抗率をより低いものとすることができる。
　本発明に係る配線膜には、Ｎｄ以外の希土類元素が含まれていてもよいが、その他の元素としては、Ｌａ、Ｇｄ、Ｙ等の希土類元素が挙げられる。中でも耐熱性の点からＬａが好ましい。
　Ａｌ合金層にＮｄ以外の希土類元素を含む場合には、ＮｄとＮｄ以外の希土類元素との合計が０．６原子％以下、又は、Ｎｉを含む場合には、ＮｄとＮｄ以外の希土類元素との合計が０．１原子％以下となるようにする。
　Ａｌ、Ｎｄ、Ｎｄ以外の希土類元素及びＮｉ以外にＡｌ合金層に含まれてもよいその他の元素としてＣｕ、Ｇｅ、Ｃｏ、Ｔｉ、Ｔａ、Ｚｒ、Ｂ等が挙げられる。その他の元素は合計で０．０１～０．５原子％含まれていてもよい。なお、Ａｌ合金層の残部はＡｌである。
　Ａｌ合金層の組成はＩｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ（ＩＣＰ）発光分光法により同定することができる。
　窒化されたＭｏ層は窒素が２３～５５原子％であることが耐熱性の確保と、ＭｏおよびＡｌ間の相互拡散を防いで抵抗上昇とを防ぐ点から好ましく、５０原子％に近いことがより好ましい。Ｍｏ及び窒素以外にＭｏＮに含まれてもよいその他の元素として高融点元素であるＮｂ、Ｔｉ、Ｔａ、Ｗ等が挙げられる。その他の元素は合計で０．１～２０原子％含まれていてもよい。なお、これらの元素を除いたＭｏＮの残部はＭｏである。
　窒化されたＭｏ層の組成は、金属元素についてはＩＣＰ発光分光分析法、窒素量についてはオージェ分光法により同定することができる。
　Ａｌ合金層と窒化されたＭｏ層の最適な膜厚は用途や仕様により選ぶことができる。効果的な膜厚は、Ａｌ合金層が１００ｎｍ以上、１μｍ以下であり、かつ、窒化されたＭｏ層が５ｎｍ以上、２００ｎｍ以下が好ましい。より好ましくはＡｌ合金層の膜厚は２００ｎｍ～５００ｎｍであり、ＭｏＮの膜厚は２０ｎｍ～５０ｎｍである。Ａｌ合金層及び窒化されたＭｏ層の膜厚は断面ＳＥＭ、二次イオン質量分析法深さ分析、断面透過型電子顕微鏡観察等により測定することができる。
　なお、窒化されたＭｏ層がＡｌ合金層の両面に積層されている場合、上記窒化されたＭｏ層の膜厚とは、各々のＭｏＮの厚みを意味する。
　Ａｌ合金層及び窒化されたＭｏ層の膜厚は、スパッタリングの電流値や時間、圧力、ターゲットと基板間の距離、窒化の場合はスパッタに用いるアルゴンガスと窒素ガスとの比率等を変更することにより調整することができる。
　Ａｌ合金層と窒化されたＭｏ層を積層する下地はデバイスによって異なる。本発明に係る配線膜は、例えばフラットパネル・ディスプレイ等の表示デバイスの場合にはガラス基板や透明電極膜等が下地として用いられ、低温ポリシリコン半導体トランジスタの場合はゲート絶縁膜等が下地として用いられる。
　下地の好ましい厚みはデバイスによって異なるが、一般的には透明電極の場合は５０～１００ｎｍ程度、ゲート絶縁膜の場合は２００～５００ｎｍ程度である。
　本発明に係る配線膜はＡｌ合金層／ＭｏＮの２層膜、又はＭｏＮ／Ａｌ合金層／ＭｏＮの３層膜を有することにより本発明の効果を得られることから、該２層膜又は３層膜の構造を含む配線膜の多様なバリエーションも本発明の範疇である。
　本発明に係る配線膜は公知の方法で成膜することができるが、中でもスパッタ法によりＡｌ合金層及び窒化されたＭｏ層を成膜することが好ましい。
　すなわち、例えば下地／Ａｌ合金層／ＭｏＮの２層膜とする場合には、下地に所定の材料組成のものを用い、Ａｌ合金層をスパッタ法で成膜し、次いでＭｏを窒素雰囲気中で反応性スパッタ成膜することにより、Ａｌ合金層の下地とは反対側の面に窒化されたＭｏ膜を積層でき、その後、通常のフォトリソグラフィー法で配線パターンを形成することにより、図１に示す構成を有する２層配線膜を形成できる。
　すなわち、スパッタリングターゲットの組成やスパッタリングを行う順序、回数等を適宜変更することにより、Ａｌ合金層とＭｏＮの順序変更や、積層数の増減、組成の異なる複数のＡｌ合金層、ＭｏＮの積層等を任意に行い、所望の構成の配線膜を作製することができる。
　なお窒化されたＭｏ層は、Ｍｏ膜を成膜した後に窒素プラズマで窒化すること等によっても成膜することが可能である。
　本発明に係る配線膜は上記の構成を取ることにより、６００℃以下の高耐熱性を有し、Ａｌ合金層の組成によっては、多層膜であるにも関わらず、フォトリソグラフィーにおけるウェットエッチングによりエッチング側面に凹凸等がない、滑らかなテーパー状の形状を形成することができる（図３参照）。このような配線膜の精密な加工性は、とくに低温ポリシリコン半導体トランジスタの特性に大きく影響するゲート電極配線膜に、強く要求されるものであるが、本発明に係る配線膜はこの要求を満たすものである。
＜スパッタリングターゲット材料＞
　一般に金属薄膜の成膜には、生産性・制御性・均一性に優れたスパッタ法が使用されることが多い。本発明に係る配線膜におけるＡｌ合金層及び窒化されたＭｏ層もスパッタ法で成膜されることを想定している。
　本発明におけるＡｌ合金層の成膜用には、Ａｌを母材とし、Ｎｄの添加量が０．０１原子％以上、０．６原子％以下であるＡｌ合金であるスパッタリングターゲット材、または、Ａｌを母材とし、Ｎｉが０．０１原子％以上、０．１原子％以下およびＮｄが０．０１原子％以上、０．１原子％以下含まれるＡｌ合金であるスパッタリングターゲット材とすることが好ましい。
　前記の通り、窒化されたＭｏ層の成膜には、多くの場合、Ｍｏを窒素雰囲気中でスパッタリングする反応性スパッタが行なわれる。ＭｏＮの結晶構造として少なくとも６つの構造が知られているが、反応性スパッタ法を用いて成膜されたＭｏＮは、これらの結晶構造が混合した多結晶材料であり、さらに未反応のＭｏ結晶や非晶質構造も分散している。このような状態は、使用したスパッタ装置、スパッタ条件、下地材料などに依存する。
　したがって、最適な窒化されたＭｏ層を得るには、実際にスパッタ条件、とくにＮ２／Ａｒ比を変えて成膜し、特性評価する必要がある。なお、先述したように、窒化されたＭｏ層は窒素が２３～５５原子％であることが好ましく、５０原子％に近いことがより好ましい。すなわち、窒化されたＭｏ層ではＮ／Ｍｏの原子量比は概ね０．３～１．２の範囲にあり、多くの場合、１に近い値であると考えられる。
　以下に、実施例を挙げて本発明をさらに具体的に説明するが、本発明は、これらの実施例に限定されるものではなく、本発明の趣旨に適合し得る範囲で変更を加えて実施することが可能であり、それらはいずれも本発明の技術的範囲に包含される。
　以下の実施例では下地をガラス基板とし、該ガラス基板上にＡｌ合金層と窒化されたＭｏ層とを積層した配線膜について述べる。これら実験で得られた最適な条件が、配線膜を低温ポリシリコン薄膜トランジスタのゲート電極として適用した場合でも最適であることは、発明者らのこれまでの経験から様々なケースについて何度も確認されている。
［実施例１－１］
　ガラス基板上に、基板側から順に、Ｎｄを０．６原子％含有するＡｌ合金層をマグネトロンスパッタ法により膜厚３００ｎｍで成膜した。次いでＮ２ガスをＡｒガスで約１３％に希釈した混合ガスを用いた反応性スパッタ法によりＭｏＮを積層した。スパッタリング条件は以下の通りである。
（スパッタリング条件）
成膜装置：ＤＣマグネトロンスパッタ装置
ターゲットサイズ：４インチ径×５ｍｍ厚
Ａｒガス圧：２ｍＴｏｒｒ
ＤＣパワー：２５０Ｗ
極間距離：１００ｍｍ
基板温度：室温
　次に、フォトリソグラフィーおよびエッチングにより、１０μｍ幅のラインアンドスペースパターンを形成した。エッチング液には硝酸濃度１．９％のＰＡＮエッチャントを用いた。エッチング後のＭｏＮ／Ａｌ－０．６Ｎｄ膜の断面ＳＥＭ写真を図３に示す。これにより、Ａｌ合金層と窒化されたＭｏ層とが一括してエッチングされ、側面が滑らかなテーパー状となっていることが分かる。
　Ａｌ合金層の組成を純Ａｌ層（以下、ｐ－Ａｌと表記する）、Ａｌ－０．２Ｎｄ層、Ａｌ－２Ｎｄ層又はＡｌ－０．０２Ｎｉ－０．０４Ｌａ層とした以外は実施例１－１と同様に配線膜を作製し、エッチングを行った。エッチング後の配線膜の断面ＳＥＭ写真を図３に示す。
　その結果、ｐ－Ａｌのエッチング形状は、ＭｏＮがひさし状に残ったのに対し、Ａｌ－０．６Ｎｄ及びＡｌ－０．２Ｎｄは良好なテーパー形状を示した。比較例１のような形状では電極上に積層する保護膜のカバレッジが悪化する場合があるので、好ましくない。
［熱処理試験］
　実施例１－１、１－２、参考例１－１、１－２及び比較例１において作製した配線膜を、窒素雰囲気中で５００℃、５５０℃又は６００℃で２０分間熱処理したときの熱処理温度と電気抵抗率の関係を図４および表１に示した。
　電気抵抗率は４探針シート抵抗測定器を用い、膜厚は触針式段差計で測定して算出した。
　その結果、熱処理を行うことによって電気抵抗率は下がり、温度が５００～６００℃の範囲内においては、Ａｌ合金層それぞれの組成において、配線膜の電気抵抗率はほぼ一定であった。ＭｏＮ／Ａｌ－２Ｎｄの熱処理後の電気抵抗率は、ＭｏＮ／ｐ－Ａｌと比べて少し高く、それ以外の配線膜はＭｏＮ／ｐ－Ａｌよりも低い結果となった。
Figure JPOXMLDOC01-appb-T000001
　また、このときの、１０μｍラインアンドスペースのパターンの表面をＳＥＭ観察し、ヒロックの有無を調べた。ヒロックの有無は、光学顕微鏡を用いてノマルスキー型微分干渉と倍率４００倍の条件で測定した。
　結果を表２にまとめた。
　ＭｏＮ／ｐ－Ａｌの場合、熱処理温度が５００℃の時点でヒロックが発生し、耐熱性が低いことが確認された。ＭｏＮ／Ａｌ－０．２Ｎｄの場合、５００℃ではヒロックがみられないが、５５０℃以上ではヒロックが発生した。ＭｏＮ／Ａｌ－０．６Ｎｄと、ＭｏＮ／Ａｌ－２Ｎｄは、６００℃までヒロックが発生しなかった。また、ＭｏＮ／Ａｌ－０．０２Ｎｉ－０．０４Ｌａの場合、５５０℃まではヒロックは見当たらず、６００℃ではパネルへの影響が無視できる程度の密度で、ヒロックの発生が確認された。
Figure JPOXMLDOC01-appb-T000002
　本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。本出願は２０１５年１１月１３日出願の日本特許出願（特願２０１５－２２２８７２）、に基づくものであり、その内容はここに参照として取り込まれる。
１　下地
２　Ａｌ合金層
３　窒化されたＭｏ層

Claims (3)

  1. 　Ａｌ合金層を含み、前記Ａｌ合金層の少なくとも一方の面に窒化されたＭｏ層が積層された配線膜であって、
    　前記Ａｌ合金層がＡｌを母材とし、Ｎｄを０．０１原子％以上、０．６原子％以下含むことを特徴とする配線膜。
  2. 　Ａｌ合金層を含み、前記Ａｌ合金層の少なくとも一方の面に窒化されたＭｏ層が積層された配線膜であって、
    　前記Ａｌ合金層がＡｌを母材とし、Ｎｉを０．０１原子％以上、０．１原子％以下、及びＮｄを０．０１原子％以上、０．１原子％以下含むことを特徴とする配線膜。
  3. 　前記Ａｌ合金層の膜厚が１００ｎｍ以上、１μｍ以下であり、かつ、前記窒化されたＭｏ層の膜厚が５ｎｍ以上、２００ｎｍ以下であることを特徴とする請求項１又は２に記載の配線膜。
PCT/JP2016/081271 2015-11-13 2016-10-21 配線膜 Ceased WO2017082020A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-222872 2015-11-13
JP2015222872A JP2017092330A (ja) 2015-11-13 2015-11-13 デバイス用配線膜

Publications (1)

Publication Number Publication Date
WO2017082020A1 true WO2017082020A1 (ja) 2017-05-18

Family

ID=58695976

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/081271 Ceased WO2017082020A1 (ja) 2015-11-13 2016-10-21 配線膜

Country Status (3)

Country Link
JP (1) JP2017092330A (ja)
TW (1) TWI654339B (ja)
WO (1) WO2017082020A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7133727B2 (ja) * 2020-06-30 2022-09-08 株式会社アルバック 金属配線構造体及び金属配線構造体の製造方法
TWI862179B (zh) * 2023-09-20 2024-11-11 友達光電股份有限公司 顯示裝置和顯示裝置的製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
JP2004055842A (ja) * 2002-07-19 2004-02-19 Kobe Steel Ltd 半導体デバイス電極／配線、半導体デバイス電極用膜／配線用膜並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP2005033198A (ja) * 2003-07-11 2005-02-03 Chi Mei Electronics Corp ヒロックが無いアルミニウム層及びその形成方法
JP2012243878A (ja) * 2011-05-17 2012-12-10 Kobe Steel Ltd 半導体電極構造

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
KR20030025494A (ko) 2001-09-21 2003-03-29 삼성전자주식회사 루테늄막과 금속층간의 콘택을 포함하는 반도체 장치 및그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
JP2004055842A (ja) * 2002-07-19 2004-02-19 Kobe Steel Ltd 半導体デバイス電極／配線、半導体デバイス電極用膜／配線用膜並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP2005033198A (ja) * 2003-07-11 2005-02-03 Chi Mei Electronics Corp ヒロックが無いアルミニウム層及びその形成方法
JP2012243878A (ja) * 2011-05-17 2012-12-10 Kobe Steel Ltd 半導体電極構造

Also Published As

Publication number Publication date
JP2017092330A (ja) 2017-05-25
TWI654339B (zh) 2019-03-21
TW201723227A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
CN102265323B (zh) 显示装置
CN103003860B (zh) 显示装置用Cu合金膜和显示装置
JP5171990B2 (ja) Ｃｕ合金膜および表示装置
US10365520B2 (en) Wiring structure for display device
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
JP6475997B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
WO2017082020A1 (ja) 配線膜
JP2010261103A (ja) スパッタリングターゲット及びこれを利用して製造される半導体素子
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
CN102315229A (zh) 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
JP2017092331A (ja) デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料
WO2016132847A1 (ja) Ｃｕ合金膜およびＣｕ積層膜
JP7133727B2 (ja) 金属配線構造体及び金属配線構造体の製造方法
JP2012243878A (ja) 半導体電極構造
JP6545625B2 (ja) 表示装置用配線構造
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2007224397A (ja) 平面表示パネル及びＣｕスパッタリングターゲット
JP2021064655A (ja) 配線構造及びターゲット材
TW201928074A (zh) 配線構造及靶材

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16863984

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16863984

Country of ref document: EP

Kind code of ref document: A1